[go: up one dir, main page]

JP2006295186A - 無テープのダイアタッチ方式による集積回路パッケージプロセス - Google Patents

無テープのダイアタッチ方式による集積回路パッケージプロセス Download PDF

Info

Publication number
JP2006295186A
JP2006295186A JP2006108781A JP2006108781A JP2006295186A JP 2006295186 A JP2006295186 A JP 2006295186A JP 2006108781 A JP2006108781 A JP 2006108781A JP 2006108781 A JP2006108781 A JP 2006108781A JP 2006295186 A JP2006295186 A JP 2006295186A
Authority
JP
Japan
Prior art keywords
die attach
substrate
integrated circuit
circuit package
package process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006108781A
Other languages
English (en)
Inventor
Eisho Chin
永祥 陳
Segyo Yo
世仰 楊
Tensho Kaku
展彰 郭
Hekiko Ko
碧宏 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Walton Advanced Engineering Inc
Original Assignee
Walton Advanced Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Engineering Inc filed Critical Walton Advanced Engineering Inc
Publication of JP2006295186A publication Critical patent/JP2006295186A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ダイアタッチ強度が増強されチップの基板からの剥離を回避できる無テープのダイアタッチ方式による集積回路パッケージプロセスを提供する。
【解決手段】上表面、下表面、及び開口を有する基板を提供するステップ１と、基板の上表面に液体ダイアタッチ材料を塗布するステップ２と、液体ダイアタッチ材料内の微細気泡を除くため脱泡作業を実施するステップ３と、一回目焼き作業を行って液体ダイアタッチ材料が半硬化状態に変わり緻密ダイアタッチ膜を形成するステップ４と、緻密ダイアタッチ膜がチップの能動面を基板の上表面に接着するために使われ、チップの能動面に複数のボンディングパッドを有し、それらのボンディングパッドは開口に露出されるステップ５と、緻密ダイアタッチ膜を硬化させるために二回目焼き作業を行うステップ６と、を含む。
【選択図】図３

Description

本発明は集積回路パッケージプロセスに関し、特に一種の無テープのダイアタッチ方式による集積回路パッケージプロセスに関する。
集積回路パッケージプロセスにとって、ダイアタッチステップは重要な作業であり、良好なダイアタッチ作業条件で確実にチップを基板上に粘着させることができ、低パッケージコスト及び高パッケージ品質を得ることが可能でもある。先進集積回路パッケージに合わせるため、ダイアタッチ材料はいつも厳しく要求されて、例えば、ダイアタッチ強度、導熱性、及び可作業性などが求められる。
特許文献１に一種の集積回路パッケージ構造が提出されている。図１及び図２に示すように、この集積回路パッケージ構造は、基板１１０、ダイアタッチ材料１２０、チップ１３０、複数のボンディングワイヤ１４０、封止体１５０、及び複数の半田ボール１６０を有する。ダイアタッチを実施する時、ダイアタッチ材料１２０を介して基板１１０の上表面１１１にチップ１３０の能動面１３１を粘着する。封止する前に、基板１１０の開口１１３はチップ１３０のボンディングパッド１３２を露出して、ゆえに、ボンディングワイヤ１４０を介してボンディングパッド１３２と基板１１０とを電気的に接続することができる。封止体１５０を開口１１３に充填させながらボンディングワイヤ１４０を密封する。半田ボール１６０は外接用として基板１１０の下表面１１２に結合されることとなる。上記の集積回路パッケージ構造において、液体接着剤はボンディングパッド１３２を汚す心配があるのでダイアタッチ材料１２０として使用することができない。両面粘着テープ、例えば、ポリイミドテープ（polyimide tape）、は周知のダイアタッチ材料１２０、高コスト且つ開口１１３を覆わないように正確な機械操作が必要である。他に、もう一種のダイアタッチ材料１２０はＢ‐stage粘着フィルムを使うことができる。例えば、特許文献２にはＢ‐stage粘着フィルムを用いることが提出され、先ず液体ダイアタッチ材料は基板上に塗布され、また、Ｂ‐stage粘着フィルムに焼成されることよりチップを粘着することに有利である。但し、このＢ‐stageダイアタッチ材料１２０には微細気泡１２１が残留し、この微細気泡１２１こそ基板とチップとの間に空洞の隙間が出て、ダイアタッチ強度に悪影響を及ぼし、更に、チップが基板からの剥離要因となる。
米国特許第６，３８５，０４９号 米国特許第６，６８９，６３８号
本発明の主な目的は一種の無テープのダイアタッチ方式による集積回路パッケージプロセスを提供する。液体ダイアタッチ材料は基板上に塗布された後に、脱泡作業を行って液体ダイアタッチ材料内の微細気泡を除去させる。それゆえ、次の焼く作業中に液体ダイアタッチ材料が半硬化に変化して緻密ダイアタッチ膜となることに有利である。この緻密ダイアタッチ膜を用いてチップを基板上に接着して、ダイアタッチ強度の増強とチップの基板からの剥離を回避することに達する。
本発明の他の目的は一種の無テープのダイアタッチ方式による集積回路パッケージプロセスを提供する。上記脱泡作業を行う際、基板を真空状態容器（例えば２Torr圧力より小さい状態）内に置いて振動させることより、基板上にある液体ダイアタッチ材料内の微細気泡を消して緻密ダイアタッチ膜を焼成することができる。
本発明の無テープのダイアタッチ方式による集積回路パッケージプロセスは、先ず少なくとも基板を提供し、この基板は上表面、下表面、及び開口を有する。基板の上表面に液体ダイアタッチ材料を塗布した後、液体ダイアタッチ材料内の微細気泡を除くため脱泡作業を実施する。そして、一回目焼き作業を行って液体ダイアタッチ材料が半硬化状態に変わり緻密ダイアタッチ膜を形成する。この緻密ダイアタッチ膜はチップの能動面を基板の上表面に接着するために使われる。チップの能動面に複数のボンディングパッドを有し、それらのボンディングパッドは開口に露出されている。更に、緻密ダイアタッチ膜を硬化させるために二回目焼き作業を行うことができ、この二回目焼き作業はダイアタッチした後や封止作業中に実施してもよい。
本発明の一実施例は、図３に示すような、一種の無テープのダイアタッチ方式による集積回路パッケージプロセスを公開する。このプロセスは、基本的にステップ１「一基板を提供する」、ステップ２「一液体ダイアタッチ材料を基板上に塗布する」、ステップ３「脱泡作業を行う」、ステップ４「一回目焼き作業を行う」、ステップ５「ダイアタッチ作業を行う」、ステップ６「二回目焼き作業を行う」、ステップ７「電気的に接続する」、ステップ８「封止作業を行う」、ステップ９「半田ボールを接合する」、ステップ１０「基板をダイシングする」等のステップを含む。
最初に、ステップ１「一基板を提供する」において、図４Ａに示すように、少なくとも基板２１０を提供する。基板２１０は上表面２１１、下表面２１２、及び少なくとも一つの開口２１３を有し、開口２１３は上表面２１１と下表面２１２とを貫通している。基板２１０は印刷回路基板や、セラミク回路基板、回路薄膜を使用してもよい。本実施例では、基板２１０の下表面２１２且つ開口２１３に隣接する所に複数の内部フィンガーが形成され、基板２１０の下表面２１２に複数のボールパッド２１５が形成されることができる。
次に、ステップ２「一液体ダイアタッチ材料を基板上に塗布する」において、図４Ｂに示すように、液体ダイアタッチ材料２２０を基板２１０の上表面２１１上に塗布する。塗布方式はスクリーン印刷、鋼板印刷、ドロップキャスティング（drop casting）、スプレーコーティング（spray coating）などを有するが、鋼板印刷は他の方式より好ましいと思われる。図５に示すように、液体ダイアタッチ材料２２０は、パターン化されて基板２１０の上表面２１１を覆い、そして、適当に焼成された後にチップを粘着するために用いられる。本実施例では、液体ダイアタッチ材料２２０は、マルチステージ（multistage）硬化特性を持つことができ、さらに多種特性を有する混合フィルムを含むことも可能である。例えば、弾力を促進するためシリカゲル（silica gel）を混入し、導熱性を促進するため金属微細粒子（例えば銀パウダー）を混入し、各異なる硬化温度を有する熱硬化フィルムを混入し、さらに特殊用途フィルムを得るため各ナノ材料を混入することもできる。良好な混合効果に達するため常圧状態での実装時、液体ダイアタッチ材料２２０内に微細気泡２２１が存在するという問題が生じる。
次に、ステップ３「脱泡作業を行う」において、図４Ｃに示すように、脱泡作業を実施して液体ダイアタッチ材料２２０内に存在する微細気泡２２１を除去する。具体的な操作では、外界との圧力を隔離する脱泡装置内に基板２１０を置き、脱泡装置内を真空状態にして、例えば、真空の圧力は２Torrより小さく且つ時間的に１０分から６０分まで維持することができる状態にしてよい。さらに、基板２１０を振動させればより有効に液体ダイアタッチ材料２２０内に存在する微細気泡２２１を除去する。これには、例えば、超音波振動を利用する。よって、液体ダイアタッチ材料２２０が均一に混合されることを確保することができる。
次に、ステップ４「一回目焼き作業を行う」において、図４Ｄに示すように、基板２１０を焼くことによって、液体ダイアタッチ材料２２０は半硬化状態（例えば、Ｂ‐stage状態）の緻密ダイアタッチ膜２２２になる。本実施例では、緻密ダイアタッチ膜２２２はＢ‐stage特性を持ってチップを接着することが可能である。この時の液体ダイアタッチ材料２２０内に存在する微細気泡２２１が殆ど除去されてしまう。
次に、ステップ５「ダイアタッチ作業を行う」において、図４Ｅに示すように、少なくともチップ２３０は緻密ダイアタッチ膜２２２を介して基板２１０上に接着される。適当なダイアタッチ圧力を加え加熱による温度上昇により緻密ダイアタッチ膜２２２の粘度は一段と強くなり、よって、チップ２３０の能動面２３１を基板２１０の上表面２１１に粘着させる効果も増強される。本実施例では、複数のボンディングパッド２３２がチップ２３０の能動面２３１に位置し、例えば、能動面２３１の中央に位置し、更にこのステップ５「ダイアタッチ作業を行う」を実施した後に基板２１０の開口２１３に露出されることになる。
次に、ステップ６「二回目焼き作業を行う」を実施して緻密ダイアタッチ膜２２２を完全に硬化させ、例えば、Ｃ‐stage状態に硬化させる。このステップ６「二回目の焼き作業を行う」は、ステップ５「ダイアタッチ作業を行う」を実施した直後或はステップ８「封止作業を行う」と同時に行われてもよい。
次に、ステップ７「電気的に接続する」において、図４Ｆに示すように、ワイヤボンディング（wire bonding）方式で形成される複数のボンディングワイヤ２４０は、開口２１３を通過し、チップ２３０のボンディングパッド２３２と基板２１０の内部フィンガー２１４とを接続して、チップ２３０と基板２１０とを電気的に接続することに達する。
次に、ステップ８「封止作業を行う」において、図４Ｇに示すように、封止体２５０は基板２１０の開口２１３に形成されてボンディングワイヤ２４０を密封する。本実施例では、封止体２５０は、モールド（mold）方式で形成され、更に基板２１０の上表面２１１にも形成されてチップ２３０及び緻密ダイアタッチ膜２２２をも密封する。
次に、ステップ９「半田ボールを接合する」において、図４Ｈに示すように、半田材料を用いてプリント、リフロー（reflow）、ソルダボール接合技術で複数の半田ボール２６０を基板２１０下表面２１２のボールパッド２１５上に接合してウインドウボールグリッドアレイパッケージ（Window Ball Grid Array Package）を構成する。
最後に、ステップ１０「基板をダイシングする」において、ダイシング工具２７０を使って基板２１０をダイシングして個々の集積回路パッケージ構造ができる。本実施例において、図５に示すように、ダイシングライン２１６は基板２１０の開口２１３両端を通過し、よって、基板２１０をダイシングして同一パッケージ構造から二個の次基板を得ることが可能である。また、それらの次基板とチップ２３０とを接着して封止体２５０により一体にする。
従って、本発明の無テープのダイアタッチ方式による集積回路パッケージプロセスにおいて、ステップ３「脱泡作業を行う」を実施して、液体ダイアタッチ材料２２０内に存在する微細気泡２２１を除去することより、液体ダイアタッチ材料２２０を緻密ダイアタッチ膜２２２に変えることができる。ゆえに、ダイアタッチ強度の向上及びチップ２３０は基板からの剥離を回避することができる。
本発明の保護範囲は後付の特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正は本発明の保護範囲に属する。
周知の集積回路パッケージ構造の一部を示す斜視図である。 周知の集積回路パッケージ構造を示す断面図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセスを示すブロック流れ図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセス中の基板を示す断面図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセス中の基板を示す断面図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセス中の基板を示す断面図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセス中の基板を示す断面図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセス中の基板を示す断面図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセス中の基板を示す断面図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセス中の基板を示す断面図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセス中の基板を示す断面図である。 本発明の一実施例による無テープのダイアタッチ方式による集積回路パッケージプロセスにおける基板の上表面を示す正面図である。
符号の説明
２１０ 基板、２１１ 上表面、２１２ 下表面、２１３ 開口、２１４ 内部フィンガー、２１５ ボールパッド、２１６ ダイシングライン、２２０ 液体ダイアタッチ材料、２２１ 気泡、２２２ 緻密ダイアタッチ膜、２３０ チップ、２３１ 能動面、２３２ ボンディングパッド、２４０ ボンディングワイヤ、２５０ 封止体、２６０ 半田ボール、２７０ ダイシング工具

Claims (13)

  1. 上表面、下表面、及び少なくとも一つの開口を有する基板を提供するステップと、
    液体ダイアタッチ材料を該基板上表面に塗布するステップと、
    脱泡作業を行って該液体ダイアタッチ材料内に存在する微細気泡を除去するステップと、
    一回目焼き作業を行って該液体ダイアタッチ材料が半硬化状態の緻密ダイアタッチ膜とするステップと、
    チップの能動面は該緻密ダイアタッチ膜を介して該基板の該上表面に接着され、複数のボンディングパッドは該チップの能動面に位置し、該ボンディングパッドを該開口に露出させるステップと、
    二回目焼き作業を行って該緻密ダイアタッチ膜を硬化させるステップと、
    を含むことを特徴とする無テープのダイアタッチ方式による集積回路パッケージプロセス
    。
  2. 脱泡作業を行って該液体ダイアタッチ材料内に存在する微細気泡を除去するステップにおいて、該基板は真空状態を維持する脱泡装置内に置かれ且つ振動されることにより、該液体ダイアタッチ材料内に存在する微細気泡を除去することを特徴とする請求項１に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  3. 該真空状態の圧力は２Torr以下とすることを特徴とする請求項２に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  4. 前記ボンディングパッドは該チップ能動面の中央に位置することを特徴とする請求項１に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  5. 更に電気的に接続するステップを有し、複数のボンディングワイヤは該開口を通過して電気的に前記ボンディングパッドと該基板とを接続することを特徴とする請求項１に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  6. 更に封止するステップを有し、前記ボンディングワイヤを密封することを特徴とする請求項５に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  7. 更に半田ボールを接合するステップを有し、複数の半田ボールを該基板下表面に接合することを特徴とする請求項１から６に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  8. 更に基板をダイシングするステップを有し、該基板のダイシングラインは該開口の両端を通過することを特徴とする請求項１に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  9. 上表面と下表面を有する少なくとも一つの基板を提供するステップと、
    液体ダイアタッチ材料を該基板上表面に塗布するステップと、
    脱泡作業を行って該液体ダイアタッチ材料内に存在する微細気泡を除去するステップと、
    一回目焼き作業を行って該液体ダイアタッチ材料は半硬化状態の緻密ダイアタッチ膜とするステップと、
    ダイアタッチ作業を行って該緻密ダイアタッチ膜を介して複数のボンディングパッドを有するチップを該基板上表面に接着させるステップと、
    該チップの複数のボンディングパッドと該基板とを電気的に接続するステップと、
    二回目焼き作業を行って該緻密ダイアタッチ膜を硬化させるステップと、
    を含むことを特徴とする無テープのダイアタッチ方式による集積回路パッケージプロセス。
  10. 脱泡作業を行って該液体ダイアタッチ材料内に存在する微細気泡を除去するステップにおいて、該基板は真空状態を維持する脱泡装置内に置かれ且つ振動されることにより、該液体ダイアタッチ材料内に存在する微細気泡を除去することを特徴とする請求項９に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  11. 該真空状態の圧力は２Torr以下とすることを特徴とする請求項１０に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  12. 前記ボンディングパッドは該チップ能動面の中央に位置することを特徴とする請求項９に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
  13. 更に半田ボールを接合するステップを有し、複数の半田ボールを該基板下表面に接合することを特徴とする請求項９に記載の無テープのダイアタッチ方式による集積回路パッケージプロセス。
JP2006108781A 2005-04-14 2006-04-11 無テープのダイアタッチ方式による集積回路パッケージプロセス Pending JP2006295186A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094111884A TWI253739B (en) 2005-04-14 2005-04-14 IC packaging process with non-tape die attachment

Publications (1)

Publication Number Publication Date
JP2006295186A true JP2006295186A (ja) 2006-10-26

Family

ID=37415339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006108781A Pending JP2006295186A (ja) 2005-04-14 2006-04-11 無テープのダイアタッチ方式による集積回路パッケージプロセス

Country Status (2)

Country Link
JP (1) JP2006295186A (ja)
TW (1) TWI253739B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201045A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ Ｄａｆ
CN113299791A (zh) * 2021-04-14 2021-08-24 吕建忠 一种光伏用多晶硅消泡式制绒方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730623B (zh) 2020-02-13 2021-06-11 朋程科技股份有限公司 功率二極體的製造方法
CN113345810A (zh) * 2020-02-18 2021-09-03 朋程科技股份有限公司 功率二极管的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201045A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ Ｄａｆ
CN113299791A (zh) * 2021-04-14 2021-08-24 吕建忠 一种光伏用多晶硅消泡式制绒方法

Also Published As

Publication number Publication date
TW200636965A (en) 2006-10-16
TWI253739B (en) 2006-04-21

Similar Documents

Publication Publication Date Title
US20010015009A1 (en) Method of fabricating semiconductor package
JPH08107161A (ja) 電子部品、電子部品素材および電子部品の製造方法
CN100413044C (zh) 晶圆级芯片尺寸封装的填胶结构及其方法
CN103460376B (zh) 电子部件以及电子部件的制造方法
JP2000082723A (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2006295186A (ja) 無テープのダイアタッチ方式による集積回路パッケージプロセス
JP5180137B2 (ja) 半導体装置の製造方法
CN100505194C (zh) 无胶带黏晶方式的集成电路封装方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN103779306B (zh) 一种封装结构、封装方法及在封装方法中使用的模板
JP2006295187A (ja) チップ間の剥離を防止するチップ積層方法
TW432653B (en) Flip chip package structure and process with increased encapsulation efficiency and reliability
JP4005077B2 (ja) 半導体装置の製造方法及び粘性液体の塗膜方法
JP4353267B2 (ja) 電子部品の製造方法
JP6859634B2 (ja) 中空パッケージの製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
KR100439188B1 (ko) 반도체 패키지 몰딩장치
JP2001267340A (ja) 半導体装置の製造方法
JPH11168123A (ja) 導電性微粒子の配置用基板及び導電性微粒子の配置方法
JP2007103973A (ja) 電子部品、電子部品素材および電子部品の製造方法
JP2004135191A (ja) 表面実装型ｓａｗデバイス、及びその製造方法
JP4375427B2 (ja) 電子部品およびその製造方法
JPH04142042A (ja) 半導体装置の製造方法
JP4872706B2 (ja) はんだ接着材料及びはんだ供給方法
JP2001030647A (ja) 印刷用マスク構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090716