JP2006287080A

JP2006287080A - メモリモジュール

Info

Publication number: JP2006287080A
Application number: JP2005107069A
Authority: JP
Inventors: Nae Kuno; 奈柄久野; Masakuni Shibamoto; 正訓柴本
Original assignee: Hitachi Ltd; Elpida Memory Inc
Current assignee: Hitachi Ltd; Micron Memory Japan Ltd
Priority date: 2005-04-04
Filing date: 2005-04-04
Publication date: 2006-10-19
Also published as: CN1848428A; US7477520B2; CN100452393C; US20060244126A1

Abstract

【課題】メモリモジュールにおいて、半導体メモリパッケージと制御半導体パッケージとをそれぞれ適切な温度に維持してそれぞれの信頼性を確保することができるメモリモジュールを提供する。
【解決手段】メモリモジュール１は、複数の半導体メモリパッケージ５０ａを配列してモジュール基板１０に実装すると共に、制御半導体パッケージ２０を半導体メモリパッケージ５０ａの配列の中央部に配置してモジュール基板１０に実装している。そして、制御半導体パッケージ２０に熱的に接続した制御半導体用放熱器９０Ａと、複数の半導体メモリパッケージ５０ａに熱的に接続した半導体メモリ用放熱器９０Ｂとを、半導体メモリパッケージ５０ａの配列方向に対して熱的に非接続に設けている。
【選択図】図１

Description

本発明は、メモリモジュールに係り、特に、パーソナルコンピュータ、サーバ、ワークステーションなどのメインメモリとして利用されるメモリモジュールの分野において、制御半導体パッケージ、例えばＡＭＢ（Advanced Memory Buffer）パッケージなどが搭載された高速・大容量対応のメモリモジュール、例えばＦＢ−ＤＩＭＭ（Fully Buffered Dual-In-Line Memory）に好適なものである。

従来のメモリモジュールとしては、特開平１１−３５４７０１号公報（特許文献１）に示されたものがある。この特許文献１のメモリモジュールは、ＤＲＡＭ等のメモリＩＣから発生する熱を放散するために、メモリＩＣが両側に配列されて実装されたモジュール基板に、基板への装着方向の断面がコの字型形状を成し、コの字型形状の内面は高熱伝導性ラバー等の高熱伝導性部材を介してメモリＩＣに接触し、コの字型形状の外側表面に多数の凹凸が設けられた、着脱可能な可撓性のある材料よりなるカバー状ヒートシンク（放熱器）が装着されているものである。

最近では、高速・大容量が求められるサーバ系のメモリモジュールとして、複数の半導体メモリパッケージ（ＤＲＡＭパッケージ）を配列してモジュール基板に実装すると共に、制御半導体パッケージ（ＡＭＢパッケージ）を半導体メモリパッケージの配列の中央部に配置してモジュール基板に実装したＦＢ−ＤＩＭＭが案出されている。

特開平１１−３５４７０１号公報

かかるＦＢ−ＤＩＭＭでは、半導体メモリパッケージより発熱量の大きい制御半導体パッケージが複数個の半導体メモリパッケージの配列の中央に割って実装されるため、制御半導体パッケージ近傍に実装される半導体メモリパッケージの温度上昇が懸念される。そこで、一枚の放熱器を用いた従来例と同様に一枚の放熱器を用い、この一枚の放熱器を制御半導体パッケージと半導体メモリパッケージの両方にまたがって装着することが考えられる。しかし、この場合には、モジュール全体の温度は平準化されるが、半導体メモリパッケージは制御半導体パッケージの高い温度の影響を受けて温度低減効果が得られないということが懸念される。特に、半導体メモリパッケージの耐熱許容温度より高い耐熱許容温度の制御半導体パッケージを用いる場合に、半導体メモリパッケージの信頼性に問題が生ずるおそれがあった。

本発明の目的は、半導体メモリパッケージと制御半導体パッケージとをそれぞれ適切な温度に維持してそれぞれの信頼性を確保することができるメモリモジュールを提供することにある。

前述の目的を達成するために、本発明は、複数の半導体メモリパッケージを配列してモジュール基板に実装すると共に、制御半導体パッケージを前記半導体メモリパッケージの配列の中央部に配置して前記モジュール基板に実装したメモリモジュールにおいて、前記制御半導体パッケージに熱的に接続した制御半導体用放熱器と、前記複数の半導体メモリパッケージに熱的に接続した半導体メモリ用放熱器とを、前記半導体メモリパッケージの配列方向に対して熱的に非接続に設けたことにある。

係る本発明のより好ましい具体的な構成例は次の通りである。
（１）前記半導体メモリパッケージとして複数層に積み重ねた多段積層半導体メモリパッケージを用いたこと。
（２）前記制御半導体用放熱器と前記半導体メモリ用放熱器とを別部材で構成し、前記制御半導体用放熱器と前記半導体メモリ用放熱器との前記半導体メモリパッケージの配列方向の間にギャップを設けて熱的に非接続な部分としたこと。
（３）前記（２）において、前記モジュール基板の同一面側にある前記制御半導体パッケージと前記半導体メモリパッケージとに接続した前記制御半導体用放熱器と前記半導体メモリ用放熱器との投影面が重なり合わないように実装したこと。
（４）前記（３）において、前記半導体メモリ用放熱器の中央部に切欠凹部を設け、この切欠凹部の投影面内に前記制御半導体用放熱器を配置したこと。
（５）前記制御半導体用放熱器と前記半導体メモリ用放熱器とを同一部材で構成し、前記制御半導体用放熱器と前記半導体メモリ用放熱器との前記半導体メモリパッケージの配列方向の間に熱的に非接続な部分を設けたこと。
（６）前記（５）において、前記熱的に非接続な部分を前記半導体メモリパッケージの配列方向に対して交差する方向に延びるスリットで形成したこと。
（７）前記半導体メモリパッケージの耐熱許容温度より高い耐熱許容温度の前記制御半導体パッケージを用いると共に、前記制御半導体用放熱器に放熱フィンを設けたこと。
（８）前記（７）において、前記制御半導体用放熱器に設けた放熱フィンに対する通風を前後左右の何れの方向からも可能としたこと。
（９）前記制御半導体用放熱器及び前記半導体メモリ用放熱器のそれぞれに風向に沿った放熱フィンを設けたこと。

本発明のメモリモジュールによれば、半導体メモリパッケージと制御半導体パッケージとをそれぞれ適切な温度に維持して信頼性を確保することができる。

以下、本発明の複数の実施例について図を用いて説明する。各実施例の図における同一符号は同一物または相当物を示す。なお、本発明は、実施例に開示した形態に限られるものではなく、公知技術などに基づく変更を許容するものである。

本発明の第１実施例のメモリモジュールを図１から図９を用いて説明する。

まず、本実施例のメモリモジュール１の全体に関して図１から図７を参照しながら説明する。図１は本発明の第１実施例のメモリモジュール１を示す上面図、図２は図１のメモリモジュール１の中央部分の拡大図、図３は図１のメモリモジュール１の底面図、図４は図１のＡ−Ａ’断面図、図５は図１のＢ−Ｂ’断面図、図６は図１のＣ−Ｃ’断面拡大図、図７は図１のＤ−Ｄ’断面拡大図である。

メモリモジュール１は、モジュール基板１０、制御半導体パッケージ２０、制御半導体用放熱器９０Ａ、半導体メモリパッケージ５０、半導体メモリ用放熱器９０Ｂを備えて構成されている。このメモリモジュール１は、複数の半導体メモリパッケージ５０を配列してモジュール基板１０に実装すると共に、制御半導体パッケージ２０を半導体メモリパッケージ５０の配列面の中央部に配置してモジュール基板１０に実装した構成となっている。

具体的には、このメモリモジュール１は、高性能サーバ向けメインメモリとして用いられるＦＢ−ＤＩＭＭであり、ＤＲＡＭパッケージで構成される半導体メモリパッケージ５０の高速動作と大容量性（多スロット性）とを両立するために、制御用半導体としてＡＭＢ制御半導体パッケージ２０を用いたものである。このメモリモジュール１には、ａ面に、複数個（図示例では８個）の半導体メモリパッケージ５０ａが１列に配列して実装され、その配列の中央部に半導体メモリパッケージ２個分のスペースが空けられ、そのスペースに制御半導体パッケージ２０が１個実装されると共に、ｂ面に、複数個（図示例では１０個）の半導体メモリパッケージ５０ｂが１列に実装されている。半導体メモリパッケージ５０は、半導体メモリパッケージ５０ａ、５０ｂの総称である。

制御半導体チップ２１は数ｍｍ角程度であるが、２４．５ｍｍ×１９．５ｍｍのパッケージ基板２３に搭載されており、パッケージ外形寸法は制御半導体チップ２１よりも大きくなっている。また、制御半導体チップ２１の発熱量は２．４Ｗ〜３．４Ｗであり、１個当り数十ｍＷから数百ｍＷの半導体メモリチップ５１〜５４よりも格段に大きくなっている。また、メモリモジュール１に風速１．５〜３．０ｍ／ｓの通風が行なわれた場合に、各パッケージ２０、５０の上限許容温度は、順に１０５℃以下、８５℃以下に設定され、メモリパッケージ５０の耐熱温度が低い特徴がある。

制御半導体パッケージ２０の上には、制御半導体用放熱器９０Ａが設けられている。この制御半導体用放熱器９０Ａは、制御半導体パッケージ２０の上に装着されたヒートパス材３０と、このヒートパス材３０の上に装着された放熱部材４０とが装着されて構成されている。放熱部材４０はベース４１とプレートフィン４２とを備えて構成されている。ベース４１は、ヒートパス材３０に熱的に接続されるように、その底面がヒートパス材３０の上面に密着して配置されている。プレートフィン４２は、ベース４１の上面から複数立ち上げて形成され、風向に沿って延びている。

半導体メモリパッケージ５０の上には、半導体メモリ用放熱器９０Ｂが設けられている。この半導体メモリ用放熱器９０Ｂは、半導体メモリパッケージ５０の上に装着されたヒートパス材６０と、このヒートパス材６０の上に装着された放熱部材７０が装着されて構成されている。ヒートパス材６０及び放熱部材７０は複数の半導体メモリパッケージ５０にまたがって装着されている。

放熱部材４０と放熱部材７０とは、別部材で構成されており、互いに非接触、非接着を保っている。従って、放熱部材４０と放熱部材７０とは、熱的に非接続となっている。放熱部材４０、７０の材料は、熱伝導率の高い金属、たとえばアルミや銅の合金などが望ましい。かかる放熱部材４０、７０を設けたことにより、各パッケージ２０、５０におけるチップ２１、５１〜５５の高温部が放熱部材４０、７０によりそれぞれ適切に放熱されてそれぞれの耐熱許容温度以下に低下される。ヒートパス材３０、６０は、粘着性のある高熱伝導のシリコーン樹脂基材のシート、ゲル、ペーストなどを用いることが望ましい。これは、パッケージ２０、５０と放熱部材４０、７０との間の熱抵抗を小さくして、温度上昇を低減するために用いられるものである。

図２に示すように、放熱部材７０は、切欠部７３を有して放熱部材４０を回り込むように構成されている。両者４０、７０間には、ギャップＬ０が設けられ、互いに非接触となっている。すなわち、放熱部材４０は、切欠部７３の投影面内に配置されている。また、放熱部材４０と放熱部材７０とは中間材を介して接着されたものではない。また、このギャップＬ０は、制御半導体パッケージ２０に隣接する風下側の半導体メモリパッケージ５０と制御半導体パッケージ２０との隙間Ｌ１との間か、あるいは同半導体メモリパッケージ５０と制御半導体パッケージチップ２１との隙間Ｌ２の間になるように設置されている。これにより、制御半導体パッケージ２０を中心とした高い温度場が放熱部材４０と放熱部材７０との間で分断されるため、半導体メモリパッケージ５０の温度上昇を低減できる。

図３に示すように、制御半導体パッケージ非搭載面であるｂ面には、半導体メモリパッケージ５０ｂが１０個実装され、その上には放熱部材７０がヒートパス材６０を介して装着されている。

図４に示すように、放熱部材４０のプレートフィン４２の上端は放熱部材７０の上面より高く突出しており、放熱部材４０のプレートフィン４２の実装高さｈ１は、放熱部材７０の実装高さｈ２より高くなっている。

図５に示すように、放熱部材４０のベース４１の上面は放熱部材７０の上面より低く沈んでおり、放熱部材４０のベース４１の実装高さｈ３は、放熱部材７０の実装高さｈ２より低くなっている。

図６に示すように、モジュール基板１０の両面（ａ面及びｂ面）には半導体メモリパッケージ５０がそれぞれ実装されている。放熱部材７０は、コの字型に形成されており、ａ、ｂ両面の半導体メモリパッケージ５０を挟むように、ヒートパス材６０を介して装着されている。ａ面の半導体メモリパッケージ５０でパッケージ内部構造を説明する。半導体メモリパッケージ５０は、４枚の半導体メモリチップ５１〜５４とインターフェースチップ５５とを内蔵した多段積層パッケージである。インターフェースチップ５５は、パッケージ基板５６にフリップチップ接続して電気的導通を取り、半導体メモリチップ５１〜５４は個別にパッケージングされ、図示しない外部端子でパッケージ基板５６に電気的に接続されている。モジュール基板１０とパッケージ基板５６とは、バンプ状の外部端子５７で電気的に接続されている。図６では多段積層パッケージを取り上げているが、これは、チップ積層すると、チップ数にほぼ比例して発熱量が増加し、熱的に厳しくなるためである。しかしながら、動作周波数の増加に伴い、半導体メモリの発熱量は増加傾向にあるため、チップ１個のパッケージでも本発明は有用である。

図７は、モジュール基板１０のａ面に制御半導体パッケージ２０が実装され、ｂ面に半導体メモリパッケージ５０ｂが実装された部位の断面を示す。制御半導体パッケージ２０は、制御半導体チップ２１がパッケージ基板２３にフリップチップ接続され、チップ側面から下面がアンダーフィルレジン２２で封止されている。パッケージ基板２３とモジュール基板１０とは、バンプ状の外部端子２４で電気的に接続されている。放熱部材４０は、ヒートパス材３０を介して、チップ上部に装着されている。また、放熱部材４０の装着安定性を保つため、放熱部材４０の下部には複数個の突起４４が設けられ、パッケージ基板２３にヒートパス材３１を介して装着されている。モジュール基板１０のｂ面の半導体メモリパッケージ５０ｂに装着した放熱部材７０は、上段側に周り込む途中で分断され、断面Ｌ字型に形成されている。

次に、本実施例のメモリモジュール１による冷却効果に関して図７から図９を参照しながら説明する。図８は図１のメモリモジュールのチップ温度を解析して示す図、図９は比較例のメモリモジュールの断面図である。

図８は、ａ面に実装された制御半導体パッケージ２０及び半導体メモリパッケージ５０ａにおける各半導体メモリチップの最大温度を解析した例を示す。構造パラメータとして、図７に示すように制御半導体用放熱器９０Ａと半導体メモリ用放熱器９０Ｂとを完全に別体とし場合（別体ケースの場合）と、図９に示すように、放熱部材７０を半導体制御チップの上方までヒートパス材３０を介して熱的に接続すると共に、この延長された放熱部材７０に放熱部材４０をヒートパス材３２を介して熱的に接続した場合（一体ケースの場合）との二種類を比較した。空冷条件は、モジュール長辺方向に沿った１．５ｍ／ｓ〜３．０ｍ／ｓとした。横軸は、０が制御半導体チップ、１〜４、７〜１０は風上からの半導体メモリチップの順番を示す。縦軸は、解析したチップ最大温度の中での最小値（別体ケース、風速３ｍ／ｓ、風上から１番目の半導体メモリ）との温度差を示す。図８より明らかなように、制御半導体パッケージ２０のチップ最大温度は、一体ケースの方がわずかに低下するが、半導体メモリパッケージ５０のチップ最大温度は別体ケースの方が格段に低下することがわかる。半導体メモリチップ内の最大温度は、風上から７番目位置であって、別体ケースにすることで、温度を風速１．５ｍ／ｓでは１．５℃、風速３ｍ／ｓでは約２℃低減できることがわかる。

次に、本実施例のメモリモジュール１の製造方法に関して図１０を参照しながら説明する。図１０は、本実施例のメモリモジュール１のパッケージ実装完了後に、放熱部材４０と放熱部材７０を装着する工程を示す。図１０では、制御半導体パッケージ２０が実装されるモジュール中心部を拡大して示す。

図１０（Ａ）に示すように、あらかじめ切欠１２と穴１３が形成されているモジュール基板１０に、制御半導体パッケージ２０及び半導体メモリパッケージ５０を実装する。次いで、図１０（Ｂ）に示すように、制御半導体パッケージ２０上にヒートパス材３０を介して放熱部材４０を装着する。次いで、図１０（Ｃ）に示すように、放熱部材４０の両側のプレートフィン部４２にワイヤ状の金具８０、８１を取り付ける。次いで、図１０（Ｄ）に示すように、金具８０はモジュール基板１０の切欠１２に引っ掛けてモジュール基板のｂ面で固定し、金具８１はモジュール基板１０の穴１３に通してモジュール基板１０のｂ面で固定することにより、制御半導体用放熱器９０Ａを構成する。次いで、図１０（Ｅ）に示すように、放熱部材７０をモジュール基板１０にヒートパス材６０を介して装着することにより、半導体メモリ用放熱器９０Ｂを構成する。かかる製造方法よれば、メモリモジュール１の制御半導体用放熱器９０Ａと半導体メモリ用放熱器９０Ｂとを簡単に組立てることができる。

次に、本発明の第２実施例について図１１を用いて説明する。図１１は本発明の第２実施例のメモリモジュール１の制御半導体パッケージ部分の上面図である。この第２実施例は、次に述べる点で第１実施例と相違するものであり、その他の点については第１実施例と基本的には同一である。

第２実施例では、第１実施例によるメモリモジュール１の放熱部材４０において、プレートフィン４２の長辺をモジュール基板短辺方向に沿って配列したものである。放熱部材４０の放熱フィン長をモジュール基板１０の短辺方向に沿って形成すると、モジュール基板１０の短辺方向の空気流によって放熱部材４０が冷却される場合に十分な放熱効果が得られる。

次に、本発明の第３実施例について図１２を用いて説明する。図１２は本発明の第３実施例のメモリモジュール１の制御半導体パッケージ部分の上面図である。この第３実施例は、次に述べる点で第１実施例と相違するものであり、その他の点については第１実施例と基本的には同一である。

第３実施例では、第１実施例によるメモリモジュール１の放熱部材４０において、プレートフィン４２の代わりにピンフィン４３にしたものである。ピンフィン４３は、風向がモジュール基板の短辺方向か長辺方向のどちらに沿って流れても十分な放熱効果が得られる。

次に、本発明の第４実施例について図１３から図１８を用いて説明する。図１３は本発明の第４実施例のメモリモジュール１を示す上面図、図１４は図１のメモリモジュール１の底面図、図１５は図１３のＡ−Ａ’断面図、図１６は図１３のＢ−Ｂ’断面図、図１７は図１のＣ−Ｃ’断面拡大図、図１８は図１のＤ−Ｄ’断面拡大図である。この第４実施例は、次に述べる点で第１実施例と相違するものであり、その他の点については第１実施例と基本的には同一である。

第４実施例では、制御半導体パッケージ２０のａ面側における風上側放熱部材７０ａ１、制御半導体パッケージの風下側放熱部材７０ａ２と、ｂ面の放熱部材７０ｂとの３つの放熱部材に、半導体メモリ放熱部材７０を３分割している。そして、放熱部材４０だけでなく、ａ面の放熱部材７０ａ１、７０ａ２にもモジュール基板１０の長辺方向に沿ったプレートフィン７２ａ１、７２ａ２を形成している。放熱部材７０の一部分だけにプレートフィン形成し、第１実施例のようにコの字型に曲げ加工することは困難であるため、フィンのある放熱部材７０ａ１、７０ａ２とフィンのない放熱部材７０ｂに分割して装着することが製造上望ましい。放熱部材７０ａ１、７０ａ２、７０ｂをモジュール基板１０に接合する方法としては、モジュール基板１０と放熱部材７０ａ１、７０ａ２、７０ｂとに図示しない穴を設け、ａ面とｂ面の両放熱部材７０ａ１、７０ａ２、７０ｂとを、モジュール基板１０を挟んでかしめ接続する方法が考えられる。放熱部材４０のプレートフィン４２と放熱部材７０ａ１、７０ａ２のプレートフィン７２ａ１、７２ａ２とは近接しているため、通風抵抗低減の観点から、フィン山と谷を揃えて、同じフィン幅とピッチで配置することが望ましく、本実施例では、そのように構成されている。

図１５に示すように、放熱部材４０のプレートフィン４２の実装高さｈ４と放熱部材７０ａ１、７０ａ２のプレートフィン７２ａ１、７２ａ２の実装高さｈ４とが同一となるように構成されている。これによって、全体の外形寸法を大きくすることなく、放熱部材７０ａ１、７０ａ２の放熱効果を向上できる。なお、ｂ面側の放熱部材７０ｂは、フィンを設置せず、全体の外形寸法の縮小を図っている。

図１６に示すように、放熱部材４０のベース４１の上面は放熱部材７０のベース７１ａ１、７１ａ２の上面より低く沈んでおり、放熱部材４０のベース４１の実装高さｈ３は、放熱部材７０のベース７１ａ１、７１ａ２の実装高さｈ２より低くなっている。この点は、第１実施例と同様である。

モジュール基板１０の両面に半導体メモリパッケージ５０が実装された部位の断面である図１７に示すように、モジュール基板１０のａ面に実装された半導体メモリパッケージ５０ａの放熱部材７０ａにはフィン７２ａ１が形成され、ｂ面に実装された半導体メモリパッケージ５０ｂの放熱部材７０ｂは平板で形成され、両者７２ａ１、７０ｂは別体である。

モジュール基板１０のａ面に制御半導体パッケージ２０が実装され、ｂ面に半導体メモリパッケージ５０ｂが実装された部位の断面である図１８に示すように、ａ面に実装された制御半導体パッケージ２０の放熱部材４０にはプレートフィン４２が形成され、ｂ面に実装された半導体メモリパッケージ５０ｂの放熱部材７０ｂにはプレートフィン４２が形成されておらず、放熱部材７０ｂは平板である。なお、第４実施例では、放熱部材４０のフィン形状をモジュール基板１０の長辺方向に沿ったプレートフィン４２としたが、第２及び第３実施例のように、風向によってプレートフィンの配列を変えたり、ピンフィンにしたりしてもよい。

次に、本発明の第５実施例について図１９を用いて説明する。図１９は本発明の第５実施例のメモリモジュール１を示す要部断面図である。この第５実施例は、次に述べる点で第４実施例と相違するものであり、その他の点については第４実施例と基本的には同一である。

第５実施例では、制御半導体用放熱器９０Ａの放熱部材４０と半導体メモリ用放熱器９０Ｂの放熱部材７０とを同一部材で構成し、制御半導体用放熱器９０Ａと半導体メモリ用放熱器９０Ｂとの半導体メモリパッケージ５０ａの配列方向の間に熱的に非接続な部分を設けている。この熱的に非接続な部分は、半導体メモリパッケージ５０ａの配列方向に対して交差する方向に延びるスリット７４で形成している。

この第５実施例によれば、制御半導体用放熱器９０Ａを容易に製作することができると共に、制御半導体パッケージ２０への装着を容易に行なうことができる。

本発明の第１実施例のメモリモジュールを示す上面図である。図１のメモリモジュール１の中央部分の拡大図である。図１のメモリモジュール１の底面図である。図１のＡ−Ａ’断面図である。図１のＢ−Ｂ’断面図である。図１のＣ−Ｃ’断面拡大図である。図１のＤ−Ｄ’断面拡大図である。図１のメモリモジュールのチップ温度を解析して示す図である。比較例のメモリモジュールの断面図である。図１のメモリモジュールの製造方法を示す工程図である。本発明の第２実施例のメモリモジュールの制御半導体パッケージ部分の上面図である。本発明の第３実施例のメモリモジュールの制御半導体パッケージ部分の上面図である。本発明の第４実施例のメモリモジュールを示す上面図である。図１３のメモリモジュールの底面図である。図１３のＡ−Ａ’断面図である。図１３のＢ−Ｂ’断面図である。図１３のＣ−Ｃ’断面拡大図である。図１３のＤ−Ｄ’断面拡大図である。本発明の第５実施例のメモリモジュールを示す要部断面図である。

符号の説明

１…メモリモジュール、１０…モジュール基板、１２…切欠、１３…穴、２０…制御半導体パッケージ、２１…制御半導体チップ、２２…アンダーフィルレジン、２３…パッケージ基板、２４…外部端子、３０〜３２…ヒートパス材、４０…放熱部材、４１…ベース、４２…プレートフィン、４３…放熱ピンフィン、４４…放熱器の突起、５０、５０ａ、５０ｂ…半導体メモリパッケージ、５１…半導体メモリチップ１、５２…半導体メモリチップ２、５３…半導体メモリチップ３、５４…半導体メモリチップ４、５５…インターフェースチップ、５６…半導体メモリパッケージ用基板、５７…半導体メモリパッケージ用外部端子、６０…ヒートパス材、７０…放熱部材、７１…ベース、７２…プレートフィン、７３…切欠部、８０…制御半導体パッケージ用放熱器固定用上端金具、８１…制御半導体パッケージ用放熱器固定用下端金具、９０Ａ…制御半導体用放熱器、９０Ｂ…半導体メモリ用放熱器。

Claims

複数の半導体メモリパッケージを配列してモジュール基板に実装すると共に、制御半導体パッケージを前記半導体メモリパッケージの配列の中央部に配置して前記モジュール基板に実装したメモリモジュールにおいて、
前記制御半導体パッケージに熱的に接続した制御半導体用放熱器と、前記複数の半導体メモリパッケージに熱的に接続した半導体メモリ用放熱器とを、前記半導体メモリパッケージの配列方向に対して熱的に非接続に設けたことを特徴とするメモリモジュール。
請求項１に記載のメモリモジュールにおいて、前記半導体メモリパッケージとして複数層に積み重ねた多段積層半導体メモリパッケージを用いたことを特徴とするメモリモジュール。
請求項１に記載のメモリモジュールにおいて、前記制御半導体用放熱器と前記半導体メモリ用放熱器とを別部材で構成し、前記制御半導体用放熱器と前記半導体メモリ用放熱器との前記半導体メモリパッケージの配列方向の間にギャップを設けて熱的に非接続な部分としたことを特徴とするメモリモジュール。
請求項３に記載のメモリモジュールにおいて、前記モジュール基板の同一面側にある前記制御半導体パッケージと前記半導体メモリパッケージとに接続した前記制御半導体用放熱器と前記半導体メモリ用放熱器との投影面が重なり合わないように実装したことを特徴とするメモリモジュール。
請求項４に記載のメモリモジュールにおいて、前記半導体メモリ用放熱器の中央部に切欠凹部を設け、この切欠凹部の投影面内に前記制御半導体用放熱器を配置したことを特徴とするメモリモジュール。
請求項１に記載のメモリモジュールにおいて、前記制御半導体用放熱器と前記半導体メモリ用放熱器とを同一部材で構成し、前記制御半導体用放熱器と前記半導体メモリ用放熱器との前記半導体メモリパッケージの配列方向の間に熱的に非接続な部分を設けたことを特徴とするメモリモジュール。
請求項６に記載のメモリモジュールにおいて、前記熱的に非接続な部分を前記半導体メモリパッケージの配列方向に対して交差する方向に延びるスリットで形成したことを特徴とするメモリモジュール。
請求項１に記載のメモリモジュールにおいて、前記半導体メモリパッケージの耐熱許容温度より高い耐熱許容温度の前記制御半導体パッケージを用いると共に、前記制御半導体用放熱器に放熱フィンを設けたことを特徴とするメモリモジュール。
請求項８に記載のメモリモジュールにおいて、前記制御半導体用放熱器に設けた放熱フィンに対する通風を前後左右の何れの方向からも可能としたことを特徴とするメモリモジュール。
請求項１に記載のメモリモジュールにおいて、前記制御半導体用放熱器及び前記半導体メモリ用放熱器のそれぞれに風向に沿った放熱フィンを設けたことを特徴とするメモリモジュール。