[go: up one dir, main page]

JP2006210438A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006210438A
JP2006210438A JP2005017465A JP2005017465A JP2006210438A JP 2006210438 A JP2006210438 A JP 2006210438A JP 2005017465 A JP2005017465 A JP 2005017465A JP 2005017465 A JP2005017465 A JP 2005017465A JP 2006210438 A JP2006210438 A JP 2006210438A
Authority
JP
Japan
Prior art keywords
semiconductor device
probe
test
pad
probe contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005017465A
Other languages
English (en)
Inventor
Takashi Miyazaki
崇誌 宮崎
Takehiro Kimura
雄大 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005017465A priority Critical patent/JP2006210438A/ja
Priority to US11/336,882 priority patent/US20060164110A1/en
Publication of JP2006210438A publication Critical patent/JP2006210438A/ja
Priority to US11/802,131 priority patent/US20070224798A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供する。また、ＩＣテストを安定的に行いつつ、半導体装置を製造する技術を提供する。
【解決手段】プローブを用いたＩＣテストを行った後のパッド部は第２のパッシベーション膜１５８で被覆されている。そのため、ＩＣテストの後に施されるバリアメタルの除去工程において使用されるウェットエッチング用の薬液から、ＩＣテストの実施によって部分的に薄くなったパッド部を保護することができる。したがって、パッド部を介した、ＩＣチップ内への薬液の侵入を抑制することができる。また、半導体装置１００においては、プローブを用いたＩＣテストを行うパッド部と、金属バンプ電極１６２を形成するための開口部とが分離されている。そのため、ＩＣテストによって生じたプローブ痕１６４の影響が金属バンプ電極１６２の形状に及ぶことを抑制することができる。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関する。
近年、半導体装置の小型化が進むにつれ、フリップチップ接続用バンプを有する半導体装置が多く使用されるようになっている。また、フリップチップ接続用バンプも、半導体装置の小型化、ピン数の増加に伴い、微細なバンプ形成が可能なめっき形成によるＡｕ、半田バンプが用いられるようになっている。
図１５および図１６に示すように、フリップチップ接続用バンプとしてめっきバンプ６２を用いたウェハ７０に対してＩＣテストを行う際、めっきバンプ６２に対して直接テストプローブ６６の針をコンタクトさせる方法があった。ウェハ７０は、シリコン基板（不図示）の上面に接するように設けられた層間絶縁膜５０、層間絶縁膜５０の上面と接するように設けられ、内部回路（不図示）と接続されているＩＣ最上層配線５２を有する。ウェハ７０は、ＩＣ最上層配線５２を保護する第１のパッシベーション膜５６、第１のパッシベーション膜５６の上面と接するように設けられた第２のパッシベーション膜５８、およびめっきバンプ６２からＩＣ最上層配線５２へのハンダの拡散を抑制するために設けられたバリアメタル６０を有する。プローブテストを行う際には、バンプ、電極パッド、ウェハ配線へのダメージを少なくし、安定したＩＣテストを行うかが重要であるが、図１５および図１６に示す方法では、めっきバンプ６２上にプローブ痕６４が生じていた。
半田バンプに対して直接、テストプローブ６６の針をコンタクトさせた場合のめっきバンプ６２上のプローブ痕６４の発生、プローブ針への半田付着、およびめっきバンプ６２の高さのばらつきによるコンタクト不良を抑制するための、半田バンプを用いたフリップチップ型半導体装置のＩＣテスト技術として特許文献１が挙げられる。
図７〜図１３に、特許文献１の図２に記載された半導体装置の製造工程フローを示す。
特開２００２−９０４２２号公報
まず、半導体ウェハ１上にアルミ配線２０とパッシベーション膜３４を設ける（図７）。次に、アルミ配線２０とパッシベーション膜３４を覆うようにバリアメタル層５ａを設ける（図８）。ついで、バリアメタル層５ａ上にめっき用レジスト６を設ける（図９）。続いて、めっき用レジスト６が設けられていない位置に電解めっき法を用いて金属めっき層７ａを設ける（図１０）。次に、めっき用レジスト６を除去し（図１１）、バリアメタル５の位置以外のバリアメタル層５ａを除去する（図１２）。次に、金属めっき層７ａをリフローすることで、半田ボール７（バンプ）を形成する（図１３）。
特許文献１記載の技術に係る半導体装置の断面図および上面図を図１４に示す。特許文献１記載の技術においては、一つのアルミ配線２０に対し、バンプ形成用のパッド開口部２１と、テスト用のパッド開口部２２とを同時に形成している。このような構成をとり、テスト用のパッドでＩＣテストを行った後、バンプ形成用のパッドにバンプを形成することで、バンプ形成パッド、バンプへの影響の抑制が可能となる。
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
特許文献１の第２の実施形態に記載された技術においては、テストパッドを保護するために、図１７に示すように、バンプ形成フロー中のバリアメタルエッチング時（図１２参照）にテスト用のパッド開口部２２にもバリアメタルを残すようにしているが、結局、Ａｌパッドにコンタクトできなくなり、硬いバリアメタルにコンタクトすることになる。そのため、プローブ接触が不安定となるという課題を有していた。
また、特許文献１の第２の実施形態に記載された技術において、ＩＣテストをバンプ形成前にテスト用のパッド開口部２２で行った場合には、テスト用パッドはプローブ跡による凹凸が形成され、この凹凸上に形成されたバリアメタルは膜質が劣化しているために、テスト用パッド上にバリアメタルを形成したとしても、このバリアメタルでは汚染物質の集積回路内への進入を十分に防ぐことができないという課題を有していた。
本発明によれば、
半導体基板と、
該半導体基板上に設けられた配線層と、
前記配線層上に設けられたパッド用電極と、
を備え、
前記パッド用電極は、プローブ接触領域とボンディング領域とを含み、
前記プローブ接触領域は、絶縁膜からなる保護膜により覆われていることを特徴とする半導体装置、
が提供される。
この発明によれば、プローブ接触領域は、保護膜により覆われている。そのため、プローブ接触領域にプローブが接触することによって生じるパッド用電極の切片がプローブ接触領域外に移動することを抑制することができる。
本発明において、ボンディング領域にバンプが設けられていてもよく、バンプを形成する際に、バリアメタルを構成する金属膜の除去に用いられるエッチング液がプローブ接触領域を介してＩＣチップ内に侵入することを抑制することができ、信頼性の高い半導体装置が提供される。また、パッド用電極が、プローブ接触領域と、バンプ形成用のボンディング領域とに分離されることによって、ＩＣテストによって生じたプローブ痕の影響がバンプの形状に及ぶことを抑制することができる。
本発明によれば、
半導体基板上に配線層を形成し、前記配線層上にプローブ接触領域とボンディング領域とを有するパッド用電極を形成する工程と、
前記プローブ接触領域にプローブを接触させる工程と、
前記プローブ接触領域を覆うように絶縁膜からなる保護膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法、
が提供される。
この発明によれば、プローブ接触領域においてパッド用電極にプローブを当てることによって、パッド用電極に対してＩＣテスト用のプローブを安定的に接触させることができる。そのため、ＩＣテストを安定的に行いつつ、半導体装置を製造することができる。
本発明において、保護膜を形成する工程の後に、さらに、ボンディング領域上にバンプを形成する工程を含んでもよく、ＩＣテストによって生じたプローブ痕の影響がバンプの形状に及ぶことが抑制された半導体装置を製造することができる。
本発明によれば、信頼性の高い半導体装置が提供される。また、ＩＣテストを安定的に行いつつ、半導体装置を製造することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１に示す半導体装置１００は、半導体基板（シリコン基板１５０）と、半導体基板上に設けられた配線層と、配線層上に設けられたパッド用電極（ＩＣ最上層配線１５２）とを備え、パッド用電極は、プローブ接触領域１６８とボンディング領域１７０とを含み、プローブ接触領域１６８は、絶縁膜である保護膜（第２のパッシベーション膜１５８）により覆われている。
図１は本実施形態に係る半導体装置１００の断面図である。
半導体装置１００は、シリコン基板１５０、シリコン基板１５０の上面と接するように設けられたＩＣ最上層配線１５２、ＩＣ最上層配線１５２の一部を覆うように設けられた第１のパッシベーション膜１５６、第２のパッシベーション膜１５８、バリアメタル１６０、金属バンプ電極１６２により構成される。
シリコン基板１５０の上部領域には、図示されていないが配線層および層間絶縁膜が設けられている。
ＩＣ最上層配線１５２は、アルミニウムを含む金属などにより構成され、集積回路（ＩＣ）である内部回路（不図示）に接続される。ＩＣ最上層配線１５２は、一体の形状であり、プローブ接触領域１６８とボンディング領域１７０とを含む。プローブ接触領域１６８は、ＩＣ最上層配線１５２の一部であり、内部回路が良品であるか否かを識別するＩＣテストなどの際にプローブを接触させるパッド領域である。内部回路が良品か不良品かを識別するプローブテストが行われたプローブ接触領域１６８は、プローブ接触痕であるプローブ痕１６４を有している。
第１のパッシベーション膜１５６は、ＳｉＯ２などの酸化シリコン膜などにより構成され、ＩＣ最上層配線１５２を被覆し、保護する機能を有する。プローブ接触領域１６８およびボンディング領域１７０においては、第１のパッシベーション膜１５６は、ＩＣ最上層配線１５２を被覆していない。
第２のパッシベーション膜１５８は、ポリイミドなどにより構成され、プローブ痕１６４が残存するプローブ接触領域１６８において露出されたＩＣ最上層配線１５２を被覆し、保護する機能を有する。また、ボンディング領域１７０を除いて、第１のパッシベーション膜１５６を被覆する。第２のパッシベーション膜１５８は、プローブ接触領域１６８にプローブを接触させることで行われるＩＣテストが施された後に形成される。
ボンディング領域１７０は、ＩＣ最上層配線１５２の一部であり、その上面に接するようにバリアメタル１６０を介して金属バンプ電極１６２が設けられるパッド領域である。
バリアメタル１６０は、ボンディング領域１７０において露出されたＩＣ最上層配線１５２を覆うように設けられる。バリアメタル１６０は、Ｎｉ、Ｃｕ、Ｔｉなどの単層もしくは複数の金属層により構成され、後述する金属バンプ電極１６２の成分がＩＣ最上層配線１５２へ拡散することを抑制する機能を有する。
金属バンプ電極１６２は、バリアメタル１６０の上面を覆うように設けられる。本実施形態において、金属バンプ電極１６２は、半田（はんだ）により構成され、外部との接続に用いられる。
以下、図２〜図６を用いて、半導体装置１００の製造プロセスを説明する。
図２に、金属バンプ電極１６２を形成する前の、内部回路（不図示）が形成されたウェハの断面構造を示す。
このウェハは以下の方法で形成される。まず、その上部領域に配線層（不図示）を有するシリコン基板１５０上に、アルミニウムにより構成され、同じ電位であるＩＣ最上層配線１５２をスパッタリングにより形成する。次に、ＣＶＤ法などによって、ＩＣ最上層配線１５２を覆うように第１のパッシベーション膜１５６を設ける。ついて、レジストをパターニングし、露光された部分をウェットエッチングすることによって、プローブ接触領域１６８とボンディング領域１７０とを開口する開口部を設ける。
続いて、図３に示すように、プローブ接触領域１６８において露出されたＩＣ最上層配線１５２にプローブ１７２を接触させて電気的な特性測定を行うことで、内部回路（不図示）が良否か不良品かを識別するプローブテストをウェハ状態で行うことができる。
この結果、図４に示すように、プローブ接触領域１６８において露出されたＩＣ最上層配線１５２には、アルミニウムがプローブ１７２によって削られたプローブ痕１６４が発生する。
次に、第２のパッシベーション膜１５８を、プローブ接触領域１６８を被覆し、ボンディング領域１７０を露出するように形成する（図５）。その具体的な方法としては以下の方法が挙げられる。まず、たとえば、スピンコート法などにより全面に塗布膜を形成し、形成された塗布膜の上にレジストを形成する。次に、マスクをしたレジストを露光・パターニングし、ボンディング領域１７０の部分の第２のパッシベーション膜１５８をウェットエッチングして、ボンディング領域１７０が露出されるように除去する。ここで、エッチング液としては、第２のパッシベーション膜１５８を除去できるが、第１のパッシベーション膜１５６を除去しない液を用いる。
次に、ボンディング領域１７０の上面、第１のパッシベーション膜１５６の上面の一部、第２のパッシベーション膜１５８の上面を覆うようにバリアメタル１６０を形成した後、ウェットエッチングによって、ボンディング領域１７０の部分を除いてバリアメタル１６０を除去する。次に、バリアメタル１６０の上面を覆うように金属バンプ電極１６２を形成する（図６）。
以上のプロセスにより、半導体装置１００が完成する。
以下、半導体装置１００の効果について説明する。
半導体装置１００においては、プローブを用いたＩＣテストを行った後のパッド部は第２のパッシベーション膜１５８で被覆されている。そのため、ＩＣテストの後に施されるバリアメタル１６０の除去工程において使用されるウェットエッチング用の薬液から、ＩＣテストの実施によって部分的に薄くなったプローブ接触領域１６８（パッド部）を保護することができる。したがって、パッド部を介した、ＩＣチップ（内部回路）内への薬液の侵入を抑制することができる。また、ＩＣテストを行った後のプローブ接触領域１６８が第２のパッシベーション膜１５８で被覆されていることによって、ＩＣテストを実施する際にプローブを接触させることによって生じることがあるＩＣ最上層配線１５２の切り屑（切片）がプローブ接触領域１６８の外部に移動することを抑制することができる。さらに、半導体装置１００においては、プローブを用いたＩＣテスト（内部回路が良品か不良品かを識別するテスト）を行う領域（プローブ接触領域１６８において露出されたＩＣ最上層配線１５２）と、金属バンプ電極１６２を形成するための領域（ボンディング領域１７０において露出されたＩＣ最上層配線１５２）とが分離されている。そのため、ＩＣテストによって生じたプローブ痕１６４の影響が金属バンプ電極１６２の形状に及ぶことを抑制することができる。
また、特許文献１記載の技術のように硬度の高いバリアメタルにプローブをコンタクトさせることなく、パッド部に対してプローブを安定的に接触させることができる。そのため、ＩＣテストを安定的に行う事ができる。
また、半導体装置１００においては、ＩＣ最上層配線１５２の材料としてアルミニウムを用いている。ここで、アルミニウムは軟らかい金属材料であるため、ＩＣテストの際に酸化されていない新しいアルミニウムの断面とプローブとを接触させることができる。そのため、プローブとＩＣテスト用のパッドとの間の電気的接続を、より安定させることができる。
また、半導体装置１００においては、金属バンプ電極１６２の材料として半田が用いられる。そのため、外部との接続に用いられる配線等と金属バンプ電極１６２との接触性を向上させることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、上記実施形態においては、ＩＣ最上層配線１５２がアルミニウムを含む金属により構成される形態について説明したが、その他の導電体であっても、集積回路と電気的に接続することができ、シリコン基板１５０上に設けられるものであればよい。
また、上記実施形態においては、金属バンプ電極１６２を構成する材料として、半田が用いられる形態について説明したが、金属バンプ電極を構成する材料としては、金、銅、またはそれらを組み合わせた複数の金属などを用いてもよい。ここで、金属バンプ電極の材料として、金を用いることによって、従来から用いられている熱圧着や超音波併用熱圧着等の、より簡単な接合プロセスで、外部と接続する配線とバンプとを接合させることができる。
また、プローブ接触領域とボンディング領域との間が繋がっていないＩＣ最上層配線を用いた場合であっても、上記実施形態で説明した効果を奏することができる。また、上記実施形態において説明したプローブ接触領域１６８とボンディング領域１７０とが一体となって繋がっているＩＣ最上層配線１５２においては、より大きな効果を奏することができる。
実施の形態に係る半導体装置を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 実施の形態に係る半導体装置の製造工程を模式的に示した断面図である。 従来の技術に係る半導体装置の製造工程を模式的に示した断面図である。 従来の技術に係る半導体装置の製造工程を模式的に示した断面図である。 従来の技術に係る半導体装置の製造工程を模式的に示した断面図である。 従来の技術に係る半導体装置の製造工程を模式的に示した断面図である。 従来の技術に係る半導体装置の製造工程を模式的に示した断面図である。 従来の技術に係る半導体装置の製造工程を模式的に示した断面図である。 従来の技術に係る半導体装置の製造工程を模式的に示した断面図である。 従来の技術に係る半導体装置を模式的に示した図である。 従来の技術に係る半導体装置におけるプローブテスト方法を示した断面図である。 従来の技術に係る半導体装置を模式的に示した断面図である。 従来の技術に係る半導体装置を模式的に示した断面図である。
符号の説明
１００ 半導体装置
１５０ シリコン基板
１５２ ＩＣ最上層配線
１５６ 第１のパッシベーション膜
１５８ 第２のパッシベーション膜
１６０ バリアメタル
１６２ 金属バンプ電極
１６４ プローブ痕
１６８ プローブ接触領域
１７０ ボンディング領域
１７２ プローブ

Claims (9)

  1. 半導体基板と、
    該半導体基板上に設けられた配線層と、
    前記配線層上に設けられたパッド用電極と、
    を備え、
    前記パッド用電極は、プローブ接触領域とボンディング領域とを含み、
    前記プローブ接触領域は、絶縁膜からなる保護膜により覆われていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ボンディング領域にバンプが設けられていることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記配線層は、集積回路に接続され、
    前記プローブ接触領域は、前記集積回路が良品か不良品かを識別するテスト用のパッドであることを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記プローブ接触領域にプローブ接触痕を有することを特徴とする半導体装置。
  5. 請求項１乃至４いずれかに記載の半導体装置において、
    前記パッド用電極が、アルミニウムを含む金属により構成されたことを特徴とする半導体装置。
  6. 請求項２乃至５いずれかに記載の半導体装置において、
    前記バンプが、はんだにより構成されたことを特徴とする半導体装置。
  7. 請求項２乃至５いずれかに記載の半導体装置において、
    前記バンプが、金により構成されたことを特徴とする半導体装置。
  8. 半導体基板上に配線層を形成し、前記配線層上にプローブ接触領域とボンディング領域とを有するパッド用電極を形成する工程と、
    前記プローブ接触領域にプローブを接触させる工程と、
    前記プローブ接触領域を覆うように絶縁膜からなる保護膜を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記保護膜を形成する工程の後に、さらに、前記ボンディング領域上にバンプを形成する工程を含むことを特徴とする半導体装置の製造方法。
JP2005017465A 2005-01-25 2005-01-25 半導体装置およびその製造方法 Pending JP2006210438A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005017465A JP2006210438A (ja) 2005-01-25 2005-01-25 半導体装置およびその製造方法
US11/336,882 US20060164110A1 (en) 2005-01-25 2006-01-23 Semiconductor device and method of fabricating the same
US11/802,131 US20070224798A1 (en) 2005-01-25 2007-05-21 Semiconductor device and medium of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005017465A JP2006210438A (ja) 2005-01-25 2005-01-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006210438A true JP2006210438A (ja) 2006-08-10

Family

ID=36696117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005017465A Pending JP2006210438A (ja) 2005-01-25 2005-01-25 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US20060164110A1 (ja)
JP (1) JP2006210438A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147220A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2010016202A (ja) * 2008-07-04 2010-01-21 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2012151475A (ja) * 2011-01-17 2012-08-09 Xitec Inc チップパッケージ及びその形成方法
US8309373B2 (en) 2008-12-26 2012-11-13 Renesas Electronics Corporation Method of manufacturing semiconductor device
US11476210B2 (en) 2020-03-16 2022-10-18 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor package

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010948B2 (ja) * 2007-03-06 2012-08-29 オリンパス株式会社 半導体装置
US7952207B2 (en) * 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
JP2010278141A (ja) * 2009-05-27 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の検査方法
JPWO2012035688A1 (ja) * 2010-09-16 2014-01-20 パナソニック株式会社 半導体装置、半導体装置ユニット、および半導体装置の製造方法
JP2016012650A (ja) * 2014-06-27 2016-01-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2017045900A (ja) 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
CN106816394A (zh) * 2015-11-27 2017-06-09 中芯国际集成电路制造(上海)有限公司 半导体晶圆测试及凸块的制造方法、半导体器件及电子装置
CN106783802A (zh) * 2016-11-22 2017-05-31 上海华力微电子有限公司 一种芯片中特定电路测试用微型衬垫结构及其制作方法
US10483174B1 (en) * 2018-06-25 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component and package structure having the same
US11309222B2 (en) * 2019-08-29 2022-04-19 Advanced Micro Devices, Inc. Semiconductor chip with solder cap probe test pads

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209235A (ja) * 1997-01-23 1998-08-07 Nec Corp 半導体集積回路装置およびその解析方法
JP2002076075A (ja) * 2000-08-24 2002-03-15 Nec Corp 半導体集積回路
JP2002090422A (ja) * 2000-09-13 2002-03-27 Toshiba Corp 半導体装置及びその製造方法
JP2002313835A (ja) * 2001-04-09 2002-10-25 Oki Electric Ind Co Ltd ボンディングパッド、半導体装置及びワイヤボンディング方法
JP2004303787A (ja) * 2003-03-28 2004-10-28 Matsushita Electric Ind Co Ltd 半導体集積回路装置
WO2004093184A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330934A (ja) * 1996-06-12 1997-12-22 Toshiba Corp 半導体装置及びその製造方法
JPH10116834A (ja) * 1996-10-11 1998-05-06 Toshiba Corp 半導体装置の製造方法
WO2000044041A1 (en) * 1999-01-22 2000-07-27 Hitachi, Ltd. Semiconductor integrated circuit and manufacture thereof
JP3718360B2 (ja) * 1999-02-09 2005-11-24 ローム株式会社 半導体装置
US6864574B1 (en) * 1999-11-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor package
JP3738837B2 (ja) * 2001-04-16 2006-01-25 富士写真フイルム株式会社 交互ストライプ電極およびその製造方法
JP2005268611A (ja) * 2004-03-19 2005-09-29 Renesas Technology Corp 半導体装置の製造方法
US7105379B2 (en) * 2004-04-28 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Implementation of protection layer for bond pad protection
US7235412B1 (en) * 2004-05-11 2007-06-26 Xilinx, Inc. Semiconductor component having test pads and method and apparatus for testing same
US7102371B1 (en) * 2004-05-19 2006-09-05 National Semiconductor Corporation Bilevel probe

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209235A (ja) * 1997-01-23 1998-08-07 Nec Corp 半導体集積回路装置およびその解析方法
JP2002076075A (ja) * 2000-08-24 2002-03-15 Nec Corp 半導体集積回路
JP2002090422A (ja) * 2000-09-13 2002-03-27 Toshiba Corp 半導体装置及びその製造方法
JP2002313835A (ja) * 2001-04-09 2002-10-25 Oki Electric Ind Co Ltd ボンディングパッド、半導体装置及びワイヤボンディング方法
JP2004303787A (ja) * 2003-03-28 2004-10-28 Matsushita Electric Ind Co Ltd 半導体集積回路装置
WO2004093184A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147220A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8569181B2 (en) 2007-12-17 2013-10-29 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor apparatus and semiconductor apparatus
JP2010016202A (ja) * 2008-07-04 2010-01-21 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
US8309373B2 (en) 2008-12-26 2012-11-13 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2012151475A (ja) * 2011-01-17 2012-08-09 Xitec Inc チップパッケージ及びその形成方法
US9293394B2 (en) 2011-01-17 2016-03-22 Xintec Inc. Chip package and method for forming the same
US11476210B2 (en) 2020-03-16 2022-10-18 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor package

Also Published As

Publication number Publication date
US20070224798A1 (en) 2007-09-27
US20060164110A1 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
US8183147B2 (en) Method of fabricating a conductive post on an electrode
JP5160498B2 (ja) 半導体装置
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
JP5801989B2 (ja) 半導体装置および半導体装置の製造方法
JP2009246218A (ja) 半導体装置の製造方法および半導体装置
CN203277367U (zh) 半导体装置
JP2009295676A (ja) 半導体装置及びその製造方法
KR101071074B1 (ko) 반도체 디바이스 제조 방법
US20030197289A1 (en) Design of interconnection pads with separated probing and wire bonding regions
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
US20080169558A1 (en) Redistribution circuit structure and manufacturing method thereof
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
US6479376B1 (en) Process improvement for the creation of aluminum contact bumps
JP5732493B2 (ja) 半導体装置
JP2006049427A (ja) 半導体装置の製造方法
JP6012688B2 (ja) 半導体装置
JP4663510B2 (ja) 半導体装置
JP2005064218A (ja) 半導体装置
JP6305375B2 (ja) 半導体装置および半導体装置の製造方法
JP2007258354A (ja) 半導体装置の製造方法
JP2012160739A (ja) 半導体装置
KR101046377B1 (ko) 반도체 패키지용 인쇄회로기판 및 그의 제조 방법
JP5331934B2 (ja) 半導体装置
JP2007115958A (ja) 半導体装置
JP2005136056A (ja) 半導体装置の製造方法およびその検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914