[go: up one dir, main page]

JP2006202981A - Electronic device and its manufacturing method - Google Patents

Electronic device and its manufacturing method Download PDF

Info

Publication number
JP2006202981A
JP2006202981A JP2005013049A JP2005013049A JP2006202981A JP 2006202981 A JP2006202981 A JP 2006202981A JP 2005013049 A JP2005013049 A JP 2005013049A JP 2005013049 A JP2005013049 A JP 2005013049A JP 2006202981 A JP2006202981 A JP 2006202981A
Authority
JP
Japan
Prior art keywords
wiring board
circuit wiring
electronic device
layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005013049A
Other languages
Japanese (ja)
Inventor
Makoto Takimoto
誠 滝本
Koji Aoike
孝二 青池
Osamu Yamato
修 山戸
功哲 ▲吉▼川
Koutetsu Yoshikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Original Assignee
Aisin AW Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin AW Co Ltd filed Critical Aisin AW Co Ltd
Priority to JP2005013049A priority Critical patent/JP2006202981A/en
Publication of JP2006202981A publication Critical patent/JP2006202981A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic device and its manufacturing method, which reduce resin consumption, manufacturing processes of the electronic device, and cost of the electronic device. <P>SOLUTION: The electronic device comprises a circuit wiring board 11, and electronic parts 12 and 13 attached to the mounting area set as a predetermined part of circuit wiring board 11. The circuit wiring board 11 is provided with base material, a conductive layer, an insulating layer, and a circuit pattern. In the position close to the mounting area, a dam 14 is formed so as to project upward by using the same material as either an insulating layer or a wiring pattern. In this case, resin moves from the clearance between the electronic part 12 and the circuit wiring board 11 through the upper part of the circuit wiring board 11, and reaches the edge of the dam 14. The resin migration beyond the dam is prevented by the dam 14 so that it should not spread beyond the dam 14. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、電子装置及びその製造方法に関するものである。   The present invention relates to an electronic device and a method for manufacturing the same.

従来、電子装置においては、所定の配線パターンが形成された回路配線基板に集積回路チップ等の各種の電子部品を搭載するに当たり、前記回路配線基板に電子部品を取り付けるための取付領域、すなわち、実装エリアが設定され、該実装エリア内の回路配線基板側の電極パッドと、電子部品側の電極端子とを接続するようにしている。そして、接続部分を補強するために、所定の電子部品と回路配線基板との隙(すき)間に液状の樹脂がアンダーフィル材として充填(てん)される。   Conventionally, in an electronic device, when various electronic components such as an integrated circuit chip are mounted on a circuit wiring board on which a predetermined wiring pattern is formed, a mounting area for mounting the electronic component on the circuit wiring board, that is, mounting An area is set, and an electrode pad on the circuit wiring board side in the mounting area is connected to an electrode terminal on the electronic component side. Then, in order to reinforce the connection portion, a liquid resin is filled as an underfill material between gaps between predetermined electronic components and the circuit wiring board.

ところで、前記実装エリアの近傍に他の実装エリア(以下「隣接実装エリア」という。)が設定されている場合、充填されたアンダーフィル材が実装エリアの外方に広がり、隣接実装エリアの電子部品と回路配線基板との隙間に進入してしまうことがある。   By the way, when another mounting area (hereinafter referred to as “adjacent mounting area”) is set in the vicinity of the mounting area, the filled underfill material spreads outward from the mounting area, and the electronic components in the adjacent mounting area May enter the gap between the circuit board and the circuit wiring board.

図2は従来の回路配線基板への電子部品の搭載状態を示す平面図である。   FIG. 2 is a plan view showing a state in which electronic components are mounted on a conventional circuit wiring board.

図において、11は回路配線基板、12、13は電子部品であり、前記回路配線基板11における電子部品12の直下に実装エリアが、電子部品13の直下に隣接実装エリアが設定される。この場合、前記電子部品12と回路配線基板11との隙間にアンダーフィル材fが充填されると、実装エリアの外側の領域にアンダーフィル材fが広がってしまう。また、隣接実装エリアが前記実装エリアの近傍に設定されると、アンダーフィル材fは電子部品13と回路配線基板11との隙間に進入してしまう。したがって、アンダーフィル材fの消費量が多くなり、電子装置のコストが高くなってしまうだけでなく、電子部品13の品質が低下してしまう。   In the figure, 11 is a circuit wiring board, and 12 and 13 are electronic components. A mounting area is set immediately below the electronic component 12 and an adjacent mounting area is set immediately below the electronic component 13 in the circuit wiring board 11. In this case, if the underfill material f is filled in the gap between the electronic component 12 and the circuit wiring board 11, the underfill material f spreads outside the mounting area. Further, when the adjacent mounting area is set in the vicinity of the mounting area, the underfill material f enters the gap between the electronic component 13 and the circuit wiring board 11. Therefore, the consumption of the underfill material f increases, and not only the cost of the electronic device increases, but also the quality of the electronic component 13 decreases.

そこで、前記回路配線基板11における実装エリアの近傍に、図示されない溝、ダム部等を形成してアンダーフィル材fを所定の部位でせき止めるようにしている(例えば、特許文献1及び2参照。)。
特開2004−179576号公報 特開2004−179578号公報
Therefore, a groove, a dam, or the like (not shown) is formed in the vicinity of the mounting area on the circuit wiring board 11 so as to block the underfill material f at a predetermined portion (see, for example, Patent Documents 1 and 2). .
JP 2004-179576 A JP 2004-179578 A

しかしながら、前記従来の電子装置においては、回路配線基板11に溝、ダム部等を形成する必要があるので、電子装置の製造工程が多くなり、電子装置のコストが高くなってしまう。   However, in the conventional electronic device, since it is necessary to form a groove, a dam portion, or the like in the circuit wiring board 11, the manufacturing process of the electronic device increases, and the cost of the electronic device increases.

本発明は、前記従来の電子装置の問題点を解決して、樹脂の消費量を少なくすることができ、電子装置の製造工程を少なくすることができ、電子装置のコストを低くすることができる電子装置及びその製造方法を提供することを目的とする。   The present invention solves the problems of the conventional electronic device, can reduce the consumption of resin, can reduce the manufacturing process of the electronic device, and can reduce the cost of the electronic device. An object is to provide an electronic device and a method for manufacturing the same.

そのために、本発明の電子装置においては、回路配線基板と、該回路配線基板の所定の箇所に設定された取付領域に取り付けられた電子部品とを有する。   For this purpose, the electronic device according to the present invention includes a circuit wiring board and an electronic component attached to an attachment region set at a predetermined location of the circuit wiring board.

そして、前記回路配線基板は、ベース材、該ベース材より上方に形成された導電層、該導電層より上方に形成された絶縁層、及び前記導電層と電気的に接続させて形成された配線パターンを備える。また、前記取付領域に近接する位置に、前記絶縁層及び配線パターンのうちの一方と同じ材料で、せき止め部が上方に向けて突出させて形成される。   The circuit wiring board includes a base material, a conductive layer formed above the base material, an insulating layer formed above the conductive layer, and a wiring formed by being electrically connected to the conductive layer. Provide a pattern. Further, a damming portion is formed to protrude upward at a position close to the attachment region, using the same material as one of the insulating layer and the wiring pattern.

本発明の他の電子装置においては、さらに、前記せき止め部は、電導性材料から成る下地層、及び該下地層上に被覆された電導性材料から成る表面層を備える。   In another electronic device of the present invention, the damming portion further includes a base layer made of a conductive material, and a surface layer made of a conductive material coated on the base layer.

本発明の更に他の電子装置においては、さらに、前記せき止め部はメッキによって形成される。   In still another electronic device of the present invention, the damming portion is formed by plating.

本発明の更に他の電子装置においては、さらに、前記せき止め部は絶縁性の高い材料を積層することによって形成される。   In still another electronic device of the present invention, the damming portion is formed by laminating highly insulating materials.

本発明の電子装置の製造方法においては、ベース材より上方に導電層を形成し、該導電層より上方に絶縁層を形成し、前記導電層と電気的に接続させて配線パターンを形成することによって回路配線基板を形成し、該回路配線基板の所定の箇所に設定された取付領域に近接する位置に、前記絶縁層及び配線パターンのうちの一方と同じ材料で、せき止め部を上方に向けて突出させて形成するとともに、前記取付領域に電子部品を取り付け、該電子部品と前記回路配線基板との隙間に樹脂を充填する。   In the method for manufacturing an electronic device of the present invention, a conductive layer is formed above the base material, an insulating layer is formed above the conductive layer, and a wiring pattern is formed by being electrically connected to the conductive layer. The circuit wiring board is formed by the same material as one of the insulating layer and the wiring pattern at a position close to the attachment region set at a predetermined position of the circuit wiring board, and the blocking portion is directed upward. An electronic component is attached to the attachment region, and a resin is filled in a gap between the electronic component and the circuit wiring board.

本発明によれば、電子装置においては、回路配線基板と、該回路配線基板の所定の箇所に設定された取付領域に取り付けられた電子部品とを有する。   According to the present invention, an electronic device includes a circuit wiring board and an electronic component attached to an attachment region set at a predetermined location on the circuit wiring board.

そして、前記回路配線基板は、ベース材、該ベース材より上方に形成された導電層、該導電層より上方に形成された絶縁層、及び前記導電層と電気的に接続させて形成された配線パターンを備える。また、前記取付領域に近接する位置に、前記絶縁層及び配線パターンのうちの一方と同じ材料で、せき止め部が上方に向けて突出させて形成される。   The circuit wiring board includes a base material, a conductive layer formed above the base material, an insulating layer formed above the conductive layer, and a wiring formed by being electrically connected to the conductive layer. Provide a pattern. Further, a damming portion is formed to protrude upward at a position close to the attachment region, using the same material as one of the insulating layer and the wiring pattern.

この場合、樹脂が、電子部品と回路配線基板との隙間から回路配線基板上を移動し、せき止め部の縁部に到達すると、それ以上の移動がせき止め部によって阻止されるので、該せき止め部を超えて広がることがない。その結果、樹脂が他の電子部品と回路配線基板との隙間に進入することがないので、樹脂の消費量を少なくすることができるだけでなく、他の電子部品の品質が低下するのを防止することができる。しかも、樹脂を充填する時間を短くすることができるので、作業効率を向上させることができる。   In this case, when the resin moves on the circuit wiring board from the gap between the electronic component and the circuit wiring board and reaches the edge of the blocking part, further movement is blocked by the blocking part. It does not spread beyond. As a result, since the resin does not enter the gap between the other electronic components and the circuit wiring board, not only can the consumption of the resin be reduced, but also the deterioration of the quality of the other electronic components can be prevented. be able to. Moreover, since the time for filling the resin can be shortened, the working efficiency can be improved.

また、せき止め部は、絶縁層及び配線パターンのうちの一方と同じ材料で形成されるので、電子装置の製造工程を少なくすることができ、作業を簡素化することができるだけでなく、電子装置のコストを低くすることができる。   In addition, since the damming portion is formed of the same material as one of the insulating layer and the wiring pattern, the manufacturing process of the electronic device can be reduced, the work can be simplified, Cost can be lowered.

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は本発明の第1の実施の形態における電子装置を示す平面図、図3は本発明の第1の実施の形態における回路配線基板の断面図である。   FIG. 1 is a plan view showing an electronic device according to the first embodiment of the present invention, and FIG. 3 is a sectional view of a circuit wiring board according to the first embodiment of the present invention.

図において、11は回路配線基板、12、13は、集積回路チップ、半導体パッケージ、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイル等の電子部品であり、前記回路配線基板11における電子部品12の直下に、電子部品12を取り付けるための取付領域としての実装エリアが、電子部品13の直下に電子部品13を取り付けるための取付領域としての隣接実装エリアが設定される。この場合、電子部品12の互いに対向する二つの縁部21、22の裏面に複数の電極端子37が形成される。なお、前記電子部品13にも電子部品12と同様に電極端子が形成される。また、前記実装エリアにおける電極端子37及び電子部品13の電極端子に対応する箇所には、電極パッド39が形成される。また、前記電子部品12、13を、CSP(Chip on Package)等の裏面に半田バンプが電極端子として形成された素子によって構成することもできる。   In the figure, 11 is a circuit wiring board, 12 and 13 are electronic components such as an integrated circuit chip, a semiconductor package, a chip transistor, a chip diode, a chip resistor, a chip capacitor, and a chip coil. A mounting area as an attachment area for attaching the electronic component 12 is set immediately below 12, and an adjacent mounting area as an attachment area for attaching the electronic component 13 immediately below the electronic component 13 is set. In this case, a plurality of electrode terminals 37 are formed on the back surfaces of the two edge portions 21 and 22 facing each other of the electronic component 12. The electronic component 13 is also provided with electrode terminals in the same manner as the electronic component 12. Further, electrode pads 39 are formed at locations corresponding to the electrode terminals 37 and the electrode terminals of the electronic component 13 in the mounting area. Further, the electronic components 12 and 13 can be constituted by elements having solder bumps formed as electrode terminals on the back surface of a CSP (Chip on Package) or the like.

なお、図3において、前記電子部品12における電極端子37は、前記各縁部21、22の裏面において回路配線基板11と対向させて形成されるようになっているが、実際は、各縁部21、22の側面から側方に向けてわずかに突出させて形成される。   In FIG. 3, the electrode terminals 37 in the electronic component 12 are formed so as to be opposed to the circuit wiring board 11 on the back surfaces of the edge portions 21 and 22. , 22 is formed so as to slightly protrude from the side surface to the side.

該回路配線基板11に電子部品12、13を搭載するに当たり、回路配線基板11側の電極パッド39に半田又はフラックスを使用し、電子部品12、13側の電極端子37及び電極端子を当接させて、回路配線基板11上に電子部品12、13を載置し、その状態で回路配線基板11及び電子部品12、13をリフロー炉に送り、前記各半田を溶融させることによって接続する。   In mounting the electronic components 12 and 13 on the circuit wiring board 11, solder or flux is used for the electrode pads 39 on the circuit wiring board 11 side to bring the electrode terminals 37 and electrode terminals on the electronic component 12 and 13 side into contact with each other. Then, the electronic components 12 and 13 are placed on the circuit wiring board 11, and in this state, the circuit wiring board 11 and the electronic components 12 and 13 are sent to a reflow furnace and are connected by melting each solder.

そして、前記電極端子37及び電子部品13の電極端子の半田による接続部分を補強するために、所定の電子部品、本実施の形態においては、電子部品12と回路配線基板11との隙間に液状の樹脂、本実施の形態においては、アンダーフィル材fが充填される。この場合、前記実装エリアと隣接実装エリアとが近接させて設定されているので、電子部品12と回路配線基板11との隙間に充填されたアンダーフィル材fが広がり、さらに、電子部品13と回路配線基板11との隙間に進入してしまうと、アンダーフィル材fの消費量が多くなり、電子装置のコストが高くなってしまうだけでなく、電子部品13の品質が低下してしまう。   And in order to reinforce the connection part by the solder of the electrode terminal 37 and the electrode terminal of the electronic component 13, in this Embodiment, it is liquid in the clearance gap between the electronic component 12 and the circuit wiring board 11 in this Embodiment. Resin, in the present embodiment, is filled with an underfill material f. In this case, since the mounting area and the adjacent mounting area are set close to each other, the underfill material f filled in the gap between the electronic component 12 and the circuit wiring board 11 spreads, and further, the electronic component 13 and the circuit If it enters into the gap with the wiring board 11, the consumption of the underfill material f increases and not only the cost of the electronic device increases, but also the quality of the electronic component 13 decreases.

そこで、本実施の形態においては、充填されたアンダーフィル材fを所定の箇所でせき止めるために、前記回路配線基板11における前記縁部21の近傍で、かつ、他の電子部品13との間に、所定の形状のせき止め部14が上方に向けて突出させて形成される。該せき止め部14は、前記電子部品12、13の位置に対応させて、寸法、形状等が設定され、本実施の形態においては、帯状の形状を有し、前記縁部21に沿って直線状に延びる主延在部15、及び該主延在部15の端部から所定の方向、本実施の形態においては、直角の方向に、縁部22側に向けて延びる副延在部16、17を備える。   Therefore, in the present embodiment, in order to block the filled underfill material f at a predetermined location, in the vicinity of the edge portion 21 in the circuit wiring board 11 and between the other electronic components 13. The damming portion 14 having a predetermined shape is formed so as to protrude upward. The damming portion 14 is sized, shaped, etc., corresponding to the position of the electronic components 12, 13. In the present embodiment, the damming portion 14 has a strip shape and is linear along the edge 21. And the sub-extension portions 16 and 17 extending toward the edge portion 22 in a predetermined direction from the end of the main extension portion 15 in a predetermined direction, in the present embodiment, at a right angle. Is provided.

ところで、図3に示されるように、前記回路配線基板11は、所定のセラミックス、本実施の形態においては、アルミナ(Al2 3 )によって所定の厚さで形成されたベース材としてのアルミナセラミックス基板31、該アルミナセラミックス基板31より上方、本実施の形態においては、アルミナセラミックス基板31上に形成され、導電性の高い材料、本実施の形態においては、タングステンによって、所定の厚さ、例えば、約15〔μm〕の厚さで形成され、所定の配線パターンを構成する導電層32、前記回路配線基板11の所定の箇所に、導電層32と電気的に接続させて、かつ、導電層32より上方、本実施の形態においては、導電層32上に形成された前記電極パッド39、前記回路配線基板11の所定の箇所に、導電層32と電気的に接続させて、かつ、導電層32より上方、本実施の形態においては、導電層32上に形成された前記せき止め部14、並びに導電層32上の前記電極パッド39及びせき止め部14以外の部分に、絶縁性の高い材料、本実施の形態においては、アルミナによって所定の厚さ、例えば、2〜4〔μm〕で形成された絶縁層としてのアルミナコート層33を備える。 By the way, as shown in FIG. 3, the circuit wiring board 11 is made of predetermined ceramics, in this embodiment, alumina ceramics as a base material formed with alumina (Al 2 O 3 ) with a predetermined thickness. Substrate 31 above the alumina ceramic substrate 31, in this embodiment, formed on the alumina ceramic substrate 31 and made of a highly conductive material, in this embodiment, tungsten, to a predetermined thickness, for example, The conductive layer 32 having a thickness of about 15 [μm] and constituting a predetermined wiring pattern, electrically connected to the conductive layer 32 at a predetermined position of the circuit wiring board 11, and the conductive layer 32 Further upward, in the present embodiment, the conductive layer 3 is formed on the electrode pad 39 formed on the conductive layer 32 and a predetermined portion of the circuit wiring board 11. And in the present embodiment, the damming portion 14 formed on the conductive layer 32, and the electrode pad 39 and the damming portion 14 on the conductive layer 32. In this embodiment, an alumina coating layer 33 as an insulating layer formed of a highly insulating material, in the present embodiment, with a predetermined thickness, for example, 2 to 4 [μm], is provided.

該アルミナコート層33は、導電層32上にペースト状のアルミナを塗布することによってアルミナセラミックス基板31、導電層32及びアルミナから成る原型基板を形成し、該原型基板を焼成することによって形成される。また、本実施の形態において、前記電極パッド39及びせき止め部14は、導電層32上に被覆された電導性材料、例えば、ニッケル(Ni)から成る下地層34、及び該下地層34上に被覆された電導性材料、本実施の形態においては、金(Au)から成る表面層としての金フラッシュ層35を有する。前記下地層34は、前記アルミナコート層33のあらかじめ設定された箇所にレーザ等を照射することによってアルミナコート層33を所定のパターンで除去して導電層32を露出させ、続いて、前記アルミナコート層33をマスクにして、メッキによって2層構造で、かつ、所定の厚さ、本実施の形態においては、10〜12〔μm〕で形成される。また、金フラッシュ層35も、同様に前記アルミナコート層33をマスクにして、メッキによって所定の厚さ、本実施の形態においては、0.04〔μm〕で形成される。   The alumina coat layer 33 is formed by applying a paste-like alumina on the conductive layer 32 to form an original substrate made of the alumina ceramic substrate 31, the conductive layer 32 and alumina, and firing the original substrate. . In the present embodiment, the electrode pad 39 and the damming portion 14 are covered with a conductive material coated on the conductive layer 32, for example, a base layer 34 made of nickel (Ni), and the base layer 34. In the present embodiment, the conductive material formed has a gold flash layer 35 as a surface layer made of gold (Au). The undercoat layer 34 is formed by irradiating a predetermined portion of the alumina coat layer 33 with a laser or the like to remove the alumina coat layer 33 in a predetermined pattern to expose the conductive layer 32. Subsequently, the alumina coat layer 33 Using the layer 33 as a mask, a two-layer structure is formed by plating and has a predetermined thickness of 10 to 12 [μm] in the present embodiment. Similarly, the gold flash layer 35 is also formed by plating with a predetermined thickness, in the present embodiment, 0.04 [μm], using the alumina coat layer 33 as a mask.

このようにして、電子部品12の縁部21の近傍にせき止め部14が形成され、該せき止め部14が形成された部分と、形成されない部分とによって6〜10〔μm〕の段差が形成される。したがって、アンダーフィル材fが電子部品12と回路配線基板11との隙間から回路配線基板11上を移動し、せき止め部14の縁部に到達すると、それ以上の移動がせき止め部14によって阻止されるので、該せき止め部14を超えて広がることがない。その結果、アンダーフィル材fが電子部品13と回路配線基板11との隙間に進入することがないので、アンダーフィル材fの消費量を少なくすることができるだけでなく、電子部品13の品質が低下するのを防止することができる。しかも、アンダーフィル材fを充填する時間を短くすることができるので、作業効率を向上させることができる。   In this way, the damming portion 14 is formed in the vicinity of the edge 21 of the electronic component 12, and a step of 6 to 10 [μm] is formed by the portion where the damming portion 14 is formed and the portion where the damming portion 14 is not formed. . Therefore, when the underfill material f moves on the circuit wiring board 11 from the gap between the electronic component 12 and the circuit wiring board 11 and reaches the edge of the damming portion 14, further movement is blocked by the damming portion 14. Therefore, it does not spread beyond the damming portion 14. As a result, since the underfill material f does not enter the gap between the electronic component 13 and the circuit wiring board 11, not only can the consumption of the underfill material f be reduced, but the quality of the electronic component 13 is reduced. Can be prevented. Moreover, since the time for filling the underfill material f can be shortened, the working efficiency can be improved.

また、せき止め部14は、前記電極パッド39と同じ材料及び同じ構造で、かつ、同じ工程で形成されるので、電子装置の製造工程を少なくすることができ、作業を簡素化することができるだけでなく、電子装置のコストを低くすることができる。   Further, since the damming portion 14 is formed of the same material and the same structure as the electrode pad 39 and in the same process, the manufacturing process of the electronic device can be reduced, and the operation can be simplified. In addition, the cost of the electronic device can be reduced.

さらに、アルミナコート層33がアルミナによって、金フラッシュ層35が金によって形成され、互いに材料が異なり、各材料のぬれ広がり性、すなわち、アンダーフィル材fとのなじみ易さが異なる。したがって、アルミナコート層33と金フラッシュ層35との境界におけるアンダーフィル材fの接触角が大きくなるので、アンダーフィル材fが境界で停止させられる。   Further, the alumina coat layer 33 is made of alumina and the gold flash layer 35 is made of gold. The materials are different from each other, and the wettability of each material, that is, the compatibility with the underfill material f is different. Therefore, since the contact angle of the underfill material f at the boundary between the alumina coat layer 33 and the gold flash layer 35 is increased, the underfill material f is stopped at the boundary.

次に、本発明の第2の実施の形態について説明する。なお、第1の実施の形態と同じ構造を有するものについては、同じ符号を付与することによってその説明を省略し、同じ構造を有することによる発明の効果については同実施の形態の効果を援用する。   Next, a second embodiment of the present invention will be described. In addition, about the thing which has the same structure as 1st Embodiment, the description is abbreviate | omitted by providing the same code | symbol, and the effect of the same embodiment is used about the effect of the invention by having the same structure. .

図4は本発明の第2の実施の形態における回路配線基板の断面図である。   FIG. 4 is a sectional view of a circuit wiring board according to the second embodiment of the present invention.

図において、33は、導電層32上に、絶縁性の高い材料、本実施の形態においては、アルミナによって所定の厚さ、例えば、2〜4〔μm〕で形成された絶縁層としてのアルミナコート層である。また、38は、該アルミナコート層33上に積層させて、前記回路配線基板11(図1)における電子部品12の縁部21、22の近傍で、かつ、他の電子部品13との間に、所定の形状、本実施の形態においては、帯状に形成されたせき止め部であり、該せき止め部38は、前記アルミナを積層することによって所定の厚さ、例えば、6〜10〔μm〕で形成される。   In the figure, 33 is an alumina coating as an insulating layer formed on the conductive layer 32 with a highly insulating material, in the present embodiment, with an alumina having a predetermined thickness, for example, 2 to 4 [μm]. Is a layer. 38 is laminated on the alumina coat layer 33 so that it is in the vicinity of the edges 21 and 22 of the electronic component 12 in the circuit wiring board 11 (FIG. 1) and between the other electronic components 13. In the present embodiment, it is a damming portion formed in a band shape, and the damming portion 38 is formed with a predetermined thickness, for example, 6 to 10 [μm] by laminating the alumina. Is done.

この場合、せき止め部38は、アルミナコート層33と同じ材料及び同じ構造で、かつ、同じ工程で形成されるので、電子装置の製造工程を少なくすることができ、作業を簡素化することができるだけでなく、電子装置のコストを低くすることができる。   In this case, since the damming portion 38 is formed of the same material and the same structure as the alumina coat layer 33 and in the same process, the manufacturing process of the electronic device can be reduced and the operation can be simplified. In addition, the cost of the electronic device can be reduced.

なお、本発明は前記実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形させることが可能であり、それらを本発明の範囲から排除するものではない。   In addition, this invention is not limited to the said embodiment, It can change variously based on the meaning of this invention, and does not exclude them from the scope of the present invention.

本発明の第1の実施の形態における電子装置を示す平面図である。It is a top view which shows the electronic device in the 1st Embodiment of this invention. 従来の回路配線基板への電子部品の搭載状態を示す平面図である。It is a top view which shows the mounting state of the electronic component on the conventional circuit wiring board. 本発明の第1の実施の形態における回路配線基板の断面図である。It is sectional drawing of the circuit wiring board in the 1st Embodiment of this invention. 本発明の第2の実施の形態における回路配線基板の断面図である。It is sectional drawing of the circuit wiring board in the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

11 回路配線基板
12、13 電子部品
14 せき止め部
31 アルミナセラミックス基板
32 導電層
33 アルミナコート層
34 下地層
35 金フラッシュ層
f アンダーフィル材
DESCRIPTION OF SYMBOLS 11 Circuit wiring board 12, 13 Electronic component 14 Damping part 31 Alumina ceramic substrate 32 Conductive layer 33 Alumina coat layer 34 Underlayer 35 Gold flash layer f Underfill material

Claims (5)

回路配線基板と、該回路配線基板の所定の箇所に設定された取付領域に取り付けられた電子部品とを有するとともに、前記回路配線基板は、ベース材、該ベース材より上方に形成された導電層、該導電層より上方に形成された絶縁層、及び前記導電層と電気的に接続させて形成された配線パターンを備え、前記取付領域に近接する位置に、前記絶縁層及び配線パターンのうちの一方と同じ材料で、せき止め部が上方に向けて突出させて形成されることを特徴とする電子装置。   A circuit wiring board; and an electronic component attached to an attachment region set at a predetermined position of the circuit wiring board. The circuit wiring board includes a base material and a conductive layer formed above the base material. An insulating layer formed above the conductive layer, and a wiring pattern formed to be electrically connected to the conductive layer, wherein the insulating layer and the wiring pattern are positioned at positions close to the attachment region. An electronic device comprising the same material as the one and having a damming portion protruding upward. 前記せき止め部は、電導性材料から成る下地層、及び該下地層上に被覆された電導性材料から成る表面層を備える請求項1に記載の電子装置。   The electronic device according to claim 1, wherein the damming portion includes a base layer made of a conductive material and a surface layer made of a conductive material coated on the base layer. 前記せき止め部はメッキによって形成される請求項2に記載の電子装置。   The electronic device according to claim 2, wherein the damming portion is formed by plating. 前記せき止め部は絶縁性の高い材料を積層することによって形成される請求項1に記載の電子装置。   The electronic device according to claim 1, wherein the damming portion is formed by laminating highly insulating materials. ベース材より上方に導電層を形成し、該導電層より上方に絶縁層を形成し、前記導電層と電気的に接続させて配線パターンを形成することによって回路配線基板を形成し、該回路配線基板の所定の箇所に設定された取付領域に近接する位置に、前記絶縁層及び配線パターンのうちの一方と同じ材料で、せき止め部を上方に向けて突出させて形成するとともに、前記取付領域に電子部品を取り付け、該電子部品と前記回路配線基板との隙間に樹脂を充填することを特徴とする電子装置の製造方法。
A conductive layer is formed above the base material, an insulating layer is formed above the conductive layer, and a circuit pattern is formed by electrically connecting to the conductive layer to form a circuit wiring board. Formed with the same material as one of the insulating layer and the wiring pattern at the position close to the mounting region set at a predetermined location on the substrate, with the dammed portion protruding upward, and in the mounting region An electronic device manufacturing method, comprising: mounting an electronic component; and filling a gap between the electronic component and the circuit wiring board with a resin.
JP2005013049A 2005-01-20 2005-01-20 Electronic device and its manufacturing method Pending JP2006202981A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005013049A JP2006202981A (en) 2005-01-20 2005-01-20 Electronic device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005013049A JP2006202981A (en) 2005-01-20 2005-01-20 Electronic device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006202981A true JP2006202981A (en) 2006-08-03

Family

ID=36960695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005013049A Pending JP2006202981A (en) 2005-01-20 2005-01-20 Electronic device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006202981A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119655A (en) * 1990-09-10 1992-04-21 Ibiden Co Ltd Printed wiring board
JPH09232733A (en) * 1996-02-20 1997-09-05 Internatl Business Mach Corp <Ibm> Board formed with circuit having material confinement means and manufacture thereof
JP2004349399A (en) * 2003-05-21 2004-12-09 Nec Corp Component mounting substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119655A (en) * 1990-09-10 1992-04-21 Ibiden Co Ltd Printed wiring board
JPH09232733A (en) * 1996-02-20 1997-09-05 Internatl Business Mach Corp <Ibm> Board formed with circuit having material confinement means and manufacture thereof
JP2004349399A (en) * 2003-05-21 2004-12-09 Nec Corp Component mounting substrate

Similar Documents

Publication Publication Date Title
US7880276B2 (en) Wiring board and semiconductor device
US8693211B2 (en) Wiring substrate and semiconductor device
JP4660643B2 (en) Semiconductor package substrate for forming pre-solder structure, semiconductor package substrate on which pre-solder structure is formed, and manufacturing method thereof
JP4858541B2 (en) Relay board and electronic circuit mounting structure
US10438863B1 (en) Chip package assembly with surface mounted component protection
JP2006049477A (en) Method for manufacturing semiconductor device
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP4437014B2 (en) Electronic circuit equipment
JP2025031993A (en) Semiconductor Device
KR102380834B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR100764668B1 (en) Flip chip connection board and its manufacturing method
KR101115705B1 (en) Method of forming metallic bump and seal for semiconductor device
JP2007059767A (en) Substrate with electronic component mounted thereon employing underfill material and its manufacturing method
JP7232123B2 (en) Wiring board, electronic device, and method for manufacturing wiring board
JP4312616B2 (en) Semiconductor device
JP2006202981A (en) Electronic device and its manufacturing method
JP2009099816A (en) Semiconductor device, method for manufacturing the same, and method for mounting the semiconductor device
JP2008198916A (en) Semiconductor device and manufacturing method thereof
JP4012527B2 (en) Manufacturing method of electronic parts
JP2013211497A (en) Component joint structure
JP2006351950A (en) Semiconductor device and method for manufacturing the same
JP3120345U (en) Printed wiring board
JP5104149B2 (en) Semiconductor device and manufacturing method thereof
JP2010080732A (en) Semiconductor module and method of manufacturing the same
JP2008034774A (en) Circuit device mounted with semiconductor device, and wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817