[go: up one dir, main page]

JP2006106516A - Electro-optical device substrate, electro-optical device, manufacturing method thereof, and electronic apparatus - Google Patents

Electro-optical device substrate, electro-optical device, manufacturing method thereof, and electronic apparatus Download PDF

Info

Publication number
JP2006106516A
JP2006106516A JP2004295475A JP2004295475A JP2006106516A JP 2006106516 A JP2006106516 A JP 2006106516A JP 2004295475 A JP2004295475 A JP 2004295475A JP 2004295475 A JP2004295475 A JP 2004295475A JP 2006106516 A JP2006106516 A JP 2006106516A
Authority
JP
Japan
Prior art keywords
conductive layer
electro
substrate
optical device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004295475A
Other languages
Japanese (ja)
Inventor
Mutsumi Matsuo
睦 松尾
Shinya Ibuki
信哉 伊吹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004295475A priority Critical patent/JP2006106516A/en
Publication of JP2006106516A publication Critical patent/JP2006106516A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】外部接続用配線の要素であるクロム層とITO層等との間のコンタクト抵抗を低く維持する。
【解決手段】外部接続用配線35は、クロムからなる第1導電層32aと、ITO等からなる第2導電層32bと、同じくITOからなる第3導電層32cとをこの順に積層した構造を有している。素子基板の製造工程では、第1導電層を形成した後で、アニール処理が行われる前に、その第1導電層32aの表面を覆うように第2導電層32bが形成される。このため、その熱処理によって第1導電層32aの表面に酸化膜が形成されるのを防止できる。よって、外部接続用配線の要素であるクロム層32aとITO層32b等との間のコンタクト抵抗が低く維持される。X又はYドライバICと電気的に接続された外部接続用配線35の一端側までの抵抗値が高くなるのを防止でき、液晶表示装置の駆動時にX及びYドライバICが誤動作するのを防止できる。
【選択図】 図9
Contact resistance between a chromium layer and an ITO layer, which are elements of an external connection wiring, is kept low.
An external connection wiring has a structure in which a first conductive layer made of chromium, a second conductive layer made of ITO or the like, and a third conductive layer made of ITO are laminated in this order. is doing. In the manufacturing process of the element substrate, the second conductive layer 32b is formed so as to cover the surface of the first conductive layer 32a after the first conductive layer is formed and before the annealing process is performed. For this reason, it is possible to prevent an oxide film from being formed on the surface of the first conductive layer 32a by the heat treatment. Therefore, the contact resistance between the chromium layer 32a and the ITO layer 32b which are elements of the external connection wiring is kept low. The resistance value to one end of the external connection wiring 35 electrically connected to the X or Y driver IC can be prevented from increasing, and the X and Y driver IC can be prevented from malfunctioning when the liquid crystal display device is driven. .
[Selection] Figure 9

Description

本発明は、各種情報の表示に用いて好適な電気光学装置等に関する。   The present invention relates to an electro-optical device suitable for use in displaying various information.

従来から、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。電気光学装置の一例としての二端子素子型アクティブマトリクス、あるいはTFD(Thin Film Diode)と呼ばれる液晶パネルにおいては、相互に対向する2枚の基板のうち一方の基板に走査線が、他方の基板に信号線(データ線)及び画素電極が形成され、両基板間に液晶が封入されている。そして、他方の基板には、TFD(薄膜ダイオード)などの電流−電圧特性が非線形な素子が設けられ、その素子は画素電極及び信号線に夫々接続されている。   Conventionally, various electro-optical devices such as a liquid crystal display device, an organic electroluminescence display device, a plasma display device, and a field emission display device are known. In a two-terminal element type active matrix as an example of an electro-optical device or a liquid crystal panel called TFD (Thin Film Diode), a scanning line is provided on one of two substrates facing each other, and a scanning line is provided on the other substrate. A signal line (data line) and a pixel electrode are formed, and liquid crystal is sealed between both substrates. The other substrate is provided with an element having non-linear current-voltage characteristics such as TFD (thin film diode), and the element is connected to the pixel electrode and the signal line, respectively.

また、そのような液晶パネルでは、いわゆる張り出し領域と称される他方の基板上に信号線や走査線を夫々駆動するための駆動用IC(ドライバIC)がCOG(Chip On Glass)技術などの方法によって実装されている。この駆動用ICは、例えばクロム層と、ITO(Indium-Tin Oxide)層とがこの順に積層されてなる外部接続用配線等を介して、FPC(Flexible Printed Circuit)などの接続端子に電気的に接続されている。これにより、例えば、携帯電話や情報端末などの電子機器からFPC及び駆動用IC等を介して、データ線及び走査線側に信号や電力が供給されるようになっている。   In such a liquid crystal panel, a driving IC (driver IC) for driving a signal line and a scanning line on the other substrate called a so-called overhang region is a method such as COG (Chip On Glass) technology. Implemented by. This driving IC is electrically connected to a connection terminal such as an FPC (Flexible Printed Circuit) via an external connection wiring in which a chromium layer and an ITO (Indium-Tin Oxide) layer are laminated in this order, for example. It is connected. Thereby, for example, signals and power are supplied from the electronic device such as a mobile phone or an information terminal to the data line and the scanning line via the FPC and the driving IC.

上記の液晶パネルを製造する過程では、通常、クロム層よりなる配線を形成した直後に、例えば非線形素子の素子特性を調整するための熱処理等が実行されるため、その熱によって当該クロム層よりなる配線の表面に酸化膜が形成されてしまう。このため、クロム層とITO層との間のコンタクト抵抗が高くなり、外部接続用配線の抵抗が高くなる。これにより、駆動用ICに接続された外部接続用配線の一端側からFPCに接続された外部接続用配線の他端側までの間におけるコンタクト抵抗が高くなり、液晶パネルの駆動時に駆動用ICが誤動作してしまうという問題が生じていた。   In the process of manufacturing the above-mentioned liquid crystal panel, usually, immediately after the wiring made of the chromium layer is formed, for example, heat treatment for adjusting the element characteristics of the nonlinear element is performed. An oxide film is formed on the surface of the wiring. For this reason, the contact resistance between the chromium layer and the ITO layer is increased, and the resistance of the external connection wiring is increased. As a result, the contact resistance from one end side of the external connection wiring connected to the driving IC to the other end side of the external connection wiring connected to the FPC increases, and the driving IC is driven when the liquid crystal panel is driven. There was a problem of malfunction.

なお、駆動用ICと配線基板との接続に、ITO膜とITO膜よりも導電性の高いCr膜とを積層した配線を用いることにより、動作特性の優れた電気光学装置が知られている(例えば、特許文献1を参照)。また、駆動用ICと配線電極との接続に、比較的密な第1の透明電極層と、第1の透明電極層の上方に形成してなる、比較的粗い表面を有する第2の透明電極層を有する配線電極を用いることにより、電気的、機械的接続が安定な液晶表示パネルが知られている(例えば、特許文献2を参照)。   In addition, an electro-optical device having excellent operating characteristics is known by using a wiring in which an ITO film and a Cr film having higher conductivity than the ITO film are used for connection between the driving IC and the wiring substrate ( For example, see Patent Document 1). In addition, a relatively dense first transparent electrode layer and a second transparent electrode having a relatively rough surface formed above the first transparent electrode layer are connected to the driving IC and the wiring electrode. A liquid crystal display panel having stable electrical and mechanical connection by using a wiring electrode having a layer is known (see, for example, Patent Document 2).

特開2002−303879号公報JP 2002-303879 A 特開平6−160881号公報Japanese Patent Laid-Open No. 6-160881

本発明は、以上の点に鑑みてなされたものであり、外部接続用配線の要素であるクロム層とITO層等との間のコンタクト抵抗を改善し、駆動用ICに接続された外部接続用配線の一端側からFPCに接続された外部接続用配線の他端側までの間における抵抗値が高くなるのを防止して、駆動時に駆動用ICが誤動作するのを防止することが可能な電気光学装置用基板、電気光学装置及びその製造方法並びに電子機器を提供することを課題とする。   The present invention has been made in view of the above points, and improves the contact resistance between the chromium layer, which is an element of the external connection wiring, and the ITO layer, etc., and is used for the external connection connected to the driving IC. Electricity capable of preventing a resistance value from increasing from one end side of the wiring to the other end side of the external connection wiring connected to the FPC and preventing the driving IC from malfunctioning during driving. It is an object to provide a substrate for an optical device, an electro-optical device, a manufacturing method thereof, and an electronic apparatus.

本発明の1つの観点では、基板と、前記基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子とを有する電気光学装置用基板と、走査電極を有する対向基板との間に電気光学物質を封入してなる電気光学装置において、前記複数の外部接続用端子は、第1金属層、第2導電層の順に積層されてなり、前記第2導電層はITO、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなる。   In one aspect of the present invention, a substrate for an electro-optical device having a substrate and a plurality of external connection terminals formed in an overhang region on the substrate and electrically connected to an external circuit, and a counter electrode having a scanning electrode In the electro-optical device in which an electro-optical material is sealed between a substrate and the plurality of external connection terminals, a first metal layer and a second conductive layer are stacked in this order, and the second conductive layer is formed of ITO. , Molybdenum, an alloy containing molybdenum as a main component, or a material having oxidation resistance.

上記の電気光学装置は、電気光学装置用基板と、走査電極を有する対向基板との間に電気光学物質が封入されてなる。電気光学装置用基板は、基板、基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子を備えている。複数の外部接続用端子は、第1金属層、第2導電層の順に積層されてなり、前記第2導電層はITO、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなる。   In the above electro-optical device, an electro-optical material is sealed between an electro-optical device substrate and a counter substrate having scanning electrodes. The substrate for an electro-optical device includes a substrate and a plurality of external connection terminals that are formed in a protruding region on the substrate and are electrically connected to an external circuit. The plurality of external connection terminals are laminated in the order of the first metal layer and the second conductive layer, and the second conductive layer is formed of ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance. Being done.

このような構成を有する電気光学装置では、その製造過程において、クロム等からなる第1金属層を形成した後に、かつ、スイッチング素子の素子特性を調整するための熱処理や絶縁層を形成するための焼成が行われる前に、その第1金属層の表面を覆うように、第2導電層が形成される。このため、第1金属層の表面に酸化膜が形成されるのを防止できる。   In the electro-optical device having such a configuration, in the manufacturing process, after forming the first metal layer made of chromium or the like, and for forming a heat treatment or an insulating layer for adjusting the element characteristics of the switching element. Before firing, a second conductive layer is formed so as to cover the surface of the first metal layer. For this reason, it is possible to prevent an oxide film from being formed on the surface of the first metal layer.

上記の電気光学装置の一つの態様では、前記基板上に形成され複数の端子部を有する複数の配線と、前記基板上に形成され前記複数の配線の一部に電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う絶縁膜上に形成され、前記スイッチング素子に電気的に接続された画素電極とを備え、前記スイッチング素子は、前記第1金属層と同じ材料からなる層を備え、前記外部接続用端子は、前記第2導電層上に積層され、ITO、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されている第3導電層を備える。   In one aspect of the electro-optical device, a plurality of wirings formed on the substrate and having a plurality of terminal portions, and a switching element formed on the substrate and electrically connected to a part of the plurality of wirings And a pixel electrode formed on an insulating film covering the switching element and electrically connected to the switching element, the switching element including a layer made of the same material as the first metal layer, The external connection terminal includes a third conductive layer that is laminated on the second conductive layer and is formed of ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance.

この態様によれば、複数の配線は基板上に形成されている。TFDやTFTなどのスイッチング素子は、基板上に形成され、複数の配線の一部に電気的に接続されている。画素電極は、スイッチング素子に電気的に接続されている。これにより、複数の配線、例えばデータ線や走査線からスイッチング素子を介して画素電極に信号や電力を出力することができる。好適な例では、スイッチング素子は、第1金属層と同じ材料からなる層を備えることができる。また、外部接続用端子は、第2導電層上に積層され、ITO、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されている第3導電層を備えることができる。   According to this aspect, the plurality of wirings are formed on the substrate. A switching element such as a TFD or a TFT is formed on a substrate and is electrically connected to a part of a plurality of wirings. The pixel electrode is electrically connected to the switching element. As a result, signals and power can be output from a plurality of wirings, for example, data lines and scanning lines, to the pixel electrodes via the switching elements. In a preferred example, the switching element may comprise a layer made of the same material as the first metal layer. In addition, the external connection terminal may include a third conductive layer that is stacked on the second conductive layer and is formed of ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance.

上記の電気光学装置の他の態様では、前記基板上に駆動用ICを有し、前記外部接続用端子は、前記複数の配線と連続して形成され、前記駆動用ICに設けられた端子と接続する部分とを備える。   In another aspect of the above electro-optical device, the driving IC is provided on the substrate, and the external connection terminal is formed continuously with the plurality of wirings, and is provided with the terminal provided in the driving IC. A connecting portion.

この態様によれば、基板上に駆動用IC(ドライバIC)を有している。外部接続用端子は、複数の配線と連続して形成することができ、且つ、その駆動用ICに設けられた端子(バンプ)と接続する部分とを備えている。よって、例えば携帯電話などの電子機器から外部回路側へ信号及び電力が供給されると、その信号等は駆動用ICに供給され、さらに駆動用ICを通じて複数の配線へ供給することができる。好適な例では、駆動用IC(ドライバIC)に電気的に接続された外部接続用端子の一端側から外部回路と電気的に接続された外部接続用端子の他端側までの抵抗値を略100Ω以下に設定することができる。これにより、電気光学装置の駆動時に駆動用IC(YドライバIC)が誤動作するのを防止できる。なお、基板側の外部接続端子と駆動用ICの入力側端子とは連続形成されていなくとも良い。   According to this aspect, the driving IC (driver IC) is provided on the substrate. The external connection terminal can be formed continuously with a plurality of wirings and includes a portion connected to a terminal (bump) provided in the driving IC. Therefore, for example, when a signal and power are supplied from an electronic device such as a mobile phone to the external circuit side, the signal and the like can be supplied to the driving IC and further supplied to a plurality of wirings through the driving IC. In a preferred example, the resistance value from one end side of the external connection terminal electrically connected to the driving IC (driver IC) to the other end side of the external connection terminal electrically connected to the external circuit is substantially reduced. It can be set to 100Ω or less. Accordingly, it is possible to prevent the drive IC (Y driver IC) from malfunctioning when the electro-optical device is driven. The external connection terminal on the substrate side and the input side terminal of the driving IC need not be formed continuously.

上記の電気光学装置の他の態様では、前記複数の配線が、額縁領域に対応する前記基板上に形成されていると共に、前記複数の配線の一端側には複数の端子部が形成されており、当該複数の端子部は、前記第1金属層、前記第2導電層、前記第3導電層の順に積層されている。   In another aspect of the electro-optical device, the plurality of wirings are formed on the substrate corresponding to a frame region, and a plurality of terminal portions are formed on one end side of the plurality of wirings. The plurality of terminal portions are laminated in the order of the first metal layer, the second conductive layer, and the third conductive layer.

この態様によれば、表示に寄与しない額縁領域に対応する基板上に複数の配線を有している。そして、複数の配線の一端側には複数の端子部が形成されている。複数の外部接続用端子及び複数の配線の各端子部は、各々駆動用ICと電気的に接続されている。また、複数の外部接続用端子の他端側は、例えば外部回路の複数の配線と電気的に接続されている。これにより、例えば携帯電話などの電子機器から外部回路側へ信号及び電力が供給されると、その信号等は駆動用ICに供給され、さらに駆動用ICを通じて複数の配線側へ信号などを供給することができる。また、複数の配線の各端子部は、第1導電層、第2導電層、第3導電層の順に積層された構造を有している。このため、その電気光学装置の製造過程において、複数の配線の端子部を構成する第1金属層の表面に酸化膜が形成されるのを防止できる。よって、複数の配線と駆動用ICとの間のコンタクト抵抗が高くなるのを防止できる。   According to this aspect, the plurality of wirings are provided on the substrate corresponding to the frame region that does not contribute to the display. A plurality of terminal portions are formed on one end side of the plurality of wirings. Each of the plurality of external connection terminals and each terminal portion of the plurality of wirings is electrically connected to the driving IC. In addition, the other end sides of the plurality of external connection terminals are electrically connected to, for example, a plurality of wirings of an external circuit. Thereby, for example, when a signal and power are supplied from an electronic device such as a mobile phone to the external circuit side, the signal or the like is supplied to the driving IC, and further, the signal is supplied to the plurality of wiring sides through the driving IC. be able to. Each terminal portion of the plurality of wirings has a structure in which a first conductive layer, a second conductive layer, and a third conductive layer are stacked in this order. For this reason, it is possible to prevent an oxide film from being formed on the surface of the first metal layer constituting the terminal portions of the plurality of wirings in the manufacturing process of the electro-optical device. Therefore, it is possible to prevent the contact resistance between the plurality of wirings and the driving IC from increasing.

上記の電気光学装置の他の態様では、前記電気光学装置用基板と前記対向基板とはシール部材を介して貼り合わされており、前記複数の配線の他端側には、更に複数の端子部が形成されており、当該複数の端子部は、前記第1金属層、前記第2導電層、前記第3導電層の順に積層されてなり、当該第3導電層は、導電粒子を介して前記走査電極に接続されている。   In another aspect of the electro-optical device, the electro-optical device substrate and the counter substrate are bonded together via a seal member, and a plurality of terminal portions are further provided on the other end side of the plurality of wirings. The plurality of terminal portions are stacked in the order of the first metal layer, the second conductive layer, and the third conductive layer, and the third conductive layer is scanned by the conductive particles. Connected to the electrode.

この態様によれば、電気光学装置用基板と対向基板とは、例えば複数の導電粒子(導通部材)を有する枠状のシール部材を介して貼り合わされている。複数の配線の他端側には複数の端子部が形成されており、その複数の端子部は、第1金属層、第2導電層、第3導電層の順に積層された構造を有している。そして、その複数の端子部の要素となる第3導電層は、シール部材内において導電粒子と電気的に接続されていると共に、その導電粒子は、対向基板の走査線極に電気的に接続されている。このような構成にすることより、その付近の製造過程では、複数の配線の端子部の要素となる第1金属層を形成した後に、かつ、上記した熱処理や焼成が行われる前に、その第1金属層を覆うように第2導電層が形成される。これにより、その端子部の要素となる第1金属層の表面に酸化膜が形成されるのを防止できる。よって、シール部材内に配置された導電粒子と、その複数の配線の端子部との間のコンタクト抵抗が高くなるのを防止でき、ひいては複数の配線から導電粒子を介して走査電極までの抵抗値が高くなるのを防止できる。   According to this aspect, the electro-optical device substrate and the counter substrate are bonded to each other via, for example, a frame-shaped seal member having a plurality of conductive particles (conducting members). A plurality of terminal portions are formed on the other end side of the plurality of wirings, and the plurality of terminal portions have a structure in which a first metal layer, a second conductive layer, and a third conductive layer are stacked in this order. Yes. The third conductive layer serving as an element of the plurality of terminal portions is electrically connected to the conductive particles in the seal member, and the conductive particles are electrically connected to the scanning line electrode of the counter substrate. ing. By adopting such a configuration, in the manufacturing process in the vicinity thereof, after the first metal layer serving as the element of the terminal portion of the plurality of wirings is formed and before the above heat treatment and firing are performed, the first A second conductive layer is formed to cover one metal layer. Thereby, it can prevent that an oxide film is formed on the surface of the 1st metal layer used as the element of the terminal part. Therefore, it is possible to prevent the contact resistance between the conductive particles arranged in the seal member and the terminal portions of the plurality of wirings from increasing, and as a result, the resistance value from the plurality of wirings to the scanning electrodes via the conductive particles. Can be prevented from becoming high.

上記の電気光学装置の他の態様では、前記絶縁膜に形成されたコンタクトホールにおいて前記画素電極と前記スイッチング素子との間に前記第3導電層と同じ材料からなる導電層を有しており、前記画素電極と前記スイッチング素子とは当該導電層を介して電気的に接続されている。   In another aspect of the electro-optical device, the contact hole formed in the insulating film includes a conductive layer made of the same material as the third conductive layer between the pixel electrode and the switching element. The pixel electrode and the switching element are electrically connected through the conductive layer.

この態様によれば、絶縁膜に形成されたコンタクトホールにおいて画素電極とスイッチング素子との間に第3導電層と同じ材料からなる導電層を有している。そして、画素電極とスイッチング素子とは、その導電層を介して電気的に接続されている。このような構成にすることより、その付近の製造過程では、例えば、タンタルタングステン等からなる第1金属膜/酸化タンタル等からなる絶縁層/クロム等からなる第2金属膜を有するスイッチング素子の第2金属膜を形成した後に、かつ、上記した熱処理や焼成が行われる前に、その第2金属膜を覆うように、上記の導電層が形成される。これにより、スイッチング素子の第2金属膜の表面に酸化膜が形成されるのを防止できる。これにより、画素電極とスイッチング素子との間のコンタクト抵抗が高くなるのを防止できる。   According to this aspect, in the contact hole formed in the insulating film, the conductive layer made of the same material as the third conductive layer is provided between the pixel electrode and the switching element. The pixel electrode and the switching element are electrically connected via the conductive layer. With this configuration, in the manufacturing process in the vicinity thereof, for example, the first metal film made of tantalum tungsten or the like / the insulating layer made of tantalum oxide or the like / the second metal film made of chromium or the like is used. After the two metal films are formed and before the above-described heat treatment or baking, the conductive layer is formed so as to cover the second metal film. Thereby, it is possible to prevent an oxide film from being formed on the surface of the second metal film of the switching element. This can prevent the contact resistance between the pixel electrode and the switching element from increasing.

また、上記の電気光学装置を表示部として備える電子機器を構成することができる。   In addition, an electronic apparatus including the electro-optical device as a display unit can be configured.

本発明の他の観点では、基板と、前記基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子と、を備える電気光学装置用基板において、前記複数の外部接続用端子は、第1金属層、第2導電層の順に積層されてなり、前記第2導電層はITO、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなる。   In another aspect of the present invention, in the electro-optical device substrate comprising: a substrate; and a plurality of external connection terminals formed in an overhang region on the substrate and electrically connected to an external circuit. The connection terminal is formed by laminating a first metal layer and a second conductive layer in this order, and the second conductive layer is formed of ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance. .

上記の電気光学装置用基板は、基板、基板上の張り出し領域に形成され、FPCなどの外部回路と電気的に接続された複数の外部接続用端子を備えている。このような構成を有する電気光学装置用基板では、その製造過程において、クロム等からなる第1金属層を形成した後に、かつ、スイッチング素子の素子特性を調整するための熱処理や絶縁層を形成するための焼成が行われる前に、その第1金属層の表面を覆うように、第2導電層が形成される。このため、第1金属層の表面に酸化膜が形成されるのを防止できる。   The substrate for an electro-optical device includes a plurality of external connection terminals that are formed on the substrate and an overhang region on the substrate and are electrically connected to an external circuit such as an FPC. In the electro-optical device substrate having such a configuration, in the manufacturing process, after the first metal layer made of chromium or the like is formed, a heat treatment or an insulating layer for adjusting the element characteristics of the switching element is formed. Before firing is performed, a second conductive layer is formed so as to cover the surface of the first metal layer. For this reason, it is possible to prevent an oxide film from being formed on the surface of the first metal layer.

本発明の他の観点では、基板上に、複数の配線、スイッチング素子及び外部接続用端子の第1導電層を各々形成する第1導電層形成工程と、前記外部接続用端子の前記第1導電層を形成した後に、当該第1導電層上に第1の金属膜を成膜して第2導電層を形成する第2導電層形成工程と、前記第2導電層を形成する工程の後に、前記スイッチング素子を熱処理する熱処理工程と、前記基板、前記複数の配線及び前記スイッチング素子の上に絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成する工程と、前記絶縁膜上に第2の導電層を成膜して画素電極を形成し且つ前記画素電極と前記スイッチング素子とを前記コンタクトホールを介して電気的に接続すると共に、前記外部接続用端子の第2導電層上に前記第2の導電層を成膜して第3導電層を形成する第3導電層形成工程と、を含む工程により電気光学装置用基板を形成する。   In another aspect of the present invention, a first conductive layer forming step of forming a plurality of wirings, switching elements, and first conductive layers of external connection terminals on a substrate, respectively, and the first conductive layer of the external connection terminals. After forming the layer, after the second conductive layer forming step of forming the first conductive film on the first conductive layer to form the second conductive layer, and the step of forming the second conductive layer, A heat treatment step of heat-treating the switching element; a step of forming an insulating film on the substrate, the plurality of wirings and the switching element; a step of forming a contact hole in the insulating film; and a step of forming a contact hole on the insulating film. And forming the pixel electrode and electrically connecting the pixel electrode and the switching element through the contact hole, and on the second conductive layer of the external connection terminal. Deposit second conductive layer A third conductive layer forming step of forming a third conductive layer Te, to form a electro-optical device substrate by a process comprising.

上記の電気光学装置の製造方法は、先ず第1導電層形成工程により、基板上にデータ線や走査線などの複数の配線及びTFDやTFTなどのスイッチング素子、並びに外部接続用端子の要素となる、クロム等の第1導電層が形成される。次の第2導電層形成工程では、外部接続用端子の第1導電層を形成した後に、当該第1導電層上に第1の金属膜を成膜して第2導電層を形成する。次の熱処理工程では、第2導電層を形成する工程の後に、スイッチング素子を熱処理(後述の実施形態中におけるアニールBに相当)する。次の工程では、基板、複数の配線及びスイッチング素子の上に絶縁膜を形成する。次の工程では、ステッパーや一括露光機にて絶縁膜にコンタクトホール(開口)を形成する。次の第3導電層形成工程では、絶縁膜上に第2の導電層(後述の実施形態中における第2透明導電膜に相当、以下同じ)を成膜して画素電極を形成され、かつ、画素電極とスイッチング素子とがコンタクトホールを介して電気的に接続される。また、この工程では、外部接続用端子の要素となる、ITO、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料(酸化され難い材料)等の第2導電層上に第2の金属膜を成膜して、ITO等からなる第3導電層が形成される。   In the electro-optical device manufacturing method, first, the first conductive layer forming step becomes a plurality of wirings such as data lines and scanning lines, switching elements such as TFD and TFT, and elements for external connection terminals on the substrate. A first conductive layer such as chromium is formed. In the next second conductive layer forming step, after forming the first conductive layer of the external connection terminal, a first metal film is formed on the first conductive layer to form a second conductive layer. In the next heat treatment step, after the step of forming the second conductive layer, the switching element is heat treated (corresponding to annealing B in an embodiment described later). In the next step, an insulating film is formed on the substrate, the plurality of wirings, and the switching element. In the next step, a contact hole (opening) is formed in the insulating film by a stepper or a batch exposure machine. In the next third conductive layer forming step, a pixel electrode is formed by forming a second conductive layer (corresponding to a second transparent conductive film in an embodiment described later, the same hereinafter) on the insulating film, and The pixel electrode and the switching element are electrically connected through the contact hole. In this step, the second conductive layer, such as ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having oxidation resistance (a material that is difficult to be oxidized), which is an element of the external connection terminal, is formed on the second conductive layer. A metal film is formed to form a third conductive layer made of ITO or the like.

特に、この電気光学装置の製造方法では、外部接続用配線の要素となる第1導電層を形成した後で、スイッチング素子を熱処理する熱処理工程の前に、外部接続用端子の要素となる第1導電層上に、第1の金属膜(後述の実施形態中における第1の透明導電膜に相当)を成膜して、第2導電層が形成される。このため、外部接続用端子の要素となる第1導電層の表面に直接熱が付与されるようなことはなく、これにより第1導電層の表面が酸化される、即ち酸化膜が形成されるのを防止できる。よって、第1導電層と第2導電層等との間のコンタクト抵抗が低く維持される。   In particular, in this method of manufacturing the electro-optical device, after forming the first conductive layer that becomes an element of the external connection wiring, and before the heat treatment step of heat-treating the switching element, the first element that becomes the element of the external connection terminal. On the conductive layer, a first metal film (corresponding to a first transparent conductive film in an embodiment described later) is formed to form a second conductive layer. For this reason, heat is not directly applied to the surface of the first conductive layer, which is an element of the external connection terminal, whereby the surface of the first conductive layer is oxidized, that is, an oxide film is formed. Can be prevented. Therefore, the contact resistance between the first conductive layer and the second conductive layer is kept low.

上記の電気光学装置の製造方法の1つの態様では、前記第2導電層はモリブデン又はモリブデンを主成分とする合金であり、前記熱処理工程と前記第3導電層形成工程との間に、少なくとも前記第2導電層を水洗によって洗浄する洗浄工程を有する。   In one aspect of the above-described electro-optical device manufacturing method, the second conductive layer is molybdenum or an alloy containing molybdenum as a main component, and at least between the heat treatment step and the third conductive layer formation step, A cleaning step of cleaning the second conductive layer by washing with water;

この態様によれば、第2導電層をモリブデン、又はモリブデンを主成分とする合金とすることができる。この場合、熱処理工程により、モリブデン又はモリブデンを主成分とする合金からなる第2導電層の表面には酸化膜が形成されるが、熱処理工程と第3導電層形成工程との間の洗浄工程によって、少なくともモリブデン又はモリブデンを主成分とする合金からなる第2導電層が水洗によって洗浄される。これにより、モリブデン又はモリブデンを主成分とする合金からなる第2導電層の表面に形成された酸化膜を容易に除去することができる。   According to this aspect, the second conductive layer can be made of molybdenum or an alloy containing molybdenum as a main component. In this case, an oxide film is formed on the surface of the second conductive layer made of molybdenum or an alloy containing molybdenum as a main component by the heat treatment step, but the cleaning step between the heat treatment step and the third conductive layer formation step is performed. The second conductive layer made of at least molybdenum or an alloy containing molybdenum as a main component is washed with water. Thereby, the oxide film formed on the surface of the second conductive layer made of molybdenum or an alloy containing molybdenum as a main component can be easily removed.

上記の電気光学装置の製造方法の他の態様によれば、第1導電層形成工程において前記複数の配線の他端側に第1導電層を形成し、前記第1導電層形成工程と前記第2導電層工程の間において当該第1導電層上に第2導電層を形成し、前記第3導電層形成工程において当該第2導電膜上に第3導電層を形成し、前記電気光学装置用基板と対向基板とを複数の導電粒子を有するシール部材を介して貼り合せ、前記複数の配線の前記他端側の前記第3導電層と前記複数の導電粒子とを電気的に接続する工程を有する。   According to another aspect of the method of manufacturing the electro-optical device, the first conductive layer is formed on the other end side of the plurality of wirings in the first conductive layer forming step, and the first conductive layer forming step and the first A second conductive layer is formed on the first conductive layer between the two conductive layer steps; a third conductive layer is formed on the second conductive layer in the third conductive layer formation step; and for the electro-optical device. Bonding the substrate and the counter substrate through a sealing member having a plurality of conductive particles, and electrically connecting the third conductive layer on the other end side of the plurality of wirings and the plurality of conductive particles. Have.

この態様によれば、第1導電層形成工程において前記複数の配線の他端側にクロム等からなる第1導電層が形成される。また、第1導電層形成工程と第2導電層工程の間において当該第1導電層上に、ITO、モリブデン又はモリブデンを主成分とする合金又は耐酸化作用を有する材料(酸化され難い材料)からなる第2導電層が形成される。これにより、複数の配線の他端側の要素となる第1導電層の表面に酸化膜が形成されるのを防止できる。   According to this aspect, in the first conductive layer forming step, the first conductive layer made of chromium or the like is formed on the other end side of the plurality of wirings. Further, between the first conductive layer forming step and the second conductive layer step, on the first conductive layer, from ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance (a material that is not easily oxidized). A second conductive layer is formed. Thereby, it is possible to prevent an oxide film from being formed on the surface of the first conductive layer which is an element on the other end side of the plurality of wirings.

また、第3導電層形成工程において当該第2導電膜上に第3導電層を形成し、電気光学装置用基板と対向基板とを複数の導電粒子(導通部材)を有するシール部材を介して貼り合せ、複数の配線の前記他端側の第3導電層と複数の導電粒子とを電気的に接続する工程を有している。これにより、シール部材内に配置された導電粒子と、その複数の配線の端子部との間のコンタクト抵抗が高くなるのを防止できる
上記の電気光学装置の製造方法の他の態様によれば、前記第1導電層形成工程において前記複数の配線の一端側に第1導電層を形成し、前記第1導電層形成工程と前記第2導電層形成工程の間において当該第1導電層上に第2導電層を形成し、前記第3導電層形成工程において当該第2導電層上に第3導電層を形成し、前記複数の配線の前記一端側の前記第3導電層と前記駆動用ICとを電気的に接続する工程を有する。
Further, in the third conductive layer forming step, a third conductive layer is formed on the second conductive film, and the electro-optical device substrate and the counter substrate are bonded via a sealing member having a plurality of conductive particles (conductive members). And a step of electrically connecting the third conductive layer on the other end side of the plurality of wirings and the plurality of conductive particles. Thereby, according to the other aspect of the manufacturing method of said electro-optical apparatus which can prevent that the contact resistance between the electrically-conductive particle arrange | positioned in a sealing member and the terminal part of the some wiring becomes high, A first conductive layer is formed on one end side of the plurality of wirings in the first conductive layer forming step, and the first conductive layer is formed on the first conductive layer between the first conductive layer forming step and the second conductive layer forming step. Two conductive layers are formed, a third conductive layer is formed on the second conductive layer in the third conductive layer forming step, and the third conductive layer on the one end side of the plurality of wirings, the driving IC, Are electrically connected.

この態様によれば、第1導電層形成工程において複数の配線(例えば、データ線)の一端側にクロム等からなる第1導電層が形成される。また、第1導電層形成工程と第2導電層形成工程の間において当該第1導電層上に、ITO、モリブデン又はモリブデンを主成分とする合金又は耐酸化作用を有する材料(酸化され難い材料)からなる第2導電層が形成される。これにより、複数の配線の一端側の要素となる第1導電層の表面に酸化膜が形成されるのを防止できる。また、第3導電層形成工程において当該第2導電層上にITO等からなる第3導電層が形成される。こうして、複数の配線の一端側は、第1導電層、第2導電層、第3導電層の順に積層された構造に形成される。また、この態様では、複数の配線一端側の要素となる第3導電層と、駆動用IC(XドライバIC)とを電気的に接続する工程を有している。このため、複数の配線と駆動用IC(XドライバIC)との間のコンタクト抵抗が高くなるのを防止できる。   According to this aspect, the first conductive layer made of chromium or the like is formed on one end side of the plurality of wirings (for example, data lines) in the first conductive layer forming step. Further, between the first conductive layer forming step and the second conductive layer forming step, on the first conductive layer, ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance (a material that is not easily oxidized) A second conductive layer made of is formed. Thereby, it is possible to prevent an oxide film from being formed on the surface of the first conductive layer which is an element on one end side of the plurality of wirings. In the third conductive layer forming step, a third conductive layer made of ITO or the like is formed on the second conductive layer. Thus, one end side of the plurality of wirings is formed in a structure in which the first conductive layer, the second conductive layer, and the third conductive layer are stacked in this order. Further, this aspect includes a step of electrically connecting the third conductive layer serving as an element on one end side of the plurality of wirings and the driving IC (X driver IC). For this reason, it is possible to prevent the contact resistance between the plurality of wirings and the driving IC (X driver IC) from increasing.

上記の電気光学装置の製造方法の他の態様によれば、前記第1導電層形成工程において前記複数の配線の一端側に第1導電層を形成し、前記第1導電層形成工程と前記第2導電層形成工程の間において当該第1導電層上に第2導電層を形成し、前記第3導電層形成工程において当該第2導電層上に第3導電層を形成し、前記複数の配線の前記一端側の前記第3導電層と前記駆動用ICとを電気的に接続する工程を有する。   According to another aspect of the method of manufacturing the electro-optical device, the first conductive layer is formed on one end side of the plurality of wirings in the first conductive layer forming step, and the first conductive layer forming step and the first The second conductive layer is formed on the first conductive layer during the two conductive layer forming step, the third conductive layer is formed on the second conductive layer in the third conductive layer forming step, and the plurality of wirings A step of electrically connecting the third conductive layer on the one end side and the driving IC.

この態様によれば、第1導電層形成工程において複数の配線(例えば、走査線)の一端側にクロム等からなる第1導電層が形成される。また、第1導電層形成工程と第2導電層形成工程の間において当該第1導電層上に、ITO、モリブデン又はモリブデンを主成分とする合金又は耐酸化作用を有する材料(酸化され難い材料)からなる第2導電層が形成される。これにより、複数の配線の一端側の要素となる第1導電層の表面に酸化膜が形成されるのを防止できる。また、第3導電層形成工程において当該第2導電層上にITO等からなる第3導電層が形成される。こうして、複数の配線の一端側は、第1導電層、第2導電層、第3導電層の順に積層された構造に形成される。また、この態様では、複数の配線一端側の要素となる第3導電層と、駆動用IC(YドライバIC)とを電気的に接続する工程を有している。このため、複数の配線と駆動用IC(YドライバIC)との間のコンタクト抵抗が高くなるのを防止できる。   According to this aspect, in the first conductive layer forming step, the first conductive layer made of chromium or the like is formed on one end side of the plurality of wirings (for example, scanning lines). Further, between the first conductive layer forming step and the second conductive layer forming step, on the first conductive layer, ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance (a material that is not easily oxidized) A second conductive layer made of is formed. Thereby, it is possible to prevent an oxide film from being formed on the surface of the first conductive layer which is an element on one end side of the plurality of wirings. In the third conductive layer forming step, a third conductive layer made of ITO or the like is formed on the second conductive layer. Thus, one end side of the plurality of wirings is formed in a structure in which the first conductive layer, the second conductive layer, and the third conductive layer are stacked in this order. Further, in this aspect, there is a step of electrically connecting the third conductive layer serving as an element on one end side of the plurality of wirings and the driving IC (Y driver IC). For this reason, it is possible to prevent the contact resistance between the plurality of wirings and the driving IC (Y driver IC) from increasing.

上記の電気光学装置の製造方法の他の態様では、前記第1導電層形成工程において第1金属膜、絶縁膜、第2金属膜の順に形成して前記スイッチング素子を形成し、前記第1導電層形成工程と前記第2導電層形成工程の間において前記第2金属膜上に前記第3導電層と同時に形成された導電層を形成し、前記第3導電層形成工程において前記画素電極と当該導電層とを前記コンタクトホールを介して電気的に接続する工程を有する。   In another aspect of the method of manufacturing the electro-optical device, the first conductive layer is formed in the order of a first metal film, an insulating film, and a second metal film to form the switching element, and the first conductive layer is formed. A conductive layer formed simultaneously with the third conductive layer is formed on the second metal film between the layer forming step and the second conductive layer forming step. In the third conductive layer forming step, the pixel electrode and the second conductive layer are formed. Electrically connecting to the conductive layer through the contact hole.

この態様によれば、第1導電層形成工程において、タンタルタングステン等からなる第1金属膜、酸化タンタル等からなる絶縁膜、クロム等からなる第2金属膜の順に形成されスイッチング素子が形成される。また、第1導電層形成工程と第2導電層形成工程の間において、その第2金属膜上に、ITO等からなる第3導電と同時に形成された導電層が形成される。これにより、第2金属膜の表面に酸化膜が形成されるのを防止できる。また、第3導電層形成工程において、画素電極と、その導電層とがコンタクトホールを介して電気的に接続される。これにより、画素電極とスイッチング素子との間のコンタクト抵抗が高くなるのを防止できる。   According to this aspect, in the first conductive layer forming step, the first metal film made of tantalum tungsten or the like, the insulating film made of tantalum oxide or the like, and the second metal film made of chrome or the like are formed in this order to form a switching element. . Further, between the first conductive layer forming step and the second conductive layer forming step, a conductive layer formed simultaneously with the third conductive made of ITO or the like is formed on the second metal film. Thereby, it is possible to prevent an oxide film from being formed on the surface of the second metal film. In the third conductive layer forming step, the pixel electrode and the conductive layer are electrically connected through the contact hole. This can prevent the contact resistance between the pixel electrode and the switching element from increasing.

以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の実施形態は、本発明を電気光学装置の一例としての液晶表示装置に適用したものである。本実施形態は、液晶表示装置を製造する過程において、クロム膜を形成した後で、且つ、熱処理を実行する前に、当該クロム膜上に第1透明導電膜を形成する。これにより、特に、外部接続用配線の要素であるクロム膜とITO膜との間のコンタクト抵抗を低く維持し、駆動用IC(ドライバIC)に接続された外部接続用配線の一端側からFPCに接続された外部接続用配線の他端側までの間におけるコンタクト抵抗が高くなるのを防止して、液晶表示装置の駆動時に駆動用IC(ドライバIC)が誤動作するのを防止する。   The best mode for carrying out the present invention will be described below with reference to the drawings. In the following embodiments, the present invention is applied to a liquid crystal display device as an example of an electro-optical device. In this embodiment, in the process of manufacturing the liquid crystal display device, the first transparent conductive film is formed on the chromium film after the chromium film is formed and before the heat treatment is performed. Thereby, in particular, the contact resistance between the chromium film and the ITO film, which are elements of the external connection wiring, is kept low, and from one end side of the external connection wiring connected to the driving IC (driver IC) to the FPC The contact resistance between the connected external connection lines and the other end side is prevented from increasing, and the driving IC (driver IC) is prevented from malfunctioning when the liquid crystal display device is driven.

[液晶表示装置の構成]
まず、本発明の実施形態に係る液晶表示装置の構成について説明する。図1は、本発明の液晶表示装置100の概略構成を模式的に示す平面図である。図1では、主として、液晶表示装置100の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置100は、TFD素子を用いたアクティブマトリクス駆動方式であって、半透過反射型の液晶表示装置である。図2は、図1の液晶表示装置100における切断線A−A’に沿った概略断面図を示す。
[Configuration of liquid crystal display device]
First, the configuration of the liquid crystal display device according to the embodiment of the present invention will be described. FIG. 1 is a plan view schematically showing a schematic configuration of a liquid crystal display device 100 of the present invention. In FIG. 1, the configuration of electrodes and wirings of the liquid crystal display device 100 is mainly shown as a plan view. Here, the liquid crystal display device 100 of the present invention is an active matrix driving method using a TFD element, and is a transflective liquid crystal display device. FIG. 2 is a schematic cross-sectional view along the cutting line AA ′ in the liquid crystal display device 100 of FIG.

まず、図2を参照して、切断線A−A’に沿った液晶表示装置100の断面構成について説明し、その後、液晶表示装置100の電極及び配線の構成について説明する。   First, the cross-sectional configuration of the liquid crystal display device 100 taken along the cutting line A-A ′ will be described with reference to FIG.

図2において、液晶表示装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール部材3を介して貼り合わされ、内部に液晶が封入されて液晶層4が形成されてなる。この枠状のシール部材3には、複数の金属粒子などの導通部材7が混入されている。   In FIG. 2, the liquid crystal display device 100 includes an element substrate 91 and a color filter substrate 92 disposed so as to face the element substrate 91, with a frame-shaped sealing member 3 attached thereto, and liquid crystal is sealed inside. Thus, the liquid crystal layer 4 is formed. The frame-shaped seal member 3 is mixed with a conductive member 7 such as a plurality of metal particles.

下側基板2の内面上には、表面上に細かい凹凸が形成された散乱層9が形成されている。散乱層9の内面上は、サブ画素領域SG毎に、所定の厚みを有する反射層5が形成されている。各反射層5には、矩形状の開口20(以下、「透過開口領域」とも呼ぶ。)が形成されている。各反射層5は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口20は、カラーフィルタ基板92の内面上に縦横にマトリクス状に配列されたサブ画素領域SG毎に、当該サブ画素領域SGの全面積を基準として所定割合の面積を有するように形成されている。   On the inner surface of the lower substrate 2, a scattering layer 9 having fine irregularities formed on the surface is formed. On the inner surface of the scattering layer 9, a reflective layer 5 having a predetermined thickness is formed for each sub-pixel region SG. Each reflective layer 5 is formed with a rectangular opening 20 (hereinafter also referred to as “transmission opening region”). Each reflective layer 5 can be formed of a thin film such as aluminum, an aluminum alloy, or a silver alloy. The opening 20 is formed so as to have an area of a predetermined ratio with respect to the total area of the sub-pixel region SG for each sub-pixel region SG arranged in a matrix in the vertical and horizontal directions on the inner surface of the color filter substrate 92. .

反射層5上であって且つ各サブ画素領域SGの間には、隣接するサブ画素領域SG間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層BMが形成されている。この黒色遮光層BMは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、本発明では、これに代えて、R、G、Bの着色層が相互に重ね合わされて形成された重ね遮光層(図示略)を用いてもよい。   In order to prevent light from entering from one subpixel to the other subpixel between the subpixel regions SG on the reflective layer 5 and between adjacent subpixel regions SG, a black light shielding layer A BM is formed. The black light shielding layer BM can be made of a black resin material, for example, a black pigment dispersed in a resin. In the present invention, instead of this, an overlapping light shielding layer (not shown) formed by overlapping R, G, and B colored layers may be used.

また、反射層5上及び開口20上には、サブ画素領域SG毎にR、G、Bの三色のいずれかからなる着色層6R、6G、及び6Bが形成されている。着色層6R、6G及び6Bによりカラーフィルタが構成される。画素Gは、R、G、Bのサブ画素から構成されるカラー1画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。また、図2に示すように、開口20上に形成された着色層6の厚さは、反射層5上に形成された着色層6の厚さよりも厚く形成されている。これにより、着色層6は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。   On the reflective layer 5 and the opening 20, colored layers 6R, 6G, and 6B made of any of the three colors R, G, and B are formed for each sub-pixel region SG. A color filter is constituted by the colored layers 6R, 6G, and 6B. A pixel G indicates a region for one color pixel composed of R, G, and B sub-pixels. In the following description, when referring to a colored layer regardless of color, it is simply referred to as “colored layer 6”, and when referring to a colored layer by distinguishing colors, it is referred to as “colored layer 6R” or the like. Further, as shown in FIG. 2, the thickness of the colored layer 6 formed on the opening 20 is thicker than the thickness of the colored layer 6 formed on the reflective layer 5. Thus, the colored layer 6 is designed to exhibit a desired hue and brightness in the reflective display mode and the transmissive display mode, respectively.

着色層6及び黒色遮光層BMの上には、透明樹脂等からなる保護層18が形成されている。この保護層18は、カラーフィルタ基板92の製造工程中に使用される薬剤等による腐食や汚染から、着色層6を保護する機能を有する。保護層18の表面上には、ストライプ状のITO(Indium-Tin Oxide)などの透明電極(走査電極)8が形成されている。この透明電極8の一端はシール部材3内に延在しており、そのシール部材3内の導通部材7と電気的に接続されている。   A protective layer 18 made of a transparent resin or the like is formed on the colored layer 6 and the black light shielding layer BM. The protective layer 18 has a function of protecting the colored layer 6 from corrosion and contamination caused by chemicals used during the manufacturing process of the color filter substrate 92. On the surface of the protective layer 18, a transparent electrode (scanning electrode) 8 such as striped ITO (Indium-Tin Oxide) is formed. One end of the transparent electrode 8 extends into the seal member 3 and is electrically connected to the conducting member 7 in the seal member 3.

一方、上側基板1の内面上には、下地層となるTa膜70が形成されている。Ta膜70の内面上には、データ線32及びTFD素子21が形成されている。Ta膜70、データ線32及びTFD素子21の内面上には、絶縁性を有するオーバーレイヤー25が形成されている。オーバーレイヤー25の内面上には、サブ画素領域SG毎に画素電極10が形成されている。上側基板1の内面上の左右周縁部には、走査線31が形成されており、走査線31の終端部、即ち端子部31baはシール部材3内に延在しており、その走査線31は、端子部31baを介してシール部材3内の導通部材7と電気的に接続されている。 On the other hand, a Ta 2 O 5 film 70 serving as a base layer is formed on the inner surface of the upper substrate 1. On the inner surface of the Ta 2 O 5 film 70, the data line 32 and the TFD element 21 are formed. On the inner surfaces of the Ta 2 O 5 film 70, the data line 32, and the TFD element 21, an insulating overlayer 25 is formed. On the inner surface of the overlayer 25, the pixel electrode 10 is formed for each sub-pixel region SG. Scanning lines 31 are formed on the left and right peripheral edge portions on the inner surface of the upper substrate 1, and terminal portions 31 ba of the scanning lines 31, that is, terminal portions 31 ba extend into the seal member 3. The conductive member 7 in the seal member 3 is electrically connected through the terminal portion 31ba.

下側基板2の透明電極8の内面上、及び上側基板1の画素電極10の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層4の厚さを均一に保持するために粒子状のスペーサ(図示略)がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。   An alignment film (not shown) is formed on the inner surface of the transparent electrode 8 of the lower substrate 2 and the inner surface of the pixel electrode 10 of the upper substrate 1. In order to keep the thickness of the liquid crystal layer 4 uniform between these alignment films, particulate spacers (not shown) are randomly arranged. As a material for the spacer, a material mainly composed of silica or resin is preferable.

下側基板2の外面上には、位相差板(1/4波長板)11及び偏光板12が配置されており、上側基板1の外面上には、位相差板(1/4波長板)13及び偏光板14が配置されている。また、偏光板12の下側には、バックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。   A retardation plate (¼ wavelength plate) 11 and a polarizing plate 12 are arranged on the outer surface of the lower substrate 2, and a retardation plate (¼ wavelength plate) on the outer surface of the upper substrate 1. 13 and a polarizing plate 14 are arranged. A backlight 15 is disposed below the polarizing plate 12. The backlight 15 is preferably a point light source such as an LED (Light Emitting Diode) or a combination of a linear light source such as a cold cathode fluorescent tube and a light guide plate.

下側基板2の透明電極8、即ち下側基板2の走査線と、上側基板1の走査線31とは、シール部材3内に混入された導通部材7を介して上下導通している。   The transparent electrode 8 of the lower substrate 2, that is, the scanning line of the lower substrate 2, and the scanning line 31 of the upper substrate 1 are vertically connected via the conductive member 7 mixed in the seal member 3.

さて、本実施形態の液晶表示装置100において反射型表示がなされる場合、液晶表示装置100に入射した外光は、図2に示す経路Rに沿って進行する。つまり、液晶表示装置100に入射した外光は、反射層5によって反射され観察者に至る。この場合、その外光は、着色層6が形成されている領域を通過して、その着色層6の下側にある反射層5により反射され、再度着色層6を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   Now, when reflective display is performed in the liquid crystal display device 100 of the present embodiment, the external light incident on the liquid crystal display device 100 travels along the path R shown in FIG. That is, the external light incident on the liquid crystal display device 100 is reflected by the reflective layer 5 and reaches the observer. In this case, the external light passes through the region where the colored layer 6 is formed, is reflected by the reflective layer 5 below the colored layer 6, and passes through the colored layer 6 again to have a predetermined hue. And brightness. Thus, a desired color display image is visually recognized by the observer.

一方、透過型表示がなされる場合、バックライト15から出射した照明光は、図2に示す経路Tに沿って進行し、透過開口領域、即ち、開口20上の着色層6を通過して観察者に至る。この場合、その照明光は、着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   On the other hand, when transmissive display is performed, the illumination light emitted from the backlight 15 travels along the path T shown in FIG. 2, and passes through the transmissive aperture region, that is, the colored layer 6 on the aperture 20 for observation. To the person. In this case, the illumination light has a predetermined hue and brightness by passing through the colored layer 6. Thus, a desired color display image is visually recognized by the observer.

次に、図1、図3及び図4を参照して、本発明の素子基板91及びカラーフィルタ基板92の電極及び配線の構成について説明する。図3は、素子基板91を正面方向(即ち、図2における下方)から観察したときの素子基板91の電極及び配線などの構成を平面図として示す。図4は、カラーフィルタ基板92を正面方向(即ち、図2における上方)から観察したときのカラーフィルタ基板92の電極の構成を平面図として示す。図3及び図4において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。   Next, with reference to FIG. 1, FIG. 3, and FIG. 4, the configuration of the electrodes and wirings of the element substrate 91 and the color filter substrate 92 of the present invention will be described. FIG. 3 is a plan view showing a configuration of electrodes, wirings, and the like of the element substrate 91 when the element substrate 91 is observed from the front direction (that is, the lower side in FIG. 2). FIG. 4 is a plan view showing the configuration of the electrodes of the color filter substrate 92 when the color filter substrate 92 is observed from the front direction (that is, the upper side in FIG. 2). In FIG. 3 and FIG. 4, other elements other than the electrodes and wiring are not shown for convenience of explanation.

図1において、素子基板91の画素電極10と、カラーフィルタ基板92の透明電極8との交差する領域が表示の最小単位であるサブ画素を構成する。そして、このサブ画素が紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域V(2点鎖線により囲まれる領域)である。この有効表示領域Vに、文字、数字、図形等の画像が表示される。なお、図1及び図3において、液晶表示装置100の外周と、有効表示領域Vとによって区画された領域は、画像表示に寄与しない額縁領域38である。   In FIG. 1, a region where the pixel electrode 10 of the element substrate 91 and the transparent electrode 8 of the color filter substrate 92 intersect constitute a sub-pixel that is the minimum unit of display. An area in which a plurality of sub-pixels are arranged in a matrix in the vertical direction and the horizontal direction of the drawing is an effective display area V (area surrounded by a two-dot chain line). In the effective display area V, images such as letters, numbers, and figures are displayed. 1 and 3, a region defined by the outer periphery of the liquid crystal display device 100 and the effective display region V is a frame region 38 that does not contribute to image display.

(電極及び配線構成)
先ず、図3を参照して、素子基板91の電極及び配線の構成などについて説明する。なお、図3において、素子基板91の張り出し領域36側の辺91aから反対側の辺91cへ向かう方向をY方向とし、辺91dから辺91bへ向かう方向をX方向とする。
(Electrode and wiring configuration)
First, with reference to FIG. 3, the structure of the electrode and wiring of the element substrate 91 will be described. In FIG. 3, the direction from the side 91a on the projecting region 36 side of the element substrate 91 to the opposite side 91c is defined as the Y direction, and the direction from the side 91d toward the side 91b is defined as the X direction.

素子基板91は、複数のデータ線32、TFD素子21、画素電極10、複数の走査線31、YドライバIC33、XドライバIC34、複数の外部接続用配線35、及びFPC90を備えている。   The element substrate 91 includes a plurality of data lines 32, a TFD element 21, a pixel electrode 10, a plurality of scanning lines 31, a Y driver IC 33, an X driver IC 34, a plurality of external connection wirings 35, and an FPC 90.

複数のデータ線32は、Y方向に延在する直線状の配線であり、張り出し領域36から有効表示領域Vにかけて形成されている。各データ線32は一定の間隔を隔てて形成されている。また、各データ線32は、適宜の間隔をおいて各TFD素子21に接続されており、各TFD素子21は対応する各画素電極10に接続されている。これにより、各データ線32は、各TFD素子21を介して各画素電極10に電気的に接続されている。   The plurality of data lines 32 are linear wirings extending in the Y direction, and are formed from the extended region 36 to the effective display region V. Each data line 32 is formed at a constant interval. Each data line 32 is connected to each TFD element 21 at an appropriate interval, and each TFD element 21 is connected to each corresponding pixel electrode 10. Thereby, each data line 32 is electrically connected to each pixel electrode 10 via each TFD element 21.

複数の走査線31は、本線部分31aと、その本線部分31aに対して略直角に折れ曲がる折れ曲がり部分31bとにより構成されている。各本線部分31aは、額縁領域38内を張り出し領域36からY方向に形成されている。また、各本線部分31aは、各データ線32に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分31bは、額縁領域38内において、左右に位置するシール部材3内までX方向に延在している。そして、その折れ曲がり部分31bの終端部、即ち端子部31baは、シール部材3内において導通部材7に電気的に接続されている。なお、折れ曲がり部分31bの端子部31baは、本発明の特徴をなす積層構造を有しているが、この点については後述する。なお、データ線32や走査線31のうち、張り出し領域36や額縁領域38に形成された部分は引き回し配線又は単に配線とも呼ばれる。   The plurality of scanning lines 31 includes a main line portion 31a and a bent portion 31b that bends at substantially right angles to the main line portion 31a. Each main line portion 31 a is formed in the Y direction from the projecting region 36 in the frame region 38. Each main line portion 31a is formed substantially parallel to each data line 32 and at a predetermined interval. Each bent portion 31 b extends in the X direction to the inside of the seal member 3 located on the left and right in the frame region 38. The terminal portion 31ba of the bent portion 31b, that is, the terminal portion 31ba is electrically connected to the conducting member 7 in the seal member 3. The terminal portion 31ba of the bent portion 31b has a laminated structure that characterizes the present invention. This will be described later. Note that portions of the data line 32 and the scanning line 31 formed in the overhang region 36 and the frame region 38 are also referred to as lead wiring or simply wiring.

素子基板91の張り出し領域36上には、YドライバIC33及びXドライバIC34が実装されている。また、張り出し領域36上には、複数の外部接続用配線35が形成されている。なお、複数の外部接続用配線35は、本発明の特徴をなす積層構造を有しているが、この点については後述する。   On the projecting region 36 of the element substrate 91, a Y driver IC 33 and an X driver IC 34 are mounted. A plurality of external connection wires 35 are formed on the overhang region 36. The plurality of external connection wirings 35 have a laminated structure that characterizes the present invention, which will be described later.

YドライバIC33は、その入力側に導電性を有する複数のバンプ33bを、その出力側に導電性を有する複数のバンプ33aを夫々備えている。YドライバIC33の入力側は、複数のバンプ33b及び図示しないACF(Anisotropic Conductive Film:異方性導電膜)を介して、外部接続用配線35の一端側に電気的に接続されている。一方、YドライバIC33の出力側は、複数のバンプ33a及びACF(図示略)を介して、複数の走査線31の一端側に電気的に接続されている。これにより、YドライバIC33は、複数の走査線31に走査信号を出力することが可能となっている。   The Y driver IC 33 includes a plurality of conductive bumps 33b on the input side and a plurality of conductive bumps 33a on the output side. The input side of the Y driver IC 33 is electrically connected to one end side of the external connection wiring 35 via a plurality of bumps 33b and an ACF (Anisotropic Conductive Film) (not shown). On the other hand, the output side of the Y driver IC 33 is electrically connected to one end side of the plurality of scanning lines 31 via a plurality of bumps 33a and an ACF (not shown). Thereby, the Y driver IC 33 can output scanning signals to the plurality of scanning lines 31.

XドライバIC34は、その入力側に導電性を有する複数のバンプ34bを、その出力側に導電性を有する複数のバンプ34aを夫々備えている。XドライバIC34の入力側は、複数のバンプ34b及びACF(図示略)を介して、外部接続用配線35の一端側に電気的に接続されている。一方、XドライバIC34の出力側は、複数のバンプ34a及びACF(図示略)を介して、複数のデータ線32の一端側に電気的に接続されている。これにより、XドライバIC34は複数のデータ線32にデータ信号を出力することが可能となっている。   The X driver IC 34 includes a plurality of conductive bumps 34b on the input side and a plurality of conductive bumps 34a on the output side. The input side of the X driver IC 34 is electrically connected to one end side of the external connection wiring 35 via a plurality of bumps 34b and an ACF (not shown). On the other hand, the output side of the X driver IC 34 is electrically connected to one end side of the plurality of data lines 32 via a plurality of bumps 34a and an ACF (not shown). As a result, the X driver IC 34 can output data signals to the plurality of data lines 32.

FPC90は複数の配線90aを有しており、各配線90aの一端側は、複数の外部接続用配線35の他端側にACF(図示略)を介して電気的に接続されている。   The FPC 90 has a plurality of wirings 90a, and one end side of each wiring 90a is electrically connected to the other end side of the plurality of external connection wirings 35 via an ACF (not shown).

以上の電極及び配線構造を有する素子基板91では、例えば携帯電話や情報端末などの電子機器からFPC90、各YドライバIC33及びXドライバIC34等を介して、データ線32にデータ信号を、走査線31に走査信号を夫々出力する。   In the element substrate 91 having the above-described electrode and wiring structure, a data signal is sent to the data line 32 from an electronic device such as a mobile phone or an information terminal via the FPC 90, each Y driver IC 33, the X driver IC 34, and the like. A scanning signal is output to each.

次に、カラーフィルタ基板92の電極の構成について説明する。図4に示すように、カラーフィルタ基板92は、X方向にストライプ状の透明電極(走査電極)8が形成されている。各透明電極8の左端部或いは右端部は、図1及び図4に示すように、シール部材3内まで延在しており、且つ、シール部材3内の導通部材7に電気的に接続されている。   Next, the configuration of the electrodes of the color filter substrate 92 will be described. As shown in FIG. 4, the color filter substrate 92 has stripe-shaped transparent electrodes (scanning electrodes) 8 formed in the X direction. As shown in FIGS. 1 and 4, the left end portion or the right end portion of each transparent electrode 8 extends into the seal member 3 and is electrically connected to the conduction member 7 in the seal member 3. Yes.

以上に述べた、カラーフィルタ基板92と素子基板91とをシール部材3を介して貼り合わせた状態が図1に示されている。図示のように、カラーフィルタ基板91の各透明電極8は、素子基板92の各データ線32に対して直交しており、且つ、横列をなす複数の画素電極10と平面的に重なり合っている。このように、透明電極8と画素電極10とが重なり合う領域がサブ画素領域SGを構成する。   FIG. 1 shows a state where the color filter substrate 92 and the element substrate 91 described above are bonded together via the seal member 3. As shown in the figure, each transparent electrode 8 of the color filter substrate 91 is orthogonal to each data line 32 of the element substrate 92 and overlaps the plurality of pixel electrodes 10 in a row in a plane. Thus, the region where the transparent electrode 8 and the pixel electrode 10 overlap constitutes the sub-pixel region SG.

また、カラーフィルタ基板92の透明電極8(即ち、カラーフィルタ基板92側の走査線)と、素子基板91の走査線31とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極8と走査線31とは、シール部材3内の導通部材7を介して上下導通している。つまり、透明電極8たるカラーフィルタ基板92の各走査線と、素子基板91の各走査線31との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板92の透明電極8は、素子基板91の走査線31を介して、紙面左右に夫々位置する各YドライバIC33に電気的に接続されている。   Further, the transparent electrode 8 of the color filter substrate 92 (that is, the scanning line on the color filter substrate 92 side) and the scanning line 31 of the element substrate 91 alternately overlap between the left side and the right side as shown in the figure. The transparent electrode 8 and the scanning line 31 are vertically connected via the conductive member 7 in the seal member 3. That is, conduction between each scanning line of the color filter substrate 92 as the transparent electrode 8 and each scanning line 31 of the element substrate 91 is alternately realized between the left side and the right side as shown in the figure. Thus, the transparent electrode 8 of the color filter substrate 92 is electrically connected to the Y driver ICs 33 located on the left and right sides of the paper via the scanning lines 31 of the element substrate 91.

(オーバーレイヤー構造)
次に、図5乃至図7を参照して、液晶表示装置100における素子基板91の構造、いわゆるオーバーレイヤー構造について説明する。図5は、素子基板91における複数の画素電極10等のレイアウトを示す平面図である。図6は、図5における切断線B−B’に沿った部分断面図である。なお、図5は、背面側から観察側を見た場合の構成を示しているので、図5では手前側が、図6では上側が、それぞれ背面側となる。図7は、図6に対応する断面図であり、特に、画素電極10とTFD素子21との電気的な構成が図6と若干異なる構成を有する素子基板の他の例を示す。
(Overlayer structure)
Next, the structure of the element substrate 91 in the liquid crystal display device 100, that is, a so-called overlayer structure will be described with reference to FIGS. FIG. 5 is a plan view showing a layout of a plurality of pixel electrodes 10 and the like on the element substrate 91. FIG. 6 is a partial cross-sectional view taken along a cutting line BB ′ in FIG. 5 shows a configuration when the observation side is viewed from the back side, so that the near side in FIG. 5 is the back side and the upper side in FIG. 6 is the back side. FIG. 7 is a cross-sectional view corresponding to FIG. 6, and particularly shows another example of an element substrate in which the electrical configuration of the pixel electrode 10 and the TFD element 21 is slightly different from that of FIG. 6.

上側基板1の外面上には、位相差板13及び偏光板14が配置されている。一方、上側基板1の内面上には、Ta膜70が形成されている。Ta膜70の内面上には、TFD素子21及びデータ線32が形成されている。 A phase difference plate 13 and a polarizing plate 14 are disposed on the outer surface of the upper substrate 1. On the other hand, a Ta 2 O 5 film 70 is formed on the inner surface of the upper substrate 1. On the inner surface of the Ta 2 O 5 film 70, the TFD element 21 and the data line 32 are formed.

TFD素子21は、第1のTFD素子21a及び第2のTFD素子21bから構成される。第1のTFD素子21a及び第2のTFD素子21bは、タンタルを主成分とするTaW(タンタルタングステン)などからなる島状の第1金属膜322と、この第1金属膜322の表面を陽極酸化することによって形成され、Taなどからなる絶縁膜323と、この表面に形成されて相互に離間する第2金属膜316、336とを有する。このうち、第2金属膜316、336は、クロムやモリブデン等の同一導電膜をパターニングしたものであり、前者の第2金属膜316は、データ線32からT字状に分岐したものが用いられる一方、後者の第2金属膜336は、後述するITO等の画素電極10の接続部10zに接続するために用いられる。 The TFD element 21 includes a first TFD element 21a and a second TFD element 21b. The first TFD element 21a and the second TFD element 21b are made of an island-shaped first metal film 322 made of TaW (tantalum tungsten) containing tantalum as a main component, and the surface of the first metal film 322 is anodized. And an insulating film 323 made of Ta 2 O 5 or the like, and second metal films 316 and 336 formed on the surface and spaced apart from each other. Among these, the second metal films 316 and 336 are obtained by patterning the same conductive film such as chromium or molybdenum, and the former second metal film 316 is branched from the data line 32 in a T shape. On the other hand, the latter second metal film 336 is used for connection to a connection portion 10z of the pixel electrode 10 such as ITO described later.

ここで、TFD素子21のうち、第1のTFD素子21aは、データ線32の側からみると順番に、第2金属膜316/絶縁膜323/第1金属膜322となって、金属/絶縁体/金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第2のTFD素子21bは、データ線32の側からみると順番に、第1金属膜322/絶縁膜323/第2金属膜336となって、第1のTFD素子21aとは逆向きの構造を採る。このため、第2のTFD素子21bの電流−電圧特性は、第1のTFD素子21aの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、TFD素子21は、2つのTFDを互いに逆向きに直列接続した形となるため、1つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。   Here, among the TFD elements 21, the first TFD element 21 a becomes the second metal film 316 / insulating film 323 / first metal film 322 in order when viewed from the data line 32 side. Due to the body / metal structure, the current-voltage characteristics are nonlinear in both positive and negative directions. On the other hand, when viewed from the data line 32 side, the second TFD element 21b becomes a first metal film 322 / insulating film 323 / second metal film 336 in the order opposite to the first TFD element 21a. The structure of For this reason, the current-voltage characteristics of the second TFD element 21b are obtained by making the current-voltage characteristics of the first TFD element 21a point-symmetric with respect to the origin. As a result, the TFD element 21 has a shape in which two TFDs are connected in series in opposite directions. Therefore, the current-voltage nonlinear characteristic is symmetric in both positive and negative directions compared to the case of using one element. become.

Ta膜70の内面上には、オーバーレイヤー25が形成されてなり、TFD素子21及びデータ線32はオーバーレイヤー25にて覆われている。オーバーレイヤー25は、サブ画素領域SG毎に断面視した状態で略台形を逆にした形状をなす開口、即ちコンタクトホール25aを有している。サブ画素領域SGに対応するオーバーレイヤー25の内面上には、画素電極10が形成されている。 An overlayer 25 is formed on the inner surface of the Ta 2 O 5 film 70, and the TFD element 21 and the data line 32 are covered with the overlayer 25. The overlayer 25 has an opening, that is, a contact hole 25a having a substantially trapezoidal shape in a cross-sectional view for each sub-pixel region SG. A pixel electrode 10 is formed on the inner surface of the overlayer 25 corresponding to the sub-pixel region SG.

図5に示すように、画素電極10は、オーバーレイヤー25の内面上にマトリクス状に配列されている。画素電極10a、10b、10cは、B(青)、R(赤)、G(緑)の各色に対応する着色層6と夫々対向している。各画素電極10は、コンタクトホール25a内に延びてTFD素子21と電気的に接続される接続部10zを有している。各画素電極10の接続部10zは、コンタクトホール25aを介して、対応するTFD素子21の第2金属膜336と接続されている。そして、同一列に属する画素電極10は、それぞれTFD素子21を介して、1本のデータ線32に共通接続されている。また、同一行に属する画素電極10は、夫々1本の透明電極8(走査線)と対向している。   As shown in FIG. 5, the pixel electrodes 10 are arranged in a matrix on the inner surface of the overlayer 25. The pixel electrodes 10a, 10b, and 10c are opposed to the colored layers 6 corresponding to B (blue), R (red), and G (green) colors, respectively. Each pixel electrode 10 has a connection portion 10 z that extends into the contact hole 25 a and is electrically connected to the TFD element 21. The connection portion 10z of each pixel electrode 10 is connected to the second metal film 336 of the corresponding TFD element 21 through the contact hole 25a. The pixel electrodes 10 belonging to the same column are commonly connected to one data line 32 via the TFD elements 21. In addition, the pixel electrodes 10 belonging to the same row face one transparent electrode 8 (scanning line).

以上の構成を有する素子基板91では、特に、画素電極10の接続部10zと第2金属膜336とのコンタクト抵抗が1MΩ以下となるように設定されている。   In the element substrate 91 having the above configuration, in particular, the contact resistance between the connection portion 10z of the pixel electrode 10 and the second metal film 336 is set to be 1 MΩ or less.

なお、本発明では、上記した素子基板91の構成に代えて、図7に示すように、画素電極10の接続部10zとTFD素子21の第2金属膜336とがITOなどよりなる導電膜380を介して電気的に接続される構成にしても構わない。   In the present invention, instead of the configuration of the element substrate 91 described above, as shown in FIG. 7, a conductive film 380 in which the connection portion 10z of the pixel electrode 10 and the second metal film 336 of the TFD element 21 are made of ITO or the like. You may make it the structure electrically connected through this.

即ち、この構成を有する素子基板95では、コンタクトホール25aの位置に対応する第2金属膜336上に導電膜380が形成される。そして、画素電極10の接続部10zは、導電膜380を介して第2金属膜336と電気的に接続される。この導電膜380は、第2金属膜336上のみならず、その周辺に亘って形成してもよい。これは、導電膜380が透明性を有しており、当該導電膜380が画素電極10と重なり合っても開口率の低下を招かないからである。しかし、以下に述べるように、本発明の目的を考慮すれば、導電膜380は、上記のようにコンタクトホール25aの位置に対応する第2金属膜336上にのみ形成すればよい。   That is, in the element substrate 95 having this configuration, the conductive film 380 is formed on the second metal film 336 corresponding to the position of the contact hole 25a. The connection portion 10z of the pixel electrode 10 is electrically connected to the second metal film 336 via the conductive film 380. The conductive film 380 may be formed not only on the second metal film 336 but also around the periphery thereof. This is because the conductive film 380 has transparency, and the aperture ratio does not decrease even when the conductive film 380 overlaps the pixel electrode 10. However, as described below, in view of the object of the present invention, the conductive film 380 may be formed only on the second metal film 336 corresponding to the position of the contact hole 25a as described above.

即ち、このような構成を有する素子基板95では、第2金属膜336を形成した後に、コンタクトホール25aの位置に対応する第2金属膜336上に導電膜380が形成される。そして、その後、TFD素子21の素子特性を調整するための熱処理が行われ、さらにその後、オーバーレイヤー25を形成するための焼成が行われる。もし、コンタクトホール25aの位置に対応する第2金属膜336の上に導電膜380を形成しない場合には、そのような熱処理や焼成によって、その第2金属膜336の表面が酸化される。即ち、第2金属膜336の表面に酸化膜が形成される。このような酸化膜が形成されると画素電極10と第2金属膜336とのコンタクト抵抗が高くなってしまう。しかし、素子基板95のような構成にすれば、そのような熱処理や焼成が行われる前に、コンタクトホール25aの位置に対応する第2金属膜336の表面は導電膜380にて覆われる。これにより、画素電極10の接続部10zと第2金属膜336とのコンタクト抵抗が必要以上に高くなるのを防止できる。なお、このような趣旨を踏まえれば、導電膜380は、ITOに限らず、酸化され難い材料や、或いは、酸化膜が形成されたとしても熱処理等の前工程において水洗することにより、その酸化膜を容易に除去できるモリブデン系の材料であっても構わない。
(外部接続用配線等の構成)
次に、図8乃至図10を参照して、本発明の特徴をなす外部接続用配線35などの構成について説明する。図8は、図3における破線領域E2付近を拡大した部分拡大平面図を示す。図9は、図8における切断線C−C’に沿った部分断面図を示す。
That is, in the element substrate 95 having such a configuration, the conductive film 380 is formed on the second metal film 336 corresponding to the position of the contact hole 25a after the second metal film 336 is formed. Then, heat treatment for adjusting the element characteristics of the TFD element 21 is performed, and then baking for forming the overlayer 25 is performed. If the conductive film 380 is not formed on the second metal film 336 corresponding to the position of the contact hole 25a, the surface of the second metal film 336 is oxidized by such heat treatment or baking. That is, an oxide film is formed on the surface of the second metal film 336. When such an oxide film is formed, the contact resistance between the pixel electrode 10 and the second metal film 336 increases. However, in the configuration like the element substrate 95, the surface of the second metal film 336 corresponding to the position of the contact hole 25a is covered with the conductive film 380 before such heat treatment or baking is performed. Thereby, it is possible to prevent the contact resistance between the connection portion 10z of the pixel electrode 10 and the second metal film 336 from becoming higher than necessary. In view of such a purpose, the conductive film 380 is not limited to ITO, and the oxide film is formed by washing with water in a pre-process such as heat treatment even if a material that is not easily oxidized or an oxide film is formed. Molybdenum-based materials that can be easily removed may also be used.
(Configuration of external connection wiring, etc.)
Next, the configuration of the external connection wiring 35 and the like that characterize the present invention will be described with reference to FIGS. FIG. 8 shows a partially enlarged plan view in which the vicinity of the broken line area E2 in FIG. 3 is enlarged. FIG. 9 shows a partial cross-sectional view along the cutting line CC ′ in FIG.

下側基板1上にはTa膜70が形成されている。Ta膜70上には、複数のデータ線32及び外部接続用配線35が形成されている。 A Ta 2 O 5 film 70 is formed on the lower substrate 1. A plurality of data lines 32 and external connection wirings 35 are formed on the Ta 2 O 5 film 70.

各データ線32は、クロムなどの材料にて形成され単層構造をなす本線32y(領域E21に相当)と、その本線32yの一端側に多層構造をなす端子部32x(領域E20に相当)とを有している。本線32yは、図示しない有効表示領域V側からXドライバIC34近傍まで延在してなる。端子部32xは、図9に示すように、クロムなどの導電材料よりなる第1導電層32aと、ITOなどの導電材料よりなる第2導電層32bと、同じくITOなどの導電材料よりなる第3導電層32cとを、この順に積層した構造を有している。なお、第1導電層32a、第2導電層32b、及び第3導電層32cは、夫々同一の長さ及び配線幅に形成されている。好適な例では、第1導電層32aの厚さは約3000Åに、第2導電層32bの厚さは約500Åに、第3導電層32cの厚さは約500Åに夫々形成することができる。端子部32xの要素である第3導電層32cは、XドライバIC34の出力側の各バンプ34aにACF80を介して電気的に接続されている。ACF80は、接着用樹脂材料80aと、その中に分散配置された導電性粒子80bとにより構成されている。   Each data line 32 includes a main line 32y (corresponding to the region E21) formed of a material such as chromium and having a single layer structure, and a terminal portion 32x (corresponding to the region E20) having a multilayer structure on one end side of the main line 32y. have. The main line 32y extends from the side of the effective display area V (not shown) to the vicinity of the X driver IC 34. As shown in FIG. 9, the terminal portion 32x includes a first conductive layer 32a made of a conductive material such as chromium, a second conductive layer 32b made of a conductive material such as ITO, and a third conductive layer made of a conductive material such as ITO. The conductive layer 32c is stacked in this order. The first conductive layer 32a, the second conductive layer 32b, and the third conductive layer 32c are formed to have the same length and wiring width. In a preferred example, the thickness of the first conductive layer 32a can be about 3000 mm, the thickness of the second conductive layer 32b can be about 500 mm, and the thickness of the third conductive layer 32c can be about 500 mm. The third conductive layer 32 c that is an element of the terminal portion 32 x is electrically connected to each bump 34 a on the output side of the X driver IC 34 via the ACF 80. The ACF 80 is constituted by an adhesive resin material 80a and conductive particles 80b dispersed therein.

外部接続用配線35は、端子部32xと同一の積層構造を有している。即ち、外部接続用配線35は、クロムなどの導電材料よりなる第1導電層35aと、ITOなどの導電材料よりなる第2導電層35bと、同じくITOなどの導電材料よりなる第3導電層35cとを、この順に積層した構造を有している。なお、第1導電層35a、第2導電層35b、及び第3導電層35cは、夫々同一の長さ及び配線幅に形成されている。好適な例では、第1導電層35aの厚さは約3000Åに、第2導電層35bの厚さは約500Åに、第3導電層35cの厚さは約500Åに夫々形成することができる。   The external connection wiring 35 has the same stacked structure as the terminal portion 32x. That is, the external connection wiring 35 includes a first conductive layer 35a made of a conductive material such as chromium, a second conductive layer 35b made of a conductive material such as ITO, and a third conductive layer 35c also made of a conductive material such as ITO. Are stacked in this order. The first conductive layer 35a, the second conductive layer 35b, and the third conductive layer 35c are formed to have the same length and wiring width, respectively. In a preferred example, the thickness of the first conductive layer 35a can be about 3000 mm, the thickness of the second conductive layer 35b can be about 500 mm, and the thickness of the third conductive layer 35c can be about 500 mm.

外部接続用配線35の一端側、具体的には第3導電層35cの一端側は、対応するXドライバIC34の入力側の各バンプ34bと、ACF80を介して電気的に接続されている。一方、外部接続用配線35の他端側、具体的には第3導電層35cの他端側は、対応するFPC90の複数の配線90aにACF80を介して電気的に接続されている。そして、FPC90と電気的に接続された外部接続用配線35の他端側からXドライバIC34と電気的に接続された外部接続用配線35の一端側までの平均的な抵抗値は約100Ω以下に設定されている。かかる配線構成により、FPC90側からの信号及び電力は外部接続用配線35を通じてXドライバIC34へ出力される。また、XドライバIC34は、その出力された信号等に基づいて、データ線32へデータ信号を出力する。   One end side of the external connection wiring 35, specifically, one end side of the third conductive layer 35 c is electrically connected to each input side bump 34 b of the X driver IC 34 via the ACF 80. On the other hand, the other end side of the external connection wiring 35, specifically, the other end side of the third conductive layer 35 c is electrically connected to the plurality of wirings 90 a of the corresponding FPC 90 via the ACF 80. The average resistance value from the other end of the external connection wiring 35 electrically connected to the FPC 90 to one end of the external connection wiring 35 electrically connected to the X driver IC 34 is about 100Ω or less. Is set. With this wiring configuration, the signal and power from the FPC 90 side are output to the X driver IC 34 through the external connection wiring 35. The X driver IC 34 outputs a data signal to the data line 32 based on the output signal and the like.

以上に述べた素子基板91では、その製造過程において、クロムなどよりなる第1導電層35a及び第1導電層32aを形成した後に、かつ、TFD素子21の素子特性を調整するための熱処理やオーバーレイヤー25を形成するための焼成が行われる前に、その第1導電層35a及び第1導電層32aの表面を覆うように、第2導電層35b又は第2導電層32bが夫々形成される。このため、第1導電層35a及び第1導電層32aの表面に酸化膜が形成されるのを防止できる。よって、第1導電層35a及び第1導電層32aと、第2導電層35b又は第2導電層32bとの間のコンタクト抵抗が各々低く維持され、FPC90と電気的に接続された外部接続用配線35の他端側からXドライバIC34と電気的に接続された外部接続用配線35の一端側までの抵抗値が高くなるのを防止できる。好適な例では、FPC90と電気的に接続された外部接続用配線35の他端側からXドライバIC34と電気的に接続された外部接続用配線35の一端側までの平均的な抵抗値が約100Ω以下となるように設定することができる。これにより、液晶表示装置100の駆動時にはXドライバIC34が誤動作するのを防止できる。   In the element substrate 91 described above, after the first conductive layer 35a and the first conductive layer 32a made of chromium or the like are formed in the manufacturing process, heat treatment or overheating for adjusting the element characteristics of the TFD element 21 is performed. Before firing for forming the layer 25, the second conductive layer 35b or the second conductive layer 32b is formed so as to cover the surfaces of the first conductive layer 35a and the first conductive layer 32a. For this reason, it can prevent that an oxide film is formed on the surface of the 1st conductive layer 35a and the 1st conductive layer 32a. Therefore, the contact resistance between the first conductive layer 35a and the first conductive layer 32a and the second conductive layer 35b or the second conductive layer 32b is kept low, and the external connection wiring electrically connected to the FPC 90 It is possible to prevent a resistance value from increasing from the other end side of 35 to one end side of the external connection wiring 35 electrically connected to the X driver IC 34. In a preferred example, an average resistance value from the other end side of the external connection wiring 35 electrically connected to the FPC 90 to one end side of the external connection wiring 35 electrically connected to the X driver IC 34 is about It can be set to be 100Ω or less. Thereby, it is possible to prevent the X driver IC 34 from malfunctioning when the liquid crystal display device 100 is driven.

なお、上記では、XドライバIC34及びFPC90の各々に接続される外部接続用配線35の構成及びその作用効果について説明した。かかる構成及び作用効果は、各YドライバIC33及びFPC90の各々に接続される外部接続用配線35についても同様に適用される。また、図1及び図3に示すように、走査線31の折れ曲がり部分31bの終端部、即ち端子部31baは、データ線32の端子部32xと同様の積層構造を有している。即ち、端子部31baは、クロム等よりなる第1導電層(図示略)と、ITO等よりなる第2導電層(図示略)と、同じくITO等よりなる第3導電層(図示略)とを、この順に積層した構造を有している。このため、図2を参照して理解されるように、走査線31の端子部31baを構成する第3導電層は、実際にはシール部材3内において導通部材7と電気的に接続されている。このような構成にすることより、その付近の製造過程では、第1導電層を形成した後に、かつ、上記した熱処理や焼成が行われる前に、その第1導電層を覆うように第2導電層が形成される。このため、その第1導電層の表面に酸化膜が形成されるのを防止でき、シール部材3内に配置された導通部材7と、端子部31baとの間のコンタクト抵抗が高くなるのを防止でき、ひいては走査線31から導通部材7を介して透明電極8までの抵抗値が高くなるのを防止できる。   In the above description, the configuration of the external connection wiring 35 connected to each of the X driver IC 34 and the FPC 90 and the operation effect thereof have been described. Such a configuration and operational effect are similarly applied to the external connection wiring 35 connected to each of the Y driver ICs 33 and the FPC 90. As shown in FIGS. 1 and 3, the end portion of the bent portion 31 b of the scanning line 31, that is, the terminal portion 31 ba has a stacked structure similar to the terminal portion 32 x of the data line 32. That is, the terminal portion 31ba includes a first conductive layer (not shown) made of chromium or the like, a second conductive layer (not shown) made of ITO or the like, and a third conductive layer (not shown) also made of ITO or the like. , In this order. Therefore, as can be understood with reference to FIG. 2, the third conductive layer constituting the terminal portion 31 ba of the scanning line 31 is actually electrically connected to the conducting member 7 in the seal member 3. . By adopting such a configuration, in the manufacturing process in the vicinity thereof, the second conductive layer is formed so as to cover the first conductive layer after the first conductive layer is formed and before the above-described heat treatment or baking is performed. A layer is formed. For this reason, it is possible to prevent an oxide film from being formed on the surface of the first conductive layer, and it is possible to prevent the contact resistance between the conductive member 7 disposed in the seal member 3 and the terminal portion 31ba from increasing. As a result, the resistance value from the scanning line 31 to the transparent electrode 8 through the conductive member 7 can be prevented from increasing.

なお、上記した外部接続用配線35では、第1導電層35a、第2導電層35b及び第3導電層35cを夫々同一の長さ及び配線幅となるように形成した。しかし、これに限らず、それらの長さ及び配線幅は、夫々異なるように形成しても構わない。例えば、図10に、その一例を示す。図10(a)は、図8における破線領域E3付近を拡大して示す部分平面図であり、特に外部接続用配線35の部分を拡大して示す部分平面図である。図10(b)は、図10(a)における切断線D−D’に沿った部分断面図を示す。なお、図10では、便宜上、FPC90やXドライバIC34の図示は省略している。   In the external connection wiring 35 described above, the first conductive layer 35a, the second conductive layer 35b, and the third conductive layer 35c were formed to have the same length and wiring width. However, the present invention is not limited to this, and the length and the wiring width may be different from each other. For example, FIG. 10 shows an example. FIG. 10A is an enlarged partial plan view showing the vicinity of the broken line area E3 in FIG. 8, and is an enlarged partial plan view showing, in particular, the portion of the external connection wiring 35. FIG. FIG. 10B is a partial cross-sectional view taken along the cutting line D-D ′ in FIG. In FIG. 10, illustration of the FPC 90 and the X driver IC 34 is omitted for convenience.

図10に示される例において、第1導電層35aは第2導電層35bより外形が大きく形成されていると共に、第3導電層35cは、さらに第1導電層35aより外形が大きく形成されている。即ち、第1導電層35aの外形は、第2導電層35bの外形より長さD1だけ大きくなるように形成されている。ここで、長さD1は、約1μm程度とすることができる。また、第3導電層35cの外形は、第1導電層35aの外形より長さD2だけ大きくなるように形成されている。このため、第3導電層35cは、図10に示されるように、第1導電層35a及び第2導電層35bを完全に覆っている。   In the example shown in FIG. 10, the first conductive layer 35a has a larger outer shape than the second conductive layer 35b, and the third conductive layer 35c has a larger outer shape than the first conductive layer 35a. . That is, the outer shape of the first conductive layer 35a is formed to be larger than the outer shape of the second conductive layer 35b by the length D1. Here, the length D1 can be about 1 μm. Further, the outer shape of the third conductive layer 35c is formed to be larger by the length D2 than the outer shape of the first conductive layer 35a. Therefore, as shown in FIG. 10, the third conductive layer 35c completely covers the first conductive layer 35a and the second conductive layer 35b.

このような構成にすれば、外部接続用配線35の形成工程において、その配線35を高品質に形成することができる。即ち、外部接続用配線35を形成する場合、まずTa膜70上に第1導電層35aを形成し、その後に第2導電層35bを第1導電層35a上にフォトリソグラフィー技術により形成するが、その第2導電層35bをエッチングするときに、その第2導電層35bの周縁部がきれいにエッチングされない場合がある。これによって、外部接続用配線35自体の電気的な性能が悪くなるようなことはないが、その配線35が見た目上きれいに形成されないという問題が生じる。しかし、このように、第2導電層35bの周縁部がきれにエッチングされないような場合でも、上記のような構成にすれば、第2導電層35bのみならず第1導電層35aを完全に覆うように第3導電層35cが形成される。これにより、外部接続用配線35は見た目上もきれいな状態で形成される。 With such a configuration, in the process of forming the external connection wiring 35, the wiring 35 can be formed with high quality. That is, when forming the external connection wiring 35, first, the first conductive layer 35a is formed on the Ta 2 O 5 film 70, and then the second conductive layer 35b is formed on the first conductive layer 35a by photolithography. However, when the second conductive layer 35b is etched, the peripheral portion of the second conductive layer 35b may not be etched cleanly. As a result, the electrical performance of the external connection wiring 35 itself is not deteriorated, but there is a problem that the wiring 35 is not visually formed beautifully. However, even when the peripheral edge portion of the second conductive layer 35b is not completely etched in this way, the first conductive layer 35a as well as the second conductive layer 35b is completely covered by the above configuration. Thus, the third conductive layer 35c is formed. As a result, the external connection wiring 35 is formed in a visually clean state.

また、上記の実施形態では、外部接続用配線35、データ線32の端子部32x、端子部32xに相当する走査線31の端子部(図示略)、及び走査線31の折れ曲がり部分31bの端子部31baの各構成要素である第2導電層は、ITOにて形成するようにした。しかし、これに限らず、本発明では、第2導電層は、夫々酸化され難い材料やモリブデン系の材料により形成しても構わない。   In the above embodiment, the external connection wiring 35, the terminal portion 32x of the data line 32, the terminal portion (not shown) of the scanning line 31 corresponding to the terminal portion 32x, and the terminal portion of the bent portion 31b of the scanning line 31 The second conductive layer, which is a component of 31ba, was formed of ITO. However, the present invention is not limited to this, and in the present invention, the second conductive layer may be formed of a material that is not easily oxidized or a molybdenum-based material.

また、上記の実施形態では、走査線31及びデータ線32は、夫々端子部31ba及び端子部32xの部分を除きクロムにより形成することとしている。しかし、これに限らず、本発明では、YドライバIC33からシール部材3までの間に対応する走査線31、及び/又はXドライバIC34からシール部材3までの間に対応するデータ線32を、端子部31ba及び32xと同様の積層構造、又は第3導電層との2層構造にしても構わない。   In the above embodiment, the scanning line 31 and the data line 32 are made of chromium except for the terminal portion 31ba and the terminal portion 32x, respectively. However, the present invention is not limited to this, and in the present invention, the scanning line 31 corresponding to the distance between the Y driver IC 33 and the sealing member 3 and / or the data line 32 corresponding to the distance between the X driver IC 34 and the sealing member 3 are connected to the terminal. A stacked structure similar to the portions 31ba and 32x or a two-layer structure with the third conductive layer may be used.

[液晶表示装置の製造方法]
次に、図1、図11乃至図21等を参照して、液晶表示装置100の製造方法について説明する。図11は、液晶表示装置100の製造方法を示すフローチャートである。図12は、図11における工程S1に対応するフローチャートであり、具体的には素子基板91の製造方法を示すフローチャートである。特に、本発明は、図12のフローチャートにおける工程P9及び工程P11’に特徴を有している。図13乃至図21は、図12のフローチャートの各工程に対応している。また、図13乃至図21において、紙面上側には、図6又は図7に示される部分の製造工程に対応する平面図及びそれに対応する断面図を示すと共に、紙面下側には、図9に示される部分の製造工程に対応する断面図を示す。なお、以下では、必要に応じて、図6、図7又は図9を適宜参照されたい。また、YドライバIC33付近の製造工程はXドライバIC34付近の製造工程と略同様であるため、図13乃至図21では、その構成及び説明は省略する。また、図13乃至図21の平面図において、矩形状の破線領域は1つのサブ画素領域SGを示している。
[Method of manufacturing liquid crystal display device]
Next, a method for manufacturing the liquid crystal display device 100 will be described with reference to FIGS. 1, 11 to 21, and the like. FIG. 11 is a flowchart showing a method for manufacturing the liquid crystal display device 100. FIG. 12 is a flowchart corresponding to step S <b> 1 in FIG. 11, specifically a flowchart showing a method for manufacturing the element substrate 91. In particular, the present invention is characterized by the process P9 and the process P11 ′ in the flowchart of FIG. 13 to 21 correspond to each step of the flowchart of FIG. 13 to 21, a plan view corresponding to the manufacturing process of the portion shown in FIG. 6 or 7 and a cross-sectional view corresponding thereto are shown on the upper side of the drawing, and FIG. 9 is shown on the lower side of the drawing. Sectional drawing corresponding to the manufacturing process of the part shown is shown. In the following, please refer to FIG. 6, FIG. 7 or FIG. 9 as needed. In addition, since the manufacturing process in the vicinity of the Y driver IC 33 is substantially the same as the manufacturing process in the vicinity of the X driver IC 34, the configuration and description thereof are omitted in FIGS. Further, in the plan views of FIGS. 13 to 21, a rectangular broken line area indicates one sub-pixel area SG.

先ず、素子基板91を作製する(工程S1)。ここで、図1、図13乃至図21を参照して、素子基板91の製造方法について詳述する。まず、図13(a)及び(b)に示すように、上側基板1上に、下地層となるTa膜70を約0.1μmの厚さにて形成し(工程P1)、続いて、そのTa膜70上に、W(タングステン)を約0.2重量%含むTaW膜350を約0.1μmの厚さにて形成する(工程P2)。 First, the element substrate 91 is manufactured (step S1). Here, with reference to FIG. 1, FIG. 13 thru | or FIG. 21, the manufacturing method of the element substrate 91 is explained in full detail. First, as shown in FIGS. 13A and 13B, a Ta 2 O 5 film 70 serving as a base layer is formed on the upper substrate 1 with a thickness of about 0.1 μm (step P1). Te, the Ta on 2 O 5 film 70, to form a TaW layer 350 containing W (tungsten) about 0.2 wt% at a thickness of about 0.1 [mu] m (step P2).

次に、図14(a)及び(b)に示すように、TaW膜350をドライエッチングによりパターニングする(工程P3)。これにより、図14(a)においては、TFD素子21の構成要素である第1金属膜322が形成される。一方、図14(b)に対応する基板側では、Ta膜70上に形成されたTaW膜350は除去される。 Next, as shown in FIGS. 14A and 14B, the TaW film 350 is patterned by dry etching (process P3). Thereby, in FIG. 14A, the first metal film 322 which is a component of the TFD element 21 is formed. On the other hand, on the substrate side corresponding to FIG. 14B, the TaW film 350 formed on the Ta 2 O 5 film 70 is removed.

次に、図15(a)に示すように、陽極酸化法にて、第1金属膜322上に、Ta膜よりなる絶縁膜323を約0.02μmの厚さにて形成する(工程P4)。なお、この工程において、図15(b)に示される基板側には絶縁膜323は形成されない。 Next, as shown in FIG. 15A, an insulating film 323 made of a Ta 2 O 5 film is formed with a thickness of about 0.02 μm on the first metal film 322 by an anodic oxidation method ( Step P4). In this step, the insulating film 323 is not formed on the substrate side shown in FIG.

続いて、第1金属膜322を被覆している絶縁膜323等に対して熱処理A、即ちアニ−ル処理Aを実行する(工程P5)。アニ−ル処理Aは、例えば、アニ−ル処理装置内における窒素ガス等の雰囲気中で約320℃、保持時間30分の条件下にて実行する。このアニ−ル処理Aを実行することにより、絶縁膜323たるTa膜がより緻密な膜になり、設計仕様を満たす絶縁膜323を形成することができる。 Subsequently, the heat treatment A, that is, the annealing process A, is performed on the insulating film 323 and the like covering the first metal film 322 (process P5). The annealing process A is performed, for example, in an atmosphere such as nitrogen gas in an annealing apparatus under conditions of about 320 ° C. and a holding time of 30 minutes. By performing the annealing process A, the Ta 2 O 5 film as the insulating film 323 becomes a denser film, and the insulating film 323 that satisfies the design specifications can be formed.

次に、Ta膜70、及び絶縁膜323の上に、クロム膜を約3000Åの厚さにて形成し(工程P6、図示略)、続いて、図16(a)に示すように、そのクロム膜をパターニングして、第2金属膜336、316を夫々形成する(工程P7)。これにより、データ線32が形成される。また、図16(b)に示すように、Ta膜70上には、データ線32、及び外部接続用配線35の要素である第1導電層35aが夫々形成される。なお、領域E20に対応するTa膜70上には、端子部32xの要素である第1導電層32aが形成される。なお、この工程では、図1又は図3に対応する端子部31baが形成される予定の領域を含む走査線31もクロム膜にて形成する(図示略)。 Next, a chromium film is formed to a thickness of about 3000 mm on the Ta 2 O 5 film 70 and the insulating film 323 (step P6, not shown), and then as shown in FIG. Then, the chromium film is patterned to form second metal films 336 and 316, respectively (process P7). Thereby, the data line 32 is formed. Further, as shown in FIG. 16B, the first conductive layer 35 a that is an element of the data line 32 and the external connection wiring 35 is formed on the Ta 2 O 5 film 70, respectively. Note that the first conductive layer 32a, which is an element of the terminal portion 32x, is formed on the Ta 2 O 5 film 70 corresponding to the region E20. In this step, the scanning line 31 including the region where the terminal portion 31ba corresponding to FIG. 1 or 3 is to be formed is also formed of a chromium film (not shown).

次に、図17(a)に示すように、上記の工程において陽極酸化するために使用していた余分なTaW膜、厳密にいえば表面上に絶縁膜323が形成された余分な第1金属膜322をTa膜70上から分離する(工程P8)。これにより、第1のTFD素子21a及び第2のTFD素子21bを含むTFD素子21が形成される。 Next, as shown in FIG. 17A, an extra TaW film used for anodizing in the above process, strictly speaking, an extra first metal having an insulating film 323 formed on the surface. The film 322 is separated from the Ta 2 O 5 film 70 (process P8). Thereby, the TFD element 21 including the first TFD element 21a and the second TFD element 21b is formed.

次に、本発明の特徴をなす第1透明導電膜を形成する(工程P9)。即ち、図17(b)に示すように、クロム膜よりなる第1導電層32a及び第1導電層35aの上に、夫々ITOよりなる第1透明導電膜を約500Å程度の厚さに形成する。これにより、第1接続部32a上には、第2導電層32bが形成されると共に、第1導電層35a上には、第2導電層35bが形成される。   Next, a first transparent conductive film that characterizes the present invention is formed (process P9). That is, as shown in FIG. 17B, the first transparent conductive film made of ITO is formed on the first conductive layer 32a and the first conductive layer 35a made of chrome film to a thickness of about 500 mm. . Thus, the second conductive layer 32b is formed on the first connection portion 32a, and the second conductive layer 35b is formed on the first conductive layer 35a.

なお、この工程では、第2導電層32b及び第2導電層35bを夫々形成する材料を、ITOよりなる第1透明導電膜に代えて、熱処理が施されても酸化され難い材料か、或いはそのような熱処理によって酸化されたとしても水洗などにより酸化膜を容易に除去することのできるモリブデン系の材料にて形成するようにしても構わない。なお、第2導電層32b及び第2導電層35bは、各々透明性を有しない第1接続部32a及び第1導電層35a上に形成されるので透明性を有することは必須ではない。   In this step, instead of the first transparent conductive film made of ITO, the material for forming the second conductive layer 32b and the second conductive layer 35b is a material that is not easily oxidized even if heat treatment is performed, or Even if it is oxidized by such heat treatment, it may be formed of a molybdenum-based material from which the oxide film can be easily removed by washing or the like. In addition, since the 2nd conductive layer 32b and the 2nd conductive layer 35b are formed on the 1st connection part 32a and the 1st conductive layer 35a which do not have transparency, respectively, it is not essential to have transparency.

また、この工程では、図1又は図3に対応する端子部31baが形成される予定の領域、即ち上記の工程P6において当該領域に形成されたクロム膜(図示略)上に、第1透明導電膜又はモリブデン系の材料を積層する(図示略)。   In this step, the first transparent conductive material is formed on the region where the terminal portion 31ba corresponding to FIG. 1 or 3 is to be formed, that is, on the chromium film (not shown) formed in the region in step P6. A film or a molybdenum-based material is stacked (not shown).

また、この工程では、図18に示すように、後述の工程においてコンタクトホール25aが形成される予定の第2金属膜336上に第1透明導電膜を形成しても構わない。この場合、当該第2金属膜336上に、第1透明導電膜よりなる導電膜380が約500Å程度の厚さに形成される(図7も参照)。この導電膜380は透明性を有する材料にて形成されるため、図18の平面図において、第2導電膜336の線幅より大きく形成してもよい。これは、開口率の低下をもたらさないからである。しかし、本発明は、後述するように導電膜380等の表面に酸化膜が形成されて、当該導電膜380等と電気的に接続される部分のコンタクト抵抗が高くなるのを防止することを目的としているため、導電膜380を特に大きく形成する必要性は乏しい。   Further, in this step, as shown in FIG. 18, a first transparent conductive film may be formed on the second metal film 336 where the contact hole 25a is to be formed in a later-described step. In this case, a conductive film 380 made of the first transparent conductive film is formed on the second metal film 336 to a thickness of about 500 mm (see also FIG. 7). Since the conductive film 380 is formed of a material having transparency, the conductive film 380 may be formed larger than the line width of the second conductive film 336 in the plan view of FIG. This is because the aperture ratio does not decrease. However, an object of the present invention is to prevent an oxide film from being formed on the surface of the conductive film 380 or the like as will be described later and a contact resistance of a portion electrically connected to the conductive film 380 or the like from increasing. Therefore, it is not necessary to form the conductive film 380 particularly large.

次に、アニ−ル処理Bを実行する(工程P9)。即ち、第1透明導電膜を形成した後で、オーバーレイヤー25及び画素電極の成膜前にアニ−ル処理Bを実行する。アニ−ル処理Bは、TFD素子21の特性を仕様で決められた一定の特性にするために行われるものである。特に、アニ−ル処理Bを一定の条件下、例えば230〜280℃(保持時間60分以下、望ましくは30分以下)、好ましくは250℃(保持時間5分)の条件下で実行することにより、絶縁膜323と第2金属膜336、316とを馴染ませて、画素電極10とTFD素子21とのコンタクト抵抗を小さくすることができる。   Next, the annealing process B is executed (process P9). That is, after the first transparent conductive film is formed, the annealing process B is performed before the overlayer 25 and the pixel electrode are formed. The annealing process B is performed to make the characteristics of the TFD element 21 constant characteristics determined by specifications. In particular, the annealing treatment B is performed under certain conditions, for example, 230 to 280 ° C. (retention time 60 minutes or less, desirably 30 minutes or less), preferably 250 ° C. (retention time 5 minutes). The contact resistance between the pixel electrode 10 and the TFD element 21 can be reduced by adapting the insulating film 323 and the second metal films 336 and 316.

次に、オーバーレイヤーのパターニングを実行する(工程P11)。具体的には、図19(a)に示すように、Ta膜70、TFD素子21及びデータ線32の上に、絶縁膜たるオーバーレイヤー25を約2.0μmの厚さに形成する。なお、オーバーレイヤーの材料としては、感光性及び透明性を有するアクリル樹脂などが好適である。また、このとき同時に、ステッパー又は一括露光機によって第2金属膜336上の一部に、断面視した状態で略台形を逆にした形状を有するコンタクトホール25aを形成する。なお、この工程では、図19(b)に示される基板側にオーバーレイヤー25は形成されない。 Next, overlayer patterning is performed (process P11). Specifically, as shown in FIG. 19A, an overlayer 25 that is an insulating film is formed on the Ta 2 O 5 film 70, the TFD element 21, and the data line 32 to a thickness of about 2.0 μm. . As an overlayer material, an acrylic resin having photosensitivity and transparency is suitable. At the same time, a contact hole 25a having a substantially trapezoidal shape reversed in a sectional view is formed in a part on the second metal film 336 by a stepper or a batch exposure machine. In this step, the overlayer 25 is not formed on the substrate side shown in FIG.

次に、上記の工程P9において、第2導電層32b及び第2導電層35bをモリブデン系の材料にて形成した場合には洗浄工程P11’に移行し、それ以外は工程P12へ移行する。工程P11’に移行した場合には、半製品たる素子基板を水などで洗浄する。これにより、次の作用効果を得ることができる。即ち、上記の工程P10及び11における熱処理によって、モリブデン系の材料よりなる第2導電層32b、第2導電層35b及び端子部31baの要素の表面には酸化膜が形成されているが、かかる洗浄工程P11’を実行することにより、当該第2導電層32b、第2導電層35b及び端子部31baの要素の表面に形成された酸化膜を容易に除去することができる。   Next, in the above-described process P9, when the second conductive layer 32b and the second conductive layer 35b are formed of a molybdenum-based material, the process proceeds to the cleaning process P11 '. Otherwise, the process proceeds to the process P12. When the process shifts to the process P11 ', the element substrate which is a semi-finished product is washed with water or the like. Thereby, the following effect can be obtained. That is, an oxide film is formed on the surface of the elements of the second conductive layer 32b, the second conductive layer 35b, and the terminal portion 31ba made of a molybdenum-based material by the heat treatment in the above steps P10 and P11. By performing the process P11 ′, the oxide films formed on the surfaces of the elements of the second conductive layer 32b, the second conductive layer 35b, and the terminal portion 31ba can be easily removed.

工程P12へ移行した場合には、第2透明導電膜を形成する。具体的には、図20(a)に示すように、オーバーレイヤー25上、及びコンタクトホール25a内の第2金属膜336上に、ITOなどの第2透明導電膜よりなる画素電極を形成する。なお、第2透明導電膜は、上記した第1透明導電膜と同一の材料とすることができる。これにより、コンタクトホール25a内において画素電極10と第2金属膜336とが電気的に接続される。なお、この工程において、上記した図18に示される構成の場合には、コンタクトホール25a内に位置し且つ第2金属膜336上に形成された導電膜380上に画素電極10が形成される。この場合、コンタクトホール25a内において、画素電極10と導電膜380とが電気的に接続される。   When the process proceeds to Step P12, a second transparent conductive film is formed. Specifically, as shown in FIG. 20A, a pixel electrode made of a second transparent conductive film such as ITO is formed on the overlayer 25 and the second metal film 336 in the contact hole 25a. The second transparent conductive film can be made of the same material as the first transparent conductive film. Thereby, the pixel electrode 10 and the second metal film 336 are electrically connected in the contact hole 25a. In this step, in the case of the configuration shown in FIG. 18, the pixel electrode 10 is formed on the conductive film 380 located in the contact hole 25a and formed on the second metal film 336. In this case, the pixel electrode 10 and the conductive film 380 are electrically connected in the contact hole 25a.

また、この工程では、図20(b)に示すように、第2導電層32b、第2導電層35b及び端子部31baの要素の上に、第2透明導電膜を形成する。これにより、第2導電層32b上には、ITOなどの材料よりなる第3導電層32cが形成されると共に、第2導電層35b上には、同じくITOなどの材料よりなる第3導電層35cが形成される。また、端子部31baの要素上にも第2透明導電膜が形成される(図示略)。即ち、この工程により、データ線32の端子部32x、外部接続用配線35及び端子部31ba(図示略、図1又は図3を参照)が夫々形成される。   In this step, as shown in FIG. 20B, a second transparent conductive film is formed on the elements of the second conductive layer 32b, the second conductive layer 35b, and the terminal portion 31ba. Thereby, the third conductive layer 32c made of a material such as ITO is formed on the second conductive layer 32b, and the third conductive layer 35c made of a material such as ITO is also formed on the second conductive layer 35b. Is formed. The second transparent conductive film is also formed on the element of the terminal portion 31ba (not shown). That is, by this process, the terminal portion 32x of the data line 32, the external connection wiring 35, and the terminal portion 31ba (not shown, refer to FIG. 1 or FIG. 3) are formed.

次に、その他の構成要素を取り付ける(工程P13)。具体的には、図21(a)及び(b)に示すように、上側基板1の下側に位相差板(1/4波長板)13及び偏光板14を取り付ける。また、図21(b)に示すように、XドライバIC34及びFPC90を夫々取り付ける。即ち、端子部32xの要素である第3導電層32cと、XドライバIC34の出力側の各バンプ34aとをACF80を介して電気的に接続すると共に、外部接続用配線35の一端側と、XドライバIC34の入力側の各バンプ34bとをACF80を介して電気的に接続する。なお、図21では特に図示しないが、同様の方法により、走査線31の一端側と、YドライバIC33の入力側の各バンプ33aとをACF80を介して電気的に接続すると共に、外部接続用配線35の一端側と、YドライバIC33の出力側の各バンプ33bとをACF80を介して電気的に接続する(接続状態は図1又は図3を参照)。また、この工程では、FPC90の各配線90aと、外部接続用配線35の他端側とをACF80を介して電気的に接続する。   Next, other components are attached (process P13). Specifically, as shown in FIGS. 21A and 21B, a retardation plate (¼ wavelength plate) 13 and a polarizing plate 14 are attached to the lower side of the upper substrate 1. Further, as shown in FIG. 21B, the X driver IC 34 and the FPC 90 are attached, respectively. That is, the third conductive layer 32c, which is an element of the terminal portion 32x, and each bump 34a on the output side of the X driver IC 34 are electrically connected via the ACF 80, and one end side of the external connection wiring 35 The bumps 34b on the input side of the driver IC 34 are electrically connected via the ACF 80. Although not particularly shown in FIG. 21, the same method is used to electrically connect one end side of the scanning line 31 and each bump 33a on the input side of the Y driver IC 33 via the ACF 80, and to connect the external connection wiring. 35 is electrically connected to the bumps 33b on the output side of the Y driver IC 33 via the ACF 80 (refer to FIG. 1 or FIG. 3 for the connection state). Further, in this step, each wiring 90 a of the FPC 90 and the other end side of the external connection wiring 35 are electrically connected via the ACF 80.

図11に戻り、次に、図2に示されるカラーフィルタ基板を既知の方法により作製し(工程S2)、素子基板91とカラーフィルタ基板92とをシール部材3を介して貼り合せる(工程S3)。次に、素子基板91とカラーフィルタ基板92との間に形成された開口(図示略)より液晶をその内部に注入して当該開口の封止処理をする(工程S4)。次に、その他の構成要素を実装することにより、図2に示される本発明の液晶表示装置100が製造される。   Returning to FIG. 11, next, the color filter substrate shown in FIG. 2 is manufactured by a known method (step S2), and the element substrate 91 and the color filter substrate 92 are bonded together via the seal member 3 (step S3). . Next, liquid crystal is injected into an opening (not shown) formed between the element substrate 91 and the color filter substrate 92 to seal the opening (step S4). Next, by mounting other components, the liquid crystal display device 100 of the present invention shown in FIG. 2 is manufactured.

以上の液晶表示装置の製造方法によれば、クロム膜のパターニング工程P7の後で、且つ、アニール処理Bの工程P10を実行する前に、第1導電層32a及び第1導電層35a等の上に、ITOなどよりなる第1透明導電膜、即ち第2導電層32b及び第2導電層35bを夫々形成することとしている。このため、第1導電層32a及び第1導電層35bの表面に直接熱が付与されるようなことはなく、これにより第1導電層32a及び第1導電層35aの表面が酸化される、即ち酸化膜が形成されるのを防止できる。よって、第1導電層35a及び第1導電層32aと、第2導電層35b又は第2導電層32bとの間のコンタクト抵抗が各々低く維持され、FPC90と電気的に接続された外部接続用配線35の他端側からYドライバIC33又はXドライバIC34と電気的に接続された外部接続用配線35の一端側までの抵抗値が高くなるのを防止できる。好適な例では、FPC90と電気的に接続された外部接続用配線35の他端側からYドライバIC33又はXドライバIC34と電気的に接続された外部接続用配線35の一端側までの平均的な抵抗値が約100Ω以下となるように設定することができる。これにより、液晶表示装置100の駆動時にYドライバIC及びXドライバIC34が夫々誤動作するのを防止できる。   According to the above method for manufacturing a liquid crystal display device, after the chromium film patterning step P7 and before the annealing process B step P10, the first conductive layer 32a, the first conductive layer 35a, etc. In addition, the first transparent conductive film made of ITO or the like, that is, the second conductive layer 32b and the second conductive layer 35b are formed. For this reason, heat is not directly applied to the surfaces of the first conductive layer 32a and the first conductive layer 35b, thereby oxidizing the surfaces of the first conductive layer 32a and the first conductive layer 35a. An oxide film can be prevented from being formed. Therefore, the contact resistance between the first conductive layer 35a and the first conductive layer 32a and the second conductive layer 35b or the second conductive layer 32b is kept low, and the external connection wiring electrically connected to the FPC 90 It is possible to prevent the resistance value from increasing from the other end side of 35 to one end side of the external connection wiring 35 electrically connected to the Y driver IC 33 or the X driver IC 34. In a preferred example, an average from the other end side of the external connection wiring 35 electrically connected to the FPC 90 to one end side of the external connection wiring 35 electrically connected to the Y driver IC 33 or the X driver IC 34 is obtained. The resistance value can be set to about 100Ω or less. Thereby, it is possible to prevent the Y driver IC and the X driver IC 34 from malfunctioning when the liquid crystal display device 100 is driven.

また、この製造方法では、クロム膜のパターニング工程P7の後に、且つ、アニール処理Bの工程P10を実行する前に、端子部31baの構成要素となるクロムからなる要素上に、ITOなどからなる要素が形成され、且つ、必要に応じて、TFD素子21の第2金属膜336上に、ITOなどからなる導電層380が夫々形成される。よって、前者により、端子部31baのクロムからなる要素の表面に酸化膜が形成されるのを防止でき、シール部材3内に配置された導通部材7と、端子部31baとの間のコンタクト抵抗が高くなるのを防止できる。また、後者により、画素電極10とTFD素子21の第2金属膜336との間のコンタクト抵抗が高くなるのを防止できる。   Further, in this manufacturing method, after the chromium film patterning step P7 and before performing the annealing process B step P10, an element made of ITO or the like is formed on the element made of chromium which is a constituent element of the terminal portion 31ba. In addition, conductive layers 380 made of ITO or the like are formed on the second metal film 336 of the TFD element 21 as necessary. Therefore, the former can prevent an oxide film from being formed on the surface of the chromium element of the terminal portion 31ba, and the contact resistance between the conducting member 7 disposed in the seal member 3 and the terminal portion 31ba is reduced. It can be prevented from becoming high. Further, the latter can prevent the contact resistance between the pixel electrode 10 and the second metal film 336 of the TFD element 21 from increasing.

[変形例]
上記の実施形態では、半透過反射型の液晶表示装置100に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記の実施形態では、液晶表示装置100にTN型の液晶を適用することとしたが、これに限らず、液晶表示装置100に負の誘電率異方性を有する液晶を適用することとしてもよい。さらに、上記の実施形態では、TFD素子21を有する素子基板91に本発明を適用したが、これに限らず、TFT(Thin Film Transistor)などのスイッチング素子を有する素子基板に本発明を適用しても構わない。
[Modification]
In the above embodiment, the present invention is applied to the transflective liquid crystal display device 100. However, the present invention is not limited to this, and the present invention can also be applied to a reflective or transmissive liquid crystal display device. In the above embodiment, the TN liquid crystal is applied to the liquid crystal display device 100. However, the liquid crystal display device 100 is not limited thereto, and the liquid crystal having negative dielectric anisotropy is applied to the liquid crystal display device 100. Also good. Furthermore, in the above embodiment, the present invention is applied to the element substrate 91 having the TFD element 21, but the present invention is not limited to this, and the present invention is applied to an element substrate having a switching element such as a TFT (Thin Film Transistor). It doesn't matter.

[電子機器]
次に、本発明による液晶表示装置100を電子機器の表示装置として用いる場合の実施形態について説明する。
[Electronics]
Next, an embodiment in which the liquid crystal display device 100 according to the present invention is used as a display device of an electronic apparatus will be described.

図22は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置100と、これを制御する制御手段410とを有する。ここでは、液晶表示装置100を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。   FIG. 22 is a schematic configuration diagram showing the overall configuration of the present embodiment. The electronic apparatus shown here includes the liquid crystal display device 100 and a control unit 410 that controls the liquid crystal display device 100. Here, the liquid crystal display device 100 is conceptually divided into a panel structure 403 and a drive circuit 402 composed of a semiconductor IC or the like. Further, the control means 410 includes a display information output source 411, a display information processing circuit 412, a power supply circuit 413, and a timing generator 414.

表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。   The display information output source 411 includes a memory such as a ROM (Read Only Memory) or a RAM (Random Access Memory), a storage unit such as a magnetic recording disk or an optical recording disk, and a tuning circuit that tunes and outputs a digital image signal. The display information is supplied to the display information processing circuit 412 in the form of an image signal of a predetermined format based on various clock signals generated by the timing generator 414.

表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。   The display information processing circuit 412 includes various well-known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information to obtain image information. Are supplied to the drive circuit 402 together with the clock signal CLK. The driving circuit 402 includes a scanning line driving circuit, a data line driving circuit, and an inspection circuit. The power supply circuit 413 supplies a predetermined voltage to each of the above-described components.

次に、本発明に係る液晶表示装置100を適用可能な電子機器の具体例について図23を参照して説明する。   Next, specific examples of electronic devices to which the liquid crystal display device 100 according to the present invention can be applied will be described with reference to FIG.

まず、本発明に係る液晶表示装置100を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図23(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶表示パネルを適用した表示部713とを備えている。   First, an example in which the liquid crystal display device 100 according to the present invention is applied to a display unit of a portable personal computer (so-called notebook personal computer) will be described. FIG. 23A is a perspective view showing the configuration of this personal computer. As shown in the figure, the personal computer 710 includes a main body 712 having a keyboard 711 and a display 713 to which the liquid crystal display panel according to the present invention is applied.

続いて、本発明に係る液晶表示装置100を、携帯電話機の表示部に適用した例について説明する。図23(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶表示装置100を適用した表示部724を備える。   Next, an example in which the liquid crystal display device 100 according to the present invention is applied to a display unit of a mobile phone will be described. FIG. 23B is a perspective view showing the configuration of this mobile phone. As shown in the figure, the cellular phone 720 includes a plurality of operation buttons 721, a reception port 722, a transmission port 723, and a display unit 724 to which the liquid crystal display device 100 according to the present invention is applied.

なお、本発明に係る液晶表示装置100を適用可能な電子機器としては、図23(a)に示したパーソナルコンピュータや図23(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。   Note that, as an electronic device to which the liquid crystal display device 100 according to the present invention can be applied, in addition to the personal computer shown in FIG. 23A and the mobile phone shown in FIG. Type / monitor direct-view type video tape recorder, car navigation device, pager, electronic notebook, calculator, word processor, workstation, videophone, POS terminal, digital still camera, etc.

また、本発明は、液晶表示装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)などの各種の電気光学装置においても本発明を同様に適用することが可能である。   Further, the present invention is not limited to a liquid crystal display device, but also an electroluminescence device, an organic electroluminescence device, a plasma display device, an electrophoretic display device, and a device using an electron-emitting device (Field Emission Display and Surface-Conduction Electron-Emitter Display). The present invention can be similarly applied to various electro-optical devices such as the above.

本発明の液晶表示装置の電極及び配線の構成を示す平面図。FIG. 3 is a plan view showing a configuration of electrodes and wirings of the liquid crystal display device of the present invention. 液晶表示装置の断面構成を示す。The cross-sectional structure of a liquid crystal display device is shown. 素子基板の電極及び配線の構成等を示す平面図。The top view which shows the structure of the electrode of an element substrate, wiring, etc. FIG. カラーフィルタ基板の電極の構成を示す平面図。The top view which shows the structure of the electrode of a color filter board | substrate. 素子基板における画素電極等のレイアウトを示す平面図。The top view which shows the layout of the pixel electrode etc. in an element substrate. 図5におけるコンタクトホール付近の部分断面図。FIG. 6 is a partial cross-sectional view near a contact hole in FIG. 5. 他の形態例に係るコンタクトホール付近の部分断面図。The fragmentary sectional view near the contact hole according to another embodiment. 素子基板における外部接続用配線付近の電気的構成を示す部分平面図。The partial top view which shows the electrical structure of the wiring for external connection in an element board | substrate. 素子基板における外部接続用配線付近の電気的構成を示す部分断面図。The fragmentary sectional view which shows the electrical structure of the wiring for external connection in an element substrate. 外部接続用配線の他の形態例を示す部分平面図及び部分断面図。The fragmentary top view and fragmentary sectional view which show the other example of a form for wiring for external connection. 本発明の液晶表示装置の製造方法を示すフローチャート。3 is a flowchart showing a method for manufacturing a liquid crystal display device of the present invention. 素子基板の製造方法を示すフローチャート。The flowchart which shows the manufacturing method of an element substrate. 素子基板の製造工程を示す部分断面図及び部分平面図。The fragmentary sectional view and partial plan view which show the manufacturing process of an element substrate. 素子基板の製造工程を示す部分断面図及び部分平面図。The fragmentary sectional view and partial plan view which show the manufacturing process of an element substrate. 素子基板の製造工程を示す部分断面図及び部分平面図。The fragmentary sectional view and partial plan view which show the manufacturing process of an element substrate. 素子基板の製造工程を示す部分断面図及び部分平面図。The fragmentary sectional view and partial plan view which show the manufacturing process of an element substrate. 素子基板の製造工程を示す部分断面図及び部分平面図。The fragmentary sectional view and partial plan view which show the manufacturing process of an element substrate. 素子基板の製造工程を示す部分断面図及び部分平面図。The fragmentary sectional view and partial plan view which show the manufacturing process of an element substrate. 素子基板の製造工程を示す部分断面図及び部分平面図。The fragmentary sectional view and partial plan view which show the manufacturing process of an element substrate. 素子基板の製造工程を示す部分断面図及び部分平面図。The fragmentary sectional view and partial plan view which show the manufacturing process of an element substrate. 素子基板の製造工程を示す部分断面図及び部分平面図。The fragmentary sectional view and partial plan view which show the manufacturing process of an element substrate. 本実施形態に係る液晶表示装置を適用した電子機器の回路ブロック図。1 is a circuit block diagram of an electronic apparatus to which a liquid crystal display device according to an embodiment is applied. 本実施形態に係る液晶表示装置を適用した電子機器の例。An example of an electronic apparatus to which the liquid crystal display device according to the embodiment is applied.

符号の説明Explanation of symbols

1 上側基板、 2 下側基板、 3 シール部材、 6 着色層、 7 導通部材、 8 走査電極、 10 画素電極、 25 オーバーレイヤー、 25a コンタクトホール、 31 走査線、 31ba 端子部、 32 データ線、 32x 端子部、 33a、33b、34a、34b バンプ、 35 外部接続用配線、 33 YドライバIC、 34 XドライバIC、 21 TFD素子、 91 素子基板、 92 カラーフィルタ基板、 100 液晶表示装置   DESCRIPTION OF SYMBOLS 1 Upper substrate, 2 Lower substrate, 3 Seal member, 6 Colored layer, 7 Conductive member, 8 Scan electrode, 10 Pixel electrode, 25 Over layer, 25a Contact hole, 31 Scan line, 31ba Terminal part, 32 Data line, 32x Terminal portion, 33a, 33b, 34a, 34b Bump, 35 External connection wiring, 33 Y driver IC, 34 X driver IC, 21 TFD element, 91 element substrate, 92 color filter substrate, 100 liquid crystal display device

Claims (16)

基板と、
前記基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子とを有する電気光学装置用基板と、走査電極を有する対向基板との間に電気光学物質を封入してなる電気光学装置であって、
前記複数の外部接続用端子は、第1金属層、第2導電層の順に積層されてなり、前記第2導電層はITO、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなることを特徴とする電気光学装置。
A substrate,
An electro-optical material is sealed between an electro-optical device substrate having a plurality of external connection terminals formed in an overhanging region on the substrate and electrically connected to an external circuit, and a counter substrate having a scanning electrode. An electro-optical device comprising:
The plurality of external connection terminals are laminated in the order of a first metal layer and a second conductive layer, and the second conductive layer is made of ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance. An electro-optical device formed.
前記基板上に形成され複数の端子部を有する複数の配線と、
前記基板上に形成され前記複数の配線の一部に電気的に接続されたスイッチング素子と、
前記スイッチング素子を覆う絶縁膜上に形成され、前記スイッチング素子に電気的に接続された画素電極とを備え、
前記スイッチング素子は、前記第1金属層と同じ材料からなる層を備え、
前記外部接続用端子は、前記第2導電層上に積層され、ITO、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されている第3導電層を備えることを特徴とする請求項1に記載の電気光学装置。
A plurality of wirings formed on the substrate and having a plurality of terminal portions;
A switching element formed on the substrate and electrically connected to a part of the plurality of wirings;
A pixel electrode formed on an insulating film covering the switching element and electrically connected to the switching element;
The switching element includes a layer made of the same material as the first metal layer,
The external connection terminal includes a third conductive layer laminated on the second conductive layer and formed of ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance. The electro-optical device according to claim 1.
前記基板上に駆動用ICを有し、
前記外部接続用端子は、前記複数の配線と連続して形成され、前記駆動用ICに設けられた端子と接続する部分とを備えることを特徴とする請求項2に記載の電気光学装置。
A driving IC on the substrate;
The electro-optical device according to claim 2, wherein the external connection terminal includes a portion formed continuously with the plurality of wirings and connected to a terminal provided in the driving IC.
前記複数の配線が、額縁領域に対応する前記基板上に形成されていると共に、前記複数の配線の一端側には複数の端子部が形成されており、
当該複数の端子部は、前記第1金属層、前記第2導電層、前記第3導電層の順に積層されていることを特徴とする請求項2に記載の電気光学装置。
The plurality of wirings are formed on the substrate corresponding to a frame region, and a plurality of terminal portions are formed on one end side of the plurality of wirings,
The electro-optical device according to claim 2, wherein the plurality of terminal portions are stacked in the order of the first metal layer, the second conductive layer, and the third conductive layer.
前記電気光学装置用基板と前記対向基板とはシール部材を介して貼り合わされており、
前記複数の配線の他端側には、更に複数の端子部が形成されており、当該複数の端子部は、前記第1金属層、前記第2導電層、前記第3導電層の順に積層されてなり、
当該第3導電層は、導電粒子を介して前記走査電極に接続されていることを特徴とする請求項4に記載の電気光学装置。
The electro-optical device substrate and the counter substrate are bonded via a seal member,
A plurality of terminal portions are further formed on the other end side of the plurality of wirings, and the plurality of terminal portions are laminated in the order of the first metal layer, the second conductive layer, and the third conductive layer. And
The electro-optical device according to claim 4, wherein the third conductive layer is connected to the scan electrode through conductive particles.
前記絶縁膜に形成されたコンタクトホールにおいて前記画素電極と前記スイッチング素子との間に前記第3導電層と同じ材料からなる導電層を有しており、前記画素電極と前記スイッチング素子とは当該導電層を介して電気的に接続されていることを特徴とする請求項2乃至5のいずれか一項に記載の電気光学装置。   The contact hole formed in the insulating film has a conductive layer made of the same material as the third conductive layer between the pixel electrode and the switching element, and the pixel electrode and the switching element The electro-optical device according to claim 2, wherein the electro-optical device is electrically connected via a layer. 前記第1金属層はクロムにより形成されていると共に、前記第2及び第3導電層はITO、モリブデン又はモリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されていることを特徴とする請求項1に記載の電気光学装置。   The first metal layer is made of chromium, and the second and third conductive layers are made of ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance. The electro-optical device according to claim 1. 前記駆動用ICに設けられた前記端子と電気的に接続された前記外部接続用端子の前記部分から、前記外部回路と電気的に接続された前記外部接続用配線の他端側までの抵抗値は略100Ω以下に設定されていることを特徴とする請求項1乃至6のいずれか一項に記載の電気光学装置。   Resistance value from the portion of the external connection terminal electrically connected to the terminal provided in the driving IC to the other end side of the external connection wiring electrically connected to the external circuit The electro-optical device according to claim 1, wherein is set to be approximately 100Ω or less. 請求項1乃至8のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1 as a display unit. 基板と、
前記基板上の張り出し領域に形成され外部回路と電気的に接続された複数の外部接続用端子と、を備え、
前記複数の外部接続用端子は、第1金属層、第2導電層の順に積層されてなり、前記第2導電層はITO、モリブデン、モリブデンを主成分とする合金又は耐酸化作用を有する材料により形成されてなることを特徴とする電気光学装置用基板。
A substrate,
A plurality of external connection terminals formed in an overhang region on the substrate and electrically connected to an external circuit;
The plurality of external connection terminals are laminated in the order of a first metal layer and a second conductive layer, and the second conductive layer is made of ITO, molybdenum, an alloy containing molybdenum as a main component, or a material having an oxidation resistance. A substrate for an electro-optical device, which is formed.
基板上に、複数の配線、スイッチング素子及び外部接続用端子の第1導電層を各々形成する第1導電層形成工程と、
前記外部接続用端子の前記第1導電層を形成した後に、当該第1導電層上に第1の金属膜を成膜して第2導電層を形成する第2導電層形成工程と、
前記第2導電層を形成する工程の後に、前記スイッチング素子を熱処理する熱処理工程と、
前記基板、前記複数の配線及び前記スイッチング素子の上に絶縁膜を形成する工程と、
前記絶縁膜にコンタクトホールを形成する工程と、
前記絶縁膜上に第2の導電層を成膜して画素電極を形成し且つ前記画素電極と前記スイッチング素子とを前記コンタクトホールを介して電気的に接続すると共に、前記外部接続用端子の第2導電層上に前記第2の導電層を成膜して第3導電層を形成する第3導電層形成工程と、を含む工程により電気光学装置用基板を形成することを特徴とする電気光学装置の製造方法。
A first conductive layer forming step of forming a plurality of wirings, switching elements, and first conductive layers of external connection terminals on the substrate;
A second conductive layer forming step of forming a second conductive layer by forming a first metal film on the first conductive layer after forming the first conductive layer of the external connection terminal;
A heat treatment step of heat-treating the switching element after the step of forming the second conductive layer;
Forming an insulating film on the substrate, the plurality of wirings and the switching element;
Forming a contact hole in the insulating film;
A second conductive layer is formed on the insulating film to form a pixel electrode, and the pixel electrode and the switching element are electrically connected through the contact hole, and the external connection terminal And forming a third conductive layer on the second conductive layer to form a third conductive layer to form an electro-optical device substrate. Device manufacturing method.
前記第2導電層はモリブデン又はモリブデンを主成分とする合金であり、
前記熱処理工程と前記第3導電層形成工程との間に、少なくとも前記第2導電層を水洗によって洗浄する洗浄工程を有することを特徴とする請求項11に記載の電気光学装置の製造方法。
The second conductive layer is molybdenum or an alloy containing molybdenum as a main component,
12. The method of manufacturing an electro-optical device according to claim 11, further comprising a cleaning step of cleaning at least the second conductive layer with water between the heat treatment step and the third conductive layer forming step.
前記第1導電層形成工程において前記複数の配線の他端側に第1導電層を形成し、
前記第1導電層形成工程と前記第2導電層工程の間において当該第1導電層上に第2導電層を形成し、
前記第3導電層形成工程において当該第2導電膜上に第3導電層を形成し、
前記電気光学装置用基板と対向基板とを複数の導電粒子を有するシール部材を介して貼り合せ、前記複数の配線の前記他端側の前記第3導電層と前記複数の導電粒子とを電気的に接続する工程を有することを特徴とする請求項11又は12に記載の電気光学装置の製造方法。
Forming a first conductive layer on the other end side of the plurality of wirings in the first conductive layer forming step;
Forming a second conductive layer on the first conductive layer between the first conductive layer forming step and the second conductive layer step;
Forming a third conductive layer on the second conductive film in the third conductive layer forming step;
The electro-optical device substrate and the counter substrate are bonded together via a seal member having a plurality of conductive particles, and the third conductive layer on the other end side of the plurality of wirings and the plurality of conductive particles are electrically connected. The method of manufacturing an electro-optical device according to claim 11, further comprising a step of connecting to the electro-optical device.
前記第1導電層形成工程において前記データ線の一端側に第1導電層を形成し、
前記第1導電層形成工程と前記第2導電層形成工程の間において当該第1導電層上に第2導電層を形成し、
前記第3導電層形成工程において当該第2導電層上に第3導電層を形成し、
前記データ線の前記一端側の前記第3導電層と前記駆動用ICとを電気的に接続する工程を有することを特徴とする請求項11乃至13のいずれか一項に記載の電気光学装置の製造方法。
Forming a first conductive layer on one end side of the data line in the first conductive layer forming step;
Forming a second conductive layer on the first conductive layer between the first conductive layer forming step and the second conductive layer forming step;
Forming a third conductive layer on the second conductive layer in the third conductive layer forming step;
The electro-optical device according to claim 11, further comprising a step of electrically connecting the third conductive layer on the one end side of the data line and the driving IC. Production method.
前記第1導電層形成工程において前記複数の配線の一端側に第1導電層を形成し、
前記第1導電層形成工程と前記第2導電層形成工程の間において当該第1導電層上に第2導電層を形成し、
前記第3導電層形成工程において当該第2導電層上に第3導電層を形成し、
前記複数の配線の前記一端側の前記第3導電層と前記駆動用ICとを電気的に接続する工程を有することを特徴とする請求項11乃至14のいずれか一項に記載の電気光学装置の製造方法。
Forming a first conductive layer on one end side of the plurality of wirings in the first conductive layer forming step;
Forming a second conductive layer on the first conductive layer between the first conductive layer forming step and the second conductive layer forming step;
Forming a third conductive layer on the second conductive layer in the third conductive layer forming step;
15. The electro-optical device according to claim 11, further comprising a step of electrically connecting the third conductive layer on the one end side of the plurality of wirings and the driving IC. Manufacturing method.
前記第1導電層形成工程において第1金属膜、絶縁膜、第2金属膜の順に形成して前記スイッチング素子を形成し、
前記第1導電層形成工程と前記第2導電層形成工程の間において前記第2金属膜上に前記第3導電層と同時に形成された導電層を形成し、
前記第3導電層形成工程において前記画素電極と当該導電層とを前記コンタクトホールを介して電気的に接続する工程を有することを特徴とする請求項11乃至15のいずれか一項に記載の電気光学装置の製造方法。
Forming the switching element by sequentially forming a first metal film, an insulating film, and a second metal film in the first conductive layer forming step;
Forming a conductive layer formed simultaneously with the third conductive layer on the second metal film between the first conductive layer forming step and the second conductive layer forming step;
16. The electricity according to claim 11, further comprising a step of electrically connecting the pixel electrode and the conductive layer through the contact hole in the third conductive layer forming step. Manufacturing method of optical device.
JP2004295475A 2004-10-08 2004-10-08 Electro-optical device substrate, electro-optical device, manufacturing method thereof, and electronic apparatus Withdrawn JP2006106516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004295475A JP2006106516A (en) 2004-10-08 2004-10-08 Electro-optical device substrate, electro-optical device, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004295475A JP2006106516A (en) 2004-10-08 2004-10-08 Electro-optical device substrate, electro-optical device, manufacturing method thereof, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2006106516A true JP2006106516A (en) 2006-04-20

Family

ID=36376313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004295475A Withdrawn JP2006106516A (en) 2004-10-08 2004-10-08 Electro-optical device substrate, electro-optical device, manufacturing method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2006106516A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8203683B2 (en) 2007-03-27 2012-06-19 Sony Corporation Electro-optic device having terminal section and pixel section with particular multilayer structures
US8269923B2 (en) 2007-03-20 2012-09-18 Fujitsu Limited Multilayer display element and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269923B2 (en) 2007-03-20 2012-09-18 Fujitsu Limited Multilayer display element and method of fabricating the same
US8203683B2 (en) 2007-03-27 2012-06-19 Sony Corporation Electro-optic device having terminal section and pixel section with particular multilayer structures

Similar Documents

Publication Publication Date Title
JP4645488B2 (en) Liquid crystal device and electronic device
JP3617458B2 (en) Substrate for display device, liquid crystal device and electronic device
JP4717672B2 (en) Liquid crystal device and electronic device
JP2007226175A (en) Liquid crystal device and electronic equipment
US7978297B2 (en) Electro-optical device having resistor with adjustable resistance value connected to IC and wiring lines
US20060066766A1 (en) Liquid crystal device and electronic apparatus
JP2007226200A (en) Liquid crystal device, and electronic device
JP4453434B2 (en) Liquid crystal device and electronic device
JP2006091486A (en) Electro-optical device and electronic apparatus
JP4052293B2 (en) Liquid crystal device and electronic device
JP2004258365A (en) Electro-optical device and electronic apparatus using the same
US7889294B2 (en) Electro-optical device with transmissive and reflection display regions where the reflection display region has a scatter-reflection and mirror-reflection region
JP2006106516A (en) Electro-optical device substrate, electro-optical device, manufacturing method thereof, and electronic apparatus
JP4622427B2 (en) Liquid crystal device and electronic device
JP2006091504A (en) Electro-optical device and electronic apparatus
JP2006259501A (en) Liquid crystal device and electronic device
JP2006058633A (en) Liquid crystal device and electronic device
JP2006119340A (en) Manufacturing method of electro-optical device
JP2007226199A (en) Liquid crystal device, and electronic equipment
JP2006003808A (en) Liquid crystal device and electronic device
JP4367060B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2006171500A (en) Liquid crystal device and electronic device
JP2006053373A (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2006058329A (en) Electro-optical device and electronic apparatus
JP2006195404A (en) Liquid crystal device and electronic device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080108