JP2006024858A - Printed wiring board manufacturing method and printed wiring board - Google Patents
Printed wiring board manufacturing method and printed wiring board Download PDFInfo
- Publication number
- JP2006024858A JP2006024858A JP2004203618A JP2004203618A JP2006024858A JP 2006024858 A JP2006024858 A JP 2006024858A JP 2004203618 A JP2004203618 A JP 2004203618A JP 2004203618 A JP2004203618 A JP 2004203618A JP 2006024858 A JP2006024858 A JP 2006024858A
- Authority
- JP
- Japan
- Prior art keywords
- land
- solder resist
- wiring board
- printed wiring
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
Description
本発明は、プリント配線板が備えるランドに発生しがちなランド剥離現象を効果的に防止することができるプリント配線板の製造方法およびプリント配線板に関する技術である。 The present invention relates to a method for manufacturing a printed wiring board and a technique related to the printed wiring board that can effectively prevent a land peeling phenomenon that tends to occur in a land included in the printed wiring board.
プリント配線板は、例えば両面に銅箔が積層されたガラスエポキシ銅張積層板からなるプリント基板に対し、穴開け加工やスルーホールめっき加工によるスルーホールの形成、めっき層と銅箔のエッチング加工による配線およびランドの形成、ソルダレジストの形成という加工プロセスを経ることで形成される。 A printed wiring board is formed by, for example, forming a through hole by drilling or through-hole plating, or etching a plated layer and copper foil on a printed circuit board made of a glass epoxy copper-clad laminate with copper foil laminated on both sides. It is formed through a process of forming wirings and lands and forming a solder resist.
図8(a)は、プリント配線板1におけるランド2とソルダレジスト4との配置関係についての従来例を示すものであり、平面形状が長方形を呈するランド2は、該ランド2よりもサイズの大きな相似形を呈してソルダレジスト4が存在していない空白部6内に形成されている。つまり、ランド2は、その外縁3aと空白部6を区画形成しているソルダレジスト4の端縁5との間に間隙7を介在させた状態で形成されることになる。このようにランド2とソルダレジスト4との間に間隙7を介在させておく理由は、レジスト用インキ印刷時に生じがちな位置ずれを予め考慮に入れて、ソルダレジスト4がランド2側に入り込んでこれを覆わないようにするための余裕幅を確保することにある。
FIG. 8A shows a conventional example of the positional relationship between the
一方、プリント配線板のはんだ付けに使用されるはんだについては、近時、鉛の毒性に関する問題もあって、鉛フリーはんだが使用されるようになってきている。そして、該鉛フリーはんだには、例えば90〜98%のすずに銀、銅、アンチモンを混合させたものを主材とし、これに微量のビスマス、インジウム、ニッケル、亜鉛を含有させてなるものなどがある。 On the other hand, with respect to solder used for soldering printed wiring boards, lead-free solder has recently been used due to problems related to lead toxicity. The lead-free solder mainly contains, for example, 90-98% tin mixed with silver, copper, antimony, and contains a small amount of bismuth, indium, nickel, zinc, etc. There is.
上記成分からなる鉛フリーはんだは、その溶融温度が210〜230℃であり、溶融温度が約183℃である従来からあるすず−鉛の共晶はんだよりも溶融温度は高い。 The lead-free solder composed of the above components has a melting temperature of 210 to 230 ° C. and a melting temperature higher than that of a conventional tin-lead eutectic solder having a melting temperature of about 183 ° C.
このように溶融温度の高い鉛フリーはんだを図8(a)に示すランド2に適用した場合には、従来からある有鉛はんだを用いた場合にはあまり発生しなかったランド剥離現象が多発する傾向にある。そして、該ランド剥離現象の発生原因は、必ずしも定かではないものの、鉛フリーはんだの熱収縮や凝固収縮に起因すると推定されている。
When the lead-free solder having a high melting temperature is applied to the
このため、上記ランド剥離現象の発生を抑制・防止し得る手法として、図8(b)に示すようにランド2の外縁部3にまでソルダレジスト4を入り込ませてランド被覆層8を形成するようにした構造のものも既に提案されている。
しかし、図8(b)に開示されている従来技術による場合には、レジスト用インキ印刷時に位置ずれが発生すると、部品搭載時に該部品の電極とランド2との間に必要とされるだけの十分な接触面積を確保できなくなる不都合があった。また、図8(b)の従来手法のもとでレジスト用インキ印刷時に生じがちな位置ずれを考慮に入れた設計を行おうとする場合には、通常サイズよりも大きなサイズのランドを予め形成しておくことが必要になるものの、ランドサイズを大きくすると、微小ピッチでの部品実装時にランド相互が短絡しやすくなってしまうので、実用的な解決手法とはいえない。
However, in the case of the prior art disclosed in FIG. 8B, if a positional shift occurs during printing of the resist ink, it is only required between the electrode of the component and the
本発明は、従来技術の上記課題に鑑み、ソルダレジストに位置ずれが生じても、搭載部品の電極とランドとの間に必要な接触面積を確保しつつ従来サイズのランドの周縁部にソルダレジストからなるランド被覆層を形成してランド剥離現象の発生を効果的に防止することができるプリント配線板の製造方法およびプリント配線板を提供することに目的がある。 In view of the above-described problems of the prior art, the present invention provides a solder resist at the periphery of a land of a conventional size while ensuring a necessary contact area between the electrode of the mounted component and the land even if the solder resist is displaced. An object of the present invention is to provide a printed wiring board manufacturing method and a printed wiring board capable of effectively preventing the occurrence of a land peeling phenomenon by forming a land covering layer made of
本発明は、上記目的を達成すべくなされたものであり、そのうちの第1の発明(製造方法)は、プリント基板の所定箇所にランドを形成する工程と、前記プリント基板の所定領域にソルダレジストを形成する工程とを含むプリント配線板の製造方法において、前記ソルダレジストは、前記ランドの外縁部における部分的領域上に設けたランド被覆層を含めて一体形成することを最も主要な特徴とする。 The present invention has been made to achieve the above object, and a first invention (manufacturing method) includes a step of forming lands at predetermined locations of a printed circuit board, and a solder resist in a predetermined area of the printed circuit board. The solder resist is integrally formed including a land coating layer provided on a partial region in the outer edge of the land. .
第1の発明における前記ランドは、平面形状が方形を呈し、その四隅に位置する前記外縁部の部分的領域に対し前記ランド被覆層を形成したり、平面形状が楕円形もしくは略長円形を呈し、少なくともその弧状部位が位置する前記外縁部の部分的領域に対し前記ランド被覆層を形成したりすることができる。 The land according to the first aspect of the present invention has a square planar shape, and the land covering layer is formed on partial regions of the outer edge located at the four corners, or the planar shape is elliptical or substantially oval. The land covering layer can be formed on at least a partial region of the outer edge where the arcuate portion is located.
また、第2の発明(プリント配線板)は、上記第1の発明により製造したプリント配線板であることを最も主要な特徴とする。 The most important feature of the second invention (printed wiring board) is the printed wiring board manufactured according to the first invention.
本発明のうち、請求項1に係る第1の発明によれば、ソルダレジストは、ランドの外縁部の部分的領域上のランド被覆層を含めて一体形成することができるので、該ランド被覆層を介してランドの剥離を効果的に防止することができる。また、ランド被覆層に位置ずれが生じても、部品搭載時に該搭載部品の電極との関係で必要とされるだけの十分な接触面積をランド側に確保することができる。 According to the first aspect of the present invention, since the solder resist can be integrally formed including the land coating layer on the partial region of the outer edge of the land, the land coating layer is formed. It is possible to effectively prevent the lands from being peeled through the gap. Further, even when the land covering layer is displaced, a sufficient contact area necessary for the relationship with the electrode of the mounted component can be secured on the land side when the component is mounted.
請求項2に係る製造方法によれば、略方形を呈するランドの四隅にランド被覆層を形成することにより、四カ所にてランドを位置固定してランドの剥離をより効果的に防止することができる。また、ランド被覆層に位置ずれが生じても、搭載部品の電極との関係で十分な接触面積をランド側に確保することができる。
According to the manufacturing method according to
請求項3に係る製造方法によれば、略楕円形もしくは略長円形を呈するランドの弧状部位に対しランド被覆層を形成することにより、少なくとも二カ所にてランドを位置固定してランドの剥離を効果的に防止することができる。また、ランド被覆層に位置ずれが生じても、搭載部品の電極との関係で十分な接触面積をランド側に確保することができる。
According to the manufacturing method according to
一方、請求項4に係る第2の発明によれば、プリント配線板が備えるランドに部品を比較的高い温度ではんだ付けした際にランド側が剥離するという不具合を効果的に防止することができるので、環境に優しい鉛フリーはんだの使用を促進することができる。また、ランド被覆層に位置ずれが生じても、搭載部品の電極との関係で十分な接触面積をランド側に確保してはんだ付けを確実に行うことができる。 On the other hand, according to the second aspect of the present invention, when the component is soldered to the land provided in the printed wiring board at a relatively high temperature, it is possible to effectively prevent the problem that the land side peels off. Can promote the use of environmentally friendly lead-free solder. Even if the land cover layer is displaced, a sufficient contact area can be ensured on the land side in relation to the electrodes of the mounted component, and soldering can be performed reliably.
図1ないし図4は、本発明方法(第1の発明)を適用してランドとソルダレジストとを形成する際における相互の配置関係をパターン別に示す説明図である。 FIG. 1 to FIG. 4 are explanatory views showing the mutual positional relationship by pattern when a land and solder resist are formed by applying the method of the present invention (first invention).
これらの図に示すプリント配線板11が備えるランド13とソルダレジスト23とは、プリント基板12の所定箇所に銅箔などからなるランド13を形成する工程と、プリント基板12の所定領域にソルダレジスト23を形成する工程とを含む本発明に係るプリント配線板の製造方法(第1の発明)を適用して形成される。
The
本発明におけるソルダレジスト23としては、熱硬化性樹脂被膜、紫外線硬化性樹脂被膜、感光性樹脂被膜およびラミネートフィルムなどを例示することができる。 Examples of the solder resist 23 in the present invention include a thermosetting resin film, an ultraviolet curable resin film, a photosensitive resin film, and a laminate film.
すなわち、ソルダレジスト23が例えば熱硬化性樹脂被膜である場合には、ランド13の外縁部14の部分的領域上にもスクリーン印刷法にて熱硬化性樹脂をプリント基板12の表面に印刷した後、熱処理を施してなるランド被覆層25を含めて一体形成されることになる(以下、熱硬化性樹脂被膜からなるソルダレジスト23を例に説明する。)。
That is, when the solder resist 23 is, for example, a thermosetting resin film, after the thermosetting resin is printed on the surface of the printed
これを図1に示す例に基づいてより具体的に説明すれば、ランド13は、平面形状が長方形を呈して形成されている。また、ソルダレジスト23は、楕円形を呈して該ソルダレジスト23が存在していない空白部24が形成されるようにスクリーン印刷法にて熱硬化性樹脂をプリント基板12の表面に印刷した後、熱処理を施して形成される。
More specifically, based on the example shown in FIG. 1, the
しかも、該空白部24は、ランド13に対して正対させた際に、その四隅にのみ入り込むことができるサイズが付与されて形成されているので、ランド13の四隅に位置する外縁部14の部分的領域、つまり角部15のそれぞれに対しソルダレジスト23と一体となったランド被覆層25を形成することができることになる。
In addition, since the
また、図2によれば、ランド13は、平面形状が正方形を呈して形成されている。また、ソルダレジスト23は、円形を呈して該ソルダレジスト23が存在していない空白部24が形成されるようにスクリーン印刷法にて熱硬化性樹脂をプリント基板12の表面に印刷した後、熱処理を施して形成される。
Further, according to FIG. 2, the
しかも、該空白部24は、ランド13に対して正対させた際に、その四隅にのみ入り込むことができるサイズが付与されて形成されているので、ランド13の四隅に位置する外縁部14の部分的領域、つまり角部15のそれぞれに対しソルダレジスト23と一体となったランド被覆層25を形成することができることになる。
In addition, since the
さらに、図3によれば、ランド13は、平面形状が楕円形を呈して形成されている。また、ソルダレジスト23は、長方形を呈して該ソルダレジスト23が存在していない空白部24が形成されるようにスクリーン印刷法にて熱硬化性樹脂をプリント基板12の表面に印刷した後、熱処理を施して形成される。
Furthermore, according to FIG. 3, the
しかも、該空白部24は、ランド13に対して正対させた際に、上下と左右とに位置する弧状部位にのみ入り込むことができるサイズが付与されて形成されているので、ランド13の上下左右にに位置する各外縁部14の部分的領域、つまり上下左右の弧状部16のそれぞれに対しソルダレジスト23と一体となったランド被覆層25を形成することができることになる。
In addition, since the
さらにまた、図4によれば、ランド13は、平面形状が長円形を呈して形成されている。また、ソルダレジスト23は、長方形を呈して該ソルダレジスト23が存在していない空白部24が形成されるようにスクリーン印刷法にて熱硬化性樹脂をプリント基板12の表面に印刷した後、熱処理を施して形成される。
Furthermore, according to FIG. 4, the
しかも、該空白部24は、ランド13に対して正対させた際に、上下に位置する弧状部位にのみ入り込むことができるサイズが付与されて形成されているので、ランド13の上下左右に位置する各外縁部14の部分的領域、つまり上下左右の弧状部16のそれぞれに対しソルダレジスト23と一体となったランド被覆層25を形成することができることになる。
In addition, since the
このため、本発明方法により製造された第2の発明に係るプリント配線板11は、各ランド13の外縁部14の部分的領域にソルダレジスト23と一体となったランド被覆層25が形成される結果、ランド13に部品を比較的高い温度ではんだ付けした際にランド側が剥離するという不具合を効果的に防止することができることになる。
Therefore, in the printed
しかも、ランド被覆層25に位置ずれが生じたとしても、各ランド13は、部品搭載時に該部品の電極との関係で必要とされるだけの十分な接触面積を確保することができるので、搭載部品を確実にはんだ付けすることができる。
Moreover, even if the
次に、本発明の実施例について従来例(比較例)ともにに、以下に説明する。すなわち、図5は、図8(a)に従来例として示すランドとソルダレジストとの配置関係をより具体的に示した比較例説明図である。 Next, examples of the present invention will be described below together with conventional examples (comparative examples). That is, FIG. 5 is an explanatory diagram of a comparative example that more specifically shows the positional relationship between lands and solder resists shown in FIG. 8A as a conventional example.
同図によれば、縦(a)が1.4mmで、横(b)が0.4mmの長方形を呈する各ランド3は、隣接するランド3の中心位置相互間の間隔(c)を0.65mmとすることで形成されている。また、各ランド3は、その外縁3aとこれに隣接するソルダレジスト4の端縁5との間に間隙7を介在させて形成されている。つまり、各ランド3は、ソルダレジスト4に設けられた縦(d)が1.5mmで、横(e)が0.5mmの長方形を呈する空白部6内に配置されることになる。このため、図5における各ランド3の有効面積は、a(縦)×b(横)である0.56mm2となる。
According to the figure, each
図6は、図8(b)に従来例として示すランドとソルダレジストとの配置関係をより具体的に示した比較例説明図である。そのうちの(a)は、ソルダレジスト4に位置ずれが発生しなかった状態を、(b)は、ソルダレジスト4の位置がずれた状態をそれぞれ示す。 FIG. 6 is an explanatory diagram of a comparative example that more specifically shows the positional relationship between lands and solder resists shown in FIG. 8B as a conventional example. Of these, (a) shows a state in which no position shift has occurred in the solder resist 4, and (b) shows a state in which the position of the solder resist 4 has shifted.
同図によれば、図5に示すと同様に縦(a)が1.4mmで、横(b)が0.4mmの長方形を呈する各ランド3は、隣接するランド3の中心位置相互間の間隔(c)を0.65mmとすることで形成されている。また、各ランド3は、その外縁部3にまでソルダレジスト4を入り込ませてランド被覆層8が形成されている。
As shown in FIG. 5, each
そして、図6(b)に示すように縦横方向に各0.1mmずつソルダレジスト4の空白部6の位置がずれることにより、斜線で示す各ランド3の有効面積は、0.3125mm2となってしまい、図5に示す従来例の有効面積に比較してその55.8%にまで減少してしまうことが確認された。
Then, as shown in FIG. 6B, the position of the
一方、図7は、本発明の実施例についてのランドとソルダレジストとの配置関係をより具体的に示した説明図である。そのうちの(a)は、ソルダレジスト23の位置がずれていない状態を、(b)は、ソルダレジスト23の位置がずれた状態をそれぞれ示す。 On the other hand, FIG. 7 is an explanatory view showing more specifically the positional relationship between the land and the solder resist in the embodiment of the present invention. Among them, (a) shows a state where the position of the solder resist 23 is not shifted, and (b) shows a state where the position of the solder resist 23 is shifted.
同図によれば、図5に示すと同様に縦(a)が1.4mmで、横(b)が0.4mmの長方形を呈する各ランド13は、隣接するランド13の中心位置相互間の間隔(c)を0.65mmとすることで形成されている。また、各ランド13は、その四隅にのみソルダレジストによるランド被覆部25が形成された状態で長円形を呈する空白部24内に配置される。このため、図7(a)の状態での各ランド13の有効面積は、a(縦)×b(横)である0.56mm2とほぼ同等な近似値となる。
As shown in FIG. 5, each
したがって、本発明方法を適用してソルダレジスト23からなるランド被覆層25を形成しようとした際に、図7(b)に示すように縦横方向に各0.1mmずつソルダレジスト23の空白部24の位置がずれることにより、斜線で示す各ランド13の有効面積は、0.47mm2となり、図5に示す有効面積に比較してその84%にまで減少はするものの、図6(b)に示す比較例(従来例)ほどにはその有効面積が減少しないことが確認された。
Therefore, when the
つまり、本発明方法を適用してソルダレジスト23を形成する場合には、ランド剥離に有効であるばかりでなく、ランド13自体のサイズを大きくしないでも搭載部品との接触面積を十分に確保することができることが確認された。
In other words, when the solder resist 23 is formed by applying the method of the present invention, not only is it effective for land peeling, but also a sufficient contact area with the mounted components is ensured without increasing the size of the
以上は、本発明を図示例に基づいて説明したものであり、その具体的な構成はこれに限定されるものではない。例えば、ソルダレジスト23は、紫外線硬化性樹脂被膜、感光性樹脂被膜およびラミネートフィルムなどからなるものであってもよい。また、ランド13の形状とソルダレジスト23側の空白部24の形状とは、ランド13と空白部24とを正対させた際に、該空白部24の外側にランド13の外縁部14の部分的領域を位置させることができるものでさえあれば、所望に応じ適宜選定することができる。
The above is the description of the present invention based on the illustrated example, and the specific configuration is not limited thereto. For example, the solder resist 23 may be made of an ultraviolet curable resin film, a photosensitive resin film, a laminate film, or the like. The shape of the
1 プリント配線板
2 ランド
3 外縁部
3a 外縁
4 ソルダレジスト
5 端縁
6 空白部
7 間隙
8 ランド被覆部
11 プリント配線板
12 プリント基板
13 ランド
14 外縁部
15 角部
16 弧状部
23 ソルダレジスト
24 空白部
25 ランド被覆部
DESCRIPTION OF
Claims (4)
前記ソルダレジストは、前記ランドの外縁部における部分的領域上に設けたランド被覆層を含めて一体形成することを特徴とするプリント配線板の製造方法。 In a method for manufacturing a printed wiring board, including a step of forming a land at a predetermined location on a printed circuit board, and a step of forming a solder resist on a predetermined area of the printed circuit board.
The method of manufacturing a printed wiring board, wherein the solder resist is integrally formed including a land coating layer provided on a partial region in an outer edge portion of the land.
A printed wiring board manufactured by the method for manufacturing a printed wiring board according to claim 1.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004203618A JP2006024858A (en) | 2004-07-09 | 2004-07-09 | Printed wiring board manufacturing method and printed wiring board |
KR1020050061478A KR20060049953A (en) | 2004-07-09 | 2005-07-08 | Manufacturing method of printed wiring board and printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004203618A JP2006024858A (en) | 2004-07-09 | 2004-07-09 | Printed wiring board manufacturing method and printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006024858A true JP2006024858A (en) | 2006-01-26 |
Family
ID=35797901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004203618A Pending JP2006024858A (en) | 2004-07-09 | 2004-07-09 | Printed wiring board manufacturing method and printed wiring board |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006024858A (en) |
KR (1) | KR20060049953A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066122A (en) * | 2009-09-16 | 2011-03-31 | Murata Mfg Co Ltd | Circuit board |
US8233288B2 (en) | 2007-04-24 | 2012-07-31 | Panasonic Corporation | Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board |
JP2017175018A (en) * | 2016-03-24 | 2017-09-28 | 東芝メモリ株式会社 | Semiconductor device |
WO2023230923A1 (en) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | Wiring substrate and preparation method therefor, back plate, and display device |
-
2004
- 2004-07-09 JP JP2004203618A patent/JP2006024858A/en active Pending
-
2005
- 2005-07-08 KR KR1020050061478A patent/KR20060049953A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8233288B2 (en) | 2007-04-24 | 2012-07-31 | Panasonic Corporation | Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board |
JP2011066122A (en) * | 2009-09-16 | 2011-03-31 | Murata Mfg Co Ltd | Circuit board |
JP2017175018A (en) * | 2016-03-24 | 2017-09-28 | 東芝メモリ株式会社 | Semiconductor device |
WO2023230923A1 (en) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | Wiring substrate and preparation method therefor, back plate, and display device |
Also Published As
Publication number | Publication date |
---|---|
KR20060049953A (en) | 2006-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4554873B2 (en) | Wiring board, electronic device, electronic component mounting method and manufacturing method | |
JP2008041995A (en) | Printed wiring board and method for manufacturing printed wiring board | |
CN104206034A (en) | Wiring board | |
US20070257355A1 (en) | Soldering structure of through hole | |
JP2011222742A (en) | Print circuit board, method for manufacturing the same, and method for mounting electronic components | |
JP2005012088A (en) | Multilayered circuit board and electronic equipment | |
US9814135B2 (en) | Printed wiring board and method for manufacturing the same | |
JP2006024858A (en) | Printed wiring board manufacturing method and printed wiring board | |
JP2011100912A (en) | Mounting structure of power semiconductor module on printed wiring board | |
JP2005044990A (en) | Land, manufacturing method, and mounting method for multilayer printed wiring board | |
JP2009135285A (en) | Method for manufacturing flexible printed wiring board, and flexible printed wiring board manufactured by the method | |
JP2008112862A (en) | Double-side printed wiring circuit board, electronic device, and method of manufacturing the double-side printed wiring circuit board | |
TW511403B (en) | Circuit board and electronic equipment using the same | |
JP2013187221A (en) | Bending reduction structure of printed circuit board and method for manufacturing circuit board | |
WO2005072032A1 (en) | Circuit board, mounting structure of circuit board, and mounting method for circuit board | |
JP4952904B2 (en) | Printed wiring board and motor control apparatus provided with the same | |
JP2009200234A (en) | Metal base substrate and method for manufacturing the same | |
JP2011135111A (en) | Method for forming frame ground of printed circuit board | |
JP2006287060A (en) | Circuit board and soldering structure of chip component | |
JP4735538B2 (en) | Electronics | |
JP2018101756A (en) | Electronic control device wiring board | |
JP2008124282A (en) | Solder printing mask | |
JP2007019150A (en) | Printed wiring board and printed circuit board | |
JP2007067147A (en) | Printed circuit board and its manufacturing method | |
JP2007194328A (en) | Printed-wiring board and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091216 |