JP2005308685A - 半導体装置の製造方法およびそれに用いられるテスト治具 - Google Patents

Abstract

【課題】 半導体装置の動作テストにおいて外部端子の狭ピッチ化に対応させることができる。
【解決手段】 ＢＧＡ１のボール電極５の配置に対応して複数の第１の接続端子が設けられた可撓性配線基板７と、前記第１の接続端子に電気的に接続する複数の第２の接続端子が設けられた中継基板８とからなるテスト治具６を準備し、可撓性配線基板７の前記第１の接続端子にＢＧＡ１のボール電極５を接続し、さらに可撓性配線基板７の測定端子７ｃにリード線１１を接続してＢＧＡ１の動作テストを行うことにより、中継基板８の前記第２の接続端子を、ＰＧＡ基板のようなピン構造ではなく、配線による簡単な構造で形成することができ、その結果、前記第２の接続端子をＢＧＡ１のボール電極５の狭ピッチ化に対応させることができる。
【選択図】 図１３

Description

本発明は、半導体装置の製造技術に関し、特に、半導体装置の外部端子の狭ピッチ化に対応し、かつ製造コストの低減化に適用して有効な技術に関する。

従来の半導体測定用治具は、半導体パッケージ装置に格子状に配列されたボール状電極端子の、近接する４つのボール状電極端子のほぼ中心部に対応する位置に選択的にコンタクトピンを４本ずつ配設する。そして、ソケットへの半導体パッケージ装置の搭載に応じて、ストッパ部材を下方向に移動させることにより、４本のコンタクトピンの先端部をそれぞれ開かせて、各コンタクトピンの先端部を、４つの異なるボール状電極端子とそれぞれ接触させる構成となっている（例えば、特許文献１参照）。
特開平１１−１８５９１２号公報（図２）

多ピン化を図った半導体装置の一例として、外部端子である複数のボール電極がパッケージ基板の裏面に格子状に配置されたＢＧＡ（Ball Grid Array)と呼ばれる半導体パッケージが知られている。

本発明者は、ＢＧＡの動作確認を行うテスト技術について検討を行った。

ＢＧＡの動作テストは、テスト用の実装製品用基板にＢＧＡを搭載した状態で行われるが、ＢＧＡでは、ボール電極が格子状に配置されているため、テスト時には、内側に配置されたボール電極に対してはテスト用測定端子をはんだ付けすることができない。

そこで、ＢＧＡ−実装基板間に配線基板からなる専用アダプタを取り付け、各外部端子に接続するテスト用電極を外側に引き出してテスト用測定端子をはんだ付けしてテストを行っている。

ところが、実装基板が小型電子機器に組み込まれる高密度実装基板の場合、専用アダプタの周辺には種々の電子部品が実装されており、リフローによって専用アダプタを電気的に接続させる際に、電子部品と専用アダプタとが接触してアダプタが取り付け出来ず、電子部品が破損するという問題が起こる。さらに、外部端子であるボール電極がはんだからなる場合、Ｐｂフリー化により、２２０℃ぐらいの高温で実装する必要が発生するため、電子部品への熱的影響が懸念される。

また、専用アダプタとして、セラミックＰＧＡ（Pin Grid Array) 用基板を採用することも考えられるが、セラミックＰＧＡ用基板のピンは、ＢＧＡのボール電極の狭ピッチ化に対応させて狭ピッチ化（例えば、0.５ｍｍピッチ）を図るのが困難であるとともに、セラミックＰＧＡ用基板は非常に高価であることが問題となる。

本発明の目的は、外部端子の狭ピッチ化に対応させることができる半導体装置の製造方法およびそれに用いられるテスト治具を提供することにある。

また、本発明の他の目的は、製造コストの低減化を図ることができる半導体装置の製造方法およびそれに用いられるテスト治具を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

すなわち、本発明は、表裏面に半導体装置の外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有するテスト治具を準備する工程と、前記テスト治具の前記第１の基板の前記第１の接続端子に前記半導体装置の前記外部端子が接続するように前記第１の基板上に前記半導体装置を配置し、さらに前記テスト治具の前記第２の基板の前記第２の接続端子が実装基板の端子に電気的に接続するように前記実装基板上に前記テスト治具を配置する工程と、前記テスト治具の前記第１の基板の前記複数の導体部にテスト用測定端子を接触させて前記半導体装置の電気的テストを行う工程とを有するものである。

また、本発明は、表裏面に半導体装置の外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

半導体装置の外部端子の配置に対応して複数の第１の接続端子が設けられた第１の基板と、複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とからなるテスト治具を準備し、第１の基板の第１の接続端子に半導体装置の外部端子を接続し、第２の基板の第２の接続端子が実装基板の端子に電気的に接続するようにし、さらに第１の基板の複数の導体部にテスト用測定端子を接触させて半導体装置の電気的テストを行うことにより、半導体装置の外部端子に第１の基板を介して電気的に接続させる第２の基板の第２の接続端子を、セラミックＰＧＡ基板のようなピン構造ではなく、配線による簡単な構造で形成することができる。その結果、第２の接続端子を半導体装置の外部端子の狭ピッチ化に対応させて配置させることができ、テスト治具を狭ピッチ化に容易に対応させることができる。また、第２の基板の基材を樹脂などの安価な材料で形成できるため、セラミックＰＧＡ基板に比較してテスト治具のコストを低減することができ、その結果、半導体装置の製造コストの低減化を図ることができる。

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態）
図１は本発明の実施の形態の半導体装置の製造方法で用いられるテスト治具の実装基板への実装構造の一例を示す概念図、図２は図１に示す半導体装置の構造の一例を示す平面図、図３は半導体装置の本体幅方向の構造の一例を示す側面図、図４は半導体装置の本体長手方向の構造の一例を示す側面図、図５は半導体装置の構造の一例を示す裏面図、図６は図１に示すテスト治具における第１の基板の構造の一例を示す平面図、図７は図１に示すテスト治具における第２の基板の構造の一例を示す部分断面図、図８は図７に示す第２の基板の構造の一例を示す平面図、図９は図７に示す第２の基板の構造の一例を示す拡大部分斜視図、図１０は図１に示すテスト治具における第２の基板の実装基板への実装方法の一例を示す部分側面図、図１１は図１に示すテスト治具における第１の基板の第２の基板上への搭載方法の一例を示す部分側面図、図１２は図１に示すテスト治具における半導体装置の第１の基板への接続方法の一例を示す部分概念図、図１３は図１に示すテスト治具を用いた半導体装置の動作確認テスト時の構造の一例を示す部分断面図、図１４は本発明の実施の形態の半導体装置の製造方法で用いられる変形例のテスト治具の実装基板への実装構造を示す概念図、図１５は変形例のテスト治具における第２の基板の構造を示す部分断面図、図１６は変形例のテスト治具における第２の基板の構造を示す平面図、図１７は図１６に示す第２の基板における給電線の配線パターンの一例を示す平面図、図１８は変形例のテスト治具における第２の基板の構造を示す拡大部分斜視図である。

本実施の形態は、半導体装置の製造方法において、組み立て完了後の半導体装置の動作テストに関するものであり、本実施の形態の動作テストでは、図１に示すように、半導体装置をテスト治具６を介して実装基板９に実装してテストを行う。

なお、動作テストで使用される実装基板９は、実際の製品と同様のものであり、したがって、部品配置も製品と同様であり、実装基板９が、携帯電話機などの小型電子機器に組み込まれるものである場合には、高密度実装が施された基板となる。そのため、高密度実装の実装基板９では、実装基板９のＢＧＡ１を実装する領域の周辺には、図１に示すように、チップ部品などの電子部品１０が複数実装されている。

本実施の形態でテスト治具６を使用して動作テストが行われる半導体装置は、例えば、図２〜図５に示すようなＢＧＡ１である。すなわち、前記半導体装置は、複数の外部端子が格子状に配置された比較的多ピンのものであり、本実施の形態では、前記半導体装置の一例としてＢＧＡ１を取り上げて説明する。

ＢＧＡ１は、図２〜図５に示すように、その表面４ａ上に半導体チップ２が搭載され、かつ半導体チップ２の表面電極と電気的に接続されたパッケージ基板４と、パッケージ基板４の裏面４ｂに設けられ、かつ格子状に配置された複数の外部端子であるボール電極５と、パッケージ基板４の表面側に形成され、かつ半導体チップ２を封止用樹脂によって封止する封止体３とからなる。

なお、ボール電極５は、例えば、はんだによって形成され、また、封止体３は、例えば、エポキシ系の封止用樹脂を熱硬化させて形成したものである。さらに、半導体チップ２は、例えば、シリコンによって形成され、その主面には、半導体素子と表面電極とが形成されており、前記表面電極とこれに対応する外部端子とが電気的に接続されている。図２〜図５に示すＢＧＡ１は、一例として、９０ピンの場合の構造を示している。

次に、本実施の形態のテスト治具６について説明する。

テスト治具６は、格子状に配置された複数のボール電極５を有するＢＧＡ１の製造に用いられるものであり、表裏面にＢＧＡ１のボール電極５の配置に対応して複数のランド（第１の接続端子）７ａが設けられているとともに、それぞれ複数のランド７ａと配線部７ｂを介して電気的に接続し、かつ外方に向かって延在する複数の導体部である測定端子７ｃを有する可撓性配線基板（第１の基板）７と、表裏面に複数のランド７ａそれぞれに電気的に接続する複数のスルーホール端子（第２の接続端子）８ｂが設けられた第２の基板である中継基板８とから構成され、動作テスト時には、図１に示すように、実装基板９上に中継基板８を配置し、さらに中継基板８上に可撓性配線基板７を配置し、この可撓性配線基板７上にＢＧＡ１を搭載してテストを行う。

まず、第１の基板である可撓性配線基板７について説明すると、図６に示すように、中央部にＢＧＡ１のボール電極５の配置に対応して複数のランド７ａが格子状に配置されており、さらにその両側に各ランド７ａに接続する配線パーンである複数の配線部７ｂがそれぞれ外側に向かって延在して配置され、かつ各配線部７ｂの端部には、それぞれ測定端子７ｃが接続されている。すなわち、ＢＧＡ１のボール電極５に接続する各ランド７ａを配線部７ｂによって両端に向けて外側に引き出しており、基板本体の両端部に複数の測定端子７ｃが配置されている。

これにより、ＢＧＡ１の動作テストを行う際には、テスト用測定端子を各測定端子７ｃに容易に接続することが可能になる。

なお、各ランド７ａは、可撓性配線基板７の表面７ｄと裏面７ｅにそれぞれ露出して設けられており、表面側のランド７ａと裏面側のランド７ａは電気的に接続されている。

また、可撓性配線基板７は、薄膜のフィルム材などによって形成され、このフィルム上にランド７ａ、配線部７ｂおよび測定端子７ｃが薄い銅パターンなどによって形成されたものである。したがって、折り曲げることも可能な可撓性を有しており、可撓性配線基板７は、例えば、フレキシブル配線基板である。

一方、第２の基板である中継基板８は、図７に示すように、樹脂などからなる基材８ａの表面８ｄと裏面８ｅに、第２の接続端子であるスルーホール端子８ｂが複数設けられたものであり、図７および図９に示すように、表面側のスルーホール端子８ｂと裏面側のスルーホール端子８ｂが内部のスルーホール配線８ｃを介して電気的に接続されている。

図８に示すように、複数のスルーホール端子８ｂは、ＢＧＡ１のボール電極５の配置に対応して格子状に配置されている。

また、ＢＧＡ１の動作テストを行う際には、実装基板９は、実際の製品と同様の部品配置のものを使用する。したがって、図１に示すように、実装基板９のＢＧＡ１を実装する領域の周辺には、チップ部品などの電子部品１０が複数実装されている。これにより、中継基板８は、その平面方向が、ＢＧＡ１の本体と同じ大きさのものが好ましい。

一方、可撓性配線基板７は、ＢＧＡ１のボール電極５に対応して格子状に配置された複数のランド７ａをその両側の外側に配線部７ｂによって引き出しているため、ＢＧＡ１の本体よりその対向する一方向に対して長く迫り出した大きさとなっている。

したがって、図１に示すように、中継基板８上に可撓性配線基板７を配置した際に、可撓性配線基板７の端部などが電子部品１０に接触しないように、中継基板８の厚さ（Ｈ）は、チップ部品などの電子部品１０の高さより厚く形成されている。例えば、ＢＧＡ１の周辺に実装される電子部品１０の高さが、1.５ｍｍの場合、中継基板８の厚さ（Ｈ）を、1.６ｍｍ以上にすることにより、可撓性配線基板７を中継基板８上に配置した際の可撓性配線基板７と電子部品１０との接触を防ぐことができる。

次に、図１０〜図１２に示す実装基板９へのテスト治具６の実装方法について説明する。

まず、実装基板９の端子上にペースト状の導電性接着剤を塗布し、図１０に示すように、その上に第２の基板である中継基板８を位置決めして配置する。その後、リフローまたはベーク炉に通すなどして実装基板９と中継基板８とを電気的に接続する。

続いて、図１１に示すように、中継基板８の表面８ｄにフラックスを塗布し、そこに第１の基板である可撓性配線基板７を位置決めして配置する。位置決め後、リフローまたはベーク炉に通すなどして中継基板８と可撓性配線基板７とを電気的に接続する。

その後、図１２に示すように、可撓性配線基板７の表面７ｄのランド７ａに導電性接着剤を塗布し、そこにＢＧＡ１を位置決めして配置する。すなわち、ＢＧＡ１のボール電極５とこれに対応する可撓性配線基板７のランド７ａとを位置決めして可撓性配線基板７上にＢＧＡ１を配置する。位置決め後、リフローまたはベーク炉に通すなどしてＢＧＡ１と可撓性配線基板７とを電気的に接続する。

次に、図１３を用いて本実施の形態の半導体装置の製造方法について説明する。図１３は、実装基板９が、携帯電話機などの小型電子機器に組み込まれている場合に、製品の使用状況と同じ条件でＢＧＡ１の動作テストを行う際のテスト方法を示すものである。

まず、第１の基板である可撓性配線基板７と第２の基板である中継基板８とからなるテスト治具６を準備し、さらに、図１０〜図１２に示すテスト治具６の実装方法により、実装基板９上にテスト治具６およびＢＧＡ１を実装する。

その後、可撓性配線基板７の複数の測定端子７ｃにテスト用測定端子を接触させてＢＧＡ１の電気的テストを行う。ここでは、図１３に示すように可撓性配線基板７の測定端子７ｃに、例えば、オシロスコープなどの測定器に接続されたテスト用測定端子であるリード線１１をはんだ付けし、これにより、リード線１１を介して信号を伝達してＢＧＡ１の電気的テスト（動作テスト）を行う。

なお、実装基板９が小型電子機器に組み込まれており、かつ製品の使用状況と同じ条件でＢＧＡ１の動作テストを行わなければならない場合、図１３に示すように、筐体１２を閉じた状態で動作テストを行うことになる。このような場合、本実施の形態のテスト治具６では、第１の基板として可撓性配線基板７を採用していることにより、可撓性配線基板７を折り曲げて使用することが可能であり、したがって、狭い領域にテスト治具６を配置して動作テストを行わなければならない場合であってもテスト治具６の配置が可能となり、動作テストを行うことができる。

次に、本実施の形態の変形例のテスト治具６について説明する。

図１４は変形例のテスト治具６の構造を示すものであり、第２の基板である中継基板８の表面８ｄおよび裏面８ｅに、複数のスルーホール端子８ｂに電気的に接続する複数の突起端子８ｆが設けられており、中継基板８上に可撓性配線基板７を配置する際に、この突起端子８ｆを可撓性配線基板７と係合させて中継基板８と可撓性配線基板７との間の位置決めを容易に、かつ高精度に行って可撓性配線基板７を配置するものである。

すなわち、変形例のテスト治具６の中継基板８には、その表裏両面に、図１５に示すように、複数のスルーホール端子８ｂそれぞれに電気的に接続する突起端子８ｆが複数設けられている。その際、基材８ａおよびスルーホール端子８ｂは、絶縁性のソルダレジスト８ｇによって覆われており、複数の突起端子８ｆのみが露出している。そして、これら複数の突起端子８ｆは、ソルダレジスト面から外側に突出して設けられている。

なお、これらの突起端子８ｆは、スルーホール端子８ｂにＮｉ−Ａｕめっきを成長させる方法で形成する。ここでは、図１７に示す給電線８ｈから給電を行い、電解めっき法によってＮｉ−Ａｕめっきを成長させて突起端子８ｆを形成する。例えば、突起端子８ｆのソルダレジスト面からの突起高さが、２５〜３０μｍとなるようにＮｉ−Ａｕめっきを成長させる。

これらの突起端子８ｆを設けたことにより、中継基板８を実装基板９に実装する際や、中継基板８上に可撓性配線基板７を搭載する際に、突起端子８ｆを位置決めとして利用することができる。例えば、可撓性配線基板７のランド７ａの中央の開口部に中継基板８の突起端子８ｆを係合させることにより、可撓性配線基板７と中継基板８の間で容易に、かつ高精度に位置決めを行うことができるとともに、両者を確実に電気的に接続することができる。

なお、スルーホール端子８ｂにおけるスルーホール配線８ｃと突起端子８ｆは、図１６および図１８に示すように、例えば、半ピッチずれて配置されている。ただし、突起端子８ｆは、スルーホール配線８ｃとずれて配置されることなく、スルーホール配線８ｃの上部に設けられていてもよい。さらに、突起端子８ｆは、必ずしも中継基板８の表裏両面に設けられていなくてもよく、表面８ｄもしくは裏面８ｅの何れか一方に設けられていればよいが、可撓性配線基板７との位置決めは、そのランド７ａの開口部を利用することにより容易に行えるため、少なくとも表面８ｄ側には突起端子８ｆを有していることが好ましい。

本実施の形態の半導体装置の製造方法およびそれに用いられるテスト治具によれば、ＢＧＡ１のボール電極５の配置に対応して複数のランド７ａが設けられた可撓性配線基板７と、複数のランド７ａそれぞれに電気的に接続する複数のスルーホール端子８ｂが設けられた中継基板８とからなるテスト治具６を準備し、可撓性配線基板７のランド７ａにＢＧＡ１のボール電極５を接続し、中継基板８のスルーホール端子８ｂが実装基板９の端子に電気的に接続するようにし、さらに可撓性配線基板７の複数の測定端子７ｃにリード線１１を接続してＢＧＡ１の電気的テスト（動作テスト）を行うことにより、ＢＧＡ１のボール電極５に可撓性配線基板７を介して電気的に接続させる中継基板８のスルーホール端子８ｂを、セラミックＰＧＡ基板のようなピン構造ではなく、配線による簡単な構造で形成することができる。

その結果、スルーホール端子８ｂをＢＧＡ１のボール電極５の狭ピッチ化に対応させて配置させることができ、したがって、テスト治具６を狭ピッチ化に容易に対応させることができる。

また、中継基板８の基材８ａは、樹脂などの安価な材料で形成できるため、セラミックＰＧＡ基板に比較してテスト治具６のコストを低減することができる。さらに、可撓性配線基板７としては、汎用のＢＧＡテスト用のフレキシブル配線基板を利用することが可能であるため、テスト治具６をさらに安価に形成することができる。

その結果、ＢＧＡ１の製造コストの低減化を図ることができる。

さらに、可撓性配線基板７を、直接ではなく中継基板８を介して実装基板９に電気的に接続させるため、テストの作業効率を向上させることができる。

また、中継基板８を、実装基板９に対してはんだ付けではなく、導電性接着剤などを用いて電気的に接続させることにより、加熱温度をはんだのリフロー温度に比較して低くすることができ、周辺の電子部品１０に与える熱的負荷を軽減することができる。

また、可撓性配線基板７を、中継基板８を介してその上に配置するため、中継基板８の厚さの分だけ可撓性配線基板７が実装基板９から離れるため、可撓性配線基板７とその周辺の電子部品１０との接触を阻止することができる。これにより、電子部品１０が破損することを防止できる。

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、テスト治具６の第１の基板として、折り曲げることが可能な可撓性配線基板７を採用する場合を説明したが、前記第１の基板は、必ずしも折り曲げられなくてもよく、比較的硬質な配線基板を採用してもよい。

また、前記実施の形態では、ＢＧＡ１のピン数が９０ピンの場合を例に取り上げて説明したが、ＢＧＡ１のピン数は、特に限定されるものではない。

さらに、前記実施の形態では、半導体装置が、ＢＧＡ１の場合を一例として説明したが、前記半導体装置は、複数の外部端子が格子状に配置されているものであれば、ＢＧＡ１以外のものであってもよく、例えば、ＬＧＡ（Land Grid Array)などの他の半導体装置であってもよい。

本発明は、半導体製造技術およびテスト技術に好適である。

本発明の実施の形態の半導体装置の製造方法で用いられるテスト治具の実装基板への実装構造の一例を示す概念図である。 図１に示す半導体装置の構造の一例を示す平面図である。 図１に示す半導体装置の本体幅方向の構造の一例を示す側面図である。 図１に示す半導体装置の本体長手方向の構造の一例を示す側面図である。 図１に示す半導体装置の構造の一例を示す裏面図である。 図１に示すテスト治具における第１の基板の構造の一例を示す平面図である。 図１に示すテスト治具における第２の基板の構造の一例を示す部分断面図である。 図７に示す第２の基板の構造の一例を示す平面図である。 図７に示す第２の基板の構造の一例を示す拡大部分斜視図である。 図１に示すテスト治具における第２の基板の実装基板への実装方法の一例を示す部分側面図である。 図１に示すテスト治具における第１の基板の第２の基板上への搭載方法の一例を示す部分側面図である。 図１に示すテスト治具における半導体装置の第１の基板への接続方法の一例を示す部分概念図である。 図１に示すテスト治具を用いた半導体装置の動作確認テスト時の構造の一例を示す部分断面図である。 本発明の実施の形態の半導体装置の製造方法で用いられる変形例のテスト治具の実装基板への実装構造を示す概念図である。 図１４に示す変形例のテスト治具における第２の基板の構造を示す部分断面図である。 図１４に示す変形例のテスト治具における第２の基板の構造を示す平面図である。 図１６に示す第２の基板における給電線の配線パターンの一例を示す平面図である。 図１４に示す変形例のテスト治具における第２の基板の構造を示す拡大部分斜視図である。

符号の説明

１ ＢＧＡ（半導体装置）
２ 半導体チップ
３ 封止体
４ パッケージ基板
４ａ 表面
４ｂ 裏面
５ ボール電極（外部端子）
６ テスト治具
７ 可撓性配線基板（第１の基板）
７ａ ランド（第１の接続端子）
７ｂ 配線部
７ｃ 測定端子（導体部）
７ｄ 表面
７ｅ 裏面
８ 中継基板（第２の基板）
８ａ 基材
８ｂ スルーホール端子（第２の接続端子）
８ｃ スルーホール配線
８ｄ 表面
８ｅ 裏面
８ｆ 突起端子
８ｇ ソルダレジスト
８ｈ 給電線
９ 実装基板
１０ 電子部品
１１ リード線（テスト用測定端子）
１２ 筐体

Claims (5)

1. 複数の外部端子を有する半導体装置の製造方法であって、
   （ａ）表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有するテスト治具を準備する工程と、
   （ｂ）前記テスト治具の前記第１の基板の前記第１の接続端子に前記半導体装置の前記外部端子が接続するように前記第１の基板上に前記半導体装置を配置し、さらに前記テスト治具の前記第２の基板の前記第２の接続端子が実装基板の端子に電気的に接続するように前記実装基板上に前記テスト治具を配置する工程と、
   （ｃ）前記テスト治具の前記第１の基板の前記複数の導体部にテスト用測定端子を接触させて前記半導体装置の電気的テストを行う工程とを有することを特徴とする半導体装置の製造方法。
2. 格子状に配置された複数の外部端子を有する半導体装置の製造方法であって、
   （ａ）表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する可撓性配線基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有するテスト治具を準備する工程と、
   （ｂ）前記テスト治具の前記可撓性配線基板の前記第１の接続端子に前記半導体装置の前記外部端子が接続するように前記可撓性配線基板上に前記半導体装置を配置し、さらに前記テスト治具の前記第２の基板の前記第２の接続端子が実装基板の端子に電気的に接続するように前記実装基板上に前記テスト治具を配置する工程と、
   （ｃ）前記テスト治具の前記可撓性配線基板の前記複数の導体部にテスト用測定端子を接触させて前記半導体装置の電気的テストを行う工程とを有することを特徴とする半導体装置の製造方法。
3. 格子状に配置された複数の外部端子を有する半導体装置の製造方法であって、
   （ａ）表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられ、前記表裏面のうちの少なくとも表面に前記複数の第２の接続端子それぞれに電気的に接続する複数の突起端子が設けられかつ前記突起端子によって前記第１の基板と係合して配置された第２の基板とを有するテスト治具を準備する工程と、
   （ｂ）前記テスト治具の前記第１の基板の前記第１の接続端子に前記半導体装置の前記外部端子が接続するように前記第１の基板上に前記半導体装置を配置し、さらに前記テスト治具の前記第２の基板の前記突起端子が実装基板の端子に電気的に接続するように前記実装基板上に前記テスト治具を配置する工程と、
   （ｃ）前記テスト治具の前記第１の基板の前記複数の導体部にテスト用測定端子を接触させて前記半導体装置の電気的テストを行う工程とを有することを特徴とする半導体装置の製造方法。
4. 複数の外部端子を有する半導体装置の製造方法に用いられるテスト治具であって、
   表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する第１の基板と、
   表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有することを特徴とするテスト治具。
5. 格子状に配置された複数の外部端子を有する半導体装置の製造方法に用いられるテスト治具であって、
   表裏面に前記半導体装置の前記外部端子の配置に対応して複数の第１の接続端子が設けられ、それぞれ前記複数の第１の接続端子と電気的に接続しかつ外方に向かって延在する複数の導体部を有する可撓性配線基板と、
   表裏面に前記複数の第１の接続端子それぞれに電気的に接続する複数の第２の接続端子が設けられた第２の基板とを有することを特徴とするテスト治具。

Images