JP2005221656A - 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ - Google Patents

Abstract

【課題】 ＰＤＰのような容量性負荷の駆動装置として、電力回収に要する時間を短く維持したまま電力回収に伴うスイッチング損失を低減する駆動装置、を提供する。
【解決手段】 パルス発生部(1)は直流電圧(Vs)をパルス電圧(Vp)に変換し、ＰＤＰ(20)の維持電極(X)と走査電極(Y)とに対し印加する。パルス電圧(Vp)の立ち上がりと立ち下がりとに合わせ、電力回収部(2X、2Y)の回収スイッチ素子(Q3X、Q4X、Q3Y、Q4Y)がオンオフし、回収インダクタ(LX、LY)を回収コンデンサ(CX、CY)に接続する。そのとき、その回収インダクタとパネル容量(Cp)とが共振する。例えばハイサイド回収スイッチ素子(Q3X)のターンオン時、ハイサイド補助スイッチ素子(Q5X)がオンし、ハイサイド補助インダクタ(L1X)とハイサイド補助コンデンサ(C1X)とが共振する。その共振電流(IL1X)がボディダイオードを流れる状態で、ハイサイド回収スイッチ素子(Q3X)がオンする。
【選択図】 図2

Description

本発明は、容量性負荷（例えばプラズマディスプレイパネル（ＰＤＰ））に対しパルス電圧を印加するための駆動装置に関する。特に、そのパルス電圧の印加時に容量性負荷の充放電に要する電力を回収するための電力回収部、を含む駆動装置に関する。

プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置であり、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。
プラズマディスプレイの表示部分、すなわち、プラズマディスプレイパネル（ＰＤＰ）は、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に、輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。

ＡＣ型ＰＤＰは例えば三電極面放電型構造を有する。その構造では、ＰＤＰの背面基板上にアドレス電極がパネルの縦方向に配置され、ＰＤＰの前面基板上に維持電極と走査電極とが交互に、かつパネルの横方向に配置される。アドレス電極と走査電極とは一般に、一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対及びアドレス電極の交差点には放電セルが設置される。放電セルの表面には、電極を保護するための層（保護層）と、蛍光物質を含む層（蛍光層）とが設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極間に対するパルス電圧の印加によりそのガスは放電し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして、放電セルが発光する。

プラズマディスプレイによるテレビ画像の表示方式としては一般に、サブフィールド方式が採用される。サブフィールド方式では、一フィールドが複数のサブフィールドに分けられる。サブフィールドはアドレス期間と放電維持期間とを順に含む。
アドレス期間では、走査パルス電圧が走査電極に対し、順次印加される。走査パルス電圧の印加と同時に、信号パルス電圧がアドレス電極に対し印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加され、かつ信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電によりその放電セル表面の保護層には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が、例えば全ての維持電極に対し同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルではガスによる放電が維持され、発光が生じる。

放電維持パルス電圧、走査パルス電圧、及び信号パルス電圧はそれぞれ、個別のパルス発生部により発生する。特に信号パルス電圧については映像信号に基づき、例えば印加先のアドレス電極及びパルス電圧の高さ又は幅が決定される。その結果、ＰＤＰには映像信号に対応する映像が再現される。

ＡＣ型ＰＤＰでは放電セルの発光が壁電荷の蓄積を要する。このようにＰＤＰは一般に容量性負荷である。ＰＤＰでは更に、例えば三電極面放電型構造のように、多数の電極がパネル上を縦横に走り、かつ互いに近接する。従って、ＰＤＰは浮遊容量が大きい。特に維持電極と走査電極との間の浮遊容量（以下、パネル容量という）が大きい。ＰＤＰの維持電極と走査電極とに対しパルス電圧が印加されるとき、パネル容量が充放電される。その充電電流及び放電電流により、ＰＤＰ駆動装置の回路素子、ＰＤＰの維持電極と走査電極、及びリード線のそれぞれの抵抗で電力が消費される。その消費電力はＰＤＰの発光には寄与せず、すなわち無効電力である。ＰＤＰのサイズが大きいほど、維持電極及び走査電極の長さが大きくかつ数が多いので、パネル容量が大きい。それ故、ＰＤＰの大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。

上記の無効電力の削減を目的とするＰＤＰ駆動装置としては、従来、例えば以下のような電力回収回路を含むものが知られる（特許文献１参照）。電力回収回路は、以下に説明する通り、ＰＤＰに対しパルス電圧が印加されるとき、パネル容量の充放電に要する電力を回収する。更に、その回収された電力を別のパルス電圧の印加時、パネル容量の充放電に再利用する。それにより、ＰＤＰの駆動時の損失が低減する。

図7は、上記のＰＤＰ駆動装置110とＰＤＰ20との等価回路図である。そのＰＤＰ駆動装置110は、パルス発生部1と、二つの相似な電力回収部102X、102Yとを有する。
パルス発生部1は例えばフルブリッジ型インバータであり、四つの主スイッチ素子Q1X、Q2X、Q1Y、Q2Yを含む。主スイッチ素子Q1X、Q2X、Q1Y、Q2Yは例えばｎチャネル型ＭＯＳＦＥＴである。パルス発生部1の入力端子Iには所定の直流電圧Vsが印加される。パルス発生部1の二つの出力端子J1X、J1Yはそれぞれ、ＰＤＰ20の維持電極Xと走査電極Yとに接続される。ここで、ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。

第一の電力回収部102Xは、第一の回収コンデンサCX、第一のハイサイド回収スイッチ素子Q3X、第一のローサイド回収スイッチ素子Q4X、第一のハイサイドダイオードD1X、第一のローサイドダイオードD2X、及び第一の回収インダクタLXを含む。二つの回収スイッチ素子Q3X、Q4Xは例えばｎチャネル型ＭＯＳＦＥＴである。第一のハイサイド回収スイッチ素子Q3Xのソースは第一のハイサイドダイオードD1Xのアノードへ接続される。第一のハイサイドダイオードD1Xのカソードは第一のローサイドダイオードD2Xのアノードへ接続される。第一のローサイドダイオードD2Xのカソードは第一のローサイド回収スイッチ素子Q4Xのドレインへ接続される。第一の回収コンデンサCXの一端は接地され、他端は第一のハイサイド回収スイッチ素子Q3Xのドレインと第一のローサイド回収スイッチ素子Q4Xのソースとに接続される。第一の回収コンデンサCXの容量はＰＤＰ20のパネル容量Cpより十分に大きい。第一の回収コンデンサCXの両端電圧は直流電圧Vsの半値Vs／2と実質的に等しく維持される。第一の回収インダクタLXは、パルス発生部1の第一の出力端子J1X、及び第一のハイサイドダイオードD1Xと第一のローサイドダイオードD2Xとの接続点J2Xの間に接続される。
第二の電力回収部102Yの回路構成は、第二の回収インダクタLYの一端がパルス発生部1の第二の出力端子J1Yへ接続される点を除き、第一の電力回収部102Xの回路構成と全く同様である。

パルス発生部1では、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとの対、及び第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとの対が交互にオンオフする。それにより、パネル容量Cpに対する印加電圧Vpの極性が周期的に反転する。すなわち、一定周期の交流パルス電圧がパネル容量Cpに対し印加される。

パルス電圧の立ち上がりと立ち下がりとではパネル容量Cpが充放電される。電力回収部102X、102Yの回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yは、パルス電圧の立ち上がりと立ち下がりとに合わせてオンオフする。それにより、回収インダクタLX、LYのいずれかが同じ電力回収部の回収コンデンサCX又はCYに接続される。そのとき、その回収インダクタ（LX又はLY）とパネル容量Cpとが共振する。その結果、互いに接続される回収コンデンサ（CX又はCY）とパネル容量Cpとの間で電力が効率良く交換される。従って、その共振期間中、ＰＤＰ駆動装置110の回路素子、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。

図8は、パルス発生部1と二つの電力回収部102X、102Yとの各部分での電圧／電流変化を示す波形図である。
パルス発生部1の四つの主スイッチ素子Q1X、Q2X、Q1Y、Q2Y、第一の電力回収部102Xの二つの回収スイッチ素子Q3X、Q4X、及び第二の電力回収部102Yの二つの回収スイッチ素子Q3Y、Q4Yのそれぞれのゲートに対し、八つの制御信号CTRL1X、CTRL2X、CTRL1Y、CTRL2Y、CTRL3X、CTRL4X、CTRL3Y、CTRL4Yが送出される。それぞれのスイッチ素子は受信される制御信号に従い、オンオフする。図8では、制御信号が高電位に遷移する（アサートされる）とき対応するスイッチ素子がオンし、制御信号が低電位に遷移する（ネゲートされる）とき対応するスイッチ素子がオフする。

パルス発生部1と二つの電力回収部102X、102Yとのスイッチング動作は、パルス電圧Vpの一周期当たり次の八つのモードI〜VIII（図8参照）に分けられる。
＜モードI＞
全てのスイッチ素子がオフ状態に維持され、パネル容量Cpの両端電圧Vpが零と実質的に等しく維持される。

＜モードII＞
第二のローサイド主スイッチ素子Q2Yと第一のハイサイド回収スイッチ素子Q3Xとがオンする。ここで、第二のローサイド主スイッチ素子Q2Yでは、両端電圧が零と実質的に等しいのでスイッチング損失が生じない。そのスイッチングにより、接地端子→第一の回収コンデンサCX→第一のハイサイド回収スイッチ素子Q3X→第一のハイサイドダイオードD1X→第一の回収インダクタLX→パネル容量Cp→第二のローサイド主スイッチ素子Q2Y→接地端子のループが導通する（図7参照）。そのとき、第一の回収インダクタLXとパネル容量Cpとの直列回路が第一の回収コンデンサCXから電圧Vs／2を印加され、共振する。その共振電流ILXが上記のループを、上記の順序の向きに流れる。更に、維持電極Xの電位VXが上昇する。一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。共振電流ILXが零まで実質的に減衰するとき、第一のハイサイドダイオードD1Xがオフする。それと同時に、パネル容量Cpの両端電圧Vpが実質的に正のピーク値Vsまで達する。

＜モードIII＞
第一のハイサイド回収スイッチ素子Q1Xがオフし、第一のハイサイド主スイッチ素子Q1Xがオンする。そのとき、維持電極Xの電位VXが入力端子Iの電位Vsと実質的に等しく維持される。従って、パネル容量Cpの両端電圧Vpが正のピーク値Vsと実質的に等しく固定される。ここで、第一のハイサイド主スイッチ素子Q1Xでは、両端電圧が零と実質的に等しいのでスイッチング損失が生じない。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力が外部から入力端子Iを通し供給される。

＜モードIV＞
第一のハイサイド主スイッチ素子Q1Xがオフされ、第二のローサイド主スイッチ素子Q2Yと第一のローサイド回収スイッチ素子Q4Xとがオンする。そのスイッチングにより、接地端子→第一の回収コンデンサCX→第一のローサイド回収スイッチ素子Q4X→第一のローサイドダイオードD2X→第一の回収インダクタLX→パネル容量Cp→第二のローサイド主スイッチ素子Q2Y→接地端子のループが導通する（図7参照）。そのとき、第一の回収インダクタLXとパネル容量Cpとの直列回路が第一の回収コンデンサCXから電圧Vs／2を印加され、共振する。その共振電流ILXが上記のループを、上記の順序とは逆向きに流れる。更に、維持電極Xの電位VXが降下する。一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが降下する。共振電流ILXが実質的に零まで減衰するとき、第一のローサイドダイオードD2Xがオフする。それと同時に、パネル容量Cpの両端電圧Vpが実質的に零まで達する。

＜モードV＞
全てのスイッチ素子がオフ状態に維持され、パネル容量Cpの両端電圧Vpが零と実質的に等しく維持される。
＜モードVI＞
第一のローサイド主スイッチ素子Q2Xと第二のハイサイド回収スイッチ素子Q3Yとがオンする。ここで、第一のローサイド主スイッチ素子Q2Xでは、両端電圧が零と実質的に等しいのでスイッチング損失が生じない。そのスイッチングにより、接地端子→第二の回収コンデンサCY→第二のハイサイド回収スイッチ素子Q3Y→第二のハイサイドダイオードD1Y→第二の回収インダクタLY→パネル容量Cp→第一のローサイド主スイッチ素子Q2X→接地端子のループが導通する（図7参照）。そのとき、第二の回収インダクタLYとパネル容量Cpとの直列回路が第二の回収コンデンサCYから電圧Vs／2を印加され、共振する。その共振電流ILYが上記のループを、上記の順序の向きに流れる。更に、走査電極Yの電位VYが上昇する。一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが降下する。共振電流ILYが実質的に零まで減衰するとき、第二のハイサイドダイオードD1Yがオフする。それと同時に、パネル容量Cpの両端電圧Vpが実質的に負のピーク値−Vsまで達する。

＜モードVII＞
第二のハイサイド回収スイッチ素子Q3Yがオフし、第二のハイサイド主スイッチ素子Q1Yがオンする。そのとき、走査電極Yの電位VYが入力端子Iの電位Vsと実質的に等しく維持される。従って、パネル容量Cpの両端電圧Vpが、負のピーク値−Vsと実質的に等しく固定される。ここで、第二のハイサイド主スイッチ素子Q1Yでは、両端電圧が零と実質的に等しいのでスイッチング損失が生じない。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力が外部から入力端子Iを通し供給される。

＜モードVIII＞
第二のハイサイド主スイッチ素子Q1Yがオフされ、第一のローサイド主スイッチ素子Q2Xと第二のローサイド回収スイッチ素子Q4Yとがオンする。そのスイッチングにより、接地端子→第二の回収コンデンサCY→第二のローサイド回収スイッチ素子Q4Y→第二のローサイドダイオードD2Y→第二の回収インダクタLY→パネル容量Cp→第一のローサイド主スイッチ素子Q2X→接地端子のループが導通する（図7参照）。そのとき、第二の回収インダクタLYとパネル容量Cpとの直列回路が第二の回収コンデンサCYから電圧Vs／2を印加され、共振する。その共振電流ILYが上記のループを、上記の順序とは逆向きに流れる。更に、走査電極Yの電位VYが降下する。一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。共振電流ILYが実質的に零まで減衰するとき、第二のローサイドダイオードD2Yがオフする。それと同時に、パネル容量Cpの両端電圧Vpが実質的に零まで達する。

モードIIで第一の回収コンデンサCXからパネル容量Cpへ供給される電力は、モードIVでパネル容量Cpから第一の回収コンデンサCXへ回収される。モードVIで第二の回収コンデンサCYからパネル容量Cpへ供給される電圧は、モードVIIIでパネル容量Cpから第二の回収コンデンサCYへ回収される。こうして、パルス電圧の立ち上がり及び立ち下がりではＰＤＰのパネル容量と回収インダクタとが共振し、パネル容量と回収コンデンサとの間で電力が効率良く交換される。すなわち、パルス電圧の印加時、パネル容量の充放電に起因する無効電力が低減する。

特開昭６３−１０１８９７号公報

上記のＰＤＰ駆動装置のような従来の容量性負荷駆動装置では回収スイッチ素子のターンオン（オフ状態からオン状態への遷移）時、次のようなスイッチング損失が生じた。図9は、モードIからモードIIへの過渡期間（図8参照）での第一のハイサイド回収スイッチ素子Q3Xのドレイン−ソース間電圧Vdsと共振電流ILXとの変化を示す拡大波形図である。図9では、実線が共振電流ILXを示し、破線がドレイン−ソース間電圧Vdsを示す。モードIからモードIIへの過渡期間では、ドレイン−ソース間電圧Vdsが十分大きい状態で第一のハイサイド回収スイッチ素子Q3Xがターンオン動作を行う。その結果、図9に示される斜線部のように、ドレイン−ソース間電圧Vdsの波形と共振電流ILXの波形とが重なる。その重なりの面積に比例する電力が例えば熱として放散される。こうして、スイッチング損失が生じた。
同様なスイッチング損失が、モードIIIからモードIVへの過渡期間では第一のローサイド回収スイッチ素子Q4Xで、モードVからモードVIへの過渡期間では第二のハイサイド回収スイッチ素子Q3Yで、モードVIIからモードVIIIへの過渡期間では第二のローサイド回収スイッチ素子Q4Yで、それぞれ生じた。

回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yのターンオン時のスイッチング損失は電力回収部102X、102Yの回収効率（回収電力が再利用される割合）を低下させるので好ましくない。そのスイッチング損失を低減させるには、例えば回収インダクタLX、LYのインダクタンスを大きく設定し、共振電流ILX、ILYの立ち上がりを遅くすれば良い。しかしその反面、共振時間、すなわち電力回収に要する時間が延長されるので、パルス電圧の立ち上がり及び立ち下がりが遅くなる。その結果、一定期間に容量性負荷（例えばＰＤＰ20）に対し印加され得る最大パルス数は（個々のパルス電圧のピークが高く維持されたままでは）減少する。

上記の最大パルス数の減少は特にＰＤＰ駆動装置では次のように問題であった。
ＰＤＰでは更なる高画質化が望まれる。高画質化はＰＤＰの高輝度化と階調の精細化とを要する。サブフィールド方式によるＰＤＰでは、一フィールド当たりのサブフィールドの数が大きいほど、放電セルの発光時間（特に放電維持パルス電圧のパルス数）が精密に調整される。すなわち、一フィールド当たりのサブフィールドの数が大きいほど、ＰＤＰの階調が精細化される。しかし、パルス電圧の立ち上がり及び立ち下がりが遅いとき、パルス電圧のピークを高く維持することでＰＤＰの高輝度を維持するにはパルス電圧の立ち上がり期間及び立ち下がり期間を十分に長く維持しなければならない。その結果、アドレス期間及び放電維持期間の更なる短縮が困難であった。従って、ＰＤＰの高輝度を維持したまま、一フィールド当たりのサブフィールドの数を更に増やすことが困難であった。

電力回収に要する時間（回収インダクタと容量性負荷との共振時間）を短く維持したまま、回収インダクタのインダクタンスを増大させるには、容量性負荷の容量を低減させ、共振電流のピークを低下させれば良い。しかし、特にＰＤＰではパネル容量がパネルの構造及び材料で決定されるので、パネル容量の更なる低減は困難であった。

本発明は、ＰＤＰのような容量性負荷の駆動装置として、電力回収に要する時間を短く維持したまま電力回収に伴うスイッチング損失を低減し、それにより回収効率を向上させる駆動装置、の提供を目的とする。

本発明による容量性負荷駆動装置は、
(A) 所定の直流電圧を所定のパルス電圧へ変換し、そのパルス電圧を容量性負荷に対し印加するためのパルス発生部；
(B) (a) 容量性負荷の容量より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサ；(b) 容量性負荷に接続されるとき、その容量性負荷と共振するための回収インダクタ；及び、(c) 回収コンデンサに接続される第一の端子と、回収インダクタに接続される第二の端子と、を持つ回収スイッチ素子、を含み、その回収スイッチ素子を通し回収コンデンサの両端電圧を回収インダクタと容量性負荷とに対し印加するための回収スイッチ部；を有する電力回収部；並びに、
(C) (a) 互いに直列に接続される補助インダクタと補助コンデンサ；及び、
(b) 補助インダクタと補助コンデンサとの直列接続を回収スイッチ素子に並列に接続し、補助インダクタと補助コンデンサとの共振に伴う電流を回収スイッチ素子に流すための補助スイッチ部；を有する補助共振部；を具備する。

上記の容量性負荷は好ましくはプラズマディスプレイパネル（ＰＤＰ）である。その場合、本発明による上記の容量性負荷駆動装置は次のようなプラズマディスプレイに搭載される。そのプラズマディスプレイは、
(A) (a) 内部に封入されたガスの放電により発光する放電セルと、(b) 所定のパルス電圧を放電セルに対し印加するための複数の電極と、を含むＰＤＰ；
(B) 外部電源からの交流電圧を所定の直流電圧へ変換するための電源部；並びに、
(C) その直流電圧を所定のパルス電圧へ変換するためのＰＤＰ駆動装置；を有する。本発明による上記の容量性負荷駆動装置はそのＰＤＰ駆動装置として利用される。

本発明による上記の容量性負荷駆動装置では、回収スイッチ部が回収スイッチ素子をパルス電圧の立ち上がり期間と立ち下がり期間とにオンさせる。それにより、パルス電圧の立ち上がり期間と立ち下がり期間とでは回収インダクタと容量性負荷とが共振する。その共振により、容量性負荷の充放電に要する電力が回収コンデンサと容量性負荷との間で効率良く交換される。すなわち、容量性負荷の充放電に起因する無効電力が小さい。

本発明による上記の容量性負荷駆動装置では更に、回収スイッチ素子がオンする直前の所定期間、補助スイッチ部が、そのオンする回収スイッチ素子に補助インダクタと補助コンデンサとの直列接続を接続する。その接続期間中、補助インダクタと補助コンデンサとが共振し、その共振電流がターンオン直前の回収スイッチ素子（より正確にはそのボディダイオード）を流れる。そのとき、その回収スイッチ素子の両端電圧は零と実質的に等しくクランプされる。その回収スイッチ素子はその状態でオンする。こうして回収スイッチ素子のターンオンについて、いわゆる零電圧スイッチングが実現する。その結果、回収スイッチ素子のターンオン時のスイッチング損失が低減する。
ここで、補助インダクタと補助コンデンサとの共振時間の長さ、及び共振電流のピーク値は、容量性負荷の容量とは無関係に、十分に小さく抑えられる。従って、上記の零電圧スイッチングに要する時間は十分に短く、かつ補助スイッチ部のスイッチング損失は十分に小さい。それ故、電力回収に要する時間が短く維持されたまま、回収スイッチ素子のスイッチング損失が低減される。

本発明による上記の容量性負荷駆動装置では上記の通り、回収スイッチ素子のターンオンについて零電圧スイッチングが実現する。従って、回収スイッチ素子自体のターンオン時間が従来の駆動装置でのターンオン時間より延長されてもスイッチング損失は小さい。それ故、回収スイッチ素子として利用される半導体素子が従来の駆動装置でのものより低速でも良い。すなわち、回収スイッチ部の構成が比較的簡単である。

本発明による上記の容量性負荷駆動装置では、
(A) 互いに直列に接続されるハイサイド主スイッチ部とローサイド主スイッチ部、をパルス発生部が含み；
(B) 容量性負荷と回収インダクタとが、ハイサイド主スイッチ部とローサイド主スイッチ部との接続点に接続されても良い。すなわち、パルス発生部は好ましくは、フルブリッジ型又はハーフブリッジ型のインバータを含む。その場合、主スイッチ部に含まれる回路素子の耐圧が、例えばプッシュプル型インバータでの耐圧より小さく抑えられる。
上記のローサイド主スイッチ部は好ましくは、双方向スイッチを含む。それにより、補助インダクタと補助コンデンサとの共振時、補助共振部はパルス発生部と容量性負荷とから確実に切断される。従って、回収スイッチ素子のターンオンについて、零電圧スイッチングが確実に実現する。

本発明による上記の容量性負荷駆動装置では、好ましくは、補助インダクタと補助コンデンサとの直列接続に直列に接続される補助スイッチ素子、を補助スイッチ部が含む。補助インダクタと補助コンデンサとの共振に伴う電流のピーク値は一般に、回収インダクタと容量性負荷との共振に伴う電流のピーク値より十分に小さく設定できる。従って、補助スイッチ素子のスイッチング損失は、従来の駆動装置での回収スイッチ素子のスイッチング損失より十分に小さい。それ故、本発明による上記の容量性負荷駆動装置は従来の駆動装置よりスイッチング損失が小さい。更に、補助スイッチ素子の電流容量は小さくても良いので、補助共振部の構成は小型化が容易であり、かつ比較的簡単である。

所定の直流電圧を補助コンデンサに対して印加し、補助コンデンサの初期電圧を設定するための補助コンデンサ充電部、を本発明による上記の容量性負荷駆動装置は更に含んでも良い。そのとき、補助コンデンサの初期電圧は調節可能である。その初期電圧は特に、パルス電圧の周期ごとに調節されても良い。従って、例えば初期電圧を長期間一定値に、確実に維持できるので、本発明による上記の容量性負荷駆動装置は、回収スイッチ素子のスイッチング損失の低減について信頼性が高い。

本発明による上記の容量性負荷駆動装置では、補助コンデンサの両端電圧を検出するための電圧検出部、を補助共振部が有しても良い。好ましくは、その電圧検出部により検出される補助コンデンサの両端電圧に基づき、電力回収部が回収スイッチ部のスイッチング動作を制御し、補助共振部が補助スイッチ部のスイッチング動作を制御する。それにより回収スイッチ素子のターンオン時、零電圧スイッチングを確実に実行できる。
その他に、電圧検出部により検出される補助コンデンサの両端電圧に基づき、電力回収部が回収スイッチ部の異常を検知し、補助共振部が補助スイッチ部の異常を検知しても良い。それにより、電力回収部及び補助共振部内のスイッチ素子の故障が正確にかつ迅速に検知されるので、故障箇所の更なる拡大が確実に回避できる。

本発明による上記の容量性負荷駆動装置は電力回収部に加え、補助共振部を有する。それにより、従来の駆動装置とは異なり、電力回収に要する時間を短く維持したまま、回収スイッチ素子のターンオン時のスイッチング損失を効果的に低減し、回収効率を向上させる。すなわち、本発明による上記の容量性負荷駆動装置は従来の駆動装置とは異なり、一定期間に容量性負荷に対し印加され得る最大パルス数を大きく維持したまま、容量性負荷の充放電に起因する無効電力を十分に低減させ得る。
特に、本発明による上記の容量性負荷駆動装置がＰＤＰ駆動装置としてプラズマディスプレイに搭載されるとき、ＰＤＰの大画面化と省電力化との両立が、ＰＤＰの高画質を維持したまま、達成される。

以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
図1は、本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、電源部40、ＰＤＰ20、ＰＤＰ駆動装置10、及び制御部30を有する。
電源部40は外部の商用交流電源ACからの交流電力を直流電力へ変換し、その直流電力をＰＤＰ駆動装置10に供給する。電源部40は特に、ＰＤＰ駆動装置10への出力電圧を所定の直流電圧Vsに維持する。

ＰＤＰ20は例えばＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続され、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。

互いに隣り合う維持電極と走査電極との対（例えば維持電極X1と走査電極Y1との対）及びアドレス電極の交差点には放電セルが設置される。例えば、維持電極X2と走査電極Y2との対及びアドレス電極A2の交差点には放電セルPが設置される（図1に示される斜線部参照)。放電セルの表面には、電極を保護するための層（保護層）と、蛍光物質を含む層（蛍光層）とが設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極間に対するパルス電圧の印加によりそのガスは放電し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして、放電セルが発光する。

ＰＤＰ駆動装置10は、放電維持パルス発生部11、走査パルス発生部12、及び信号パルス発生部13を含む。
放電維持パルス発生部11の入力端子Iは、電源部40に接続される。放電維持パルス発生部11の出力端子の一方はＰＤＰ20の維持電極X1、X2、X3、…に接続され、他方は接地される。放電維持パルス発生部11は、電源部40から印加される直流電圧Vsを放電維持パルス電圧に変換し、維持電極X1、X2、X3、…に対し同時に印加する。
走査パルス発生部12の入力端子は、放電維持パルス発生部11を通し電源部40に接続される。走査パルス発生部12の出力端子はそれぞれ、ＰＤＰ20の走査電極Y1、Y2、Y3、…に接続される。走査パルス発生部12は電源部40から印加される直流電圧Vsを走査パルス電圧に変換し、走査電極Y1、Y2、Y3、…に対し順次印加する。
信号パルス発生部13はＰＤＰ20のアドレス電極A1、A2、A3、…に接続される。信号パルス発生部13は信号パルス電圧を発生させ、アドレス電極A1、A2、A3、…の中から選択された電極に対し印加する。

例えば日本のテレビ放送では、画像が一フィールドずつ、1／60秒（＝約16.7msec）間隔で送られる。それにより、一フィールド当たりの表示時間は一定である。一方、プラズマディスプレイではテレビ画像の表示方式として一般に、サブフィールド方式が採用される。その方式では、フィールドがそれぞれ、複数のサブフィールドに分けられる。サブフィールドは次の三つの期間、初期化時間、アドレス期間、及び放電維持期間を順に含む。ＰＤＰ20にはそれら三つの期間ごとに異なるパルス電圧が、次のように印加される。

初期化期間では、初期化部（図示せず）が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とに対し初期化電圧を印加する。それにより、壁電荷が放電セル表面の保護層から除去される。
アドレス期間では、走査パルス発生部12が走査パルス電圧を走査電極Y1、Y2、Y3、…に対し、順次印加する。走査パルス電圧の印加と同時に、信号パルス発生部13が信号パルス電圧を、アドレス電極A1、A2、A3、…に対し印加する。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加され、かつ信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電により、その放電セル表面の保護層には壁電荷が蓄積される。
放電維持期間では、放電維持パルス発生部11が放電維持パルス電圧を、例えば維持電極X1、X2、X3、…に対し印加する。そのとき、アドレス期間中に壁電荷が蓄積された放電セルでは放電が維持され、発光が生じる。

放電維持パルス発生部11、走査パルス発生部12、及び信号パルス発生部13はそれぞれ、内部に（一般に複数の）スイッチ素子を含む。制御部30はそれらのパルス発生部に対しスイッチング制御を行う。それにより、放電維持パルス電圧、走査パルス電圧、及び信号パルス電圧がそれぞれ、所定の波形及びタイミングで発生する。制御部30は、特に信号パルス電圧について、外部から入力される映像信号に基づき、例えば、印加先のアドレス電極及びパルス電圧の高さ又は幅を決定する。その結果、ＰＤＰ20には映像信号に対応する映像が再現される。

図2は、放電維持パルス発生部11とＰＤＰ20との等価回路図である。放電維持パルス発生部11は、パルス発生部1、二つの相似な電力回収部2X、2Y、及び、二つの相似な補助共振部3X、3Yを有する。
パルス発生部1は例えばフルブリッジ型インバータであり、四つの主スイッチ部Q1X、Q2X、Q1Y、Q2Yを含む。二つのハイサイド主スイッチ部Q1XとQ1Yとは例えばｎチャネル型ＭＯＳＦＥＴを一つずつ含む。その他にＩＧＢＴ又はバイポーラトランジスタを含んでも良い。二つのローサイド主スイッチ部Q2XとQ2Yとは双方向スイッチを含む。その双方向スイッチは例えば、第一のスイッチ素子（Q21X、Q21Y）と第二のスイッチ素子（Q22X、Q22Y）との直列接続である。第一のスイッチ素子（Q21X、Q1Y）と第二のスイッチ素子（Q22X、Q22Y）とは例えばｎチャネル型ＭＯＳＦＥＴであり、ボディダイオードの極性を互いに逆にして接続される。ここで、第一と第二とのスイッチ素子はその他にＩＧＢＴ又はバイポーラトランジスタであっても良い。

電源部40はパルス発生部1の入力端子Iに対し直流電圧Vsを印加する。パルス発生部1の二つの出力端子J1X、J1Yはそれぞれ、ＰＤＰ20の維持電極Xと走査電極Yとに接続される。ここで、ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。

第一の電力回収部2Xは、第一の回収コンデンサCX、第一のハイサイド回収スイッチ素子Q3X、第一のローサイド回収スイッチ素子Q4X、第一のハイサイドダイオードD1X、第一のローサイドダイオードD2X、及び第一の回収インダクタLXを含む。二つの回収スイッチ素子Q3X、Q4Xは、例えばｎチャネル型ＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。第一のハイサイド回収スイッチ素子Q3Xのソースは第一のハイサイドダイオードD1Xのアノードへ接続される。第一のハイサイドダイオードD1Xのカソードは第一のローサイドダイオードD2Xのアノードへ接続される。第一のローサイドダイオードD2Xのカソードは第一のローサイド回収スイッチ素子Q4Xのドレインへ接続される。第一の回収コンデンサCXの一端は接地され、他端は第一のハイサイド回収スイッチ素子Q3Xのドレインと第一のローサイド回収スイッチ素子Q4Xのソースとに接続される。第一の回収コンデンサCXの容量（1μF〜100μF程度）はＰＤＰ20のパネル容量Cp（0.01μF〜1μF程度）より十分に大きい。第一の回収コンデンサCXの両端電圧は直流電圧Vsの半値Vs／2と実質的に等しく維持される。第一の回収インダクタLXは、パルス発生部1の第一の出力端子J1X、及び第一のハイサイドダイオードD1Xと第一のローサイドダイオードD2Xとの接続点J2Xの間に接続される。
第二の電力回収部2Yの回路構成は、第二の回収インダクタLYの一端がパルス発生部1の第二の出力端子J1Yへ接続される点を除き、第一の電力回収部2Xの回路構成と全く同様である。

第一の補助共振部3Xは、第一のハイサイド補助スイッチ素子Q5X、第一のローサイド補助スイッチ素子Q6X、第一のハイサイド補助インダクタL1X、第一のローサイド補助インダクタL2X、第一のハイサイド補助コンデンサC1X、及び第一のローサイド補助コンデンサC2Xを含む。それらの素子による回路構成は以下の通りである。尚、第二の補助共振部3Yの回路構成も全く同様である。

第一のハイサイド補助インダクタL1Xと第一のハイサイド補助コンデンサC1Xとが直列に接続され、第一のローサイド補助インダクタL2Xと第一のローサイド補助コンデンサC2Xとが直列に接続される。
二つの補助インダクタL1X、L2Xのインダクタンスは0.1mH〜10mH程度であり、第一の回収インダクタLXのインダクタンスより十分に大きい。二つの補助コンデンサC1XとC2Xとの容量は0.01μF〜0.1μF程度であり、ＰＤＰ20のパネル容量Cp（0.01μF〜1μF程度）より小さい。
例えば放電維持パルス発生部11の起動時、第一のハイサイド補助コンデンサC1Xの両端電圧VC1Xは正の初期電圧Vcに設定され（VC1X＝Vc）、第一のローサイド補助コンデンサC2Xの両端電圧VC2Xは負の初期電圧−Vcに設定される（VC2X＝−Vc）。ここで、それぞれの初期電圧の絶対値は異なっても良い。更に、正の初期電圧Vcは一般に、入力端子Iの電位Vsより十分に低い（Vc≪Vs）。

二つの補助スイッチ素子Q5X、Q6Xは例えばｎチャネル型ＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。
第一のハイサイド補助スイッチ素子Q5Xのソースは第一のハイサイド回収スイッチ素子Q3Xのソースへ接続される。第一のハイサイド補助スイッチ素子Q5Xのドレインは、第一のハイサイド補助インダクタL1Xと第一のハイサイド補助コンデンサC1Xとの直列接続の一端へ接続される。第一のハイサイド補助インダクタL1Xと第一のハイサイド補助コンデンサC1Xとの直列接続の他端は、第一の回収コンデンサCXと第一のハイサイド回収スイッチ素子Q3Xとの接続点J3Xに接続される。第一のローサイド補助スイッチ素子Q6Xのドレインは第一のローサイド回収スイッチ素子Q4Xのドレインへ接続される。第一のローサイド補助スイッチ素子Q6Xのソースは、第一のローサイド補助インダクタL2Xと第一のローサイド補助コンデンサC2Xとの直列接続の一端に接続される。第一のローサイド補助インダクタL2Xと第一のローサイド補助コンデンサC2Xとの直列接続の他端は、第一の回収コンデンサCXと第一のローサイド回収スイッチ素子Q4Xとの接続点J4Xに接続される。

制御部30（図1参照）はパネル発生部1について、第一のハイサイド主スイッチ部Q1Xと第二のローサイド主スイッチ部Q2Yとの対、及び第一のローサイド主スイッチ部Q2Xと第二のハイサイド主スイッチ部Q1Yとの対を交互にオンオフさせる。制御部30は特に二つのローサイド主スイッチ部Q2XとQ2Yとのそれぞれについて、第一のスイッチ素子（Q21X、Q21Y）と第二のスイッチ素子（Q22X、Q22Y）とのオンオフを同期させる。それにより、パネル容量Cpに対する印加電圧Vpの極性が周期的に反転する。すなわち、一定周期の交流パルス電圧がパネル容量Cpに対し印加される。

パルス電圧の立ち上がりと立ち下がりとではパネル容量Cpが充放電される。制御部30はパルス電圧の立ち上がりと立ち下がりとに合わせ、電力回収部2X、2Yの回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yをオンオフさせ、回収インダクタLX、LYのいずれかを同じ電力回収部の回収コンデンサCX又はCYに接続する。そのとき、その回収インダクタ（LX又はLY）とパネル容量Cpとが共振する。その結果、互いに接続される回収コンデンサ（CX又はCY）とパネル容量Cpとの間で電力が効率良く交換される。従って、その共振期間中、放電維持パルス発生部11の回路素子、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。

制御部30は更に、回収スイッチ素子Q3X（又は、Q4X、Q3Y、Q4Y）のターンオン直前の所定期間、その回収スイッチ素子Q3X（又は、Q4X、Q3Y、Q4Y）に接続される補助スイッチ素子Q5X（又は、Q6X、Q5Y、Q6Y）をオンさせる。それにより、その回収スイッチ素子Q3X（又は、Q4X、Q3Y、Q4Y）と並列に補助インダクタと補助コンデンサとの直列接続L1XとC1X（又は、L2XとC2X、L1YとC1Y、L2YとC2Y）を接続する。その接続期間中、補助インダクタL1X（又は、L2X、L1Y、L2Y）と補助コンデンサC1X（又は、C2X、C1Y、C2Y）とが共振し、その共振電流IL1X（又は、IL2X、IL1Y、IL2Y）がターンオン直前の回収スイッチ素子Q3X（又は、Q4X、Q3Y、Q4Y）（より正確にはそのボディダイオード）を流れる。そのとき、その回収スイッチ素子Q3X（又は、Q4X、Q3Y、Q4Y）の両端電圧V3X（又は、V4X、V3Y、V4Y）は零と実質的に等しくクランプされる。その回収スイッチ素子Q3X（又は、Q4X、Q3Y、Q4Y）はその状態でオンする。こうして回収スイッチ素子のターンオンについて、いわゆる零電圧スイッチングが実現する。その結果、回収スイッチ素子のターンオン時のスイッチング損失が低減する。

図3は、放電維持パルス発生部11の各部分での電圧／電流変化を示す波形図である。
制御部30は、パルス発生部1の四つの主スイッチ部Q1X、Q2X、Q1Y、Q2Y；第一の電力回収部2Xの二つの回収スイッチ素子Q3X、Q4X；第二の電力回収部2Yの二つの回収スイッチ素子Q3Y、Q4Y；第一の補助共振部3Xの二つの補助スイッチ素子Q5X、Q6X；及び、第二の補助共振部3Yの二つの補助スイッチ素子Q5Y、Q6Y；のそれぞれのゲートに対し、14個の制御信号CTRL1X、CTRL21X、CTRL22X、CTRL3X、CTRL4X、CTRL5X、CTRL6X、CTRL1Y、CTRL21Y、CTRL22Y、CTRL3Y、CTRL4Y、CTRL5Y、CTRL6Yを送出する。それぞれのスイッチ素子は受信される制御信号に従いオンオフする。図3では、制御信号がアサートされるとき対応するスイッチ素子がオンし、制御信号がネゲートされるとき対応するスイッチ素子がオフする。

パルス発生部1、二つの電力回収部2X、2Y、及び、二つの補助共振部3X、3Yのスイッチング動作は、パルス電圧Vpの一周期当たり次の10個のモードI〜X（図3参照）に分けられる。
＜モードI：補助共振期間＞
モードIの開始時、第一のハイサイド補助コンデンサC1Xの両端電圧VC1Xは所定の初期電圧Vcに等しい。制御部30は制御信号CTRL5Xのみをアサートする。それにより、第一のハイサイド補助スイッチ素子Q5Xのみがオンし、第一のハイサイド補助インダクタL1X→第一のハイサイド補助コンデンサC1X→第一のハイサイド補助スイッチ素子Q5X→第一のハイサイド回収スイッチ素子Q3X（のボディダイオード）→第一のハイサイド補助インダクタL1Xのループが導通する（図2参照）。そのとき、第一のハイサイド補助インダクタL1Xと第一のハイサイド補助コンデンサC1Xとが共振し、共振電流IL1Xが上記のループを、上記の順序の向きに流れる。その共振により、第一のハイサイド補助コンデンサC1Xの両端電圧VC1Xが初期電圧Vcから滑らかに降下し、モードI終了時には実質的に負のピーク値−Vcまで達する。

＜モードII：主共振期間（正パルス電圧の立ち上がり期間）＞
制御部30は制御信号CTRL5Xをネゲートし、制御信号CTRL21YとCTRL22Y、及びCTRL3Xをアサートする。それにより、第一のハイサイド補助スイッチ素子Q5Xがオフし、第二のローサイド主スイッチ部Q2Yと第一のハイサイド回収スイッチ素子Q3Xとがオンする。ここで、第二のローサイド主スイッチ部Q2Yでは両端電圧が零と実質的に等しいのでスイッチング損失が生じない。更に、モードIでは第一のハイサイド回収スイッチ素子Q3Xのボディダイオードに共振電流IL1Xが流れるので、その両端電圧V3Xが零と実質的に等しい。従って、モードIIの開始時、第一のハイサイド回収スイッチ素子Q3Xでは零電圧スイッチングが実現し、スイッチング損失が生じない。

モードIIでは、接地端子→第一の回収コンデンサCX→第一のハイサイド回収スイッチ素子Q3X→第一のハイサイドダイオードD1X→第一の回収インダクタLX→パネル容量Cp→第二のローサイド主スイッチ部Q2Y→接地端子のループが導通する（図2参照）。そのとき、第一の回収インダクタLXとパネル容量Cpとの直列回路が第一の回収コンデンサCXから電圧Vs／2を印加され、共振する。その共振電流ILXが上記のループを、上記の順序の向きに流れる。更に、維持電極Xの電位VXが上昇する。一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。共振電流ILXが実質的に零まで減衰するとき、第一のハイサイドダイオードD1Xがオフする。それと同時に、パネル容量Cpの両端電圧Vpが実質的に正のピーク値Vsまで達する。

モードIIの開始時では更に、第一のハイサイド補助インダクタL1X→第一のハイサイド補助コンデンサC1X→第一のハイサイド補助スイッチ素子Q5X（のボディダイオード）→第一のハイサイド回収スイッチ素子Q3X→第一のハイサイド補助インダクタL1Xのループが導通する（図2参照）。そのとき、第一のハイサイド補助インダクタL1Xと第一のハイサイド補助コンデンサC1Xとが共振し、共振電流IL1Xが上記のループを、上記の順序とは逆向きに流れる。その共振により、第一のハイサイド補助コンデンサC1Xの両端電圧VC1Xが負のピーク値−Vcから滑らかに上昇し、初期電圧Vcに達する。そのとき、共振電流IL1Xが実質的に零まで減衰するので、第一のハイサイド補助スイッチ素子Q5Xのボディダイオードがオフする。その結果、第一のハイサイド補助コンデンサC1Xの両端電圧VC1Xが初期電圧Vcに再び維持される。

＜モードIII：放電期間＞
制御部30は制御信号CTRL3Xをネゲートし、制御信号CTRL1Xをアサートする。それにより第一のハイサイド回収スイッチ素子Q3Xがオフし、第一のハイサイド主スイッチ部Q1Xがオンする。そのとき、維持電極Xの電位VXが入力端子Iの電位Vsと実質的に等しく維持される。従って、パネル容量Cpの両端電圧Vpが正のピーク値Vsと実質的に等しく固定される。ここで、第一のハイサイド主スイッチ部Q1Xでは両端電圧が零と実質的に等しいのでスイッチング損失が生じない。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力が電源部40から入力端子Iを通し供給される。

＜モードIV：補助共振期間＞
制御部30は制御信号CTRL1X、CTRL21Y、及びCTRL22Yをネゲートし、制御信号CTRL6Xをアサートする。それにより第一のハイサイド主スイッチ部Q1Xと第二のローサイド主スイッチ部Q2Yとがオフされ、第一のローサイド補助スイッチ素子Q6Xがオンする。従って、第一のローサイド補助インダクタL2X→第一のローサイド補助コンデンサC2X→第一のローサイド補助スイッチ素子Q6X→第一のローサイド回収スイッチ素子Q4X（のボディダイオード）→第一のローサイド補助インダクタL2Xのループが導通する（図2参照）。そのとき、第一のローサイド補助インダクタL2Xと第一のローサイド補助コンデンサC2Xとが共振し、共振電流IL2Xが上記のループを、上記の順序とは逆向きに流れる。その共振により、第一のローサイド補助コンデンサC2Xの両端電圧VC2Xが初期電圧−Vcから滑らかに上昇し、モードIV終了時には実質的に正のピーク値Vcまで達する。

モードIVの開始時、第一のローサイドダイオードD2Xには順電圧が印加される。しかし、二つのローサイド主スイッチ部Q2XとQ2Yとがいずれも双方向スイッチであるので、それらのオフにより第一のローサイドダイオードD2Xには電流が流れない。こうして、モードIVでは、上記のループがパルス発生部1とパネル容量Cpとから確実に切断される。

＜モードV：主共振期間（正パルス電圧の立ち下がり期間）＞
制御部30は制御信号CTRL6Xをネゲートし、制御信号CTRL21Y、CTRL22Y、及びCTRL4Xをアサートする。それにより、第一のローサイド補助スイッチ素子Q6Xがオフし、第二のローサイド主スイッチ部Q2Yと第一のローサイド回収スイッチ素子Q4Xとがオンする。ここで、第二のローサイド主スイッチ部Q2Yでは、両端電圧が零と実質的に等しいのでスイッチング損失が生じない。更に、モードIVでは第一のローサイド回収スイッチ素子Q4Xのボディダイオードに共振電流IL1Xが流れるので、その両端電圧V4Xが零と実質的に等しい。従って、モードVの開始時、第一のローサイド回収スイッチ素子Q4Xでは零電圧スイッチングが実現し、スイッチング損失が生じない。

モードVでは、接地端子→第一の回収コンデンサCX→第一のローサイド回収スイッチ素子Q4X→第一のローサイドダイオードD2X→第一の回収インダクタLX→パネル容量Cp→第二のローサイド主スイッチ部Q2Y→接地端子のループが導通する（図2参照）。そのとき、第一の回収インダクタLXとパネル容量Cpとの直列回路が第一の回収コンデンサCXから電圧Vs／2を印加され、共振する。その共振電流ILXが上記のループを、上記の順序とは逆向きに流れる。更に、維持電極Xの電位VXが降下する。一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vpが降下する。共振電流ILXが実質的に零まで減衰するとき、第一のローサイドダイオードD2Xがオフする。それと同時に、パネル容量Cpの両端電圧Vpが実質的に零まで達する。

モードVの開始時では更に、第一のローサイド補助インダクタL2X→第一のローサイド補助コンデンサC2X→第一のローサイド補助スイッチ素子Q6X（のボディダイオード）→第一のローサイド回収スイッチ素子Q4X→第一のローサイド補助インダクタL2Xのループが導通する（図2参照）。そのとき、第一のローサイド補助インダクタL2Xと第一のローサイド補助コンデンサC2Xとが共振し、共振電流IL2Xが上記のループを、上記の順序の向きに流れる。その共振により、第一のローサイド補助コンデンサC2Xの両端電圧VC2Xが正のピーク値Vcから滑らかに降下し、初期電圧−Vcに達する。そのとき、共振電流IL2Xが実質的に零まで減衰するので、第一のローサイド補助スイッチ素子Q6Xのボディダイオードがオフする。その結果、第一のローサイド補助コンデンサC2Xの両端電圧VC2Xが初期電圧−Vcに再び維持される。

＜モードVI：補助共振期間＞
制御部30は制御信号CTRL21Y、CTRL22Y、及びCTRL4Xをネゲートし、制御信号CTRL5Yをアサートする。それにより、第二のハイサイド補助スイッチ素子Q5Yのみがオンし、第二のハイサイド補助インダクタL1Y→第二のハイサイド補助コンデンサC1Y→第二のハイサイド補助スイッチ素子Q5Y→第二のハイサイド回収スイッチ素子Q3Y（のボディダイオード）→第二のハイサイド補助インダクタL1Yのループが導通する（図2参照）。そのとき、第二のハイサイド補助インダクタL1Yと第二のハイサイド補助コンデンサC1Yとが共振し、共振電流IL1Yが上記のループを、上記の順序の向きに流れる。その共振により、第二のハイサイド補助コンデンサC1Yの両端電圧VC1Yが初期電圧Vcから滑らかに降下し、モードVI終了時には実質的に負のピーク値−Vcまで達する。

＜モードVII：主共振期間（負パルス電圧の立ち上がり期間）＞
制御部30は制御信号CTRL5Yをネゲートし、制御信号CTRL21X、CTRL22X、及びCTRL3Yをアサートする。それにより第二のハイサイド補助スイッチ素子Q5Yがオフし、第一のローサイド主スイッチ部Q2Xと第二のハイサイド回収スイッチ素子Q3Yとがオンする。ここで、第一のローサイド主スイッチ部Q2Xでは両端電圧が零と実質的に等しいのでスイッチング損失が生じない。更に、モードVIでは第二のハイサイド回収スイッチ素子Q3Yのボディダイオードに共振電流IL1Yが流れるので、その両端電圧V3Yが零と実質的に等しい。従って、モードVIIの開始時、第二のハイサイド回収スイッチ素子Q3Yでは零電圧スイッチングが実現し、スイッチング損失が生じない。

モードVIIでは、接地端子→第二の回収コンデンサCY→第二のハイサイド回収スイッチ素子Q3Y→第二のハイサイドダイオードD1Y→第二の回収インダクタLY→パネル容量Cp→第一のローサイド主スイッチ部Q2X→接地端子のループが導通する（図2参照）。そのとき、第二の回収インダクタLYとパネル容量Cpとの直列回路が第二の回収コンデンサCYから電圧Vs／2を印加され、共振する。その共振電流ILYが上記のループを、上記の順序の向きに流れる。更に、走査電極Yの電位VYが上昇する。一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが降下する。共振電流ILYが実質的に零まで減衰するとき、第二のハイサイドダイオードD1Yがオフする。それと同時に、パネル容量Cpの両端電圧Vpが実質的に負のピーク値−Vsまで達する。

モードVIIの開始時では更に、第二のハイサイド補助インダクタL1Y→第二のハイサイド補助コンデンサC1Y→第二のハイサイド補助スイッチ素子Q5Y（のボディダイオード）→第二のハイサイド回収スイッチ素子Q3Y→第二のハイサイド補助インダクタL1Yのループが導通する（図2参照）。そのとき、第二のハイサイド補助インダクタL1Yと第二のハイサイド補助コンデンサC1Yとが共振し、共振電流IL1Yが上記のループを、上記の順序とは逆向きに流れる。その共振により、第二のハイサイド補助コンデンサC1Yの両端電圧VC1Yが負のピーク値−Vcから滑らかに上昇し、初期電圧Vcに達する。そのとき、共振電流IL1Yが実質的に零まで減衰するので、第二のハイサイド補助スイッチ素子Q5Yのボディダイオードがオフする。その結果、第二のハイサイド補助コンデンサC1Yの両端電圧VC1Yが初期電圧Vcに再び維持される。

＜モードVIII：放電期間＞
制御部30は制御信号CTRL3Yをネゲートし、制御信号CTRL1Yをアサートする。それにより第二のハイサイド回収スイッチ素子Q3Yがオフし、第二のハイサイド主スイッチ部Q1Yがオンする。そのとき走査電極Yの電位VYが入力端子Iの電位Vsと実質的に等しく維持される。従って、パネル容量Cpの両端電圧Vpが負のピーク値−Vsと実質的に等しく固定される。ここで、第二のハイサイド主スイッチ部Q1Yでは両端電圧が零と実質的に等しいのでスイッチング損失が生じない。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力が電源部40から入力端子Iを通し供給される。

＜モードIX：補助共振期間＞
制御部30は制御信号CTRL1Y、CTRL21X、及びCTRL22Xをネゲートし、制御信号CTRL6Yをアサートする。それにより第二のハイサイド主スイッチ部Q1Yと第一のローサイド主スイッチ部Q2Xとがオフされ、第二のローサイド補助スイッチ素子Q6Yがオンする。従って、第二のローサイド補助インダクタL2Y→第二のローサイド補助コンデンサC2Y→第二のローサイド補助スイッチ素子Q6Y→第二のローサイド回収スイッチ素子Q4Y（のボディダイオード）→第二のローサイド補助インダクタL2Yのループが導通する（図2参照）。そのとき、第二のローサイド補助インダクタL2Yと第二のローサイド補助コンデンサC2Yとが共振し、共振電流IL2Yが上記のループを、上記の順序とは逆向きに流れる。その共振により、第二のローサイド補助コンデンサC2Yの両端電圧VC2Yが負の初期電圧−Vcから滑らかに上昇し、モードIX終了時には実質的に正のピーク値Vcまで達する。

モードIXの開始時、第二のローサイドダイオードD2Yには順電圧が印加される。しかし、二つのローサイド主スイッチ部Q2XとQ2Yとがいずれも双方向スイッチであるので、それらのオフにより第二のローサイドダイオードD2Yには電流が流れない。こうして、モードIXでは、上記のループがパルス発生部1とパネル容量Cpとから確実に切断される。

＜モードX：主共振期間（負パルス電圧の立ち下がり期間）＞
制御部30は制御信号CTRL6Yをネゲートし、制御信号CTRL21X、CTRL22X、及びCTRL4Yをアサートする。それにより、第二のローサイド補助スイッチ素子Q6Yがオフし、第一のローサイド主スイッチ部Q2Xと第二のローサイド回収スイッチ素子Q4Yとがオンする。ここで、第一のローサイド主スイッチ部Q2Xでは、両端電圧が零と実質的に等しいのでスイッチング損失が生じない。更に、モードIXでは第二のローサイド回収スイッチ素子Q4Yのボディダイオードに共振電流IL1Yが流れるので、その両端電圧V4Yが零と実質的に等しい。従って、モードXの開始時、第二のローサイド回収スイッチ素子Q4Yでは零電圧スイッチングが実現し、スイッチング損失が生じない。

モードXでは、接地端子→第二の回収コンデンサCY→第二のローサイド回収スイッチ素子Q4Y→第二のローサイドダイオードD2Y→第二の回収インダクタLY→パネル容量Cp→第一のローサイド主スイッチ部Q2X→接地端子のループが導通する（図2参照）。そのとき、第二の回収インダクタLYとパネル容量Cpとの直列回路が第二の回収コンデンサCYから電圧Vs／2を印加され、共振する。その共振電流ILYが上記のループを、上記の順序とは逆向きに流れる。更に、走査電極Yの電位VYが降下する。一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。共振電流ILYが実質的に零まで減衰するとき、第二のローサイドダイオードD2Yがオフする。それと同時にパネル容量Cpの両端電圧Vpが実質的に零まで達する。

モードXの開始時では更に、第二のローサイド補助インダクタL2Y→第二のローサイド補助コンデンサC2Y→第二のローサイド補助スイッチ素子Q6Y（のボディダイオード）→第二のローサイド回収スイッチ素子Q4Y→第二のローサイド補助インダクタL2Yのループが導通する（図2参照）。そのとき、第二のローサイド補助インダクタL2Yと第二のローサイド補助コンデンサC2Yとが共振し、共振電流IL2Yが上記のループを、上記の順序の向きに流れる。その共振により、第二のローサイド補助コンデンサC2Yの両端電圧VC2Yが正のピーク値Vcから滑らかに降下し、初期電圧−Vcに達する。そのとき、共振電流IL2Yが実質的に零まで減衰するので、第二のローサイド補助スイッチ素子Q6Yのボディダイオードがオフする。その結果、第二のローサイド補助コンデンサC2Yの両端電圧VC2Yが初期電圧−Vcに再び維持される。

モードIIで第一の回収コンデンサCXからパネル容量Cpへ供給される電力は、モードVでパネル容量Cpから第一の回収コンデンサCXへ回収される。モードVIIで第二の回収コンデンサCYからパネル容量Cpへ供給される電圧は、モードIXでパネル容量Cpから第二の回収コンデンサCYへ回収される。こうして、パルス電圧の立ち上がり及び立ち下がりではＰＤＰ20のパネル容量Cpと回収インダクタLX又はLYとが共振し、パネル容量Cpと回収コンデンサCX又はCYとの間で電力が効率良く交換される。すなわち、パルス電圧の印加時、パネル容量の充放電に起因する無効電力が低減する。

上記の通り、モードI（又は、IV、VI、IX）では補助インダクタL1X（又は、L2X、L1Y、L2Y）と補助コンデンサC1X（又は、C2X、C1Y、C2Y）との共振が、回収スイッチ素子Q3X（又は、Q4X、Q3Y、Q4Y）の両端電圧V3X（又は、V4X、V3Y、V4Y）を零と実質的に等しく維持する。それにより、モードII（又は、V、VII、X）の開始時、その回収スイッチ素子Q3X（又は、Q4X、Q3Y、Q4Y）のターンオンについて、零電圧スイッチングが実現する。その結果、回収スイッチ素子のターンオン時のスイッチング損失が低減する。従って、電力回収部2X、2Yの回収効率が高い。

補助インダクタL1X、L2X、L1Y、L2Yのインダクタンスと補助コンデンサC1X、C2X、C1Y、C2Yの容量とはＰＤＰ20のパネル容量Cpとは無関係に設定できる。すなわち、補助インダクタと補助コンデンサとの共振時間の長さ、及び共振電流IL1X、IL2X、IL1Y、IL2Yのピークは、パネル容量Cpとは無関係に、十分に小さく抑えられる。従って、回収スイッチ素子のターンオンについての零電圧スイッチングに要する時間は十分に短く、かつ補助スイッチ素子Q5X、Q6X、Q5Y、Q6Yのスイッチング損失は十分に小さい。それ故、本発明の実施形態１による上記のＰＤＰ駆動装置10では、電力回収に要する時間を短く維持したまま、回収スイッチ素子のスイッチング損失の低減が実現できる。その上、回収スイッチ素子自体のターンオン時間が従来のＰＤＰ駆動装置でのターンオン時間より延長されても、回収スイッチ素子のスイッチング損失は小さい。すなわち、回収スイッチ素子として利用される半導体素子が従来のＰＤＰ駆動装置でのものより低速でも良い。

上記の説明は放電維持パルス発生部11に関する。しかし、走査パルス発生部12及び信号パルス発生部13についても、上記と同様な補助共振部の採用により、回収スイッチ素子のスイッチング損失の低減が実現できる。

《実施形態２》
本発明の実施形態２によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイと全く同様な構成を有する。従ってその構成の詳細については、実施形態１による説明及び図1を援用する。
本発明の実施形態２によるプラズマディスプレイは、上記の実施形態１によるＰＤＰ駆動装置と同様なＰＤＰ駆動装置を有する。本発明の実施形態２によるＰＤＰ駆動装置は、実施形態１によるＰＤＰ駆動装置の構成要素（図2参照）と同様な構成要素に加え、補助コンデンサ充電部を有する。その同様な構成要素の詳細については、実施形態１による説明及び図2を援用する。

図4は、本発明の実施形態２による第一の電力回収部2X、第一の補助共振部3X、及び補助コンデンサ充電部を示す等価回路図である。ここで、第二の電力回収部2Yと第二の補助共振部3Yとにも全く同様な補助コンデンサ充電部が含まれる。図4では、本発明の実施形態１による構成要素と同様な構成要素に対し図2と同じ符号を付す。更に、それら同様な構成要素の説明は本発明の実施形態１の説明を援用する。

補助コンデンサ充電部は二つの充電スイッチ素子Q7XとQ8Xとを含む。それらの充電スイッチ素子Q7XとQ8Xとは例えばｎチャネル型ＭＯＳＦＥＴである。ハイサイド充電スイッチ素子Q7Xのドレインは入力端子Iに接続され、電源部40（図1参照）から印加される直流電圧Vsに維持される。ハイサイド充電スイッチ素子Q7Xのソースは第一のハイサイド補助コンデンサC1Xと第一のハイサイド補助スイッチ素子Q5Xとの接続点J5Xに接続される。ローサイド充電スイッチ素子Q8Xのソースは接地端子に接続され、接地電位（すなわち零）に維持される。ローサイド充電スイッチ素子Q8Xのドレインは第一のローサイド補助コンデンサC2Xと第一のローサイド補助スイッチ素子Q6Xとの接続点J6Xに接続される。

本発明の実施形態２によるＰＤＰ駆動装置は補助コンデンサ充電部により、二つのハイサイド補助コンデンサC1XとC1Yとの初期電圧Vc、及び、二つのローサイド補助コンデンサC2XとC2Yとの初期電圧−Vcを次のように調節する。ここで、補助コンデンサ充電部による初期電圧の調節は、補助インダクタと補助コンデンサとの共振期間（モードI、モードIIの開始時、モードIV、モードVの開始時、モードVI、モードVIIの開始時、モードIX、及びモードXの開始時（図3参照））以外の所定の期間に実行される。

制御部30（図1参照）は二つのハイサイド充電スイッチ素子をオンさせる。そのとき第一の電力回収部2Xでは、入力端子I→ハイサイド充電スイッチ素子Q7X→第一のハイサイド補助コンデンサC1X→第一のハイサイド回収インダクタL1X→第一の回収コンデンサCX→接地端子の経路が導通する（図4参照）。第二の電力回収部2Yでも同様な経路が導通する。従って、電源部40から印加される直流電圧Vsと回収コンデンサCX、CYの両端電圧Vs／2との差により、二つのハイサイド補助コンデンサC1X、C1Yが充電される。制御部30はハイサイド充電スイッチ素子のオン時間を調節し、ハイサイド補助コンデンサC1X、C1Yのそれぞれに蓄えられる電気量を制御する。こうして、ハイサイド補助コンデンサC1X、C1Yそれぞれの両端電圧VC1X、VC1Yが初期電圧Vcに等しく設定される。

制御部30は二つのローサイド充電スイッチ素子をオンさせる。そのとき、第一の電力回収部2Xでは、接地端子→第一の回収コンデンサCX→第一のローサイド回収インダクタL2X→第一のローサイド補助コンデンサC2X→ローサイド充電スイッチ素子Q8X→接地端子の経路が導通する（図4参照）。第二の電力回収部2Yでも同様な経路が導通する。従って、回収コンデンサCX、CYの両端電圧Vs／2により、二つのローサイド補助コンデンサC2X、C2Yが充電される。制御部30はローサイド充電スイッチ素子のオン時間を調節し、ローサイド補助コンデンサC2X、C2Yのそれぞれに蓄えられる電気量を制御する。こうして、ローサイド補助コンデンサC2X、C2Yそれぞれの両端電圧VC2X、VC2Yが初期電圧−Vcに等しく設定される。

補助インダクタと補助コンデンサとが共振していない期間では上記の通り、補助コンデンサの初期電圧が調節可能である。その初期電圧の調節は特に、パルス電圧の周期ごとに行われても良い。制御部30は更に、上記とは別のスイッチング制御により、二つのハイサイド補助コンデンサC1XとC1Y及び二つのローサイド補助コンデンサC2XとC2Yを交互に充電しても良い。
従って、補助コンデンサの初期電圧が長期間一定値に、確実に維持される。こうして、本発明の実施形態２によるＰＤＰ駆動装置は、回収スイッチ素子のスイッチング損失の低減について信頼性が高い。

《実施形態３》
本発明の実施形態３によるプラズマディスプレイは、上記の実施形態１によるプラズマディスプレイと全く同様な構成を有する。従ってその構成の詳細については、実施形態１による説明及び図1を援用する。
本発明の実施形態３によるプラズマディスプレイは、上記の実施形態１によるＰＤＰ駆動装置と同様なＰＤＰ駆動装置を有する。本発明の実施形態３によるＰＤＰ駆動装置は、実施形態１によるＰＤＰ駆動装置の構成要素（図2参照）と同様な構成要素に加え、電圧検出部を有する。その同様な構成要素の詳細については、実施形態１による説明及び図2を援用する。

図5は、本発明の実施形態３による第一の電力回収部2X、第一の補助共振部3X、ハイサイド電圧検出部4X、及びローサイド電圧検出部5Xを示す等価回路図である。ここで、第二の補助共振部3Yにも同様な電圧検出部が含まれる。図5では、本発明の実施形態１による構成要素と同様な構成要素に対し図2と同じ符号を付す。更に、それら同様な構成要素の説明は本発明の実施形態１の説明を援用する。

ハイサイド電圧検出部4Xは第一のハイサイド補助コンデンサC1Xと並列に接続され、その両端電圧VC1Xを検出する。
ローサイド電圧検出部4Yは第一のローサイド補助コンデンサC2Xと並列に接続され、その両端電圧VC2Xを検出する。

制御部30（図1参照）はハイサイド電圧検出部4Xを通し、第一のハイサイド補助コンデンサC1Xの両端電圧VC1Xを監視する。それにより、モードIIの開始時、第一のハイサイド補助スイッチ素子Q5Xのオフのタイミング、及び、第一のハイサイド回収スイッチ素子Q3Xと第二のローサイド主スイッチ部Q2Yとのオンのタイミングを、両端電圧VC1Xのピークに合致させる（図3参照）。制御部30は更に、ローサイド電圧検出部5Xを通し、第一のローサイド補助コンデンサC2Xの両端電圧VC2Xを監視する。それにより、モードVの開始時、第一のローサイド補助スイッチ素子Q6Xのオフのタイミング、及び、第一のローサイド回収スイッチ素子Q4Xと第二のローサイド主スイッチ部Q2Yとのオンのタイミングを、両端電圧VC2Xのピークに合致させる（図3参照）。
制御部30は同様に、第二のハイサイド補助コンデンサC1Yの両端電圧VC1Yと第二のローサイド補助コンデンサC2Yの両端電圧VC2Yとを監視する。それにより、モードVIIとモードXとのそれぞれの開始時、スイッチングのタイミングを調整する（図3参照）。
こうして、補助スイッチ素子Q5X、Q6X、Q5Y、Q6Yのスイッチングが、実際の回路スイッチ素子Q3X、Q4X、Q3Y、Q4Yの動作に合わせて最適に制御される。従って、回収スイッチ素子のターンオンについての零電圧スイッチングが確実に実行される。

制御部30は更に、補助コンデンサC1X、C2X、C1Y、C2Yそれぞれの両端電圧VC1X、VC2X、VC1Y、VC2Xの変化から、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Y、又は、補助スイッチ素子Q5X、Q6X、Q5Y、Q6Yのいずれかの故障を、例えば次のように検知できる。
図6は、モードIV（図3参照）での第一のローサイド補助コンデンサC2Xの両端電圧VC2Xの変化を示す拡大波形図である。第一のローサイド補助コンデンサC2Xの両端電圧VC2Xが速やかに増大するとき（図6に示される実線参照）、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Y、及び補助スイッチ素子Q5X、Q6X、Q5Y、Q6Yのいずれもが正常に動作している、と判断できる。一方、第一のローサイド補助コンデンサC2Xの両端電圧VC2Xが緩慢な増大を示すとき（図6に示される破線参照）、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Y、又は補助スイッチ素子Q5X、Q6X、Q5Y、Q6Yのいずれかに異常が生じた、と判断できる。

制御部30は電力回収部2X、2Y、及び補助共振部3X、3Yに対するスイッチング制御中、補助コンデンサC1X、C2X、C1Y、C2Yの両端電圧VC1X、VC2X、VC1Y、VC2Yを監視する。それにより、図6に破線で示されるような異常な変化を検知するとき、直ちに制御信号の送出を停止し、スイッチング制御を停止する。こうして、ＰＤＰ駆動装置10の動作を速やかに停止させることで、故障箇所の更なる拡大が確実に回避される。

本発明は例えばＰＤＰのような容量性負荷の駆動装置に関し、上記の通り、電力回収部に加え、補助共振部を設ける。それにより、電力回収に要する時間を短く維持したまま、回収スイッチ素子のターンオン時のスイッチング損失を低減させる。このように、本発明は産業上利用することができる発明である。

本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。 本発明の実施形態１による放電維持パルス発生部11とＰＤＰ20との等価回路図である。 本発明の実施形態１による放電維持パルス発生部11の各部分での電圧／電流変化を示す波形図である。 本発明の実施形態２による第一の電力回収部2X、第一の補助共振部3X、及び補助コンデンサ充電部Q7XとQ8X、を示す等価回路図である。 本発明の実施形態３による第一の電力回収部2X、第一の補助共振部3X、ハイサイド電圧検出部4X、及びローサイド電圧検出部5Xを示す等価回路図である。 本発明の実施形態３による放電維持パルス発生部11について、図3に示されるモードIVでの第一のローサイド補助コンデンサC2Xの両端電圧VC2Xの変化を示す拡大波形図である。 従来のＰＤＰ駆動装置110とＰＤＰ20との等価回路図である。 従来の放電維持パルス発生部110の各部分での電圧／電流変化を示す波形図である。 図8に示されるモードIからモードIIへの過渡期間での第一のハイサイド回収スイッチ素子Q3Xのドレイン−ソース間電圧Vdsと共振電流ILXとの変化を示す拡大波形図である。

符号の説明

11 放電維持パルス発生部
1 パルス発生部
Q1X 第一のハイサイド主スイッチ部
Q2X 第一のローサイド主スイッチ部
Q1Y 第二のハイサイド主スイッチ部
Q2Y 第二のローサイド主スイッチ部
2X 第一の電力回収部
Q3X 第一のハイサイド回収スイッチ素子
Q4X 第一のローサイド回収スイッチ素子
D1X 第一のハイサイドダイオード
D2X 第一のローサイドダイオード
CX 第一の回収コンデンサ
LX 第一の回収インダクタ
3X 第一の補助共振部
Q5X 第一のハイサイド補助スイッチ素子
Q6X 第一のローサイド補助スイッチ素子
C1X 第一のハイサイド補助コンデンサ
C2X 第一のローサイド補助コンデンサ
L1X 第一のハイサイド補助インダクタ
L2X 第一のローサイド補助インダクタ
2Y 第二の電力回収部
Q3Y 第二のハイサイド回収スイッチ素子
Q4Y 第二のローサイド回収スイッチ素子
D1Y 第二のハイサイドダイオード
D2Y 第二のローサイドダイオード
CY 第二の回収コンデンサ
LY 第二の回収インダクタ
3Y 第二の補助共振部
Q5Y 第二のハイサイド補助スイッチ素子
Q6Y 第二のローサイド補助スイッチ素子
C1Y 第二のハイサイド補助コンデンサ
C2Y 第二のローサイド補助コンデンサ
L1Y 第二のハイサイド補助インダクタ
L2Y 第二のローサイド補助インダクタ
I 入力端子
Vs 電源部からの印加電圧
20 ＰＤＰ
X ＰＤＰ20の維持電極
Y ＰＤＰ20の走査電極
Cp ＰＤＰ20のパネル容量

Claims (18)

1. (A) 所定の直流電圧を所定のパルス電圧へ変換し、前記パルス電圧を容量性負荷に対し印加するためのパルス発生部；
   (B) (a) 前記容量性負荷の容量より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサ；
   (b) 前記容量性負荷に接続されるとき、前記容量性負荷と共振するための回収インダクタ；及び、
   (c) 前記回収コンデンサに接続される第一の端子と、前記回収インダクタに接続される第二の端子と、を持つ回収スイッチ素子、を含み、前記回収スイッチ素子を通し前記回収コンデンサの両端電圧を前記回収インダクタと前記容量性負荷とに対し印加するための回収スイッチ部；
   を有する電力回収部；並びに、
   (C) (a) 互いに直列に接続される補助インダクタと補助コンデンサ；及び、
   (b) 前記補助インダクタと前記補助コンデンサとの直列接続を前記回収スイッチ素子に並列に接続し、前記補助インダクタと前記補助コンデンサとの共振に伴う電流を前記回収スイッチ素子に流すための補助スイッチ部；
   を有する補助共振部；
   を具備する容量性負荷駆動装置。
2. 前記回収スイッチ部が前記回収スイッチ素子を前記パルス電圧の立ち上がり期間と立ち下がり期間とにオンさせ；
   前記回収スイッチ素子がオンする直前の所定期間、前記補助スイッチ部が、そのオンする前記回収スイッチ素子に前記補助インダクタと前記補助コンデンサとの直列接続を接続する；
   請求項１記載の容量性負荷駆動装置。
3. 互いに直列に接続されるハイサイド主スイッチ部とローサイド主スイッチ部、を前記パルス発生部が含み；
   前記容量性負荷と前記回収インダクタとが、前記ハイサイド主スイッチ部と前記ローサイド主スイッチ部との接続点に接続される；
   請求項１記載の容量性負荷駆動装置。
4. 前記ローサイド主スイッチ部が双方向スイッチを含む、請求項３記載の容量性負荷駆動装置。
5. 前記補助インダクタと前記補助コンデンサとの直列接続に直列に接続される補助スイッチ素子、を前記補助スイッチ部が含む、
   請求項１記載の容量性負荷駆動装置。
6. 所定の直流電圧を前記補助コンデンサに対して印加し、前記補助コンデンサの初期電圧を設定するための補助コンデンサ充電部、を含む、請求項１記載の容量性負荷駆動装置。
7. 前記補助コンデンサの両端電圧を検出するための電圧検出部、を前記補助共振部が有する、請求項１記載の容量性負荷駆動装置。
8. 前記電圧検出部により検出される前記補助コンデンサの両端電圧に基づき、前記電力回収部が前記回収スイッチ部のスイッチング動作を制御し、前記補助共振部が前記補助スイッチ部のスイッチング動作を制御する、請求項７記載の容量性負荷駆動装置。
9. 前記電圧検出部により検出される前記補助コンデンサの両端電圧に基づき、前記電力回収部が前記回収スイッチ部の異常を検知し、前記補助共振部が前記補助スイッチ部の異常を検知する、請求項７記載の容量性負荷駆動装置。
10. (A) (a) 内部に封入されたガスの放電により発光する放電セルと、(b) 所定のパルス電圧を前記放電セルに対し印加するための複数の電極と、を含むプラズマディスプレイパネル（ＰＤＰ）；
    (B) 外部電源からの交流電圧を所定の直流電圧へ変換するための電源部；並びに、
    (C) (a) 前記直流電圧を前記パルス電圧へ変換し、前記パルス電圧を前記ＰＤＰの前記電極に対し印加するためのパルス発生部；
    (b) (i) 前記ＰＤＰの前記電極間の容量より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサ；
    (ii) 前記ＰＤＰの前記電極に接続されるとき、前記電極間の容量と共振するための回収インダクタ；及び、
    (iii) 前記回収コンデンサに接続される第一の端子と、前記回収インダクタに接続される第二の端子と、を持つ回収スイッチ素子、を含み、前記回収スイッチ素子を通し、前記回収コンデンサの両端電圧を前記回収インダクタと前記ＰＤＰの前記電極間の容量とに対し印加するための回収スイッチ部；
    を有する電力回収部；及び、
    (c) 互いに直列に接続される補助インダクタと補助コンデンサ；及び、
    前記補助インダクタと前記補助コンデンサとの直列接続を前記回収スイッチ素子に並列に接続し、前記補助インダクタと前記補助コンデンサとの共振に伴う電流を前記回収スイッチ素子に流すための補助スイッチ部；
    を有する補助共振部；
    を有するＰＤＰ駆動装置；
    を具備するプラズマディスプレイ。
11. 前記回収スイッチ部が前記回収スイッチ素子を前記パルス電圧の立ち上がり期間と立ち下がり期間とにオンさせ；
    前記回収スイッチ素子がオンする直前の所定期間、前記補助スイッチ部が、そのオンする前記回収スイッチ素子に前記補助インダクタと前記補助コンデンサとの直列接続を接続する；
    請求項１０記載のプラズマディスプレイ。
12. 互いに直列に接続されるハイサイド主スイッチ部とローサイド主スイッチ部、を前記パルス発生部が含み；
    前記ＰＤＰの前記電極と前記回収インダクタとが、前記ハイサイド主スイッチ部と前記ローサイド主スイッチ部との接続点に接続される；
    請求項１０記載のプラズマディスプレイ。
13. 前記ローサイド主スイッチ部が双方向スイッチを含む、請求項１０記載のプラズマディスプレイ。
14. 前記補助インダクタと前記補助コンデンサとの直列接続に直列に接続される補助スイッチ素子、を前記補助スイッチ部が含む、
    請求項１０記載のプラズマディスプレイ。
15. 所定の直流電圧を前記補助コンデンサに対して印加し、前記補助コンデンサの初期電圧を設定するための補助コンデンサ充電部、を含む、請求項１０記載のプラズマディスプレイ。
16. 前記補助コンデンサの両端電圧を検出するための電圧検出部、を前記補助共振部が有する、請求項１０記載のプラズマディスプレイ。
17. 前記電圧検出部により検出される前記補助コンデンサの両端電圧に基づき、前記電力回収部が前記回収スイッチ部のスイッチング動作を制御し、前記補助共振部が前記補助スイッチ部のスイッチング動作を制御する、請求項１６記載のプラズマディスプレイ。
18. 前記電圧検出部により検出される前記補助コンデンサの両端電圧に基づき、前記電力回収部が前記回収スイッチ部の異常を検知し、前記補助共振部が前記補助スイッチ部の異常を検知する、請求項１６記載のプラズマディスプレイ。

Images