JP2005210877A - 蓄電素子の電圧均等化装置 - Google Patents

Abstract

【課題】 均等化能力及び均等化効率を高めるとともに、均等化処理時に過大な放出電流（蓄積電流）が発生する弊害を防止する。
【解決手段】 少なくとも各蓄電素子Ｂ…に対応した複数の第一巻線２ａ…及び一又は二以上の第二巻線２ｂ…からなる基本巻線２ｏ…を有するトランス２と、各蓄電素子Ｂ…に対応した複数のスイッチング素子３…と、各蓄電素子Ｂ…に対応した複数の第一ダイオード５ａ…と、第二巻線２ｂ…に対応した第二ダイオード５ｂ…とを有し、各スイッチング素子３…のＯＮ時に各蓄電素子Ｂ…から対応する各第一ダイオード５ａ…を介して各第一巻線２ａ…に通電可能な複数の第一直列回路Ｃａ…を構成し、かつ各スイッチング素子３…のＯＦＦ時に第二巻線２ｂ…から第二ダイオード５ｂ…を介して蓄電素子Ｂ…に通電可能な第二直列回路Ｃｂ…を構成する均等化処理回路６を備える。
【選択図】 図１

Description

本発明は、バッテリ等を構成する複数の蓄電素子の端子電圧を均等化する蓄電素子の電圧均等化装置に関する。

一般に、モータにより走行する電気自動車或いはエンジンとモータを併用して走行するハイブリッド自動車には、多数（例えば、１００個前後）の蓄電素子を直列に接続したバッテリを搭載する。そして、このバッテリには、充電容量の確保，各蓄電素子の長寿命化及び安全性等を考慮して、各蓄電素子の端子電圧を均等化する電圧均等化装置を接続するとともに、１つの蓄電素子に短絡等の故障が発生した場合であっても発熱や液漏れ等により重大な二次故障の原因になることから、各蓄電素子における端子電圧の異常を検出するための電圧検出装置を接続している。

従来、この種の電圧均等化装置としては、既に本出願人が提案した特開２００２−２２３５２８号公報開示の蓄電素子の電圧均等化装置が知られている。この電圧均等化装置は、直列接続された一方の複数の蓄電素子群の各々蓄電素子と、互いに磁気結合された複数の２次巻線の各々と、複数の一方のスイッチング素子の各々とでそれぞれ閉回路を構成し、他方の蓄電素子と２次巻線と共通に磁気結合されている１次巻線と他方のスイッチング素子とで閉回路を構成し、一方の複数のスイッチング素子と他方のスイッチング素子を交互にＯＮ・ＯＦＦすることにより直列接続された一方の複数の蓄電素子の出力電圧を均等化するものである。

また、電圧検出装置としては、既に本出願人が提案した特開２００２−３５７６２５号公報開示の蓄電素子の電圧検出回路が知られている。この電圧検出回路は、直列接続された複数の蓄電素子の各々の端子間の電圧を検出するための蓄電素子の電圧検出回路であって、複数の蓄電素子の各々の端子間に接続し、所定の電圧に達すると出力端子から検出電流が流れる電圧検出手段と、電圧検出手段の出力端子に直列接続した複数の蓄電素子の内の最低電位側に位置する蓄電素子の負極端子との間に、負荷抵抗を介して接続した単一の検出信号出力手段とを有し、いずれの蓄電素子が、予め設定された所定の電圧に達した場合においても、単一の検出信号出力手段が検出信号を出力するのに十分な電流を流すことができるようにしたものである。
特開２００２−２２３５２８号 特開２００２−３５７６２５号

しかし、上述した従来の電圧均等化装置（及び電圧検出装置）は、次のような解決すべき課題が存在した。

第一に、電圧均等化装置に着目した場合、トランスに一旦エネルギを蓄積し、この後に実質的な均等化処理を行うため、均等化能力及び均等化効率（均等化時間）の観点から改善する余地があるとともに、全蓄電素子の相互間において均等化処理が行われるため、蓄電素子間における端子電圧のバラツキが大きい場合には、過大な充放電電流が発生する虞れがある。

第二に、電圧均等化装置に加えて電圧検出装置を接続する場合、それぞれ独立した二つの専用装置となるため、蓄電素子に対して二つの専用装置が組合わさる構成形態となり、装置全体のコストアップ，エネルギロスの増加及び大型化を招く。

第三に、電圧検出装置に着目した場合、各蓄電素子の端子電圧をそれぞれ独立した検出回路により検出するため、蓄電素子数に応じた数量の検出回路が必要になり、蓄電素子数が多くなった場合には、部品点数の大幅な増加に伴う部品コストの上昇及び回路の複雑化に伴う製造コストの上昇を招く。また、装置の大型化を招き、電気自動車等の限定された配設スペースにおける省スペース化の阻害要因になるとともに、無用なエネルギロスも大きくなる。

本発明は、このような背景技術に存在する課題を解決した蓄電素子の電圧均等化装置の提供を目的とするものである。

本発明は、上述した課題を解決するため、複数の蓄電素子Ｂ…の端子電圧Ｖｏ…を均等化する蓄電素子の電圧均等化装置１ａ，１ｂ，１ｃ，１ｄ，１ｅ…１ｋ，１ｍを構成するに際して、少なくとも各蓄電素子Ｂ…に対応した複数の第一巻線２ａ…及び一又は二以上の第二巻線２ｂ…からなる基本巻線２ｏ…を有するトランス２と、各蓄電素子Ｂ…に対応した複数のスイッチング素子３…と、各蓄電素子Ｂ…に対応した複数の第一ダイオード５ａ…と、第二巻線２ｂ…に対応した一又は二以上の第二ダイオード５ｂ…とを有し、各スイッチング素子３…のＯＮ時に各蓄電素子Ｂ…から対応する各第一ダイオード５ａ…を介して各第一巻線２ａ…に通電可能な複数の第一直列回路Ｃａ…を構成し、かつ各スイッチング素子３…のＯＦＦ時に第二巻線２ｂ…から第二ダイオード５ｂ…を介して蓄電素子Ｂ…に通電可能な一又は二以上の第二直列回路Ｃｂ…を構成する均等化処理回路６を備えるとともに、各スイッチング素子３…をＯＮ／ＯＦＦ制御する制御回路７を備えることを特徴とする。

これにより、各スイッチング素子３…が同期してＯＮした際には、各蓄電素子Ｂ…から対応する各第一ダイオード５ａ…を介して各第一巻線２ａ…に通電可能な複数の第一直列回路Ｃａ…が構成されるため、各第一直列回路Ｃａ…はそれぞれ並列接続されることとなり、各基本巻線２ｏ…の巻数が同一であれば、最大端子電圧Ｖｏｍａｘの蓄電素子Ｂ…から基本巻線２ｏ…に対して、トランス２へのエネルギ蓄積に伴う蓄積電流Ｉｓ…が流れる。一方、この後、各スイッチング素子３…が同期してＯＦＦした際には、第二巻線２ｂ…から第二ダイオード５ｂ…を介して蓄電素子Ｂ…に通電可能な第二直列回路Ｃｂ…が構成されるため、第二巻線２ｂ…から最小端子電圧Ｖｏｍｉｎの蓄電素子Ｂ…に対して、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…が流れる。

この場合、発明の好適な態様により、複数の蓄電素子Ｂ…は直列接続することが望ましい。また、基本巻線２ｏ…は、中間タップ２ｏｃ…により分けることにより各蓄電素子Ｂ…に対応した複数の第一巻線２ａ…と第二巻線２ｂ…により構成してもよいし、単一巻線により構成し、対応する蓄電素子Ｂ…における第一直列回路Ｃａ…と他の蓄電素子Ｂ…における第二直列回路Ｃｂ…に兼用するとともに、トランス２に補助巻線２ｘを設け、この補助巻線２ｘを、基本巻線２ｏによっては第二直列回路Ｃｂが構成されない蓄電素子Ｂにおける第二直列回路Ｃｂに用いてもよい。さらに、基本巻線２ｏ…は、各蓄電素子Ｂ…に対応した複数の第一巻線２ａ…と複数の蓄電素子Ｂ…を組分けした一組又は二組以上の各組Ｇ…に対応した一又は二以上の第二巻線２ｂ…により構成してもよい。この際、第二巻線２ｂ…は、複数の第一巻線２ａ…の少なくとも一部と兼用することができる。

一方、電圧均等化装置１ａ…には、複数（全部）の蓄電素子Ｂ…のうちの最大端子電圧Ｖｏｍａｘ及び／又は最小端子電圧Ｖｏｍｉｎを、基本巻線２ｏの端子電圧又はトランス２に別途設けた検出巻線２ｄの端子電圧から検出する電圧検出回路１１を設けることができる。なお、最小端子電圧Ｖｏｍｉｎには、複数の蓄電素子Ｂ…を組分けした一組又は二組以上の各組Ｇ…における両端電圧のうちの最小両端電圧Ｖｘｍｉｎを含ませることができる。

また、電圧検出回路１１には、基本巻線２ｏの端子電圧又は検出巻線２ｄの端子電圧から検出される電圧を補正する補正回路１３を設けることができるとともに、電圧検出回路１１には、最大端子電圧Ｖｍａｘを保持（記憶）する最大電圧保持回路１２ｍ及び／又は最小端子電圧Ｖｍｉｎを保持（記憶）する最小電圧保持回路１２ｓを設けることができる。さらに、電圧検出回路１１には、スイッチング素子３…がＯＮした直後の最大端子電圧Ｖｍａｘを検出する最大電圧検出部１１ｍを設けることができるとともに、スイッチング素子３…がＯＦＦした後、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…が零になる直前の最小端子電圧Ｖｍｉｎを検出する最小電圧検出部１１ｓを設けることができる。この場合、最小電圧検出部１１ｓは、スイッチング素子３…がＯＦＦした後、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…を検出し、検出した放出電流Ｉｒ…の大きさが予め設定した閾値Ｉｒｓに達したタイミングにより最小端子電圧Ｖｍｉｎを検出することができる。なお、このような最小電圧検出部１１ｓを設けることにより、スイッチング素子３…がＯＦＦした後、トランス２からのエネルギ放出に伴う放出電流Ｉｒを検出し、放出電流Ｉｒ…が零になった後、所定時間Ｔｒ…が経過したタイミングによりスイッチング素子３…をＯＮ制御するとともに、スイッチング素子３…がＯＮした後、トランス２へのエネルギ蓄積に伴う蓄積電流Ｉｓ…を検出し、蓄積電流Ｉｓ…の大きさが所定値Ｉｓｍに達したタイミングによりスイッチング素子３…をＯＦＦ制御する制御回路７を構成することもできる。また、最小電圧検出部１１ｓは、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…の大きさが所定の閾値Ｉｒｓまで減少する所定時間Ｔｓを予め演算により求め、スイッチング素子３…がＯＦＦした後、所定時間Ｔｓが経過したタイミングにより最小端子電圧Ｖｍｉｎを検出することもできる。

他方、制御回路７は、電圧検出回路１１により検出した最大端子電圧Ｖｍａｘとこの最大端子電圧Ｖｍａｘと対比可能な最小端子電圧Ｖｍｉｎの差（差電圧Ｖｅ）を求め、この差電圧Ｖｅが予め設定した設定値Ｅｓ以下のときは、スイッチング素子３…のＯＮ／ＯＦＦ制御を停止し、ＯＦＦ状態にすることができる。また、制御回路７は、電圧検出回路１１により検出した最大端子電圧Ｖｍａｘとこの最大端子電圧Ｖｍａｘと対比可能な最小端子電圧Ｖｍｉｎの差（差電圧Ｖｅ）を求め、この差電圧Ｖｅが大きいときは、スイッチング素子３…をＯＮ／ＯＦＦ制御するスイッチング周波数ｆｓを低く設定し、かつ差電圧Ｖｅが小さいときはスイッチング周波数ｆｓを高く設定することもできる。

一方、トランス２に設けたエネルギ補充用の補充巻線２ｓと、この補充巻線２ｓにエネルギを補充する蓄電部Ｂｓと、補充スイッチング部２１とを直列接続して閉回路を構成するエネルギ補充回路２２を設けることができる。この場合、蓄電素子Ｂの最大端子電圧をＶｏｍａｘ，基本巻線２ｏの巻数をＮｏ，蓄電部Ｂｓの端子電圧をＶｓ，補充巻線２ｓの巻数をＮｓとしたとき、（Ｖｓ／Ｎｓ）＞（Ｖｏｍａｘ／Ｎｏ）の条件を満たすように、Ｖｓ及び／又はＮｓを設定するとともに、スイッチング素子３…と補充スイッチング部２１を同期させてＯＮ／ＯＦＦ制御し、又はスイッチング素子３…を全てＯＦＦ制御した状態で補充スイッチング部２１をＯＮ／ＯＦＦ制御する制御回路７を設けることができる。また、トランス２に設けたエネルギ排出用の排出巻線２ｒと、この排出巻線２ｒから排出されたエネルギを充電する蓄電部Ｂｓと、排出スイッチング部２５とを直列接続して閉回路を構成するエネルギ排出回路２６を設けることができる。この場合、蓄電素子Ｂ…の最小端子電圧をＶｏｍｉｎ，基本巻線２ｏの巻数をＮｏ，蓄電部Ｂｓの端子電圧をＶｓ，排出巻線２ｒの巻数をＮｒとしたとき、（Ｖｓ／Ｎｒ）＜（Ｖｏｍｉｎ／Ｎｏ）の条件を満たすように、Ｖｓ及び／又はＮｒを設定するとともに、スイッチング素子３…と排出スイッチング部２５を反転状態により同期させてＯＮ／ＯＦＦ制御し、又は排出スイッチング部２５をＯＮ制御した状態でスイッチング素子３…をＯＮ／ＯＦＦ制御する制御回路７を設けることができる。加えて、電圧均等化装置１ｇ，１ｈは、均等化処理回路６を一つのモジュールＭとして構成し、複数のモジュールＭ…に対応した複数の蓄電素子Ｂ…同士を並列接続又は直列接続することができる。

このような構成を有する本発明に係る蓄電素子の電圧均等化装置１ａ…によれば、次のような顕著な効果を奏する。

（１） 各スイッチング素子３…のＯＮ時には、最大端子電圧Ｖｏｍａｘの蓄電素子Ｂ…から基本巻線２ｏ…に対して、トランス２へのエネルギ蓄積に伴う蓄積電流Ｉｓ…が流れるとともに、各スイッチング素子３…のＯＦＦ時には、基本巻線２ｏ…から最小端子電圧Ｖｏｍｉｎの蓄電素子Ｂ…に対して、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…が流れるため、トランス２へのエネルギ蓄積時及びトランス２からのエネルギ放出時の双方において均等化処理が行われることになり、均等化能力及び均等化効率を飛躍的に高めることができる。

（２） 蓄電素子Ｂ…間における端子電圧Ｖｏ…のバラツキが大きい場合であっても、放出電流Ｉｒ…（蓄積電流Ｉｓ…）は、各第二直列回路Ｃｂ…（第一直列回路Ｃａ…）単位で流れるため、均等化処理時に過大な放出電流Ｉｒ…（蓄積電流Ｉｓ…）が発生する弊害を防止することができる。

（３） 好適な態様により、基本巻線２ｏ…を、中間タップ２ｏｃ…により分けることにより各蓄電素子Ｂ…に対応した複数の第一巻線２ａ…と第二巻線２ｂ…により構成すれば、補助巻線等を用いることなく基本形態の均等化処理回路６…を容易に構成することができる。

（４） 好適な態様により、基本巻線２ｏ…を、単一巻線により構成し、対応する蓄電素子Ｂ…における第一直列回路Ｃａ…と他の蓄電素子Ｂ…における第二直列回路Ｃｂ…に兼用するとともに、トランス２に補助巻線２ｘを設け、この補助巻線２ｘを、基本巻線２ｏによっては第二直列回路Ｃｂが構成されない蓄電素子Ｂにおける第二直列回路Ｃｂに用いれば、一つの補助巻線２ｘの追加を要するも、基本巻線２ｏ…を上述した第一巻線２ａ（又は第二巻線２ｂ）と同一巻数の単一巻線により構成できる。

（５） 好適な態様により、基本巻線２ｏ…を、各蓄電素子Ｂ…に対応した複数の第一巻線２ａ…と複数の蓄電素子Ｂ…を組分けした一組又は二組以上の各組Ｇ…に対応した一又は二以上の第二巻線２ｂ…により構成すれば、各蓄電素子Ｂ…単位の最小端子電圧Ｖｏｍｉｎ…を監視する必要がない蓄電素子、例えば、端子電圧Ｖｏが正規の電圧より低下しても何ら問題（異常）を生じない電気二重層コンデンサ等のキャパシタに利用可能となり、第二巻線２ｂ…側の回路構成の簡素化による装置全体の低コスト化，小型化及び高効率化を図ることができる。なお、この際、第二巻線２ｂ…を、複数の第一巻線２ａ…の少なくとも一部に兼用させることにより、更なる回路構成の簡素化に貢献できる。

（６） 好適な態様により、電圧均等化装置１ａ…に、複数（全部）の蓄電素子Ｂ…のうちの最大端子電圧Ｖｏｍａｘ及び／又は最小端子電圧Ｖｏｍｉｎを、基本巻線２ｏの端子電圧又はトランス２に別途設けた検出巻線２ｄの端子電圧から検出する電圧検出回路１１を設ければ、各スイッチング素子３…のＯＮ時に、基本巻線２ｏ…に対して最大端子電圧Ｖｏｍａｘの蓄電素子Ｂ…から蓄積電流Ｉｓ…が流れるとともに、各スイッチング素子３…のＯＦＦ時には、基本巻線２ｏ…から最小端子電圧Ｖｏｍｉｎの蓄電素子Ｂ…に対して放出電流Ｉｒ…が流れるため、各スイッチング素子３…のＯＮ時には、基本巻線２ｏ又は検出巻線２ｄに、最大端子電圧Ｖｍａｘが発生し、かつ各スイッチング素子３…のＯＦＦ時には、基本巻線２ｏ又は検出巻線２ｄに、最小端子電圧Ｖｍｉｎが発生する。したがって、最大端子電圧Ｖｍａｘと最小端子電圧Ｖｍｉｎを容易に検出することができるとともに、電圧検出回路１１は、電圧均等化装置１の実質的な部分を兼用するため、構成の簡略化を図ることができる。しかも、従来の電圧検出回路のように、各蓄電素子Ｂ…の端子電圧Ｖｏ…をそれぞれ独立して検出する検出回路が不要となるため、装置全体のコストダウン，エネルギロスの低減及び小型コンパクト化を図ることができる。なお、電圧検出回路１１の主たる目的は、端子電圧Ｖｏ…が正常範囲を外れ、異常に低くなり或いは高くなった蓄電素子Ｂ…を検出することにあるため、最大端子電圧Ｖｍａｘと最小端子電圧Ｖｍｉｎを検出できれば十分であり、正常な端子電圧Ｖｏ…までも検出する必要はない。したがって、最大端子電圧Ｖｍａｘと最小端子電圧Ｖｍｉｎのみを検出する本実施形態に係る電圧検出回路１１は、本来の目的を十分に達成することができる。なお、トランス２に検出巻線２ｄを別途設けた場合には、電圧均等化回路６に対して電気的な絶縁を図ることができるとともに、必要に応じて検出電圧を昇圧又は降圧することができる。

（７） 好適な態様により、最小端子電圧Ｖｏｍｉｎに、複数の蓄電素子Ｂ…を組分けした一組又は二組以上の各組Ｇ…における両端電圧のうちの最小両端電圧Ｖｘｍｉｎ…を適用すれば、各蓄電素子Ｂ…単位の端子電圧は得れないものの、故障が生じているか否か等の必要な情報は得れることに加え、第二巻線２ｂ…側の回路構成の簡素化により、装置全体の低コスト化，小型化及び高効率化を図ることができる。

（８） 好適な態様により、電圧検出回路１１に、基本巻線２ｏの端子電圧又は検出巻線２ｄの端子電圧から検出される電圧を補正する補正回路１３を設ければ、ダイオード５ａ…，５ｂ…の電圧降下等による誤差分を排した最大端子電圧Ｖｍａｘ及び／又は最小端子電圧Ｖｍｉｎを得ることができる。

（９） 好適な態様により、電圧検出回路１１に、最大端子電圧Ｖｍａｘを保持（記憶）する最大電圧保持回路１２ｍ及び／又は最小端子電圧Ｖｍｉｎを保持（記憶）する最小電圧保持回路１２ｓを設ければ、各スイッチング素子３…のＯＮ時に発生する最大端子電圧Ｖｍａｘ及び／又は各スイッチング素子３…のＯＦＦ時に発生する最小端子電圧Ｖｍｉｎを、各スイッチング素子３…のＯＮ／ＯＦＦタイミングに影響されることなく検出することができ、検出処理系の簡略化を図ることができる。

（１０） 好適な態様により、電圧検出回路１１に、スイッチング素子３…がＯＮした直後の最大端子電圧Ｖｍａｘを検出する最大電圧検出部１１ｍを設ければ、各スイッチング素子３…のＯＮ時に、基本巻線２ｏ…に蓄積電流Ｉｓ…が流れるも、この蓄積電流Ｉｓ…は、スイッチング素子３…がＯＮした後から徐々に増加する。したがって、蓄積電流Ｉｓ…は、スイッチング素子３…がＯＮした直後が最も少なくなり、第一ダイオード５ａ…の電圧降下を無視できるため、正確な最大端子電圧Ｖｍａｘを検出できる。

（１１） 好適な態様により、スイッチング素子３…がＯＦＦした後、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…が零になる直前の最小端子電圧Ｖｍｉｎを検出する最小電圧検出部１１ｓを設ければ、各スイッチング素子３…のＯＦＦ時に、蓄電素子Ｂ…に放出電流Ｉｒ…が流れるも、この放出電流Ｉｒ…は、スイッチング素子３…がＯＦＦした後から徐々に減少する。したがって、放出電流Ｉｒ…は、零になる直前（放出完了直前）が最も少なくなり、第二ダイオード５ｂ…の電圧降下を無視できるため、正確な最小端子電圧Ｖｍｉｎを検出できる。この場合、最小電圧検出部１１ｓは、スイッチング素子３…がＯＦＦした後、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…を検出し、検出した放出電流Ｉｒ…の大きさが予め設定した閾値Ｉｒｓに達したタイミングにより最小端子電圧Ｖｍｉｎを検出することができる。これにより、常に一定の検出タイミングが得れるため、バラツキの無い正確な最小端子電圧Ｖｍｉｎを検出できる。

（１２） 好適な態様により、スイッチング素子３…がＯＦＦした後、トランス２からのエネルギ放出に伴う放出電流Ｉｒを検出し、放出電流Ｉｒ…が零になった後、所定時間Ｔｒ…が経過したタイミングによりスイッチング素子３…をＯＮ制御するとともに、スイッチング素子３…がＯＮした後、トランス２へのエネルギ蓄積に伴う蓄積電流Ｉｓ…を検出し、蓄積電流Ｉｓ…の大きさが所定値Ｉｓｍに達したタイミングによりスイッチング素子３…をＯＦＦ制御する制御回路７を設ければ、自励発振させることにより、固定したスイッチング周波数（ＯＮ／ＯＦＦ周波数）ｆｓを発振する別途のパルス発振器は不要になる。また、周波数が可変することにより、過電流を防止して常に安定した蓄積電流Ｉｓ…を流すことができるとともに、無電流期間を無くして効率的な電圧均等化に係る処理を行うことができる。

（１３） 好適な態様により、最小電圧検出部１１ｓに、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…の大きさが所定の閾値Ｉｒｓまで減少する所定時間Ｔｓを予め演算により求め、スイッチング素子３…がＯＦＦした後、所定時間Ｔｓが経過したタイミングにより最小端子電圧Ｖｍｉｎを検出する機能を設ければ、放出電流Ｉｒ…の検出が不要となり、検出処理系の簡略化を図ることができる。

（１４） 好適な態様により、制御回路７に、電圧検出回路１１により検出した最大端子電圧Ｖｍａｘとこの最大端子電圧Ｖｍａｘと対比可能な最小端子電圧Ｖｍｉｎの差（差電圧Ｖｅ）を求め、この差電圧Ｖｅが予め設定した設定値Ｅｓ以下のときは、スイッチング素子３…のＯＮ／ＯＦＦ制御を停止し、ＯＦＦ状態にする機能を設ければ、無駄なエネルギ消費を回避できる。即ち、差電圧Ｖｅが小さいことは、各蓄電素子Ｂ…間の端子電圧Ｖｏ…のバラツキが小さく、均等化処理する必要がないことを意味するため、均等化処理を停止することにより、無駄なエネルギ消費を回避できる。

（１５） 好適な態様により、制御回路７に、電圧検出回路１１により検出した最大端子電圧Ｖｍａｘとこの最大端子電圧Ｖｍａｘと対比可能な最小端子電圧Ｖｍｉｎの差（差電圧Ｖｅ）を求め、この差電圧Ｖｅが大きいときは、スイッチング素子３…をＯＮ／ＯＦＦ制御するスイッチング周波数ｆｓを低く設定し、かつ差電圧Ｖｅが小さいときはスイッチング周波数ｆｓを高く設定する機能を設ければ、差電圧Ｖｅが小さいときは、スイッチング素子３…のＯＮ時間を短くし、トランス２に対する蓄積及び放出エネルギを少なくして無駄な損失を低減できるとともに、差電圧Ｖｅが大きいときは、スイッチング素子３…のＯＮ時間を長くし、均等化処理能力を高めることができる。

（１６） 好適な態様により、トランス２に設けたエネルギ補充用の補充巻線２ｓと、この補充巻線２ｓにエネルギを補充する蓄電部Ｂｓと、補充スイッチング部２１とを直列接続して閉回路を構成するエネルギ補充回路２２を設け、蓄電素子Ｂの最大端子電圧をＶｏｍａｘ，基本巻線２ｏの巻数をＮｏ，蓄電部Ｂｓの端子電圧をＶｓ，補充巻線２ｓの巻数をＮｓとしたとき、（Ｖｓ／Ｎｓ）＞（Ｖｏｍａｘ／Ｎｏ）の条件を満たすように、Ｖｓ及び／又はＮｓを設定するとともに、スイッチング素子３…と補充スイッチング部２１を同期させてＯＮ／ＯＦＦ制御し、又はスイッチング素子３…を全てＯＦＦ制御した状態で補充スイッチング部２１をＯＮ／ＯＦＦ制御する制御回路７を設ければ、蓄電部Ｂｓから蓄電素子Ｂ…に対してエネルギの補充を行うことができ、蓄電素子Ｂ…における過剰な自己放電を回避できる。

（１７） 好適な態様により、トランス２に設けたエネルギ排出用の排出巻線２ｒと、この排出巻線２ｒから排出されたエネルギを充電する蓄電部Ｂｓと、排出スイッチング部２５とを直列接続して閉回路を構成するエネルギ排出回路２６を設け、蓄電素子Ｂ…の最小端子電圧をＶｏｍｉｎ，基本巻線２ｏの巻数をＮｏ，蓄電部Ｂｓの端子電圧をＶｓ，排出巻線２ｒの巻数をＮｒとしたとき、（Ｖｓ／Ｎｒ）＜（Ｖｏｍｉｎ／Ｎｏ）の条件を満たすように、Ｖｓ及び／又はＮｒを設定するとともに、スイッチング素子３…と排出スイッチング部２５を反転状態により同期させてＯＮ／ＯＦＦ制御し、又は排出スイッチング部２５をＯＮ制御した状態でスイッチング素子３…をＯＮ／ＯＦＦ制御する制御回路７を設ければ、蓄電素子Ｂ…の過剰充電を回避できる。

（１８） 好適な態様により、均等化処理回路６を一つのモジュールＭとして構成し、複数のモジュールＭ…に対応した複数の蓄電素子Ｂ…同士を並列接続又は直列接続すれば、均等化処理回路６のモジュール化により、例えば、トランス２の大きさを標準化した場合であっても異なる任意の数量の蓄電素子Ｂ…に対して臨機応変に対応できる。

次に、本発明に係る最良の実施形態を挙げ、図面に基づき詳細に説明する。

まず、基本形態となる第一実施形態に係る電圧均等化装置１ａの構成について、図１を参照して説明する。

図中、３１はバッテリ、特に、モータにより走行する電気自動車及びエンジンとモータを併用して走行するハイブリッド自動車に搭載するバッテリを示す。このバッテリ３１は、複数の蓄電素子Ｂ…を直列に接続して構成したものであり、この蓄電素子Ｂ…には、リチウムイオン電池等のイオン電池や電気二重層コンデンサ等の各種蓄電素子を用いることができる。また、各蓄電素子Ｂ…は、１個のセルにより構成してもよいし、複数個のセル、例えば、直列接続，並列接続又はこれらの組合わせからなる複数個のセルにより構成してもよい。そして、このバッテリ３１には、各蓄電素子Ｂ…の端子電圧Ｖｏ…を均等化する電圧均等化装置１ａを接続する。

電圧均等化装置１ａは、鉄心を有するトランス２を備え、このトランス２は、各蓄電素子Ｂ…に対応して設けた複数の基本巻線２ｏ…を有する。また、各基本巻線２ｏ…は、センタタップ（中間タップ）２ｏｃ…により分けた第一巻線２ａ…と第二巻線２ｂ…を有し、センタタップ２ｏｃ…は対応する蓄電素子Ｂ…の負極側に接続する。この場合、各基本巻線２ｏ…の巻数は同数となるように設定する。第一実施形態の第一巻線２ａ…と第二巻線２ｂ…は同一巻数である。なお、センタタップ２ｏｃ…は、第一巻線２ａ…の巻始端子と第二巻線２ｂ…の巻終端子を兼ねている。一方、第一巻線２ａ…の巻終端子と対応する蓄電素子Ｂ…の正極側間には、スイッチング素子３…と第一ダイオード（一方向性導通素子）５ａ…の直列回路を接続するとともに、第二巻線２ｂ…の巻始端子は、第二ダイオード（一方向性導通素子）５ｂ…を介して対応する蓄電素子Ｂ…の正極側に接続する。これにより、各スイッチング素子３…のＯＮ時には、各蓄電素子Ｂ…から対応する各第一ダイオード５ａ…を介して各第一巻線２ａ…（基本巻線２ｏ…）に通電可能な複数の第一直列回路Ｃａ…が構成されるとともに、各スイッチング素子３…のＯＦＦ時には、各第二巻線２ｂ…（基本巻線２ｏ…）から各第二ダイオード５ｂ…を介して各蓄電素子Ｂ…に通電可能な複数の第二直列回路Ｃｂ…が構成される。したがって、第一巻線２ａ…は第一直列回路Ｃａ…に用いられるとともに、第二巻線２ｂ…は第二直列回路Ｃｂ…に用いられる。なお、各スイッチング素子３…には、ＦＥＴ等の半導体スイッチを用いる。以上により、均等化処理回路６が構成される。

他方、７は制御回路を示す。制御回路７は、内蔵するパルス発振器から発振する周波数が百〔ｋＨｚ〕程度のパルス制御信号Ｐｓを出力し、このパルス制御信号Ｐｓにより各スイッチング素子３…を同期させてＯＮ／ＯＦＦ制御する。

更に、均等化処理回路６には、複数（全部）の蓄電素子Ｂ…のうちの最大端子電圧Ｖｍａｘ及び最小端子電圧Ｖｍｉｎを検出する電圧検出回路１１を接続する。この場合、電圧検出回路１１は、最大電圧検出部１１ｍと最小電圧検出部１１ｓを備え、任意の基本巻線２ｏにおける第一巻線２ａの巻終端子は、ダイオード３２ａを介して最大電圧検出部１１ｍの一方の入力ポートに接続するとともに、当該基本巻線２ｏにおけるセンタタップ２ｏｃは、最大電圧検出部１１ｍの他方の入力ポートに接続する。また、当該基本巻線２ｏにおける第二巻線２ｂの巻始端子は、ダイオード３２ｂを介して最小電圧検出部１１ｓの一方の入力ポートに接続するとともに、当該基本巻線２ｏにおけるセンタタップ２ｏｃは、最小電圧検出部１１ｓの他方の入力ポートに接続する。そして、ダイオード３２ａの出力側とセンタタップ２ｏｃ間に、電圧保持コンデンサ３３ａを接続するとともに、ダイオード３２ｂの出力側とセンタタップ２ｏｃ間に、電圧保持コンデンサ３３ｂを接続する。このダイオード３２ａと電圧保持コンデンサ３３ａは、最大端子電圧Ｖｍａｘを保持（記憶）する最大電圧保持回路１２ｍを構成するとともに、ダイオード３２ｂと電圧保持コンデンサ３３ｂは、最小端子電圧Ｖｍｉｎを保持（記憶）する最小電圧保持回路１２ｓを構成する。このような最大電圧保持回路１２ｍ及び最小電圧保持回路１２ｓを設けることにより、各スイッチング素子３…のＯＮ時に発生する最大端子電圧Ｖｍａｘ及び各スイッチング素子３…のＯＦＦ時に発生する最小端子電圧Ｖｍｉｎを、各スイッチング素子３…のＯＮ／ＯＦＦタイミングに影響されることなく検出することができ、検出処理系の簡略化を図ることができる。

次に、第一実施形態に係る電圧均等化装置１ａの動作について、図１，図３〜図６を参照しつつ図２に示すフローチャートに従って説明する。

まず、電圧均等化装置１ａの作動時には、制御回路７から各スイッチング素子３…に対してパルス制御信号Ｐｓが付与され、各スイッチング素子３…は、パルス制御信号Ｐｓに同期してＯＮ／ＯＦＦ制御される。スイッチング素子３…のＯＮ／ＯＦＦ状態（パルス制御信号Ｐｓ）を図５（ａ）に示す。

今、各スイッチング素子３…がＯＮした場合を想定する（ステップＳ１）。図３に、各スイッチング素子３…がＯＮした状態における電圧均等化装置１ａの等価回路Ｕａを示す。この場合、各蓄電素子Ｂ…から対応する各第一ダイオード５ａ…を介して各第一巻線２ａ…に通電可能な複数の第一直列回路Ｃａ…が構成されるとともに、各第一直列回路Ｃａ…が並列接続された状態となる。この結果、全蓄電素子Ｂ…のうち端子電圧Ｖｏの最も大きい蓄電素子Ｂ、即ち、最大端子電圧Ｖｏｍａｘを有する蓄電素子Ｂから第一巻線２ａに対して、トランス２へのエネルギ蓄積に伴う蓄積電流Ｉｓが流れるとともに、最大端子電圧Ｖｍａｘは、全第一巻線２ａ…に発生するため、この最大端子電圧Ｖｍａｘよりも小さい端子電圧Ｖｏを有する蓄電素子Ｂ…からは蓄積電流Ｉｓ…が流れない。なお、最大端子電圧Ｖｏｍａｘを有する蓄電素子Ｂは、一個の場合及び二個以上の場合が発生する。図１に、蓄積電流Ｉｓの経路を一点鎖線矢印により示す。よって、最大端子電圧Ｖｏｍａｘの蓄電素子Ｂのみから蓄積電流Ｉｓが流れることにより、トランス２に対してエネルギの蓄積が行われるため、蓄電素子Ｂの最大端子電圧Ｖｏｍａｘを低下させる均等化処理が行われる（ステップＳ２）。

また、図３に示すように、第一巻線２ａの両端子（巻始端子と巻終端子）に発生する最大端子電圧Ｖｍａｘは、最大電圧保持回路１２ｍにより保持（記憶）される。即ち、ダイオード３２ａを介して電圧保持コンデンサ３３ａに充電され、電圧保持コンデンサ３３ａの端子電圧として保持される（ステップＳ３）。ところで、蓄積電流Ｉｓは、図５（ｂ）に示すように、各スイッチング素子３…のＯＮ時点から徐々に増加する。このため、第一巻線２ａの端子電圧Ｖａと、ダイオード３２ａの出力となる最大端子電圧Ｖｍａｘは、図５（ｃ）に示すようになり、各スイッチング素子３…がＯＮした直後は、蓄電素子Ｂの最大端子電圧Ｖｏｍａｘに対応する正規の電圧が発生するも、蓄積電流Ｉｓが増加するに従って第一ダイオード５ａの電圧降下分が大きくなり、第一巻線２ａの端子電圧Ｖａと、ダイオード３２ａの出力となる最大端子電圧Ｖｍａｘも徐々に低下する。したがって、最大電圧保持回路１２ｍにより保持される最大端子電圧Ｖｍａｘは、電圧降下分の誤差を含むことになる。なお、ダイオード３２ａには、ほとんど電流が流れないため、ダイオード３２ａによる電圧降下は無視できる。

次に、各スイッチング素子３…がＯＦＦした場合を想定する（ステップＳ４）。図４に、各スイッチング素子３…がＯＦＦした状態における電圧均等化装置１ａの等価回路Ｕｂを示す。この場合、各第二巻線２ｂ…から各第二ダイオード５ｂ…を介して各蓄電素子Ｂ…に通電可能な複数の第二直列回路Ｃｂ…が構成されるとともに、各第二直列回路Ｃｂ…が並列接続された状態になる。この結果、第二巻線２ｂから、全蓄電素子Ｂ…のうち端子電圧Ｖｏの最も小さい蓄電素子Ｂ、即ち、最小端子電圧Ｖｏｍｉｎの蓄電素子Ｂ…に対してトランス２からのエネルギ放出に伴う放出電流Ｉｒが流れるとともに、最小端子電圧Ｖｏｍｉｎは、全第二巻線２ｂ…に発生するため、この最小端子電圧Ｖｏｍｉｎよりも大きい端子電圧Ｖｏを有する蓄電素子Ｂ…には放出電流Ｉｒ…が流れない。なお、最小端子電圧Ｖｏｍｉｎを有する蓄電素子Ｂは、一個の場合及び二個以上の場合が発生する。図１に、放出電流Ｉｒの経路を一点鎖線矢印により示す。最小端子電圧Ｖｏｍｉｎの蓄電素子Ｂにのみ放出電流Ｉｒが流れることにより、蓄電素子Ｂに対する充電が行われるため、最小端子電圧Ｖｏｍｉｎを上昇させる均等化処理が行われる（ステップＳ５）。

また、図４に示すように、第二巻線２ｂの両端子（巻始端子と巻終端子）に発生する最小端子電圧Ｖｍｉｎは、最小電圧保持回路１２ｓにより保持（記憶）される。即ち、ダイオード３２ｂを介して電圧保持コンデンサ３３ｂに充電され、電圧保持コンデンサ３３ｂの端子電圧として保持される（ステップＳ６）。ところで、放出電流Ｉｒは、図５（ｂ）に示すように、各スイッチング素子３…のＯＦＦ時点から徐々に減少する。このため、第二巻線２ｂの端子電圧Ｖｂと、ダイオード３２ｂの出力となる最小端子電圧Ｖｍｉｎは、図５（ｄ）に示すようになり、各スイッチング素子３…がＯＦＦした直後は、第二ダイオード５ｂの電圧降下分が最も大きく加算された最小端子電圧Ｖｍｉｎが発生するも、放出電流Ｉｒが減少するに従ってこの電圧降下分が小さくなり、第二巻線２ｂの端子電圧Ｖｂと、ダイオード３２ｂの出力となる最小端子電圧Ｖｍｉｎも徐々に低下する。そして、スイッチング素子３…がＯＦＦした後、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…が零になる直前の最小端子電圧Ｖｍｉｎが、蓄電素子Ｂの最小端子電圧Ｖｏｍｉｎに対応する正規の電圧となる。したがって、最小電圧保持回路１２ｓにより保持される最小端子電圧Ｖｍｉｎは、電圧降下分の誤差を含むことになる。なお、ダイオード３２ｂには、ほとんど電流が流れないため、ダイオード３２ｂによる電圧降下は無視できる。

このようなスイッチング素子３…のＯＮ／ＯＦＦ動作が繰返されることにより、各蓄電素子Ｂ…に対する電圧均等化処理が行われ、最終的には、全蓄電素子Ｂ…の端子電圧Ｖｏ…が均等化する。このように、均等化処理回路６では、各スイッチング素子３…のＯＮ時に、最大端子電圧Ｖｏｍａｘの蓄電素子Ｂ…から基本巻線２ｏ…に対して、トランス２へのエネルギ蓄積に伴う蓄積電流Ｉｓ…が流れるとともに、各スイッチング素子３…のＯＦＦ時に、基本巻線２ｏ…から最小端子電圧Ｖｏｍｉｎの蓄電素子Ｂ…に対して、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…が流れるため、トランス２へのエネルギ蓄積時及びトランス２からのエネルギ放出時の双方において均等化処理が行われることになり、均等化能力及び均等化効率を飛躍的に高めることができる。また、蓄電素子Ｂ…間における端子電圧Ｖｏ…のバラツキが大きい場合であっても、放出電流Ｉｒ…（蓄積電流Ｉｓ…）は、各第二直列回路Ｃｂ…（第一直列回路Ｃａ…）単位で流れるため、均等化処理時に過大な放出電流Ｉｒ…（蓄積電流Ｉｓ…）が発生する弊害を防止することができる。

一方、電圧検出回路１１では、予め設定されたサンプリング時間になったなら、最大端子電圧Ｖｍａｘ及び最小端子電圧Ｖｍｉｎの検出処理を行う（ステップＳ７，Ｓ８）。この場合、最大端子電圧Ｖｍａｘは、最大電圧保持回路１２ｍ（電圧保持コンデンサ３３ａ）に保持されているため、最大電圧検出部１１ｍにより電圧保持コンデンサ３３ａの端子電圧を読取るのみで最大端子電圧Ｖｍａｘを検出することができる。そして、検出した最大端子電圧Ｖｍａｘは、データとして制御回路７に付与され、制御回路７のメモリに少なくとも一時記憶される。同様に、最小端子電圧Ｖｍｉｎは、最小電圧保持回路１２ｓ（電圧保持コンデンサ３３ｂ）に保持されているため、最小電圧検出部１１ｓにより電圧保持コンデンサ３３ｂの端子電圧を読取るのみで最小端子電圧Ｖｍｉｎを検出することができる。そして、検出した最小端子電圧Ｖｍｉｎは、データとして制御回路７に付与され、制御回路７のメモリに少なくとも一時記憶される。

このように、電圧検出回路１１によれば、最大端子電圧Ｖｍａｘ及び最小端子電圧Ｖｍｉｎを容易に検出できるとともに、電圧検出回路１１は、電圧均等化装置１の実質的な部分を兼用するため、構成の簡略化を図ることができる。しかも、従来の電圧検出回路のように、各蓄電素子Ｂ…の端子電圧Ｖｏ…をそれぞれ独立して検出する検出回路が不要になるため、装置全体のコストダウン，エネルギロスの低減及び小型コンパクト化を図ることができる。電圧検出回路１１の主たる目的は、端子電圧Ｖｏ…が正常範囲を外れ、異常に低くなり或いは高くなった蓄電素子Ｂ…を検出することにあるため、最大端子電圧Ｖｍａｘと最小端子電圧Ｖｍｉｎを検出できれば十分であり、正常な端子電圧Ｖｏ…までも検出する必要はない。したがって、最大端子電圧Ｖｍａｘと最小端子電圧Ｖｍｉｎのみを検出する本実施形態に係る電圧検出回路１１を用いれば、本来の目的を十分に達成することができる。

また、電圧検出回路１１に、最大電圧保持回路１２ｍ及び最小電圧保持回路１２ｓを設けたため、各スイッチング素子３…のＯＮ時に発生する最大端子電圧Ｖｍａｘ及び各スイッチング素子３…のＯＦＦ時に発生する最小端子電圧Ｖｍｉｎを、各スイッチング素子３…のＯＮ／ＯＦＦタイミングに影響されることなく検出することができる。この場合、各ダイオード５ａ，５ｂ，３２ａ，３２ｂによる電圧降下分が誤差として含まれる不利な面はあるが、検出処理系の簡略化を図ることができる利点がある。

図６は、本実施形態に係る電圧検出回路１１により検出した最大端子電圧Ｖｍａｘと最小端子電圧Ｖｍｉｎの実験データを示している。実験は、８個の蓄電素子Ｂ…を直列接続したバッテリ３１を用いた。図６において、Ｖｏ〔Ｖ〕は、各蓄電素子Ｂ…の端子電圧を直接測定した測定データを示す。また、実験結果１は、平均的な端子電圧を有する６個の蓄電素子２〜蓄電素子７に、比較的端子電圧の低い１個の蓄電素子１と比較的端子電圧の高い１個の蓄電素子８を含ませたサンプルを示すとともに、実験結果２は、比較的端子電圧の低い蓄電素子１〜蓄電素子４と比較的端子電圧の高い蓄電素子５〜蓄電素子８を組合わせたサンプルを示す。

実験結果１において、電圧検出回路１１により検出した最小端子電圧Ｖｍｉｎは２．０３４〔Ｖ〕、最大端子電圧Ｖｍａｘは３．９７０〔Ｖ〕である。したがって、最小電圧となる蓄電素子１の端子電圧は２．００３〔Ｖ〕であり、その誤差は０．０３１〔Ｖ〕（１．５５〔％〕）である。また、最大電圧となる蓄電素子８の端子電圧は４．０３２〔Ｖ〕であり、その誤差は−０．０６２〔Ｖ〕（−１．５４〔％〕）である。さらに、実験結果２において、電圧検出回路１１により検出した最小端子電圧Ｖｍｉｎは２．０４６〔Ｖ〕、最大端子電圧Ｖｍａｘは３．９４３〔Ｖ〕である。したがって、最小電圧となる蓄電素子４の端子電圧は２．０６２〔Ｖ〕であり、その誤差は−０．０１６〔Ｖ〕（−０．７８〔％〕）である。また、最大電圧となる蓄電素子７，８の端子電圧は３．９４６〔Ｖ〕であり、その誤差は−０．００３〔Ｖ〕（−０．０８〔％〕）である。このように、電圧検出回路１１を用いることにより、最大端子電圧Ｖｍａｘと最小端子電圧Ｖｍｉｎに対する精度の高い検出が可能になる。

他方、制御回路７に一時記憶された最大端子電圧Ｖｍａｘと最小端子電圧Ｖｍｉｎに係るデータは、スイッチング素子３…の制御条件の設定に利用される。まず、制御回路７では、最大端子電圧Ｖｍａｘと最小端子電圧Ｖｍｉｎの差（差電圧Ｖｅ）を、Ｖｍａｘ−Ｖｍｉｎ＝Ｖｅの演算処理により求める（ステップＳ９）。そして、この差電圧Ｖｅが予め設定した設定値Ｅｓ以下のときは、スイッチング素子３…のＯＮ／ＯＦＦ制御を停止し、ＯＦＦ状態にする（ステップＳ１０，Ｓ１１）。この場合、差電圧Ｖｅが小さいことは、各蓄電素子Ｂ…間の端子電圧Ｖｏ…のバラツキが小さく、均等化処理する必要がないことを意味するため、均等化処理を停止することにより、無駄なエネルギ消費を回避できる。これに対して、差電圧Ｖｅが設定値Ｅｓを越えているときは、各蓄電素子Ｂ…間の端子電圧Ｖｏ…のバラツキが大きく、均等化処理を要するため、スイッチング素子３…のＯＮ／ＯＦＦ制御をそのまま継続する（ステップＳ１０）。

また、差電圧Ｖｅが設定値Ｅｓを越えているときは、差電圧Ｖｅの大きさに応じて、スイッチング素子３…をＯＮ／ＯＦＦ制御するスイッチング周波数ｆｓの変更処理を行う（ステップＳ１０，Ｓ１１）。即ち、差電圧Ｖｅが大きいときは、スイッチング周波数ｆｓを低く設定する制御条件変更処理を行うとともに、差電圧Ｖｅが小さいときは、スイッチング周波数ｆｓを高く設定する制御条件変更処理を行う。このように、差電圧Ｖｅが小さいときは、スイッチング素子３…のＯＮ時間を短くすることにより、トランス２に対する蓄積及び放出エネルギを少なくして無駄な損失を低減するとともに、差電圧Ｖｅが大きいときは、スイッチング素子３…のＯＮ時間を長くすることにより、均等化処理能力を高めることができる。

次に、本発明の変更実施形態（第二実施形態〜第十二実施形態）に係る電圧均等化装置１ｂ〜１ｍについて、図７〜図１７を参照して説明する。

まず、第二実施形態〜第八実施形態に係る電圧均等化装置１ｂ〜１ｈについて、図７〜図１３を参照して説明する。

最初に、第二実施形態に係る電圧均等化装置１ｂについて、図７を参照して説明する。この電圧均等化装置１ｂは、電圧検出回路１１を変更したものであり、第一実施形態の電圧均等化装置１ａに対して、トランス２に別途設けた検出巻線２ｄから最大端子電圧Ｖｍａｘ及び最小端子電圧Ｖｍｉｎを検出する点、最大端子電圧Ｖｍａｘ及び最小端子電圧Ｖｍｉｎを正確に検出するための検出タイミングを設定する点、スイッチング素子３…のＯＮ／ＯＦＦ制御を行うに際して、蓄積電流Ｉｓ…と放出電流Ｉｒ…の大きさに追従して自励発振し、かつ周波数が変化するパルス制御信号Ｐｓを用いる点が異なる。

したがって、電圧均等化装置１ｂは、トランス２に別途設けた第一検出巻線２ｄａと第二検出巻線２ｄｂからなる検出巻線２ｄを有する。一方の第一検出巻線２ｄａは最大端子電圧Ｖｍａｘの検出に用いるため、巻終端子を、ダイオード３２ａを介して最大電圧検出部１１ｍの一方の入力ポートに接続するとともに、巻始端子を、スイッチ素子５１ａを介して最大電圧検出部１１ｍの他方の入力ポートに接続する。また、他方の第二検出巻線２ｄｂは最小端子電圧Ｖｍｉｎの検出に用いるため、巻始端子を、ダイオード３２ｂを介して最小電圧検出部１１ｓの一方の入力ポートに接続するとともに、巻終端子を、スイッチ素子５１ｂを介して最小電圧検出部１１ｓの他方の入力ポートに接続する。この場合、第一検出巻線２ｄａの巻数を基本巻線２ｏにおける第一巻線２ａの巻数に一致させるとともに、第二検出巻線２ｄｂの巻数を基本巻線２ｏにおける第二巻線２ｂの巻数に一致させれば、第一実施形態の電圧均等化装置１ａに設けた電圧検出回路１１と同様に、最大端子電圧Ｖｍａｘ及び最小端子電圧Ｖｍｉｎを検出することができる。このような検出巻線２ｄを設けることにより、電圧均等化回路６に対して電気的な絶縁を図ることができるとともに、必要に応じて検出電圧を昇圧又は降圧することができる利点がある。

また、均等化処理回路６には、電流検出部５５を設ける。電流検出部５５は、変流器（ＣＴ）としての機能を有する電流検出巻線５７ｆ…を有する検出トランス５７と検出処理部５８を備える。各電流検出巻線５７ｆ…は、各蓄電素子Ｂ…の正極側と各ダイオード５ａ及び５ｂ間を接続する各接続ライン５６…に直列に接続し、蓄電素子Ｂ…に対して流入する放出電流Ｉｒ…又は蓄電素子Ｂ…から流出する蓄積電流Ｉｓ…の大きさを検出するものであり、検出トランス５７の出力巻線５７ｓは、検出処理部５８の入力側に接続するとともに、検出処理部５８の出力側は、制御回路７に接続する。なお、その他、図７において、図１と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

このような第二実施形態に係る電圧均等化装置１ｂの特有の動作は次のようになる。まず、スイッチング素子３…のＯＮ／ＯＦＦ制御は、固定周波数のパルス制御信号Ｐｓにより行われるものではなく、蓄積電流Ｉｓ…と放出電流Ｉｒ…の大きさに追従する可変周波数のパルス制御信号Ｐｓにより行われる。このパルス制御信号Ｐｓは、次のように生成される。今、スイッチング素子３…はＯＦＦ状態にあるものとする。この場合、放出電流Ｉｒ…は、電流検出部５５により検出される。放出電流Ｉｒ…は、図５（ｂ）に示すように徐々に減少するため、制御回路７は、検出される放出電流Ｉｒ…の大きさを監視し、放出電流Ｉｒ…が零になった後、予め設定した所定時間Ｔｒが経過したタイミングによりスイッチング素子３…をＯＮ制御する。一方、スイッチング素子３…がＯＮした後は、蓄積電流Ｉｓ…が流れ、この蓄積電流Ｉｓ…は、電流検出部５５により検出されるとともに、図５（ｂ）に示すように徐々に増加するため、制御回路７は、検出される蓄積電流Ｉｓ…の大きさを監視し、蓄積電流Ｉｓ…が予め設定した所定値Ｉｓｍに達したタイミングによりスイッチング素子３…をＯＦＦ制御する。

これにより、制御回路７は、自励発振することになり、固定したスイッチング周波数（ＯＮ／ＯＦＦ周波数）ｆｓを発振する別途のパルス発振器は不要になる。また、周波数が可変することにより、過電流を防止して常に安定した蓄積電流Ｉｓ…を流すことができるとともに、無電流期間を無くして効率的な電圧均等化に係る処理を行うことができる。このため、上述した所定時間Ｔｒ及び所定値Ｉｓｍの大きさは、予め、これらの効果が得られるように設定することが望ましい。

さらに、各スイッチング素子３…のＯＮ時には、第一巻線２ａ…に蓄積電流Ｉｓ…が流れるも、この蓄積電流Ｉｓ…は、スイッチング素子３…がＯＮした直後が最も少なくなるため、第一ダイオード５ａ…の電圧降下を無視できる。そこで、制御回路７は、スイッチング素子３…のＯＮ時点から予め設定した所定時間Ｔｄが経過したタイミングにより電圧検出回路１１におけるスイッチ素子５１ａをＯＮ制御し、最大電圧検出部１１ｍにより最大端子電圧Ｖｍａｘを検出する処理を行う。即ち、最大端子電圧Ｖｍａｘを検出するときのみスイッチ素子５１ａをＯＮ制御する。これにより、第一ダイオード５ａ…の電圧降下分による誤差を無視できるとともに、常に一定の検出タイミングにより検出できるため、バラツキの無い正確な最大端子電圧Ｖｍａｘを検出することができる。

一方、各スイッチング素子３…のＯＦＦ時には、第二巻線２ｂに放出電流Ｉｒ…が流れるも、零になる直前が最も少なくなるため、第二ダイオード５ｂ…の電圧降下が無視できる。そこで、制御回路７は、スイッチング素子３…がＯＦＦしてから放出電流Ｉｒ…の大きさを監視し、予め設定した閾値Ｉｒｓに達したタイミング（図５（ｂ）中ｔｓ時点）により電圧検出回路１１におけるスイッチ素子５１ｂをＯＮ制御し、最小電圧検出部１１ｓにより最小端子電圧Ｖｍｉｎを検出する処理を行う。即ち、最小端子電圧Ｖｍｉｎを検出するときのみスイッチ素子５１ｂをＯＮ制御する。これにより、第二ダイオード５ｂ…の電圧降下分による誤差を無視できるとともに、常に一定の検出タイミングにより検出できるため、バラツキの無い正確な最小端子電圧Ｖｍｉｎを検出することができる。なお、このような検出タイミングを設定した最大端子電圧Ｖｍａｘ及び最小端子電圧Ｖｍｉｎの検出は、固定したスイッチング周波数（ＯＮ／ＯＦＦ周波数）ｆｓを発振するパルス発振器を用いた場合でも同様に行うことができる。

また、最小端子電圧Ｖｍｉｎの検出は、次のように行うこともできる。即ち、最小電圧検出部１１ｓは、トランス２からのエネルギ放出に伴う放出電流Ｉｒ…の大きさが所定の閾値Ｉｒｓまで減少する所定時間Ｔｓを予め演算により求め、スイッチング素子３…がＯＦＦした後、所定時間Ｔｓが経過したタイミングにより最小端子電圧Ｖｍｉｎを検出することもできる。これにより、放出電流Ｉｒ…の検出が不要になり、検出処理系の簡略化を図ることができる。

次に、第三実施形態に係る電圧均等化装置１ｃについて、図８を参照して説明する。この電圧均等化装置１ｃは、第一実施形態の電圧均等化装置１ａに対して、第一巻線２ａ…と第二巻線２ｂ…を完全に分離させた異なる巻線により構成する点，電圧検出回路１１における別巻線２ｄにセンタタップを有する巻線を使用し、かつ補正回路１３を設けた点が異なる。この場合、電圧検出回路１１は、図７に示した別巻線の検出巻線２ｄを用いるとともに、図１に示した最大電圧保持回路１２ｍ及び最小電圧保持回路１２ｓを組合わせ、さらに、検出巻線２ｄの端子電圧から検出される電圧を補正する補正回路１３を備える。補正回路１３は、補正用巻線６３に対して、ダイオード６４，抵抗６５，ダイオード６６及び６７を直列接続することにより閉回路を構成したものである。これにより、ダイオード６６及び６７の両端に、ダイオード５ａ…等の電圧降下分に相当する補正電圧が発生するため、この補正電圧を電圧保持コンデンサ３３ａの両端電圧として検出される最大端子電圧Ｖｍａｘに加算し、検出される最大端子電圧Ｖｍａｘに対する補正を行なう。よって、ダイオード５ａ…の電圧降下等による誤差分を排した最大端子電圧Ｖｍａｘを得ることができる。なお、６８はコンデンサを示すとともに、６１ａ，６１ｂは、それぞれ電圧保持コンデンサ３３ａ，３３ｂに並列接続した抵抗を示す。実施形態は、最大端子電圧Ｖｍａｘを補正する場合を示したが、最小端子電圧Ｖｍｉｎを補正する補正回路も同様に設けることができるとともに、或いは電圧検出部１１ｃにおけるデジタル処理機能等により、このような補正回路１３と同様の補正を行ってもよい。なお、電圧検出部１１ｃには、前述した最大電圧検出部１１ｍと最小電圧検出部１１ｓの双方が含まれる。また、図８において、スイッチング素子３…のＯＮ時に流れる蓄積電流Ｉｓの経路を、一点鎖線矢印により示すとともに、スイッチング素子３…のＯＦＦ時に流れる放出電流Ｉｒの経路を、一点鎖線矢印により示す。この電圧均等化装置１ｃの基本的な構成は、第一実施形態の電圧均等化装置１ａと同じになるため、電圧均等化装置１ｃにおける均等化処理回路６及び電圧検出回路１１の基本的動作も、第一実施形態の電圧均等化装置１ａと同じになる。なお、その他、図８において、図１及び図７と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

次に、第四実施形態に係る電圧均等化装置１ｄについて、図９を参照して説明する。この電圧均等化装置１ｄは、第一実施形態の電圧均等化装置１ａに対して、基本巻線２ｏ…を単一巻線により構成し、対応する蓄電素子Ｂ…における第一直列回路Ｃａ…と他の蓄電素子Ｂ…における第二直列回路Ｃｂ…に兼用するとともに、トランス２に補助巻線２ｘを設け、この補助巻線２ｘを、基本巻線２ｏによっては第二直列回路Ｃｂが構成されない蓄電素子Ｂにおける第二直列回路Ｃｂに用いた点が異なる。図９における第二巻線２ｄｂは、最小端子電圧Ｖｍｉｎの検出用である。これにより、スイッチング素子３…のＯＮ時には、蓄積電流Ｉｓ…が、図９に一点鎖線矢印で示す経路により流れるとともに、スイッチング素子３…のＯＦＦ時には、放出電流Ｉｒ…が、図９に一点鎖線矢印で示す経路により流れる。このような電圧均等化装置１ｄを用いれば、一つの補助巻線２ｘの追加を要するも、基本巻線２ｏ…を上述した第一巻線２ａ（又は第二巻線２ｂ）と同一巻数の単一巻線により構成できる利点がある。なお、その他、図９において、図１と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

次に、第五実施形態に係る電圧均等化装置１ｅについて、図１０を参照して説明する。この電圧均等化装置１ｅは、第四実施形態における電圧均等化装置１ｄの変更例であり、電圧均等化装置１ｄに対して、各部品の接続部位を変更した点、検出巻線２ｄを別巻線により設けた点が異なる。したがって、図９における最小端子電圧Ｖｍｉｎ検出用の第二巻線２ｄｂは不要になる。これにより、スイッチング素子３…のＯＮ時には、蓄積電流Ｉｓ…が、図１０に一点鎖線矢印で示す経路により流れるとともに、スイッチング素子３…のＯＦＦ時には、放出電流Ｉｒ…が、図１０に一点鎖線矢印で示す経路により流れる。この電圧均等化装置１ｅも、第四実施形態の電圧均等化装置１ｄと同様に、一つの補助巻線２ｘの追加を要するも、基本巻線２ｏ…を上述した第一巻線２ａ（又は第二巻線２ｂ）と同一巻数の単一巻線により構成できる利点がある。なお、その他、図１０において、図８及び図９と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

次に、第六実施形態に係る電圧均等化装置１ｆについて、図１１を参照して説明する。この電圧均等化装置１ｆは、第四実施形態に係る電圧均等化装置１ｄに対して、エネルギ補充回路２２及びエネルギ排出回路２６を設けた点が異なる。即ち、電圧均等化装置１ｆは、トランス２に設けたエネルギ補充用の補充巻線２ｓと、この補充巻線２ｓにエネルギを補充する蓄電部Ｂｓと、補充スイッチング部２１とを直列接続して閉回路を構成するエネルギ補充回路２２を備える。この場合、蓄電素子Ｂの最大端子電圧をＶｏｍａｘ，基本巻線２ｏの巻数をＮｏ，蓄電部Ｂｓの端子電圧をＶｓ，補充巻線２ｓの巻数をＮｓとすれば、（Ｖｓ／Ｎｓ）＞（Ｖｏｍａｘ／Ｎｏ）の条件を満たすように、Ｖｓ及び／又はＮｓを設定する。また、スイッチング素子３…と補充スイッチング部２１を同期させてＯＮ／ＯＦＦ制御し、又はスイッチング素子３…を全てＯＦＦ制御した状態で補充スイッチング部２１をＯＮ／ＯＦＦ制御する制御回路７を備える。なお、電圧検出回路１１は、図示を省略したが、図１０等に示した電圧検出回路１１を同様に設けることができる。

これにより、スイッチング素子３…と補充スイッチング部２１を同期させてＯＮ／ＯＦＦ制御（又はスイッチング素子３…を全てＯＦＦ制御した状態で補充スイッチング部２１をＯＮ／ＯＦＦ制御）すれば、常に、エネルギ補充回路２２が最大端子電圧Ｖｏｍａｘの発生源となり、蓄積電流Ｉｓが一点鎖線矢印の経路により流れる。よって、蓄電部Ｂｓから蓄電素子Ｂ…に対してエネルギの補充を行うことができ、蓄電素子Ｂ…における過剰な自己放電を回避することができる。

さらに、電圧均等化装置１ｆは、トランス２に設けたエネルギ排出用の排出巻線２ｒと、この排出巻線２ｒから排出されたエネルギを充電する蓄電部Ｂｓと、ダイオード６２と、排出スイッチング部２５とを直列接続して閉回路を構成するエネルギ排出回路２６を備える。この場合、蓄電素子Ｂ…の最小端子電圧をＶｏｍｉｎ，基本巻線２ｏの巻数をＮｏ，蓄電部Ｂｓの端子電圧をＶｓ，排出巻線２ｒの巻数をＮｒとすれば、（Ｖｓ／Ｎｒ）＜（Ｖｏｍｉｎ／Ｎｏ）の条件を満たすように、Ｖｓ及び／又はＮｒを設定する。また、スイッチング素子３…と排出スイッチング部２５を反転状態により同期させてＯＮ／ＯＦＦ制御し、又は排出スイッチング部２５をＯＮ制御した状態でスイッチング素子３…をＯＮ／ＯＦＦ制御する制御回路７を備える。

これにより、スイッチング素子３…と排出スイッチング部２５を反転状態により同期させてＯＮ／ＯＦＦ制御（又は排出スイッチング部２５をＯＮ制御した状態でスイッチング素子３…をＯＮ／ＯＦＦ制御）すれば、常に、エネルギ排出回路２６が最小端子電圧Ｖｏｍｉｎの発生源となり、放出電流Ｉｒ…が一点鎖線矢印の経路により流れる。よって、蓄電素子Ｂ…のエネルギにより蓄電部Ｂｓを充電することができ、蓄電素子Ｂ…の過剰充電を回避することができる。なお、その他、図１１において、図９と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

次に、第七実施形態に係る電圧均等化装置１ｇについて、図１２を参照して説明する。この電圧均等化装置１ｇは、図９に示した第四実施形態に係る電圧均等化装置１ｄにおける均等化処理回路６を一つのモジュールＭとして構成し、複数のモジュールＭ…に対応した複数の蓄電素子Ｂ…同士を並列接続したものである。また、第七実施形態では、電圧検出回路１１を構成する第一検出巻線２ｄａ及び第二検出巻線２ｄｂをそれぞれ並列接続し、各モジュールＭ…に共通のダイオード３２ａ，３２ｂ及び電圧保持コンデンサ３３ａ，３３ｂを接続した。均等化処理回路６をモジュール化することにより、例えば、トランス２の大きさを標準化した場合であっても異なる任意の数量の蓄電素子Ｂ…に対して臨機応変に対応することができる。そして、モジュールＭを単体で用いる場合と同様に、電圧均等化処理を行うことができるとともに、電圧検出回路１１による電圧検出を行うことができる。なお、その他、図１２において、図９と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

さらに、このようなモジュール化は、他の電圧均等化装置１ａ，１ｂ，１ｃ，１ｅ，１ｆにおいても同様に行うことができる。したがって、一般的には、各蓄電素子Ｂ…に対応した複数の基本巻線２ｏ…を有するトランス２と、各蓄電素子Ｂ…に対応した複数のスイッチング素子３…と、各蓄電素子Ｂ…に対応した複数組の第一ダイオード５ａ…及び第二ダイオード５ｂ…とを有し、各スイッチング素子３…のＯＮ時に各蓄電素子Ｂ…から対応する各第一ダイオード５ａ…を介して各基本巻線２ｏ…に通電可能な複数の第一直列回路Ｃａ…を構成し、かつ各スイッチング素子３…のＯＦＦ時に各基本巻線２ｏ…から各第二ダイオード５ｂ…を介して各蓄電素子Ｂ…に通電可能な複数の第二直列回路Ｃｂ…を構成する均等化処理回路６を、一つのモジュールＭとして構成することができる。

次に、第八実施形態に係る電圧均等化装置１ｈについて、図１３を参照して説明する。この電圧均等化装置１ｈは、図１１に示した第六実施形態に係る電圧均等化装置１ｆにおける均等化処理回路６を一つのモジュールＭとして構成し、複数のモジュールＭ…に対応した複数の蓄電素子Ｂ…同士を直列接続したものである。この場合、共有する単一の蓄電部Ｂｓを利用できるとともに、任意のモジュールＭにおける第二ダイオード５ｂを隣接する次のモジュールＭに接続することができる。また、図１３では、電圧検出回路１１を省略したが、図１２の場合と同様に設けることができる。さらに、他の電圧均等化装置１ａ，１ｂ，１ｃ，１ｄ，１ｅにおける均等化処理回路６を用いたモジュールであっても同様に適用することができる。よって、電圧均等化装置１ｈにおいても、電圧均等化装置１ｇと同様に、異なる任意の数量の蓄電素子Ｂ…に対して臨機応変に対応することができる。そして、モジュールＭを単体で用いる場合と同様に、電圧均等化処理を行うことができるとともに、電圧検出回路１１による電圧検出を行うことができる。なお、その他、図１３において、図１１と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

次に、第九実施形態〜第十二実施形態に係る電圧均等化装置１ｉ〜１ｍについて、図１４〜図１７を参照して説明する。第九実施形態〜第十二実施形態に係る電圧均等化装置１ｉ〜１ｍは、いずれも最小電圧検出部１１ｓとして、複数の蓄電素子Ｂ…を組分けした一組又は二組以上の各組Ｇ…における両端電圧のうちの最小両端電圧Ｖｘｍｉｎを検出する最小電圧検出部１１ｓｇ（１１ｓｇａ，１１ｓｇｂ）を設けたものである。

ところで、蓄電素子Ｂには、前述したように、リチウムイオン電池等のイオン電池や電気二重層コンデンサ等の各種蓄電素子が存在する。この場合、イオン電池は、端子電圧Ｖｏが正規の電圧よりも低下した場合、過放電を招き、電池の破損原因となるが、電気二重層コンデンサのようなキャパシタの場合、端子電圧Ｖｏが正規の電圧より低下しても何ら問題（異常）を生じることはない。したがって、蓄電素子Ｂとして、電気二重層コンデンサのようなキャパシタの場合、個々の蓄電素子Ｂ…の最小端子電圧Ｖｏｍｉｎ…を正確に知る必要はなく、故障が生じているか否か等の情報を得れれば十分であり、また、情報自体が不要の場合もある。

そこで、第九実施形態〜第十二実施形態に係る電圧均等化装置１ｉ〜１ｍでは、最小端子電圧Ｖｏｍｉｎ…の検出に関して、複数の蓄電素子Ｂ…を組分けした一組又は二組以上の各組Ｇ…における両端電圧のうちの最小両端電圧Ｖｘｍｉｎを、最小電圧検出部１１ｓｇにより検出するようにしたものである。このため、基本巻線２ｏ…は、各蓄電素子Ｂ…に対応した複数の第一巻線２ａ…と複数の蓄電素子Ｂ…を組分けした一組又は二組以上の各組Ｇ…に対応した一又は二以上の第二巻線２ｂ…により構成する。このような最小両端電圧Ｖｘｍｉｎ…を得ることにより、個々の蓄電素子Ｂ…における最小端子電圧は得れないものの、異常を生じた蓄電素子Ｂ…の存在を推定したり、バッテリ３１全体の充放電制御に利用することができる。

まず、第九実施形態に係る電圧均等化装置１ｉについて、図１４を参照して説明する。この電圧均等化装置１ｉは、一例として、第一巻線２ａ…を四つ設けるとともに、第二巻線２ｂ…を第一巻線２ａ…の半分の数量となる二つ設けたものである。即ち、基本巻線２ｏ…は、各蓄電素子Ｂ…に対応した四つの第一巻線２ａ…を有するとともに、四つの蓄電素子Ｂ…を二つずつの二つの組Ｇ…に分け、各組Ｇ…に対応する二つの第二巻線２ｂ…を有している。第九実施形態に係る電圧均等化装置１ｉの場合、第一直列回路Ｃａ…は、前述した第一実施形態の電圧均等化装置１ａと同様に機能する。即ち、各スイッチング素子３…のＯＮ時には、図１４に示す一点鎖線矢印の経路により、トランス２へのエネルギ蓄積に伴う蓄積電流Ｉｓが流れる。一方、各スイッチング素子３…のＯＦＦ時には、第二巻線２ｂ…からトランス２のエネルギ放出に伴う放出電流Ｉｒ…が、図１４に示す一点鎖線矢印の経路により流れる。この場合、一つの第二巻線２ｂから流れる放出電流Ｉｒは、第二ダイオード５ｂを経て、直列接続された二つの蓄電素子Ｂ…に充電されるため、最小電圧検出部１１ｓｇでは、二つの蓄電素子Ｂ…により構成される各組Ｇ…の両端電圧における最小両端電圧Ｖｘｍｉｎが検出される。

したがって、上述したように、個々の蓄電素子Ｂ…における最小端子電圧は得れないものの、Ｖｘｍｉｎ／２の判定を行うことにより、異常を生じた蓄電素子Ｂ…の存在を推定したり、バッテリ３１全体の充放電制御に利用することができる。また、第二巻線２ｂ…側の回路構成の簡素化により装置全体の低コスト化，小型化及び高効率化を図ることができる。なお、例示の場合、最小両端電圧Ｖｘｍｉｎを１／２にすることにより、前述した最大端子電圧Ｖｍａｘと対比可能な最小端子電圧Ｖｍｉｎを得ることができる。この点は、以下に述べる第十実施形態の電圧均等化装置１ｊ〜第十二実施形態の電圧均等化装置１ｍの場合も同じである。その他、図１４において、図８及び図１０と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

次に、第十実施形態に係る電圧均等化装置１ｊについて、図１５を参照して説明する。この電圧均等化装置１ｊは、一例として、第一巻線２ａ…を五つ設け、この内の二つを第二巻線２ｂ…に兼用させたものである。図１５において、第二ダイオード５ｂ…を接続した二つの第一巻線２ａ…が第二巻線２ｂ…を兼用し、また、二つの蓄電素子Ｂ…が一組Ｇとなる。第十実施形態に係る電圧均等化装置１ｊの場合も、第一直列回路Ｃａ…は、前述した第一実施形態の電圧均等化装置１ａと同様に機能する。即ち、各スイッチング素子３…のＯＮ時には、図１５に示す一点鎖線矢印の経路により、トランス２へのエネルギ蓄積に伴う蓄積電流Ｉｓが流れる。一方、各スイッチング素子３…のＯＦＦ時には、第二巻線２ｂ…からトランス２のエネルギ放出に伴う放出電流Ｉｒ…が、図１５に示す一点鎖線矢印の経路により流れる。この場合、一つの第二巻線２ｂ（第一巻線２ａ）から流れる放出電流Ｉｒは、第二ダイオード５ｂを経て、直列接続された二つの蓄電素子Ｂ…に充電されるため、最小電圧検出部１１ｓｇでは、二つの蓄電素子Ｂ…により構成される各組Ｇ…における両端電圧のうちの最小両端電圧Ｖｘｍｉｎが検出される。したがって、第九実施形態の電圧均等化装置１ｉと同様の効果を得ることができるとともに、特に、第二巻線２ｂ…を、複数の第一巻線２ａ…の少なくとも一部に兼用させたため、更なる回路構成の簡素化に貢献できる。その他、図１５において、図１０と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

次に、第十一実施形態に係る電圧均等化装置１ｋについて、図１６を参照して説明する。この電圧均等化装置１ｋは、複数の第一巻線２ａ…に対して、単一の第二巻線２ｂを設けたものである。このため、基本巻線２ｏ…は、各蓄電素子Ｂ…に対応した複数の第一巻線２ａ…を有するとともに、全ての蓄電素子Ｂ…が一組Ｇとなる。第十一実施形態に係る電圧均等化装置１ｋの場合も、第一直列回路Ｃａ…は、前述した第一実施形態の電圧均等化装置１ａと同様に機能する。即ち、各スイッチング素子３…のＯＮ時には、図１６に示す一点鎖線矢印の経路により、トランス２へのエネルギ蓄積に伴う蓄積電流Ｉｓが流れる。一方、各スイッチング素子３…のＯＦＦ時には、第二巻線２ｂ…からトランス２のエネルギ放出に伴う放出電流Ｉｒ…が、図１６に示す一点鎖線矢印の経路により流れる。この場合、単一の第二巻線２ｂから流れる放出電流Ｉｒは、第二ダイオード５ｂを経て、直列接続された全ての蓄電素子Ｂ…（バッテリ３１の全体）に充電される。したがって、最小電圧検出部１１ｓｇでは、バッテリ３１の全体電圧が検出される特殊形態となる。なお、第十一実施形態に係る電圧均等化装置１ｋも、第九実施形態の電圧均等化装置１ｉと同様の効果を得ることができる。その他、図１６において、図１４と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

次に、第十二実施形態に係る電圧均等化装置１ｍについて、図１７を参照して説明する。この電圧均等化装置１ｍは、第十一実施形態に係る電圧均等化装置１ｋを一つのモジュールＭとして構成し、複数（例示は二つ）のモジュールＭ…を直列に接続したものである。したがって、各モジュールＭ…の構成及び機能（動作）は、第十一実施形態に係る電圧均等化装置１ｋと同じになる。この場合、全モジュールＭ…内における各蓄電素子Ｂ…の端子電圧は、第十一実施形態に係る電圧均等化装置１ｋと同様に均等化される。また、最大電圧検出部１１ｍ，第一最小電圧検出部１１ｓｇａ及び第二最小電圧検出部１１ｓｇｂを、図１７のように接続することにより、最大電圧検出部１１ｍでは、全モジュールＭ…内における各蓄電素子Ｂ…の最大端子電圧Ｖｏｍａｘを検出できるとともに、第一最小電圧検出部１１ｓｇａにより、一方（図中、上側）のモジュールＭにおけるバッテリ３１の両端電圧を検出でき、さらに、第二最小電圧検出部１１ｓｇｂにより、上側のモジュールＭの両端電圧と下側のモジュールＭの両端電圧を加算した全モジュールＭ…間の両端電圧を検出できる。なお、第二最小電圧検出部１１ｓｇｂの検出結果から第一最小電圧検出部１１ｓｇａの検出結果を減算することにより、他方（図中、下側）のモジュールＭの両端電圧を検出できる。その他、図１７において、図１６と同一部分には同一符号を付してその構成を明確にするとともに、その詳細な説明は省略する。

以上、各種実施形態について詳細に説明したが、本発明は、このような実施形態に限定されるものではなく、細部の構成，素材，数量，数値等において、本発明の要旨を逸脱しない範囲で、任意に変更，追加，削除することができる。例えば、スイッチング素子，ダイオード，電圧検出回路及び電圧保持回路等は、同一の機能を有する各種部品及び回路を適用することができる。また、蓄電素子は、モータにより走行する電気自動車或いはエンジンとモータを併用して走行するハイブリッド自動車に搭載するバッテリに用いる蓄電素子を例示したが、用途はこれに限定されるものではない。

本発明の第一実施形態に係る電圧均等化装置の回路図、 同電圧均等化装置の動作を説明するためのフローチャート、 同電圧均等化装置のスイッチング素子がＯＮした状態の等価回路、 同電圧均等化装置のスイッチング素子がＯＦＦした状態の等価回路、 同電圧均等化装置の各部における信号波形のタイムチャート、 同電圧均等化装置に備える電圧検出回路の実験結果を示す表、 本発明の第二実施形態に係る電圧均等化装置の回路図、 本発明の第三実施形態に係る電圧均等化装置の回路図、 本発明の第四実施形態に係る電圧均等化装置の回路図、 本発明の第五実施形態に係る電圧均等化装置の回路図、 本発明の第六実施形態に係る電圧均等化装置の回路図、 本発明の第七実施形態に係る電圧均等化装置の回路図、 本発明の第八実施形態に係る電圧均等化装置の回路図、 本発明の第九実施形態に係る電圧均等化装置の回路図、 本発明の第十実施形態に係る電圧均等化装置の回路図、 本発明の第十一実施形態に係る電圧均等化装置の回路図、 本発明の第十二実施形態に係る電圧均等化装置の回路図、

符号の説明

１ａ…１ｍ 電圧均等化装置
２ トランス
２ｏ… 基本巻線
２ｏｃ… 中間タップ
２ａ… 第一巻線
２ｂ… 第二巻線
２ｘ 補助巻線
２ｄ 検出巻線
２ｓ 補充巻線
２ｒ 排出巻線
３… スイッチング素子
５ａ… 第一ダイオード
５ｂ… 第二ダイオード
６ 均等化処理回路
７ 制御回路
１１ 電圧検出回路
１１ｍ 最大電圧検出部
１１ｓ 最小電圧検出部
１２ｍ 最大電圧保持回路
１２ｓ 最小電圧保持回路
２１ 補充スイッチング部
２２ エネルギ補充回路
２５ 排出スイッチング部
２６ エネルギ排出回路
Ｂ… 蓄電素子
Ｂｓ 蓄電部
Ｃａ… 第一直列回路
Ｃｂ… 第二直列回路
Ｖｏ… 蓄電素子の端子電圧
Ｖｍａｘ 最大端子電圧
Ｖｍｉｎ 最小端子電圧
Ｖｘｍｉｎ… 最小両端電圧
Ｉｓ… 蓄積電流
Ｉｒ… 放出電流
Ｉｒｓ 閾値
Ｉｓｍ 所定値
Ｔｒ 所定時間
Ｍ… モジュール
Ｇ… 蓄電素子の組

Claims (22)

1. 複数の蓄電素子の端子電圧を均等化する蓄電素子の電圧均等化装置において、少なくとも各蓄電素子に対応した複数の第一巻線及び一又は二以上の第二巻線からなる基本巻線を有するトランスと、各蓄電素子に対応した複数のスイッチング素子と、各蓄電素子に対応した複数の第一ダイオードと、前記第二巻線に対応した一又は二以上の第二ダイオードとを有し、各スイッチング素子のＯＮ時に各蓄電素子から対応する各第一ダイオードを介して各第一巻線に通電可能な複数の第一直列回路を構成し、かつ各スイッチング素子のＯＦＦ時に前記第二巻線から第二ダイオードを介して蓄電素子に通電可能な一又は二以上の第二直列回路を構成する均等化処理回路を備えるとともに、各スイッチング素子をＯＮ／ＯＦＦ制御する制御回路を備えることを特徴とする蓄電素子の電圧均等化装置。
2. 前記複数の蓄電素子は、直列接続することを特徴とする請求項１記載の蓄電素子の電圧均等化装置。
3. 前記基本巻線は、中間タップにより分けることにより各蓄電素子に対応した複数の第一巻線と第二巻線により構成することを特徴とする請求項１記載の蓄電素子の電圧均等化装置。
4. 前記基本巻線は、単一巻線により構成し、対応する蓄電素子における前記第一直列回路と他の蓄電素子における前記第二直列回路に兼用するとともに、前記トランスに補助巻線を設け、この補助巻線を、前記基本巻線によっては前記第二直列回路が構成されない蓄電素子における第二直列回路に用いることを特徴とする請求項１記載の蓄電素子の電圧均等化装置。
5. 前記基本巻線は、各蓄電素子に対応した複数の第一巻線と前記複数の蓄電素子を組分けした一組又は二組以上の各組に対応した一又は二以上の第二巻線により構成することを特徴とする請求項１記載の蓄電素子の電圧均等化装置。
6. 前記第二巻線は、複数の第一巻線の少なくとも一部と兼用することを特徴とする請求項５記載の蓄電素子の電圧均等化装置。
7. 前記複数の蓄電素子のうちの最大端子電圧及び／又は最小端子電圧を、前記基本巻線の端子電圧又は前記トランスに別途設けた検出巻線の端子電圧から検出する電圧検出回路を備えることを特徴とする請求項１記載の蓄電素子の電圧均等化装置。
8. 前記最小端子電圧には、前記複数の蓄電素子を組分けした一組又は二組以上の各組における両端電圧のうちの最小両端電圧を含むことを特徴とする請求項７記載の蓄電素子の電圧均等化装置。
9. 前記電圧検出回路は、前記基本巻線の端子電圧又は前記検出巻線の端子電圧から検出される電圧を補正する補正回路を備えることを特徴とする請求項７記載の蓄電素子の電圧均等化装置。
10. 前記電圧検出回路は、前記最大端子電圧を保持する最大電圧保持回路及び／又は前記最小端子電圧を保持する最小電圧保持回路を備えることを特徴とする請求項７記載の蓄電素子の電圧均等化装置。
11. 前記電圧検出回路は、前記スイッチング素子がＯＮした直後の前記最大端子電圧を検出する最大電圧検出部を備えることを特徴とする請求項７，８，９又は１０記載の蓄電素子の電圧均等化装置。
12. 前記電圧検出回路は、前記スイッチング素子がＯＦＦした後、前記トランスからのエネルギ放出に伴う放出電流が零になる直前の最小端子電圧を検出する最小電圧検出部を備えることを特徴とする請求項７，８，９又は１０記載の蓄電素子の電圧均等化装置。
13. 前記最小電圧検出部は、前記放出電流を検出し、前記放出電流の大きさが予め設定した閾値に達したタイミングにより前記最小端子電圧を検出することを特徴とする請求項１２記載の蓄電素子の電圧均等化装置。
14. 前記スイッチング素子がＯＦＦした後、前記トランスからのエネルギ放出に伴う放出電流を検出し、前記放出電流が零になった後、所定時間が経過したタイミングにより前記スイッチング素子をＯＮ制御するとともに、前記スイッチング素子がＯＮした後、前記トランスへのエネルギ蓄積に伴う蓄積電流を検出し、前記蓄積電流の大きさが所定値に達したタイミングにより前記スイッチング素子をＯＦＦ制御する制御回路を備えることを特徴とする請求項１３記載の蓄電素子の電圧均等化装置。
15. 前記最小電圧検出部は、前記トランスからのエネルギ放出に伴う放出電流の大きさが所定の閾値まで減少する所定時間を予め演算により求め、前記スイッチング素子がＯＦＦした後、前記所定時間が経過したタイミングにより前記最小端子電圧を検出することを特徴とする請求項１２記載の蓄電素子の電圧均等化装置。
16. 前記制御回路は、前記電圧検出回路により検出した前記最大端子電圧とこの最大端子電圧と対比可能な前記最小端子電圧の差（差電圧）を求め、この差電圧が予め設定した設定値以下のときは、前記スイッチング素子のＯＮ／ＯＦＦ制御を停止し、ＯＦＦ状態にすることを特徴とする請求項７記載の蓄電素子の電圧均等化装置。
17. 前記制御回路は、前記電圧検出回路により検出した前記最大端子電圧とこの最大端子電圧と対比可能な前記最小端子電圧の差（差電圧）を求め、この差電圧が大きいときは、前記スイッチング素子をＯＮ／ＯＦＦ制御するスイッチング周波数を低く設定し、かつ前記差電圧が小さいときは前記スイッチング周波数を高く設定することを特徴とする請求項７記載の蓄電素子の電圧均等化装置。
18. 前記トランスに設けたエネルギ補充用の補充巻線と、この補充巻線にエネルギを補充する蓄電部と、補充スイッチング部とを直列接続して閉回路を構成するエネルギ補充回路を備え、前記蓄電素子の最大端子電圧をＶｏｍａｘ，前記基本巻線の巻数をＮｏ，前記蓄電部の端子電圧をＶｓ，前記補充巻線の巻数をＮｓとしたとき、（Ｖｓ／Ｎｓ）＞（Ｖｏｍａｘ／Ｎｏ）の条件を満たすように、Ｖｓ及び／又はＮｓを設定することを特徴とする請求項１記載の蓄電素子の電圧均等化装置。
19. 前記スイッチング素子と前記補充スイッチング部を同期させてＯＮ／ＯＦＦ制御し、又は前記スイッチング素子を全てＯＦＦ制御した状態で前記補充スイッチング部をＯＮ／ＯＦＦ制御する制御回路を備えることを特徴とする請求項１８記載の蓄電素子の電圧均等化装置。
20. 前記トランスに設けたエネルギ排出用の排出巻線と、この排出巻線から排出されたエネルギを充電する蓄電部と、排出スイッチング部とを直列接続して閉回路を構成するエネルギ排出回路を備え、前記蓄電素子の最小端子電圧をＶｏｍｉｎ，前記基本巻線の巻数をＮｏ，前記蓄電部の端子電圧をＶｓ，前記排出巻線の巻数をＮｒとしたとき、（Ｖｓ／Ｎｒ）＜（Ｖｏｍｉｎ／Ｎｏ）の条件を満たすように、Ｖｓ及び／又はＮｒを設定することを特徴とする請求項１記載の蓄電素子の電圧均等化装置。
21. 前記スイッチング素子と前記排出スイッチング部を反転状態により同期させてＯＮ／ＯＦＦ制御し、又は前記排出スイッチング部をＯＮ制御した状態で前記スイッチング素子をＯＮ／ＯＦＦ制御する制御回路を備えることを特徴とする請求項２０記載の蓄電素子の電圧均等化装置。
22. 前記均等化処理回路を一つのモジュールとして構成し、複数のモジュールに対応した複数の蓄電素子同士を並列接続又は直列接続してなることを特徴とする請求項１記載の蓄電素子の電圧均等化装置。

Images