JP2005197860A - 高周波電力増幅回路 - Google Patents

Abstract

【課題】 高周波電力増幅回路の出力電力を検出してフィードバック制御を行なう無線通信システムにおいて、温度が変化して検出用トランジスタの特性が変化しても制御ループによって高周波電力増幅回路の出力電力を所望のレベルになるように制御することができる高周波電力増幅回路を提供する。
【解決手段】 高周波電力増幅回路の出力部から結合容量を介して取り出された交流信号を制御端子に受け出力電力に比例した電流を流す出力検出用トランジスタＱ１と、該トランジスタの制御端子に動作点を与えるバイアス生成回路２２３と、上記出力検出用トランジスタに流れる電流を転写するカレントミラー回路Ｑ２，Ｑ３と、転写された電流を電圧に変換する電流−電圧変換回路Ｑ４とからなる出力電力検出回路において、バイアス生成回路に温度検出素子もしくは温度依存性の比較的顕著な素子Ｄ１を設けた。
【選択図】 図２

Description

本発明は、携帯電話機等の無線通信システムに使用され高周波の送信信号を増幅して出力する高周波電力増幅回路およびそれを組み込んだ電子部品に適用して有効な技術に関し、特に出力電力のフィードバック制御に必要な出力電力の検出回路に利用して有効な技術に関する。

一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の送信信号を増幅する高周波電力増幅回路が設けられている。従来の無線通信装置においては、ベースバンド回路もしくはマイクロプロセッサ等の制御回路からの送信要求レベルに応じて高周波電力増幅回路の増幅率を制御するため、高周波電力増幅回路もしくはアンテナの出力電力を検出して帰還をかけることが行なわれている（例えば、特許文献１参照）。そして、出力電力の検出は、従来は一般に、カプラや検波回路などを使用して行なっており、検波回路は高周波電力増幅回路とは別個の半導体集積回路またはディスクリートの部品で構成されることが多い。
特開２０００−１５１３１０号公報

カプラを使用した従来の高周波電力増幅回路の出力電力検出方式にあっては、カプラ自身の大きさもさることながら、その検出出力を検波するためダイオードが必要であり、高周波電力増幅回路とは別の半導体集積回路や電子部品を数多く使用しているため、モジュールの小型化を困難にしていた。また、カプラを使用すると、電力損失も比較的大きくなるという不具合がある。

さらに、近年の携帯電話機においては、８８０〜９１５ＭＨｚ帯の周波数を使用するＧＳＭ（Global System for Mobile Communication）と呼ばれる方式の他に例えば１７１０〜１７８５ＭＨｚ帯の周波数を使用するＤＣＳ（Digital Cellular System）のような方式の信号を扱えるデュアルバンド方式の携帯電話機が提案されている。かかる携帯電話機に使用される高周波電力増幅モジュール（パワーモジュール）では、出力パワーアンプも各バンドに応じて設けられるため、その出力電力を検出するカプラや検波回路も各バンドに応じてそれぞれ必要になる。そのため、一層モジュールの小型化が困難になる。

無線通信システムにおける高周波電力増幅回路の出力電力検出回路に要求される特性のうち、特に重要な特性は次の５点である。第１に小型であること、第２に高感度であること、第３に挿入損失が低いこと、第４に電源電圧変動や温度変化など使用環境の変化の影響を受けにくいこと、第５に実際の電力増幅回路の出力状態とフィードバック制御による出力制御とのミスマッチにより電力増幅回路に異常な電流が流れたりそれによって電力増幅回路が破壊されないこと、である。従来のカプラを用いた検出方式は、上記第２と第４および第５の特性については、ほぼ要求を満たすものであったが、第１の小型化と第３の低挿入損失に関しては、充分に要求を満たすものではなかった。

そこで、本出願人は、カプラを使用しない高周波電力増幅回路の出力電力の検出方式として、高周波電力増幅回路の最終増幅段の後段に接続されたインピーダンス整合回路の途中から容量素子を介して出力電力の交流成分を取り出して出力電力検出回路で検出するようにした発明をなし、先に出願した（特願２００３−１２３０４０）。

この先願発明にかかる出力電力検出回路は、カプラを使用する検出方式に比べて小型化や低挿入損失に関しては有利であるが、検出用トランジスタの特性が温度によって変化し出力電力検出回路から出力される検出電圧が温度依存性を有してしまう。その結果、ベースバンド部からの出力レベル指示信号と検出電圧とを比較してその電位差に応じて高周波電力増幅回路のバイアス電圧すなわちゲインを制御するフィードバック制御ループによる正確なパワー制御が行なえなくなり、温度の変化に応じて出力電力が変化してしまうという課題があることが明らかとなった。

本発明の目的は、高周波電力増幅回路の出力電力を検出してフィードバック制御を行なう無線通信システムにおいて、温度が変化して検出用トランジスタの特性が変化しても検出出力が変化しないようにすることができる出力電力検出回路を提供することにある。

本発明の他の目的は、高周波電力増幅回路の出力電力を検出してフィードバック制御を行なう無線通信システムにおいて、温度が変化して検出用トランジスタの特性が変化しても制御ループによって高周波電力増幅回路の出力電力を所望のレベルになるように制御することができる高周波電力増幅回路およびそれを用いた高周波電力増幅用電子部品を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、高周波電力増幅回路の出力部（最終増幅段から出力端子まで）から結合容量を介して取り出された交流信号を制御端子に受け出力電力に比例した電流を流す出力検出用トランジスタと、該トランジスタの制御端子に動作点を与えるバイアス生成回路と、上記出力検出用トランジスタに流れる電流を転写するカレントミラー回路と、転写された電流を電圧に変換する電流−電圧変換回路とからなる出力電力検出回路において、バイアス生成回路に温度検出素子もしくは温度依存性の比較的顕著な素子を設け、該素子の温度特性を利用して出力検出用トランジスタに流されるバイアス電流を温度に応じて変化させることで、温度が変化しても出力検出用トランジスタの相互コンダクタンスが一定になるようにしたものである。

上記した手段によれば、温度が変化しても出力検出用トランジスタの相互コンダクタンスが一定にされるため、出力電力検出回路から出力される検出電圧を温度にかかわらずほぼ一定にすることができ、これによって温度が変化しても制御ループによって高周波電力増幅回路の出力電力を所望のレベルになるように制御することができるとともに、カプラの代わりに結合容量と出力検出用トランジスタを含む検波回路を用いて出力電力を検出する回路を構成するようにした場合に、出力検出用トランジスタの特性が温度で変化して検出出力が変化し正しい出力電力制御が行なえなくなるような状態を回避しつつ検出回路の小型化を図ることができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、高周波電力増幅回路の出力部から結合容量を介して入力される交流信号に基づいて出力電力のレベルを検出する出力電力検出回路を備え、該出力電力検出回路の検出出力に基づいて高周波電力増幅回路のバイアス電圧のフィードバック制御を行なう無線通信システムにおいて、温度が変化して検出用トランジスタの特性が変化しても検出電圧が一定となり、温度変化に伴う高周波電力増幅回路の出力電力の変化を防止することができる。

以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明の出力電力検出回路を適用した高周波電力増幅器（以下、パワーモジュールと称する）の実施例を示したものである。なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。

この実施例のパワーモジュール２００は、入力高周波信号Ｐｉｎを増幅する電力増幅用ＦＥＴ（電界効果トランジスタ）を含む高周波電力増幅部２１０と、該高周波電力増幅部２１０の出力電力を検出する出力電力検出回路２２０と、前記高周波電力増幅部２１０の各段の電力増幅用ＦＥＴにバイアス電圧を与えて各ＦＥＴに流すアイドル電流を制御するバイアス回路２３０と、外部のベースバンド部から供給される出力電力レベル指示信号Ｖrampと前記出力電力検出回路２２０からの検出電圧Ｖdetとを比較してその電位差に応じた制御電圧Ｖapcを前記バイアス回路２３０へ与える誤差アンプ（ＡＰＣ回路）２５０とからなる。

特に制限されるものでないが、この実施例の高周波電力増幅部２１０は、３個の電力増幅用ＦＥＴ２１１、２１２、２１３を備え、このうち後段のＦＥＴ２１２，２１３はそれぞれ前段のＦＥＴ２１１，２１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ２１１，２１２，２１３のゲート端子には、バイアス回路２３０から供給されるゲートバイアス電圧Ｖｂ１，Ｖｂ２，Ｖｂ３が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ２１１，２１２，２１３にそれぞれ流されるようにされている。

各段のＦＥＴ２１１，２１２，２１３のドレイン端子にはそれぞれインダクタＬ１，Ｌ２，Ｌ３を介して電源電圧Ｖddが印加されている。初段のＦＥＴ２１１のゲート端子と入力端子Ｉｎとの間には、インピーダンス整合回路２４１および直流カットの容量素子Ｃ１が設けられ、これらの回路及び素子を介して高周波信号ＰｉｎがＦＥＴ２１１のゲート端子に入力される。

初段のＦＥＴ２１１のドレイン端子と２段目のＦＥＴ２１２のゲート端子との間には、インピーダンス整合回路２４２および直流カットの容量素子Ｃ２が接続されている。また、２段目のＦＥＴ２１２のドレイン端子と最終段のＦＥＴ２１３のゲート端子との間には、インピーダンス整合回路２４３および直流カットの容量素子Ｃ３が接続されている。そして、最終段のＦＥＴ２１３のドレイン端子がインピーダンス整合回路２４４および容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐoutを出力端子ＯＵＴより出力する。

この実施例の出力電力検出回路２２０は、最終段の電力増幅ＥＦＴ２１３のドレイン端子とモジュールの出力端子ＯＵＴとの間に設けられたインピーダンス整合回路２４４の内部ノードに一方の端子が接続された抵抗Ｒｉおよび該抵抗と直列に接続された容量Ｃｉと、該容量Ｃｉの他方の端子がゲートに接続されたＮチャネルＭＯＳトランジスタＱ１、該トランジスタＱ１と直列に接続されたＰチャネルＭＯＳトランジスタＱ２、該トランジスタＱ２とカレントミラー接続されたＭＯＳトランジスタＱ３、該トランジスタＱ３と直列に接続された電流−電圧変換用ＭＯＳトランジスタＱ４からなる検波部２２１と、Ｑ４により変換された電圧をインピーダンス変換して次段に供給するバッファ回路２２２と、上記ＭＯＳトランジスタＱ１にゲートバイアス電圧を与えるバイアス生成回路２２３と、該バイアス生成回路２２３で生成されたバイアス電圧をインピーダンス変換して次段に供給するバッファ回路２２４と、バッファ回路２２２の出力からバッファ回路２２４の出力を差し引いた電圧を出力する減算回路２２５とから構成されている。バッファ回路２２２と２２４には、ボルテージフォロワを用いることができる。

上記抵抗Ｒｉの抵抗値としては３０〜３ｋΩ程度が、また容量Ｃｉの容量値としては２〜１００ｐＦ程度が望ましい。なお、インピーダンス整合回路２４４から高周波電力増幅部２１０の出力電力をモニタする電圧を取り出す場合、交流成分を抽出すれば良いので容量素子のみでも可能であるが、実施例のようにこの容量素子とインピーダンス整合回路の接続ノードとの間に抵抗素子Ｒｉを設けることにより、最終段の電力増幅用トランジスタ２１３からは抵抗Ｒｉの先の容量Ｃｉが見えにくくなるので、結合容量の挿入損失を低減することができる。

本実施例においては、電力増幅用ＦＥＴ２１１〜２１３として、チップ上で横方向に電極を拡散させたいわゆるＬＤＭＯＳ（Laterally Diffused MOSFET）と呼ばれるＭＯＳトランジスタが用いられており、出力電力検出回路２２０の検出用ＭＯＳトランジスタＱ１および電圧変換用ＭＯＳトランジスタＱ４は、電力増幅用ＦＥＴ２１１〜２１３と同じ構造のＬＤＭＯＳにより構成されている。これにより、電力増幅用ＦＥＴ２１１〜２１３が製造ばらつきでその特性がばらついたとしても検出回路２２０のトランジスタＱ１，Ｑ４が同じようにばらつくことで検出電圧Ｖdetの精度を高めることができる。

本実施例では、バイアス生成回路２２３から上記出力検出用ＭＯＳトランジスタＱ１のゲートに与えるバイアス電圧の値として、該トランジスタＱ１をＢ級増幅動作させることができるように、Ｑ１のしきい値電圧に近い電圧値が設定されている。これにより、ＭＯＳトランジスタＱ１には、容量Ｃｉを介して入力される交流波形に比例しそれを半波整流したような電流が流され、Ｑ１のドレイン電流は入力交流信号の振幅に比例した直流成分を含むようにされる。

このトランジスタＱ１のドレイン電流ＩｄがＱ２とＱ３のカレントミラー回路によりＱ３側に転写され、ダイオード接続のトランジスタＱ４によって電圧に変換される。ここで、ＭＯＳトランジスタＱ１とＱ４およびＱ２とＱ３は、それぞれ所定のサイズ比になるように設定されている。これにより、例えば製造バラツキでＭＯＳトランジスタＱ１とＱ２の特性（特にしきい値電圧）がばらつくと、これらと対を成すＭＯＳトランジスタＱ４とＱ３の特性も同じようにばらつく。その結果、特性ばらつきによる影響が相殺され、ＭＯＳトランジスタＱ４のドレイン端子にはＭＯＳトランジスタのばらつきの影響を受けない出力検出電圧（Ｖ５）が現われるようになる。

また、この実施例においては、バイアス生成回路２２３で生成され出力検出用ＭＯＳトランジスタＱ１のゲート端子に印加されるバイアス電圧（Ｖ４）と同一の電圧がバッファ回路２２４を介して減算回路２２５に供給され、出力検出電圧からバイアス電圧を差し引いた電圧が減算回路２２５から出力される。これにより、減算回路２２５の出力は、バイアス生成回路２２３により付与される直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧Ｖdetとなる。

さらに、本実施例の出力電力検出回路２２０は、バイアス生成回路２２３で生成されたバイアス電圧を減算回路２２５に伝えるバッファ２２４の前段に直流オフセットＶoffを与える電圧源２２７が設けられており、減算回路２２５のアンプの反転入力端子の電位を若干低くするようにしている。これは、出力レベル指示信号Ｖrampを供給するベースバンド回路の特性として出力レベルを「０」にしたい場合にも完全に０ＶのＶramp信号を出力することができない場合があり、そのような場合に出力電力検出回路２２０から誤差アンプ２５０の反転入力端子に供給される電圧Ｖdetが０Ｖであると、出力制御電圧Ｖapcが０Ｖよりも高くなって出力電力Ｐoutが出てしまうおそれがあるためである。直流電圧源２２７を設ける位置はバッファ２２４と減算回路２２５との間であっても良い。

なお、この実施例のパワーモジュール２００は、破線で囲まれた部分が半導体集積回路化されている。すなわち電力増幅部２１０の各素子（インダクタＬ１〜Ｌ３およびインピーダンス整合回路２４４を除く）およびバイアス回路２３０の各素子と、出力電力検出回路２２０の各素子（抵抗Ｒｉおよび容量ｉを除く）、直流成分をカットする容量素子Ｃ１，Ｃ２，Ｃ３が、単結晶シリコンのような１個の半導体チップ上に半導体集積回路ＩＣ１として構成されている。そして、この半導体集積回路ＩＣ１と、電力増幅部２１０のインダクタＬ１〜Ｌ３と、出力電力検出回路２２０の抵抗Ｒｉおよび容量ｉとが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。インピーダンス整合回路２４１〜２４４を構成するインダクタは、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板上に形成されたマイクロストリップラインにより形成することができる。

このように、本実施例の出力電力検出方式を適用したパワーモジュールにおいては、カプラを使用しないためモジュールを小型化できるとともに、出力電力検出回路２２０を電力増幅部２１０およびそのバイアス回路２３０の主要部とともに半導体集積回路化することが容易となるため、部品点数を減らしモジュールを小型化することができるようになる。また、特に制限されるものでないが、この実施例では、誤差アンプ（ＡＰＣ回路）２５０が電力増幅回路２１０や出力電力検出回路２２０と同一の半導体チップ上に形成されているにもかかわらず、出力電力検出回路２２０により検出された検出電圧Ｖdetをチップ外部へ出力する外部端子Ｐ１が設けられている。この外部端子Ｐ１は、例えば製造後に出力電力検出回路２２０の感度のばらつきを測定したり、制御系のオープンループ特性を調べたりするのに利用することができる。

図２は、出力電力検出回路２２０内のバイアス生成回路２２３の具体的な回路例を示す。
この実施例のバイアス生成回路２２３は、外部からの電源電圧Ｖccに基づいて温度依存性のない定電圧Ｖ０を生成する定電圧発生回路ＣＶＧと、生成された定電圧Ｖ０を分圧して所望のレベルの参照電圧Ｖ２を生成する直列抵抗Ｒ１，Ｒ２と、該抵抗Ｒ１，Ｒ２により生成された電圧Ｖ２が非反転入力端子に印加された差動アンプＡＭＰ０と、電源端子と接地点との間に直列に接続されたＭＯＳトランジスタＱ５および抵抗Ｒ３並びに温度検出素子としてのダイオードＤ１と、ＭＯＳトランジスタＱ５と同一のゲート電圧をゲートに受けてＱ５のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ６と、該トランジスタＱ６と直列に接続されたＭＯＳトランジスタＱ７とからなる。なお、前記トランジスタＱ５と抵抗Ｒ３は、差動アンプＡＭＰ０の出力段とみなすことができる。

上記トランジスタＱ７は、そのゲートとドレインとが結合されたいわゆるダイオード接続のトランジスタとされ、そのゲートが抵抗Ｒ５を介して前記出力検出用ＭＯＳトランジスタＱ１のゲートに接続されることによりＱ７とＱ１はカレントミラーを構成し、Ｑ７に流れる電流に比例した電流を出力検出用ＭＯＳトランジスタＱ１に流すことでＱ１にバイアスを与えるようにされている。また、トランジスタＱ７のゲート接地点との間には容量Ｃ１１が接続されている。

この容量Ｃ１１は上記トランジスタＱ７とＱ１のゲート端子間の抵抗Ｒ５と共にロウパスフィルタを構成し、容量Ｃｉを介して入力される交流信号ＡＣｉの交流成分がトランジスタＱ７のゲート側に洩れてバイアス電流Ｉbiasが変動するのを防止する働きを有する。上記抵抗Ｒ５の抵抗値としては１０ｋ〜３０ｋΩ程度が、また容量Ｃ１１の容量値としては１０〜５０ｐＦ程度が望ましい。実施例では、温度検出素子としてダイオードＤ１を設けているが、ダイオードＤ１の代わりにサーミスタを用いるようにしても良い。

この実施例のバイアス生成回路２２３は、トランジスタＱ５と抵抗Ｒ３との接続ノードの電位Ｖ３が差動アンプＡＭＰ０の反転入力端子にフィードバックされることにより、Ｖ３をＶ２に一致させるような電流ＩＡがＭＯＳトランジスタＱ５に流される。そして、トランジスタＱ５とＱ６のゲート幅が所定のサイズ比となるように形成されることにより、Ｑ６にはＩＡに比例した電流が流され、この電流がトランジスタＱ７へバイアス電流Ｉbiasとして供給されるようにされている。

この実施例のバイアス生成回路２２３は、トランジスタＱ５のドレイン端子と接地点との間に抵抗Ｒ３と直列にダイオードＤ１が接続されているため、ダイオードＤ１が持つ負の温度特性により、トランジスタＱ５のドレイン電流ＩＡさらにはトランジスタＱ７へバイアス電流Ｉbiasが温度に応じて変化するようにされる。

具体的には、差動アンプＡＭＰ０のイマジナリショート作用により入力電圧Ｖ２と出力電圧Ｖ３は等しいため、電圧Ｖ０，Ｖ２，Ｖ３間には、次式
Ｖ２＝Ｖ３＝Ｖ０・Ｒ２／（Ｒ１＋Ｒ２）
なる関係が成立し、ダイオードＤ１の順方向電圧をＶＦとおくと、トランジスタＱ５に流れる電流ＩＡは、次式
ＩＡ＝（Ｖ３−ＶＦ）／Ｒ３
で表わされる。

ここで、Ｖ０は温度依存性がないため図３（Ａ）に示すように、Ｖ２とＶ３は一定であるが、ダイオードＤ１の順方向電圧ＶＦは負の温度特性を有するため、抵抗Ｒ３とダイオードＤ１との接続ノードの電位Ｖ１は温度が高くなるほど低くなる。そのため、差動アンプＡＭＰ０は、温度が高くなってダイオードＤ１のアノードの電位Ｖ１が低くなるとこれを高めようとＭＯＳトランジスタＱ１に流す電流ＩＡを増加させるように動作する。これにより、トランジスタＱ７に流れるバイアス電流Ｉbiasは、図３（Ｂ）に示すように、温度が高くなるほど増加する電流となり、これに応じて出力検出用ＭＯＳトランジスタＱ１のゲート電圧Ｖgs1は、図４（Ａ）に示すように、温度が高くなるほど大きくなる。

なお、この実施例では、トランジスタＱ５とＱ６は同一サイズとされることにより、電流ＩＡとＩbiasは同一の電流値となるようにされているが、Ｑ５とＱ６のサイズ比を適当に設定することにより正の温度特性を有する任意の大きさのバイアス電流ＩbiasとをトランジスタＱ７に流すようにすることができる。定電圧発生回路ＣＶＧは、バンドギャップリファランス回路のような基準電圧回路とボルテージフォロワなどで構成することができる。そして、この定電圧発生回路ＣＶＧにより生成された定電圧を、外部からの電源電圧Ｖｃｃの代わりに出力検出用トランジスタＱ１を含む検波回路２２１の部分の電源電圧とすることができる。

また、実施例のバイアス生成回路２２３の場合、負の温度特性を有するダイオードＤ１と直列の抵抗Ｒ３はオンチップの素子の場合一般に正の温度特性を有するので、ダイオードＤ１の温度特性を利用したバイアス電流の制御の効果は減少される。従って、抵抗Ｒ３としてオンチップの素子の代わりに、外付けの抵抗素子を用いるようにしても良い。ディスクリート部品からなる抵抗素子には温度特性のほとんどないものが提供されているので、それを利用することで本発明による効果を有効に発揮させることが容易となる。ただし、一般にはダイオードＤ１の温度特性の方が抵抗の温度特性よりも顕著であるので、抵抗Ｒ３としてオンチップの素子を用いるようにしても構わない。

次に、出力検出用ＭＯＳトランジスタＱ１と、カレントミラー回路を構成するＭＯＳトランジスタＱ２、Ｑ３および電流−電圧変換用ＭＯＳトランジスタＱ４からなる検波回路の特性と動作を説明する。
本実施例の出力電力検出回路２２０においては、上記のようにバイアス生成回路２２３によって出力検出用ＭＯＳトランジスタＱ１のゲート電圧Ｖgs１が、図４（Ａ）に示すように、温度が高くなるほど大きくなるようにされているため、ゲートに入力される交流信号ＡＣｉの直流レベルが同一であっても温度が高くなるとＭＯＳトランジスタＱ１に流れるドレイン電流Ｉdsは増加するようになる。一方、トランジスタＱ１に用いているＬＤＭＯＳは一般に温度が高くなるほどしきい値電圧が高くなり、ゲート電圧が一定であれば温度が高くなるほどドレイン電流は減少する。つまり、ＭＯＳトランジスタの相互コンダクタンスｇｍ（＝ΔＩds／ΔＶgs）は負の温度特性を有する。

ところで、前述の先願発明（特願２００３−１２３０４０）においては、図２に示されている差動アンプＡＭＰ０やトランジスタＱ５，Ｑ６がなく、Ｑ６の代わりに抵抗素子をトランジスタＱ７のドレイン端子と電源電圧端子との間に接続した構成であったため、温度が変化してもバイアス電流Ｉbiasおよび出力検出用ＭＯＳトランジスタＱ１のゲート電圧Ｖgsはほぼ一定であった。そのため、図４（Ｂ）に破線Ｂで示すように、温度が高くなるほど出力検出用ＭＯＳトランジスタＱ１の相互コンダクタンスｇｍ（＝ΔＩds／ΔＶgs）は下がっていた。

これに対し、本実施例の出力電力検出回路２２０においては、上記のようにバイアス生成回路２２３によって出力検出用ＭＯＳトランジスタＱ１のゲート電圧Ｖgs１が、図４（Ａ）に示すように、温度が高くなるほど大きくなるようにされているため、図４（Ｂ）に実線Ａで示すように、温度に対してＭＯＳトランジスタＱ１のｇｍ（＝ΔＩds／ΔＶgs）をほぼ一定にすることができる。

ところで、上述したように、温度に対してＭＯＳトランジスタＱ１のｇｍ（＝ΔＩds／ΔＶgs）をほぼ一定にするために温度が高くなるほどＭＯＳトランジスタＱ１に流れるドレイン電流Ｉdsを増加させるようにした場合、Ｑ１のゲートバイアス点が高くなるため、図５（Ａ）に示すように検波電圧が一定でも減算回路２２５に入力される電圧（Ｑ４のドレイン電圧）Ｖ５は、温度が高くなるほど高くなる。しかるに、本実施例の出力電力検出回路２２０においては、バイアス生成回路２２３で生成され出力検出用ＭＯＳトランジスタＱ１のゲートに印加される電圧と同一レベルのバイアス電圧Ｖbiasがバッファ２２４を介して減算回路２２５の他方の入力端子に供給されており、このバイアス電圧Ｖbias自身が、図５（Ｂ）に示すように温度が高くなるほど高くなる。そのため、差分は「０」であり、温度が変化しても出力電力検出回路２２０の検出電圧Ｖdetは、図５（Ｃ）に示すようにほぼ一定になる。その結果、該検出電圧Ｖdetを誤差アンプ２５０へ供給して高周波電力増幅回路２１０の出力電力を制御する場合に、温度変化に対する出力電力の変動を抑制することができる。

図６に、前述の先願発明（特願２００３−１２３０４０）と実施例の出力電力検出回路２２０を用いたパワーモジュールにおいて、温度が変化したときの出力電力Ｐoutと出力電力検出電圧Ｖdetとの関係をシミュレーションによって調べた結果を示す。図６において、（Ａ）は本実施例の出力電力検出回路２２０を用いたパワーモジュールにおける出力電力Ｐoutと出力電力検出電圧Ｖdetとの関係、（Ｂ）は先願発明の出力電力検出回路を用いたパワーモジュールにおける出力電力Ｐoutとその検出電圧Ｖdetとの関係を示す。図６より、本実施例の出力電力検出回路２２０を用いたパワーモジュールの方が先願発明の出力電力検出回路を用いたパワーモジュールよりも温度が変化したときの出力電力Ｐoutとその検出電圧Ｖdetとの相関の変動が小さいことが分かる。

図７は、前記実施例のパワーモジュールを適用して有効な無線通信システムの一例として、ＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示す。

図７において、ＡＮＴは信号電波の送受信用アンテナ、１００はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変調や復調を行なうことができる変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する回路を有する高周波信号処理回路（ベースバンド回路）１１０や受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２等が１つの半導体チップ上に形成されてなる高周波信号処理用半導体集積回路（ベースバンドＩＣ）と送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２、受信信号から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などが１つのパッケージに実装されてなる電子デバイス（以下、ＲＦデバイスと称する）である。Tx‐MIX1，Tx-MIX2は各々ＧＳＭとＤＣＳの送信信号をアップコンバートするミキサ、Rx‐MIX1，Rx-MIX2は各々ＧＳＭとＤＣＳの受信信号をダウンコンバートするミキサである。

また、図７において、２００はベースバンドＩＣ１００から供給される高周波信号を増幅する前記実施例のパワーモジュール、３００は送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦ１，ＬＰＦ２、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。

図７に示されているように、この実施例では、ベースバンドＩＣ１００からバイアス回路２３０に対してＧＳＭかＤＣＳかを示すモード選択信号ＶBANDが供給され、バイアス回路２３０はこの制御信号ＶBANDに基づいて、モードに応じたバイアス電流を生成しパワーアンプ２１０ａと２１０ｂのいずれかに供給する。また、ベースバンドＩＣ１００からパワーモジュール２００内のＡＰＣ回路（誤差アンプ）２５０へ出力レベル指示信号Ｖrampが供給され、ＡＰＣ回路（誤差アンプ）２５０は出力レベル指示信号Ｖrampと出力電力検出回路２２０からの検出電圧Ｖdetとを比較してバイアス回路２３０に対する出力制御信号Ｖapcを生成し、バイアス回路２３０は出力制御信号Ｖapcに応じてパワーアンプ２１０ａ，２１０ｂのゲインを制御し、これに応じてパワーアンプ２１０ａ，２１０ｂの出力電力が変化するように制御される。

なお、図７には示されていないが、上記デバイスやモジュール以外に、ＲＦデバイス１００に対する制御信号やパワー制御信号ＰＣＳの基になる出力レベル指示信号を生成してシステム全体を制御するマイクロプロセッサ（ＣＰＵ）を設けるようにしても良い。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば実施例においては、インピーダンス整合回路２４４内のマイクロストリップラインの途中に直列の抵抗Ｒｉおよび容量Ｃｉを接続して出力電力の交流成分を出力電力検出回路２２０に伝えて出力電力の大きさを検出するようにした例が示されているが、最終増幅段のＦＥＴ２１３のドレイン端子、あるいはモジュールの出力端子ＯＵＴまたはＦＥＴ２１３のドレイン端子と出力端子ＯＵＴの両方から容量や抵抗等を介して、出力電力検出回路２２０の検出用ＭＯＳトランジスタＱ１のゲートに交流信号を入力して出力電力の大きさを検出するように構成する変形例も考えられる。その場合にも、出力電力検出回路２２０に温度検出素子を有し温度に応じて出力検出用ＭＯＳトランジスタＱ１のバイアス状態を変化させることができるバイアス生成回路２２３を設けるようにした前記実施例を適用することができる。

さらに、前記実施例の高周波電力増幅回路では、電力増幅ＦＥＴを３段接続しているが、２段構成としたり、４段以上の構成としても良い。また、実施例では、電力増幅用素子２１１〜２１３として、ＬＤＭＯＳが使用されているが、通常のＣＭＯＳプロセスで形成されるＭＯＳＦＥＴやバイポーラ・トランジスタ、ＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いても良い。ただし、その場合、検出用トランジスタＱ１や電流−電圧変換用トランジスタＱ２も電力増幅用素子２１１〜２１３と同一構造の素子で構成するのが望ましい。

さらに、前記実施例では、ベースバンド部からの出力レベル指示信号Ｖrampと出力電力検出回路２２０からの検出電圧Ｖdetとを比較してバイアス回路２３０へ出力制御電圧Ｖapcを生成する誤差アンプ（ＡＰＣ回路）２５０が電力増幅回路２１０や出力電力検出回路２２０と同一の半導体チップ上に形成されている場合を説明したが、誤差アンプ（ＡＰＣ回路）２５０は別個の半導体チップ上に形成されていても良い。

また、出力電力検出回路２２０からの検出電圧Ｖdetを外部端子Ｐ１からベースバンド部へ供給して、ベースバンド部側に設けられている誤差アンプ（ＡＰＣ回路）２５０で送信信号を増幅する可変利得アンプの利得を制御する制御電圧Ｖapcを生成するのに用いるようにすることができる。かかる方式は、例えば電力増幅回路２１０のバイアス電圧すなわち利得を固定して入力信号Ｐｉｎの振幅を出力要求レベルに応じて増幅するようなシステムに適用すると有効である。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭとＤＣＳの２つの通信方式による送受信が可能なデュアルモードの無線通信システムを構成するパワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでなく、他の通信方式や、ＧＳＭとＤＣＳとＰＣＳ（Personal Communications System）など３以上の通信方式による送受信が可能なマルチモードの携帯電話機や移動電話機などの無線通信システムを構成するパワーモジュールあるいは無線ＬＡＮ用の高周波電力増幅回路およびパワーモジュールに利用することができる。

本発明に係る出力電力検出回路およびそれを適用した高周波電力増幅器（パワーモジュール）の実施例を示す回路構成図である。 出力電力検出回路およびバイアス生成回路の具体的な回路例を示す回路構成図である。 （Ａ）は実施例のバイアス生成回路における温度と内部の電圧Ｖ１，Ｖ２，Ｖ３との関係を示すグラフ、（Ｂ）は温度とバイアス電流Ｉbiasとの関係を示すグラフである。 （Ａ）は実施例の出力電力検出回路における温度と出力検出用トランジスタのゲート電圧Ｖgsとの関係を示すグラフ、（Ｂ）は温度と出力検出用トランジスタのｇｍ（相互コンダクタンス）との関係を示すグラフである。 （Ａ），（Ｂ）は実施例の出力電力検出回路における温度と減算回路の入力電圧Ｖ４，Ｖ５との関係を示すグラフ、（Ｃ）は温度と検出電圧Ｖdetとの関係を示すグラフである。 （Ａ）は本実施例の出力電力検出回路２２０を用いたパワーモジュールにおける出力電力Ｐoutと出力電力検出電圧Ｖdetとの関係を示すグラフ、（Ｂ）は先願発明の出力電力検出回路を用いたパワーモジュールにおける出力電力Ｐoutと出力電力検出電圧Ｖdetとの関係を示すグラフである。 本発明のパワーモジュールを適用したＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示すブロック図である。

符号の説明

１００ ＲＦデバイス
１１０ ベースバンド回路
２００ パワーモジュール
２１０，２１０ａ，２１０ｂ 高周波電力増幅回路
２１１，２１２，２１３ 電力増幅用ＦＥＴ
２２０ 出力電力検出回路
２２１ 検波部
２２２，２２４ バッファ回路
２２３ バイアス生成回路
２２５ 減算回路
２２７ 直流電圧源
２３０ バイアス回路
２４１〜２４４ インピーダンス整合回路
２５０ 誤差アンプ（ＡＰＣ回路）
３００ フロントエンド・モジュール

Claims (5)

1. 高周波信号を増幅する電力増幅回路と、該電力増幅回路の出力部から結合容量を介して入力される交流信号に基づいて出力電力のレベルを検出する出力電力検出回路とを備えた高周波電力増幅用半導体集積回路であって、
   前記出力電力検出回路は、前記結合容量を介して取り出された交流信号を制御端子に受け出力電力に比例した電流を流す出力検出用トランジスタと、該トランジスタの制御端子に動作点を与えるバイアス生成回路と、上記出力検出用トランジスタに流れる電流を転写するカレントミラー回路と、転写された電流を電圧に変換する電流−電圧変換回路とを備え、
   前記バイアス生成回路は、温度検出素子を有し、該温度検出素子の温度特性を利用して温度が変化しても出力検出用トランジスタの相互コンダクタンスが一定になるように前記出力検出用トランジスタに流されるバイアス電流を変化させることを特徴とする高周波電力増幅用半導体集積回路。
2. 前記バイアス生成回路は、前記出力検出用トランジスタとカレントミラー接続された第１トランジスタと、第１入力端子に定電圧が印加された差動アンプと、該差動アンプの出力電圧が制御端子に印加され前記温度検出素子と直列に接続された第２トランジスタと、該第２トランジスタの制御電圧と同一の電圧が制御端子に印加され前記第１トランジスタと直列に接続された第３トランジスタと、前記第２トランジスタのドレイン電圧もしくはエミッタ電圧が前記差動アンプの第２入力端子へ帰還されるように構成されていることを特徴とする請求項１に記載の高周波電力増幅用半導体集積回路。
3. 前記出力検出用トランジスタの制御端子と前記第１トランジスタの制御端子との間にロウパスフィルタが設けられていることを特徴とする請求項２に記載の高周波電力増幅用半導体集積回路。
4. 前記電流−電圧変換用トランジスタにより変換された電圧と前記バイアス生成回路により前記出力検出用トランジスタに付与される電圧との差に応じた電圧を検出信号として出力する減算回路とを備えていることを特徴とする請求項１〜３のいずれかに記載の高周波電力増幅用半導体集積回路。
5. 前記電力増幅回路の最終段の増幅用トランジスタと前記出力検出用トランジスタは、同一構造のＭＯＳトランジスタであることを特徴とする請求項１〜４のいずれかに記載の高周波電力増幅用半導体集積回路。

Images