[go: up one dir, main page]

JP2005183870A - 高周波デバイス - Google Patents

高周波デバイス Download PDF

Info

Publication number
JP2005183870A
JP2005183870A JP2003426204A JP2003426204A JP2005183870A JP 2005183870 A JP2005183870 A JP 2005183870A JP 2003426204 A JP2003426204 A JP 2003426204A JP 2003426204 A JP2003426204 A JP 2003426204A JP 2005183870 A JP2005183870 A JP 2005183870A
Authority
JP
Japan
Prior art keywords
frequency
conductive
layer
post
conductive post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003426204A
Other languages
English (en)
Other versions
JP3973624B2 (ja
Inventor
Kazuhiko Kobayashi
一彦 小林
Fumitaka Kondo
史隆 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003426204A priority Critical patent/JP3973624B2/ja
Priority to US10/710,775 priority patent/US6998710B2/en
Priority to TW093125790A priority patent/TWI268583B/zh
Priority to KR1020040068451A priority patent/KR100634947B1/ko
Priority to CNB2004100816800A priority patent/CN100345285C/zh
Publication of JP2005183870A publication Critical patent/JP2005183870A/ja
Application granted granted Critical
Publication of JP3973624B2 publication Critical patent/JP3973624B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】チップサイズパッケージにおける高周波特性改善方法の提供。
【解決手段】次のａからｆに掲げる要素を有する高周波デバイスにおいて、導電性ポスト２４Ａ、２４Ｂ、２４Ｃ、２４Ｄ及び２４Ｅの径をこれらの入出力に関する機能に応じて所定の値に定める。ａ半導体基板１０と、ｂ回路素子及び多層配線層１２とにより構成される高周波回路層と、ｃ複数の導電性パッド１４と、ｄ複数の導電性パッド１４にそれぞれ接続される複数の再配線層２２と、ｅ第１の絶縁層１６上及び再配線層２２上に形成され、多層配線層１２よりも厚い封止用絶縁層２０と、ｆ封止用絶縁層内に設けられ、再配線層２２と実装用接続端子２８との間に設けられる複数の導電性ポスト２４Ａ、２４Ｂ、２４Ｃ、２４Ｄ及び２４Ｅとを有するチップサイズパッケージの高周波デバイス。
【選択図】図１

Description

本発明は、半導体チップに高周波回路を集積した高周波デバイスに関し、特に、チップサイズパッケージによりコンパクト化し且つ高周波特性を改善した高周波デバイスに関する。
移動体通信機器の普及に伴い、それに搭載されるデバイスには、低価格化、コンパクト化、高機能化が求められている。低価格化にこたえるものとしてシリコン基板を利用した高周波デバイスがある。従来型のガリウム・ヒ素基板ではなく、より廉価なシリコン基板上に高周波回路を形成することが提案されている。更に、コンパクト化にこたえるものとしてチップサイズパッケージ（CSP: Chip Sized Package又は、Chip Scale Package）がある。チップサイズパッケージは、半導体チップ基板上にポリイミドなどの樹脂からなる封止絶縁層をモールド成形法により形成して、半導体チップを封止したパッケージ構造であり、パッケージサイズがチップサイズと同じであり高密度実装を可能にする。高機能化は、同一の半導体チップ内に受信回路や送信回路を形成するものであり、１チップ内で高周波信号の送信と受信及び変調と復調、ベースバンドの信号処理などを可能にする。したがって、１チップの入出力端子には、種々の高周波信号が通過し、入出力端子での高周波特性を考慮することが必要である。
半導体デバイスのコンパクト化方法として、フリップチップボンディング（FCB）法が提案されている。フリップチップボンディング法は、半導体チップの表面に入出力端子として複数の半田ボールを設け、パッケージ基板に半田ボールを介して半導体チップをボンディングする技術であり、ワイヤーボンディングを使用せずに多数の入出力端子をパッケージ基板の端子に接続することができ、それに伴いパッケージサイズを小さくすることができる。
このようなフリップチップボンディング法を利用した半導体デバイスにおいて、入出力端子の高周波特性を向上させるための種々の方法が提案されている。例えば、特許文献１，２，３などである。特許文献１には、半田バンプが形成されるパッドのうち、高周波信号の入出力に用いられる高周波入出力パッドの面積を小さくし、高周波信号の入出力に用いられないその他のパッドの面積を大きくすることが記載されている。この構造では、高周波入出力パッドの面積を小さくすることで、半導体基板との寄生インピーダンスを小さくし、信号損失を小さくすることができる。
特許文献２には、ＧａＡｓ半導体基板上に導電性ピラーと呼ばれる導電性の接続端子を形成するに際して、メッキプロセスにおける開口径と接続端子の高さとの間の相関関係を利用し、開口径を小さくして短い接続端子を形成し、開口径を大きくして長い接続端子を形成し、両接続端子の高さをそろえることが記載されている。その結果、低抵抗で短い接続端子を形成可能にし、高周波用半導体チップの接続端子としてインダクタやキャパシタンスを低減するこができる。
特許文献３には、ボールグリッドアレイによるフリップチップボンディングされる半導体装置において、高周波信号が伝搬する金属配線の特性インピーダンスを一定にするために、金属配線の上下に基準電位に接続されるシールド配線を形成して、ストリップライン構造を形成することが記載されている。
上記の特許文献１〜３は、いずれもチップをパッケージ内にボンディングするフリップチップボンディングによるものであり、パッケージサイズはチップサイズに比較して大きくなる。したがって、コンパクト化の観点から、チップサイズパッケージとは異なる構成である。
チップサイズパッケージの例が特許文献４に記載されている。この例は、半導体基板上にポリイミドからなる封止樹脂層を形成し、封止樹脂層内に入出力端子用のポストを形成したものであり、半導体基板と封止樹脂層との境界面にインダクタ素子を形成して、入出力端子のインピーダンス整合回路を形成するものである。半導体チップ表面に封止樹脂層を形成してパッケージ状態にしているので、フリップチップタイプのパッケージよりも小型化することができ、携帯通信機器に搭載されるコンパクトな半導体デバイスとして有効である。
特開平９−３０６９１７号公報 特開平１０−６４９５３号公報 特開２００２−３１３９３０号公報 特開２００３−２４３５７０号公報
このように、チップサイズパッケージは、フリップチップパッケージと比較するとコンパクト化の観点から有利であるが、その反面、封止作用を有する封止用絶縁層または樹脂層は、チップ表面の多層配線層に比較すると非常に厚く、そこに形成される導電性ポストの高さはかなり長くなり、高周波信号に対する特性の劣化が深刻である。高周波信号のなかでも、低パワーの高周波信号に対しては、その損失特性の劣化を回避できる構成が必要であり、高パワーの高周波信号に対しては、損失特性に加えて十分な電流供給能力を有する構成が必要である。また、実装基板上の高周波回路と半導体チップ内の高周波回路との間のカップリングは、より高い周波数帯になるほど抑制することが要求される。
そこで、本発明の目的は、チップサイズパッケージによりコンパクト化し且つ高周波特性を改善した高周波デバイスを提供することにある。
上記の目的を達成するために、本発明の第１の側面は、
半導体基板と、
前記半導体基板表面に形成され、回路素子と多層配線層とにより構成される高周波回路層と、
前記高周波回路層上に形成され、前記高周波回路の入力、出力、電源にそれぞれ接続された複数の導電性パッドと、
前記高周波回路層上に第１の絶縁層を介して形成され、前記複数の導電性パッドにそれぞれ接続される複数の再配線層と、
前記第１の絶縁層上及び前記再配線層上に形成され、前記多層配線層よりも厚い封止用絶縁層と、
前記封止用絶縁層上に設けられ、前記複数の導電性パッドに対応する複数の実装用接続端子と、
前記封止用絶縁層内に設けられ、前記再配線層と実装用接続端子との間に設けられる複数の導電性ポストとを有し、
前記高周波回路層の高周波回路は、前記入力に対応する導電性ポストから入力される高周波受信信号を増幅する入力アンプと、高周波送信信号を増幅し前記出力に対応する導電性ポストから出力するパワー出力アンプとを有し、
さらに、
前記電源に対応する第１の導電性ポストは第１の径を有し、
前記入力アンプの入力に対応する第２の導電性ポストは前記第１の径より小さい第２の径を有し、
前記パワー出力アンプの出力に対応する第３の導電性ポストは前記第２の径より大きい第３の径を有することを特徴とする高周波デバイスである。
上記の第１の側面において、好ましい実施例は、前記高周波回路層上であって、前記第２または第３の導電性ポストの下に設けられ、固定電位に接続された第１のシールド層を有することを特徴とする。
上記の第１の側面において、好ましい実施例は、前記高周波回路層の上層部であって、前記第２または第３の導電性ポストに接続される導電性パッドの下に設けられ、固定電位に接続された第２のシールド層を有することを特徴とする。
上記の目的を達成するために、本発明の第２の側面は、前記多層配線層内であって、前記第２または第３の導電性ポストに接続される導電性パッドの下に設けられ、固定電位に接続された第２のシールド層と、
前記高周波回路層上であって、前記再配線層間に形成され、渦巻き構造を有するインダクタとを有し、
前記インダクタと、前記導電性パッド及び第２のシールド層との間の容量とによって、前記入力アンプまたはパワー出力アンプのインピーダンス整合回路が構成されることを特徴とする高周波デバイスである。
上記の第２の側面における変形例として、第２または第３の導電性ポストの下に設けられる第１のシールド層と当該導電性ポストとの間の容量によりインピーダンス整合回路が構成される。或いは、第２または第３の導電性ポスト及びそれに接続される導電性パッドの下に設けられる第３のシールド層と当該導電性パッドとの間の容量によりインピーダンス整合回路が構成される。
上記の目的を達成するために、本発明の第３の側面は、第１の高周波帯の信号を処理する第１の高周波デバイスと、前記第１の高周波帯より高い第２の高周波帯の信号を処理する第２の高周波デバイスとを有し、
前記第１の高周波デバイスの導電性ポストの高さより、第２の高周波デバイスの導電性ポストの高さが高いことを特徴とする高周波デバイスモジュールである。
上記の第１の側面によれば、ＬＳＩの多層配線層よりも長い高さを持つ導電性ポストを有するチップサイズパッケージにおいて、高周波回路を形成したとき、電源用ポストの径を大きくして許容電流値を大きくし、高周波受信信号に対応する受信側ポストの径を小さくして長い導電性ポストと基板との間の寄生容量、寄生抵抗を小さくして高周波信号の損失を小さくし、高周波送信信号に対応する送信側の第３の導電性ポストの径は、高周波信号ではあるが、受信側の第２の導電性ポストの径より大きくして許容電流値を大きくする。チップサイズパッケージでは、高さの高い導電性ポストが、損失増大やインダクタのＱ値の劣化による高周波特性の劣化を招くので、それを解決するために上記の構成とする。
第１の側面の好ましい実施例によれば、高周波信号を伝送するが大電流確保のため太くした送信側の第３の導電性ポストには、高周波特性改善のために、第１のシールド層を形成して、送信側ポストの寄生容量を所定の値に固定し且つ半導体基板の寄生抵抗を抑制する構成にする。これにより、送信側導電性ポストの高周波特性の劣化を抑制する。
第２の側面によれば、インピーダンス整合回路が、前記再配線層の間に形成された渦巻き構造のインダクタ素子と、シールド層による寄生容量とにより構成可能になり、インピーダンス整合回路を効率的に形成することができる。
第３の側面によれば、導電性ポストの損失を減らすためには導電性ポストの高さをできるだけ低くしたいが、より高い周波数帯では、高周波回路層の回路と実装基板との間の距離を長くして両者のカップリング作用を抑制する必要がある。そこで、より高い周波数帯の高周波デバイスの導電性ポストはより高くし、より低い周波数帯の高周波デバイスの導電性ポストはそれより低くする。低周波数帯では、上記カップリング作用が少ないので、導電性ポストをより低くして損失増大を抑制する。
以下、本発明の実施の形態を図面にしたがって説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ物である。
図１は、本実施の形態における高周波デバイスの断面図である。シリコン半導体基板１０の表面には、トランジスタなどの回路素子が形成され、回路素子を接続する多層配線層１２とともに高周波回路層を構成する。高周波回路は、後述するとおり、トランジスタなどの回路素子、入力、出力、電源、グランドなどからなる。多層配線層１２の最上層導電層として導電性パッド１４が形成され、多層配線層１２内の図示しない配線と接続されている。また、多層配線層１２上には、コーティング法により形成されたポリイミドからなる第１の絶縁層１６が形成され、導電性パッド１４に接続される再配線層２２が形成されている。再配線層２２と導電性パッド１４とは第１の絶縁層１６内のビア１８により接続される。
さらに、再配線層２２の上には導電性ポスト２４Ａ〜２４Ｅが形成され、導電性ポスト２４の上端にはバリアメタル層２６を介してソルダバンプ２８が形成されている。また、第１の絶縁層１６と再配線層２２との上であって、導電性ポスト２４の間を埋めるように、ポリイミドなどの樹脂からなる封止絶縁層２０が形成される。この封止絶縁層２０は、多層配線層１２よりも厚い絶縁層であり、これにより半導体チップ表面は完全に封止され、また、パッケージとしての強度を提供される。したがって、図１の構成は、半導体チップが封止されたパッケージ構造をなし、パッケージサイズは半導体チップと同じサイズになる。つまり、チップサイズパッケージ構造である。
図２は、図１の一部Ｘを拡大した断面図である。シリコン半導体基板１０の表面１１に形成されたトランジスタなどの回路素子が、その上の多層配線層１２の配線により接続されて、高周波回路層１３を構成する。多層配線層１２の表面に形成されたアルミニウムなどからなる導電性パッド１４の上には、ポリイミドなどからなる第１の絶縁層１６が形成されている。第１の絶縁層１６の導電性パッド１４に対応する位置にコンタクトホールが形成され、スパッタリング法などにより種メタル層２２Ｂが形成され、その種メタル層２２Ｂ上にメッキ工程により比較的厚い銅メッキ層２２Ａが形成される。種メタル層２２Ｂと銅メッキ層２２Ａとにより再配線層２２が構成される。
さらに、図示しないレジスト層を形成し導電性ポスト形成位置に開口部を形成し、その開口部内に銅メッキ工程により所定の高さを有する導電性ポスト２４Ａが形成される。導電性ポスト２４Ａの位置において、再配線層２２は、導電性ポストの径よりも大きな径の円形パッド形状をなす。そして、第１の絶縁層１６上にポリイミドなどの封止絶縁層２０がモールド工程により形成され、高周波回路層１３が外部から封止される。さらに、導電性ポスト２４Ａの上端にはバリアメタル層２６及びソルダバンプ２８が形成される。
外部からの封止を完全に行い且つある程度のパッケージ強度を確保するために、封止絶縁層２０は、例えば７０μｍと厚く形成される。したがって、封止絶縁層２０は、多層配線層１３や第１の絶縁層１６によりも厚く形成される。そのため、封止絶縁層２０内に埋め込まれて形成される導電性ポスト２４Ａ〜２４Ｅの高さも、多層配線層１３などに比較すると高くなる。このようなかなりの高さを有する導電性ポストは、高周波信号が伝送するとき、それ自体のインピーダンスと共に、導電性ポストとシリコン半導体基板１０や周囲の導電性物質との間の寄生容量やそれら物質の寄生抵抗が、高周波特性に影響を与える。特に、寄生容量や寄生抵抗は、導電性ポスト２４を伝送する高周波信号の損失を増大させる。したがって、高周波信号が伝送する導電性ポストの径は、できるだけ小さくして、それに接続される寄生容量や寄生抵抗を低減することが望まれる。
さらに、導電性ポストは、多層配線層内の配線やビアホールに比較すると、大きな径を有するので、半導体基板内の高周波回路の高周波信号とのカップリングが比較的大きくなる。特に、シリコン半導体基板１０は、低コスト化を追求すると、高抵抗のＧａＡｓ基板と異なり、低抵抗（例えば0.001Ω〜10Ω）のシリコン基板を使用しなければならない。半導体基板１０が低抵抗になることにより、基板内の高周波回路の信号が基板を介して、導電性ポストに影響を与える。そのため、高周波信号が伝送する導電性ポストに対しては、他の高周波回路とのカップリングを抑えるようなシールド構造を設けることが望まれる。
一方で、導電性ポストが電源やグランド電源の供給端子に対応する場合は、それ自体のインピーダンスを小さくし許容電流を大きくすることが望まれる。また、高周波信号が伝送する場合であっても、導電性ポストがパワーアンプの出力端子などに対応する場合は、高周波特性の改善に加えて高い電流供給能力を有することが望まれる。このような要求に応えるために、導電性ポスト２４の径は比較的大きくすることが望ましい。但し、信号の損失やカップリングの問題があるので、それらを抑えるような構造を別途設けることが必要になる。
図１の断面図の例では、一部の導電性ポスト２４Ｅの径を小さくし、高周波信号を伝送するがそれほど高い電流供給能力を要しないポストとして利用し、その他の導電性ポスト２４Ａ〜２４Ｄの径はそれよりも大きくして、高い電流供給能力を要するポストとして利用している。導電性ポスト２４の高さが非常に高いため、上記のように高周波回路のどの入出力端子に接続されるかによって、その径の大きさを最適化することが必要になる。
図３は、本実施の形態における高周波回路と導電性ポストとの関係を示す図である。無線通信回路３０は、半導体基板表面の回路素子と多層配線層とにより構成され、高周波回路である高周波フロントエンドユニット３２と、ベースバンドユニット３４と、ベースバンドユニット３４に接続され所定のデータ処理を行うデータ処理ユニット（図示せず）とを有する。そして、高周波フロントエンドユニット３２は、例えば、受信側のプリアンプであるローノイズアンプ３６（ＬＮＡ）と、直交復調器３８，４０，５０で直交復調器と、ローパスフィルタ４２，４４と、アンプ４６，４８と、アナログ・デジタル変換器Ａ／Ｄとからなる受信側高周波回路と、デジタル・アナログ変換器Ｄ／Ａと、アンプ６０，６８と、ローパスフィルタ６２，６４と、直交変調器５８，６０，５２で直交変調器と、出力アンプであるパワーアンプ５６（ＰＡ）とからなる送信側高周波回路とを有する。直交復調器３８，４０及び直交変調器５８，６０には、ローカル発振器５２により生成される発振信号が直接または９０°位相シフト回路５０，５２を介して供給される。
チップサイズパッケージ外に設けられたアンテナ７４とバンドパスフィルタ７２と入出力スイッチ７０を介して、高周波受信信号が受信側ポスト２４Ｅ及び入力整合用インダクタ７７を伝送し、ローノイズアンプ３６に入力される。したがって、微少な電力の高周波受信信号に損失を与えないように、受信側ポスト２４Ｅの径は比較的小さく形成される。径を小さくすることにより、ポスト２４Ｅに接続される封止樹脂層２０などの寄生容量や、その寄生容量に接続される半導体基板内の寄生抵抗を小さくすることができ、それら寄生容量と寄生抵抗による高周波信号の損失を最小限にすることができる。さらに、受信側ポスト２４Ｅと半導体基板との間、若しくは受信側ポスト２４Ｅに接続される導電性パッドと半導体基板との間に、グランドなどの固定電位に接続された導電性シールド層７６が設けられる。この導電性シールド層７６により、寄生容量を予測可能な値に抑え、半導体基板による寄生抵抗の影響を抑えることができる。また、半導体基板の他の高周波回路とのカップリング作用も抑えることができる。
一方、パワーアンプ５６の出力である高周波送信信号は、出力整合用インダクタ７９と送信側ポスト２４Ａを伝送し、入出力スイッチ７０、バンドパスフィルタ７２及び高周波アンテナ７４を介して送出される。パワーアンプ５６によりハイパワーの高周波送信信号を伝送するために、送信側ポスト２４Ａの径は、入力側ポスト２４Ｅに比較すると大きく形成されている。径を大きくすることで送信側ポストの断面積を大きくしてそれ自体のインピーダンスを小さくし、大電流供給を可能とする。但し、送信側ポスト２４Ａの径を大きくすることで、寄生容量や寄生抵抗も大きくなり、損失が大きくなる。そこで、それを抑制するために、送信側ポスト２４Ａと半導体基板との間、若しくは送信側ポストに接続される導電性パッドと半導体基板との間に、グランドなどの固定電位に接続された導電性シールド層７８が設けられる。このシールド層により、寄生容量を予測可能な値に抑え、半導体基板による寄生抵抗の影響を抑えることができる。また、他の高周波回路とのカップリングも抑えることができる。
ローノイズアンプ３６やパワーアンプ５６は、電源ＶｄｄやグランドＧＮＤに接続される。それに伴って、それらのアンプは電源用ポスト２４Ｆとグランド用ポスト２４Ｇに接続される。これらの電源用、グランド用ポストは、大電流の供給を可能にし、ローノイズアンプやパワーアンプのグランド電位が浮き上がるのを防止するために、径が大きく形成されている。つまり、これらのポスト２４Ｆ、２４Ｇは、少なくとも、受信用ポスト２４Ｅよりも大きな径を有し、必要に応じて送信用ポスト２４Ａよりも大きな径を有することもある。例えば、これらのポスト２４Ｆ、２４Ｇは、図１において、例えばポスト２４Ｅより大きな径を有するポスト２４Ｂ、２４Ｃ、２４Ｄなどにより実現される。
図４は、本実施の形態における半導体デバイスの実装面側の平面図である。なお、この平面図にはソルダバンプが省略されている。実装面側には、封止樹脂層２０が形成され、その封止樹脂層２０内に複数の導電性ポストが埋め込まれている。そして、ローノイズアンプ（ＬＮＡ）側とパワーアンプ（ＰＡ）側とにそれぞれ、前述の径の入力ポスト（受信側ポスト）２４Ｅと出力ポスト（送信側ポスト）２４Ａとが形成される。さらに、電源用ポスト２４Ｆとグランド用ポスト２４Ｇが、それぞれ大きな径で形成される。また、入力ポスト２４Ｅと出力ポスト２４Ａとに接続されるスパイラルインダクタ７７，７９が、図１，２に示した第１の絶縁層１６上の再配線層２２を利用して形成される。
図４ではややわかりにくいが、入力ポスト２４Ｅや出力ポスト２４Ａは、周囲のポストとの短絡を防止するために、周囲のポストから所定距離離間して設けられ、その結果、入力ポストや出力ポストは低密度に配置される。それに対して、グランド用ポスト４Ｇなどは、高周波特性の改善（グランドの強化）、熱抵抗の低減および許容電流を大きくするために複数も設けられ、互いに短絡することが許されるので高密度に配置される。電源用ポストもグランド用ポストと同じである。入力ポストや出力ポストも複数設けられる場合は高密度に配置されてもよい。
図５は、本実施の形態における受信側ポストと送信側ポストの構造例を示す図である。図中、上側が断面図、下側が上面図になっており、右側が送信側ポスト、左側が受信側ポストをそれぞれ示す。前述のとおり、導電性ポスト２４は、受信側ポストの径が送信側ポストよりも小さく形成されている。また、両ポスト２４と半導体基板との間には、グランドなどの固定電位に接続された導電性シールド層７６，７８が形成されている。具体的には、これら導電性シールド層７６，７８は、多層配線層１２上の導電性パッド１４と同じアルミニウム層により形成され、その形状は導電性ポスト２４の径やポスト用パッド２２の径よりも大きな長さの矩形または大きな径の円形であることが望ましい。この導電性シールド層７６，７８は、多層配線層１２内に埋め込まれて形成されてもよい。
この導電性シールド層７６，７８を形成することにより、高周波信号が伝送する導電性ポスト２４との間に固定的な寄生容量を形成することができ、導電性ポスト２４に接続される寄生容量の値を予測可能な値にすることができる。さらに、導電性シールド層７６，７８が導電性ポスト２４と半導体基板（図示せず）との間に形成されているので、導電性ポストに半導体基板内の寄生抵抗は接続されなくなる。このように、導電性ポストと半導体基板との間に導電性シールド層を設けることは、信号損失を抑制することができ、高周波信号が伝送する受信側ポストにも送信側ポストにも有利である。特に、高電流供給を確保するためにポスト径を大きくしている送信側ポストには、信号損失の抑制になり有効である。
但し、導電性シールド層の存在により、半導体基板の寄生抵抗を抑制することができるものの、逆に固定的な寄生容量が導電性ポストに付随することになる。したがって、比較的低周波数帯では、寄生容量より寄生抵抗のほうが信号損失には大きな影響を与えるので、寄生抵抗の低減が損失改善に寄与するが、逆に、高い周波数帯では、寄生抵抗よりも寄生容量のほうが信号損失に大きな影響を与えるので、導電性シールド層を設けないほうがよい場合もある。
導電性シールド層は、導電性パッド１４と半導体基板との間の多層配線層１２内に形成しても有効である。それにより、寄生容量を予測可能な値にすることができ、基板の寄生抵抗を抑えることができるからである。この点については、後に詳述する。
図６は、本実施の形態における電源用ポストとグランド用ポストの構造例を示す図である。これらのポスト２４は、径を大きくして許容電流を大きくし、それ自体のインピーダンスを抑えている。これらのポストには、高周波信号が伝送することはないので、シールド層は形成されない。
図７は、受信側ポストまたは送信側ポストの構造例を示す図である。図中、（Ａ）は上面図、（Ｂ）は断面図、（Ｃ）（Ｄ）はそれぞれ斜視図である。この例は、上面図（Ａ）及び断面図（Ｂ）に示されるように、導電性ポスト２４と導電性パッド（ビアパッド）１４とが所定距離離間している場合の構成例である。導電性パッド１４は、ビア１８の径よりも大きな径を有する円形状を有し、多層配線層１２の最上層メタル層により形成される。
両者が所定距離離間している場合は、導電性ポスト２４の下の導電性パッド１４と同じ層に第１の導電性シールド層８０が形成され、さらに、導電性パッド（ビアパッド）１４の下の多層配線層１２内にも第２の導電性シールド層８２が形成される。第１の導電性シールド層８０は、多層配線層１２の最上層メタル層により形成される。両シールド層８０，８２を形成することにより、半導体基板１０との間の寄生容量を予測可能な固定値に近づけることができ、半導体基板による寄生抵抗を抑えることができ、他の高周波回路とのカップリングを抑制することができる。寄生容量を固定化することで、後述するとおり、インピーダンス整合回路の容量素子として利用することができる。また、寄生抵抗を抑えることで、高周波信号損失を抑えることができる。
図８は、受信側ポストまたは送信側ポストの別の構造例を示す図である。図中、（Ａ）は上面図、（Ｂ）は断面図、（Ｃ）は斜視図である。この例は、上面図（Ａ）及び断面図（Ｂ）に示されるように、導電性ポスト２４と導電性パッド（ビアパッド）１４とが平面的に重なっているまたは近接している場合の構成例である。導電性ポスト２４と導電性パッド（ビアパッド）１４とが重なるまたは近接している場合は、導電性ポスト２４の下に多層配線層１６上の最上層メタル層によるシールド層を形成することができない。そこで、このような構成の場合は、多層配線層１２内にシールド層８２を形成する。このシールド層は、上面図（Ａ）や斜視図（Ｃ）に示されるように、導電性ポスト２４と、そのポストパッド２２と、導電性パッド（ビアパッド）１４とを全て半導体基板１０からシールドする形状になっている。つまり、上面からみて、導電性ポスト２４と、そのポストパッド２２と、導電性パッド（ビアパッド）１４とを全て含むような楕円形状になっている。この例は、一例として楕円形状になっているが、シールドが可能であれば、形状は問わない。このシールド層８２は、グランドなどの固定電位に接続されていて、導電性ポストや導電性パッドとの間に所定の寄生容量を形成し、さらに、半導体基板１０による寄生抵抗は抑制される。
本実施の形態における高周波デバイスは、図７または図８のいずれかの構成を有しても良いし、両方の構成を有していても良い。いずれの構成であっても、高周波信号が伝送する導電性ポストに接続される信号伝送経路の寄生容量や寄生抵抗による特性劣化（損失増大）を抑制することができる。
図９は、受信側ローノイズアンプと送信側パワーアンプの回路例を示す図である。ローノイズアンプ３８は、図３に示したように、アンテナ７４、バンドパスフィルタ７２、スイッチ７０、受信側ポスト２４Ｅ、及びインピーダンス整合回路３６Ｍを介して、高周波受信信号を入力する。インピーダンス整合回路３６Ｍは、例えば、インダクタ７７に導電性シールド層との寄生容量やそれ以外に形成した容量Ｃ３，Ｃ４により構成される。
ローノイズアンプ３８は、例えば、ＮチャネルＭＯＳトランジスタＱ３０，Ｑ３１を縦にカスコード接続して構成される。それぞれのトランジスタＱ３０，Ｑ３１には、バイアス電圧Vbias1,2が印加される。トランジスタＱ３０のソース側はグランドＧＮＤに接続され、トランジスタＱ３１のドレイン側は、インダクタＬを介して電源Ｖｄｄに接続され、カップリングキャパシタCoutを介して出力信号Foutを生成する。この出力信号Foutは、図３によれば、直交復調器に供給される。
トランジスタＱ３０は、ゲートに印加される高周波受信信号に応じて増幅された高周波信号をドレイン端子に生成し、トランジスタＱ３１は、その増幅された高周波信号に応じてさらに増幅した高周波信号をドレイン端子に生成する。このように、カスコード接続された２つのトランジスタによりより大きな増幅率を提供する。
送信側のパワーアンプ５６も、ローノイズアンプと基本的には同じ回路構成である。図３の直交変調器から供給される高周波信号FinをトランジスタＱ３０，Ｑ３１により増幅し、カップリングキャパシタCoutを介して電力増幅された高周波信号を出力する。この信号は、インピーダンス整合回路５６Ｍを介して、アンテナ側に出力される。インピーダンス整合回路５６Ｍは、ローノイズアンプと同じように、信号伝送経路に形成されたインダクタ７９と、容量Ｃ１，Ｃ２により構成される。
図１０は、導電性ポストの径と損失との関係を示すグラフ図である。横軸がポストの径（μｍ）、縦軸が損失であり、導電性ポストの高さが約７０μｍ、周波数５GHzの高周波信号に対する損失が示される。このグラフ図から明らかなとおり、ポスト径が１００μｍに比較してポスト径が２００μｍのほうが信号の損失が大きくなる。このように、周波数帯が高くなると、導電性ポストの径を大きくすることは大きな信号損失を招くことになる。したがって、特に受信側ポストでは、信号損失の増大はノイズフィギュアＮＦの劣化につながるので、できるだけ径を小さくすることが望まれる。
図１１は、複数の導電性ポストの径に対する周波数と損失との関係を示すグラフ図である。横軸は周波数、縦軸は損失を示し、５種類の導電性ポストの径（丸：径２００μｍ、正方形：１７５μｍ、三角形：１５０μｍ、Ｘ：１２５μｍ、ひし形：１００μｍ）に対して周波数と損失との関係が示される。サンプルの導電性ポストの高さは μｍである。このグラフ図から理解されるように、周波数が高くなるにしたがい、ポスト径が大きいほど損失がより大きくなっている。したがって、信号の周波数帯がより高くなるにともない、高周波信号が伝送する導電性ポストの径をより小さくすることが望まれる。
図１２は、複数の導電性ポストの径において、導電性シールド層を設ける場合と設けない場合とに対する周波数と損失との関係を示すグラフ図である。横軸は周波数、縦軸は損失を示し、５種類の導電性ポストの径（丸：径２００μｍでシールド層なし、ひし形：１００μｍでシールド層なし、三角形：２００μｍでシールド層有り、Ｘ：１００μｍでシールド層有り）に対して周波数と損失との関係が示される。サンプルの導電性ポストの高さは、前述と同じ７０μｍである。
このグラフ図から理解されるように、同じポスト径であっても、比較的低い周波数帯ではグランドシールド層を形成したほうが損失は少なくなる。但し、ポスト径２００μｍの例に示されるように、比較的高い周波数帯では、グランドシールド層を設けないほうが損失は逆に大きくなる。この理由は、グランドシールド層を形成することにより、固定的な寄生容量が形成される一方で半導体基板の寄生抵抗は抑えられる。したがって、低い周波数帯よりも高い周波数帯で寄生容量による損失がより支配的になり、損失に逆転が生じる。このことから、比較的低い周波数帯で動作する高周波デバイスでは、高周波信号が伝送する導電性ポストにグランドシールド層を積極的に設け、比較的高い周波数帯で動作する高周波デバイスでは、グランドシールド層を設けないことが望ましい。
図１３は、複数の導電性ポストの径に対する周波数とインダクタのＱ値との関係を示すグラフ図である。サンプルは、導電性ポストに再配線層により形成したインダクタを接続したものであり、２種類のポスト径それぞれにシールド層の有無を加えた４種類の導電性ポスト構造（丸：径２００μｍでシールド層なし、三角形：径２００μｍでシールド層有り、ひし形：径１００μｍでシールド層なし、Ｘ：径１００μｍでシールド層有り）である。無印はインダクタ単独のＱ値である。導電性ポストが接続されるとＱ値の値は低下（劣化）していくが、導電性ポストの径が大きいほど低下が大きい。また、同じポスト径の場合は、比較的低い周波数帯ではシールド層を設けた方がＱ値の低下は小さいが、比較的高い周波数帯ではシールド層を設けないほうがＱ値の低下は少ない。つまり、図１２の逆転現象と同じ減少が見られる。
上記の実験結果から次のことが理解される。（１）高周波信号が伝送し高電流供給の必要がない導電性ポストに対しては、ポスト径を小さくしたほうが損失を抑えることができる。（２）比較的低い周波数帯で動作する高周波デバイスでは、受信側ポストや送信側ポストには導電性シールド層を形成して、信号の損失を抑え、比較的高い周波数帯で動作する高周波デバイスでは、導電性シールド層を形成せずに、信号の損失を抑えることが望ましい。（３）さらに、インダクタが接続される導電性ポストについては、比較的低い周波数帯で動作する高周波デバイスでは、導電性シールド層を形成して、Ｑ値の劣化を抑え、比較的高い周波数帯で動作する高周波デバイスでは、導電性シールド層を形成せずに、Ｑ値の劣化を抑えることが望ましい。
図１４は、第２の実施の形態における高周波デバイスモジュールの構成図である。この高周波デバイスモジュール１００は、高い周波数帯の信号を処理する高周波デバイス１０２と、それより低い周波数帯の信号を処理する高周波デバイス１０４とが、共通のモジュール基板上に実装されている。それぞれの高周波デバイス１０４は、図１〜９などで示したチップサイズパッケージの高周波デバイスである。このようなモジュール１００は、例えば、低い周波数帯と高い周波数帯の両方を処理可能な無線ＬＡＮカードや、複数の周波数帯に対して動作可能なマルチモードの無線装置などである。
図１５は、２種類の高周波デバイスの断面図である。（Ａ）が高周波数帯のデバイス１０２、（Ｂ）が低周波数帯のデバイス１０４の断面図である。ここに示されるように、それぞれのデバイス１０２，１０４には、封止樹脂層２０内に導電性ポスト２４が形成されているが、半導体基板１０の高周波回路と実装基板の高周波回路とのカップリングを抑えるために、特に高周波数帯のデバイスでは、導電性ポスト２４の高さＨ１をより高くし、低周波数帯のデバイスでは、導電性ポスト２４の高さＨ２をより低くしている。導電性ポストの高さは低いほうが信号損失の劣化を抑えることができるので、できるだけ低いことが望まれるが、より高い周波数帯域では、カップリングが強く作用するので、より高い導電性ポストを形成することが望ましい。
さらに、高周波数帯のデバイス１０２においては、高周波信号を伝送する導電ポストであってもその下にグランドシールド層を設けない。一方、低周波数帯のデバイス１０４においては、高周波信号を伝送する導電ポストの下にグランドシールド層７６，７８を設けている。
以上の実施の形態をまとめると、以下の付記の通りである。
（付記１）半導体基板と、
前記半導体基板表面に形成され、回路素子と多層配線層とにより構成される高周波回路層と、
前記高周波回路層上に形成され、前記高周波回路の入力、出力、電源にそれぞれ接続された複数の導電性パッドと、
前記高周波回路層上に第１の絶縁層を介して形成され、前記複数の導電性パッドにそれぞれ接続される複数の再配線層と、
前記第１の絶縁層上及び前記再配線層上に形成され、前記多層配線層よりも厚い封止用絶縁層と、
前記封止用絶縁層上に設けられ、前記複数の導電性パッドに対応する複数の実装用接続端子と、
前記封止用絶縁層内に設けられ、前記再配線層と実装用接続端子との間に設けられる複数の導電性ポストとを有し、
前記高周波回路層の高周波回路は、前記入力に対応する導電性ポストから入力される高周波受信信号を増幅する入力アンプと、高周波送信信号を増幅し前記出力に対応する導電性ポストから出力するパワー出力アンプとを有し、
さらに、
前記電源に対応する第１の導電性ポストは第１の径を有し、
前記入力アンプの入力に対応する第２の導電性ポストは前記第１の径より小さい第２の径を有し、
前記パワー出力アンプの出力に対応する第３の導電性ポストは前記第２の径より大きい第３の径を有することを特徴とする高周波デバイス。
（付記２）付記１において、
前記高周波回路層上であって、前記第２または第３の導電性ポストの下に設けられ、固定電位に接続された第１のシールド層を有することを特徴とする高周波デバイス。
（付記３）付記２において、
さらに、前記多層配線層内であって、前記第２または第３の導電性ポストに接続される導電性パッドの下に設けられ、固定電位に接続された第２のシールド層を有することを特徴とする高周波デバイス。
（付記４）付記１において、
前記第２または第３の導電ポストとそれに対応する導電性パッドとが近接または重複して形成され、
前記多層配線層内であって、前記第２または第３の導電性ポスト及びそれに接続される導電性パッドの下に設けられ、固定電位に接続された第３のシールド層を有することを特徴とする高周波デバイス。
（付記５）付記１において、
前記第２または第３の導電性ポストとそれに対応する導電性パッドとが所定距離離間している第１のポスト構造と、前記第２または第３の導電性ポストとそれに対応する導電性パッドとが近接または重複している第２のポスト構造とを有し、
前記第１のポスト構造においては、前記高周波回路層上であって、前記第２または第３の導電性ポストの下に設けられ、固定電位に接続された第１のシールド層と、前記多層配線層内であって、前記第２または第３の導電性ポストに接続される導電性パッドの下に設けられ、固定電位に接続された第２のシールド層とを有し、
前記第２のポスト構造においては、前記多層配線層内であって、前記第２または第３の導電性ポスト及びそれに接続される導電性パッドの下に設けられ、固定電位に接続された第３のシールド層を有することを特徴とする高周波デバイス。
（付記６）付記１において、
同じ電源に対応する前記第１の導電性ポストは複数個高密度に配置され、前記第２または第３の導電性ポストは、前記第１の導電性ポストよりも低密度に配置されることを特徴とする高周波デバイス。
（付記７）付記１に記載した高周波デバイスであって、第１の高周波帯の信号を処理する第１の高周波デバイスと、前記第１の高周波帯より高い第２の高周波帯の信号を処理する第２の高周波デバイスとを有し、
前記第１の高周波デバイスの導電性パッドの高さより、第２の高周波デバイスの導電性パッドの高さが高いことを特徴とする高周波デバイスモジュール。
（付記８）付記１に記載された高周波デバイスであって、さらに、
前記多層配線層内であって、前記第２または第３の導電性ポストに接続される導電性パッドの下に設けられ、固定電位に接続された第２のシールド層と、
前記高周波回路層上であって、前記再配線層の間に形成され、渦巻き構造を有するインダクタとを有し、
前記インダクタと、前記導電性パッド及び第２のシールド層との間の容量とによって、前記入力アンプまたはパワー出力アンプのインピーダンス整合回路が構成されることを特徴とする高周波デバイス。
（付記９）付記１に記載された高周波デバイスであって、さらに、
前記高周波回路層上であって、前記第２または第３の導電性ポストの下に設けられ、固定電位に接続された第１のシールド層と、
前記高周波回路層上であって、前記再配線層の間に形成され、渦巻き構造を有するインダクタとを有し、
前記インダクタと、前記導電性ポストと第１のシールド層との間の容量とによって、前記入力アンプまたはパワー出力アンプのインピーダンス整合回路が構成されることを特徴とする高周波デバイス。
（付記１０）付記１に記載された高周波デバイスであって、さらに、
前記多層配線層内であって、前記第２または第３の導電性ポスト及びそれに接続される導電性パッドの下に設けられ、固定電位に接続された第３のシールド層と、
前記高周波回路層上であって、前記再配線層の間に形成され、渦巻き構造を有するインダクタとを有し、
前記インダクタと、前記導電性パッドと第３のシールド層との間の容量とによって、前記入力アンプまたはパワー出力アンプのインピーダンス整合回路が構成されることを特徴とする高周波デバイス。
（付記１１）半導体基板と、
前記半導体基板表面に形成され、回路素子と多層配線層とにより構成される高周波回路層と、
前記高周波回路層上に形成され、前記高周波回路の入力、出力、電源にそれぞれ接続された複数の導電性パッドと、
前記高周波回路層上に第１の絶縁層を介して形成され、前記複数の導電性パッドにそれぞれ接続される複数の再配線層と、
前記第１の絶縁層及び再配線層上に形成され、前記多層配線層よりも厚い封止用絶縁層と、
前記封止用絶縁層上に設けられ、前記複数の導電性パッドに対応する複数の実装用接続端子と、
前記封止用絶縁層内に設けられ、前記再配線層と実装用接続端子との間に設けられる複数の導電性ポストとを有する第１及び第２の高周波デバイスを有し、
前記第１の高周波デバイスは、第１の高周波帯の信号を処理する第１の高周波回路を有し、前記第２の高周波デバイスは、前記第１の高周波帯より高い第２の高周波帯の信号を処理する第２の高周波回路を有し、
前記第１の高周波デバイスの導電性ポストの高さより、第２の高周波デバイスの導電性ポストの高さが高いことを特徴とする高周波デバイスモジュール。
（付記１２）付記１１において
前記第１及び第２の高周波回路は、前記入力に対応する導電性ポストから入力される高周波受信信号を増幅する入力アンプと、変調された高周波送信信号を増幅し前記出力に対応する導電性ポストから出力するパワー出力アンプとを有し、
前記電源に対応する第１の導電性ポストは第１の径を有し、
前記入力アンプの入力に対応する第２の導電性ポストは前記第１の径より小さい第２の径を有し、
前記パワー出力アンプの出力に対応する第３の導電性ポストは前記第２の径より大きい第３の径を有することを特徴とする高周波デバイスモジュール。
本実施の形態における高周波デバイスの断面図である。 図１の一部Ｘを拡大した断面図である。 本実施の形態における高周波回路と導電性ポストとの関係を示す図である。 本実施の形態における半導体デバイスの実装面側の平面図である。 本実施の形態における受信側ポストと送信側ポストの構造例を示す図である。 本実施の形態における電源用ポストとグランド用ポストの構造例を示す図である。 受信側ポストまたは送信側ポストの構造例を示す図である。 受信側ポストまたは送信側ポストの別の構造例を示す図である。 受信側ローノイズアンプと送信側パワーアンプの回路例を示す図である。 導電性ポストの径と損失との関係を示すグラフ図である。 複数の導電性ポストの径に対する周波数と損失との関係を示すグラフ図である。 複数の導電性ポストの径において、導電性シールド層を設ける場合と設けない場合とに対する周波数と損失との関係を示すグラフ図である。 複数の導電性ポストの径に対する周波数とインダクタのＱ値との関係を示すグラフ図である。 第２の実施の形態における高周波デバイスモジュールの構成図である。 ２種類の高周波デバイスの断面図である。
符号の説明
１０：半導体基板、１２：多層配線層、１３：高周波回路層、１４：導電性パッド、
１６：第１の絶縁層、２０：封止絶縁層、２２：再配線層、２４：導電性ポスト、
２６：バリアメタル、２８：ソルダーバンプ、３６：受信側アンプ、５６：送信側アンプ
７６：導電性シールド層、７８：導電性シールド層

Claims (10)

  1. 半導体基板と、
    前記半導体基板表面に形成され、回路素子と多層配線層とにより構成される高周波回路層と、
    前記高周波回路層上に形成され、前記高周波回路の入力、出力、電源にそれぞれ接続された複数の導電性パッドと、
    前記高周波回路層上に第１の絶縁層を介して形成され、前記複数の導電性パッドにそれぞれ接続される複数の再配線層と、
    前記第１の絶縁層上及び前記再配線層上に形成され、前記多層配線層よりも厚い封止用絶縁層と、
    前記封止用絶縁層上に設けられ、前記複数の導電性パッドに対応する複数の実装用接続端子と、
    前記封止用絶縁層内に設けられ、前記再配線層と実装用接続端子との間に設けられる複数の導電性ポストとを有し、
    前記高周波回路層の高周波回路は、前記入力に対応する導電性ポストから入力される高周波受信信号を増幅する入力アンプと、高周波送信信号を増幅し前記出力に対応する導電性ポストから出力するパワー出力アンプとを有し、
    さらに、
    前記電源に対応する第１の導電性ポストは第１の径を有し、
    前記入力アンプの入力に対応する第２の導電性ポストは前記第１の径より小さい第２の径を有し、
    前記パワー出力アンプの出力に対応する第３の導電性ポストは前記第２の径より大きい第３の径を有することを特徴とする高周波デバイス。
  2. 請求項１において、
    前記高周波回路層上であって、前記第２または第３の導電性ポストの下に設けられ、固定電位に接続された第１のシールド層を有することを特徴とする高周波デバイス。
  3. 請求項２において、
    さらに、前記多層配線層内であって、前記第２または第３の導電性ポストに接続される導電性パッドの下に設けられ、固定電位に接続された第２のシールド層を有することを特徴とする高周波デバイス。
  4. 請求項１において、
    前記第２または第３の導電ポストとそれに対応する導電性パッドとが近接または重複して形成され、
    前記多層配線層内であって、前記第２または第３の導電性ポスト及びそれに接続される導電性パッドの下に設けられ、固定電位に接続された第３のシールド層を有することを特徴とする高周波デバイス。
  5. 請求項１において、
    同じ電源に対応する前記第１の導電性ポストは複数個高密度に配置され、前記第２または第３の導電性ポストは、前記第１の導電性ポストよりも低密度に配置されることを特徴とする高周波デバイス。
  6. 請求項１に記載された高周波デバイスであって、さらに、
    前記多層配線層内であって、前記第２または第３の導電性ポストに接続される導電性パッドの下に設けられ、固定電位に接続された第２のシールド層と、
    前記高周波回路層上であって、前記再配線層の間に形成され、渦巻き構造を有するインダクタとを有し、
    前記インダクタと、前記導電性パッドと第２のシールド層との間の容量とによって、前記入力アンプまたはパワー出力アンプのインピーダンス整合回路が構成されることを特徴とする高周波デバイス。
  7. 請求項１に記載された高周波デバイスであって、さらに、
    前記高周波回路層上であって、前記第２または第３の導電性ポストの下に設けられ、固定電位に接続された第１のシールド層と、
    前記高周波回路層上であって、前記再配線層の間に形成され、渦巻き構造を有するインダクタとを有し、
    前記インダクタと、前記導電性ポスト及び第１のシールド層との間の容量とによって、前記入力アンプまたはパワー出力アンプのインピーダンス整合回路が構成されることを特徴とする高周波デバイス。
  8. 請求項１に記載された高周波デバイスであって、さらに、
    前記多層配線層内であって、前記第２または第３の導電性ポスト及びそれに接続される導電性パッドの下に設けられ、固定電位に接続された第３のシールド層と、
    前記高周波回路層上であって、前記再配線層の間に形成され、渦巻き構造を有するインダクタとを有し、
    前記インダクタと、前記導電性パッドと第３のシールド層との間の容量とによって、前記入力アンプまたはパワー出力アンプのインピーダンス整合回路が構成されることを特徴とする高周波デバイス。
  9. 半導体基板と、
    前記半導体基板表面に形成され、回路素子と多層配線層とにより構成される高周波回路層と、
    前記高周波回路層上に形成され、前記高周波回路の入力、出力、電源にそれぞれ接続された複数の導電性パッドと、
    前記高周波回路層上に第１の絶縁層を介して形成され、前記複数の導電性パッドにそれぞれ接続される複数の再配線層と、
    前記第１の絶縁層及び再配線層上に形成され、前記多層配線層よりも厚い封止用絶縁層と、
    前記封止用絶縁層上に設けられ、前記複数の導電性パッドに対応する複数の実装用接続端子と、
    前記封止用絶縁層内に設けられ、前記再配線層と実装用接続端子との間に設けられる複数の導電性ポストとを有する第１及び第２の高周波デバイスを有し、
    前記第１の高周波デバイスは、第１の高周波帯の信号を処理する第１の高周波回路を有し、前記第２の高周波デバイスは、前記第１の高周波帯より高い第２の高周波帯の信号を処理する第２の高周波回路を有し、
    前記第１の高周波デバイスの導電性ポストの高さより、第２の高周波デバイスの導電性ポストの高さが高いことを特徴とする高周波デバイスモジュール。
  10. 請求項９において、
    前記第１及び第２の高周波回路は、前記入力に対応する導電性ポストから入力される高周波受信信号を増幅する入力アンプと、変調された高周波送信信号を増幅し前記出力に対応する導電性ポストから出力するパワー出力アンプとを有し、
    前記電源に対応する第１の導電性ポストは第１の径を有し、
    前記入力アンプの入力に対応する第２の導電性ポストは前記第１の径より小さい第２の径を有し、
    前記パワー出力アンプの出力に対応する第３の導電性ポストは前記第２の径より大きい第３の径を有することを特徴とする高周波デバイスモジュール。
JP2003426204A 2003-12-24 2003-12-24 高周波デバイス Expired - Fee Related JP3973624B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003426204A JP3973624B2 (ja) 2003-12-24 2003-12-24 高周波デバイス
US10/710,775 US6998710B2 (en) 2003-12-24 2004-08-02 High-frequency device
TW093125790A TWI268583B (en) 2003-12-24 2004-08-27 High-frequency device
KR1020040068451A KR100634947B1 (ko) 2003-12-24 2004-08-30 고주파 디바이스
CNB2004100816800A CN100345285C (zh) 2003-12-24 2004-12-24 高频器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426204A JP3973624B2 (ja) 2003-12-24 2003-12-24 高周波デバイス

Publications (2)

Publication Number Publication Date
JP2005183870A true JP2005183870A (ja) 2005-07-07
JP3973624B2 JP3973624B2 (ja) 2007-09-12

Family

ID=34697436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426204A Expired - Fee Related JP3973624B2 (ja) 2003-12-24 2003-12-24 高周波デバイス

Country Status (5)

Country Link
US (1) US6998710B2 (ja)
JP (1) JP3973624B2 (ja)
KR (1) KR100634947B1 (ja)
CN (1) CN100345285C (ja)
TW (1) TWI268583B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744276B1 (ko) 2005-07-27 2007-07-30 세이코 엡슨 가부시키가이샤 반도체 장치 및 발진기
JP2007235034A (ja) * 2006-03-03 2007-09-13 Seiko Epson Corp 電子基板、半導体装置および電子機器
JP2013080764A (ja) * 2011-10-03 2013-05-02 Murata Mfg Co Ltd 回路モジュール
JP2013110151A (ja) * 2011-11-17 2013-06-06 Elpida Memory Inc 半導体チップ及び半導体装置
TWI560842B (en) * 2011-01-31 2016-12-01 Toshiba Kk Semiconductor device
JP2017038085A (ja) * 2016-11-08 2017-02-16 株式会社村田製作所 回路モジュール
JP2020088468A (ja) * 2018-11-19 2020-06-04 富士通株式会社 増幅器及び増幅装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7295161B2 (en) * 2004-08-06 2007-11-13 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements
JP4134004B2 (ja) * 2004-11-15 2008-08-13 Ｔｄｋ株式会社 高周波モジュール
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4774248B2 (ja) * 2005-07-22 2011-09-14 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP5430848B2 (ja) * 2007-12-21 2014-03-05 ラピスセミコンダクタ株式会社 半導体素子、半導体装置、及びそれらの製造方法
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
JP5801989B2 (ja) * 2008-08-20 2015-10-28 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US8487435B2 (en) 2008-09-09 2013-07-16 Triquint Semiconductor, Inc. Sheet-molded chip-scale package
US8030770B1 (en) * 2008-09-09 2011-10-04 Triquint Semiconductor, Inc. Substrateless package
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
US8680683B1 (en) 2010-11-30 2014-03-25 Triquint Semiconductor, Inc. Wafer level package with embedded passive components and method of manufacturing
TWI497668B (zh) * 2011-07-27 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
KR101582548B1 (ko) * 2012-11-21 2016-01-05 해성디에스 주식회사 인터포져 제조 방법 및 이를 이용한 반도체 패키지 제조 방법
US8907470B2 (en) * 2013-02-21 2014-12-09 International Business Machines Corporation Millimeter wave wafer level chip scale packaging (WLCSP) device and related method
US9040408B1 (en) * 2013-03-13 2015-05-26 Maxim Integrated Products, Inc. Techniques for wafer-level processing of QFN packages
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
CN104900542B (zh) * 2014-03-06 2018-02-13 中芯国际集成电路制造(上海)有限公司 一种特征尺寸收缩的半导体器件的封装方法及结构
US9583842B2 (en) 2014-07-01 2017-02-28 Qualcomm Incorporated System and method for attaching solder balls and posts in antenna areas
US9768108B2 (en) * 2015-02-20 2017-09-19 Qualcomm Incorporated Conductive post protection for integrated circuit packages
US10128207B2 (en) * 2015-03-31 2018-11-13 Stmicroelectronics Pte Ltd Semiconductor packages with pillar and bump structures
CN105161465A (zh) * 2015-08-10 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN105185717A (zh) * 2015-08-12 2015-12-23 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
KR20180001524U (ko) 2016-11-15 2018-05-24 박로럴 식탁보 겸용 음식물 배달 봉지
JP7390779B2 (ja) 2017-04-28 2023-12-04 日東電工株式会社 フレキシブル配線回路基板および撮像装置
JP2020027975A (ja) * 2018-08-09 2020-02-20 株式会社村田製作所 高周波モジュールおよび通信装置
JP6947153B2 (ja) * 2018-12-20 2021-10-13 株式会社村田製作所 高周波モジュールおよび通信装置
CN110186017A (zh) * 2019-05-06 2019-08-30 江苏稳润光电科技有限公司 一种带连接端子的指示灯
US11348885B2 (en) * 2019-12-31 2022-05-31 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN115413401A (zh) * 2020-04-24 2022-11-29 株式会社村田制作所 高频模块以及通信装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3583862B2 (ja) 1996-05-13 2004-11-04 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP3704402B2 (ja) 1996-08-20 2005-10-12 富士通株式会社 フェースダウンボンディング半導体装置とその製造方法
JP2002313930A (ja) 2001-04-11 2002-10-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3792635B2 (ja) 2001-12-14 2006-07-05 富士通株式会社 電子装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744276B1 (ko) 2005-07-27 2007-07-30 세이코 엡슨 가부시키가이샤 반도체 장치 및 발진기
JP2007235034A (ja) * 2006-03-03 2007-09-13 Seiko Epson Corp 電子基板、半導体装置および電子機器
US7746232B2 (en) 2006-03-03 2010-06-29 Seiko Epson Corporation Electronic substrate, semiconductor device, and electronic device
JP4544181B2 (ja) * 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
US8610578B2 (en) 2006-03-03 2013-12-17 Seiko Epson Corporation Electronic substrate, semiconductor device, and electronic device
US9251942B2 (en) 2006-03-03 2016-02-02 Seiko Epson Corporation Electronic substrate, semiconductor device, and electronic device
TWI560842B (en) * 2011-01-31 2016-12-01 Toshiba Kk Semiconductor device
JP2013080764A (ja) * 2011-10-03 2013-05-02 Murata Mfg Co Ltd 回路モジュール
JP2013110151A (ja) * 2011-11-17 2013-06-06 Elpida Memory Inc 半導体チップ及び半導体装置
JP2017038085A (ja) * 2016-11-08 2017-02-16 株式会社村田製作所 回路モジュール
JP2020088468A (ja) * 2018-11-19 2020-06-04 富士通株式会社 増幅器及び増幅装置

Also Published As

Publication number Publication date
CN1638102A (zh) 2005-07-13
TWI268583B (en) 2006-12-11
JP3973624B2 (ja) 2007-09-12
KR20050065270A (ko) 2005-06-29
KR100634947B1 (ko) 2006-10-17
TW200522288A (en) 2005-07-01
CN100345285C (zh) 2007-10-24
US6998710B2 (en) 2006-02-14
US20050139981A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
JP3973624B2 (ja) 高周波デバイス
KR101314028B1 (ko) 비반도체 기판 내에 적어도 부분적으로 배치된 하이 ｑ 변압기
JP5763704B2 (ja) 半導体集積回路
US8299572B2 (en) Semiconductor die with backside passive device integration
US8432039B2 (en) Integrated circuit device and electronic instrument
US7733661B2 (en) Chip carrier and fabrication method
US9230946B2 (en) Semiconductor integrated circuit device
WO2003094232A1 (en) Semiconductor device and electronic device
JP2790033B2 (ja) 半導体装置
CN1738046A (zh) 具备电感器的半导体装置
KR102302911B1 (ko) 전력 증폭 모듈
JP6337473B2 (ja) 集積回路及び送受信装置
US20220278703A1 (en) Radio frequency module and communication device
CN101789421B (zh) 一种半导体器件
JP2012015909A (ja) 半導体実装装置
US7382198B2 (en) Differential amplifier circuitry formed on semiconductor substrate with rewiring technique
JP5412372B2 (ja) 半導体実装装置
JP2011171415A (ja) 半導体集積回路
WO1999054935A1 (fr) Dispositif portable de telecommunications
US20080099930A1 (en) Semiconductor device
JP2008263077A (ja) 半導体装置および電子装置
JP2010245819A (ja) 増幅回路
WO2004112136A1 (en) Electronic device
JP4828644B2 (ja) 半導体集積回路装置
JP4711442B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070612

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees