[go: up one dir, main page]

JP2005175368A - Plasma processing equipment - Google Patents

Plasma processing equipment Download PDF

Info

Publication number
JP2005175368A
JP2005175368A JP2003416433A JP2003416433A JP2005175368A JP 2005175368 A JP2005175368 A JP 2005175368A JP 2003416433 A JP2003416433 A JP 2003416433A JP 2003416433 A JP2003416433 A JP 2003416433A JP 2005175368 A JP2005175368 A JP 2005175368A
Authority
JP
Japan
Prior art keywords
plasma
airtight container
ring
wall surface
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003416433A
Other languages
Japanese (ja)
Inventor
Hide Doi
秀 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003416433A priority Critical patent/JP2005175368A/en
Publication of JP2005175368A publication Critical patent/JP2005175368A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 プラズマ処理中において、クランプリング、シールドリング及び均一化リングの局所への放電の集中を抑制して、パーティクルの発生を低減したプラズマ処理装置を提供する。
【解決手段】 クランプリング53のウェハ被覆部53aは、略上方に面した上面53b、ウェハ被覆部53aの最内周を構成する第1の内壁面53c、半導体ウェハWに対向する第1の下面53d、段差を構成する第2の内壁面53e及び半導体ウェハWに当接する第2の下面53fで構成されている。ここで、ウェハ被覆部53aの最内周を構成する第1の内壁面53cと、その上方で隣接する上面53bとで形成される稜53g、及び第1の内壁面53cと、その下方で隣接する第1の下面53dとで形成される稜53hには、いずれも機械研削によってR0.2mmのR面取りが施されている。
【選択図】 図2


PROBLEM TO BE SOLVED: To provide a plasma processing apparatus in which generation of particles is reduced by suppressing concentration of discharge in a local area of a clamp ring, a shield ring and a uniform ring during plasma processing.
A wafer covering portion 53a of a clamp ring 53 has an upper surface 53b facing substantially upward, a first inner wall surface 53c constituting the innermost periphery of the wafer covering portion 53a, and a first lower surface facing a semiconductor wafer W. 53d, the second inner wall surface 53e constituting the step and the second lower surface 53f in contact with the semiconductor wafer W. Here, a ridge 53g formed by the first inner wall surface 53c constituting the innermost periphery of the wafer covering portion 53a and the upper surface 53b adjacent above the first inner wall surface 53c, and the first inner wall surface 53c, adjacent below the first inner wall surface 53c. The ridges 53h formed by the first lower surface 53d are subjected to R chamfering of R0.2 mm by mechanical grinding.
[Selection] Figure 2


Description

本発明は、気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置に関する。   The present invention relates to a plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container.

プラズマ処理装置、例えば半導体の製造に用いられるプラズマエッチング装置においては、気密容器内に載置された被処理体としての半導体ウェハが、プラズマにさらされてドライエッチングが行われる。半導体ウェハは載置台としての下部電極上に載置されており、エッチングガスを注入した状態で、下部電極に対向して配置された上部電極との間に高周波電力等を印加することによりプラズマを発生させて、半導体ウェハ表面のエッチング処理が行われる。   In a plasma processing apparatus, for example, a plasma etching apparatus used for manufacturing a semiconductor, a semiconductor wafer as an object to be processed placed in an airtight container is exposed to plasma for dry etching. The semiconductor wafer is mounted on a lower electrode as a mounting table, and plasma is generated by applying high-frequency power or the like between the upper electrode disposed opposite to the lower electrode while injecting an etching gas. The semiconductor wafer surface is etched by being generated.

ここで、半導体ウェハは、クランプリングによって下部電極上に機械的に固定される。また、上部電極には、半導体ウェハとほぼ同じ大きさにプラズマが発生するように、シールドリングが取り付けられ、上部電極の外周縁部を被覆している。さらに、半導体ウェハの外側には、エッチング処理を均一に行うための均一化リングが設けられる場合がある。なお、これら、クランプリング、シールドリング及び均一化リングは、絶縁性とプラズマに対する耐久性とが良好なアルミナセラミックス等で形成される(例えば特許文献1、2)。   Here, the semiconductor wafer is mechanically fixed on the lower electrode by a clamp ring. In addition, a shield ring is attached to the upper electrode so as to generate plasma in approximately the same size as the semiconductor wafer, and covers the outer peripheral edge of the upper electrode. Further, a uniformizing ring for performing the etching process uniformly may be provided outside the semiconductor wafer. Note that these clamp ring, shield ring, and uniform ring are formed of alumina ceramics or the like having good insulation and durability against plasma (for example, Patent Documents 1 and 2).

特開平10−92796号公報JP-A-10-92796 特開2002−43287号公報JP 2002-43287 A

しかしながら、クランプリング等の材料に、プラズマに対する耐久性が優れたアルミナセラミックスを用いたとしても完全にプラズマによるダメージを防ぐことは困難であり、その形状によっては、処理中に放電が集中して浸食され、パーティクルとなって半導体ウェハの表面に飛散し、製造歩留りを低下させてしまうという問題を有している。   However, even if alumina ceramics with excellent plasma durability are used for materials such as clamp rings, it is difficult to completely prevent damage due to plasma. Depending on the shape, discharge concentrates during the process and erodes. As a result, the particles are scattered on the surface of the semiconductor wafer and the manufacturing yield is lowered.

本発明は上記問題を鑑みてなされたものであり、その目的は、プラズマ処理中において、クランプリング、シールドリング及び均一化リングの局所への放電の集中を抑制して、パーティクルの発生を低減したプラズマ処理装置を提供することにある。   The present invention has been made in view of the above problems, and its purpose is to reduce the generation of particles by suppressing the concentration of discharge in the local area of the clamp ring, shield ring, and uniformizing ring during plasma processing. It is to provide a plasma processing apparatus.

本発明のプラズマ処理装置は、気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、前記気密容器内に被処理体を載置するための載置台と、前記載置台上に載置された前記被処理体の周縁部を被覆して、前記載置台上に前記被処理体を保持するクランプリングとを備え、前記クランプリングの被処理体被覆部において、その最内周を構成する内壁面と、前記内壁面に上下に隣接する面とで形成される稜は、いずれも凸曲面で面取りがなされていることを特徴とする。   The plasma processing apparatus of the present invention is a plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container. A mounting table for mounting the body, and a clamp ring that covers the periphery of the object to be processed placed on the mounting table and holds the object to be processed on the mounting table, In the workpiece covering portion of the clamp ring, the ridge formed by the inner wall surface constituting the innermost periphery and the surface vertically adjacent to the inner wall surface is both chamfered with a convex curved surface. It is characterized by.

本発明のプラズマ処理装置は、気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、前記気密容器内に被処理体を載置するための載置台と、前記載置台上に載置された前記被処理体の周縁部を被覆して、前記載置台上に前記被処理体を保持するクランプリングとを備え、前記クランプリングの被処理体被覆部において、その最内周を構成する稜は、凸曲面で面取りがなされていることを特徴とする。   The plasma processing apparatus of the present invention is a plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container. A mounting table for mounting the body, and a clamp ring that covers the periphery of the object to be processed placed on the mounting table and holds the object to be processed on the mounting table, In the workpiece covering portion of the clamp ring, the ridge constituting the innermost circumference is chamfered with a convex curved surface.

本発明のプラズマ処理装置は、気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、前記気密容器内に被処理体を載置するための載置台と、前記載置台に対向して備えられる上部電極と、前記上部電極の周縁部を被覆して、プラズマの発生範囲を規制するシールドリングとを備え、前記シールドリングの上部電極被覆部において、その最内周を構成する内壁面と、前記内壁面に上下に隣接する面とで形成される稜は、いずれも凸曲面で面取りがなされていることを特徴とする。   The plasma processing apparatus of the present invention is a plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container. A mounting table for mounting a body; an upper electrode provided facing the mounting table; and a shield ring that covers a peripheral portion of the upper electrode and regulates a plasma generation range; In the upper electrode covering portion of the ring, the ridge formed by the inner wall surface constituting the innermost periphery and the surface vertically adjacent to the inner wall surface is chamfered with a convex curved surface. To do.

本発明のプラズマ処理装置は、気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、前記気密容器内に被処理体を載置するための載置台と、前記載置台に対向して備えられる上部電極と、前記上部電極の周縁部を被覆して、プラズマの発生範囲を規制するシールドリングとを備え、前記シールドリングの上部電極被覆部において、その最内周を構成する稜は、凸曲面で面取りがなされていることを特徴とする。   The plasma processing apparatus of the present invention is a plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container. A mounting table for mounting a body; an upper electrode provided facing the mounting table; and a shield ring that covers a peripheral portion of the upper electrode and regulates a plasma generation range; In the upper electrode covering portion of the ring, the ridge constituting the innermost circumference is chamfered with a convex curved surface.

本発明のプラズマ処理装置は、気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、均一なプラズマ処理を行うために前記被処理体の周囲に配置される均一化リングを備え、前記均一化リングの上面と内壁面とで形成される稜は、凸曲面で面取りがなされていることを特徴とする。   The plasma processing apparatus of the present invention is a plasma processing apparatus that generates a plasma in an airtight container and performs a predetermined process on an object to be processed placed in the airtight container. The rim formed by the upper surface and the inner wall surface of the homogenizing ring is chamfered with a convex curved surface.

このプラズマ処理装置において、前記凸曲面の曲率半径は、0.15mm以上であることが望ましい。   In this plasma processing apparatus, it is desirable that a radius of curvature of the convex curved surface is 0.15 mm or more.

高密度なプラズマにさらされるクランプリングやシールドリング、均一化リングの表面に角部があると、曲面部に比べて機械的に弱いだけでなく、角部には電荷が集中しやすいため、活性種を引き付けやすく、その結果、角部は、他の部位に比べて活性種の衝突によるダメージを受けやすい。   If there are corners on the surface of the clamp ring, shield ring, or uniform ring exposed to high-density plasma, it is not only mechanically weaker than the curved part, but also the charge tends to concentrate on the corners. It is easy to attract seeds, and as a result, the corners are more susceptible to damage caused by collision of active species than other parts.

しかし、本発明によれば、高密度なプラズマにさらされるクランプリングやシールドリング、均一化リングの内周周辺の表面に角部がないため、電荷の集中を抑制することが可能となり、プラズマによるダメージを抑制することが可能となる。この結果、パーティクルの発生を低減することが可能となる。   However, according to the present invention, since there are no corners on the surface around the inner periphery of the clamp ring, shield ring, or uniformizing ring that are exposed to high-density plasma, it is possible to suppress the concentration of charges. Damage can be suppressed. As a result, the generation of particles can be reduced.

以下、本発明の実施形態を図面に基づいて説明する。なお、以下に示す実施形態は、特許請求の範囲に記載された発明の内容を何ら限定するものではない。また、以下に示す構成のすべてが、特許請求の範囲に記載された発明の解決手段として必須であるとは限らない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the embodiment shown below does not limit the content of the invention described in the claim at all. Further, all of the configurations shown below are not necessarily essential as means for solving the invention described in the claims.

(第1実施形態)
本発明の第1実施形態に係るプラズマ処理装置を、図1を用いて説明する。図1は、本実施形態におけるプラズマ処理装置としてのプラズマエッチング装置の全体構成を示す模式的な断面図である。ここで、プラズマエッチング装置10は、被処理体としての半導体ウェハをエッチング処理するものである。
(First embodiment)
A plasma processing apparatus according to a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic cross-sectional view showing the overall configuration of a plasma etching apparatus as a plasma processing apparatus in the present embodiment. Here, the plasma etching apparatus 10 performs an etching process on a semiconductor wafer as an object to be processed.

図1に示すように、プラズマエッチング装置10は、例えば表面がアルマイト処理されたアルミニウム等で形成された円筒形状の気密容器20を有している。気密容器20の側面には、半導体ウェハWの搬入や搬出を行う開口部21が備えられ、ゲートバルブ21aによって開閉可能になっている。さらに、気密容器20の他の側面には、排気管22が備えられ、図示しない真空ポンプで所望の真空状態、例えば数Pa〜数十Pa程度とすることが可能となっている。   As shown in FIG. 1, the plasma etching apparatus 10 includes a cylindrical airtight container 20 formed of, for example, aluminum whose surface is anodized. An opening 21 for carrying in and out the semiconductor wafer W is provided on the side surface of the airtight container 20, and can be opened and closed by a gate valve 21a. Further, an exhaust pipe 22 is provided on the other side surface of the airtight container 20, and a desired vacuum state, for example, about several Pa to several tens Pa can be achieved by a vacuum pump (not shown).

気密容器20内の上部には、中空の円盤形状で、例えば表面がアルマイト処理されたアルミニウム等で形成された上部電極30が備えられている。上部電極30は、その中空部に、図示しないガス供給源からのエッチングガスを導入するガス供給管31に接続されている。また、上部電極30の下側表面には多数の小孔32が設けられ、この小孔32から気密容器20内にエッチングガスが流出可能となっている。また、上部電極30は、例えば電力が500〜1500W程度で300kHz〜13MHz程度の高周波電源40に接続されている。上部電極30の下側周辺には、半導体ウェハWとほぼ同じ大きさの領域にプラズマが発生するように、アルミナセラミック等の絶縁性とプラズマに対する耐久性に優れた材料からなるシールドリング33が設けられており、上部電極30の下面の外周縁部を被覆している。なお、上部電極30は、カーボンまたはシリコンで形成されていてもよい。   In the upper part of the airtight container 20, there is provided an upper electrode 30 which is formed in a hollow disk shape, for example, aluminum whose surface is anodized. The upper electrode 30 is connected to a gas supply pipe 31 for introducing an etching gas from a gas supply source (not shown) into the hollow portion. In addition, a large number of small holes 32 are provided on the lower surface of the upper electrode 30, and the etching gas can flow into the hermetic container 20 from the small holes 32. Further, the upper electrode 30 is connected to a high frequency power source 40 having a power of about 500 to 1500 W and a frequency of about 300 kHz to 13 MHz, for example. A shield ring 33 made of a material excellent in insulation and plasma durability such as alumina ceramic is provided around the lower side of the upper electrode 30 so that plasma is generated in a region of approximately the same size as the semiconductor wafer W. The outer peripheral edge of the lower surface of the upper electrode 30 is covered. The upper electrode 30 may be formed of carbon or silicon.

気密容器20内の下部には、円板形状で、例えば表面がアルマイト処理されたアルミニウム等で形成され、接地された下部電極50が備えられている。下部電極50は、半導体ウェハWの載置台を兼ねており、図示しない昇降機構によって昇降軸51を昇降駆動することで、下部電極50及び下部電極50上に載置された半導体ウェハWを上昇及び下降することが可能になっている。   A lower electrode 50 is provided in the lower part of the hermetic container 20, which has a disk shape, and is formed of, for example, aluminum whose surface is anodized, and is grounded. The lower electrode 50 also serves as a mounting table for the semiconductor wafer W. The lower electrode 50 and the semiconductor wafer W placed on the lower electrode 50 are raised and lowered by driving the lifting shaft 51 up and down by a lifting mechanism (not shown). It is possible to descend.

下部電極50の裏面と気密容器20の底部とは、伸縮可能に備えられたベローズ52を介して気密に連結されており、下部電極50の昇降に影響を与えることなく、気密容器20内の気密性を確保している。   The back surface of the lower electrode 50 and the bottom of the hermetic container 20 are hermetically connected via a bellows 52 provided to be extendable and contracted, so that the airtightness in the hermetic container 20 is not affected without raising or lowering the lower electrode 50. The sex is secured.

下部電極50の上面には、アルミナセラミック等の絶縁性とプラズマに対する耐久性に優れた材料からなるクランプリング53が備えられており、その内周縁部で、下部電極50上の半導体ウェハW表面の外周縁部を押し付けて保持するようになっている。クランプリング53は、複数本のクランプシャフト54によって、気密容器20の天井部に固定されており、下部電極50の昇降により、半導体ウェハWの保持と開放を行うようになっている。   The upper surface of the lower electrode 50 is provided with a clamp ring 53 made of a material having excellent insulating properties and plasma durability such as alumina ceramic, and the inner peripheral edge of the surface of the semiconductor wafer W on the lower electrode 50 is provided. The outer peripheral edge is pressed and held. The clamp ring 53 is fixed to the ceiling portion of the airtight container 20 by a plurality of clamp shafts 54, and the semiconductor wafer W is held and released by raising and lowering the lower electrode 50.

次に、クランプリング53及びシールドリング33の詳細について、図2及び図3を用いて説明する。図2は、クランプリング53の要部の拡大断面図であり、図3は、シールドリング33の要部の拡大断面図である。   Next, details of the clamp ring 53 and the shield ring 33 will be described with reference to FIGS. FIG. 2 is an enlarged cross-sectional view of the main part of the clamp ring 53, and FIG. 3 is an enlarged cross-sectional view of the main part of the shield ring 33.

図2に示すように、クランプリング53の被処理体被覆部としてのウェハ被覆部53aは、クランプリング53の内周縁部で、半導体ウェハWを被覆している部位であり、略上方に面した上面53b、ウェハ被覆部53aの最内周を構成する第1の内壁面53c、半導体ウェハWに対向する第1の下面53d、段差を構成する第2の内壁面53e及び半導体ウェハWに当接する第2の下面53fで構成されている。ここで、ウェハ被覆部53aの最内周を構成する第1の内壁面53cと、その上方で隣接する上面53bとで形成される稜53g、及び第1の内壁面53cと、その下方で隣接する第1の下面53dとで形成される稜53hには、いずれも機械研削によってR0.2mmのR面取りが施されている。   As shown in FIG. 2, the wafer covering portion 53a as the workpiece covering portion of the clamp ring 53 is a portion covering the semiconductor wafer W at the inner peripheral edge of the clamp ring 53, and faces substantially upward. The upper surface 53b, the first inner wall surface 53c that constitutes the innermost circumference of the wafer covering portion 53a, the first lower surface 53d that faces the semiconductor wafer W, the second inner wall surface 53e that constitutes a step, and the semiconductor wafer W abut. It is composed of a second lower surface 53f. Here, a ridge 53g formed by the first inner wall surface 53c constituting the innermost periphery of the wafer covering portion 53a and the upper surface 53b adjacent above the first inner wall surface 53c, and the first inner wall surface 53c, adjacent below the first inner wall surface 53c. The ridges 53h formed by the first lower surface 53d are subjected to R chamfering of R0.2 mm by mechanical grinding.

一方、図3に示すように、シールドリング33の上部電極被覆部33aは、シールドリング33の内周縁部で、上部電極30を被覆している部位であり、略下方に面し、湾曲した下面33b及び上部電極30に当接する上面33cで構成されている。この上部電極被覆部33aの最内周を構成するのは、下面33bと上面33cとで形成される稜33dであり、この稜33dにも、機械研削によってR0.2mmのR面取りが施されている。   On the other hand, as shown in FIG. 3, the upper electrode covering portion 33 a of the shield ring 33 is a portion covering the upper electrode 30 at the inner peripheral edge of the shield ring 33, facing substantially downward, and a curved lower surface. 33b and an upper surface 33c that contacts the upper electrode 30. The innermost circumference of the upper electrode covering portion 33a is constituted by a ridge 33d formed by the lower surface 33b and the upper surface 33c. The ridge 33d is also subjected to R 0.2 mm chamfering by mechanical grinding. Yes.

次に、本実施形態のプラズマ処理装置としてのプラズマエッチング装置10の動作について、再度図1を用いて説明する。   Next, the operation of the plasma etching apparatus 10 as the plasma processing apparatus of this embodiment will be described with reference to FIG. 1 again.

まず、下部電極50を二点鎖線で示す位置に下降させた状態で、開口部21の外側から図示しない搬送機構によって、未処理の半導体ウェハWを気密容器20内に搬入し、下部電極50上に載置する。次に、気密容器20内を密閉した後に、昇降軸51を駆動して下部電極50を上昇させ、半導体ウェハWの外周縁部をクランプリング53に当接さて固定する。そして、気密容器20内は、排気管22の外側に備えられた図示しない真空ポンプで所定の真空度、例えば数Pa〜数十Pa程度まで真空引きされる。   First, in a state where the lower electrode 50 is lowered to a position indicated by a two-dot chain line, an unprocessed semiconductor wafer W is carried into the hermetic container 20 from the outside of the opening 21 by an unillustrated transfer mechanism, Placed on. Next, after the inside of the airtight container 20 is sealed, the elevating shaft 51 is driven to raise the lower electrode 50, and the outer peripheral edge of the semiconductor wafer W is brought into contact with and fixed to the clamp ring 53. The inside of the airtight container 20 is evacuated to a predetermined degree of vacuum, for example, about several Pa to several tens Pa by a vacuum pump (not shown) provided outside the exhaust pipe 22.

次に、図示しないガス供給源よりCHF3、CF4、Ar等のエッチングガスがガス供給管31を介して上部電極30に供給され、このエッチングガスは上部電極30下面の小孔32より気密容器20内部に流出する。同時に、高周波電源40により上部電極30へ高周波電圧が印加され、接地された下部電極50との間の空間にプラズマを発生させる。このプラズマで下部電極50上の半導体ウェハWがエッチング処理される。 Next, an etching gas such as CHF 3 , CF 4 , and Ar is supplied from a gas supply source (not shown) to the upper electrode 30 through the gas supply pipe 31, and the etching gas is sealed in an airtight container through a small hole 32 on the lower surface of the upper electrode 30. 20 flows out into the interior. At the same time, a high frequency voltage is applied to the upper electrode 30 by the high frequency power source 40 to generate plasma in the space between the grounded lower electrode 50. The semiconductor wafer W on the lower electrode 50 is etched by this plasma.

エッチングが完了すると前述とは逆の工程、すなわち、半導体ウェハWが載置された下部電極50を二点鎖線で示す位置に下降させ、図示しない搬送機構によって開口部21から処理された半導体ウェハWが取り出される。   When the etching is completed, the opposite process to that described above, that is, the lower electrode 50 on which the semiconductor wafer W is placed is lowered to a position indicated by a two-dot chain line, and the semiconductor wafer W processed from the opening 21 by a transfer mechanism (not shown). Is taken out.

上述したエッチング処理の間、半導体ウェハWとともに、クランプリング53及びシールドリング33も、プラズマにさらされることになる。しかし、本実施形態のクランプリング53及びシールドリング33は、特に高密度なプラズマにさらされる内周縁部にある稜にR面取り(凸曲面での面取り)を施しており、電荷が集中しやすい角部を有していないために、放電の集中を抑制して、パーティクルの発生を抑えることができる。   During the above-described etching process, the clamp ring 53 and the shield ring 33 as well as the semiconductor wafer W are exposed to the plasma. However, the clamp ring 53 and the shield ring 33 of the present embodiment have R chamfering (chamfering with a convex curved surface) on the ridge at the inner peripheral edge that is exposed to high-density plasma, and the angle at which charges are likely to concentrate. Since it does not have a part, concentration of discharge can be suppressed and generation of particles can be suppressed.

ここで、クランプリング53の内周縁部のR面取りの有無によるパーティクルの発生数量を実際に確認した結果を示す。   Here, the result of actually confirming the number of generated particles according to the presence or absence of R chamfering at the inner peripheral edge of the clamp ring 53 is shown.

RFパワーが700W、RF周波数が380kHz、圧力が200mTorr、エッチングガスがCHF3/CF4/Arで、その流量がそれぞれ20/25/200SCCMの条件で、60秒間の処理の後、半導体ウェハ上に飛散した粒径0.3mm以上のパーティクル数を確認した。 An RF power of 700 W, an RF frequency of 380 kHz, a pressure of 200 mTorr, an etching gas of CHF 3 / CF 4 / Ar, and a flow rate of 20/25/200 SCCM, respectively, after processing for 60 seconds, on a semiconductor wafer The number of scattered particles having a particle size of 0.3 mm or more was confirmed.

その結果、内周縁部にR面取りがなく角部を有するクランプリングを使用した場合には、97個のパーティクルが確認されたのに対して、内周縁部の稜にR0.2mmのR面取りを施したクランプリングを使用した場合のパーティクル数は、僅か8個であった。   As a result, when using a clamp ring with corners and no R chamfering on the inner peripheral edge, 97 particles were confirmed, whereas an R chamfering of R0.2 mm was made on the edge of the inner peripheral edge. When using the applied clamp ring, the number of particles was only 8.

以上説明したように、本実施形態のプラズマエッチング装置10によれば、以下の効果を得ることができる。   As described above, according to the plasma etching apparatus 10 of the present embodiment, the following effects can be obtained.

本実施形態によれば、シールドリング33の上部電極被覆部33a及びクランプリング53のウェハ被覆部53aの最内周を構成する部位の稜33d,53g,53hにR面取りが施されており、電荷が集中しやすい角部を有していないため、その部位が高密度のプラズマにさらされても放電の集中を抑制することが可能となる。その結果、シールドリング33及びクランプリング53がプラズマに浸食されて発生するパーティクルを低減することが可能となる。   According to the present embodiment, the chamfers 33d, 53g, 53h of the portions constituting the innermost periphery of the upper electrode covering portion 33a of the shield ring 33 and the wafer covering portion 53a of the clamp ring 53 are subjected to R chamfering. Therefore, even if the portion is exposed to high-density plasma, the concentration of discharge can be suppressed. As a result, it is possible to reduce particles generated when the shield ring 33 and the clamp ring 53 are eroded by plasma.

(第2実施形態)
本発明の第2実施形態に係るプラズマ処理装置を、図4を用いて説明する。図4は、本実施形態におけるプラズマ処理装置としてのプラズマエッチング装置の全体構成を示す模式的な断面図である。ここで、プラズマエッチング装置60は、第1実施形態と同様、被処理体としての半導体ウェハをエッチング処理するものであるが、本実施形態では、ECR(電子マグネトロン共鳴)放電により発生するECRプラズマによって処理を行うECRプラズマエッチング装置である。
(Second Embodiment)
A plasma processing apparatus according to a second embodiment of the present invention will be described with reference to FIG. FIG. 4 is a schematic cross-sectional view showing the overall configuration of a plasma etching apparatus as a plasma processing apparatus in the present embodiment. Here, as in the first embodiment, the plasma etching apparatus 60 performs etching processing on a semiconductor wafer as an object to be processed. In this embodiment, plasma etching apparatus 60 uses ECR plasma generated by ECR (electron magnetron resonance) discharge. It is an ECR plasma etching apparatus that performs processing.

図4に示すように、プラズマエッチング装置60の上部には、図示しないマグネトロンから発生するマイクロ波を導く導波管61が備えられ、導波管61の下方には、処理室62を封止するとともに、処理室62にマイクロ波を供給するための石英板63が備えられている。   As shown in FIG. 4, a waveguide 61 that guides microwaves generated from a magnetron (not shown) is provided above the plasma etching apparatus 60, and a processing chamber 62 is sealed below the waveguide 61. In addition, a quartz plate 63 for supplying microwaves to the processing chamber 62 is provided.

処理室62は、例えばアルミニウムからなる放電ブロック64で囲まれており、その内壁面は、例えば石英からなるブロックカバー65が備えられている。また、放電ブロック64は支持部66に支えられており、その下方に備えられた排気管67から、図示しない真空ポンプによって真空排気が行われ、処理室62を真空に維持することができる。つまり、本実施形態では、石英板63、放電ブロック64及び支持部66が気密容器として機能している。また、放電ブロック64の周囲には、処理室62に磁場を供給するためのソレノイドコイル68が配設され、さらに、放電ブロック64の側面には、放電ブロック64の内部を挿通して処理室62にエッチングガスを供給するためのガス供給管69が備えられている。   The processing chamber 62 is surrounded by a discharge block 64 made of, for example, aluminum, and an inner wall surface thereof is provided with a block cover 65 made of, for example, quartz. Further, the discharge block 64 is supported by a support portion 66, and the exhaust chamber 67 provided below the discharge block 64 is evacuated by a vacuum pump (not shown), so that the processing chamber 62 can be maintained in a vacuum. That is, in this embodiment, the quartz plate 63, the discharge block 64, and the support part 66 function as an airtight container. A solenoid coil 68 for supplying a magnetic field to the processing chamber 62 is disposed around the discharge block 64, and the processing block 62 is inserted into the side of the discharge block 64 through the inside of the discharge block 64. A gas supply pipe 69 for supplying an etching gas is provided.

処理室62の下側には、半導体ウェハWを載置する載置台70が備えられている。載置台70は、図示しない昇降機構によって上昇及び下降が可能になっており、さらに、載置台70には、高周波電源71が接続されている。載置台70に載置された半導体ウェハWは、クランプリング72によって保持されており、さらに、クランプリング72の上方には、半導体ウェハWを均一にエッチング処理するための均一化リング73が備えられている。ここで、クランプリング72と均一化リング73は、アルミナセラミック等の絶縁性とプラズマに対する耐久性に優れた材料からなっている。   A mounting table 70 on which the semiconductor wafer W is mounted is provided below the processing chamber 62. The mounting table 70 can be raised and lowered by a lifting mechanism (not shown), and a high-frequency power source 71 is connected to the mounting table 70. The semiconductor wafer W mounted on the mounting table 70 is held by a clamp ring 72, and a uniformizing ring 73 for uniformly etching the semiconductor wafer W is provided above the clamp ring 72. ing. Here, the clamp ring 72 and the equalizing ring 73 are made of a material excellent in insulation and plasma durability such as alumina ceramic.

次に、本実施形態におけるクランプリング72及び均一化リング73の詳細について、図5を用いて説明する。図5は、クランプリング72及び均一化リング73の要部の拡大断面図である。   Next, details of the clamp ring 72 and the equalizing ring 73 in the present embodiment will be described with reference to FIG. FIG. 5 is an enlarged cross-sectional view of the main parts of the clamp ring 72 and the equalizing ring 73.

図5に示すように、クランプリング72の被処理体被覆部としてのウェハ被覆部72aは、クランプリング72の内周縁部で、半導体ウェハWを被覆している部位であり、上方に面した上面72b、ウェハ被覆部72aの最内周を構成する内壁面72c、半導体ウェハWに対向する下面72dで構成されている。ここで、ウェハ被覆部72aの最内周を構成する内壁面72cと、その上方で隣接する上面72bとで形成される稜72e、及び内壁面72cと、その下方で隣接する下面72dとで形成される稜72fには、いずれも機械研削によってR0.2mmのR面取りが施されている。   As shown in FIG. 5, a wafer covering portion 72 a as a workpiece covering portion of the clamp ring 72 is a portion covering the semiconductor wafer W at the inner peripheral edge portion of the clamp ring 72, and an upper surface facing upward. 72b, an inner wall surface 72c constituting the innermost circumference of the wafer covering portion 72a, and a lower surface 72d facing the semiconductor wafer W. Here, a ridge 72e formed by an inner wall surface 72c constituting the innermost periphery of the wafer covering portion 72a and an upper surface 72b adjacent above the inner wall surface 72c, an inner wall surface 72c, and a lower surface 72d adjacent below the inner wall surface 72c. Each of the ridges 72f is subjected to R chamfering of R0.2 mm by mechanical grinding.

一方、均一化リング73は、上方に面した上面73a、内壁面73b、外壁面73c及びクランプリング72に当接する下面73dで構成されている。ここで、上面73aと内壁面73bとで形成される稜73e、及び上面73aと外壁面73cとで形成される稜73fには、いずれも機械研削によってR0.2mmのR面取りが施されている。   On the other hand, the equalizing ring 73 includes an upper surface 73 a facing upward, an inner wall surface 73 b, an outer wall surface 73 c, and a lower surface 73 d that contacts the clamp ring 72. Here, the ridge 73e formed by the upper surface 73a and the inner wall surface 73b and the ridge 73f formed by the upper surface 73a and the outer wall surface 73c are each subjected to R chamfering of R0.2 mm by mechanical grinding. .

本実施形態のプラズマエッチング装置60(図4参照)で処理をする際には、まず、載置台70が下降した状態で、図示しない搬送機構によって未処理の半導体ウェハWを載置台70上に載置する。次いで、ガス供給管69から処理室62にエッチングガスを導入しながら、排気管67から図示しない真空ポンプによって真空排気を行い、処理室62を所定の圧力に調節した後に、載置台70を上昇させて、半導体ウェハWをクランプリング72に当接させて保持させる。その後、図示しないマグネトロンからマイクロ波を発生させ、ソレノイドコイル68から磁場を発生させて、処理室62内に高密度のプラズマを発生させ、さらに、高周波電源71により載置台70に高周波を印加して、半導体ウェハWのエッチング処理を行う。   When processing is performed by the plasma etching apparatus 60 (see FIG. 4) of the present embodiment, first, an unprocessed semiconductor wafer W is mounted on the mounting table 70 by a transport mechanism (not shown) with the mounting table 70 lowered. Put. Next, while introducing an etching gas from the gas supply pipe 69 into the processing chamber 62, the exhaust pipe 67 is evacuated by a vacuum pump (not shown) to adjust the processing chamber 62 to a predetermined pressure, and then the mounting table 70 is raised. Then, the semiconductor wafer W is held in contact with the clamp ring 72. Thereafter, a microwave is generated from a magnetron (not shown), a magnetic field is generated from the solenoid coil 68 to generate a high density plasma in the processing chamber 62, and a high frequency power is applied to the mounting table 70 by a high frequency power source 71. Then, the semiconductor wafer W is etched.

以上説明したように、本実施形態のプラズマエッチング装置60によれば、均一化リング73の上面73aと、内壁面73b及び外壁面73cとで形成される稜73e,73fにもR面取りを施しているため、第1実施形態における効果と同様の効果を得ることができる。   As described above, according to the plasma etching apparatus 60 of the present embodiment, the edges 73e and 73f formed by the upper surface 73a of the uniformizing ring 73, the inner wall surface 73b, and the outer wall surface 73c are also rounded. Therefore, the same effect as that in the first embodiment can be obtained.

(変形例)
なお、本発明の実施形態は、以下のように変更してもよい。
(Modification)
In addition, you may change embodiment of this invention as follows.

・前記実施形態では、プラズマ処理装置の例として、2種のプラズマエッチング装置を示したが、プラズマエッチング装置の形態はこれらに限定されない。さらに、本発明は、プラズマCVD装置、スパッタリング装置、イオン注入装置等、エッチング装置以外のプラズマ処理装置にも適用することが可能である。   In the above embodiment, two types of plasma etching apparatuses are shown as examples of the plasma processing apparatus, but the form of the plasma etching apparatus is not limited to these. Furthermore, the present invention can also be applied to plasma processing apparatuses other than etching apparatuses, such as plasma CVD apparatuses, sputtering apparatuses, and ion implantation apparatuses.

・前記第1実施形態では、上部電極30に高周波電源40が接続され、下部電極50が接地された例を示したが、印加する電位を逆にして、上部電極30を接地し、下部電極50に高周波電源40を接続するようにしてもよい。或いは、両方の電極30,50に高周波電圧を印加するようにしてもよい。   In the first embodiment, the example in which the high-frequency power source 40 is connected to the upper electrode 30 and the lower electrode 50 is grounded is shown. However, the upper electrode 30 is grounded by reversing the applied potential, and the lower electrode 50 is grounded. The high frequency power supply 40 may be connected to the power supply. Alternatively, a high frequency voltage may be applied to both electrodes 30 and 50.

・前記第1実施形態では、クランプリング53のウェハ被覆部53aの内壁面53cがウェハ被覆部53aの最内周を構成し、シールドリング33の上部電極被覆部33aの下面33bと上面33cとの稜33dが、上部電極被覆部33aの最内周を構成しているが、各被覆部の最内周を構成する部位は、前記に限定されない。クランプリング53のウェハ被覆部53aの最内周を構成する部位は稜であって、これにR面取りが施されていてもよいし、シールドリング33の上部電極被覆部33aの最内周を構成する部位は内壁面であって、この内壁面と上下で隣接する面との稜にR面取りが施されていてもよい。   In the first embodiment, the inner wall surface 53c of the wafer covering portion 53a of the clamp ring 53 constitutes the innermost periphery of the wafer covering portion 53a, and the lower surface 33b and the upper surface 33c of the upper electrode covering portion 33a of the shield ring 33 The ridge 33d constitutes the innermost circumference of the upper electrode covering portion 33a, but the portion constituting the innermost circumference of each covering portion is not limited to the above. The portion of the clamp ring 53 that constitutes the innermost circumference of the wafer covering portion 53 a is a ridge, and this may be chamfered, or the innermost circumference of the upper electrode covering portion 33 a of the shield ring 33. The part to be performed is an inner wall surface, and R chamfering may be applied to a ridge between the inner wall surface and a vertically adjacent surface.

・前記第2実施形態では、クランプリング72と均一化リング73とは、別体で構成されているが、これらが一体化された構造(均一化リングを備えたクランプリング)であってもよい。   In the second embodiment, the clamp ring 72 and the uniformizing ring 73 are configured separately, but may be a structure in which they are integrated (a clamp ring having the uniformizing ring). .

・前記第2実施形態では、均一化リング73の上面73aと内壁面73bとで形成される稜73e、及び上面73aと外壁面73cとで形成される稜73fの両方にR面取りを施しているが、より高密度なプラズマにさらされるうえ、パーティクルが半導体ウェハWの表面に飛散しやすい内側の稜73eのみにR面取りを施すだけでも大きな効果を得ることができる。   In the second embodiment, R chamfering is applied to both the ridge 73e formed by the upper surface 73a and the inner wall surface 73b of the uniformizing ring 73 and the ridge 73f formed by the upper surface 73a and the outer wall surface 73c. However, it is possible to obtain a great effect by only exposing the inner ridge 73e only to the inner edge 73e where the particles are exposed to a higher density plasma and particles are likely to be scattered on the surface of the semiconductor wafer W.

なお、本明細書においては、半導体ウェハWの処理面が面する方向を上方としている。   In the present specification, the direction in which the processing surface of the semiconductor wafer W faces is upward.

第1実施形態に係るプラズマエッチング装置の全体構成を示す模式断面図。1 is a schematic cross-sectional view showing an overall configuration of a plasma etching apparatus according to a first embodiment. クランプリングの要部の拡大断面図。The expanded sectional view of the principal part of a clamp ring. シールドリングの要部の拡大断面図。The expanded sectional view of the principal part of a shield ring. 第2実施形態に係るプラズマエッチング装置の全体構成を示す模式断面図。The schematic cross section which shows the whole structure of the plasma etching apparatus which concerns on 2nd Embodiment. クランプリングと均一化リングの要部の拡大断面図。The expanded sectional view of the principal part of a clamp ring and a uniform ring.

符号の説明Explanation of symbols

10…プラズマ処理装置としてのプラズマエッチング装置、20…気密容器、21…開口部、21a…ゲートバルブ、22…排気管、30…上部電極、31…ガス供給管、32…小孔、33…シールドリング、33a…上部電極被覆部、33b…下面、33c…上面、33d…稜、40…高周波電源、50…載置台としての下部電極、51…昇降軸、52…ベローズ、53…クランプリング、53a…被処理体被覆部としてのウェハ被覆部、53b…上面、53c…第1の内壁面、53d…第1の下面、53e…第2の内壁面、53f…第2の下面、53g,53h…稜、54…クランプシャフト、60…プラズマ処理装置としてのプラズマエッチング装置、61…導波管、62…処理室、63…気密容器を構成する石英板、64…気密容器を構成する放電ブロック、65…ブロックカバー、66…気密容器を構成する支持部、67…排気管、68…ソレノイドコイル、69…ガス供給管、70…載置台、71…高周波電源、72…クランプリング、72a…被処理体被覆部としてのウェハ被覆部、72b…上面、72c…内壁面、72d…下面、72e,72f…稜、73…均一化リング、73a…上面、73b…内壁面、73c…外壁面、73d…下面、73e,73f…稜、W…被処理体としての半導体ウェハ。
DESCRIPTION OF SYMBOLS 10 ... Plasma etching apparatus as a plasma processing apparatus, 20 ... Airtight container, 21 ... Opening part, 21a ... Gate valve, 22 ... Exhaust pipe, 30 ... Upper electrode, 31 ... Gas supply pipe, 32 ... Small hole, 33 ... Shield Ring, 33a ... upper electrode covering portion, 33b ... lower surface, 33c ... upper surface, 33d ... ridge, 40 ... high frequency power supply, 50 ... lower electrode as mounting table, 51 ... lifting shaft, 52 ... bellows, 53 ... clamp ring, 53a ... Wafer covering portion as a processing target covering portion, 53b... Upper surface, 53c... First inner wall surface, 53d... First lower surface, 53e ... Second inner wall surface, 53f. Ridge 54 ... Clamp shaft 60 ... Plasma etching apparatus as plasma processing apparatus 61 ... Waveguide 62 ... Processing chamber 63 ... Quartz plate constituting hermetic container 64 ... Airtight container Constructing discharge block, 65 ... Block cover, 66 ... Supporting part constituting an airtight container, 67 ... Exhaust pipe, 68 ... Solenoid coil, 69 ... Gas supply pipe, 70 ... Mounting table, 71 ... High frequency power source, 72 ... Clamp ring 72a ... Wafer coating portion as an object covering portion, 72b ... upper surface, 72c ... inner wall surface, 72d ... lower surface, 72e, 72f ... ridge, 73 ... homogenization ring, 73a ... upper surface, 73b ... inner wall surface, 73c ... Outer wall surface, 73d ... lower surface, 73e, 73f ... ridge, W ... semiconductor wafer as object to be processed.

Claims (6)

気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、
前記気密容器内に被処理体を載置するための載置台と、
前記載置台上に載置された前記被処理体の周縁部を被覆して、前記載置台上に前記被処理体を保持するクランプリングとを備え、
前記クランプリングの被処理体被覆部において、その最内周を構成する内壁面と、前記内壁面に上下に隣接する面とで形成される稜は、いずれも凸曲面で面取りがなされていることを特徴とするプラズマ処理装置。
A plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container,
A mounting table for mounting the object to be processed in the airtight container;
A peripheral portion of the object to be processed placed on the mounting table, and a clamp ring for holding the object to be processed on the mounting table;
In the workpiece covering portion of the clamp ring, the ridge formed by the inner wall surface constituting the innermost periphery and the surface vertically adjacent to the inner wall surface is both chamfered with a convex curved surface. A plasma processing apparatus.
気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、
前記気密容器内に被処理体を載置するための載置台と、
前記載置台上に載置された前記被処理体の周縁部を被覆して、前記載置台上に前記被処理体を保持するクランプリングとを備え、
前記クランプリングの被処理体被覆部において、その最内周を構成する稜は、凸曲面で面取りがなされていることを特徴とするプラズマ処理装置。
A plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container,
A mounting table for mounting the object to be processed in the airtight container;
A peripheral portion of the object to be processed placed on the mounting table, and a clamp ring for holding the object to be processed on the mounting table;
The plasma processing apparatus characterized in that, in the workpiece covering portion of the clamp ring, the ridge constituting the innermost periphery thereof is chamfered with a convex curved surface.
気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、
前記気密容器内に被処理体を載置するための載置台と、
前記載置台に対向して備えられる上部電極と、
前記上部電極の周縁部を被覆して、プラズマの発生範囲を規制するシールドリングとを備え、
前記シールドリングの上部電極被覆部において、その最内周を構成する内壁面と、前記内壁面に上下に隣接する面とで形成される稜は、いずれも凸曲面で面取りがなされていることを特徴とするプラズマ処理装置。
A plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container,
A mounting table for mounting the object to be processed in the airtight container;
An upper electrode provided facing the mounting table;
A shield ring that covers the peripheral edge of the upper electrode and regulates the plasma generation range;
In the upper electrode covering portion of the shield ring, the ridge formed by the inner wall surface constituting the innermost periphery and the surface vertically adjacent to the inner wall surface is both chamfered with a convex curved surface. A plasma processing apparatus.
気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、
前記気密容器内に被処理体を載置するための載置台と、
前記載置台に対向して備えられる上部電極と、
前記上部電極の周縁部を被覆して、プラズマの発生範囲を規制するシールドリングとを備え、
前記シールドリングの上部電極被覆部において、その最内周を構成する稜は、凸曲面で面取りがなされていることを特徴とするプラズマ処理装置。
A plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container,
A mounting table for mounting the object to be processed in the airtight container;
An upper electrode provided facing the mounting table;
A shield ring that covers the periphery of the upper electrode and regulates the plasma generation range;
In the upper electrode covering portion of the shield ring, the ridge constituting the innermost circumference is chamfered with a convex curved surface.
気密容器内にプラズマを発生させて、前記気密容器内に載置された被処理体に所定の処理を施すプラズマ処理装置であって、
均一なプラズマ処理を行うために前記被処理体の周囲に配置される均一化リングを備え、
前記均一化リングの上面と内壁面とで形成される稜は、凸曲面で面取りがなされていることを特徴とするプラズマ処理装置。
A plasma processing apparatus for generating a plasma in an airtight container and performing a predetermined process on an object to be processed placed in the airtight container,
In order to perform a uniform plasma treatment, comprising a uniformizing ring disposed around the object to be processed,
The ridge formed by the upper surface and the inner wall surface of the homogenizing ring is chamfered with a convex curved surface.
請求項1〜5のいずれか1項に記載のプラズマ処理装置であって、前記凸曲面の曲率半径は、0.15mm以上であることを特徴とするプラズマ処理装置。

6. The plasma processing apparatus according to claim 1, wherein a radius of curvature of the convex curved surface is 0.15 mm or more.

JP2003416433A 2003-12-15 2003-12-15 Plasma processing equipment Withdrawn JP2005175368A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003416433A JP2005175368A (en) 2003-12-15 2003-12-15 Plasma processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003416433A JP2005175368A (en) 2003-12-15 2003-12-15 Plasma processing equipment

Publications (1)

Publication Number Publication Date
JP2005175368A true JP2005175368A (en) 2005-06-30

Family

ID=34735632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003416433A Withdrawn JP2005175368A (en) 2003-12-15 2003-12-15 Plasma processing equipment

Country Status (1)

Country Link
JP (1) JP2005175368A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021380A (en) * 2008-07-11 2010-01-28 Sumitomo Heavy Ind Ltd Plasma processing device and plasma processing method
WO2018062710A1 (en) * 2016-09-28 2018-04-05 주식회사 미코 Ground clamping unit and substrate support assembly comprising same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021380A (en) * 2008-07-11 2010-01-28 Sumitomo Heavy Ind Ltd Plasma processing device and plasma processing method
WO2018062710A1 (en) * 2016-09-28 2018-04-05 주식회사 미코 Ground clamping unit and substrate support assembly comprising same
CN109690729A (en) * 2016-09-28 2019-04-26 美科股份有限公司 It is grounded clamping device and the substrate support including it
JP2019525479A (en) * 2016-09-28 2019-09-05 ミコ リミテッドMico Ltd. Ground clamp unit and substrate support assembly including the same

Similar Documents

Publication Publication Date Title
US8864936B2 (en) Apparatus and method for processing substrate
CN112992639A (en) Substrate processing apparatus having electrostatic chuck and substrate processing method
JP4255747B2 (en) Plasma processing apparatus and plasma processing method
US8191505B2 (en) Process gas introducing mechanism and plasma processing device
JP5248524B2 (en) Bevel etcher with vacuum chuck
US6471822B1 (en) Magnetically enhanced inductively coupled plasma reactor with magnetically confined plasma
TWI576889B (en) Plasma processing device
JPH10321605A (en) Plasma treatment device
JP2001077088A (en) Plasma processing device
TW200919563A (en) Apparatus and method for processing a substrate edge region
JP4757856B2 (en) Plasma processing equipment
JP7101628B2 (en) Plasma processing equipment and electrode structure
TWI817229B (en) Lower electrode element, plasma processing device and method of replacing focus ring
JP4286576B2 (en) Plasma processing equipment
US20190043698A1 (en) Electrostatic shield for substrate support
KR102278074B1 (en) Apparatus and method for treating substrate
TW201624526A (en) Plasma processing device and plasma etching method
JP4107518B2 (en) Plasma processing equipment
JP2005175368A (en) Plasma processing equipment
KR102265339B1 (en) Substrate processing apparatus and substrate processing method
US9117633B2 (en) Plasma processing apparatus and processing gas supply structure thereof
JP4657521B2 (en) Plasma processing equipment
JP2021012960A (en) Plasma processing apparatus
JP2004158781A (en) Apparatus and method for treating gas
TWI841941B (en) Plasma generation unit, and apparatus for treating substrate with the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306