[go: up one dir, main page]

JP2005150637A - 処理方法及び装置 - Google Patents

処理方法及び装置 Download PDF

Info

Publication number
JP2005150637A
JP2005150637A JP2003389876A JP2003389876A JP2005150637A JP 2005150637 A JP2005150637 A JP 2005150637A JP 2003389876 A JP2003389876 A JP 2003389876A JP 2003389876 A JP2003389876 A JP 2003389876A JP 2005150637 A JP2005150637 A JP 2005150637A
Authority
JP
Japan
Prior art keywords
substrate
processed
plasma
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003389876A
Other languages
English (en)
Inventor
Yusuke Fukuchi
祐介 福地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003389876A priority Critical patent/JP2005150637A/ja
Priority to TW093102012A priority patent/TW200517524A/zh
Priority to US10/766,854 priority patent/US20050106896A1/en
Priority to KR1020040006417A priority patent/KR20050049294A/ko
Priority to CNA2004100085025A priority patent/CN1619781A/zh
Publication of JP2005150637A publication Critical patent/JP2005150637A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M17/00—Testing of vehicles
    • G01M17/007—Wheeled or endless-tracked vehicles
    • G01M17/02—Tyres
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/34—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in more than one step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B5/00—Measuring arrangements characterised by the use of mechanical techniques
    • G01B5/0025—Measuring of vehicle parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B5/00—Measuring arrangements characterised by the use of mechanical techniques
    • G01B5/08—Measuring arrangements characterised by the use of mechanical techniques for measuring diameters
    • G01B5/12—Measuring arrangements characterised by the use of mechanical techniques for measuring diameters internal diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 高温加熱によらない方法で、高い信頼性を有する絶縁膜を形成する処理方法及び装置を提供する提供する。
【解決手段】 被処理基体の表面に酸窒化処理により絶縁膜を形成する処理方法であって、前記被処理基体に窒素原子を含むプラズマを照射して前記被処理基体の表面を窒化するステップと、前記窒化された前記被処理基体の前記表面に酸素原子を含むプラズマを照射して酸化するステップとを有する方法を提供する。
【選択図】 図１

Description

本発明は、一般には、処理方法及び装置に係り、特に、プラズマ処理方法及び装置に関する。本発明は、例えば、半導体素子の絶縁膜の膜厚制御のためのプラズマ処理に好適である。
従来ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体素子の絶縁膜として用いられてきた二酸化シリコン膜は、高いバンドギャップエネルギーや優れた界面特性をもち、高い信頼性を必要とする半導体素子特性を支えてきた。しかしながら超ＬＳＩの高集積化が進む現在では、ＭＯＳトランジスタのゲート絶縁膜の膜厚は２ｎｍを切るまでに薄膜化が進んでいる。
このような薄膜領域においては従来利用されてきた二酸化シリコン膜では急激な絶縁耐圧の低下や、直接トンネル電流によるリーク電流が著しく増加する為、絶縁膜としての性能を維持することが困難となる。また従来の二酸化シリコン膜は１０００℃以上に加熱されたシリコン基板を酸素ガス、或いは水蒸気雰囲気下で酸化して形成されていたが、そのような高温処理は基板に対する熱負荷が高く、基板中にすでに形成された不純物の再拡散を引き起こし微細化の妨げとなっていた。
そこで、従来の二酸化シリコン膜を絶縁層として持つＭＯＳ型半導体素子同様の性能及び物理膜厚を維持しつつ、また実効的な膜厚を薄膜化する効果のある誘電率の高い材料（Ｈｉｇｈ−ｋ）を絶縁膜として使うことが検討されている。中でもシリコン窒化膜やシリコン酸窒化膜は従来の半導体素子を製造するプロセスとの親和性が高いうえに、Ｐ＋Ｐｏｌｙゲート電極に打ち込まれたボロンの基板への拡散を抑制するといった優れた特性をもつことから９０ｎｍノード以降のゲート絶縁膜材として有望視されている。
シリコン窒化膜、及びシリコン酸窒化膜の形成としては、アンモニア（ＮＨ３）及びモノシラン（ＳｉＨ４）を用いた、熱ＣＶＤ法やプラズマＣＶＤ法等によるシリコン基板上へシリコン窒化膜を堆積する方法や、窒素やＮＨ３等の窒素含有雰囲気中で急速に８００〜１２００℃まで加熱し窒化を行い形成する方法や、シリコン基板上に熱酸化法を用いてシリコン酸化膜形成し、そのシリコン酸化膜をＮ２、ＮＨ３等の窒素含有雰囲気中で加熱して窒化する方法が考えられている。熱窒化処理を行う例としては、例えば、特許文献１がある。
特開２００２−１９８５２２号公報
しかしながら、このような従来の方法で形成された窒化膜は、ＳｉＯ２膜に比べて膜中の固定電荷や、界面準位が多く存在しフラットバンド電圧シフトや電子移動度の低下等の問題が生ずる場合があることが指摘されている。また高温加熱して膜中に窒素を導入する場合、シリコン基板中に既に形成されている不純物が再拡散を起こす虞があり、浅い接合の形成を困難とし微細化の妨げともなる。
そこで、本発明は、高温加熱によらない方法で、高い信頼性を有する絶縁膜を形成する処理方法及び装置を提供することを例示的な目的とする。
本発明の一側面としての処理方法は、被処理基体の表面に酸窒化処理により絶縁膜を形成する処理方法であって、前記被処理基体に窒素原子を含むプラズマを照射して前記被処理基体の表面を窒化するステップと、前記窒化された前記被処理基体の前記表面に酸素原子を含むプラズマを照射して酸化するステップとを有する。
前記窒化ステップ及び前記酸化ステップは、前記被処理基体を支持台の上に載置して行い、当該支持台の温度は６００℃以下に維持されていることが好ましい。前記被処理基体はシリコンを含み、前記絶縁膜は、酸化膜換算膜厚（ＥＯＴ）が３．０ｎｍ以下となるように、前記窒化ステップ及び／又は酸化ステップの処理時間を制御することが好ましい。前記窒化ステップは、例えば、Ｎ２、ＮＨ３、Ｎ２Ｈ４のうち少なくとも一種類以上からなる気体、又はＨ２＋Ｎ２の混合気体、あるいは、それらをＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのうち少なくとも一種類以上の気体で希釈した混合気体を処理ガスとして使用する。前記酸化ステップは、例えば、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２又はそれらをＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２のうち少なくとも一種類以上の気体で希釈した混合気体を処理ガスとして使用する。
前記酸化ステップは、前記プラズマから前記被処理基体に入射するイオンエネルギーを５ｅＶ以下に設定することが好ましい。前記被処理基体はシリコンを含み、前記酸素ステップは、前記絶縁膜のシリコン及びシリコン酸窒化膜との界面近傍位置での窒素原子濃度が５％以下の濃度になるように酸素原子濃度を制御することが好ましい。前記窒化ステップは、前記絶縁膜中に含まれる前記窒素原子の含有量が面密度換算で３×１０１４ｃｍ−２以上１．５×１０１５ｃｍ−２以下になるように、処理時間を制御することが好ましい。
本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。
本発明によれば、高温加熱によらない方法で、高い信頼性を有する絶縁膜を形成する処理方法及び装置を提供する提供することができる。より具体的には、高い誘電率を備えつつ膜中の固定電荷、界面準位密度の低い高品質の絶縁膜を提供することができる。更に、絶縁膜中に導入された窒素原子により緻密で、ボロン等の不純物を基板側へ拡散するのを防ぐことができ、単体で絶縁膜として使用することも可能な他、他の高誘電率材の下地膜としても使用することが可能である。
以下、本発明の一実施例としてのプラズマ処理装置（以下、単に、「処理装置」という。）１００を添付図面を参照して詳細に説明する。ここで、図１は、処理装置１００の概略断面図である。処理装置１００は、同図に示すように、図示しないマイクロ波発生源又は高周波源に接続され、真空容器（又はプラズマ処理室）１０１、被処理基体１０２、支持体（又は載置台）１０３、温調部１０４、ガス導入部１０５、圧力調節機構１０６、誘電体窓又は高周波透過手段１０７、マイクロ波供給手段又は高周波電力供給手段１０８を有し、被処理基体１０２に対してプラズマ処理を施す。
マイクロ波発生源は、例えば、マグネトロンからなり、例えば、２．４５ＧＨｚのマイクロ波を発生する。但し、本発明は、０．８ＧＨｚ乃至２０ＧＨｚの範囲からマイクロ波周波数を適宜選択することができる。マイクロ波は、その後、図示しないモード変換器によりＴＭ、ＴＥモードなどに変換されて導波管を伝搬する。マイクロ波の導波経路には、アイソレーターやインピーダンス整合器などが設けられる。アイソレーターは、反射されたマイクロ波がマイクロ波発生源に戻ることを防止し、そのような反射波を吸収する。インピーダンス整合器は、マイクロ波発生源から負荷に供給される進行波と負荷により反射されてマイクロ波発生源に戻ろうとする反射波のそれぞれの強度と位相を検知するパワーメータを有し、マイクロ波発生源と負荷側とのマッチングをとる機能を果たすものであって、４Ｅチューナ、ＥＨチューナやスタブチューナ等から構成される。
プラズマ励起手段としては誘導結合型、容量結合型、表面波型、マグネトロン型、エレクトロンサイクロトロン共鳴型等のいずれのプラズマ源についても適用可能であり、また窒化処理と酸化処理はそれぞれ同じプラズマ源であっても、別のプラズマ源であってもよい。
プラズマ処理室１０１は、被処理基体１０２を収納して真空又は減圧環境下で被処理基体１０２にプラズマ処理を施す真空容器である。なお、図１においては、被処理基体１０２を図示しないロードロック室との間で受け渡すためのゲートバルブなどは省略されている。
被処理基体１０２は、支持体１０３に載置される。必要があれば、支持体１０３は高さ調節が可能に構成されてもよい。支持体１０３は、プラズマ処理室１０１に収納され、被処理基体１０２を支持する。
温調部１０４は、ヒータなどから構成され、例えば、６００℃以下、例えば、２００℃以上４００℃以下の処理に適した温度に制御される。温調部１０４は、例えば、支持体１０３の温度を測定する温度計と、温度計が測定した温度が所定の温度になるように、例えば、温調部としてのヒータ線への図示しない電源からの通電を制御する制御部とを有する。
６００℃以下としたのは、高温であると基板中に既に形成された不純物の拡散を促進して微細化を阻害するからである。図７に、シリコン結晶中のボロン（Ｂ）及びリン（Ｐ）の拡散係数温度依存性を示す。一般に、熱酸化は８００℃以上（通常１０００℃前後）で行われる。これに対して、本実施形態のように６００℃以下にすると、拡散係数が８００℃の場合と比較して一桁以上低下し、基板内の不純物がプラズマ処理中に拡散することを防止することができる。
ガス導入部１０５は、プラズマ処理室１０１の上部に設けられ、プラズマ処理用のガスをプラズマ処理室１０１に供給する。ガス導入部１０５は、ガス供給手段の一部であり、ガス供給手段は、ガス供給源と、バルブと、マスフローコントローラと、これらを接続するガス導入管を含み、マイクロ波により励起されて所定のプラズマを得るための処理ガスや放電ガスを供給する。プラズマの迅速な着火のために少なくとも着火時にＸｅやＡｒ、Ｈｅなどの希ガスを添加してもよい。希ガスは反応性がないので被処理基体１０２に悪影響せず、また、電離しやすいのでマイクロ波投入時のプラズマ着火速度を上昇することができる。もっとも後述するように、ガス導入部１０５を、例えば、処理ガスを導入する導入部と不活性ガスを導入する導入部に分けて、これらの導入部を別々の位置に配置してもよい。
本実施形態では、酸窒化処理を行うので、窒化処理用のガスと酸化処理用のガスとを使用する。被処理基体１０２を酸化表面処理する酸化性ガスとしては、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＮＯ、Ｎ２Ｏ、ＮＯ２などが挙げられ、被処理基体１０２を窒化表面処理する窒化性ガスとしては、Ｎ２、ＮＨ３、Ｎ２Ｈ４、ヘキサメチルジシラザン（ＨＭＤＳ）、Ｈ２＋Ｎ２の混合気体などが挙げられる。上述したように、かかる処理ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２のうち少なくとも一種類以上の気体で希釈した混合気体から構成されてもよい。
圧力調節機構１０６は、プラズマ処理室１０１の下部又は底部に設けられ、圧力調整弁１０６ａ、図示しない圧力計、真空ポンプ１０６ｂ及び図示しない制御部と共に圧力調節機構を構成する。図示しない制御部は、真空ポンプ１０６ｂを運転しながら、プラズマ処理室１０１の圧力を検出する圧力計が所定の値になるように、プラズマ処理室１０１の圧力を弁の開き具合で調整する圧力調整弁１０６ａ（例えば、ＶＡＴ製の圧力調整機能付きゲートバルブやＭＫＳ製排気スロットバルブ）を制御することによって調節する。この結果、圧力調節機構１０６を介して、プラズマ処理室１０１の内部圧力を処理に適した圧力に制御する。圧力は、好ましくは、１３ｍＰａ乃至１３３０Ｐａの範囲、より好ましくは、６６５ｍＰａから６６５Ｐａの範囲が適当である。真空ポンプ１０６ｂは、例えば、ターボ分子ポンプ（ＴＭＰ）により構成され、図示しないコンダクタンスバルブなどの圧力調整バルブを介してプラズマ処理室１０１に接続されている。
誘電体窓１０７は、マイクロ波発生源から供給されるマイクロ波をプラズマ処理室１０１に透過すると共にプラズマ処理室１０１の隔壁として機能する。
スロット付平板状マイクロ波供給手段１０８は、マイクロ波を誘電体窓１０７を介してプラズマ処理室１０１に導入する機能を有し、スロット付無終端環状導波管でも、同軸導入平板マルチスロットアンテナでも、マイクロ波を平板状に供給できるものであれば適用可能である。本発明のマイクロ波プラズマ処理装置１００に用いられる平板状マイクロ波供給手段１０８の材質は、導電体であれば使用可能であるが、マイクロ波の伝搬ロスをできるだけ抑えるため、導電率の高いＡｌ、Ｃｕ、 Ａｇ／ＣｕメッキしたＳＵＳなどが最適である。
例えば、スロット付平板状マイクロ波供給手段１０８がスロット付無終端環状導波管である場合、冷却水路とスロットアンテナが設けられている。スロットアンテナは誘電体窓１０７表面の真空側に干渉による表面定在波を形成する。スロットアンテナは、例えば、半径方向のスロット、円周方向に沿ったスロット、略Ｔ字形状の同心円状又は螺旋状に配置された多数のスロット、又は、Ｖの字形状の一対のスロットを４対有する金属製の円板である。なお、被処理基体１０２面内において、ばらつきのない均一な処理を全面に渡って行うためには、被処理基体１０２上において面内均一性の良好な活性種が供給されることが重要である。スロットアンテナは少なくとも一本以上のスロットを配置することで、大面積に渡ってプラズマを生成させることが可能となり、プラズマ強度・均一性の制御も容易になる。
以下、処理装置１００による酸窒化膜（絶縁膜）の形成動作を図９を参照してについて説明する。まず、まず公知のＲＣＡ及び、希フッ酸洗浄法により表面を清浄化した洗浄の終了した被処理基体１０２が支持台１０３に搭載される。次に、圧力調節機構１０６を介してプラズマ処理室１０１内を真空排気する。続いて、ガス供給手段の図示しないバルブが開口され、マスフローコントローラを介して処理ガスが所定の流量でガス導入部１０５からプラズマ処理室１０１に導入される。次に、圧力調整弁１０６ａを調整してプラズマ処理室１０１内を所定の圧力に保持する。また、マイクロ波発生源よりマイクロ波を、マイクロ波供給手段、誘電体窓１０７を介してプラズマ処理室１０１に供給し、プラズマ処理室１０１内でプラズマを発生させる。マイクロ波供給手段１０８内に導入されたマイクロ波は、自由空間よりも長い管内波長をもって伝搬し、スロットから誘電体窓１０７を介してプラズマ処理室１０１に導入され、誘電体窓１０７の表面を表面波として伝搬する。この表面波は、隣接するスロット間で干渉し、表面定在波を形成する。この表面定在波の電界により高密度プラズマを生成する。プラズマ生成域の電子密度が高いので処理ガスを効率良く解離できる。また、電界が誘電体近傍に局在するので、電子温度はプラズマ生成域から離れると急速に低下するため、デバイスへのダメージも抑制できる。プラズマ中の活性種は、被処理基体１０２近辺に拡散等で輸送され、被処理基体１０２の表面に到達する。
本実施形態では窒化処理（ステップ１１００）後にガス源を交換して酸化処理（ステップ１２００）を行い、同一の処理室１０１において窒化処理と酸化処理の両方を行う。かかる様子を図２を参照して説明する。ここで、図２は、絶縁膜の形成を説明するための概略断面図である。より具体的には、図２（ａ）は、洗浄終了後の被処理基体１０２の概略断面図である。図２（ｂ）は、窒化処理後の被処理基体１０２の概略断面図である。図２（ｃ）は、酸素処理後の被処理基体１０２の概略断面図である。
発生した窒素プラズマ２０５を被処理基体１０２に暴露することによって、図２（ｂ）に示すように、被処理基体１０２上にシリコン窒化膜２０１を形成する。所望の膜厚のシリコン窒化膜を形成後、放電及びプロセスガス供給を停止し、再度真空容器内を排気手段により十分排気する。排気後、ガス導入手段１０５により酸化プロセスガスを導入し、処理室１０１内を所定の圧力に制御する。続いて、マイクロ波供給手段１０８より誘電体窓１０７を介してマイクロ波を投入し、プラズマＰを生成する。ここで発生した酸素プラズマ２０６を被処理基体１０２に暴露することによって、図２（ｃ）に示すように、被処理基体１０２上にシリコン窒化膜をシリコン酸窒化膜（絶縁膜）２０２に改質する。２０４は空間固定電荷である。絶縁膜の膜厚は、好ましくは、酸化膜換算膜厚（Ｅｆｆｅｃｔｉｖｅ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ：ＥＯＴ）３．０ｎｍ以下であることが好ましい。
本実施形態において、被処理基体１０２上に形成されたシリコン窒化膜２０１は従来の手法により形成された窒化膜と同様に、シリコン基板１０２とシリコン窒化膜２０１との界面付近にはシリコンの結晶格子の歪みがもたらすシリコンと窒素の結合状態が不完全な領域が存在し、界面準位２０３として働く欠陥が存在しており、また絶縁膜中にはシリコン原子や窒素原子の結合が終端されずダングリングボンドとして存在し空間固定電荷として振舞う。しかしながらプラズマ窒化処理工程後に行われるプラズマ酸化処理工程において、反応性の高い酸素プラズマが界面近傍に存在する歪んだ原子配列を再構成し、シリコン基板界面を原子レベルで平坦化すると共にシリコン原子及び窒素原子間の結合歪みを緩和する。さらに膜中に存在するダングリングボンドを終端することで、界面準位や固定電荷の少ない高品質な絶縁膜を得ることが可能となる。
本実施形態では、シリコン窒化膜を形成する工程を行う処理室と、続いて酸化を行う処理室とを同一としたが、これらは別であってもよい。その場合ウェハーロードロックチャンバーを備えたクラスター形式の装置を用い窒化膜形成工程から酸化工程に至るまでの一連の処理を高真空下で行うことが望ましい。かかる例を図８に示す。図８は、処理システムの概略ブロック図である。処理システムは、プラズマ処理室３０１と、プラズマ処理室３０２と、基板ロード室３０３と、搬送室３０４と、搬送手段３０５とを有する。プラズマ処理室３０１及び３０２は、図１に示す処理装置１００を備え、基板ロード室３０３は、酸窒化処理後の被処理基体１０２を格納する。搬送室３０４は、被処理基体１０２を搬送可能な搬送手段（ロボット）を備えてこれを制御する図示しない制御部を有する。搬送手段３０５は、３６０度回転可能な基部と被処理基体１０２を保持及び搬送し、プラズマ処理室３０１及び３０２、並びに、基板ロード室３０３との間で被処理基体１０２を受け渡すことが可能な機構を有する。搬送室３０４と搬送手段３０５は、クラスターツールなど当業界で周知のいかなる技術をも適用することができるため、ここでは詳しい説明は省略する。
動作においては、搬送手段３０５は洗浄終了後の被処理基体１０２を基板ロード室３０３又はその他の格納部から受け取り、プラズマ処理室３０１に導入する。プラズマ処理室３０１は被処理基体１０２にプラズマ窒化処理を行う。プラズマ窒化処理後に搬送手段３０５は、被処理基体１０２をプラズマ処理室３０１から受け取り、プラズマ処理室３０２に導入する。プラズマ処理室３０２は被処理基体１０２にプラズマ酸化処理を行う。プラズマ酸化処理後に搬送手段３０５は、被処理基体１０２をプラズマ処理室３０２から受け取り、基板ロード室３０３に格納する。
本実施形態の絶縁膜は、高い誘電率を備えつつ膜中の固定電荷、界面準位密度の低い高品質の絶縁膜である。更に、絶縁膜中に導入された窒素原子により緻密で、ボロン等の不純物を基板側へ拡散するのを防ぐことができ、単体で絶縁膜として使用することも可能なほか、他の高誘電率材の下地膜としても使用することが可能である。
本実施形態は、窒素プラズマによるシリコン窒化膜形成後に、プラズマ酸化処理を行うことによって、シリコン基板とシリコン窒化膜界面付近及び膜中に活性な酸素原子を導入している。この結果、膜中に存在するシリコンや窒素原子の再配列が起こり界面に生じている歪みの緩和や、ダングリングボンドとの再結合によってシリコン窒化膜で問題となる界面準位や固定電荷などの種々の欠陥を低減することが可能となる。更に、窒化処理、酸化処理を共に６００℃以下の低温で処理可能なプラズマプロセスを用いるため、基板に対する熱負荷を低く抑えた絶縁膜の形成が可能となり、基板中に形成された不純物の再拡散を生じることが無く微細化に必要な浅い接合の形成の妨げとなることがない。このとき形成された絶縁膜の膜質は、シリコン基板上に初めに形成される窒化膜の処理条件及びシリコン窒化膜を酸化する時の処理条件により変更することが可能である。
シリコン窒化膜の膜厚及び膜中に導入される窒素原子の含有量は初めに形成されるシリコン窒化膜の膜厚とその後行われる酸化処理の処理時間等で制御できる他、膜中含まれる窒素原子の深さ方向の濃度分布も酸化処理を行う時間、温度、酸素イオンの入射エネルギーを変化させることで制御することが可能である。
酸素イオンの入射エネルギーの好ましい条件としては、高いエネルギーを持つ酸素イオンの絶縁膜への打ち込みに起因したダメージを避けるため、基板に導入される酸素イオンの入射エネルギーは５ｅＶ以下であることが望ましい。酸素イオンのエネルギー制御方法としては、シース電位をプラズマ励起手段、高周波電界の印加タイミングのパルス化、プロセス条件等により変化させる方法や、基板に対してバイアス電圧を印加可能な電源を用いる方法などのいずれの方法であってもよい。
絶縁膜中の窒素原子は、界面欠陥の少ない高誘電率の絶縁膜を得るために、シリコン／シリコン酸窒化膜との界面近傍位置での窒素原子濃度が５％以下の濃度になるように酸素原子濃度のプロファイルを形成することが望ましい。また、ボロンなどの不純物の拡散抑制効果を得つつ十分高い誘電率を得るため、絶縁膜中に含まれる窒素原子の含有量は面密度換算で３×１０１４ｃｍ−２以上１．５×１０１５ｃｍ−２以下であることが望ましい。
以上のようにして形成されたシリコン酸窒化膜は、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のゲート絶縁膜、或いはＭＩＳ構造メモリ素子のキャパシタ絶縁膜として単体で用いるのに好適であるのは無論のこと、ＨｆＯ２、ＺｒＯ２等の更に高い誘電率を持つｈｉｇｈ−ｋ膜の下地バリア層として用いるのにも好適である。Ｈｉｇｈ−ｋ材は、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ等を主成分とする金属酸化物あるいはそれらのシリケート膜、又はＹ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｈｏ、Ｙｂ等を主成分とする希土類酸化物のいずれについても適用可能である。
処理装置１００において、より低圧で処理するために、磁界発生手段を用いても良い。本発明のプラズマ処理装置及び処理方法において用いられる磁界としては、スロットの幅方向に発生する電界に垂直な磁界であれば適用可能である。磁界発生手段としては、コイル以外でも、永久磁石でも使用可能である。コイルを用いる場合には過熱防止のため水冷機構や空冷など他の冷却手段を用いてもよい。
以下、マイクロ波プラズマ処理装置１００の具体的な適用例を説明するが、本発明はこれらの例に限定されるものではない。
処理装置１００の一例として、図３に示すマイクロ波プラズマ処理装置１００Ａを使用し、半導体素子のゲート絶縁膜の形成を行った。処理装置１００Ａはマイクロ波による表面波干渉プラズマを励起可能であり窒化処理及び酸化処理を同一処理室内で連続的に行った。１０８Ａは、マイクロ波を誘電体窓１０７を介してプラズマ処理室１０１Ａに導入するためのスロット付無終端環状導波管である。なお、図２において、図１と同一部材は同一の参照符号を有し、対応する部材の変形例又は具体例には同一の参照符号にアルファベットを付している。
スロット付無終端環状導波管１０８Ａは、ＴＥ１０モードで、内壁断面の寸法が２７ｍｍ×９６ｍｍ（管内波長１５８．８ｍｍ）、導波管の中心径が１５１．６ｍｍ（一周長は管内波長の３倍）のものを用いた。スロット付無終端環状導波管１０８Ａの材質は、マイクロ波の伝搬損失を抑えるため、すべてアルミニウム合金を用いている。スロット付無終端環状導波管１０８ＡのＨ面には、マイクロ波をプラズマ処理室１０１Ａへ導入するためのスロットが形成されている。スロットは、長さ４０ｍｍ，幅４ｍｍの矩形で、中心直径が１５１．６ｍｍの位置に、放射状に６０°間隔で６本形成されている。スロット付無終端環状導波管１０８Ａには、４Ｅチューナ、方向性結合器、アイソレーター、２．４５ＧＨｚの周波数を持つマイクロ波電源（不図示）が順に接続されている。
被処理基体１０２としては８インチＰ型単結晶シリコン（面方位１００、抵抗率１０Ωｃｍ）を使用した。まず、被処理基体１０２をプラズマ処理室１０１へ搬送し、支持台１０３上に設置した。このとき被処理基体１０２をヒータ１０４により３００℃に加熱及び保持した。
次に、処理室１０１内にＮ２ガスを２００ｓｃｃｍの流量で導入し、圧力調整機構１０６に設けられた圧力調整弁１０６ａの開度を調整し、処理室１０１内の圧力を１３３Ｐａに保持した。その後、２．４５ＧＨｚ、１ｋＷのマイクロ波電力をマイクロ波供給手段１０８Ａ及び誘電体窓１０７を介して処理室１０１内に投入し、プラズマＰを発生させた。このとき発生した窒素プラズマを被処理基体１０２に６０秒間暴露し、シリコン窒化膜の形成を行った。このとき形成されたシリコン窒化膜の膜厚をエリプソメーターで測定した結果１．８ｎｍの膜厚であることが分かった。
次に、処理室１０１内を真空ポンプで１０−３Ｐａまで十分に真空引きを行った後、Ｏ２ガスを２００ｓｃｃｍの流量で導入し、圧力調整弁１０６ａの開度を調整し、処理室１０１内の圧力を４００Ｐａに保持した。その後２．４５ＧＨｚ、１ｋＷのマイクロ波電力をマイクロ波供給手段１０８及び誘電体窓１０７を介して処理室１０１内に投入しプラズマＰを発生させた。このとき発生した酸素プラズマをシリコン窒化膜上に３０秒間暴露し、シリコン酸窒化膜へと改質を行った。
以上のようにして形成されたシリコン酸窒化膜の膜厚をエリプソメーターで測定した結果２．３ｎｍの膜厚であることが分かった。また膜中の窒素濃度の深さ方向分布をＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い測定を行ったところ図４に示すような分布が得られ、膜中に導入された窒素の面密度は約１．３×１０１５ｃｍ−２と見積もられた。
次に、上記処理方法により作成されたシリコン酸窒化膜を用いてＭＯＳ構造をもつキャパシタを作成し、絶縁膜の電気特性評価を行った。その結果、Ｃ−Ｖ特性によるシリコン酸化膜換算膜厚（ＥＯＴ）の測定結果は２．０ｎｍと見積もられ酸化膜中への窒素の導入により誘電率が向上し薄膜化の効果が得られているのが確認された。
処理装置１００の一例として、図３に示す処理装置１００Ｂを使用し、半導体素子のゲート絶縁膜の形成を行った。処理装置１００Ｂは、ＲＦ方式によるプラズマを励起可能であり、印加電力をパルス化して投入可能な高周波電源１１０を用いた。この装置を用いて窒化、及び酸化処理を行った。本実施例のプラズマ処理は、図８に示すように、窒化処理と酸化処理を独立した処理室３０１及び３０２において行った。なお、図３において、図１と同一部材は同一の参照符号を有し、対応する部材の変形例又は具体例には同一の参照符号にアルファベットを付している。
被処理基体１０２としては８インチＰ型単結晶シリコン（面方位１００、抵抗率１０Ωｃｍ）を使用した。まず、被処理基体１０２をプラズマ処理室１０１へ搬送し、支持台１０３上に設置した。このとき被処理基体１０２をヒータ１０４により４００℃に加熱及び保持した。
処理室１０１内にＮ２ガスを２００ｓｃｃｍの流量でガス供給手段１０５Ｂより導入し、圧力調整機構１０６に設けられた圧力調整弁１０６ａの開度を調整し、処理室１０１内の圧力を６３．３Ｐａに保持した。その後、１３．５６ＧＨｚ、８００ＷのＲＦ電力を高周波供給手段１０８Ｂ及び高周波透過手段１０７Ａを介して処理室１０１内に投入し、プラズマＰを発生させた。このとき発生した窒素プラズマを被処理基体１０２に１２０秒間暴露し、シリコン窒化膜の形成を行った。このとき形成されたシリコン窒化膜の膜厚をエリプソメーターで測定した結果２．２ｎｍの膜厚であることが分かった。
次に、処理室１０１内を真空ポンプで１０−３Ｐａまで十分に真空引きを行った後、Ｏ２ガスを２００ｓｃｃｍの流量でガス導入手段１０５Ｂより導入し、圧力調整弁１０６ａの開度を調整し、処理室１０１内の圧力を２６６Ｐａに保持した。その後、１３．５６ＧＨｚ、８００ＷのＲＦ電力を高周波供給手段１０８Ｂ及び高周波透過手段１０７Ａを介して処理室１０１内に投入しプラズマＰを発生させた。このときＲＦ電力の印加電圧をデューティー比３０％のパルス波として入射し、プラズマ中の電子温度の低下を図った。その結果、基板に発生するシース電位が変化し、入射する酸素イオンの入射エネルギーはＲＦの連続放電が約６ｅＶであるのに対し、ＲＦをパルス化した場合約４ｅＶにまで低下することがプローブ測定の結果明らかとなった。このとき発生した酸素プラズマをシリコン窒化膜上に３０秒間暴露し、シリコン酸窒化膜へと改質を行った。
以上のようにして形成されたシリコン酸窒化膜の膜厚をエリプソメーターで測定した結果２．６ｎｍの膜厚であることが分かった。このとき酸素イオンの打ち込みによって絶縁膜中に生じたダメージを調べるためＳＣＡを用いて膜中に生じたチャージダメージ評価を行った。その結果、入射イオンエネルギーが高い条件の場合固定電荷密度が６．３×１０１１ｑｃｍ−２であるのに対し入射イオンエネルギーが低い条件の場合では固定電荷密度が３．７×１０１１ｑｃｍ−２と改善されていることが明らかとなった。
実施例３では窒化処理と酸化処理に対してそれぞれ別のプラズマ励起手段を用いた。まず窒化工程については処理装置１００Ａを用いて処理を行いシリコン窒化膜の作成を行った。
被処理基体１０２としては８インチＰ型単結晶シリコン（面方位１００、抵抗率１０Ωｃｍ）を使用した。まず、被処理基体１０２をプラズマ処理室１０１へ搬送し、支持台１０３上に設置した。このとき被処理基体１０２をヒータ１０４により４００℃に加熱及び保持した。
プラズマ装置室内にＮ２、Ｈｅの混合ガスをそれぞれ５０、４５０ｓｃｃｍの流量で導入し、圧力調整弁１０６ａの開度を調整し、処理室１０１内の圧力を２６．６Ｐａに保持した。その後、２．４５ＧＨｚ、１ｋＷのマイクロ波電力をマイクロ波供給手段１０８Ａ及び誘電体窓１０７を介して処理室１０１内に投入し、プラズマＰを発生させた。このとき発生した窒素プラズマを被処理基体１０２に２０秒間暴露し、シリコン窒化膜の形成を行った。このとき形成されたシリコン窒化膜の膜厚をエリプソメーターで測定した結果１．７ｎｍの膜厚であることが分かった。
次に、プラズマ酸化処理は、図６に示すようなＲＦマグネトロン励起プラズマ処理装置１００Ｃを用いた。シリコン窒化膜を酸化処理用の処理室３０２に搬送し、支持台１０１上に設置した。このとき窒化処理済の被処理基体１０２をヒータにより３００℃に加熱及び保持した。次に、Ｏ２、Ａｒ混合ガスをそれぞれ２０、１８０ｓｃｃｍの流量でガス導入手段１０５Ｂより導入し、圧力調整弁１０６ａの開度を調整し、処理室１０１内の圧力を４００Ｐａに保持した。その後、１３．５６ＭＨｚ、４５０ＷのＲＦ電力を電極に印加し、誘電体窓１０７Ｃを介してチャンバー内に投入しプラズマを発生させた。このとき発生した酸素プラズマをシリコン窒化膜上に４５秒間暴露し、シリコン酸窒化膜へと改質を行った。以上のようにして形成されたシリコン酸窒化膜の膜厚をエリプソメーターで測定した結果２．３ｎｍの膜厚であることが分かった。
以上のようにして形成された絶縁膜を用いてＭＯＳ構造を持つキャパシタを作成して電気特性の評価を行った。その結果固定電荷密度２．２×１０１１ｃｍ−２程度、界面準位密度は６．５×１０１１ｅＶ−１ｃｍ−２程度と良好な結果が得られた。
本実施例では、プラズマ装置１００Ａを使用しシリコン基板の窒化、酸化を行い、シリコン酸窒化膜を形成した後ハフニウム酸化物を形成して半導体素子のゲート絶縁膜の形成を行った。
被処理基体１０２としては８インチＰ型単結晶シリコン（面方位１００、抵抗率１０Ωｃｍ）を使用した。まず、被処理基体１０２をプラズマ処理室１０１へ搬送し、支持台１０３上に設置した。このとき被処理基体１０２をヒータ１０４により３００℃に加熱及び保持した。
プラズマ装置室内にＮ２ガスを５５０ｓｃｃｍの流量で導入し、圧力調整弁１０６ａの開度を調整し、処理室１０１内の圧力を１３３Ｐａに保持した。その後、２．４５ＧＨｚ、１ｋＷのマイクロ波電力をマイクロ波供給手段１０８Ａ及び誘電体窓１０７を介して処理室１０１内に投入し、プラズマＰを発生させた。このとき発生した窒素プラズマを被処理基体１０２に６０秒間暴露し、シリコン窒化膜の形成を行った。このとき形成されたシリコン窒化膜の膜厚をエリプソメーターで測定した結果１．７ｎｍの膜厚であることが分かった。
次に、処理室１０１内を真空ポンプで１０−３Ｐａまで十分に真空引きを行った後、Ｏ２、Ｈｅ混合ガスをそれぞれ２０、１８０ｓｃｃｍの流量で導入し、圧力調整弁１０６ａの開度を調整し、処理室１０１内の圧力を２６６Ｐａに保持した。その後、２．４５ＧＨｚ、１ｋＷのマイクロ波電力をマイクロ波供給手段１０８Ａ及び誘電体窓１０７を介して処理室１０１内に投入しプラズマＰを発生させた。このとき発生した酸素プラズマをシリコン窒化膜上に２０秒間暴露しシリコン酸窒化膜へと改質を行いシリコン酸窒化膜を形成した。
次に、被処理基体１０２に対してスパッタ法によりシリコン酸窒化膜上に膜厚２ｎｍのハフニウムを堆積させた後、ＲＴＯによる酸化を行い、酸化ハフニウム膜の形成を行った。
以上のようにして形成された絶縁膜を用いてＭＯＳ構造を持つキャパシタを作成して電気特性の評価を行った。その結果ＥＯＴ２．５、固定電荷密度２．８×１０１１ｃｍ−２、界面準位密度は６．９×１０１０ｅＶ−１ｃｍ−２程度と良好な結果が得られた。
以上説明したように本実施例によれば、半導体基板上にプラズマ窒化を行った後プラズマ酸化を行うことで、界面準位や固定電荷といった欠陥の少ない良質なシリコン酸窒化膜を低温で形成することができ、これらを用いることで高性能なＭＯＳデバイスを提供することができる。
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。
本発明の一実施例のマイクロ波プラズマ処理装置の概略断面図である。 図１に示すマイクロ波プラズマ処理装置を使用した絶縁膜の形成過程を説明する概略断面図である。 本発明の第１の実施例のプラズマ処理装置の概略断面図である。 図３に示すプラズマ処理装置を使用して作成された絶縁膜の窒素濃度プロファイルを説明するグラフである。 本発明の第２の実施例のプラズマ処理装置の概略断面図である。 本発明の第３の実施例のプラズマ処理装置の概略断面図である。 シリコン結晶中の不純物の拡散係数の温度依存性を示すグラフである。 図１に示すマイクロ波プラズマ処理装置を適用した処理システムの概略ブロック図である。 本実施形態のプラズマ処理を説明するためのフローチャートである。
符号の説明
１００、１００Ａ〜１００Ｃ 処理装置
１０１、１０１Ａ〜１０１Ｃ プラズマ処理室
１０２ 被処理基体
１０５、１０５Ａ、１０５Ｂ ガス導入部

Claims (8)

  1. 被処理基体の表面に酸窒化処理により絶縁膜を形成する処理方法であって、
    前記被処理基体に窒素原子を含むプラズマを照射して前記被処理基体の表面を窒化するステップと、
    前記窒化された前記被処理基体の前記表面に酸素原子を含むプラズマを照射して酸化するステップとを有する方法。
  2. 前記窒化ステップ及び前記酸化ステップは、前記被処理基体を支持台の上に載置して行い、当該支持台の温度は６００℃以下に維持されていることを特徴とする請求項１記載の方法。
  3. 前記被処理基体はシリコンを含み、前記絶縁膜は、酸化膜換算膜厚（ＥＯＴ）が３．０ｎｍ以下となるように、前記窒化ステップ及び／又は酸化ステップの処理時間を制御することを特徴とする請求項１又は２記載の方法。
  4. 前記窒化ステップは、Ｎ２、ＮＨ３、Ｎ２Ｈ４のうち少なくとも一種類以上からなる気体、又はＨ２＋Ｎ２の混合気体、あるいは、それらをＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのうち少なくとも一種類以上の気体で希釈した混合気体を処理ガスとして使用することを特徴とする請求項１乃至３のうちいずれか一項記載の方法。
  5. 前記酸化ステップは、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２又はそれらをＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｎ２のうち少なくとも一種類以上の気体で希釈した混合気体を処理ガスとして使用することを特徴とする請求項１乃至４のうちいずれか一項記載の方法。
  6. 前記酸化ステップは、前記プラズマから前記被処理基体に入射するイオンエネルギーを５ｅＶ以下に設定することを特徴とする請求項１乃至５のうちいずれか一項記載の方法。
  7. 前記被処理基体はシリコンを含み、前記酸素ステップは、前記絶縁膜のシリコン及びシリコン酸窒化膜との界面近傍位置での窒素原子濃度が５％以下の濃度になるように酸素原子濃度を制御することを特徴とする請求項１乃至６のうちいずれか一項記載の方法。
  8. 前記窒化ステップは、前記絶縁膜中に含まれる前記窒素原子の含有量が面密度換算で３×１０１４ｃｍ−２以上１．５×１０１５ｃｍ−２以下になるように、処理時間を制御することを特徴とする請求項１乃至７のうちいずれか一項記載の方法。
JP2003389876A 2003-11-19 2003-11-19 処理方法及び装置 Pending JP2005150637A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003389876A JP2005150637A (ja) 2003-11-19 2003-11-19 処理方法及び装置
TW093102012A TW200517524A (en) 2003-11-19 2004-01-29 Processing apparatus and method
US10/766,854 US20050106896A1 (en) 2003-11-19 2004-01-30 Processing apparatus and method
KR1020040006417A KR20050049294A (ko) 2003-11-19 2004-01-31 처리장치 및 방법
CNA2004100085025A CN1619781A (zh) 2003-11-19 2004-03-11 处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003389876A JP2005150637A (ja) 2003-11-19 2003-11-19 処理方法及び装置

Publications (1)

Publication Number Publication Date
JP2005150637A true JP2005150637A (ja) 2005-06-09

Family

ID=34567524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003389876A Pending JP2005150637A (ja) 2003-11-19 2003-11-19 処理方法及び装置

Country Status (5)

Country Link
US (1) US20050106896A1 (ja)
JP (1) JP2005150637A (ja)
KR (1) KR20050049294A (ja)
CN (1) CN1619781A (ja)
TW (1) TW200517524A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048941A (ja) * 2005-08-10 2007-02-22 Fujitsu Ltd 半導体装置の製造方法
JP2007165401A (ja) * 2005-12-09 2007-06-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
WO2008153013A1 (ja) * 2007-06-14 2008-12-18 Tokyo Electron Limited マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法、ならびにマイクロ波透過板
JP2008311460A (ja) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972663B2 (en) * 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
US7172792B2 (en) * 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US20080233764A1 (en) * 2004-04-09 2008-09-25 Tsuyoshi Takahashi Formation of Gate Insulation Film
JP2005317647A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 半導体装置及びその製造方法
JP4028538B2 (ja) * 2004-09-10 2007-12-26 株式会社東芝 半導体装置の製造方法およびその製造装置
KR100648632B1 (ko) * 2005-01-25 2006-11-23 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법
KR100942106B1 (ko) * 2005-06-08 2010-02-12 고쿠리츠다이가쿠호진 도호쿠다이가쿠 플라즈마 질화 처리 방법, 반도체 장치의 제조 방법 및플라즈마 처리 장치
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
US20070066021A1 (en) * 2005-09-16 2007-03-22 Texas Instruments Inc. Formation of gate dielectrics with uniform nitrogen distribution
KR100745370B1 (ko) * 2006-01-20 2007-08-02 삼성전자주식회사 반도체 디바이스의 절연막 제조방법
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
JP4966582B2 (ja) * 2006-05-02 2012-07-04 東京エレクトロン株式会社 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
KR100788369B1 (ko) * 2006-07-24 2008-01-02 동부일렉트로닉스 주식회사 피아이피 구조의 커패시터 및 그 제조 방법
KR100823715B1 (ko) * 2006-10-04 2008-04-21 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법
US7910497B2 (en) * 2007-07-30 2011-03-22 Applied Materials, Inc. Method of forming dielectric layers on a substrate and apparatus therefor
US20120276730A1 (en) * 2011-04-27 2012-11-01 Nanya Technology Corporation Methods for fabricating a gate dielectric layer and for fabricating a gate structure
US9177787B2 (en) 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
CN104810278A (zh) * 2014-01-29 2015-07-29 北大方正集团有限公司 牺牲氧化层的形成方法
JP6590420B2 (ja) * 2015-11-04 2019-10-16 国立研究開発法人産業技術総合研究所 窒素化合物の製造方法及び製造装置
CN106952810B (zh) * 2016-01-06 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
KR102125511B1 (ko) * 2016-08-19 2020-06-23 주식회사 원익아이피에스 비정질 실리콘막의 형성 방법
DE102022106661A1 (de) 2022-03-22 2023-09-28 Plasmanitriertechnik Dr. Böhm GmbH Verfahren und Vorrichtung zum Plasmanitrieren und anschließendem Oxidieren einer Oberfläche eines Bauteils

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
TWI243422B (en) * 2002-03-26 2005-11-11 Hitachi Int Electric Inc Semiconductor device producing method and semiconductor producing device
AU2003246154A1 (en) * 2002-08-30 2004-03-29 Fujitsu Amd Semiconductor Limited Semiconductor device and its manufacturing method
US6730566B2 (en) * 2002-10-04 2004-05-04 Texas Instruments Incorporated Method for non-thermally nitrided gate formation for high voltage devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048941A (ja) * 2005-08-10 2007-02-22 Fujitsu Ltd 半導体装置の製造方法
JP2007165401A (ja) * 2005-12-09 2007-06-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
WO2008153013A1 (ja) * 2007-06-14 2008-12-18 Tokyo Electron Limited マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法、ならびにマイクロ波透過板
JP2008311438A (ja) * 2007-06-14 2008-12-25 Tokyo Electron Ltd マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法、ならびにマイクロ波透過板
JP2008311460A (ja) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置

Also Published As

Publication number Publication date
TW200517524A (en) 2005-06-01
KR20050049294A (ko) 2005-05-25
US20050106896A1 (en) 2005-05-19
CN1619781A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
JP2005150637A (ja) 処理方法及び装置
KR100745495B1 (ko) 반도체 제조방법 및 반도체 제조장치
JP4255563B2 (ja) 半導体製造方法及び半導体製造装置
JP4926219B2 (ja) 電子デバイス材料の製造方法
US8021987B2 (en) Method of modifying insulating film
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP4280686B2 (ja) 処理方法
US20070218687A1 (en) Process for producing materials for electronic device
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
US7622402B2 (en) Method for forming underlying insulation film
JP2006135161A (ja) 絶縁膜の形成方法及び装置
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
WO2003056622A1 (en) Substrate treating method and production method for semiconductor device
KR100945770B1 (ko) 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체
KR20090089818A (ko) 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템
TW200301311A (en) Method for processing substrates
JP4850861B2 (ja) 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット
JP2011165743A (ja) 半導体装置の製造方法
KR20180043836A (ko) 게르마늄 함유 반도체 디바이스 및 그 형성 방법