[go: up one dir, main page]

JP2005142279A - Resistor element and temperature detecting circuit using it - Google Patents

Resistor element and temperature detecting circuit using it Download PDF

Info

Publication number
JP2005142279A
JP2005142279A JP2003375613A JP2003375613A JP2005142279A JP 2005142279 A JP2005142279 A JP 2005142279A JP 2003375613 A JP2003375613 A JP 2003375613A JP 2003375613 A JP2003375613 A JP 2003375613A JP 2005142279 A JP2005142279 A JP 2005142279A
Authority
JP
Japan
Prior art keywords
voltage
resistor
field effect
resistor element
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003375613A
Other languages
Japanese (ja)
Inventor
Yoshin Zen
容震 全
Hirobumi Watanabe
博文 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003375613A priority Critical patent/JP2005142279A/en
Publication of JP2005142279A publication Critical patent/JP2005142279A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resistor element capable of realizing a temperature detecting circuit that can output a voltage having highly linear temperature characteristics by amplifying the voltage. <P>SOLUTION: The resistor element 10 is constituted of a plurality of polysilicon resistors 12. The resistors 12 are provided on an oxidized film 24 (insulator) formed on a substrate 22 (a first resistor biasing conductor). Above the polysilicon resistors 12, on the other hand, a thin metallic plate 28 (second resistor biasing conductor) is disposed in parallel with the substrate 22 through an interlayer film 26 (insulator). Upon the substrate 22 and the thin metallic plate 28, independent voltages are respectively impressed. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、抵抗体素子に関するものであり、また、それを用いた高精度な温度検出を可能にする温度特性を有する電圧を出力する電圧温度検出回路に関する。   The present invention relates to a resistor element, and also relates to a voltage temperature detection circuit that outputs a voltage having a temperature characteristic that enables highly accurate temperature detection using the resistor element.

従来、温度検出回路として特許文献1に記載されたものがある(図1参照。)。この温度検出回路は、導電型の極性が異なるゲートを有する第1の電界効果トランジスタM1と第2の電界効果トランジスタM2とから構成される第1の電界効果トランジスタペアと、同極性の導電型で不純物濃度が異なるゲートを有する第3の電界効果トランジスタM3と第4の電界効果トランジスタM4から構成される第2の電界効果トランジスタペアそれぞれのゲート電極の仕事関数差を用いて基準電圧を得る基準電圧源回路から出力される電圧の温度特性を用いる。   Conventionally, there is a temperature detection circuit described in Patent Document 1 (see FIG. 1). This temperature detection circuit has a first field effect transistor pair composed of a first field effect transistor M1 and a second field effect transistor M2 having gates of different conductivity types, and the same polarity conductivity type. A reference voltage for obtaining a reference voltage by using a work function difference between the gate electrodes of each of the second field effect transistor pair composed of the third field effect transistor M3 and the fourth field effect transistor M4 having gates with different impurity concentrations. The temperature characteristic of the voltage output from the source circuit is used.

具体的に言うと、上記基準電圧源回路は、3つの回路ブロックから構成されており、図面左側の回路ブロックでは、ゲートとソースが結線されて高濃度のn型のゲートを有する第1の電界効果トランジスタM1と、高濃度のp型のゲートを有する第2の電界トランジスタM2(図中、○で囲われている)とが、電源VccとグラウンドGNDの間で直列に接続されている。次に、図面中央の回路ブロックでは、電源VccからグラウンドGNDに向って順に、ゲートとソースが結線された第5の電界効果トランジスタM5、抵抗R1、R2が直列に接続されている。図面右側の回路では、高濃度のn型のゲートを有する第3のトランジスタM3と、ゲートとソースが結線されて低濃度のn型のゲートを有する第4の電界効果トランジスタM4(図中、△で囲われている)とが、電源VccとグラウンドGNDの間で直列に接続されている。これらの構成において、第1の電界効果トランジスタM1と第5の電界効果トランジスタM5のそれぞれのゲートは接続され、第2の電界効果トランジスタM2のゲートは第5の電界効果トランジスタM5と抵抗R1の間のノードに接続され、第3の電界効果トランジスタM3のゲートは抵抗R1とR2の間のノードに接続されている。また、すべての電界効果トランジスタは、同極性のチャネル型であり、特に、電界効果トランジスタM1のチャネルとM2のチャネルは同一であり(チャネル比が等しく)、また、電界効果トランジスタM3のチャネルとM4のチャネルは同一である(チャネル比が等しい)。さらに、すべての電界効果トランジスタは、独立したウェルに設けられ、基板とソースの電位が等しくされている。   More specifically, the reference voltage source circuit is composed of three circuit blocks. In the circuit block on the left side of the drawing, the first electric field having a high-concentration n-type gate by connecting the gate and the source. An effect transistor M1 and a second field transistor M2 (encircled in the figure) having a high-concentration p-type gate are connected in series between the power supply Vcc and the ground GND. Next, in the circuit block in the center of the drawing, a fifth field effect transistor M5 having a gate and a source connected, and resistors R1 and R2 are connected in series in order from the power supply Vcc to the ground GND. In the circuit on the right side of the drawing, a third transistor M3 having a high-concentration n-type gate and a fourth field effect transistor M4 having a low-concentration n-type gate by connecting the gate and the source (Δ in the figure) Are connected in series between the power supply Vcc and the ground GND. In these configurations, the gates of the first field effect transistor M1 and the fifth field effect transistor M5 are connected, and the gate of the second field effect transistor M2 is between the fifth field effect transistor M5 and the resistor R1. The gate of the third field effect transistor M3 is connected to a node between the resistors R1 and R2. All field effect transistors are of the same polarity channel type. In particular, the channel of the field effect transistor M1 and the channel of M2 are the same (channel ratio is equal), and the channel of the field effect transistor M3 and M4 Have the same channel (equal channel ratio). Further, all the field effect transistors are provided in independent wells, and the potentials of the substrate and the source are made equal.

上記構成を有する回路において、第1の電界効果トランジスタM1のゲートとソースが結線され、また、第1と第2の電界効果トランジスタM1、M2には同電流が流れるため、この第1と第2の電界効果トランジスタM1、M2のそれぞれのゲート電極の仕事関数差は、第2の電界効果トランジスタM2のゲート・ソース間電圧V1で表される(以下、「Vpn」で示す。)。次に、第3の電界効果トランジスタM3のゲート電圧V2は〔数1〕で表すことができる。
〔数1〕
V2={R2/(R1+R2)}×V1={R2/(R1+R2)}×Vpn

次に、第4の電界効果トランジスタM4のゲートとソースが結線され、また、第3と第4の電界効果トランジスタM3、M4には同電流が流れるため、この第3と第4の電界効果トランジスタM3、M4のそれぞれのゲート電極の仕事関数差は、第3の電界効果トランジスタM3のゲート・ソース間電圧Vnnで表される。したがって、基準電圧として使用される第3の電界効果トランジスタM3のソース電圧V3は、〔数2〕で表すことができる。
〔数2〕
V3={R2/(R1+R2)}×Vpn+Vnn
In the circuit having the above-described configuration, the gate and source of the first field effect transistor M1 are connected, and the same current flows through the first and second field effect transistors M1 and M2. The work function difference between the respective gate electrodes of the field effect transistors M1 and M2 is represented by a gate-source voltage V1 of the second field effect transistor M2 (hereinafter referred to as “Vpn”). Next, the gate voltage V2 of the third field effect transistor M3 can be expressed by [Equation 1].
[Equation 1]
V2 = {R2 / (R1 + R2)} × V1 = {R2 / (R1 + R2)} × Vpn

Next, since the gate and the source of the fourth field effect transistor M4 are connected and the same current flows through the third and fourth field effect transistors M3 and M4, the third and fourth field effect transistors. The work function difference between the gate electrodes of M3 and M4 is represented by the gate-source voltage Vnn of the third field effect transistor M3. Therefore, the source voltage V3 of the third field effect transistor M3 used as the reference voltage can be expressed by [Equation 2].
[Equation 2]
V3 = {R2 / (R1 + R2)} × Vpn + Vnn

また、上記回路において、第3の電界効果トランジスタM3と第4の電界効果トランジスタM4それぞれのゲート電極の仕事関数差を示す電圧Vnnは、図2に示すように、正の温度特性を有する。図中、黒点は実測値、一方、実線は該実測値から算出されたVnnと温度との関係式(Vnnの温度特性)を示している。この電圧Vnnを用いることにより、正の温度特性を有する温度検出回路を得ることができる。
特開2001−284464公報
In the above circuit, the voltage Vnn indicating the work function difference between the gate electrodes of the third field effect transistor M3 and the fourth field effect transistor M4 has a positive temperature characteristic as shown in FIG. In the figure, the black dots represent measured values, while the solid line represents a relational expression (temperature characteristic of Vnn) between Vnn and temperature calculated from the measured values. By using this voltage Vnn, a temperature detection circuit having a positive temperature characteristic can be obtained.
JP 2001-284464 A

しかしながら、上記電圧Vnnの温度特性を示す式には2次の係数が含まれており、そのため高精度の温度検出回路が得られない。例えば、±0.3℃の精度の直線性を有する温度特性を得るためには、2次の係数を7.0×10−5以下にする必要がある。また、電圧Vnnは増幅されて温度検出回路の最終出力とされる場合がある。 However, the equation indicating the temperature characteristic of the voltage Vnn includes a second-order coefficient, and therefore a highly accurate temperature detection circuit cannot be obtained. For example, in order to obtain a temperature characteristic having linearity with an accuracy of ± 0.3 ° C., the second order coefficient needs to be 7.0 × 10 −5 or less. The voltage Vnn may be amplified and used as the final output of the temperature detection circuit.

そこで、本発明は、電圧Vnnの温度特性に含まれる2次の係数を減少させる(補正する)増幅回路(素子)を提供することを課題とする。また、それを用いて直線性に優れた温度特性を有する電圧を出力できる温度検出回路を提供する。   Accordingly, an object of the present invention is to provide an amplifier circuit (element) that reduces (corrects) a second-order coefficient included in the temperature characteristic of the voltage Vnn. Moreover, the temperature detection circuit which can output the voltage which has the temperature characteristic excellent in linearity using it is provided.

課題を解決する本発明の抵抗体素子は、複数のノードを介して直列に接続された複数の抵抗体を有し、
上記複数のノードのいずれか1つを電圧入力用ノードとし、
上記複数のノードのいずれか1つ以上を電圧出力用ノードとする抵抗体素子において、
上記複数の抵抗体の少なくとも一部に絶縁体を介して近接して配置されている少なくとも1つの抵抗体バイアス用導体を有することを特徴とする。
The resistor element of the present invention that solves the problem has a plurality of resistors connected in series via a plurality of nodes,
One of the plurality of nodes is set as a voltage input node,
In the resistor element having any one or more of the plurality of nodes as a voltage output node,
It is characterized by having at least one resistor biasing conductor disposed adjacent to at least a part of the plurality of resistors via an insulator.

また、本発明の抵抗体素子は、上記抵抗体が、多結晶シリコンで構成される。   In the resistor element of the present invention, the resistor is made of polycrystalline silicon.

さらに、本発明の温度検出回路は、
同極性の導電型で不純物の濃度が異なる第1および第2の電界効果トランジスタから構成される電圧源回路と、
第3の電界効果トランジスタ、第1の抵抗、第2の抵抗とから構成されるソースフォロア回路とを有する温度検出回路であって、
上記抵抗素子が、上記直列に接続された複数の抵抗体の末端それぞれに第1および第2の電圧出力用ノードと、上記複数の抵抗体の間の複数のノードのいずれか1つからなる上記電圧入力用ノードとを有し、
上記第1の電圧出力用ノードと上記電圧入力用ノードとの間に上記第1の抵抗が形成されており、
上記第2の電圧出力用ノードと上記電圧入力用ノードとの間に上記第2の抵抗が形成されており、
上記温度検出回路の出力を上記入力電圧用ノードに入力し、上記出力用ノードから出力された電圧を用いることを特徴とする。
Furthermore, the temperature detection circuit of the present invention includes
A voltage source circuit composed of first and second field effect transistors having the same conductivity type and different impurity concentrations;
A temperature detection circuit including a source follower circuit including a third field effect transistor, a first resistor, and a second resistor;
The resistor element includes any one of a first voltage output node and a second voltage output node at each of terminals of the plurality of resistors connected in series, and a plurality of nodes between the plurality of resistors. A voltage input node,
The first resistor is formed between the first voltage output node and the voltage input node,
The second resistor is formed between the second voltage output node and the voltage input node,
The output of the temperature detection circuit is input to the input voltage node, and the voltage output from the output node is used.

本発明によれば、温度特性の2次係数が減少された高精度な出力電圧を出力できる温度検出回路が提供される。また、その出力電圧は、入力電圧が増幅されて形で出力される。   According to the present invention, there is provided a temperature detection circuit capable of outputting a highly accurate output voltage with a reduced second-order coefficient of temperature characteristics. The output voltage is output in the form of an amplified input voltage.

図3に示すように、本発明に係る抵抗体素子10は、複数の抵抗体、例えばポリシリコン抵抗体12から構成されている。複数のポリシリコン抵抗体12それぞれは、並列に配置され、複数のノード(導線)14によって電流経路が蛇行状に直列になるように接続され、それにより抵抗体素子10全体のサイズが小さくされている。本形態において、これらのポリシリコン抵抗体12は、低濃度n型にドープされている。直列に接続された複数のポリシリコン抵抗体12の両端には、電圧を入出力する端子16、18が接続されている。   As shown in FIG. 3, the resistor element 10 according to the present invention includes a plurality of resistors, for example, a polysilicon resistor 12. Each of the plurality of polysilicon resistors 12 is arranged in parallel and connected by a plurality of nodes (conductors) 14 so that current paths are in a meandering series, thereby reducing the size of the entire resistor element 10. Yes. In this embodiment, these polysilicon resistors 12 are doped to a low concentration n-type. Terminals 16 and 18 for inputting and outputting voltage are connected to both ends of the plurality of polysilicon resistors 12 connected in series.

抵抗体素子10は、図5に示すような温度検出回路の増幅回路の一部として使用される。具体的には、抵抗体素子10の複数のノード14の中の1つが、増幅される電圧Vnnが入力される入力電圧用端子20と接続され、一方、端子16、18が、電圧Vnnが増幅された電圧Voutを出力する出力電圧用端子と、グラウンドGND用端子に利用される。この入力電圧Vnn用端子20と出力電圧Vout用端子16との間の一群のポリシリコン抵抗体12を抵抗R1、入力電圧Vnn用端子20とグラウンドGND用端子18との間の一群のポリシリコン抵抗体12を抵抗R2とすると、抵抗体素子10は、抵抗R1、R2から構成される増幅回路として使用できる。抵抗体素子10の抵抗R1、R2は、ポリシリコン抵抗体12の個数や入力電圧用端子の配置を変更することによって多様に設定できる。このように構成される抵抗体素子10から出力される出力電圧Voutは、入力電圧Vnnの(R1+R2)/R2倍に増幅される。   The resistor element 10 is used as a part of an amplifier circuit of a temperature detection circuit as shown in FIG. Specifically, one of the plurality of nodes 14 of the resistor element 10 is connected to the input voltage terminal 20 to which the amplified voltage Vnn is input, while the terminals 16 and 18 amplify the voltage Vnn. The output voltage Vout is used as an output voltage terminal and a ground GND terminal. The group of polysilicon resistors 12 between the input voltage Vnn terminal 20 and the output voltage Vout terminal 16 are connected to the resistor R1, and the group of polysilicon resistors between the input voltage Vnn terminal 20 and the ground GND terminal 18. When the body 12 is a resistor R2, the resistor element 10 can be used as an amplifier circuit composed of resistors R1 and R2. The resistors R1 and R2 of the resistor element 10 can be variously set by changing the number of the polysilicon resistors 12 and the arrangement of the input voltage terminals. The output voltage Vout output from the resistor element 10 configured as described above is amplified to (R1 + R2) / R2 times the input voltage Vnn.

複数のポリシリコン抵抗体12は、基板22(第1の抵抗体バイアス用導体)上に形成された酸化膜24(絶縁体)上に図3に示した構成で設けられている(図4参照。)。本形態において、酸化膜24は約5,000Åの厚さである。この第1の導体は、基板22でなくてもよく、例えば、基板に形成されたウェルであってもよい。本形態において、この基板22は、n型の基板である。一方、複数のポリシリコン抵抗体12の上方には、層間膜26(絶縁体)を介して、金属薄板28(第2の抵抗体バイアス用導体)が基板22と平行に配置されている。本形態において、層間膜26は約10,000Åの厚さである。第2の導体は、金属薄板でなくてもよく、金属膜でもよい。これら基板22と金属薄板28には、それぞれ独立した電圧が印加される。   The plurality of polysilicon resistors 12 are provided in the configuration shown in FIG. 3 on an oxide film 24 (insulator) formed on a substrate 22 (first resistor bias conductor) (see FIG. 4). .) In this embodiment, the oxide film 24 has a thickness of about 5,000 mm. The first conductor may not be the substrate 22 and may be, for example, a well formed on the substrate. In this embodiment, the substrate 22 is an n-type substrate. On the other hand, a thin metal plate 28 (second resistor biasing conductor) is disposed above the plurality of polysilicon resistors 12 in parallel with the substrate 22 via an interlayer film 26 (insulator). In this embodiment, the interlayer film 26 has a thickness of about 10,000 mm. The second conductor may not be a thin metal plate but may be a metal film. Independent voltages are applied to the substrate 22 and the metal thin plate 28, respectively.

上記のように構成された抵抗体素子10の増幅倍率(R1+R2)/R2は、入力電圧Vnn用端子20、出力電圧Vout用端子16、グラウンドGND用端子18、基板22、金属薄板28の電圧の印加状態によって決定される。具体的に言うと、抵抗R1、R2は、入力電圧Vnn用端子20、出力電圧Vout用端子16、グラウンドGND用端子18によって所定の電圧が印加される。所定の電圧が印加された抵抗R1、R2は、複数のn型のポリシリコン抵抗体12によって構成されているため、それぞれ所定の電圧が印加された基板22や金属薄板28との電位差により、その抵抗値がバイアスされる。例えば、抵抗R1を構成する複数のポリシリコン抵抗体12に対する基板22からのバイアスの影響を考えると、抵抗R1の複数のポリシリコン抵抗体12に印加されている電圧に比べ、基板22に印加されている電圧が高い場合、ポリシリコン抵抗体12の内部にキャリアの蓄積層が誘起され、抵抗R1の抵抗値はバイアスされる前に比べて減少する。逆に、基板22に印加されている電圧が低い場合、ポリシリコン抵抗体12の内部に欠乏層が誘起され、抵抗R1の抵抗値は増加する。当然ながら、このことは抵抗R2でも同様に起こり、また、金属薄板28を用いてバイアスしても同様に抵抗値が変化する。したがって、本発明の抵抗体素子10は、入力電圧Vnn用端子20、出力電圧Vout用端子16、グラウンドGND用端子18、基板22、金属薄板28の電圧の印加状態を変化させることによって、所望の増幅倍率(R1+R2)/R2を有することができる。   The amplification factor (R1 + R2) / R2 of the resistor element 10 configured as described above is the voltage of the input voltage Vnn terminal 20, the output voltage Vout terminal 16, the ground GND terminal 18, the substrate 22, and the metal thin plate 28. It is determined by the application state. More specifically, a predetermined voltage is applied to the resistors R1 and R2 by the input voltage Vnn terminal 20, the output voltage Vout terminal 16, and the ground GND terminal 18. Since the resistors R1 and R2 to which a predetermined voltage is applied are configured by a plurality of n-type polysilicon resistors 12, the potential difference between the substrate 22 and the metal thin plate 28 to which the predetermined voltage is applied, respectively. The resistance value is biased. For example, considering the influence of the bias from the substrate 22 on the plurality of polysilicon resistors 12 constituting the resistor R1, the voltage applied to the substrate 22 is higher than the voltage applied to the plurality of polysilicon resistors 12 of the resistor R1. When the applied voltage is high, a carrier accumulation layer is induced inside the polysilicon resistor 12, and the resistance value of the resistor R1 is reduced as compared with that before being biased. On the contrary, when the voltage applied to the substrate 22 is low, a depletion layer is induced inside the polysilicon resistor 12, and the resistance value of the resistor R1 increases. As a matter of course, this also occurs in the resistor R2, and the resistance value similarly changes even when the metal thin plate 28 is used for biasing. Therefore, the resistor element 10 of the present invention changes the voltage application state of the input voltage Vnn terminal 20, the output voltage Vout terminal 16, the ground GND terminal 18, the substrate 22, and the metal thin plate 28 to obtain a desired element. Amplification factor (R1 + R2) / R2.

本発明の抵抗体素子10を備える温度検出回路は、図5に示すように、2つの回路ブロックから構成される。図面左側の回路ブロック(第1の回路ブロック)では、ゲートとソースが結線されて高濃度のn型のゲートを有する第1の電界効果トランジスタM1と、低濃度のn型のゲートを有する第2の電界トランジスタM2(図中、△で囲われている)とが、電源VccとグラウンドGNDの間で直列に接続されている。この第1の電界効果トランジスタM1と第2の電界効果トランジスタM2は、同一のゲート幅、ゲート長、ゲート酸化膜厚さを有し、ゲート幅は50μm、ゲート長は100μm、ゲート酸化膜厚さは300Åであり、また、同極性のチャネル型で同一のチャネルを有する。一方、図面右側の回路ブロック(第2の回路ブロック)では、電源VccからグラウンドGNDに向って順に、ゲートとソースが結線された第3の電界効果トランジスタM3、抵抗R1、R2が直列に接続されている。当然ながら、抵抗R1とR2は、抵抗体素子10に構成されている抵抗である。また、第3の電界効果トランジスタM3は、第1と第2の電界効果トランジスタM1、M2と同極性のチャネル型である。さらに、これらすべての電界効果トランジスタは、基板とソースの電位が等しくされている。これらの構成において、第1の電界効果トランジスタM1と第3の電界効果トランジスタM3のそれぞれのゲートは接続され、また、第2の電界効果トランジスタM2のゲートは抵抗R1とR2の間のノードに接続されている。この温度検出回路の最終出力は、第3の電界効果トランジスタM3のソース電圧から与えられる。   As shown in FIG. 5, the temperature detection circuit including the resistor element 10 of the present invention is composed of two circuit blocks. In the circuit block (first circuit block) on the left side of the drawing, the first field effect transistor M1 having a high-concentration n-type gate by connecting the gate and the source, and the second having a low-concentration n-type gate. The field transistor M2 (enclosed by Δ in the figure) is connected in series between the power supply Vcc and the ground GND. The first field effect transistor M1 and the second field effect transistor M2 have the same gate width, gate length, and gate oxide film thickness, the gate width is 50 μm, the gate length is 100 μm, and the gate oxide film thickness. Is 300 mm and has the same channel with the same polarity channel type. On the other hand, in the circuit block (second circuit block) on the right side of the drawing, a third field effect transistor M3 having a gate and a source connected in order from the power source Vcc to the ground GND and resistors R1 and R2 are connected in series. ing. Of course, the resistors R1 and R2 are resistors configured in the resistor element 10. The third field effect transistor M3 is a channel type having the same polarity as the first and second field effect transistors M1 and M2. Furthermore, all these field effect transistors have the same substrate and source potentials. In these configurations, the gates of the first field effect transistor M1 and the third field effect transistor M3 are connected, and the gate of the second field effect transistor M2 is connected to the node between the resistors R1 and R2. Has been. The final output of this temperature detection circuit is given from the source voltage of the third field effect transistor M3.

上記温度検出回路において、第1の電界効果トランジスタM1のゲートとソースが結線され、また、第1と第2の電界効果トランジスタM1、M2には同電流が流れるため、この第1と第2の電界効果トランジスタM1、M2のそれぞれのゲート電極の仕事関数差は、第2の電界効果トランジスタM2のゲート・ソース間電圧Vnnで表される。このとき、温度検出回路の最終出力電圧Voutは、〔数3〕で表すことができる。
〔数3〕
Vout={(R1+R2)/R2}×Vnn
In the temperature detection circuit, since the gate and source of the first field effect transistor M1 are connected and the same current flows through the first and second field effect transistors M1 and M2, the first and second field effect transistors M1 and M2 are connected. The work function difference between the gate electrodes of the field effect transistors M1 and M2 is represented by the gate-source voltage Vnn of the second field effect transistor M2. At this time, the final output voltage Vout of the temperature detection circuit can be expressed by [Equation 3].
[Equation 3]
Vout = {(R1 + R2) / R2} × Vnn

入力電圧Vnnを30倍に増幅するように、例えば、グラウンドGND用端子18に0ボルト、基板22に5ボルト、金属薄板28に0ボルトを印加する条件(バイアス条件)で、入力電圧Vnnが約0.05ボルトに、出力電圧Voutが約1.5ボルトと入力電圧Vnnの約30倍にバイアスされるように、抵抗R1とR2の抵抗値を設定した抵抗体素子10を用いた温度検出回路の増幅倍率の温度特性を図6に示す。図は、0〜100℃の測定温度範囲で、出力電圧Voutと入力電圧Vnnを測定し、その比(増幅倍率)を求めて結果を示したものである。図に示すように、全ての温度範囲で、測定して求めた増幅倍率が、設定した増幅倍率の30倍を越えている。これは、上記で述べたようなバイアス条件によってキャリアの蓄積が起こり、抵抗R2の抵抗値が本来の値より小さくなるために生じる。また、抵抗体素子10の増幅倍率は温度上昇に伴い減少する、いわゆる負の温度特性を有する。   In order to amplify the input voltage Vnn by 30 times, for example, the input voltage Vnn is approximately under the condition (bias condition) in which 0 volt is applied to the ground GND terminal 18, 5 volt is applied to the substrate 22, and 0 volt is applied to the metal thin plate 28. A temperature detection circuit using the resistor element 10 in which the resistance values of the resistors R1 and R2 are set so that the output voltage Vout is biased to about 0.05 volts and about 30 times the input voltage Vnn. The temperature characteristics of the amplification magnification are shown in FIG. In the figure, the output voltage Vout and the input voltage Vnn are measured in the measurement temperature range of 0 to 100 ° C., and the ratio (amplification magnification) is obtained to show the result. As shown in the figure, the amplification magnification obtained by measurement in all temperature ranges exceeds 30 times the set amplification magnification. This occurs because carriers accumulate due to the bias conditions as described above, and the resistance value of the resistor R2 becomes smaller than the original value. Further, the amplification factor of the resistor element 10 has a so-called negative temperature characteristic that decreases as the temperature rises.

次に、これらの現象により温度検出回路の出力電圧Voutの温度特性の直線性が向上するメカニズムについて説明する。図7は、増幅する前(図中、点線で示す)と30倍に増幅した後(図中、実線で示す)の温度に対する出力電圧Voutを示すグラフである。まず、増幅する前の場合、温度上昇に伴う出力電圧の増加量を見ると低温域では小さく、中間域では略一定、高温域では大きくなる。これらの低温域と高温域での出力電圧Voutの増加量の変化が、温度特性グラフの曲がりを生じ、結果的に2次係数を大きくする。一方、30倍に増幅した場合、〔数3〕の抵抗比を考慮する必要がある。一般に、キャリアの蓄積は温度に対して反比例の関係にあるため、図6に示すように、キャリアの蓄積は低温域で顕著になり、増幅倍率が負の温度特性を有する。したがって、低温域では本来の増幅倍率よりさらに大きくなり、高温になるに従ってその増幅分が徐々に小さくなる。結果的に、キャリアの蓄積と抵抗比の温度特性により、増幅前と比べ、全温度領域において温度上昇に伴う出力電圧Voutの増加量が略一定になり、2次係数の減少、すなわち温度特性の直線性の向上が実現される。   Next, the mechanism by which the linearity of the temperature characteristic of the output voltage Vout of the temperature detection circuit is improved by these phenomena will be described. FIG. 7 is a graph showing the output voltage Vout with respect to temperature before amplification (indicated by a dotted line in the figure) and after amplification by 30 times (indicated by a solid line in the figure). First, before amplification, the amount of increase in the output voltage accompanying the temperature rise is small in the low temperature range, substantially constant in the intermediate range, and large in the high temperature range. These changes in the increase amount of the output voltage Vout between the low temperature range and the high temperature range cause a curve in the temperature characteristic graph, and as a result, increase the second order coefficient. On the other hand, when amplification is performed 30 times, it is necessary to consider the resistance ratio of [Equation 3]. In general, since the accumulation of carriers is inversely proportional to the temperature, as shown in FIG. 6, the accumulation of carriers becomes remarkable in a low temperature region, and has a temperature characteristic with a negative amplification factor. Therefore, the amplification factor becomes larger than the original amplification factor in the low temperature range, and the amplification amount gradually decreases as the temperature increases. As a result, due to the temperature characteristics of carrier accumulation and resistance ratio, the increase amount of the output voltage Vout accompanying the temperature rise becomes substantially constant in all temperature regions compared to before amplification, and the decrease of the second order coefficient, that is, the temperature characteristics. Improvement of linearity is realized.

具体的に、増幅倍率が大きくなることによって出力電圧Voutの温度特性の直線性が向上することを示す。本発明の温度検出回路に組込まれた抵抗体素子10の増幅倍率を変え、各増幅倍率における出力電圧Voutと温度とを実測し、その結果から出力電圧Voutと温度との関係式(Voutの温度特性)を算出した。このときの測定温度範囲は0〜100℃である。出力電圧Voutと温度との関係式の2次の係数と増幅倍率との関係を図8に示す。図に示すように、2次の係数は、抵抗体素子10の増幅倍率を1倍から61倍に上げることによって、4.5×10−4から1.3×10−5に、約1/35に減少されている。また、出力電圧Voutの温度特性が±0.3℃以下の精度の直線性を有する(温度特性の2次の係数を7.0×10−5以下にする)ためには、抵抗体素子10の増幅倍率を2倍以上にすれば良いことがわかる。さらに、出力電圧Voutは、増幅倍率を61倍にすれば、±0.2℃以下の精度の直線性を有する温度特性を得ることが可能であることがわかる。 Specifically, it shows that the linearity of the temperature characteristic of the output voltage Vout is improved by increasing the amplification factor. The amplification factor of the resistor element 10 incorporated in the temperature detection circuit of the present invention is changed, the output voltage Vout and the temperature at each amplification factor are measured, and the relational expression between the output voltage Vout and the temperature (the temperature of Vout) Characteristic). The measurement temperature range at this time is 0-100 degreeC. FIG. 8 shows the relationship between the secondary coefficient of the relational expression between the output voltage Vout and the temperature and the amplification factor. As shown in the figure, the second-order coefficient increases from 4.5 × 10 −4 to 1.3 × 10 −5 by increasing the amplification factor of the resistor element 10 from 1 × to 61 ×. It has been reduced to 35. In addition, in order for the temperature characteristic of the output voltage Vout to have a linearity with an accuracy of ± 0.3 ° C. or less (the second-order coefficient of the temperature characteristic is 7.0 × 10 −5 or less), the resistor element 10 It can be seen that the amplification magnification of 2 should be 2 or more. Further, it can be seen that the output voltage Vout can obtain a temperature characteristic having linearity with an accuracy of ± 0.2 ° C. or less when the amplification magnification is 61 times.

上記形態の抵抗体素子において、温度検出回路の抵抗R1とR2を構成する複数のポリシリコン抵抗体は、同一の基板と同一の金属薄板でバイアスされているが、個々の抵抗R1、R2ごとに基板と金属薄板を備えても良い。例えば、抵抗R1を構成する複数のポリシリコン抵抗体の下方に第1の導体の第1の基板を配置し、また、上方に第2の導体の第1の金属薄板を配置する。一方、抵抗R2を構成する複数のポリシリコン抵抗体の下方に第3の導体の第2の基板を配置し、また、上方に第4の導体の第2の金属薄板する。その結果、抵抗体素子の増幅倍率は、4つの導体によってより細密に設定できる。当然ながら、抵抗体素子の増幅倍率は、1つの導体でも設定可能である。   In the resistor element of the above form, the plurality of polysilicon resistors constituting the resistors R1 and R2 of the temperature detection circuit are biased with the same substrate and the same metal thin plate, but for each of the resistors R1 and R2. A substrate and a thin metal plate may be provided. For example, the first substrate of the first conductor is disposed below the plurality of polysilicon resistors constituting the resistor R1, and the first metal thin plate of the second conductor is disposed above. On the other hand, the second substrate of the third conductor is disposed below the plurality of polysilicon resistors constituting the resistor R2, and the second metal thin plate of the fourth conductor is disposed above. As a result, the amplification factor of the resistor element can be set more finely by the four conductors. Of course, the amplification factor of the resistor element can be set even with one conductor.

従来の温度検出回路の回路図である。It is a circuit diagram of the conventional temperature detection circuit. 電圧Vnnの温度特性を示す図である。It is a figure which shows the temperature characteristic of the voltage Vnn. 本発明の抵抗体素子の正面図である。It is a front view of the resistor element of the present invention. 図3のA−A線で示される抵抗体素子の断面図である。It is sectional drawing of the resistor element shown by the AA line of FIG. 本発明の温度検出回路の回路図である。It is a circuit diagram of the temperature detection circuit of this invention. 本発明の抵抗体素子の増幅倍率の温度特性を示す図である。It is a figure which shows the temperature characteristic of the amplification magnification of the resistor element of this invention. 増幅前および増幅後の出力電圧Voutの温度特性を示す図である。It is a figure which shows the temperature characteristic of the output voltage Vout before amplification and after amplification. 本発明の温度検出回路の出力電圧の温度特性の2次係数と増幅倍率との関係を示す図である。It is a figure which shows the relationship between the secondary coefficient of the temperature characteristic of the output voltage of the temperature detection circuit of this invention, and amplification magnification.

符号の説明Explanation of symbols

10 抵抗体素子、 12 ポリシリコン抵抗体、 14 ノード、 16 端子、 18 端子、 20 入力電圧用端子、 22 基板、 24 酸化膜、 26 層間膜、 28 金属薄板、
M1、M2、M3、M4、M5 電界効果トランジスタ
R1、R2 抵抗
10 resistor element, 12 polysilicon resistor, 14 node, 16 terminal, 18 terminal, 20 input voltage terminal, 22 substrate, 24 oxide film, 26 interlayer film, 28 metal thin plate,
M1, M2, M3, M4, M5 Field effect transistors R1, R2 Resistance

Claims (3)

複数のノードを介して直列に接続された複数の抵抗体を有し、
上記複数のノードのいずれか1つを電圧入力用ノードとし、
上記複数のノードのいずれか1つ以上を電圧出力用ノードとする抵抗体素子において、
上記複数の抵抗体の少なくとも一部に絶縁体を介して近接して配置されている少なくとも1つの抵抗体バイアス用導体を有することを特徴とする抵抗体素子。
Having a plurality of resistors connected in series via a plurality of nodes;
One of the plurality of nodes is set as a voltage input node,
In the resistor element having any one or more of the plurality of nodes as a voltage output node,
A resistor element comprising at least one resistor biasing conductor disposed adjacent to at least a part of the plurality of resistors via an insulator.
上記抵抗体が、多結晶シリコンで構成されていることを特徴とする請求項1に記載の抵抗体素子。   The resistor element according to claim 1, wherein the resistor is made of polycrystalline silicon. 同極性の導電型で不純物の濃度が異なる第1および第2の電界効果トランジスタから構成される電圧源回路と、
第3の電界効果トランジスタ、第1の抵抗、第2の抵抗とから構成されるソースフォロア回路とを有する温度検出回路であって、
上記抵抗素子が、上記直列に接続された複数の抵抗体の末端それぞれに第1および第2の電圧出力用ノードと、上記複数の抵抗体の間の複数のノードのいずれか1つからなる上記電圧入力用ノードとを有し、
上記第1の電圧出力用ノードと上記電圧入力用ノードとの間に上記第1の抵抗が形成されており、
上記第2の電圧出力用ノードと上記電圧入力用ノードとの間に上記第2の抵抗が形成されており、
上記温度検出回路の出力を上記入力電圧用ノードに入力し、上記出力用ノードから出力された電圧を用いることを特徴とする温度検出回路。
A voltage source circuit composed of first and second field effect transistors having the same conductivity type and different impurity concentrations;
A temperature detection circuit including a source follower circuit including a third field effect transistor, a first resistor, and a second resistor;
The resistor element includes any one of a first voltage output node and a second voltage output node at each of terminals of the plurality of resistors connected in series, and a plurality of nodes between the plurality of resistors. A voltage input node,
The first resistor is formed between the first voltage output node and the voltage input node,
The second resistor is formed between the second voltage output node and the voltage input node,
An output of the temperature detection circuit is input to the input voltage node, and a voltage output from the output node is used.
JP2003375613A 2003-11-05 2003-11-05 Resistor element and temperature detecting circuit using it Pending JP2005142279A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003375613A JP2005142279A (en) 2003-11-05 2003-11-05 Resistor element and temperature detecting circuit using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003375613A JP2005142279A (en) 2003-11-05 2003-11-05 Resistor element and temperature detecting circuit using it

Publications (1)

Publication Number Publication Date
JP2005142279A true JP2005142279A (en) 2005-06-02

Family

ID=34686932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003375613A Pending JP2005142279A (en) 2003-11-05 2003-11-05 Resistor element and temperature detecting circuit using it

Country Status (1)

Country Link
JP (1) JP2005142279A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832076A (en) * 1994-07-19 1996-02-02 Mitsubishi Electric Corp Semiconductor device
JPH09307062A (en) * 1996-05-17 1997-11-28 Seiko Instr Inc Semiconductor device
JPH11150234A (en) * 1997-11-19 1999-06-02 Nec Corp Semiconductor device
JP2003279420A (en) * 2002-03-22 2003-10-02 Ricoh Co Ltd Temperature detection circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832076A (en) * 1994-07-19 1996-02-02 Mitsubishi Electric Corp Semiconductor device
JPH09307062A (en) * 1996-05-17 1997-11-28 Seiko Instr Inc Semiconductor device
JPH11150234A (en) * 1997-11-19 1999-06-02 Nec Corp Semiconductor device
JP2003279420A (en) * 2002-03-22 2003-10-02 Ricoh Co Ltd Temperature detection circuit

Similar Documents

Publication Publication Date Title
US20060197581A1 (en) Temperature detecting circuit
KR101451468B1 (en) Constant current circuit and reference voltage circuit
CN107947757B (en) Impedance circuit
US7525333B1 (en) Current sense circuit
US4599554A (en) Vertical MOSFET with current monitor utilizing common drain current mirror
JP3325396B2 (en) Semiconductor integrated circuit
JP5031535B2 (en) Temperature detection circuit
CN108733116B (en) Constant voltage power supply circuit
JP4393152B2 (en) Semiconductor device
JP4829650B2 (en) Differential amplifier circuit
US10886915B2 (en) Device modifying the impedance value of a reference resistor
TWI534585B (en) Reference voltage circuit
JP4868868B2 (en) Reference voltage generator
JP2005142279A (en) Resistor element and temperature detecting circuit using it
JP2007187558A (en) Temperature detection circuit
EP0915346A2 (en) Current sensing circuit with high input impedance
JP2007102563A (en) Current generating circuit
JPH0724308B2 (en) Semiconductor device
JP6647830B2 (en) Semiconductor device and semiconductor integrated circuit using the same
CN108777566A (en) amplifying circuit
JP5033549B2 (en) Temperature detection device
CN116136563A (en) Current sampling circuit of power tube
JP2010130555A (en) Voltage follower circuit
JP7434410B2 (en) Voltage amplification circuit device and voltage application circuit
JP2008066649A (en) Voltage source circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051124

A977 Report on retrieval

Effective date: 20081010

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Effective date: 20090904

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20100112

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518