[go: up one dir, main page]

JP2005129825A - 化合物半導体基板の製造方法 - Google Patents

化合物半導体基板の製造方法 Download PDF

Info

Publication number
JP2005129825A
JP2005129825A JP2003365736A JP2003365736A JP2005129825A JP 2005129825 A JP2005129825 A JP 2005129825A JP 2003365736 A JP2003365736 A JP 2003365736A JP 2003365736 A JP2003365736 A JP 2003365736A JP 2005129825 A JP2005129825 A JP 2005129825A
Authority
JP
Japan
Prior art keywords
substrate
compound semiconductor
layer
functional layer
original
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003365736A
Other languages
English (en)
Other versions
JP2005129825A5 (ja
Inventor
Masahiko Hata
雅彦 秦
Yoshinobu Ono
善伸 小野
Kazumasa Ueda
和正 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2003365736A priority Critical patent/JP2005129825A/ja
Priority to TW093132261A priority patent/TW200520212A/zh
Priority to GB0609682A priority patent/GB2422489B8/en
Priority to DE112004002033T priority patent/DE112004002033T5/de
Priority to KR1020067010033A priority patent/KR20060101499A/ko
Priority to CN2004800313161A priority patent/CN1871699B/zh
Priority to PCT/JP2004/016186 priority patent/WO2005041287A1/ja
Priority to US10/577,069 priority patent/US20070082467A1/en
Publication of JP2005129825A publication Critical patent/JP2005129825A/ja
Publication of JP2005129825A5 publication Critical patent/JP2005129825A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】
放熱性に優れる化合物半導体基板を、従来より簡便に製造する方法を提供する。
【解決手段】
次の工程を含むことを特徴とする化合物半導体基板の製造方法。
（ア）元基板上に化合物半導体機能層をエピタキシャル成長させて得られた化合物半導体層基板のエピタキシャル成長面に支持基板を仮接着する工程。
（イ）該元基板の全部および該元基板近傍の該化合物半導体機能層の一部を研磨により除去する工程。
（ウ）該化合物半導体層基板の工程（イ）により露出した化合物半導体機能層に、熱伝導度が該元基板より大きい物質からなる高熱伝導基板を接着する工程。
（エ）エピタキシャル成長面に仮接着された該支持基板を分離除去する工程。
【選択図】 図１

Description

本発明は、化合物半導体基板の製造方法に関する。
化合物半導体基板は、電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ等の電子デバイスの製造に用いられている。これらのデバイスにおいては、高い電流密度で作動させると電子デバイスの温度が上昇し、トランジスタの電流増幅率やダイオードの整流特性等の電子デバイスの特性の低下や信頼性の低下が生じることが知られている。この電子デバイスの温度上昇を低減するため、放熱性に優れた３−５族の化合物半導体基板の製造方法が検討されている。
例えば、ＧａＡｓ単結晶からなる元基板上に電界効果トランジスタとなる化合物半導体機能層をエピタキシャル成長させて形成し、その化合物半導体機能層ともＧａＡｓ単結晶元基板とも異なる化学的性質を有するＡｌＡｓ層を化合物半導体機能層とＧａＡｓ単結晶元基板の間に成長させ、ＡｌＡｓ層を選択的にエッチングして除去することによりＧａＡｓ単結晶元基板を取り外し、その代わりに熱伝導度が高いダイヤモンド製の高熱伝導基板を接着することにより、放熱性に優れる化合物半導体基板を製造する方法が提案されている（例えば、特許文献１参照。）。しかし、化合物半導体機能層とＧａＡｓ単結晶元基板の間のＡｌＡｓ層が消失するまで選択的なエッチングを行うには長時間を要するので、放熱性に優れる化合物半導体基板を、より簡便に製造する方法が求められていた。
特開２０００−５８５６２号公報
本発明の目的は、放熱性に優れる化合物半導体基板を、従来より簡便に製造する方法を提供することにある。
本発明者らは、放熱特性に優れる化合物半導体基板を簡便に製造する方法について鋭意検討した結果、元基板上に化合物半導体機能層をエピタキシャル成長させて得られた化合物半導体層基板のエピタキシャル成長面に支持基板を仮接着し、元基板および該元基板近傍のエピタキシャル層の一部を研磨により取り除き、元基板の代わりに熱伝導度の高い物質からなる高熱伝導基板を接着し、仮接着された支持基板を分離除去するかまたは、化合物半導体層基板のエピタキシャル成長面に高熱伝導基板を接着し、元基板全部および該元基板近傍の化合物半導体機能層の一部を研磨により除去することにより、放熱性に優れる化合物半導体基板を簡便に製造することができることに思い至り、本発明を完成させるに至った。
すなわち本発明は、次の工程を含むことを特徴とする化合物半導体基板の製造方法を提供する。
（ア）元基板上に化合物半導体機能層をエピタキシャル成長させて得られた化合物半導体層基板のエピタキシャル成長面に支持基板を仮接着する工程。
（イ）該元基板の全部および該元基板近傍の該化合物半導体機能層の一部を研磨により除去する工程。
（ウ）該化合物半導体層基板の工程（イ）により露出した化合物半導体機能層に、熱伝導度が該元基板より大きい物質からなる高熱伝導基板を接着する工程。
（エ）エピタキシャル成長面に仮接着された該支持基板を分離除去する工程。
また本発明は、次の工程を含むことを特徴とする化合物半導体基板の製造方法を提供する。
（カ）元基板上に化合物半導体機能層をエピタキシャル成長させて得られた化合物半導体層基板のエピタキシャル成長面に、熱伝導度が該元基板より大きい物質からなる高熱伝導基板を接着する工程。
（キ）該元基板の全部および該元基板近傍の該化合物半導体機能層の一部を研磨により除去する工程。
本発明の製造方法により製造された化合物半導体基板は放熱性に優れるので、該化合物半導体エピタキシャル複合基板を用いて製造された電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ等の電子デバイスは、高い電流密度で作動させた場合の電子デバイスの温度上昇が少なく、トランジスタの電流増幅率やダイオードの整流特性等の電子デバイスの特性の低下や信頼性の低下が少なくなり、そして本発明の製造方法により、このような化合物半導体基板を簡便に製造することができるので、本発明は工業的に極めて有用である。
本発明の化合物半導体基板の第一の製造方法は、前記の（ア）〜（エ）の工程を含むことを特徴とする。
工程（ア）で用いる元基板としては、単結晶ＧａＡｓ、単結晶ＩｎＰまたはサファイア等の単結晶基板を挙げることができ、市販のものを用いることができる。その元基板の表面上に、有機金属気相成長（ＭＯＣＶＤ）法、分子線エピタキシャル成長方法、ハライド気相成長方法（出発原料としてハロゲンを含むガスを用いる。）、ハイドライド気相成長方法、液相エピタキシャル成長法等の公知のエピタキシャル成長方法を用いて化合物半導体機能層を形成して化合物半導体層基板を得ることができる。元基板は、その表面を清浄化した後に用いることが好ましい。
本発明の製造方法においては、化合物半導体機能層としては、３族元素のＩｎ、ＧａおよびＡｌからなる群より選ばれる１種以上を含み、かつ５族元素のＮ、Ｐ、ＡｓおよびＳｂからなる群より選ばれる１種以上を含み、少なくとも２層からなる化合物半導体機能層であることが好ましい。なお、この場合はＩｎ、Ｇａ、Ａｌ、Ｎ、Ｐ、ＡｓおよびＳｂ以外の元素は不純物である。また、組成または不純物濃度が異なれば、別の層であり、前記少なくとも２層からなるとは、組成は同一で不純物濃度が異なる２層からなる場合を含む。
その化合物半導体機能層を有する化合物半導体層基板のエピタキシャル成長面に、支持基板を仮接着する。この支持基板は、この後の工程において、化合物半導体基板が破損しないように補強するためのものであり、機械的強度が十分であれば特に材料は特に限定されないが、支持基板としては、例えば、石英、サファイア等の絶縁性のガラス基板やセラミック基板；Ｓｉ、Ｇｅ等の半導性の基板などを用いることができる。
この支持基板を化合物半導体層基板に仮接着する接着剤としては、エレクトロンワックス、粘着テープを例示することができるが、以下の工程において剥離しない程度に必要な接着強度を有していることと、工程（エ）においてエピタキシャル成長表面に化学的あるいは物理的変化をを与えることなくエピタキシャル成長面から剥離可能なものであれば、特に限定されるものではない。
次に、工程（イ）において、元基板全部および該元基板近傍の該化合物半導体機能層の一部を研磨により除去する。研磨は、機械的研磨法、化学機械的研磨法、化学的研磨法のいずれか一つ以上の方法により行うことができる。
ここで、機械的研磨方法としては具体的には、研磨材または研磨薬品の共存下で研磨盤に被研磨体を適切な応力で押し付け研磨する方法が挙げられ、化学機械的研磨方法としては、研磨薬品による研磨面の溶解と機械的研磨を組合せる研磨方法や、研磨材または研磨薬品を含む水などの液体を、元基板と化合物半導体機能層の界面付近に高圧を用いて細い流れとして噴射し、その化学的および機械的研磨作用により元基板と化合物半導体機能層とを切り離す方法が挙げられ、化学的研磨法としては、液体の研磨薬品による腐食・溶解を用いる方法や気体による腐食・揮発を用いる方法が挙げられる。
次に、工程（ウ）において、その前の工程（イ）において元基板全部および該元基板近傍の該化合物半導体機能層の一部が除去された後に露出した化合物半導体機能層に、元基板より熱伝導度の高い材料からなる高熱伝導基板を接着する。高熱伝導基板の大きさは、通常は元基板と略同一であるが、より大きな基板を用いることもできる。
この高熱伝導基板の材料としては、具体的には、ダイヤモンド、炭化珪素、窒化アルミニウム、窒化硼素、シリコン、金属、金属酸化物、金属硼化物等を挙げることができ、高熱伝導基板がＡｌ、Ｃｕ、Ｆｅ、Ｍｏ、Ｗ、ダイヤモンド、ＳｉＣ、ＡｌＮ、ＢＮまたはＳｉのいずれか一つ以上を含む高熱伝導基板であることが好ましい。金属のＡｌ、Ｃｕ、Ｆｅ、ＭｏおよびＷは、その金属のいずれか２種以上の合金を用いることもできる。
ここで、ダイヤモンド、炭化珪素、窒化アルミニウム、窒化硼素は、単結晶であれば熱伝導度が高いが、一般に大きな単結晶基板は得られにくく、また高価でもあることから、安価な多結晶やアモルファスの基板を用いることができ、例えば、化学気相蒸着（ＣＶＤ）法、焼結法等により得られた安価な多結晶Ｓｉ基板；単結晶Ｓｉ基板上、多結晶Ｓｉ基板上またはセラミック基板上に厚さが３００μｍ以下、好ましくは１５０μｍ以下かつ５０μｍ以上の多結晶またはアモルファスの薄膜のダイヤモンドを形成してなる基板（これを「ダイヤモンド基板」と称する。）；焼結法またＣＶＤ法により作製された多結晶またはアモルファスの炭化珪素、窒化アルミニウム、窒化ホウ素からなる基板が高熱伝導基板としてより好ましい。ダイヤモンド基板は、入手が比較的容易なうえ、Ｓｉ基板やセラミック基板が高い強度を有しているのでハンドリングが容易であり、かつアモルファスの薄膜のダイヤモンドの熱伝導度が高い（＞１０００Ｗ／ｍＫ）ので、本発明の化合物半導体基板用の高熱伝導基板として最も好ましい。
さらに、電子デバイスの動作時においては、熱の発生に伴い電子デバイス側から高熱伝導基板側に温度勾配が生じる。このとき、デバイスを形成する化合物半導体機能層に接着される高熱伝導基板と該化合物半導体機能層の間では熱膨張係数の差により引っ張りあるいは圧縮の応力が発生するため、高熱伝導基板は化合物半導体機能層と熱膨張係数が近いものが好ましい。
さらに、高熱伝導基板の材料となる物質の熱伝導度は、単結晶基板より高ければ本発明の製造方法で用いることができるが、元基板として通常用いられるＧａＡｓ単結晶基板、ＩｎＰ単結晶基板、サファイア基板等の材料となる物質が有する４０〜７０Ｗ／ｍＫの熱伝導度より高い１００Ｗ／ｍＫ程度以上の熱伝導度であれば、本発明の効果を得ることができ、より好ましくは１５０Ｗ／ｍＫ以上、さらに好ましくは５００Ｗ／ｍＫ以上である。
なお、高熱伝導基板の材料としては、化合物半導体基板を用いて製造される電子デバイスが高周波用であれれば、高周波での誘電損失を低減するために１０3Ωｃｍ以上の比抵抗率を有する高抵抗材料が好ましい。さらに好ましいのは１０5Ωｃｍ以上である。また、高周波での誘電損失が少ないことが求められない用途であれば、各種半導体やセラミックスの他、金属、金属酸化物、金属硼化物などからなる導電性の基板を用いることもできる。
また、エピタキシャル成長させた化合物半導体機能層と高熱伝導基板との接着方法としては、材料に応じ選択でき、各種有機および無機接着剤等を用いることができる。無機接着剤としては、例えば、Ｉｎ、Ｓｎまたはハンダ等の低融点金属を例示することができる。また、有機接着剤としては、例えば、熱硬化性樹脂、光硬化性樹脂、エレクトロンワックス（具体的には、Ａｐｉｅｚｏｎ社製のワックス「Ｗ」などを用いることができる。）等を例示することができ、有機接着剤が好ましい。なお、化合物半導体機能層または高熱伝導基板が光を透過する場合は、有機接着剤の中でも光硬化性樹脂を含む接着剤を用いることができる。接着剤の層の厚さは、化合物半導体機能層から発生する熱の高熱伝導基板による放熱を損なわない程度の厚さとすることが好ましい。
一方、化合物半導体機能層と高熱伝導基板との接合表面に清浄化処理あるいは化学的処理を行うことにより、またさらに熱処理を行うことにより、化合物半導体機能層と高熱伝導基板は直接接合することができる（例えば、Ｊｏｕｒｎａｌ ｏｆ Ｏｐｔｉｃａｌ Ｐｈｙｓｉｃｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．６，Ｎｏ．１，１９９７年，ｐ．１９−４８参照。）。直接接合を行う場合には、半導体エピタキシャル層と固体材料との熱膨張係数差は小さいことが好ましい。
次に、工程（エ）において支持基板を分離し、化合物半導体基板を得る。分離方法としては、エレクトロンワックスの場合は加熱してエレクトロンワックスを融解し、支持基板を分離した後、残存しているワックスを有機溶剤を用いて洗浄することにより容易に行うことができる。
本発明の第二の製造方法は、前記の（カ）、（キ）の工程を含むことを特徴とする化合物半導体基板の製造方法である。
本発明の第二の製造方法においては、第一の製造方法と比較して、支持基板が不要であり、その接着および剥離工程が不要となる。ただし、エピタキシャル層の積層順序は第一の本発明の製造方法により製造される場合と逆になる。
本発明の第二の製造方法において用いられる元基板、化合物半導体機能層、高熱伝導基板は前記の本発明の第一の製造方法と同様のものを用いることができる。また、接着方法、研磨方法についても、本発明の第一の製造方法と同様の方法を用いることができる。
本発明の第一および第二の製造方法における各製造工程においては、化合物半導体基板の周辺部が破損・欠損し易いため、化合物半導体基板の製造工程後、またはその工程の途中で周辺部を切除し、化合物半導体基板の形状を、化合物半導体基板の製造工程後の電子デバイスの製造工程に適した形状に加工することができる。
また、本発明の第一および第二の製造方法により製造される化合物半導体基板の寸法および形状は、元基板とほぼ同じとすることができるので、化合物半導体基板が製造されて後の加工工程においては、従来の製造設備を用いて行うことができるので、本発明の製造方法は工業的に有利である。
以上、本発明に関し、詳細に実施態様を説明してきたが、以下さらに具体的に実施例に基づき説明するが本発明はこれに限定されるものではない。
実施例１
図１に化合物半導体製造の実施例１における手順の概略を示した。
市販の直径１００ｍｍ、厚さ６３０μｍの単結晶半絶縁性ＧａＡｓ元基板１上にIII族元素を含む出発原料として、トリメチルガリウム、トリエチルガリウム、トリメチルアルミニウム、トリメチルインジウム、Ｖ族元素を含む出発原料として、アルシン、ホスフィン、また伝導性制御のための不純物としてジシラン（ｎ型制御）、トリクロロブロモメタン（ｐ型制御）を水素ガスキャリアと共に用いた有機金属気相熱分解法により、ヘテロバイポーラトランジスタ用の化合物半導体機能層２を成長させ、化合物半導体層基板を作製した。該化合物半導体機能層２の層構造は次のような設計とした。元基板側からノンドープＧａＡｓ５０ｎｍ、ノンドープＡｌＡｓ５０ｎｍ、ノンドープＧａＡｓ５００ｎｍ、Ｓｉドープ（電子濃度３×１０18／ｃｍ3）ｎ型ＧａＡｓサブコレクタ層５００ｎｍ、Ｓｉドープ（電子濃度１×１０16／ｃｍ3）ｎ型ＧａＡｓコレクタ層５００ｎｍ、Ｃドープ（正孔濃度４×１０19／ｃｍ3）ｐ型ＧａＡｓベース層８０ｎｍ、Ｓｉドープ（電子濃度３×１０17／ｃｍ3）ｎ型ＩｎＧａＰエミッタ層３０ｎｍ、Ｓｉドープ（電子濃度３×１０18／ｃｍ3）ｎ型ＧａＡｓサブエミッタ層１００ｎｍ、Ｓｉドープ（電子濃度２×１０19／ｃｍ3）ｎ型ＩｎxＧａ1-xＡｓ（ｘ＝０〜０．５の傾斜構造）コンタクト層１００ｎｍである。
次に約１００℃に加熱されたホットプレート上に厚さ５００μｍ、直径１００ｍｍの透明石英製の支持基板を載せ、エレクトロンワックスを塗布溶解させた後、成長の終了した化合物半導体層基板のエピタキシャル成長面を接着面として支持基板３に接着した。このとき、化合物半導体層基板裏面から治具を介して約５ｋｇの荷重を与え均一にエレクトロンワックスを接着剤として接着面にゆきわたらせた後、ホットプレート加熱を停止し、エレクトロンワックスを固化させ透明石英製支持基板に支持された化合物半導体層基板を得た。透明石英製の支持基板に支持された化合物半導体層基板の厚みをダイヤルゲージにより計測したところ、１１３０μｍであった。
次に該化合物半導体層基板の支持基板側を固定面として研磨装置に設置し、約２０分間、ＧａＡｓ元基板側の機械研磨を行い、約５８０μｍを除去した。この基板を研磨装置から外し、水洗浄の後、クエン酸／過酸化水素／水系エッチング溶液に浸漬し、約４時間エッチングを実施し、ＧａＡｓ元基板とエピタキシャル成長されたＡｌＡｓ層より基板側のＧａＡｓ層を全て溶解した。水洗し、それから５％ＨＦ水溶液に３分間浸漬し、ＡｌＡｓ層を除去した。
次に直径１００ｍｍ、厚さ約５００μｍの市販の単結晶Ｓｉ基板４上に水素及びメタンを原料としたプラズマＣＶＤ法により厚さ約５０μｍの高抵抗絶縁性ダイヤモンド薄膜５を形成し鏡面研磨した基板の表面にポリイミド水溶液をスピン塗布した表面上に、上記の単結晶ＧａＡｓ元基板が除去され、石英製支持基板に貼合・支持された化合物半導体層基板の研磨面を接着面として貼り合わせた後、約１００℃に加熱し接着すると共に、エレクトロンワックスを溶解して支持基板を取り外した。続いて窒素雰囲気炉内において約２０ｋｇの荷重を与えながら約３００℃で１時間の熱処理を行ったところ十分な接着強度を有する化合物半導体基板を得た。
この化合物半導体基板のエピタキシャル表面をアセトンにより超音波洗浄により清浄化した後、通常のリソグラフィ工程を用いてエミッタ面の寸法が１００μｍ×１００μｍのヘテロバイポーラトランジスタを製作した。コレクタメタルとしてＡｕＧｅ／Ｎｉ／Ａｕ、エミッタメタルおよびベースメタルとしてＴｉ／Ａｕを用いた。代表的なデバイス特性である電流増幅率は、コレクタ電流密度１ｋＡ／ｃｍ2・時において１４８であった。
比較例１
実施例１と同様にしてエピタキシャル成長させた化合物半導体層基板を、ＧａＡｓ単結晶の元基板の除去と高熱伝導基板の接着とを行うことなく、ＧａＡｓ単結晶の元基板上に化合物半導体機能層をエピタキシャル成長させた化合物半導体層基板をそのまま用いてエミッタの寸法が１００μｍ×１００μｍであるヘテロバイポーラトランジスタを作製し、その電流電圧特性を測定した。代表的なデバイス特性である電流増幅率は、コレクタ電流密度が１ｋＡ／ｃｍ2・時において１３２であった。
実施例２
市販の直径５０ｍｍ、厚さ５００μｍの単結晶絶縁性サファイア製元基板（図２の６。図２は従来技術によるｐｎ接合ダイオードを示すが、化合物半導体機能層の構造は共通なので図２において示す。）上にIII族原料としてトリメチルガリウム、トリメチルアルミニウム、Ｖ族原料としてアンモニア、また伝導性制御のための添加物としてシラン（ｎ型制御）、ビスシクロペンタジエニルマグネシウム（ｐ型制御）を水素ガスキャリアと共に用いた有機金属気相熱分解法により、ｐｎ接合ダイオード用化合物半導体機能層を成長させた。該化合物半導体機能層の構造は次のような設計とした。元基板側からノンドープＧａＮバッファー層を２０ｎｍ（図２の７）、ノンドープＧａＮを５００ｎｍ（図２の８）、Ｓｉドープ（電子濃度３×１０18／ｃｍ3）ｎ型ＧａＮを５０００ｎｍ（図２の９）、ノンドープＧａＮを５０ｎｍ、ノンドープＡｌxＧａ1-xＮ（ｘ＝０．０５）、Ｍｇドープ（正孔濃度８×１０18／ｃｍ3）ｐ型ＧａＮを８０ｎｍ（図２の１０）積層した構造とした。結晶成長後、該化合物半導体層基板は窒素ガス雰囲気下で約５００℃、１０分間熱処理し、ｐ型ＧａＮ層の活性化を行った。
次に約１００℃に加熱されたホットプレート上に厚さ５００μｍ、直径５０ｍｍの透明石英製支持基板を載せ、エレクトロンワックスを塗布溶解させた後、成長の終了した化合物半導体層基板のエピタキシャル成長面を接着面として透明石英製基板に接着した。このときエピタキシャル基板裏面から治具を介して約５ｋｇの荷重を与え、均一にエレクトロンワックスを接着剤として接着面にゆきわたらせた後、ホットプレート加熱を停止し、エレクトロンワックスを固化させ支持基板に支持された化合物半導体層基板を得た。得られた透明石英製支持基板付きの化合物半導体層基板の厚みをダイヤルゲージにより計測したところ１００６μｍであった。
次に該貼合化合物半導合基板の、支持基板を張り合わせたエピタキシャル成長面側を固定面として研磨装置にセットし、サファイア元基板側の機械研磨を約４０分間行い、約４８０μｍを除去した。続いて研磨剤及び研磨パッドを交換し、より細かい研磨砥粒を用いて２２μｍを除去した。この基板を研磨装置から外し、水で洗浄した後、王水で洗浄し、約０．５μｍ露出したＧａＮ面を化学研磨した後水洗乾燥し、化合物半導体層基板を得た。
次に直径５０ｍｍ、厚さ約５００μｍの市販の単結晶Ｓｉ基板（図３の１２）上に水素及びメタンを原料としたプラズマＣＶＤ法により厚さ約５０μｍの高抵抗絶縁性ダイヤモンド薄膜（図３の１１）を形成し、ダイヤモンド基板を得た。ダイヤモンド基板の表面を鏡面研磨し、その表面にポリイミド水溶液をスピン塗布し、上記の単結晶サファイア元基板を除去後に透明石英製支持基板を貼合した化合物半導体層を、その研磨面を接着面としてダイヤモンド基板と化合物半導体層を貼り合わせた後、約１００℃に加熱して接着すると共に、エレクトロンワックスを溶解し、石英製支持基板を取り外した。続いて窒素雰囲気炉内において約２０ｋｇの荷重を与えながら約３００℃で１時間熱処理を行ったところ、接着面の接着強度が十分な化合物半導体基板を得た。
次にｐ型ＧａＮ層表面に直径３００μｍのＡｕ／Ｎｉ電極を蒸着後、４００℃で５分間熱処理し、ｐ型オーミック電極１３を得た。次に、該化合物半導体基板の、ｐ型オーミック電極の周囲をドライエッチングにより約１０００ｎｍエッチング除去した後、王水処理し、さらに５０ｎｍエッチング除去した表面にＡｌ金属を５００ｎｍ蒸着し、ｎ型オーミック電極１４とした。これによりｎ型ＧａＮ側に接続されたアルミニウム製ｎ側オーミック電極とｐ型ＧａＮに接合されたｐ側オーミック電極とを有する、メサ型のＧａＮ／ＡｌＧａＮ製ｐｎへテロ接合ダイオードを作製した。その断面構造を図３に示す。そのダイオード電流−電圧特性を試料４個につき計測したところ図４のような特性を得た。
比較例２
実施例２において製作したＧａＮ／ＡｌＧａＮ化合物半導体層基板と同一の反応炉において同一の条件下で製造した同一構造の化合物半導体層基板を用いて、サファイア元基板の除去と高熱伝導基板の接着を行うことなく実施例１と同様の電極作製工程によりｎ型ＧａＮ側に接続されたアルミニウム製ｎ側オーミック電極とｐ型ＧａＮに接合されたｐ側オーミック電極とを有する、メサ型のＧａＮ／ＡｌＧａＮ製ｐｎへテロ接合ダイオードを作製した。その断面構造を図２に示す。そのダイオード電流−電圧特性を試料４個につき計測したところ図５のような特性を得た。
図４に示した実施例２にかかわるダイオードでは順方向バイアス側（横軸の印加電圧値＞０Ｖ）で電流値が大きく、かつ逆方向バイアス側（横軸の印加電圧値＜０Ｖ）でのリーク電流値が小さいのに対し、図５では順方向バイアス側で電流値が小さくなっている一方、逆方向バイアス側でのリーク電流は増加しており、全く同一の構造を有するメサ型へテロ接合ダイオードでありながら基板部をＣＶＤダイヤモンドとＳｉ基板に交換した化合物半導体複合基板を用いたダイオードに比べサファイア製元基板がそのまま用いられたダイオードの整流特性は十分ではないことがわかった。
実施例１に例示される本発明の実施の形態の説明図。 比較例２に示される従来技術により得られたｐｎ接合ダイオードの断面構造を示す。 実施例２に示される本発明により得られたｐｎ接合ダイオードの断面構造を示す。 実施例２に示される本発明により得られたｐｎ接合ダイオードの電流電圧特性を示す。縦軸はｐ電極とｎ電極間に流れる電流値Ｉ、単位はＡ（アンペア）であり、横軸はｐ電極とｎ電極に印加される電圧Ｖ、単位はＶ（ボルト）である。 比較例２に示される従来技術によるｐｎ接合ダイオードの電流電圧特性を示す。縦軸はｐ電極とｎ電極間に流れる電流値Ｉ、単位はＡ（アンペア）であり、横軸はｐ電極とｎ電極に印加される電圧Ｖ、単位はＶ（ボルト）である。
符号の説明
１ 単結晶半絶縁性ＧａＡｓ元基板
２ エピタキシャル結晶層
３ 支持用石英基板
４ Ｓｉ基板
５ プラズマＣＶＤ法ダイヤモンド層
６ 単結晶サファイア元基板
７ ノンドープＧａＮバッファー層
８ ノンドープＧａＮエピタキシャル層
９ Ｓｉドープｎ型ＧａＮエピタキシャル層
１０ Ｍｇドープｐ型ＧａＮエピタキシャル層
１１ プラズマＣＶＤ法ダイヤモンド層
１２ Ｓｉ基板
１３ オーミックｐ電極
１４ オーミックｎ電極

Claims (5)

  1. 次の工程を含むことを特徴とする化合物半導体基板の製造方法。
    （ア）元基板上に化合物半導体機能層をエピタキシャル成長させて得られた化合物半導体層基板のエピタキシャル成長面に支持基板を仮接着する工程。
    （イ）該元基板の全部および該元基板近傍の該化合物半導体機能層の一部を研磨により除去する工程。
    （ウ）該化合物半導体層基板の工程（イ）により露出した化合物半導体機能層に、熱伝導度が該元基板より大きい物質からなる高熱伝導基板を接着する工程。
    （エ）エピタキシャル成長面に仮接着された該支持基板を分離除去する工程。
  2. 次の工程を含むことを特徴とする化合物半導体基板の製造方法。
    （カ）元基板上に化合物半導体機能層をエピタキシャル成長させて得られた化合物半導体層基板のエピタキシャル成長面に、熱伝導度が該元基板より大きい物質からなる高熱伝導基板を接着する工程。
    （キ）該元基板の全部および該元基板近傍の該化合物半導体機能層の一部を研磨により除去する工程。
  3. 化合物半導体機能層が、Ｉｎ、ＧａおよびＡｌからなる群より選ばれる１種以上を含み、かつＮ、Ｐ、ＡｓおよびＳｂからなる群より選ばれる１種以上を含み、少なくとも２層からなる化合物半導体機能層である請求項１または２に記載の製造方法。
  4. 高熱伝導基板が、Ａｌ、Ｃｕ、Ｆｅ、Ｍｏ、Ｗ、ダイヤモンド、ＳｉＣ、ＡｌＮ、ＢＮまたはＳｉのいずれか１種以上を含む高熱伝導基板である請求項１〜３のいずれかに記載の製造方法。
  5. 請求項１〜４に記載の製造方法により製造された化合物半導体基板を用いることを特徴とする電子デバイスの製造方法。
JP2003365736A 2003-10-27 2003-10-27 化合物半導体基板の製造方法 Pending JP2005129825A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003365736A JP2005129825A (ja) 2003-10-27 2003-10-27 化合物半導体基板の製造方法
TW093132261A TW200520212A (en) 2003-10-27 2004-10-22 Method for manufacturing compound semiconductor substrate
GB0609682A GB2422489B8 (en) 2003-10-27 2004-10-25 Method for manufacturing compound semiconductor substrate
DE112004002033T DE112004002033T5 (de) 2003-10-27 2004-10-25 Verfahren zur Herstellung eines Verbindungshalbleitersubstrats
KR1020067010033A KR20060101499A (ko) 2003-10-27 2004-10-25 화합물 반도체 기판의 제조 방법
CN2004800313161A CN1871699B (zh) 2003-10-27 2004-10-25 化合物半导体基板的制造方法
PCT/JP2004/016186 WO2005041287A1 (ja) 2003-10-27 2004-10-25 化合物半導体基板の製造方法
US10/577,069 US20070082467A1 (en) 2003-10-27 2004-10-25 Method for manufacturing compound semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003365736A JP2005129825A (ja) 2003-10-27 2003-10-27 化合物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005129825A true JP2005129825A (ja) 2005-05-19
JP2005129825A5 JP2005129825A5 (ja) 2006-11-02

Family

ID=34510191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003365736A Pending JP2005129825A (ja) 2003-10-27 2003-10-27 化合物半導体基板の製造方法

Country Status (8)

Country Link
US (1) US20070082467A1 (ja)
JP (1) JP2005129825A (ja)
KR (1) KR20060101499A (ja)
CN (1) CN1871699B (ja)
DE (1) DE112004002033T5 (ja)
GB (1) GB2422489B8 (ja)
TW (1) TW200520212A (ja)
WO (1) WO2005041287A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087360A (ja) * 2008-10-01 2010-04-15 Kyoto Institute Of Technology 半導体基板の製造方法および半導体基板
JP2013191655A (ja) * 2012-03-13 2013-09-26 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2015056602A (ja) * 2013-09-13 2015-03-23 日本電信電話株式会社 半導体装置およびその製造方法
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
US10230007B2 (en) 2014-07-25 2019-03-12 Tamura Corporation Semiconductor element, method for manufacturing same, semiconductor substrate, and crystal laminate structure
JP2019096716A (ja) * 2017-11-22 2019-06-20 日本電信電話株式会社 半導体ウエハおよびその製造方法、ヘテロ接合バイポーラトランジスタおよびその製造方法
KR20200026822A (ko) * 2017-07-14 2020-03-11 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법
WO2021210047A1 (ja) 2020-04-13 2021-10-21 三菱電機株式会社 半導体素子の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
US7799599B1 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Single crystal silicon carbide layers on diamond and associated methods
JP2009143756A (ja) * 2007-12-13 2009-07-02 Shin Etsu Chem Co Ltd ＧａＮ層含有積層基板及びその製造方法並びにデバイス
JP5906001B2 (ja) * 2009-03-10 2016-04-20 昭和電工株式会社 発光ダイオード用エピタキシャルウェーハ
WO2011005444A1 (en) * 2009-06-22 2011-01-13 Raytheon Company Gallium nitride for liquid crystal electrodes
JP5684501B2 (ja) 2010-07-06 2015-03-11 昭和電工株式会社 発光ダイオード用エピタキシャルウェーハ
KR102143440B1 (ko) 2017-01-20 2020-08-11 한양대학교 산학협력단 3차원 뉴로모픽 소자 및 그 제조방법
GB202018616D0 (en) * 2020-11-26 2021-01-13 Element Six Tech Ltd A diamond assembly

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349731A (ja) * 1993-06-03 1994-12-22 Nec Corp 複合型半導体積層構造の製造方法
JPH07193294A (ja) * 1993-11-01 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JPH07226491A (ja) * 1994-01-31 1995-08-22 Philips Electron Nv 電子装置の製造方法
JPH11103125A (ja) * 1997-09-29 1999-04-13 Furukawa Electric Co Ltd:The 面発光型半導体レーザ装置の作製方法
JP2002542622A (ja) * 1999-04-21 2002-12-10 シリコン ジェネシス コーポレイション エピプロセスを用いたｓｏｉ基板の表面仕上げ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040849A (en) * 1976-01-06 1977-08-09 General Electric Company Polycrystalline silicon articles by sintering
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
DE60329576D1 (de) * 2002-01-28 2009-11-19 Nichia Corp Nitrid-halbleiterbauelement mit einem trägersubstrat und verfahren zu seiner herstellung
US6830813B2 (en) * 2003-03-27 2004-12-14 Intel Corporation Stress-reducing structure for electronic devices
US7407863B2 (en) * 2003-10-07 2008-08-05 Board Of Trustees Of The University Of Illinois Adhesive bonding with low temperature grown amorphous or polycrystalline compound semiconductors
US7547925B2 (en) * 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349731A (ja) * 1993-06-03 1994-12-22 Nec Corp 複合型半導体積層構造の製造方法
JPH07193294A (ja) * 1993-11-01 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JPH07226491A (ja) * 1994-01-31 1995-08-22 Philips Electron Nv 電子装置の製造方法
JPH11103125A (ja) * 1997-09-29 1999-04-13 Furukawa Electric Co Ltd:The 面発光型半導体レーザ装置の作製方法
JP2002542622A (ja) * 1999-04-21 2002-12-10 シリコン ジェネシス コーポレイション エピプロセスを用いたｓｏｉ基板の表面仕上げ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087360A (ja) * 2008-10-01 2010-04-15 Kyoto Institute Of Technology 半導体基板の製造方法および半導体基板
JP2013191655A (ja) * 2012-03-13 2013-09-26 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2015056602A (ja) * 2013-09-13 2015-03-23 日本電信電話株式会社 半導体装置およびその製造方法
US10230007B2 (en) 2014-07-25 2019-03-12 Tamura Corporation Semiconductor element, method for manufacturing same, semiconductor substrate, and crystal laminate structure
JP2016197737A (ja) * 2016-06-29 2016-11-24 株式会社タムラ製作所 半導体素子及びその製造方法、並びに結晶積層構造体
KR20200026822A (ko) * 2017-07-14 2020-03-11 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법
CN110892506A (zh) * 2017-07-14 2020-03-17 信越化学工业株式会社 具有高热导率的器件基板及其制造方法
KR102558905B1 (ko) * 2017-07-14 2023-07-21 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법
CN110892506B (zh) * 2017-07-14 2024-04-09 信越化学工业株式会社 具有高热导率的器件基板及其制造方法
JP2019096716A (ja) * 2017-11-22 2019-06-20 日本電信電話株式会社 半導体ウエハおよびその製造方法、ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2021210047A1 (ja) 2020-04-13 2021-10-21 三菱電機株式会社 半導体素子の製造方法
KR20220143741A (ko) 2020-04-13 2022-10-25 미쓰비시덴키 가부시키가이샤 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
WO2005041287A1 (ja) 2005-05-06
GB2422489B8 (en) 2007-03-30
US20070082467A1 (en) 2007-04-12
GB2422489B (en) 2007-03-14
DE112004002033T5 (de) 2006-09-21
GB0609682D0 (en) 2006-06-28
KR20060101499A (ko) 2006-09-25
CN1871699A (zh) 2006-11-29
CN1871699B (zh) 2012-06-27
GB2422489A (en) 2006-07-26
TW200520212A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
JP4095066B2 (ja) 窒化ガリウムベース半導体の半導体構造
JP3946427B2 (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2005129825A (ja) 化合物半導体基板の製造方法
JP4917152B2 (ja) ＩＩＩ族−窒化物のＧｅ上への形成
JP5978548B2 (ja) ダイヤモンド上の窒化ガリウム型ウェーハの製造方法
JP3914615B2 (ja) 半導体発光素子及びその製造方法
JP2011086928A (ja) 化合物半導体結晶の製造方法、電子デバイスの製造方法、および半導体基板
CN104756245A (zh) 具有提高的可靠性和工作寿命的半导体器件及其制造方法
US20060124956A1 (en) Quasi group III-nitride substrates and methods of mass production of the same
TW202231946A (zh) 紫外線發光元件用磊晶晶圓、紫外線發光元件用金屬貼合基板的製造方法、紫外線發光元件的製造方法、及紫外線發光元件陣列的製造方法
US8709950B2 (en) Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate
US8395184B2 (en) Semiconductor device based on the cubic silicon carbide single crystal thin film
JP2009190918A (ja) 窒化物半導体基板の製造方法及び窒化物半導体装置の製造方法
JP6818964B1 (ja) 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
US11087974B2 (en) Preparation of compound semiconductor substrate for epitaxial growth via non-destructive epitaxial lift-off
KR101105918B1 (ko) 질화물 반도체 소자의 제조방법
CN113871473B (zh) 一种控制范德瓦耳斯外延与远程外延生长模式的方法
CN110491778A (zh) 用于处理宽带隙半导体晶片的方法以及宽带隙半导体晶片
KR100638351B1 (ko) 반도체 기판 및 그 제조방법
JP6810017B2 (ja) 半導体ウエハの製造方法、ヘテロ接合バイポーラトランジスタの製造方法
KR102735920B1 (ko) 자기 지지 서브스트레이트의 제조 방법
CN106505095A (zh) 复合衬底及其制备方法、及外延片
KR100813561B1 (ko) 반도체 기판 및 그 제조방법
CN118471808A (zh) 一种金刚石基氮化镓hemt器件的制备方法
CN117813674A (zh) 暂时接合晶圆及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060913

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080130

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823