[go: up one dir, main page]

JP2005101367A - 高周波モジュールおよび通信機器 - Google Patents

高周波モジュールおよび通信機器 Download PDF

Info

Publication number
JP2005101367A
JP2005101367A JP2003334390A JP2003334390A JP2005101367A JP 2005101367 A JP2005101367 A JP 2005101367A JP 2003334390 A JP2003334390 A JP 2003334390A JP 2003334390 A JP2003334390 A JP 2003334390A JP 2005101367 A JP2005101367 A JP 2005101367A
Authority
JP
Japan
Prior art keywords
dielectric
frequency module
conductor
phase
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003334390A
Other languages
English (en)
Inventor
Kenji Kitazawa
謙治 北澤
Norimitsu Fukamizu
則光 深水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003334390A priority Critical patent/JP2005101367A/ja
Publication of JP2005101367A publication Critical patent/JP2005101367A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】電力増幅器による発熱を抑え、充分な放熱性を有し、電力増幅器とともに弾性表面波素子などの受動部品の搭載可能で且つ低背化が可能な高周波モジュールおよびそれを用いた通信端末を提供することにある。
【解決手段】誘電体層を積層してなる誘電体基板2表面に、電力増幅素子5と、受動部品6とを実装、搭載してなるとともに、電力増幅素子5実装部の直下の誘電体基板2内に、基板表面側から基板裏面側に貫通する放熱体9を設けてなり、誘電体層Aの厚みtに対して放熱体9の断面における最小径が3倍以上であることを特徴とする。特に、誘電体基板が、厚みが0.1mm以下の誘電体層中に、少なくとも導体層が同じ厚みで埋設された複合体Aの積層体からなり、誘電体層の厚みtが0.1mm以下であること、放熱体9の断面の最小径が0.3mm以上であること、さらには放熱体9が、導体相11と、誘電体相10との混合体からなることが望ましい。
【選択図】 図1

Description

本発明は、携帯電話等の移動体通信端末、無線LAN、WLL(Wireless Local Loop)等の通信機器に用いられる送信用の高周波モジュールに関し、特に組立工数の削減ならびに小型化を可能とした高周波モジュールに関するものである。
近年、アナログあるいはデジタル携帯電話等の移動体通信機などに使用される半導体デバイスや電子部品に対する小型化・軽量化の要望が強くなっている。中でも送信部に用いられる高周波用電力増幅器は、電力増幅用トランジスタの小型化、モジュール化が進んでおり、高周波用電力増幅器から発生する熱によって、その部品のみならず、周囲の部品の特性に影響を及ぼすために、大電力出力時に放熱性を高めることが望まれている。
また、このような高周波用電力増幅器に対する放熱対策としては、絶縁基板上に搭載された発熱性素子の直下に、絶縁基板に形成した貫通穴内に放熱体を嵌め込んだり(特許文献1)、絶縁基板に放熱用のバイアホールを設ける(特許文献2,3)ことによって、発熱性素子から発生した熱を基板の裏面に放熱させることが提案されている。
特開2001−68615 特開平9−283700号 特開2003−100989
高周波モジュールでは、小型化とともに低コスト化が求められており、その中で、高周波用電力増幅器とともに、弾性表面波素子、FBAR、アンテナスイッチ部品などの受動部品を実装搭載することも提案されているが、受動部品は、熱によって高周波特性が変化しやすいために、このような受動部品を搭載する場合には、熱の影響を最小化することが必要である。
しかしながら、特許文献1のように、放熱用金属ブロックを基板内に嵌め込む構造では、気密性を損なうことなく金属ブロックを精度よくはめ込み、また接合工程も必要となる結果、工程が煩雑となり、コストの上昇は避けられなかった。
また、特許文献2、3のように、放熱用ビアホールを設ける構造では、通常、絶縁層に形成した貫通穴に導体ペーストを充填することによって放熱用バイアホールを形成するが、貫通穴の大きさが絶縁層の厚みに対して、大きくなりすぎると、導体ペーストが貫通穴から流れ出るために、絶縁層の厚みを厚くしなければ、孔径の大きな放熱用バイアホールを形成することができないために絶縁層の厚みも大きくならざる得なかった。
その結果、モジュールの小型と高密度配線化に対応するためには、絶縁層の層数も多くする必要があるために、モジュール自体の全体厚みが厚くなってしまうために、自ずと放熱用バイアホールの口径を大きくするにも限界があった。
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、電力増幅器による発熱を抑え、充分な放熱性を有し、電力増幅器とともに弾性表面波素子などの受動部品の搭載可能で且つ低背化が可能な高周波モジュールおよびそれを用いた通信端末を提供することにある。
本発明の高周波モジュールは、誘電体層を積層してなる誘電体基板表面に、電力増幅素子と、受動部品とを実装、搭載してなるとともに、前記電力増幅素子実装部の直下の誘電体基板内に、基板表面側から基板裏面側に貫通する放熱体を設けてなり、前記誘電体層の厚みtに対して前記放熱体の断面における最小径が3倍以上であることを特徴とする。
なお、かかる高周波モジュールにおいては、前記受動部品として、弾性表面波素子、FBAR、アンテナスイッチ部品の群から選ばれる少なくとも1種を搭載する場合に好適である。
さらに、前記誘電体基板上にが、ショットキーダイオード、検波ダイオード、検波IC、APCICの群から選ばれる少なくとも1種の出力検知用部品が実装されていてもよい。
本発明の高周波モジュールによれば、前記誘電体層の厚みtが0.1mm以下であること、また、前記放熱体の断面の最小径が0.3mm以上であることが、モジュールの高密度配線化とともに、放熱性を高める上で好適である。
さらに、放熱体は、導体相と、誘電体相との混合体からなること、具体的には放熱体が、導体相を20〜80面積%、誘電体相80〜20面積%の混合体からなることが望ましい。これによって、放熱体の口径が大きくなることによって誘電体基板との熱膨張差に起因する応力の発生を抑制することができる。
また、放熱体の形状としては、前記放熱体の断面が、内部が誘電体相、周囲が導体相のドーナツ型の形状からなる、前記放熱体が、中心が導体相、周辺が導体を含有する誘電体相からなるドーナツ型形状からなる、前記放熱体が、前記誘電体相が前記導体相中に点在してなる、前記誘電体相が、前記導体相に対して平面的に点在している、前記誘電体相が、前記導体相に対して立体的に点在していることが応力の抑制を図る上で望ましい。
また、前記誘電体基板は、厚みが0.1mm以下の誘電体層中に、少なくとも導体層が同じ厚みで埋設された複合体の積層体から形成することが好適であって、同様に、前記放熱体も、厚みが0.1mm以下の放熱体層の積層体によって形成されてなることが望ましい。かかる構成によれば、このような複合体を積層することによって、あらゆる複雑な形態の回路も容易に形成することができ、製造工程の簡略化を図ることができる。
なお、上記の高周波モジュールを通信機器中に配置することによって、携帯端末等の小型化を図ることができる。
本発明の高周波モジュールによれば、電力増幅器から発生する熱をモジュール基板の背面に効率よく放散することができることから、従来よりも電力増幅器とともに、モジュール基板表面に、熱に対する特性劣化の大きい弾性表面波素子などの受動部品や出力制御回路素子を配置することが可能となる。その結果、小型で高性能な高周波モジュールを提供することができる。
しかも、誘電体層の厚みを薄くすることによって、モジュールを高密度配線化することができるとともに、モジュールの低背化を図ることができる。
以下、図面に基づいて本発明を詳細に説明する。
図1は本発明の高周波モジュールの一実施例を示す断面図である。同図に示した高周波モジュール1において、2は誘電体基板であり、3は誘電体基板2表面や内部に形成された高周波線路や電極、4は高周波線路3同士を垂直方向に接続するための垂直導体、5は基板2上に実装された電力増幅器、6は誘電体基板2上に実装された受動部品、7は誘電体基板2上に実装されたチップ抵抗やチップコンデンサ等のチップ部品、8は誘電体基板2上に実装された出力検知制御部品、9は電力増幅器5下部の誘電体基板2内に形成された放熱体、10は放熱体内に設けた誘電体相、11は放熱体内に設けた導体相、12はボンディングワイヤである。
かかる高周波モジュールにおいては、電力増幅器5の各電極(ソース・ゲート・ドレイン)と基板表面の高周波線路3とボンディングワイヤ11によって電気的に接続している。
一方、受動部品6、チップ部品7、出力検知制御部品8は、誘電体基板2上面に形成された高周波線路や電極3に半田等を用いて実装、搭載されている。
なお、誘電体基板2上面に実装、搭載された電力増幅器5や、受動部品6、チップ部品7、出力検知制御部品8は絶縁性樹脂13によって封止されている。また、高周波モジュール1は、最終的に通信機器におけるマザーボード等の外部電気回路基板14の表面に、モジュール1の裏面に形成された電極3を半田等によって実装、搭載されている。
本発明の配線基板2は、図1(b)に示すような少なくともセラミック誘電体材料を含有する誘電体層21aの一部に、金属層22aが該誘電体層21aを貫通して同じ厚みで形成されてなる複合体Aを基本成分とし、この複合体Aの積層体から構成されるものである。
かかる構造の配線基板によれば、複合体Aの誘電体層21aおよび導体層22aのパターンを変化させることによって、誘電体層21aと導体層22aとが2次元、3次元に複雑に配置された構造を形成すれることができる。
また、導体層22aは誘電体層22aを平面方向に伸びることによって平面回路となる配線導体層や電極3を形成している。また、部分的に導体層22aを厚み方向に積み上げることにより、配線導体層、電極3同士を電気的に接続する垂直導体4や、導体層22aが放熱体層としても機能できるために、これを垂直方向に積層することによって、誘電体基板2の表面から裏面まで貫通した放熱体9を形成することができる。
本発明によれば、この複合体Aからなる誘電体層の厚みtに対して放熱体9の断面における最小径Dが3倍以上、特に4倍以上、さらには5倍以上であることが重要である。これによって、電力増幅素子5からの放熱性を向上させるとともに、高周波モジュールの小型化、低背化を同時に図ることができる。特に、D/tは、4以上、特に5以上であることが望ましい。
より具体的には、誘電体層21aおよび導体層22aの焼成後の厚みは、いずれも0.1mm以下、特に10〜50μm、さらには15〜30μmの薄層によって形成されていることが望ましく、これより、複雑な導体パターンを具備する配線基板を基板厚みを薄くした状態で形成することが可能となる。また、放熱体5の直径Dは、0.3mm以上、特に0.5mm以上、さらには0.6mm以上であることが望ましい。
また、かかる構成によれば、電力増幅素子5と弾性表面波素子などの受動部品6との配置を2mm以下、特に1mm以下まで近づけることができる。
本発明によれば、上記の大口径の放熱体5を形成するにあたり、複合体Aにおける誘電体層21aと導体層22aとの配置を制御することいよって、この複合体を積層した時に、誘電体相と導体相とを混在した組織によって形成することが望ましい。これによって、導体成分と誘電体基板2との熱膨張差に起因する応力の発生を低減することができる。
例えば、導体層22aのパターン形状等を変更することで、小径の放熱体、大口径の放熱体や、断面構造がドーナツ型形状となる放熱体や平面的に誘電体相を分散させた放熱体を形成することが出来る。さらに、各複合シートで導体層22aの位置を任意に変更することによって、放熱体5内の誘電体層を立体的に点在させることが出来る。
また導体層22aは、導体相のみで構成する必要はなく、導体相と、導体、誘電体を任意の割合で混合した相の複数相をスクリーン印刷等で形成しても差し支えなく、断面構造が内部に導体相、外周部に導体、誘電体を任意の割合で混合した相にすることで、放熱体で発生する応力を抑制する構造にすることが出来る。
その具体例を以下に説明すると、放熱体9は、図1(b)に示すように、略四角形状の導体相11の中心部に、誘電体相10が基板表面から裏面まで貫通して形成されたドーナツ型形状に形成されている。これによって、中心部に位置する誘電体相7が導体相6の熱膨張を抑制し、誘電体基板2との熱膨張差による応力を緩和させることができる。
図2は、誘電体相10が導体相11中に複数形成されたものであり、平面的に誘電体相10が点在した構造となっている。これによって、誘電体相7が応力を緩和する機能をさらに増すことができる。
図3は、複合体Aに形成した誘電体層11aの位置を各層毎に変更したものであり、これにより立体的に誘電体相10が点在した構造となっている。かかる構造によれば、誘電体相7が導体相6の熱膨張を平面方向および垂直方向に均一に緩和する機能をさらに増すことができる結果、さらに応力の発生を抑制できる。
図4は、放熱体9の中心部に導体相11を配置し、その周囲に誘電体相10aを配置したものである。特に、周囲の誘電体相10aには、導体を任意の割合で混合した混合相で形成されていることが望ましい。かかる導体と誘電体の混合相は導体相11と誘電体基板2との中間的な熱膨張特性を有し、これにより、導体相11と誘電体基板2との間で発生する応力をこの誘電体相10aが緩和する機能を有する。誘電体は導体が拡散しにくく、両者の間で急激な反応がない材料組成であることが望ましい。この場合の誘電体相10a中の導体の含有割合は10〜90体積%、望ましくは20〜80体積%である。
本発明によれば、上記のように放熱体を誘電体相と導体相との混合体によって形成するにあたり、放熱体9中における誘電体成分、導体成分の全体の比率として、導体成分を20〜80体積%、誘電体成分を80〜20体積%の混合体からなることが適当である。かかる比率とすることによって、熱膨張差による応力の発生を効果的に低減することができる。
この放熱体9中の誘電体相は、誘電体基板2を形成する誘電体材料と同一材料からなることが望ましい。
本発明の高周波モジュール1における電力用増幅器5としては、例えばpn接合ゲート型電界効果型トランジスタやショットキー障壁ゲート型電界効果型トランジスタ、ヘテロ接合型電界効果型トランジスタ、pn接合ゲート型へテロ接合型電界効果型トランジスタ等が用いられる。
電力用トランジスタ5は、Au/Sn、Au/Siや半田、熱硬化型Agペースト等のダイアタッチ材により固定されるとともに電気的にも接続されており、Au等から成る太さ0.03mm程度のボンディングワイヤ10により、基板2上面に導出された接続導体4あるいは接続導体4に延設された導体層等を介して高周波線路3と電気的に接続される。
本発明の高周波モジュール1における受動部品6としては、送信、受信を切り替えるアンテナスイッチや、周波数帯を分けるダイプレクサ、周波数で送信、受信を分離するSAWデュプレクサ、FBAR(Film Bulk Acoustic Resonator)、誘電体デュプレクサ、フィルタリングするSAWバンドバスフィルタ等が用いられる。
RFICとしては、送信用IC、受信用IC、中間のダイレクトコンバージョンIC等が用いられる。
本発明の高周波モジュール1におけるチップ部品7としては、電力増幅器の整合回路やバイアス回路として使用される、表面実装型のチップ抵抗やチップコンデンサ等が用いられる。
本発明の高周波モジュール1における出力検知制御部品8としては、カプラ、検波ダイオード、温度補償回路が内蔵された自動出力制御ICやディテクタIC等が挙げられる。
本発明の高周波モジュール1における封止用の絶縁性樹脂13には例えばエポキシ系樹脂やシリコーン系樹脂などを用い、電力増幅器5のワイヤボンディング後に真空印刷や金型で絶縁性樹脂をモールドし、乾燥・硬化させることにより、電力増幅器5を封止する。
これ以外別にこれにより電力増幅器5を外部環境から保護して電気的特性の安定および防水等の信頼性を確保することができるとともに、電力増幅器5をベアチップ状態で実装することにより高周波モジュールの小型化を図ることができる。
上記のようなモジュールを製造するための基本的な方法について図5、図6をもとに説明する。まず、製造にあたり、光硬化性誘電体スラリーおよび導体ペーストを調製する。
光硬化性誘電体スラリーは、少なくとも光硬化可能なモノマーおよびセラミック誘電体材料を含有する。スラリー調製にあたっては、望ましくは、セラミック粉末に、光硬化可能なモノマーと、光重合開始剤と、有機バインダと、可塑剤とを、有機溶剤に混合し、ボールミルで混練して調製する。
光硬化成分としては、光硬化可能なモノマーや光重合開始剤などが挙げられる。光硬化可能なモノマーとしては、低温で短時間の焼成工程に対応するために、熱分解性に優れたものであることが望ましい。また、光硬化可能なモノマーは、スリップ材の塗布・乾燥後の露光によって光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、2級もしくは3級炭素を有したモノマーが好ましく、例えば少なくとも1つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレート等が挙げられる。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートも有効である。また、光開始系材料としては、ベンゾフェノン類,アシロインエステル類化合物などが挙げられる。
また、有機バインダも、光硬化可能なモノマーと同様に熱分解性が良好であることが望まれ、同時にスリップの粘性を決めるものであるため、固形分との濡れ性も考慮することが必要である。本発明によれば、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。
有機溶剤としては、エチルカルビトールアセテート、ブチルセルソルブ、3メトキシブチルアセテートの群から選ばれる少なくとも1種が挙げられる。
各成分の含有量は、セラミック粉末100質量部あたり、光硬化モノマー及び光重合開始剤を5〜20質量部、有機バインダを10〜40質量部、可塑剤を1〜5質量部、有機溶剤を50〜100質量部の割合が適当である。
一方、導体ペーストは、平均粒径が1〜3μm程度の前記導体材料の粉末に、必要に応じてセラミック材料を添加した無機成分に対して、エチルセルロース、アクリル樹脂などの有機バインダを加え、さらにジブチルフタレート、αテルピネオール、ブチルカルビトール、2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレートなどの適当な溶剤を混合し、3本ローラ等により均質に混練して調製される。
次に、上記の光硬化誘電体スラリーおよび導体ペーストを用いて以下の工程によって、複合シートを形成する。
まず、図5(a)に示すように、樹脂フィルムなどからなる光透過可能なキャリアフィルム20上に、前記導体ペーストをスクリーン印刷法などの一般的な印刷手法によって印刷、塗布して、光非透過性の所定の導体パターン層21を形成する。
次に、図5(b)に示すように、前記光硬化スラリーを、例えばドクターブレード法にて前記導体パターン層31の厚さ以上の厚さに塗布して所定の厚みで全面に塗布して光硬化セラミック層32を形成する。
そして、図5(c)に示すように、キャリアフィルム30の裏面より例えば超高圧水銀灯を光源として用いて露光を行う。この露光によって、導体パターン層31形成以外の領域の光硬化セラミック層32を光硬化させる。この露光工程においては、光硬化セラミック層32は、導体パターン層31形成以外の領域の光硬化セラミック層32では照射された光の量により裏面から一定の厚みまで光重合反応がおこり不溶化部を形成するが、導体パターン層31は紫外線を通過しないために、導体パターン層31上に形成されている光硬化セラミック層32は、光硬化可能なモノマーの光重合反応がおこらない溶化部となる。また、このときの露光量は、実質的に不溶化部の厚みが、導体パターン層31の厚みと同じになるように露光量が調整されることが望ましい。
その後、この光硬化セラミック層32全体を現像処理する。現像処理は、光硬化セラミック層32の溶化部を現像液で除去するもので、具体的には、例えば、トリエタノールアミン水溶液などを現像液として用いてスプレー現像、洗浄、乾燥を行う。この処理により、図5(d)に示すように、キャリアフィルム30上には、導体パターン層31と光硬化セラミック層32とが実質的に同一厚みで一体化した複合シートAが形成される。
なお、この複合シートAは、キャリアフィルム30から複合シートAを剥離することによって、図5(e)に示すような複合シートA単体を得ることができる。
次に、この複合シートAを用いて図1の配線基板を製造するにあたり、前記図5(a)〜(e)に従い、光硬化セラミック層32と所定のパターンの導体パターン層31が形成された複数の複合シートA1〜A14を作製する。
そして、図6(a)に示すように、これらの複合シートA1〜A14を位置あわせしながら、重ね合わせ一括して圧着することによって積層体33を形成する。また、複合シートの厚みが薄い場合には、キャリアフィルム30から剥離することなく、所定の基材表面にキャリアフィルム30が付いたまま重ね合わせ、キャリアフィルムを剥離する。その後、同じように複合シート表面に繰り返すことによって図6(b)と同様な積層体33を作製することができる。
なお、積層圧着時には、複合シートA中に含まれる有機バインダのガラス転移点以上の温度をかけながら行なうことが望ましい。また、複合シートA間に有機系接着剤を塗布して圧着してもよい。
そして、この積層体33を、所定の温度で焼成することによって、導体パターン層31によって3次元的な回路が形成された配線基板を作製することができる。なお、焼成にあたっては、作製された積層体33を脱バイ工程で、成形体中に含まれている有機バインダ、光硬化可能なモノマーを消失し、焼成工程にて窒素などの不活性雰囲気中で用いられたセラミック材料および導体材料が十分に焼成することのできる温度で焼成され、相対密度95%以上に緻密化される。
本発明における上記の配線基板において用いられるセラミック誘電体は、(1)Al、AlN、Si、SiCを主成分とする焼成温度が1100℃以上のセラミック材料、(2)少なくともSiOおよびBaO、CaO、SrO、MgOなどのアルカリ土類金属酸化物を含有する金属酸化物による混合物からなる1100℃以下、特に1050℃以下で焼成されるセラミック材料、(3)ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物からなる1100℃以下、特に1050℃以下で焼成される低温焼結性のセラミック材料の群から選ばれる少なくとも1種が選択される。
用いられる(2)の混合物や、(3)のガラス組成物としては、SiO−BaO−Al系、SiO−B系、SiO−B−Al系、SiO−Al−アルカリ金属酸化物系、さらにはこれらの系にアルカリ金属酸化物、ZnO、PbO、Pb、ZrO、TiO等を配合した組成物が挙げられる。(3)におけるセラミックフィラーとしては、Al、SiO、フォルステライト、コージェライト、ムライト、AlN、Si、SiC、MgTiO、CaTiOの群から選ばれる少なくとも1種が挙げられ、ガラスに対して20〜80質量%の割合で混合されることが望ましい。
一方、導体パターン層は、セラミック材料の焼成温度に応じて種々組み合わせられ、例えば、セラミック材料が前記(1)の場合、タングステン、モリブデン、マンガンの群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。また、低抵抗化のために、銅などとの混合物としてもよい。
セラミック材料が前記(2)の場合、銅、銀、金、アルミニウムの群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。
上記の導体材料には、セラミック材料と同時焼成する上で、セラミック材料を構成する成分を含有することが望ましい。
本発明によれば、かかる製造方法によって、図5(a)におけるキャリアフィルム30の表面に形成される導体層31と誘電体32とを図1乃至図4に示した様々なパターンに形成するだけで図1乃至図4に示した複雑な放熱体構造を形成することができる。
また、図4のように、誘電体と導体との混合体を使用する場合には、予め、誘電体と導体との混合物からなるスラリーを調製した後、図5(a)の導体層31と同様に印刷塗布すればよく、その後、導体ペーストを印刷塗布した後に、光硬化性誘電体スラリー32を塗布すればよい。
厚さ100μmのPET(ポリエチレンテレフタレート)からなる光透過可能なキャリアフィルム上に、導体ペーストをスクリーン印刷法により印刷して、厚さ20μmの電極層となる導体パターン層を形成した。尚、導体ペーストは、Ag粉末にバリウムホウ珪酸ガラス粉末と、エチルセルロース、有機溶剤として2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレートを加え3本ロールミルで混合したものを使用した。
次に、上記導体パターン層の上に、感光性スラリーをドクターブレード法により塗布乾燥し、導体パターンの存在しない場所での乾燥後の厚みが28μmとなるように光硬化セラミック層を形成した。
感光性スラリーは、セラミック原料粉末100質量部と、光硬化可能なモノマー(ポリオキシエチル化トリメチロールプロパントリアクリレート)8質量部と、有機バインダ(アルキルメタクリレート)35質量部と、可塑剤を3質量部、有機溶剤(エチルカルビトールアセテート)に混合し、ボールミルで混練して作製した。
セラミック原料粉末は、0.95モルMgTiO−0.05モルCaTiOで表される主成分100質量部に対して、BをB換算で10質量部、LiをLiCO換算で5質量部添加したものを用いた。
次に、キャリアフィルムの裏面側より光硬化セラミック層の裏面に、超高圧水銀灯(照度30mW/cm)を光源として2秒間全面露光した。そして希釈濃度2.5%のトリエタノールアミン水溶液を現像液として用いて30秒間スプレー現像を行った。この後、現像後の純水洗浄の後、乾燥を行った。
こうして、出来上がった光硬化セラミック層は、電極層上の溶化部が現像により除去され電極層が露出して、その結果、導体層と、光硬化セラミック層とが一体化した、焼成後の厚みが50μmの複合シートを作製することができた。
同様に、内部配線導体層用、表面配線導体層用、ビア導体用および放熱体用の導体パターン層を具備した、焼成後の厚みが50μmの延べ14層の複合シートを作製した。
上記のようにして作製した複合シートより、それぞれキャリアフィルムを剥離し、順番に位置合わせを行いながら、または、積層後にキャリアフィルムを剥離して、順次積層処理をおこなった。この後、プレス機を用いて、プレス圧1トン、温度60℃にて5分間プレスを行い、積層体を圧着した。その後、大気中で300℃、4時間脱バインダ処理をした後、900℃大気中で6時間焼成を行い、モジュール基板を作製した。
次に、このモジュール基板の表面に、半田を印刷後、チップ部品と弾性表面波素子をリフロー炉にて半田実装した後、銀ペーストを塗布し電力増幅素子を実装し、電力増幅素子に対して金ワイアでボンディングを行った。その後、エポキシ系樹脂を用いて樹脂封止を行った。なお、弾性表面波素子と電力増幅素子とは、最小距離Lが1mmとなるように離間させた。
なお、放熱体の構造として、断面における形状が最小径が0.1〜1mmの放熱体の構造を変えた配線基板を用意した。図1乃至図3において、誘電体相は、直径が0.03mmの大きさで点在させた。また図4の放熱体においては、直径が0.05〜0.2mmの導体を中心におき、その周囲に直径が0.1〜0.8mmの誘電体と導体との混合体からなる誘電体相を設けた。これにバイアス電圧3.4V、リファレンス電圧を2.85V印加し、電力増幅素子からの出力が28dBmとなるように入力電力を加えた。この条件で、配線基板の裏面温度および弾性表面波素子表面の温度を熱電対で計測した。さらに、この配線基板を−40℃から+125℃の温度サイクル試験にて1000サイクルを行い、試験後の放熱体やその周辺のクラックの有無、気密性の不良がないか検査し、不良の発生数を表1に示した。
Figure 2005101367
表1より、放熱体の最小径が誘電体層の厚みの3倍以上とすることによって、良好な放熱性とともに、モジュールの低背化を図ることができた。また、放熱体を誘電体相と導体相との混合相によって形成することによって、モジュールの信頼性を高めることができた。
本発明の高周波モジュールの一例を示す(a)概略断面図,(b)複合体の概略断面図、(c)放熱体の構造を説明するためのx1−x1概略平面図である。 本発明の高周波モジュールにおける放熱体の他の構造を示す概略平面図である。 本発明の高周波モジュールにおける放熱体のさらに他の構造を示す(a)概略断面図と、(b)x2−x2概略平面図である。 本発明の高周波モジュールにおける放熱体のさらに他の構造を示す(a)概略断面図と、(b)x3−x3概略平面図である。 本発明の高周波モジュールの製造工程を説明するための工程図である。 本発明の高周波モジュールの製造工程を説明するための工程図である。
符号の説明
1・・・高周波モジュール
2・・・誘電体基板
3・・・高周波線路
4・・・垂直導体
5・・・電力増幅素子
6・・・受動部品
7・・・チップ部品
8・・・出力検知制御部品
9・・・放熱体
10・・誘電体相
11・・金属相
12・・ボンディングワイヤ
13・・絶縁性樹脂
14・・外部回路基板

Claims (16)

  1. 誘電体層を積層してなる誘電体基板表面に、電力増幅素子と、受動部品とを実装、搭載してなるとともに、前記電力増幅素子実装部の直下の誘電体基板内に、基板表面側から基板裏面側に貫通する放熱体を設けてなり、前記誘電体層の厚みtに対して前記放熱体の断面における最小径が3倍以上であることを特徴とする高周波モジュール。
  2. 前記受動部品は、弾性表面波素子、FBAR、アンテナスイッチ部品の群から選ばれる少なくとも1種であることを特徴とする請求項1、2、4記載の高周波モジュール。
  3. 前記誘電体基板上に、さらにショットキーダイオード、検波ダイオード、検波IC、APCICの群から選ばれる少なくとも1種の出力検知用部品が実装されてなることを特徴とする請求項1記載の高周波モジュール。
  4. 前記誘電体層の厚みtが0.1mm以下であることを特徴とする請求項1記載の高周波モジュール。
  5. 前記放熱体の断面の最小径が0.3mm以上である請求項1記載の高周波モジュール。
  6. 前記放熱体が、導体相と、誘電体相との混合体からなることを特徴とする請求項1記載の高周波モジュール。
  7. 前記放熱体が、導体相を20〜80面積%、誘電体相80〜20面積%の混合体からなることを特徴とする請求項6記載の高周波モジュール。
  8. 前記放熱体の断面が、内部が誘電体相、周囲が導体相のドーナツ型の形状からなることを特徴とする請求項6記載の高周波モジュール。
  9. 前記放熱体が、中心が導体相、周辺が導体を含有する誘電体相からなるドーナツ型形状からなることを特徴とする請求項6記載の高周波モジュール。
  10. 前記放熱体が、前記誘電体相が前記導体相中に点在してなることを特徴とする請求項6記載の高周波モジュール。
  11. 前記誘電体相が、前記導体相に対して平面的に点在していることを特徴とする請求項6記載の高周波モジュール。
  12. 前記誘電体相が、前記導体相に対して立体的に点在していることを特徴とする請求項6記載の高周波モジュール。
  13. 前記受動部品として、少なくとも弾性表面波素子を搭載してなり、前記電力増幅器と、前記弾性表面波素子との最短距離が2mm以下であることを特徴とする請求項1乃至請求項12記載の高周波モジュール。
  14. 前記放熱体が、厚みが0.1mm以下の放熱体層の積層体によって形成されてなることを特徴とする請求項1記載の高周波モジュール。
  15. 前記誘電体基板が、厚みが0.1mm以下の誘電体層中に、少なくとも導体層が同じ厚みで埋設された複合体の積層体からなることを特徴とする請求項1記載の高周波モジュール。
  16. 前記請求項1乃至請求項15のうち、いずれか記載の高周波モジュールを具備する通信機器。
JP2003334390A 2003-09-25 2003-09-25 高周波モジュールおよび通信機器 Pending JP2005101367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003334390A JP2005101367A (ja) 2003-09-25 2003-09-25 高周波モジュールおよび通信機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003334390A JP2005101367A (ja) 2003-09-25 2003-09-25 高周波モジュールおよび通信機器

Publications (1)

Publication Number Publication Date
JP2005101367A true JP2005101367A (ja) 2005-04-14

Family

ID=34462093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003334390A Pending JP2005101367A (ja) 2003-09-25 2003-09-25 高周波モジュールおよび通信機器

Country Status (1)

Country Link
JP (1) JP2005101367A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093699B2 (en) * 2004-12-22 2012-01-10 Sanyo Electric Co., Ltd. Circuit device with circuit board and semiconductor chip mounted thereon
US8344490B2 (en) * 2005-02-18 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device having a high frequency electrode positioned with a via hole
JP2016500485A (ja) * 2012-12-21 2016-01-12 エプコス アクチエンゲゼルシャフトEpcos Ag コンポーネントキャリア及びコンポーネントキャリアアセンブリ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093699B2 (en) * 2004-12-22 2012-01-10 Sanyo Electric Co., Ltd. Circuit device with circuit board and semiconductor chip mounted thereon
US8344490B2 (en) * 2005-02-18 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device having a high frequency electrode positioned with a via hole
US9076789B2 (en) 2005-02-18 2015-07-07 Socionext Inc. Semiconductor device having a high frequency external connection electrode positioned within a via hole
JP2016500485A (ja) * 2012-12-21 2016-01-12 エプコス アクチエンゲゼルシャフトEpcos Ag コンポーネントキャリア及びコンポーネントキャリアアセンブリ
US10021776B2 (en) 2012-12-21 2018-07-10 Epcos Ag Component carrier and component carrier arrangement
JP2018139317A (ja) * 2012-12-21 2018-09-06 エプコス アクチエンゲゼルシャフトEpcos Ag コンポーネントキャリア及びコンポーネントキャリアアセンブリ

Similar Documents

Publication Publication Date Title
JP2005101368A (ja) 配線基板
JP2005101367A (ja) 高周波モジュールおよび通信機器
JP4044830B2 (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP2005216999A (ja) 多層配線基板、高周波モジュールおよび携帯端末機器
JP4061188B2 (ja) 複合シートの製造方法および積層体の製造方法
JP2005217580A (ja) 高周波モジュール
KR20080058987A (ko) 반도체 패키지 및 그 제조방법
JP4737958B2 (ja) セラミック回路基板の製造方法
JP4493399B2 (ja) 複合シート及び積層部品の製造方法
JP2001044644A (ja) 多層回路基板およびその製法
JP2005217579A (ja) 高周波電力増幅モジュール及び携帯端末機器
JP2005044925A (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP2004296543A (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP4072046B2 (ja) 複合シートの製造方法および積層部品の製造方法
JP5280995B2 (ja) 電子装置の製造方法
JP2005072500A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JPH10289822A (ja) 電子部品及びウエハ
JP3563577B2 (ja) 電子部品表面実装用基板
JP4922616B2 (ja) 配線基板とその製造方法
JP2005243785A (ja) 高周波モジュールおよび携帯端末機器
JP4072045B2 (ja) 複合シートの製造方法および積層部品の製造方法
JP4550560B2 (ja) 感光性材料、感光性シート、およびそれを用いた多層回路基板の製造方法
JPH09186458A (ja) セラミック基板及びその製造方法並びに分割回路基板
JP2005136007A (ja) 複合シート、並びに積層部品の製造方法
JP2004063703A (ja) セラミック多層回路基板及びその製造方法