[go: up one dir, main page]

JP2005217580A - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP2005217580A
JP2005217580A JP2004019475A JP2004019475A JP2005217580A JP 2005217580 A JP2005217580 A JP 2005217580A JP 2004019475 A JP2004019475 A JP 2004019475A JP 2004019475 A JP2004019475 A JP 2004019475A JP 2005217580 A JP2005217580 A JP 2005217580A
Authority
JP
Japan
Prior art keywords
layer
conductor
dielectric
frequency module
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004019475A
Other languages
English (en)
Inventor
Yoshihiro Miyawaki
義宏 宮脇
Norimitsu Fukamizu
則光 深水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004019475A priority Critical patent/JP2005217580A/ja
Publication of JP2005217580A publication Critical patent/JP2005217580A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】小型化、低背化及び高機能が可能で、かつ前記SAWフィルタにおける寄生インダクタンスを低減し、SAWフィルタの低周波側減衰特性が劣化するのを防止した高周波モジュールを提供する。
【解決手段】複数の誘電体層を積層してなる誘電体基板2の表面および内部に導体回路層3および垂直導体4が形成されてなる多層配線基板1上に、弾性表面波フィルタ素子5を実装、搭載してなる高周波モジュールにおいて、誘電体基板2内部または裏面に平面状のグランド電極14が形成され、且つ誘電体基板2表面にフィルタ用グランド電極8.9が形成されており、グランド電極8,9と、フィルタ用グランド電極14とを、最小径0.3mm以上の導体柱16、17によって接続したことを特徴とし、特に多層配線基板1を、誘電体層と、誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層xの積層体によって形成する。
【選択図】図1

Description

本発明は携帯型情報端末機、無線LAN、WLL(Wireless Local Loop)等の電子機器・電子装置等に用いられる、小型・高性能かつ低価格な高周波モジュールに関するものである。
これまでの多層配線基板は、誘電体層となるガラス粉末やセラミック粉末を用いてドクターブレード法などによって誘電体グリーンシートを作製し、このシートにNCパンチや金型などで貫通孔を形成した後、貫通穴内に導電性ペーストを充填しビア導体を形成するとともに、シート表面に導体ペーストを用いて印刷形成し、その後、これらのシートを複数積層した後、焼成することによって作製される。この時、ビア導体の直径は、導体ペーストの抜けを防止するために、ビア導体の直径は、グリーンシート厚みの2倍以下に設計されるのが一般的である。
図7に、従来の方法によって作製された高周波モジュールの(a)外観図と(b)断面図、及び(c)平面図を示す。図7に示す従来の高周波モジュールにおいては、誘電体基板401の表面には弾性表面波(SAW)フィルタ402を実装するために、入力線路403、出力線路404が形成され、入力線路403は、SAWフィルタ402の入力端子407と接続され、出力線路404は、出力端子408と接続される。また、この入力線路403、出力線路404と隣接してグランド端子409が形成され、SAWフィルタ402のグランドと接続される。また、誘電体基板401の裏面には、グランド電極が405が形成されており、このグランド電極405と、グランド端子409とは、誘電体基板401を貫通するビア導体406によって電気的に接続される(特許文献1参照)。
特開平9−181450号
かかる高周波モジュールにおいては、携帯電話等の移動体通信機の普及などにより、小型・低背化、高機能化が強く要求されるようになり、シートの厚みを薄くすることで内層されるキャパシタンスの小型化や製品高さの低背化、及び高機能化を行い、市場の要求に対応してきた。
また、上記SAWフィルタを含む回路は、図6に示すように、SAWフィルタ308は、グランドに接続された弾性表面波共振子のグランド間に発生する寄生インダクタンス309の影響により、通過帯域に対して低周波側の減衰極が低くなり、減衰特性が劣化するという特性を持つ。
そこで、従来技術において、小型化、低背化を図るためには、多層配線基板を構成する誘電体層401の厚みを薄くすることが必要であるが、その結果、その誘電体層401に形成するビア導体406の直径を小さくせざるを得なくなる。例えば、誘電体層を形成するためのグリーンシートの厚みを0.05mmとすると、ビア導体の直径の適用範囲は、0.1mm以下となってしまう。
その結果、多層配線基板を用いた高周波モジュールにおいて、小型化、低背化を実施していった場合、ビア導体406の直径が小さくなり、SAWフィルタとグランド間に発生する寄生インダクタンス309がより大きくなるため、SAWフィルタの低周波側減衰特性が更に劣化してしまうという問題があった。
従って、本発明は上記従来技術における問題点を除去し、小型化、低背化及び高機能が可能で、かつ前記SAWフィルタにおける寄生インダクタンスを低減し、SAWフィルタの低周波側減衰特性が劣化するのを防止した高周波モジュールを提供することを目的とする。
本発明の高周波モジュールは、複数の誘電体層を積層してなる誘電体基板の表面および内部に導体回路層および垂直導体が形成されてなる多層配線基板上に、弾性表面波フィルタ素子(以下、SAWフィルタという場合がある。)を実装、搭載してなる高周波モジュールにおいて、前記誘電体基板内部または裏面に平面状のグランド電極が形成され、且つ誘電体基板表面にフィルタ用グランド電極が形成されており、前記グランド電極と、前記フィルタ用グランド電極とを、最小径0.3mm以上の導体柱によって接続したことを特徴とするものである。
このように、グランド電極と、フィルタ用グランド電極とを、非常に太い最小径0.3mm以上の導体柱によって接続することによって、SAWフィルタに対する寄生インダクタンスを小さくすることができる。
また、前記フィルタ用グランド電極が、一対の電極として形成されており、前記導体柱によって前記一対の電極が電気的に接続されていることによって、入出力端子間の結合を抑制し、アイソレーション特性の改善を図ることができる。
なお、SAWフィルタを用いてデュプレクサを構成した場合も、同様な効果が得られる。
また、誘電体基板の内部および表面には、少なくとも2つの周波数帯域を分波するための分波回路、高周波電力増幅器、方向性結合器、RFIC(Radio Frequency Integrated Circuit)のうち、少なくとも1つを具備してなることによって、より高機能のモジュールを形成することができる。
さらに、前記誘電体層1層の厚みを0.05mm以下とすることによって、高周波モジュールの低背化を図ることができ、特に本発明においては、多層配線基板の全体厚みを0.2〜1.0mmにすることも可能である。
また、前記導体柱が、厚さが0.05mm以下の誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が該誘電体層を貫通して埋め込まれた複合層との積層体によって形成してなることが望ましい。
なお、前記誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層は、(a)光透過可能なキャリアフィルム表面に、少なくとも金属粉末材料と、有機バインダとを含む導体ペーストによって、光非透過性の所定の導体パターン層を形成する工程と、(b)前記導体パターン層を形成したキャリアフィルム上に、少なくとも光硬化可能なモノマー、光重合開始剤、および誘電体材料を含有する光硬化スラリーを、前記導体パターン層の厚さ以上の厚さに塗布して光硬化誘電体層を形成する工程と、(c)前記キャリアフィルムの裏面より、光を照射して前記導体パターン層形成以外の領域の光硬化誘電体層を光硬化し、現像液を付与して、前記光硬化誘電体層の前記導体パターン層表面を含む非光硬化部を溶化、除去して、複合層を形成する工程と、(d)この複合層を焼成する工程と、経て形成されたものであることが望ましい。
本発明の携帯端末機器によれば、上記SAWフィルタを搭載した高周波モジュールを用いることで、小型化、薄型化を図ることができる。
本発明によれば、多層配線基板上にSAWフィルタを搭載した高周波モジュールであって、前記誘電体基板に形成されたグランド電極とSAWフィルタのグランド端子を最小径0.3mm以上の導体柱によって接続しているため、誘電体多層基板の小型化・高機能化を図りつつ、SAWフィルタとグランド間に発生する寄生インダクタンス小さくすることが可能になり、SAWフィルタの低域側減衰特性の劣化を低減することが出来るとともに、高周波モジュールの小型化、低背化、さらには携帯端末機器の小型化、薄型化を図ることができる。
以下、本発明を添付図面に基づいて詳細に説明する。
図1は、本発明の高周波モジュールの一例を説明するためのもので、(A)概略斜視図、(b)A−A´断面図、(c)SAWフィルタ実装部の概略平面図である。この高周波モジュールAは、多層配線基板1は、複数の誘電体層2a1〜2anを積層してなる誘電体基板2の表面および内部に平面回路層3と、平面回路層3同士を垂直方向に接続する垂直導体4が形成されている。
かかる誘電体基板2の表面には、SAWフィルタ5を実装する実装部が設けられており、基板表面に、入力線路6および出力線路7が形成され、さらにこの入力線路6、出力線路7と隣接して一対のフィルタ用グランド電極8、9が形成されている。
そして、この実装部にSAWフィルタ5を実装し、SAWフィルタ5の入力端子10、出力端子11とが、入力線路6および出力線路7と、また、SAWフィルタ5のグランド端子12、12と一対のフィルタ用グランド電極8、9とがそれぞれ半田などの導電性接着材13によって接続されている。一方、誘電体基板2の裏面には、グランド電極14が一面に被着形成されている。
本発明によれば、上記フィルタ用グランド電極8,9を、それぞれ誘電体基板2の裏面のグランド電極14と、最小径が0.3mm以上の導体柱15、16によって接続してなることが重要である。従来のようなビア導体に比較して、最小径が0.3mm以上の導体柱によって接続することによって、SAWフィルタ5における寄生インピーダンスを小さくすることができる。
図2は本発明の構造による効果を示したSAWフィルタの特性図である。従来構造に基づき、フィルタ用グランド電極8,9と、それぞれ誘電体基板2の裏面のグランド電極14とを直径が0.1mmビア導体によって接続した場合のフィルタ特性曲線(a)に対し、本発明により断面が0.7×0.5mmの導体柱によって接続した場合のフィルタ特性曲線(b)の方が、通過帯域より低周波側の減衰特性を更に改善していることが判る。
図1の高周波モジュールにおいては、フィルタ用グランド電極8,9は、それぞれ誘電体基板2の裏面のグランド電極14と、最小径が0.3mm以上の導体柱15、16によって接続したが、図3の(a)平面図および(b)断面図に示すように、導体柱15,16を一体化した導体柱17とし、この導体柱17によって、フィルタ用グランド電極8,9をも電気的に接続するように導体柱17を配置形成することが望ましい。
かかる構造においては、フィルタ用グランド電極8,9を連結する導体柱17で接続されているために寄生インダクタンスはさらに小さくすることができる。しかも、誘電体基板2表面の入力線路6および出力線路7とは、この導体柱17によって、遮断された配置となるために、入力線路6と出力線路7との間、およびSAWフィルタ5における入力端子8と出力線路9との間のアイソレーション特性を改善することもできる。
本発明において、図1、図3に示したような導体柱15、16、17は、その最小径が0.3mm以上、特に0.5mm以上であることが望ましい。また、高周波モジュールの小型化、低背化を図る上で、誘電体基板5を形成する誘電体層1層の厚みは、50μm以下、特に40μm以下であることが望ましい。
本発明における上記の多層配線基板1において、誘電体基板2は、(1)Al、AlN、Si、SiCを主成分とする焼成温度が1100℃以上のセラミック材料、(2)少なくともSiOおよびBaO、CaO、SrO、MgOなどのアルカリ土類金属酸化物を含有する金属酸化物による混合物からなる1100℃以下、特に1050℃以下で焼成されるセラミック材料、(3)ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物からなる1100℃以下、特に1050℃以下で焼成される低温焼結性のセラミック材料の群から選ばれる少なくとも1種が選択される。
用いられる(2)の混合物や、(3)のガラス組成物としては、SiO−BaO−Al系、SiO−B系、SiO−B−Al系、SiO−Al−アルカリ金属酸化物系、さらにはこれらの系にアルカリ金属酸化物、ZnO、PbO、Pb、ZrO、TiO等を配合した組成物が挙げられる。(3)におけるセラミックフィラーとしては、Al、SiO、フォルステライト、コージェライト、ムライト、AlN、Si、SiC、MgTiO、CaTiOの群から選ばれる少なくとも1種が挙げられ、ガラスに対して20〜80質量%の割合で混合されることが望ましい。
一方、端子電極や、平面回路層、垂直導体は、セラミック材料の焼成温度に応じて種々組み合わせられ、例えば、セラミック材料が前記(1)の場合、タングステン、モリブデン、マンガンの群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。また、低抵抗化のために、銅などとの混合物としてもよい。セラミック材料が前記(2)の場合、銅、銀、金、アルミニウムの群から選ばれる少なくとも1種を主成分とする導体材料が好適に用いられる。上記の導体材料には、セラミック材料と同時焼成する上で、セラミック材料を構成する成分を含有することが望ましい。
次に、上記の高周波モジュールを製造する方法について説明する。
前述したように、1層あたりの厚みが50μm以下の薄い誘電体層2aに対して、最小径が0.3mm以上の導体柱15、16、17を形成することは従来法では困難である。それは、誘電体層2aを形成するグリーンシートに導体柱の大きさの貫通穴を形成し、その貫通穴に導体ペーストを充填しても貫通穴が大きいために導体ペーストを貫通穴内に保持できないためである。
そこで、本発明によれば、誘電体基板2を、誘電体層2aに対して、該誘電体層2aと実質的に同一厚みからなる導体層18が誘電体層2aを貫通して埋め込まれた複合層xを形成し、この複合層xの積層体によって多層配線基板1を形成することが望ましい。この場合、誘電体基板2の表面に形成した入力用電極6、出力用電極7、フィルタ用グランド電極8、9の露出面は、誘電体層2aの表面と同一平面に形成されている。
単一の複合層xは、例えば以下の方法で作製することができる。図4に、前述の複合層xの工法を示す。図4によれば、(a)光透過可能なキャリアフィルム100表面に、導体ペーストによって光非透過性の所定のパターンの導体パターン層101を形成し、(b)その上に、光硬化スラリーを導体パターン層101の厚さ以上の厚さに塗布して光硬化セラミック層102を形成した後、(c)キャリアフィルム100の裏面より、光を照射して、導体パターン層101形成以外の領域の光硬化セラミック層102を光硬化させ、(d)現像して、(e)光硬化セラミック層102と導体パターン層101からなる複合層xを作製する。そして、この複合層xを積層して、平面の導体層とビア導体による3次元的な回路を形成する。その後、これを焼成することによって、図1、3で示したような導体柱を有する多層配線基板1を形成することができる。
なお、誘電体基板2の底面に一面に形成されたグランド電極14は、焼成後の多層配線基板1の裏面に導体ペーストを印刷塗布して焼き付けるか、または焼成前の複合層xの積層体の裏面に導体ペーストを塗布して同時焼成して形成することもできる。
また、多層配線基板1の表面に形成された各種導体層表面には、半田との濡れ性を改善するために、ニッケル、金などのメッキ層が1〜3μmの厚みで形成される。
上記工法において、用いられる光硬化スラリーは、望ましくは、セラミック粉末に、光硬化可能なモノマーと、光重合開始剤と、有機バインダと、可塑剤とを、有機溶剤に混合し、ボールミルで混練して調製する。
光硬化可能なモノマーとしては、低温で短時間の焼成工程に対応するために、熱分解性に優れたものであることが望ましい。また、光硬化可能なモノマーは、スリップ材の塗布・乾燥後の露光によって光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、2級もしくは3級炭素を有したモノマーが好ましく、例えば少なくとも1つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレート等が挙げられる。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートも有効である。また、光開始系材料としては、ベンゾフェノン類,アシロインエステル類化合物などが挙げられる。
また、有機バインダも、光硬化可能なモノマーと同様に熱分解性が良好であることが望まれ、同時にスリップの粘性を決めるものであるため、固形分との濡れ性も考慮することが必要である。本発明によれば、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。
有機溶剤としては、エチルカルビトールアセテート、ブチルセルソルブ、3メトキシブチルアセテートの群から選ばれる少なくとも1種が挙げられる。
各成分の含有量は、セラミック粉末100質量部あたり、光硬化モノマー及び光重合開始剤を5〜20質量部、有機バインダを10〜40質量部、可塑剤を1〜5質量部、有機溶剤を50〜100質量部の割合が適当である。
また、導体パターン層101を形成するための導体ペーストは、平均粒径が1〜3μm程度の前記導体材料の粉末に、必要に応じてセラミック材料を添加した無機成分に対して、エチルセルロース、アクリル樹脂などの有機バインダを加え、さらにジブチルフタレート、αテルピネオール、ブチルカルビトール、2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレートなどの適当な溶剤を混合し、3本ローラ等により均質に混練して調製される。
図5は、本発明の高周波モジュールの他の例を示す断面図である。この高周波モジュールにおいては、誘電体基板2内に分波回路18を、また表面に高周波電力増幅器19を備えている。前記のような複数の機能を多層配線基板1に同時に具備することで、より高機能な高周波モジュールがコンパクトに形成できる。また分波回路18と高周波電力増幅器19は、いずれか一方を具備するものであってもよいし、また、それ以外の高周波回路、例えば方向性結合器などを具備していてもよい。
また、図1,3において、グランド電極14は誘電体基板2の裏面に一面に形成したものであったが、このグランド電極14は、誘電体基板2の内部に部分的に形成していてもよい。この場合、グランド電極14を誘電体層に対して部分的に形成した複合層xを形成して他の複合層xと積層して形成することができる。
なお、高周波モジュール1の各種表面には表面に形成された多層配線基板1上の部品を樹脂20にてモールドすることで信頼性を向上することができる。
厚さ100μmのPET(ポリエチレンテレフタレート)からなる光透過可能なキャリアフィルム上に、導体ペーストをスクリーン印刷法により印刷して、最小径が0.3mm以上の厚さ20μmの導体柱を形成する導体層を形成した。用いた導体ペーストは、Ag粉末にバリウムホウ珪酸ガラス粉末と、エチルセルロース、有機溶剤として2・2・4−トリメチル−3・3−ペンタジオールモノイソブチレートを加え3本ロールミルで混合したものを使用した。
次に、上記導体層の上に、感光性スラリーをドクターブレード法により塗布乾燥し、導体層の存在しない場所での乾燥後の厚みが28μmとなるように光硬化セラミック層を形成した。
感光性スラリーは、セラミック原料粉末100質量部と、光硬化可能なモノマー(ポリオキシエチル化トリメチロールプロパントリアクリレート)8質量部と、有機バインダ(アルキルメタクリレート)35質量部と、可塑剤を3質量部、有機溶剤(エチルカルビトールアセテート)に混合し、ボールミルで混練して作製した。
セラミック原料粉末は、0.95モルMgTiO−0.05モルCaTiOで表される主成分100質量部に対して、BをB換算で10質量部、LiをLiCO換算で5質量部添加したものを用いた。
次に、キャリアフィルムの裏面側より光硬化セラミック層の裏面に、超高圧水銀灯(照度30mW/cm)を光源として2秒間全面露光した。そして希釈濃度2.5%のトリエタノールアミン水溶液を現像液として用いて30秒間スプレー現像を行った。この後、現像後の純水洗浄の後、乾燥を行った。
こうして、出来上がった光硬化セラミック層は、導体層上の溶化部が現像により除去され電極層が露出して、その結果、厚みが20μmの導体層と、厚みが20μmの光硬化セラミック層とが一体化した複合層を作製することができた。
同様に、導体柱を具備した他の複合層、グランド電極、入力用電極、出力用電極等をそれぞれ有する導体層を具備した、延べ50層の複合層を作製した。
上記のようにして作製した複合層より、それぞれキャリアフィルムを剥離し、順番に位置合わせを行いながら、積層を行い、導体柱を含む3次元的に回路を形成した。この後、プレス機を用いて、プレス圧1トン、温度60℃にて5分間プレスを行い、積層体を圧着した。その後、この積層体の裏面に前記導体ペーストを印刷塗布してグランド電極を形成した。
その後、この積層成形体を大気中で300℃で4時間で脱バインダ処理した後、900℃大気中で6時間焼成を行い、多層配線基板を作製した。
作製した多層配線基板に対して、SAWフィルタを半田実装し、SAWフィルタの特性を測定し、その結果を図2に示した。
また、比較例として、従来のグリーンシート法に従い、上記のセラミック組成物を用いて形成したグリーンシートに直径が0.1mmの貫通穴を形成し、導体ペーストを充填してビア導体を形成するとともに、グランド電極や、入力用電極、出力用電極などの導体ペーストを印刷塗布し、これを積層後、上記焼成条件で焼成した。そして、上記と同様にしてSAWフィルタの特性を測定し、その結果を図2に示した。
その結果、本発明の高周波モジュールは、従来の高周波モジュールに比較して、SAWフィルタの減衰特性を改善することができた。
本発明の高周波モジュールの一例を説明するための(a)概略斜視図と、(b)A−A‘断面図、(c)SAWフィルタ実装部の平面図を示す。 本発明の高周波モジュールと、従来の高周波モジュールにおけるSAWフィルタ特性を示す図である。 本発明の高周波モジュールの他の例におけるSAWフィルタ実装部の平面図を示す。 複合層の製造工程を説明するための工程図である。 本発明の高周波モジュールの他の例の概略断面図を示す。 SAWフィルタを含む回路図を示す。 従来の高周波モジュールの例の(a)概略斜視図と、(b)B−B‘断面図、(c)SAWフィルタ実装部の平面図を示す。
符号の説明
1 多層配線基板
2 誘電体基板
3 平面回路層
4 垂直導体
5 SAWフィルタ
6 入力線路
7 出力線路
8,9 フィルタ用グランド電極
10 入力端子
11 出力端子
12 グランド端子
13 導電性接着材
14 グランド電極
15、16、17 導体柱

Claims (9)

  1. 複数の誘電体層を積層してなる誘電体基板の表面および内部に導体回路層および垂直導体が形成されてなる多層配線基板上に、弾性表面波フィルタ素子を実装、搭載してなる高周波モジュールにおいて、前記誘電体基板内部または裏面に平面状のグランド電極が形成され、且つ誘電体基板表面にフィルタ用グランド電極が形成されており、前記グランド電極と、前記フィルタ用グランド電極とを、最小径0.3mm以上の導体柱によって接続したことを特徴とする高周波モジュール。
  2. 前記フィルタ用グランド電極が、一対の電極として形成されており、前記導体柱によって前記一対の電極が電気的に接続されていることを特徴とする請求項1記載の高周波モジュール。
  3. 前記弾性表面波フィルタ素子を用いてデュプレクサを構成したことを特徴とする請求項1または請求項2記載の高周波モジュール。
  4. 誘電体基板の内部および表面に、少なくとも2つの周波数帯域を分波するための分波回路、高周波電力増幅器、方向性結合器、RFICのうち、少なくとも1つを具備してなることを特徴とする請求項1乃至請求項3のいずれか記載の高周波モジュール。
  5. 前記誘電体層1層の厚みが0.05mm以下であることを特徴とする請求項1乃至請求項4のいずれか記載の多層配線基板。
  6. 前記導体柱が、厚さが0.05mm以下の誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が該誘電体層を貫通して埋め込まれた複合層との積層体によって形成してなることを特徴とする請求項1乃至請求項5のいずれか記載の高周波モジュール。
  7. 前記多層配線基板の全体厚みが0.2〜1.0mmであることを特徴とする請求項1乃至請求項6のいずれか記載の高周波モジュール。
  8. 前記誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層が、
    (a)光透過可能なキャリアフィルム表面に、少なくとも金属粉末材料と、有機バインダとを含む導体ペーストによって、光非透過性の所定の導体パターン層を形成する工程と、(b)前記導体パターン層を形成したキャリアフィルム上に、少なくとも光硬化可能なモノマー、光重合開始剤、および誘電体材料を含有する光硬化スラリーを、前記導体パターン層の厚さ以上の厚さに塗布して光硬化誘電体層を形成する工程と、
    (c)前記キャリアフィルムの裏面より、光を照射して前記導体パターン層形成以外の領域の光硬化誘電体層を光硬化し、現像液を付与して、前記光硬化誘電体層の前記導体パターン層表面を含む非光硬化部を溶化、除去して、複合層を形成する工程と、
    (d)この複合層を焼成する工程と、
    を形成されたものである請求項1乃至請求項7のいずれか記載の多層配線基板。
  9. 前記請求項1乃至請求項8のいずれか記載の高周波モジュールを搭載したことを特徴とする携帯端末機器。
JP2004019475A 2004-01-28 2004-01-28 高周波モジュール Pending JP2005217580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004019475A JP2005217580A (ja) 2004-01-28 2004-01-28 高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004019475A JP2005217580A (ja) 2004-01-28 2004-01-28 高周波モジュール

Publications (1)

Publication Number Publication Date
JP2005217580A true JP2005217580A (ja) 2005-08-11

Family

ID=34903677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004019475A Pending JP2005217580A (ja) 2004-01-28 2004-01-28 高周波モジュール

Country Status (1)

Country Link
JP (1) JP2005217580A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129459A (ja) * 2005-11-02 2007-05-24 Murata Mfg Co Ltd 多層基板モジュール
WO2007088683A1 (ja) * 2006-02-02 2007-08-09 Murata Manufacturing Co., Ltd. フィルタ装置
JPWO2007138844A1 (ja) * 2006-05-30 2009-10-01 株式会社村田製作所 弾性波装置
US8344490B2 (en) * 2005-02-18 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device having a high frequency electrode positioned with a via hole
CN103346753A (zh) * 2013-06-14 2013-10-09 扬州大学 声表面波器件芯片封装热应变的消减方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344490B2 (en) * 2005-02-18 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device having a high frequency electrode positioned with a via hole
US9076789B2 (en) 2005-02-18 2015-07-07 Socionext Inc. Semiconductor device having a high frequency external connection electrode positioned within a via hole
JP2007129459A (ja) * 2005-11-02 2007-05-24 Murata Mfg Co Ltd 多層基板モジュール
WO2007088683A1 (ja) * 2006-02-02 2007-08-09 Murata Manufacturing Co., Ltd. フィルタ装置
JPWO2007138844A1 (ja) * 2006-05-30 2009-10-01 株式会社村田製作所 弾性波装置
JP4692629B2 (ja) * 2006-05-30 2011-06-01 株式会社村田製作所 弾性波装置
CN103346753A (zh) * 2013-06-14 2013-10-09 扬州大学 声表面波器件芯片封装热应变的消减方法

Similar Documents

Publication Publication Date Title
JP4044830B2 (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP2005217580A (ja) 高周波モジュール
US20040134875A1 (en) Circuit-parts sheet and method of producing a multi-layer circuit board
JP4061188B2 (ja) 複合シートの製造方法および積層体の製造方法
JP2005216999A (ja) 多層配線基板、高周波モジュールおよび携帯端末機器
JP2005244336A (ja) 電子回路モジュール
JP4493399B2 (ja) 複合シート及び積層部品の製造方法
JP4072046B2 (ja) 複合シートの製造方法および積層部品の製造方法
KR100607568B1 (ko) 이종 유전체를 이용한 다층기판 제조방법
JP2005044925A (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP4737958B2 (ja) セラミック回路基板の製造方法
JP4922616B2 (ja) 配線基板とその製造方法
JPH11312855A (ja) コンデンサ内蔵基板
JP2005072500A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JP2004296543A (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP4072045B2 (ja) 複合シートの製造方法および積層部品の製造方法
JP2005217051A (ja) 複合シート及び積層部品並びにその製造方法
JP2005159039A (ja) 回路形成用積層体および回路基板
JP2005217579A (ja) 高周波電力増幅モジュール及び携帯端末機器
JP3550283B2 (ja) 高周波複合回路基板
JP2006140400A (ja) セラミック多層基板及びその製造方法
JP4069744B2 (ja) 複合シートの製造方法および積層体の製造方法
JP2005136007A (ja) 複合シート、並びに積層部品の製造方法
JP2001044644A (ja) 多層回路基板およびその製法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法