JP2005101301A - 積層型電子部品およびその製法 - Google Patents

Abstract

【課題】誘電体層を薄層化して積層数を増加した場合にも、内部導体の段差歪みによるクラックやデラミネーション、内部導体と段差補償層間のボイドの発生を抑制できる積層型電子部品およびその製法を提供する。
【解決手段】少なくともセラミック層５上に内部導体７を具備してなる積層型電子部品であって、前記内部導体７が卑金属を主成分とし、該内部導体７の同一平面内に段差補償層８が設けられ、該段差補償層８が前記セラミック層５中の成分のうちの少なくとも１種とＣｕ成分とから構成される
【選択図】図２

Description

本発明は、積層型電子部品およびその製法に関し、特に、配線基板や積層セラミックコンデンサのようにセラミック層および内部導体が薄層多層化された積層型電子部品およびその製法に関するものである。

近年、電子機器の小型化、高密度化に伴い、セラミック積層体中に内部導体を形成した配線基板やセラミックコンデンサは、薄型化、高寸法精度が求められており、例えば、積層セラミックコンデンサでは小型高容量化が求められ、このため絶縁体層や内部導体の薄層化および多層化が進められている。

このようなセラミック積層体では、セラミック層の薄層化および多層化に伴い、セラミック層間に形成された内部導体の厚みが大きく影響するようになり、内部導体が形成されている部分と形成されていない部分との間で内部導体の厚みによる段差が累積し、内部導体の無い周囲の絶縁体層同士の密着が弱くなり、デラミネーションやクラックが発生しやすくなる。このためセラミック層上の段差を無くす工夫が図られている。

このような積層型電子部品として、例えば、下記の特許文献１に開示されるようなものが知られている。この公報に開示された積層セラミックコンデンサでは、図４に示すように、セラミックグリーンシート１０１の主面に形成された導体パターン１０３の周囲に、このセラミックグリーンシート１０１中のセラミック粉末を含む段差補償パターン１０５が導体パターン１０３に隣接して形成されている。このような製法によれば、内部導体パターン１０３の厚みによる段差を実質的に無くすことができるため、内部導体パターン１０３の厚みの影響を受けない状態でセラミック層を積層することができる。
特開２０００−３１１８３１号公報

しかしながら、上記した特許文献１に開示される積層型電子部品では、段差補償層を形成するセラミックペースト中にセラミックグリーンシート１０１に用いているセラミック粉末と同一組成および粒径のセラミック粉末を用いているため、内部導体に起因する段差を解消できたとしても、段差補償層の厚み方向の焼成収縮率が内部導体の厚み方向の焼成収縮率よりも小さいことから、セラミック層と内部導体との界面の接合強度が弱く、内部導体の周辺にデラミネーションが発生するという問題があった。

また、上記のように、段差補償層とセラミック層との焼成収縮率がほぼ同じで、段差補償層と内部導体との厚み方向の焼成収縮率差が大きい場合には、内部導体とセラミック層との界面に引張応力が発生するか、もしくはわずかな圧縮応力しか有しないために、積層型電子部品を構成する内部導体の周縁部や端部に、半田付けや熱衝撃試験時にクラックが発生しやすいという問題があった。

そして、このような絶縁体層（段差補償層）と内部導体との焼成収縮差によるデラミネーションやクラックは絶縁体層を薄くすればするほど発生しやすく、特に、３μｍ以下となれば発生しやすいという問題があった。

従って、本発明は、セラミック層を薄層化して積層数を増加した場合にも、内部導体の厚みによる段差を無くすことができるとともに、クラックやデラミネーションの発生を抑制できる積層型電子部品およびその製法を提供することを目的とする。

本発明の積層型電子部品は、少なくともセラミック層上に内部導体を具備してなる積層型電子部品であって、前記内部導体が卑金属を主成分とし、該内部導体の同一平面内に段差補償層が設けられ、該段差補償層が前記セラミック層中の成分のうちの少なくとも１種とＣｕ成分とから構成されることを特徴とする。

そして、上記積層型電子部品では、段差補償層中のＣｕ成分量が１〜５質量％であること、内部導体がＮｉであり、段差補償層との界面にＣｕ−Ｎｉの合金が形成されていること、セラミック層の厚みが３μｍ以下であること、内部導体の厚みが２μｍ以下であること、内部導体と段差補償層とが実質同一の厚みであること、積層数が１００層以上であること、セラミック層の主成分がＢａＴｉＯ_３であることが望ましい。

また、本発明の積層型電子部品の製法は、セラミックグリーンシートが複数積層されたグリーン積層体の内部に、導体パターンと、該導体パターンの非形成領域に段差補償パターンとを具備してなる母体積層体を形成する工程と、該母体積層体を前記導体パターンの長辺方向の略中央で切断して電子部品本体成形体を形成する工程と、該電子部品本体成形体を焼成する工程とを具備する積層型電子部品の製法であって、前記段差補償パターンが、前記前記セラミックグリーンシート中の成分のうちの少なくとも１種とＣｕ含有粉末とから構成されていることを特徴とする。

そして、上記積層型電子部品の製法では、電子部品本体成形体が、少なくとも、
(ａ)セラミックグリーンシートの主面上に導体ペーストを印刷して導体パターンを所定間隔をおいて複数形成する工程と、
（ｂ）前記セラミックグリーンシートの主面上における前記導体パターンの少なくとも周縁部にＣｕ含有粉末を含むセラミックペーストを印刷して段差補償パターンを形成する工程と、
（ｃ）前記導体パターンおよび前記段差補償パターンが形成されたセラミックグリーンシートを積層する工程とを経て作製されること、また、他の製法では、電子部品本体成形体が、少なくとも、
（ａ）支持体上にセラミックグリーンシートを載置する工程と、
（ｂ）該セラミックグリーンシートの主面上に導体ペーストを印刷して導体パターンを所定間隔をおいて複数形成する工程と、
（ｃ）前記セラミックグリーンシートの主面上における前記導体パターンの少なくとも周縁部にＣｕ含有粉末を含むセラミックペーストを印刷して段差補償パターンを形成する工程と、
（ｄ）前記導体パターンおよび前記段差補償パターンが形成された前記セラミックグリーンシートの上面に、別のセラミックグリーンシートを重ね合わせる工程と、
（ｅ）（ｂ）乃至（ｄ）工程を繰り返す工程とを具備して作製されることが望ましい。

そして、上記の製法では、セラミックペースト全固形分中のＣｕ含有粉末量は１〜５質量％であること、セラミックグリーンシートの厚みが５μｍ以下であること、導体パターンの厚みが３．５μｍ以下であること、積層数が１００層以上であること、Ｃｕ含有粉末の平均粒子径が０．２〜１．５μｍであることが望ましい。

このような構成によれば、段差補償パターンとなるセラミックペースト中にＣｕ成分含有粉末を用いているために、段差補償パターンと導体パターンの焼成収縮率とが近づくことより、内部導体による段差を解消でき、かつセラミック層と内部導体との界面の接合強度を高めることにより、内部導体の周辺のデラミネーションを抑制できる。

また、上記のように、段差補償層と内部導体との厚み方向の焼成収縮率差がほぼ同じ場合には、内部導体とセラミック層との界面に十分な圧縮応力を有することとなり、積層型電子部品を構成する内部導体の周縁部や端部における半田付けや熱衝撃試験時のクラックを抑制できる。

また、本発明によれば、Ｃｕ含有粉末が内部導体との合金化により内部導体層と段差補償層との界面にＣｕ−Ｎｉの合金を形成できることから、このことによって、さらに焼結収縮差を緩和でき、さらに、Ｃｕ成分は焼成雰囲気による酸化還元が起こりやすいことから熱処理によりＣｕ−Ｎｉ相は容易に酸化され、結果的に内部導体と段差補償層との接合を高めることができる。

このため積層によって累積したセラミック層と内部導体との熱膨張係数差に起因する歪みを緩和できることから界面部分におけるクラックやデラミネーションを抑制することができる。

本発明の積層型電子部品は、例えば、図１に示すような積層セラミックコンデンサに適用される。

図１は、本発明の積層型電子部品の概略断面図である。この積層セラミックコンデンサは電子部品本体１の両端部に外部電極３を形成して構成されている。電子部品本体１は、セラミック層５と内部導体７とを交互に積層してなり、その積層方向の両面に、セラミック層５と同一材料からなるカバーセラミック層９が形成されている。

セラミック層５およびカバーセラミック層９は、シート状のセラミック焼結体からなり、例えば、ＢａＴｉＯ_３を主成分とするセラミックグリーンシートを焼成して形成した磁器からなる。

また、セラミック層５の厚みは３μｍ以下、特に、２μｍ以下であることが、積層セラミックコンデンサの静電容量を高めるという点で望ましく、下限の厚みとしては、０．５μｍ以上、特に、０．７μｍ以上とすることが、セラミック層５の絶縁性を確保するという点で好ましい。

内部導体７は導体ペーストの膜を焼結させた金属膜からなり、導体ペーストとしては、例えば、Ｎｉ、Ｃｏ、Ｃｕ等の卑金属が使用されている。この内部導体７は、このように卑金属を主成分とし略矩形状、特に略長方形状の金属膜であり、上から第１層目、第３層目、第５層目・・・の奇数層の内部導体は、その一端が積層体本体１の一方端面に露出しており、上から第２層目、第４層目、第６層目・・・の内部導体７は、その一端が電子部品本体１の他方端面に露出している。尚、外部電極３と内部導体７は必ずしも同一材料から構成される必要はない。

図２は、本発明の積層型電子部品の内部の拡大模式図である。本発明の積層型電子部品では、内部導体７の同一平面内に段差補償層８が設けられ、かつ、この段差補償層８を、前記セラミック層５中の成分のうちの少なくとも１種のセラミック粒子１１とＣｕ成分１３とから構成したことが重要である。また、内部導体７と段差補償層８との界面には、少なくともＣｕ−Ｎｉ合金１５が形成されていることが望ましい。

また、この段差補償層８中のＣｕ成分量は１〜５質量％であることが段差補償層８と内部導体７との界面におけるＣｕ−Ｎｉ相を形成しやすく、また、段差補償層８中のＣｕ量を制限して絶縁性を確保できる。さらに、本発明における段差補償層８と内部導体７とは、内部導体７の変形を抑制し、隣接する内部導体７どうしの絶縁性を保つという理由から実質同一厚みであることが望ましい。

また、本発明の積層型電子部品の積層数は、小型高容量という点で、１００層以上、２００層以上であることが好ましい。

次に、本発明の積層型電子部品の製法を積層セラミックコンデンサに適用した例について詳細に説明する。図３は、本発明の積層型電子部品を一括積層にて製造するための工程図である。

積層セラミックコンデンサを構成するセラミックグリーンシート３１を、図３（ａ）に示すように、まず、キャリアフィルム３２上にセラミックスラリを塗布して形成する。

このセラミックグリーンシート３１の厚みは積層セラミックコンデンサの小型および高容量化という理由から、５μｍ以下、特に４μｍ以下、さらには３μｍ以下が望ましい。

次に、図３（ｂ）に示すように、このセラミックグリーンシート３１の一方主面上に導体ペーストを印刷して導体パターン３３を所定間隔をおいて複数形成する。

また、導体パターン３３の厚みは、本発明の製法におけるセラミックペーストの印刷時の乗り上げやすさのために、また、厚みによる段差を低減するという理由から、その厚みは３．５μｍ以下、特に、２μｍ以下であることがより望ましい。また、この導体パターン３３の周縁領域は傾斜面を有していることが好ましい。

この後、図３（ｃ）に示すように、この導体パターン３３の周囲に、この導体パターン３３の厚みによる段差を実質的に無くすようにセラミックペーストを印刷して段差補償パターン３５を形成する。

この場合、段差補償パターン３５は、セラミックグリーンシート３１中の成分のうち少なくとも１種とＣｕ含有粉末とから構成されていることが重要である。 また、この段差補償パターンを形成するセラミックペースト全固形分中のＣｕ含有粉末量は１〜５質量％であることが望ましい。また、本発明では前記導体パターン３３と段差補償パターン３５とは実質同一厚みであることが好ましい。

この母体積層体３９は、セラミックグリーンシート３１間に、本発明の略長方形状の導体パターン３３が孤立して複数介在し、また、その導体パターン３３に一部重なり、残りは隣接して段差補償パターン３５が形成されている。

また、導体パターン３３は、エンドマージン側辺３３ａ（図３（ｄ−２））が積層方向に対して一層毎に交互にずれるように形成されている。即ち、セラミックグリーンシート３１を介して対向配置される導体パターン３３は、エンドマージン側辺３３ａがずれている。尚、導体パターン３３および段差補償パターン３５が形成されたセラミックグリーンシート３１の積層数は、脱気性の影響が大きくなる１００層以上、特に、２００層以上の場合に本発明は好適に用いられる。なお、（図３（ｄ−１））はサイドマージン側からみたものである。

次に、この母体積層体３９を切断線Ｃで切断して積層体成形体を作製する。この積層成形体の対向する側面には、導体パターン３３のエンドマージン側辺３３ａが交互に積層方向に一層毎に露出している。

この後、所定の雰囲気下、温度条件で焼成して積層セラミックコンデンサが形成される。

以上のようなセラミック積層体の製法について具体的な例を挙げて説明する。

まず、セラミックスラリは、例えば、セラミック粉末とポリビニルブチラール樹脂からなるバインダと、このバインダを溶解する溶媒として、トルエンとエチルアルコールとを混合したものが好適に用いられる。

セラミック材料としては、具体的には、ＢａＴｉＯ_３に種々の耐還元性助剤やガラス粉末を混合して調製される。

この導体ペーストは、卑金属粒子と、脂肪族炭化水素と高級アルコールとの混合物からなる有機溶剤と、この有機溶剤に対して可溶性のエチルセルロースからなる有機粘結剤と、該有機溶剤に難溶解性のエポキシ樹脂からなる有機粘結剤とを含有するものである。卑金属としてはＮｉが好ましい。

また、セラミックペーストに用いられるＣｕ含有粉末としてはＣｕ金属が好ましく、また、その平均粒子径は０．２〜１．５μｍが好ましい。また、セラミックペーストに用いるＣｕ成分以外のセラミック粉末組成は、セラミックグリーンシート３１を形成するセラミックスラリと同じ粉末組成であることが望ましい。さらに、セラミックペーストのバインダ組成は、導体ペーストと同じ組成であることが望ましい。

積層型電子部品の一つである積層セラミックコンデンサを以下のように作製した。

セラミックグリーンシートは、ＢａＴｉＯ_３を主成分とするセラミック組成物にポリビニルブチラールなどの有機樹脂成分を添加して所定時間の混合を行ってセラミックスラリを調製し、次いで、このセラミックスラリをダイコーター法を用いてポリエステルより成る帯状のキャリアフィルム上に成膜した。厚みは２．５μｍに調整した。

導電性ペーストは、粒子径０．２μｍのＮｉ粉末に共材としてセラミック粉末を加え、この導体組成物に対し、エチルセルロースなどのビヒクルを添加し混練して調製した。

セラミックペーストは、上記のセラミックグリーンシート用のセラミックスラリの一部をＢａＴｉＯ_３の粒子径がセラミックグリーンシートのセラミック粉末と同等とし、粒子径０．５μｍのＣｕ粉末を加え、導電ペーストと同様にペースト化して調製した。そのＣｕ含有粉末量を表1に示した。

次に、得られたセラミックグリーンシートの主面状に、スクリーン印刷装置を用いて、上記した導体ペーストを導体パターン状に印刷し乾燥させた。導体パターンの厚みは１．４μｍとした。

さらに、このセラミックグリーンシート上に形成された導体パターンの周縁領域を含む周囲にスクリーン印刷によりセラミックペーストを印刷し乾燥させて、導体パターンとともに段差補償パターンが塗布形成されたセラミックグリーンシートを作製した。このとき段差補償パターンの厚みは導体パターンの厚みと実質同一になるように形成した。

次に、このセラミックグリーンシートを２６０枚積層し、さらにその上下層にカバーセラミック層となるセラミックグリーンシートを各１０枚積層し、加圧加熱して母体積層体を得た。

次に、この母体積層体を格子状に切断して、電子部品本体成形体を得た。この電子部品本体成形体の両端面には、導体パターンの一端が交互に露出していた。

次に、この電子部品本体成形体を大気中２５０℃または０．１Ｐａの酸素／窒素雰囲気中５００℃に加熱し、脱バインダ処理を行った。

さらに、脱バイ後の電子部品本体成形体に対して、１０^−７Ｐａの酸素／窒素雰囲気中、１２５０℃で２時間焼成し、さらに、１０^−２Ｐａの酸素窒素雰囲気中にて９００℃で４時間の再酸化処理を行い電子部品本体を得た。次いで、この電子部品本体の端面にＣｕペーストを９００℃で焼き付け、さらにＮｉ／Ｓｎメッキを施し内部導体と接続する外部電極を形成した。

このようにして得られた積層セラミックコンデンサの外形寸法は、幅０．８ｍｍ、長さ１．６ｍｍであった。また内部導体に起因する段差はなく、この内部導体７は湾曲することなく平坦であった。

このとき焼成後の積層セラミックコンデンサを構成するセラミック層の厚みは２μｍ、内部導体の厚みは１．２μｍであった。

焼成後に得られた積層セラミックコンデンサについて、５００個の試料を内部研磨し、クラック、デラミネーションを４０倍の双眼顕微鏡にて評価した。また、上記のようにして得られた積層セラミックコンデンサを用いて、耐熱衝撃性試験をＪＩＳ規格に基づいて行った。各試料数５００個について、温度（ΔＴ＝２２５℃）および温度（ΔＴ＝２８０℃）のときのクラックが発生した試料数を評価した。絶縁抵抗は、直流電圧６．３Ｖ、測定時間６０ｓの条件で測定した。

内部のＮｉとＣｕの合金相が分散状態は、ＥＰＭＡ（Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｍｉｃｒｏ Ａｎａｌｙｓｉｓ）を用いた面分析により、段差補償層、及び内部導体と段差補償層との界面付近を評価した。

表１に示すように、誘電体ペースト中のＣｕの添加量による積層コンデンサの内部欠陥、耐熱衝撃性試験、絶縁抵抗の評価を行った。

Ｃｕ未添加の試料Ｎｏ．１では、絶縁抵抗は２．６ＧΩと高かったものの、焼成後の内部導体と段差補償層との界面にデラミネーションが発生し、また熱衝撃性試験では２２５℃，２８０℃共にクラックの発生が見られた。

Ｃｕを添加した試料Ｎｏ．２〜６では、絶縁抵抗が０．４ＧΩ以上、焼成後のデラミネーション発生の割合が２／５００個以下、耐熱衝撃性試験におけるクラックの発生はなかった。特に、Ｃｕ量を１〜５質量％とした試料Ｎｏ．３〜５では、絶縁抵抗が１ＧΩ以上、焼成後のデラミネーションおよび耐熱衝撃性試験におけるクラックの発生がなかった。また、ＥＰＭＡ分析から、内部導体と段差補償層との界面にＣｕとＮｉの合金が形成されていることが確認された。

本発明の積層型電子部品は、積層セラミックコンデンサとして有用である。

本発明の積層型電子部品の概略断面図である。 本発明の積層型電子部品の内部の拡大模式図である。 本発明の積層型電子部品を製造するための工程図である。 従来の積層型電子部品の製法において、セラミックグリーンシート上の導体パターンに隣接して形成された段差補償パターンを示す概略断面図である。

符号の説明

１ 電子部品本体
３ 外部電極
５ セラミック層
７ 内部導体
８ 段差補償層
１１ セラミック粒子
１３ Ｃｕ成分
３１ セラミックグリーンシート
３３ 導体パターン
３５ 段差補償パターン
３９ 母体積層体

Claims (16)

1. 少なくともセラミック層上に内部導体を具備してなる積層型電子部品であって、前記内部導体が卑金属を主成分とし、該内部導体の同一平面内に段差補償層が設けられ、該段差補償層が前記セラミック層中の成分のうちの少なくとも１種とＣｕ成分とから構成されることを特徴とする積層型電子部品。
2. 段差補償層中のＣｕ成分量が１〜５質量％であることを特徴とする請求項１記載の積層型電子部品。
3. 内部導体がＮｉであり、段差補償層との界面にＣｕ−Ｎｉの合金が形成されていることを特徴とする請求項１または２に記載の積層型電子部品。
4. セラミック層の厚みが３μｍ以下であることを特徴とする請求項１乃至３のうちいずれか記載の積層型電子部品。
5. 内部導体の厚みが２μｍ以下であることを特徴とする請求項１乃至４のうちいずれか記載の積層型電子部品。
6. 内部導体と段差補償層とが実質同一の厚みであることを特徴とする請求項１乃至５のうちいずれか記載の積層型電子部品。
7. 積層数が１００層以上であることを特徴とする請求項１乃至６のうちいずれか記載の積層型電子部品。
8. セラミック層の主成分がＢａＴｉＯ_３であることを特徴とする請求項１乃至７のうちいずれか記載の積層型電子部品。
9. セラミックグリーンシートが複数積層されたグリーン積層体の内部に、導体パターンと、該導体パターンの非形成領域に段差補償パターンとを具備してなる電子部品本体成形体を形成し焼成する工程とを具備する積層型電子部品の製法であって、前記段差補償パターンが、前記セラミックグリーンシート中の成分のうちの少なくとも１種とＣｕ含有粉末とから構成されていることを特徴とする積層型電子部品の製法。
10. 電子部品本体成形体が、少なくとも、
    (ａ)セラミックグリーンシートの主面上に導体ペーストを印刷して導体パターンを所定間隔をおいて複数形成する工程と、
    （ｂ）前記セラミックグリーンシートの主面上における前記導体パターンの少なくとも周縁部にＣｕ含有粉末を含むセラミックペーストを印刷して段差補償パターンを形成する工程と、
    （ｃ）前記導体パターンおよび前記段差補償パターンが形成されたセラミックグリーンシートを積層する工程とを経て作製されることを特徴とする請求項９に記載の積層型電子部品の製法。
11. 電子部品本体成形体が、少なくとも、
    （ａ）支持体上にセラミックグリーンシートを載置する工程と、
    （ｂ）該セラミックグリーンシートの主面上に導体ペーストを印刷して導体パターンを所定間隔をおいて複数形成する工程と、
    （ｃ）前記セラミックグリーンシートの主面上における前記導体パターンの少なくとも周縁部にＣｕ含有粉末を含むセラミックペーストを印刷して段差補償パターンを形成する工程と、
    （ｄ）前記導体パターンおよび前記段差補償パターンが形成された前記セラミックグリーンシートの上面に、別のセラミックグリーンシートを重ね合わせる工程と、
    （ｅ）（ｂ）乃至（ｄ）工程を繰り返す工程とを具備して作製されることを特徴とする請求項９または１０に記載の積層型電子部品の製法。
12. セラミックペースト全固形分中のＣｕ含有粉末量が１〜５質量％であることを特徴とする請求項９乃至１１に記載の積層型電子部品の製法。
13. セラミックグリーンシートの厚みが５μｍ以下であることを特徴とする請求項９乃至１２のうちいずれか記載の積層型電子部品の製法。
14. 導体パターンの厚みが３．５μｍ以下であることを特徴とする請求項９乃至１３のうちいずれか記載の積層型電子部品の製法。
15. 積層数が１００層以上であることを特徴とする請求項９乃至１４のうちいずれか記載の積層型電子部品の製法。
16. Ｃｕ含有粉末の平均粒子径が０．２〜１．５μｍであることを特徴とする請求項９乃至１５のうちいずれか記載の積層型電子部品。

Images