JP2005044901A

JP2005044901A - 半導体ウェハ分割方法

Info

Publication number: JP2005044901A
Application number: JP2003201247A
Authority: JP
Inventors: Kazumi Takagiwa; 和美高際
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-07-24
Filing date: 2003-07-24
Publication date: 2005-02-17

Abstract

【課題】半導体ウェハから分割された半導体チップの分割面に、半導体基板と保護絶縁膜との境界部が露出せず、高信頼性の半導体装置を可能にする半導体ウェハ分割方法を提供すること。
【解決手段】半導体ウェハの最終保護膜形成工程の前に、前記半導体ウェハを前記半導体領域に沿って、一方の主面から前記半導体チップの所定の厚さより深いエッチング溝を形成し、前記最終保護膜形成工程による保護絶縁膜の形成後、前記半導体ウェハの他方の面を前記半導体チップの所定の厚さまで研削する半導体ウェハ分割方法。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップの領域が形成された半導体ウェハを個々の半導体チップに分割する方法に関する。
【０００２】
【従来の技術】
半導体装置は、通常、円筒状の半導体用（たとえばシリコン）単結晶から切り出された円板状シリコンウェハまたはそのウェハ上にエピタキシャル成長により形成されたシリコンウェハ等を用いて、そのウェハ上（または内）に作り込まれる。前記円板状のシリコンウェハ上に作り込まれる所要の半導体デバイスや回路機能を備えた半導体領域は前記ウェハ内で格子状に配置されることにより、ダイス状半導体チップの効率的な分割を可能としている。
【０００３】
図４、図５に示す半導体ウェハ分割方法を工程順に示す断面図を用いて、従来の半導体ウェハの分割方法を説明する。図４のａで示す工程では、半導体ウェハ１１に一方の主面（図の上側面）に所定の半導体集積回路（不図示）を有する複数の半導体領域が形成され、外部接続端子（不図示）とワイヤボンディングにより接続するためのＡｌ電極膜２１が形成される。図４のｂ工程ではシリコン窒化膜（ＳｉＮ）からなる最終の保護絶縁膜５１が前記金属膜２１上のコンタクト部を除いて形成される。図４のｃ、ｄ工程で、半導体チップ１１１に分割する際のスクライブライン（分割ライン）が窓明けされ、前記ライン以外の領域をマスクするホトレジスト膜３１が形成される。図５のｅ、ｆの工程で、スクライブラインを公知のドライエッチング技術により、半導体チップ１１１の厚さより深いエッチング溝４１を形成し、ホトレジスト膜３１を除去する。図５のｇ、ｈ、ｉ工程で半導体ウェハ１１の裏面側を研削するために、表面側にバックグラインディングシート６１を貼付し、前記エッチング溝４１が露出するまで、半導体ウェハ１１の裏面を研削する。最後に前記表面側のバックグラインディングシート６１を除去すれば、半導体ウェハ１１は個々の半導体チップ１１１に分割される。
【０００４】
最近、半導体集積回路素子においても、半導体チップの厚さの薄膜化が要請されている。このような要請に対して、前述したように、半導体ウェハ上に半導体集積回路を形成した後、半導体ウェハ裏面を砥石による研削および／または研磨により薄くし、ダイシングブレードによって半導体ウェハの一方の主面内に形成されているスクライブラインパターン上にダイシング溝を切り込み、該半導体ウェハを裏返して他方の主面側に半導体チップサイズに適宜に対応する直径を有するローラを転がして分割するハーフカット法や、前記スクライブラインパターン上から半導体ウェハの全厚みを切断するフルカット法によって分割されていた。しかし、このようなハーフカット法やフルカット法は、半導体ウェハの裏面側の切断ラインに沿ってチッピング（欠け）やクラックが生じやすく、後工程の実装工程などにおいて熱衝撃によりチップが割れる問題がある。
【０００５】
さらに、前記チッピングやクラックによるチップ割れの問題を解決するために、半導体ウェハ上に半導体集積回路を形成した後、同じ面のスクライブライン上に分割用の、ダイシング溝やドライエッチング溝を形成した後、反対側の面を砥石により前記溝に達するまで研削して、前記半導体ウェハを薄膜化すると共に、半導体チップに分割する方法も知られている（特許文献１、２）。
【０００６】
【特許文献１】
特開平９−２１３６６２号公報
【特許文献２】
特開２００２−２５９４８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、前記いずれの半導体ウェハ分割方法においても、次に述べるような問題がある。すなわち、半導体ウェハ１１の一方の主面に作りこまれた半導体デバイスや半導体集積回路素子のような半導体領域を保護するためのシリコン酸化膜やＢＰＳＧ膜やＳｉＮ膜のような保護絶縁膜５１がすべて形成された後に、前記半導体ウェハ１１を分割すると、図５の分割された半導体チップ１１１の断面図に示すように、半導体基板７１とシリコン酸化膜やＳｉＮ膜のような保護絶縁膜５１との境界部８１が露出することになる。このような半導体チップ１１１は、前記ダイシング溝の場合は、半導体基板７１と保護絶縁膜５１の熱膨張係数の差に基づく歪応力がダイシングにより開放される際に、境界部にクラックなどが生じやすく、前記エッチング溝の場合は、後工程の実装時の熱衝撃により、境界部にクラックが入りやすいことが分かった。そのようなクラックの入った半導体チップはリードフレームなどに搭載して実装後、高湿度下で使用すると、前記境界部から水分が浸入して半導体特性を劣化させ、または金属電極や金属配線を腐食させるなど半導体装置の信頼性特性の低下に繋がる問題のあることが分かった。
【０００８】
本発明は、以上述べた問題点に鑑みてなされたものであり、半導体ウェハから分割された半導体チップの分割面に、半導体基板と保護絶縁膜との境界部が露出せず、高信頼性の半導体装置を可能にする半導体ウェハ分割方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載の発明によれば、前記目的は、半導体チップを構成してなる半導体領域が一方の主面に複数形成された半導体ウェハを前記半導体領域に沿って個々の半導体チップに分割する半導体ウェハ分割方法において、半導体ウェハの最終保護絶縁膜形成工程の前に、前記半導体ウェハを前記半導体領域に沿って、一方の主面から前記半導体チップの所定の厚さより深いエッチング溝を形成し、前記最終保護絶縁膜形成工程による保護絶縁膜の形成後、前記半導体ウェハの他方の面を前記半導体チップの所定の厚さまで研削する半導体ウェハ分割方法とすることにより達成される。
【００１０】
請求項２記載の発明によれば、半導体ウェハの材料がシリコンである請求項１記載の半導体ウェハ分割方法とすることが好ましい。
【００１１】
請求項３記載の発明によれば、エッチングがドライエッチングである請求項１または２記載の半導体ウェハ分割方法とすることがより好ましい」。
【００１２】
請求項４記載の発明によれば、エッチング溝が半導体チップの厚さより１〜３０μｍ深くされた溝である請求項１乃至３のいずれか一項記載の半導体ウェハ分割方法とすることが望ましい。
【００１３】
請求項５記載の発明によれば、半導体チップが半導体集積回路素子である請求項１乃至４のいずれか一項記載の半導体ウェハ分割方法とすることがより望ましい。
【００１４】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法に関し、図を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例に限定されるものではない。図１、図２、図３は本発明にかかる半導体ウェハの分割方法を説明するための、各工程断面図である。
１）図１のａはシリコンからなる半導体ウェハ１の表面側に半導体集積回路（不図示―任意の回路構成であってよい）を有する半導体領域を複数格子状の配置で形成する。半導体集積回路の一部のＡｌ電極膜２を示す。
２）図１のｂ工程では前記複数の半導体領域が形成された半導体ウェハ１面上にホトレジスト膜３を塗布し、
３）同ｃ工程で公知のホトリソグラフィ技術により、半導体ウェハ１の分割のためのスクライブラインパターンを窓明けする。
４）同ｄ工程で、前記ホトレジスト膜４をマスクとして窓明け部からシリコンウェハ１をドライエッチングして、エッチング溝４を形成する。ドライエッチングではＳＦ_６、ＣＦ_４などのフッ素系、塩素系エッチャントを用い、ＩＣＰ−ＩＲＥ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）誘導結合プラズマ−反応性エッチングと呼ばれるドライエッチング技術を使用することが好ましい。半導体チップ１０の厚さが１００μｍの場合はエッチング溝４の深さは１３０μｍ程度が良好に分割するために必要である。その際、エッチング溝４の幅は１０μｍ程度となる。
５）次にフォトレジスト膜３を除去（ｅ工程）し、
６）最終保護絶縁膜５としてシリコン酸化膜またはシリコン窒化膜を形成する（ｆ工程）。
７）前記Ａｌ電極２のうち、外部接続端子（不図示）とワイヤボンディングなどにより接続するために必要なパッド部の前記保護絶縁膜５を除去した（ｇ工程）後、
８）半導体ウェハ１の裏面側を研削するために表面側にバックグラインディングシート６を貼付する（ｈ工程）。
９）半導体ウェハ１の裏面側を前記エッチング溝４が完全に露出する深さまで研削し（ｉ工程）、
１０）バックグラインディングシート６を除去すると半導体チップ１０に分割できる（ｊ工程）。
【００１５】
このようにして分割された本発明にかかる分割された半導体チップ１０と前記従来の半導体チップ１１１とを比較して見ると、従来の半導体チップ１１１で問題とされた切断側面における半導体基板７１とシリコン酸化膜やＳｉＮ膜のような保護絶縁膜５１との境界部８１が、本発明にかかる半導体チップ１０では半導体基板７と保護絶縁膜５との境界部８が半導体チップ１０の裏面にあり、切断側面を保護絶縁膜５で完全に被覆していることが分かる。従って、この本発明にかかる半導体チップ１０を用いてリードフレームなどに実装した半導体装置は、高湿度下で使用しても水分が浸入し難いので、半導体チップの実装時における熱衝撃によるクラックの発生や水分による電極金属膜や配線金属膜の腐食を防ぎ、高信頼性とすることができるのである。
【００１６】
【発明の効果】
本発明によれば、半導体チップを構成してなる半導体領域が一方の主面に複数形成された半導体ウェハを前記半導体領域に沿って個々の半導体チップに分割する半導体ウェハ分割方法において、半導体ウェハの最終保護絶縁膜形成工程の前に、前記半導体ウェハを前記半導体領域に沿って、一方の主面から前記半導体チップの所定の厚さより深いエッチング溝を形成し、前記最終保護絶縁膜形成工程による保護絶縁膜の形成後、前記半導体ウェハの他方の面を前記半導体チップの所定の厚さまで研削する半導体ウェハ分割方法としたので、半導体ウェハから分割された半導体チップの分割面に、半導体基板と保護絶縁膜との境界部が露出せず、高信頼性の半導体装置を可能にする半導体ウェハ分割方法を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体ウェハの分割方法を示す工程断面図
【図２】本発明にかかる半導体ウェハの分割方法の図１に続く工程断面図
【図３】本発明にかかる半導体ウェハの分割方法の図２に続く工程断面図
【図４】従来の半導体ウェハの分割方法を示す工程断面図
【図５】従来の半導体ウェハの分割方法を示す図４に続く工程断面図
【符号の説明】
１、１１半導体ウェハ
２、２１金属電極（配線）
３、３１ホトレジスト膜
４，４１エッチング溝
５、５１保護絶縁膜
６、６１バックグラインディングシート
１０、１１１半導体チップ

Claims

半導体チップを構成してなる半導体領域が一方の主面に複数形成された半導体ウェハを前記半導体領域に沿った分割ラインで個々の半導体チップに分割する半導体ウェハ分割方法において、半導体ウェハの最終保護絶縁膜形成工程の前に、前記ウェハを前記半導体領域に沿った分割ラインに、一方の主面から前記半導体チップの所定の厚さより深いエッチング溝を形成し、前記最終保護絶縁膜形成工程による保護絶縁膜の形成後、前記半導体ウェハの他方の面を前記半導体チップの所定の厚さまで研削することを特徴とする半導体ウェハ分割方法。
半導体ウェハの材料がシリコンであることを特徴とする請求項１記載の半導体ウェハ分割方法。
エッチングがドライエッチングであることを特徴とする請求項１または２記載の半導体ウェハ分割方法。
エッチング溝が半導体チップの厚さより１乃至３０μｍ深い溝であることを特徴とする請求項１乃至３のいずれか一項記載の半導体ウェハ分割方法。
半導体チップが半導体集積回路素子であることを特徴とする請求項１乃至４のいずれか一項記載の半導体ウェハ分割方法。