JP2004523133A - カスケードコンデンサ - Google Patents

Abstract

高周波数応用分野およびその他の環境で使用される多層カスケードコンデンサを開示する。このコンデンサは、複数のコンデンサ構成部品（１０）またはその複数の態様を集積パッケージ中に含むことができる。これらの構成部品としては、例えば、薄膜ＢＧＡ構成部品、インターデジタル型コンデンサ（ＩＤＣ）構成、二重層電気化学コンデンサ、単層コンデンサなどがある。本発明の例示的な実施形態は、少なくとも特定の態様の薄膜ＢＧＡ技術および／またはＩＤＣ型構成を含むことが好ましい。所与のキャパシタンス値を維持しながらＥＳＬの低下を促進する取付けおよび相互接続のためのフィーチャを設ける。さらなる利点としては、広い動作周波数範囲にわたって、低いＥＳＬと、減結合性能とが得られることが挙げられる。さらに詳細には、本開示の技術は、キロヘルツから数ギガヘルツまでの周波数範囲にわたって機能することができ、広い範囲のキャパシタンス値をとることを特徴とすることもできる例示的なコンデンサを提供する。本発明のさらなる開示の特徴は、様々な厚さの誘電体層（２２）を組み込み、特定の構成に関連する共振曲線を拡大することである。

Description

【０００１】
（優先権主張）
本願は、参照によりあらゆる目的のために本明細書に組み込む、ＵＳＳＮ６０／３１７３５６を付与された「Ｃａｓｃａｄｅ Ｃａｐａｃｉｔｏｒ」と題する、本願と同じ発明者等による、２００１年９月５日に既に出願された米国仮特許出願の特典を主張するものである。
【０００２】
（発明の背景）
本発明は一般に、高周波の応用分野など、ある周波数範囲の応用分野で使用される、多層カスケードコンデンサに関する。さらに詳細には、本発明は、モノリシックパッケージに設けられた複数のコンデンサ構成部品に関する。本発明では、高いキャパシタンス、低い等価直列インダクタンス（ＥＳＬ）、低いまたは同調可能な等価直列抵抗（ＥＳＲ）など、改善および／または理想化された性能特性を有するデバイスを作製するための相互接続フィーチャおよび取付けフィーチャを利用する。
【０００３】
最新技術の応用分野は多様化しているので、効率のよい電子構成部品と、その中で使用される集積回路とが必要とされるようになっている。このような最新技術の応用分野としては、無線通信、警報システム、レーダシステム、回線交換、整合ネットワーク、およびその他の多くの分野があり、コンデンサは、フィルタリング、減結合、バイパス、およびその他の様々な最新技術分野の側面で使用される基本的な構成要素である。集積回路の速度および実装密度が劇的に向上すると、とりわけ減結合コンデンサ技術の進歩が必要となる。高キャパシタンス減結合コンデンサが現在の多くの応用分野の高周波数を受けるときには、性能特性はますます重要となる。このような幅広い応用分野においてコンデンサは必須であるので、それらが精密かつ効率的であることはきわめて重要である。したがって、コンデンサの性能特性を改善するために、コンデンサ設計の数多くの側面が注目されてきた。
【０００４】
このようにコンデンサ環境が驚くほど多様であるということは、コンデンサがいくつかの異なる動作周波数を受けることが多いということである。衛星やＧＰＳ、携帯電話の分野を含めた多くの無線通信システム、ならびに高速プロセッサの分野では、高い動作周波数に適応することができるコンデンサ技術が必要とされている。一般に高い動作周波数範囲に適応するようになされたコンデンサ技術の例が、米国特許第６２０８５０１Ｂ１号（Ｉｎｇａｌｌｓ他）、第６０２３４０８号（Ｓｃｈａｐｅｒ）、第５８８６８６７号（Ｃｈｉｖｕｋｕｌａ他）、第５５７６９２６号（Ｍｏｎｓｏｒｎｏ）、および第５２２０４８２号（Ｔａｋｅｍｕｒａ他）に開示されている。多くの場合、コンデンサは、このような高周波数の応用分野、またはその他のより低い周波数の応用分野の一方を対象として設計され、両方に対応するようには設計されない。したがって、広い範囲の周波数にわたって理想的な動作と両立する多様な能力を有するコンデンサが必要とされている。何らかの限られた周波数範囲内で良好に動作することができるコンデンサの例は、米国特許第６１８４５７４Ｂ１号（Ｂｉｓｓｅｙ）、第６０３８１２２号（Ｂｅｒｇｓｔｅｄｔ他）、および第５７８６９７８号（Ｍｉｚｕｎｏ）に見ることができる。
【０００５】
コンデンサは、様々な動作周波数を受ける可能性があるのと同時に、様々な動作温度にもさらされる可能性がある。所与の温度における許容性能は、コンデンサの形成に使用した誘電材料のキャパシタンスの温度係数に関係することが多い。様々な温度で所望のコンデンサ動作を可能にする既存の技法の１つは、様々な誘電材料で形成したコンデンサを積層するものである。この積層技法の例は、米国特許第５７９９３７９号および第５５１７３８５号（Ｇａｌｖａｇｎｉ他）に見ることができる。
【０００６】
実際のコンデンサは、理論的には存在しないこともある固有抵抗値を有する。コンデンサのこの付加的な性質は、しばしば等価直列抵抗（ＥＳＲ）と呼ばれる。できる限り理論上の動作に近い動作をするコンデンサを作成することが望ましいので、一般にはＥＳＲの低いコンデンサが好ましい。ＥＳＲを最低限に抑える必要があることは、減結合コンデンサの分野で特に明らかである。ＥＳＲが高くなると、所与のキャパシタンス値に対してリプル電圧およびワット損が増大する。これは、コンデンサのＲＣ時定数に関係し、低いコンデンサのＥＳＲが必要とされる１つの要因となっている。低ＥＳＲをもたらすよう設計されたコンデンサの例が、米国特許第６２２６１７０Ｂ１号（Ｎｅｌｌｉｓｏｎ他）に開示されている。
【０００７】
コンデンサ性能の改善を実現するもう１つの方法は、デバイスのインダクタンスを低下させることである。したがって、減結合コンデンサの場合には、回路効率を維持するために低い等価直列インダクタンス（ＥＳＬ）を実現することが好ましい。また、減結合コンデンサの自己インダクタンスおよび相互インダクタンスを低下させるコンデンサ設計を実施することが好ましいこともある。米国特許第６０３８１２１号（Ｎａｉｔｏ他）および米国特許第６０３４８６４号（Ｎａｉｔｏ他）には、磁束を打ち消し、ＥＳＬを低下させるように設計された例示的なコンデンサ構成が示されている。
【０００８】
電流路を短縮すると、自己インダクタンスを低下させることになる。電流はしばしばコンデンサの全長を移動しなければならないので、コンデンサ構造の長い方の端部に成端すると、電流路が短縮されることになる。隣り合うコンデンサ電極の電流が反対方向に流れると、コンデンサの相互インダクタンスが低下することになる。インターデジタル形コンデンサの技術で利用されるような複数の端子も、インダクタンス値を低下させる。米国特許第５８８０９２５号（ＤｕＰｒｅ他）および第６２４３２５３Ｂ１号（ＤｕＰｒｅ他）には、前述の低インダクタンス特性のうちいくつかを提供する多層コンデンサが開示されている。これらＤｕＰｒｅの特許で論じられている基本構成は、以下でインターデジタル形コンデンサ（ＩＤＣ）と呼ぶ多層コンデンサの１タイプに相当する。
【０００９】
減結合コンデンサのＥＳＬを低下させるもう１つの手法は、端子構成および実装システムによって生じる相互接続誘導を最小限に抑えることである。いくつかの既知の成端方式は高いインダクタンスを特徴とし、構成要素間の間隔をあまり接近させることができないことが多い。したがって、低ＥＳＬを有し、かつ集積回路の構成要素密度を高める一助となる効率的な成端方式が必要とされている。米国特許第６１０４５９７号（Ｋｏｎｕｓｈｉ）および米国特許第４４３９８１３号（Ｄｏｕｇｈｅｒｔｙ他）では、薄膜コンデンサ技術使用して、基板に取り付けられる例示的なコンデンサを提供している。
【００１０】
既知の成端方式では、内部の柱状電極と接続する孔配列をその中に有する電極板を利用する。このようにすることで、ＥＳＬがさらに低い省スペースの相互接続方式が提供されるが、コンデンサ電極中の孔配列は有効面積を減少させるので、構造全体のキャパシタンスは低下する。これらのクリアランス孔を備えた層の数が増えて、クリアランス孔が多くなりすぎると、短絡の問題が生じる一因となる。このような成端方式の例は、ヨーロッパ特許出願第１１１５１２９Ａ２号（ＡｈｉｋｏおよびＩｓｈｉｇａｒａ）に見ることができる。したがって、低いインダクタンスならびに高いキャパシタンスを実現する成端方式が必要とされている。
【００１１】
所望の動作を容易にするために改善の必要がある可能性のある、多くの様々なコンデンサの性能特性がある。上記で言及し論じた特性のうち、選択されるものとしては、低いＥＳＬ、低いＥＳＲその他の形態のインダクタンス、高いキャパシタンス、広い動作周波数範囲、効率的な成端方式などがある。このように、これら所望の特性の多くまたは全てを単一のモノリシック構造で達成すると、有用な容量性構造が得やすくなる。様々な態様および代替の特徴がコンデンサ技術の分野では既知であるが、本明細書で論じる改善した性能特性の全てを包括的に集約した設計は出現していない。
【００１２】
本明細書においてここまでに引用したもの以外の例示的な背景技術の参考文献としては、米国特許第５８３１８１０号（Ｂｉｒｄ他）、第５８１１８６８号（Ｂｅｒｔｉｎ他）、および第５５９９７５７号（Ｗｉｌｓｏｎ他）がある。
【００１３】
前述の全ての米国特許の開示は、参照により本願に完全に組み込まれる。
【００１４】
（発明の概要）
本発明は、コンデンサ技術の特定の態様に関する前述およびその他の欠点のいくつかを認識し、これらに対処するものである。したがって、概して言えば、本明細書に開示する技術の主要な目的は、広い周波数範囲にわたってコンデンサ性能を改善することである。さらに詳細に言えば、本明細書に開示する多層カスケードコンデンサの実施形態は、広い周波数範囲にわたって好ましい動作特性および様々なフレキシビリティを提供するものである。
【００１５】
本発明の別の目的は、複数の構成部品、および集積コンデンサパッケージにおけるそれらの相当の利点を提供することである。複数の構成部品を様々に組み合わせることで、コンデンサ設計と、それによりもたらされる性能とがフレキシブルになる。この集積構造は、並列に配列され相互接続された、スタック状の複数のコンデンサを提供することができる。
【００１６】
本技術の別の目的は、所望のキャパシタンス値および動作周波数を含めた、広範囲の動作条件に適応するコンデンサ構成を提供することである。可能な構成は、０．５μＦから１Ｆ超のキャパシタンス範囲および数ｋＨｚから数ＧＨｚの動作周波数範囲を実現できることが好ましい。
【００１７】
本開示の技術の別の目的は、本発明の多層カスケードコンデンサのＥＳＲおよびＥＳＬに関する。本明細書に開示の実施形態は、低ＥＳＬおよび低ＥＳＲの両方を特徴とすることが好ましい。ＥＳＲは、選択したコンデンサ構成およびその調節可能な態様に応じて所望のレベルに同調可能にすることもできる。
【００１８】
本開示の技術の別の目的は、有利な相互接続フィーチャによって取り付けられたスタック状構成部品を有するカスケードコンデンサを提供することである。この取付けおよび相互接続フィーチャは、一般に構造の高いキャパシタンス値を維持しながら、低インダクタンスおよびその他の利点を提供することが好ましい。本発明では、内部電極の接続または外部電極の接続あるいはその両方を任意に選択できるので、汎用性のある端子構成がもたらされる。
【００１９】
本発明の多層カスケードコンデンサの別の目的は、エポキシ製成型品にカプセル化して、そこに設けられたコンデンサと任意のワイヤボンドまたはその他の接続手段とを任意選択でさらに保護することができるモノリシック構造を提供することである。
【００２０】
本発明の別の目的は、本発明のカスケードコンデンサの多層部分に、調節可能な厚さを有する誘電体層を任意選択で設けることである。様々な構成で、隣り合う誘電体層に様々な厚さを持たせることができ、したがって特定の構成に関係する共振曲線を拡大することができる。
【００２１】
開示の技術のさらに別の目的および利点については、本明細書の詳細な説明において述べる。あるいは、本明細書の詳細な説明を読めば当業者には明らかであろう。また、参照により、開示の技術の趣旨および範囲を逸脱することなく、開示の技術の様々な実施形態および用法において具体的に図示、参照および考察した特徴およびステップに対して様々な修正および変更を加えることができることも当業者なら理解されたい。このような変更としては、図示、参照または考察した手段や特徴、材料、またはステップの代わりに、それらと等価な手段や特徴、材料、またはステップを用いること、ならびに様々な部品、特徴またはステップなどの機能、動作または位置を入れ換えることなどが含まれるが、これらに限定されるわけではない。
【００２２】
さらに、本技術の様々な実施形態ならびに様々な現在好ましい実施形態は、本開示の特徴、ステップまたはエレメントあるいはそれらの均等物の様々な組合せまたは構成を含むことができる（図面に明示していない、もしくは詳細な説明に記載していない特徴またはステップの組合せあるいはそれらの構成も含む）。本発明の第１の例示的な実施形態は、連続的に積み重ねた構成で設けた基板、第１の電極層、第１の絶縁層および第２の電極層を含む多層コンデンサに関する。次いで、電極層の選択した部分に電気的に接続されるように、導電性バイアも設ける。第１および第２の電極層ならびに絶縁層は全て、それぞれの直径を有する複数の貫通孔を画定し、導電性バイアはこれらの貫通孔に通すことができる。
【００２３】
この第１の例示的な実施形態は、様々な追加の特徴を組み込むことができる。このような特徴の１つは、第１の絶縁層と第２の電極層の間に設けた抵抗層に相当し、この抵抗層も、導電性バイアを通すことができる複数の貫通孔を画定することができる。この例示的な実施形態のさらに別の考えられる特徴は、基板が外側周縁部を有することを特徴とし、第１および第２の電極層が、それぞれの実質的に連続した部分と、それぞれの連続した部分から基板の外側周縁部に延びる複数のタブ部分とを有することを特徴とすることに関係する。さらに別の任意選択の特徴としては、追加の絶縁層、および／または選択した導電性バイアに取り付けられたはんだ球がある。
【００２４】
本発明の第２の例示的な実施形態は、第１の多層コンデンサと、第２の多層コンデンサと、各多層コンデンサの選択した部分を結合する複数の導電性ランドとを含むカスケードコンデンサに相当する。各多層コンデンサは、それぞれ電極と絶縁層の組合せで形成される。電極層の選択した縁部からそれぞれ複数のタブが延びることができる。第１の多層コンデンサの選択された層は、複数の貫通孔を画定することができ、導電性バイアをこれらの貫通孔に通して、特定の電極層への電気接続を形成することができる。
【００２５】
本開示の技術のこの第２の例示的な実施形態にさらに関連して、例えば表面実装コンデンサ、単層コンデンサ、二重層コンデンサ、電気化学コンデンサ、セラミックコンデンサ、タンタルコンデンサ、および／またはそれらから選択したものの組合せなどの追加のコンデンサを、カスケードコンデンサ実施形態の導電性ランドに結合することもできる。さらに特化した実施形態では、複数のカスケードコンデンサを共通コンデンサに結合することもできる。さらに特化した実施形態は、カスケードコンデンサ中の第２の多層コンデンサの個別の絶縁層の厚さを層ごとに変化させて、デバイスの共振特性を調節するように構成することができる。
【００２６】
本発明の第３の例示的な実施形態は、連続的に積み重ねられた複数の電極層および絶縁層と、各電極層の選択された縁部から延びて多層コンデンサの選択された側面で露出する複数のタブと、最上部電極層および隣接するその下の絶縁層を穿孔することによって形成した複数の貫通孔と、選択した貫通孔を通る複数の導電性バイアと、複数のタブのうち選択したものを結合する複数の導電性ランドとを含む多層コンデンサに関する。これらのタブは、インターデジタル型に配列されることが好ましく、貫通孔は、多層コンデンサの連続するその次の電極層を露出させるように形成されることが好ましい。
【００２７】
本発明の追加の実施形態は、同様に、開示の多層カスケードコンデンサ実施形態の特定の態様を形成する方法論にも関する。この方法論の第１の例示的な実施形態は、多層構成部品の等価直列抵抗（ＥＳＲ）を調節する方法に相当する。この方法は、絶縁層で分離された第１および第２の電極層を少なくとも含む多層構成部品を作製するステップと、絶縁層と第１または第２の電極層の一方との間に抵抗層を設けるステップと、抵抗層の有効抵抗を変化させることによって構成部品のＥＳＲを調節するステップとを含むことができる。さらに詳細には、有効抵抗は、抵抗層の組成または厚さを調節することによって変化させることもできる。別法として、有効抵抗は、電極層の１つを貫通する複数の貫通孔を形成し、次いでこれらの貫通孔のうち選択したものそれぞれの直径を調節して抵抗層の被覆範囲を変化させることによって変化させることもできる。
【００２８】
本発明による方法論のさらに別の例示的な実施形態は、多層構成部品の共振特性を調節する方法に関する。この方法は、連続的に積み重ねられた複数の電極層を有する多層構成部品を作製するステップと、各電極層の間に挟まれた別個の絶縁層を設けるステップと、別個の絶縁層のうち選択したものの厚さを層ごとに変化させることによって多層構成部品の共振特性を調節するステップとを含むことが好ましい。この変化させるステップは、例えば、層ごとに厚さを連続的に変化させる、厚さをあるパターンで変化させる、および／または厚さを整合して変化させることによって行うことができる。
【００２９】
この概要部では必ずしも明記していないが、本発明のさらに別の実施形態は、上記の要約した本発明の目的記載部分で言及した特徴または部分、および／あるいはその他のかたちで本願で論じる特徴または部分の態様の様々な組合せを含み、かつ組み込むことができる。
【００３０】
当業者なら、本明細書の残りの部分を読めば、以上その他の実施形態の特徴および態様がよりよく分かるであろう。
【００３１】
当業者を対象とする、その最良の実施の形態を含む本開示の技術の完全かつ実施可能な説明を、添付の図面を参照する本明細書に記載する。
【００３２】
本明細書および添付の図面を通じて繰り返し使用される参照符は、本開示の技術の同様または類似の特徴または要素を表すものである。
【００３３】
（図面の詳細な説明）
発明の概要の節で既に述べたように、本発明は、広い周波数範囲にわたってコンデンサ性能を改善することに関するものである。さらに詳細には、開示のカスケードコンデンサは、広い動作周波数範囲にわたって、高キャパシタンス、低ＥＳＬおよび／または同調可能なＥＳＲを提供することが好ましい。
【００３４】
本発明のカスケードコンデンサは、集積コンデンサパッケージ中に設けられた複数の構成部品を含むことができる。例示的なカスケードコンデンサは、薄膜ＢＧＡコンデンサや、ＩＤＣ構造、単層コンデンサ、二重層電気化学コンデンサ、表面実装タンタルコンデンサ、多層コンデンサ（ＭＬＣ）など、多くの様々な構成部品を含むことができる。あるいは、選択したコンデンサ構成部品の特定の態様を組み合わせて、単一のモノリシックコンデンサ構造を形成することもできる。本技術の好ましい実施形態では、少なくとも２つのこれらの構成部品の態様を、それらを集積した構造に組み込む。
【００３５】
２つの好ましい構成部品は、図１Ａに示すような薄膜ＢＧＡコンデンサおよびインターデジタル形コンデンサ（ＩＤＣ）である。薄膜ＢＧＡ技法は、低ＥＳＬおよび同調可能なＥＳＲを提供し、電子プリント配線板（ＰＷＢ）またはセラミックパッケージに取り付ける手段を提供する。第１の例示的な実施形態は、図１Ｂおよび図３Ａに示すような、薄膜ＢＧＡデバイスと並列に電気接続するＩＤＣ型構成部品を含む。この例示的な組合せは、２つの減結合レベルを備えたカスケードコンデンサを実現する。
【００３６】
同様の減結合機能を提供する本開示によるカスケードコンデンサの第２の例示的な実施形態は、図２Ａ、図２Ｂおよび図３Ｂに示すような、ＢＧＡ技法をＩＤＣの最上層に取り入れた厚膜構造である。この例示的なカスケードコンデンサ構成およびその他の例示的なカスケードコンデンサ構成は、数キロヘルツから１ギガヘルツまでの周波数範囲にわたる広帯域減結合を実現することができる。選択した構成について可能なキャパシタンス値は、単一の薄膜ＢＧＡ／ＩＤＣの組合せで約０．５μＦから約５０μＦの範囲となる。
【００３７】
図４Ａおよび図４Ｂは、本発明の選択した実施形態の例示的な成端方式を示す図である。このような端子配列では、選択した実施形態に追加の構成部品を電気的に接続することが可能である。前述の第１または第２の例示的な実施形態のいずれかと組み合わせるこのような追加の構成部品としては、表面実装タンタルコンデンサ、多層コンデンサ、または単層コンデンサなどがある。
【００３８】
図５Ａは、この実施形態およびその他の実施形態をプリント配線板またはその他の適当な表面に取り付けるための例示的なフィーチャに注目した、本発明のカスケードコンデンサ技術の別の例示的な実施形態を示す図である。図５Ｂは、前述の第１または第２の例示的な実施形態あるいはその他の実施形態と単一の電気化学コンデンサとを組み合わせて、全体のキャパシタンスを向上させたカスケードコンデンサを作製する、本発明のさらに別の例示的な実施形態を示す図である。
【００３９】
以下では一括して図６と称する図６Ａから図６Ｅは、本発明の様々なカスケードコンデンサの多層部分に応じて適用される誘電体層および電極層の様々な構成を示す図である。図７は、選択したコンデンサ構成部品およびそれらの組合せについて有効な一般的なキャパシタンスの範囲を示す図である。図８Ａおよび図８Ｂは、本発明の選択した実施形態に関連する選択した性能特性を説明するのに役立つインピーダンス曲線を示す図である。
【００４０】
これらの例示的な実施形態はそれぞれ、本発明を制限するためのものではないことに留意されたい。ある実施形態の一部として図示または説明した特徴を、別の実施形態の諸態様と組み合わせて使用して、さらに別の実施形態を生み出すこともできる。さらに、特定のフィーチャを、同じまたは同様の機能を実行する明示的には述べていない同様のデバイスまたはフィーチャと置き換えることもできる。
【００４１】
これらの図面は、一定の比率で描かれたものではないことを理解されたい。また、各図面中の選択された要素が、同じ図面中のその他の要素と同じ比率では描かれていないことがあることも理解されたい。さらに、本明細書で論じる実施形態の特定の要素を形成する例示的な物質として列挙した材料は、単に例として挙げたものに過ぎず、いかなる意味においても実施したコンデンサの特定の組成を限定するものではない。新たに改良された材料が設計および／または作成された場合には、それらの物質と本明細書に開示の技術とを組み合わせることが予想されることを理解されたい。
【００４２】
次に、本発明のカスケードコンデンサ技術の現在好ましい実施形態について詳細に述べる。図面を参照すると、図１Ａおよび図１Ｂは、第１の例示的なカスケードコンデンサの実施形態に関する。図１Ａは、本発明のカスケードコンデンサ技術の選択した実施形態に従って使用される薄膜ＢＧＡコンデンサ構成部品１０を示す図である。第１の絶縁層１８をその上に堆積させる基板１６が設けられる。基板１６を形成するために使用することができる適当な材料の例としては、ケイ素、ガラスセラミック、アルミナ、窒化アルミニウム、炭化ケイ素、酸化亜鉛、ＢａＴｉＯ_３、バリスタセラミック、ペロブスカイトセラミック、酸化物セラミック、非酸化物セラミック、またはその他の高温不活性材料がある。上記に列挙した適当な基板材料のうち、選択した応用分野での使用に好ましいものとして選択されるものとしては、ガラス、ガラスセラミック、またはシリコンのウェハがある。平坦化層と呼ばれることもある絶縁材料１８についても、適当な材料を選択することができる。バッファ型絶縁層が、抵抗性、半導電性、または導電性の特徴を有する基板材料とともに使用するのに好ましいことがある。その他の特定の材料を選択して、全体的に粗面の基板材料とともに使用することもできる。基板１６と絶縁層１８の好ましい組合せの例としては、二酸化ケイ素絶縁層を備えたシリコンベース基板がある。
【００４３】
底部電極層２０は、絶縁層１８より上方に配列される。底部電極層２０を形成するために使用できる適当な物質の例としては、白金、金、ニッケル、パラジウム、ルテニウム、イリジウム、酸化ルテニウム、酸化イリジウム、その他の適当な導電性材料、あるいはこれらの物質から選択したものの組合せまたは合金がある。特定の応用分野で使用するのに好ましい本発明による底部電極層を形成する上述の適当な材料から選択される材料は、白金、金、またはニッケルに相当することがある。ＢＧＡ構成部品１０および／またはその他の本発明の実施形態を形成するために使用される選択された材料のいくつかの組合せでは、絶縁層１８と底部電極２０の間に接着層が必要となる。このような接着層（参照番号なし）は、例えば、二酸化チタン、チタン、タンタル、クロム、窒化タンタル、窒化チタン、ニクロム、チタン／タングステン、またはマグネシウムなどの物質を含むことができる。好ましくは、適当な接着層は、スパッタリングしたチタンを酸化する、または酸素中でチタンを反応性スパッタリングすることによって二酸化チタンを形成することにより、二酸化チタンで形成することもできる。
【００４４】
一連のタブ３２は、各タブ３２がＢＧＡ構成部品１０の外側表面に向かって延びるように、電極層２０の周縁部から延びる。誘電体層２２は、底部電極層２０を覆って配置され、いくつかの実施形態では、誘電体層２２と底部電極層２０の間に任意選択の導電性酸化物バッファ層（参照番号なし）を用いることもある。誘電体層２２を形成するために使用できる適当な物質の例としては、ＰｂＺｒＴｉＯ_３（ＰＺＴと呼ばれることもある）、ＰＮＺＴ、ＰＬＺＴ、ＰｂＭｇ_１／３Ｎｂ_２／３Ｏ_３−ＰｂＴｉＯ_３（ＰＭＮ−ＰＴと呼ばれることもある）、ＳｒＢａＴｉＯ_３、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_２ＳｒＴａ_２Ｏ_９、多結晶セラミックペロブスカイト、多結晶リラクサ型強磁性セラミック酸化物、二酸化ケイ素、Ｓｉ_３Ｎ_４、酸窒化ケイ素、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、多結晶タングステンブロンズ、多結晶チタン酸ビスマス、およびその他の適当な誘電体材料がある。ＰＺＴおよびＰＮＺＴは、選択された応用分野で好ましい誘電体材料として一般に利用される。
【００４５】
最上部電極層２４にも、概ね構成部品１０の縁部に向かって延びるタブ３２がついている。最上部電極２４を形成するために使用できる適当な物質の例としては、銅、ニッケル、アルミニウム、パラジウム、金、銀、白金、鉛、スズ、これらの元素から選択したものの組合せ、またはその他の適当な導電性物質がある。誘電体層２２と最上部電極層２４の間に、バリヤ層３４を設けることが好ましい。層３４の性質によって、ＢＧＡ構成部品１０が一般により低いリーク電流とより高い信頼性とを特徴とすることを保証する。この後者の特徴は、通常、抵抗性バリヤ層３４の厚さおよび／または最上部電極２４が覆う範囲を容易に調節して、同調可能な制御された内部抵抗を提供することができることによって可能となる。最終的にもたらされる回路において電位リンギングを回避するために、コンデンサ構成部品では、一般に小さいが同調可能なＥＳＲは、無視できるＥＳＲより望ましいことが多い。層３４は、本発明の技術のコンデンサ実施形態にさらなる利点をもたらす。このような利点としては、金属電極層が誘電体層またはその他の層中に拡散することを防止すること、誘電体物質を介した短絡または導通の可能性を低減すること、電極の接着を促進すること、コンデンサデバイスの極性を変化させること、またはデバイスの自己加熱を促進することなどがある。抵抗性バリヤ層３４で一般に使用される物質の例としては、チタン、タンタル、クロム、窒化チタン、チタン／タングステン、タングステン、マグネシウム、およびその他の当技術分野で容易に理解および認識される物質がある。バリヤ層３４の特定の実施形態で使用することが好ましいその他の物質の例としては、窒化タンタル、ニクロム、ケイ化クロム、およびその他の抵抗性化合物がある。
【００４６】
次いで、一般にパッシベーション層とも呼ばれる第２の絶縁層３６を、最上部電極層２４に当てる。このパッシベーション層３６は、その下にあるコンデンサの各層を保護し、構成部品を電気的に安定にする助けとなる。パッシベーション層３６に適した例示的な材料は、窒化ケイ素（Ｓｉ_６Ｎ_４）、二酸化ケイ素（ＳｉＯ_２）、酸窒化ケイ素（ＳｉＯＮ）、およびＳｉ_ｖＨ_ｗＣ_ｘＯ_ｙＮ_ｚで表される様々な不定比化合物などの無機材料の薄膜から選択することができる。あるいは、パッシベーション層３６は、ポリイミド、エポキシ、またはベンゾシクロブテン（ＢＣＢ）などの有機ポリマーの様々な膜で構成する、あるいは無機材料層と有機材料層の組合せとして構成することもできる。
【００４７】
最上部電極層２４は、底部電極２０への接続経路に非接触孔を提供するための円形開口２６のアレイを有する。同様の孔アレイを、抵抗性バリヤ層３４にも設ける。抵抗性バリヤ層３４の対応する孔よりも大きな孔２６を導電性層２４に設けることにより（図１Ｂに示す）、抵抗性バリヤ層３４の露出部分が大きくなる。抵抗性バリヤ層の露出部分が大きくなると、デバイスのＥＳＲが大きくなり、このことは選択されたカスケードコンデンサ構成の同調可能抵抗を実証している。コンデンサ構成部品１０には導電性バイア２８および２９が挿入され、これらは隣接するものどうしが交互に最上部電極２４と底部電極２０に接触する。その後、はんだ球３０を導電性バイア２８および２９の各端部に取り付け、端子フィーチャを設けることができる。基板１６上に全ての層を堆積させると、薄膜ＢＧＡ構成部品１０がもたらされる。
【００４８】
本発明の第１の実施形態１４は、薄膜ＢＧＡ構成部品１０と、多層ＩＤＣ構成部品１２とを含む。ＢＧＡ構成部品１０の超低ＥＳＬおよび高周波数性能特性と、ＩＤＣ構成部品１２のより大きなキャパシタンスとを組み合わせることにより、減結合機能を有効に発揮する周波数範囲を拡大する。薄膜ＢＧＡ技法を多層ＩＤＣ以外の構成部品とともに使用して、さらに別のカスケード構造を形成することもできる。
【００４９】
通常のＩＤＣは、電極層および誘電体層の多層配列に相当することができる。このような多層配列の部分展開図を図２Ａに示す。好ましくは、各電極層は、平行に配列され、各層からタブ４８および５０が延び、交互に重なった電極層から延びる電極タブがそれぞれ柱状に整列するようになっている。インターデジタル型端子がこのように配列されることにより、電極構成は一般に低いＥＳＬを有することになる。電流は、チップ構成部品のより短い距離を進行し、それによりデバイスの自己誘導が低下することが好ましい。ＩＤＣの電極配列は、第１のセットの正極板から流れ出た電流が隣接する負極板のセットに沿って反対方向に戻るようになっている。このように電流が反対方向に流れるようにすることにより、隣り合う電流が同じ方向に流れることによって生じる誘導がかなり低減される。
【００５０】
図３Ａは、ＢＧＡ構成部品１０をＩＤＣ構成部品１２に接続するフィーチャを有するカスケードコンデンサ実施形態１４を示す図である。これらの構成部品の選択した側面に沿ってランド５２を形成し、タブ３２ならびにＩＤＣタブ４８および５０によって形成される端子を接続することができる。別法として、２組のランド５２を設けて、一方のセットをＢＧＡ構成部品１０用、もう一方のセットをＩＤＣ構成部品１２用にすることもできる。その後、これら２組のランドを対合させて、図３Ｃに示すように、一体化された側面端子セットを形成することができる。外側ランドを形成するプロセスは、コンデンサの技術分野の当業者には既知の比較的簡単な技法で実施される。その他の端子フィーチャとしては、導電性バイア２８および２９に取り付けることができるはんだ球３０またはその他のはんだ要素がある。はんだ球３０を形成する材料の例としては、スズ鉛合金、スズ銅銀合金、スズ銅合金、スズ銀合金、スズビスマス合金、スズ銀ビスマス合金、スズ銀ビスマス銅合金、スズアンチモン合金、スズ銀銅アンチモン合金、およびその他の適当な物質がある。はんだ材料３０の流れを制御する助けとなるように、はんだ球３０の下に任意選択のアンダーバンプ金属を追加することが好ましいことが多い。図２Ｂは、このようなボールリミッティング金属（ＢＬＭ）３８の、本発明の技術の例示的な実施形態に対する相対位置を示す図である。ＢＬＭ３８として使用される例示的な物質は、銅、ニッケル、金、銀、スズ、鉛、これらの金属元素から選択したものを組み合わせて作成した合金、およびその他のはんだ付け可能な表面を備えた導電性金属の組合せに相当することができる。特定の応用分野で好ましい例示的な特定のＢＬＭ材料としては、ニッケル／金層または銅／ニッケル／金層がある。この場合、はんだ要素３０を、本開示の技術の実施形態により有用に適用し、その後、カスケードコンデンサ実施形態をＰＷＢに接続するために利用することができる。
【００５１】
図２Ａ、図２Ｂ、および図３Ｂは、図１Ａおよび図１Ｂを参照して説明した第１の例示的な実施形態と同様の電気的性質をもたらす、本発明の第２の例示的な実施形態に関する。この第２の実施形態４０は、１２などのＩＤＣ型コンデンサの最上層に厚膜型のＢＧＡ構成部品を組み込むものである。第１のセットの電極層と対応するタブ４８とで、所与の極性を特徴とする端子のセットを形成し、第２のセットの電極層と対応するタブ５０とで、電極４８とは反対の極性を有する端子のセットを形成する。隣接する電極層の間に誘電体層４４を設け、例示的なカスケードコンデンサ４０を形成する。最上部電極層４２は、第１の電極４２に対向する第２の電極４６につながる非接触経路を実現する孔２６のアレイを有する。導電性バイア取付け２８および２９を利用して、最上部の２つの電極層への交互の接続をもたらす。図２Ｂの詳細図では、バイア２８は電極層４２に接続され、バイア２９は電極層４６に接続される。最上部の２つの層より下方の電極層は、通常の側面端子ランド５２で接続されることが好ましい。
【００５２】
電極の成端には多くの様々なタイプがあり、これらを本開示のカスケードコンデンサの実施形態に応じて利用することができる。図３Ｃに示すように、コンデンサの最上部表面および底部表面の周りを囲むランド５２を設けた場合には、選択した側面をガラスまたは有機物のはんだ止めでコーティングすることができる。したがって、ＢＬＭを修正して適用し、はんだ要素３０をリフローイングして、コンデンサの側面に端子構造が形成されないようにしながら、前記実施形態を取り付け、かつ応力を吸収する隔離碍子を提供する働きをする、柱状構造のはんだを提供することができる。別法として、内部バイアでタブ４８および５０を接続することにより外部ランドを不要にすることもできる。このように、内部バイアによる相互接続または外部バイアによる相互接続の利用を任意に選択できることにより、例示的なカスケードコンデンサ構成の多様性が向上する。
【００５３】
再度図２Ａおよび図２Ｂを参照すると、好ましくは、最上部電極層４２上に絶縁層を堆積させることができる。柱状バイア２８および２９にはんだ球３０およびＢＬＭ３８をさらに追加すると、図２Ｂに示すようなカスケードコンデンサ構成４０がもたらされる。
【００５４】
例示的な実施形態４０（図２Ａ、図２Ｂおよび図３Ｂ）ならびに例示的な実施形態１４（図３Ａ）で利用される成端方式は、多くの利点を提供する。開示の実施形態は、コンデンサの全ての電極層を貫通する孔２６ならびにバイア２８および２９を必要としない。構成部品のキャパシタンスが、そのコンデンサの極板の面積に正比例することは既知である。したがって、コンデンサ本体の全域に孔を設けると、有効キャパシタンスが低下し、デバイスの信頼性も低下する。本発明の実施形態の選択した成端方式は、その他の成端方式より費用対効果が大きく、カスケードコンデンサ設計の全体のキャパシタンス値を低下させないので好ましい。例示的な実施形態における孔およびバイアを用いた多くの電極層のへの内部接続は、複雑な端子配列を生じることになるが、これは一般に低いインダクタンスを特徴とすることが分かっている。一方、図１Ｂおよび図２Ｂに示すような、少数の電極板のみへの内部接続が、信頼性のかなり高い内部端子配列をもたらすことも分かっている。ただし、これはキャパシタンスが低下するという特徴がある。したがって、本発明の端子配列の複雑さ、キャパシタンス、インダクタンスおよび信頼性の間に、両立し得ない部分があることは明らかである。これらの特徴のうち選択されるものは、特定の応用分野でより望ましいものとすることができる。したがって、内部接続される電極層の数の変更が可能であることは、本開示の技術の範囲内となるものとする。
【００５５】
図３Ａから図３Ｃは、本明細書において前述したものなどの例示的なカスケードコンデンサ実施形態を示す図である。図３Ａは、組み合わさって薄膜ＢＧＡ／ＩＤＣカスケードコンデンサの第１の実施形態１４を形成する全ての要素を示す図である。図３Ｂは、厚膜ＢＧＡ／ＩＤＣカスケードコンデンサの第２の例示的な実施形態４０を示す図である。１つの例示的な実施形態に関連して上記で述べた様々な特徴は、本発明のその他の実施形態にも適用することができることを理解されたい。さらに詳細には、実施形態１４またはその他の実施形態に関連して述べた任意選択の層および特徴は、本開示の技術の範囲を逸脱することなく実施形態４０またはその他の実施形態に適用することができ、またその逆も可能である。図３Ｃは、実施形態１４または４０のいずれかを表す例示的な実施形態５４を示す図である。本明細書以下では、ＢＧＡ／ＩＤＣ構成部品５４は、薄膜カスケードコンデンサ構造１４または厚膜モノリシックカスケードコンデンサ実施形態４０のいずれに相当することもあることを理解されたい。
【００５６】
図４Ａおよび図４Ｂを参照すると、例示的なカスケードコンデンサ５４のための追加の端子フィーチャが示してある。正端子ランド５６のうち選択したものを相互に接続する一体化正端子バー６０が設けてある。負端子ランド５８のうち選択したものを相互に接続する一体化負端子バー６２も設けてある。端子バー６０および６２により、追加の構成部品を例示的なカスケードコンデンサ５４に接続することが容易になる。このような端子要素６０および６２は、スクリーン印刷する、あるいは直接書込みによる技法またはその他の当技術分野で既知の技法を用いて画定することができる。
【００５７】
本発明のカスケードコンデンサ技術の別の実施形態を図４Ｃに示す。この実施形態は、単層コンデンサ６６と並んで配列され、本開示の技術によるＢＧＡ／ＩＤＣ構成部品５４と電気的に接続された、２つのタンタルまたはセラミック製表面実装コンデンサ６４を含む。このようなタンタルデバイス６４を含めることで、本技術の選択された実施形態のとりうるキャパシタンス値の範囲が拡大されるので好ましい。小さな表面実装タンタルコンデンサで、高いエネルギー蓄積、高い動作周波数、および所望のＥＳＲ性能を提供することが好ましい。本技術で使用される表面実装タンタルコンデンサ６４の例として、ＡＶＸ社製のものなどのＴＡＣマイクロチップブランドのタンタルコンデンサがある。単層コンデンサ（ＳＬＣ）６６は、ＧＨｚ周波数範囲においても信頼できる機能性を得るために、薄膜技法を利用して例示的なコンデンサを提供することが好ましい。本発明で使用する例示的な単層コンデンサは、様々な範囲の能力を有するセラミック誘電体に付着させた金被覆薄膜層を含むことができる。本技術で使用する単層コンデンサ６６の代替の使用例としては、ＡＶＸ社製のものなどのＡｃｃｕ−Ｐブランドのコンデンサがある。
【００５８】
単層コンデンサ６６は、図４Ｃに示すように、カスケードコンデンサ実施形態５４に接続することができる。単層コンデンサ６６の底部電極は、選択した端子バー６２に取り付けられ、上部電極は、１つまたは複数のワイヤボンド６９によってもう一方の端子バー６０にワイヤ接合される。端子要素６０および６２を設けることにより、表面実装タンタルまたは多層セラミックコンデンサ６４を実施形態５４に接続することが容易になる。単層コンデンサ６６を含む図４Ｃの最終的なカスケード構成およびその他の例示的な実施形態は、個別のコンデンサ構成部品を取り付けるために使用する任意のワイヤボンドを保護するために、エポキシその他の適当な材料の成形コンパウンドでカプセル化されることが好ましい。
【００５９】
本発明のさらに別の例示的な実施形態は、単一の表面実装タンタルコンデンサ６４に取り付けられたＢＧＡ／ＩＤＣ構成部品５４を含む。さらに別の実施形態では、カスケード実施形態５４と並列な少なくとも２つの表面実装タンタルコンデンサを含むことができる。このようなタンタルコンデンサは、単層コンデンサ６６がなくても、図４Ｃに示す実施形態と同様に配列することができる。本技術のその他の例示的な実施形態は、タンタルコンデンサを用いずに、少なくとも１つの単層コンデンサと組み合わせて、ＢＧＡ／ＩＤＣ構成部品５４を含むことができる。
【００６０】
図５Ａは、構成部品の１つとしてタンタルコンデンサ、単層コンデンサ、または電気化学コンデンサ６８を特徴とする、本発明による例示的なカスケードコンデンサを示す図である。電気二重層コンデンサ６８は、ＢＧＡ／ＩＤＣ構成部品５４と並列に取り付けられ、電気的に接続される。セラミックパッケージまたはＰＷＢにカスケードコンデンサを接続するために、はんだ球３０をＢＧＡ／ＩＤＣ構成部品に取り付ける。多数の二重層コンデンサ５４はかさばるので、図５Ｂに示すように、複数のＢＧＡ／ＩＤＣ構成部品５４を並列に単一の電気化学的構成部品６８に接続すると好都合であることが多い。図５Ｂの例示的な実施形態は、単一の電気化学コンデンサ６８の上に並べて配列された１０個のＢＧＡ／ＩＤＣ構成部品５４を示している。
【００６１】
例示的なカスケードコンデンサ構成に電気化学コンデンサを含めることにより、通常約０．１ファラド以上のきわめて高いキャパシタンス値を有するカスケードコンデンサが可能となる。通常の電気化学コンデンサは、整列して誘電体として機能する電気化学層を形成する水素イオンを含む。その結果生じる構造は、非常に高いキャパシタンス、およびミリオーム（ｍΩ）領域の超低ＥＳＲを示す。いくつかの二重層コンデンサ構成は、構成部品と関連づけられた端子を２つ有するのみである。したがって、このような電気化学的デバイス６８をＢＧＡ／ＩＤＣ構成部品５４と接続するためには、図４Ｂに示すような端子要素６０および６２を利用することが好ましい。ＢＧＡ／ＩＤＣ構成部品５４の正極端子は、１つにまとめて第１の端子バーに接続され、負極端子は、１つにまとめて第２の端子バーに接続される。各端子バーは、それぞれ電気化学コンデンサ６８の端子に接続される。電気化学コンデンサ６８は感熱性であるので、電気化学的構成部品と導電性エポキシ製のその他の構成部品との間の好ましい接続方法、すなわちはんだのリフローイングとは対照的な機械的なファスナがもたらされる。
【００６２】
図５Ａを参照すると、選択したカスケードコンデンサ構成を取り付ける例示的な位置が示してある。はんだ球３０またはその他のはんだ要素は、通常は、構造５４のＢＧＡ型端子部分に取り付けることができる。はんだ球３０は、プリント配線板（ＰＷＢ）７０上の対応する取付けパッド７１に取り付けることができる。取付けパッド７１は、様々な回路の接続に対応するように様々に配列することができる。カスケードコンデンサ構成内の別個の構成部品を接続するために、それぞれのパッドおよびはんだバンプの配列を使用することもできる。
【００６３】
本発明のカスケードコンデンサ技術の特定の例示的な実施形態の利点は、これらの例示的な実施形態に存在する誘電体層の厚さを変化させることによって、また特にこれらの例示的な実施形態のＩＤＣ構成部品によってもたらされる共振特性の改善である。交互に配置された誘電体層８４および電極層８２の通常のパターンを、図６Ａの配列７２に示す。誘電体層８４が一定の厚さを有するこのような配列７２は、一般に狭い周波数範囲にわたって低いインピーダンスをもたらす。様々な厚さの誘電体層８４を組み込む構成は、コンデンサが好ましいインピーダンス特性を示す周波数範囲を拡大する助けとなる。図６Ｂに示す配列７４は、厚さが連続的に変化する誘電体層８４を備える。図６Ｃおよび図６Ｄに示す例示的な配列７６および７８はそれぞれ、一定のパターンで厚さが変化する誘電体層８４を備える。図６Ｅに示す例示的な配列８０は、整合して変化する厚さを有する誘電体層８４を備える。以上その他の例示的な実施形態は、一般により広い周波数範囲にわたって改善されたコンデンサ性能をもたらす。
【００６４】
前述のように、約０．５μＦから１Ｆ超の範囲のキャパシタンスを有するカスケードコンデンサ実施形態を提供することは、本発明の利点である。図７は、選択したカスケードコンデンサの諸実施形態について、このような広範囲のキャパシタンス値がどのように有効となるかを示す図である。本発明のカスケードコンデンサの好ましい実施形態は、薄膜ＢＧＡ構成部品１０およびＩＤＣ構成部品１２の少なくともいくつかの態様を含む。ＢＧＡコンデンサ１０のキャパシタンス値は、通常、約１０ｐＦから約５００ｎＦの範囲であり、インターデジタル型コンデンサの値は、追加の誘電体層および電極層が設けられることにより、約１００ｎＦから１０μＦ以上の範囲となる。したがって、複数の態様の薄膜ＢＧＡコンデンサ１０およびＩＤＣ１２を組み込んだカスケードコンデンサは、ＩＤＣ１２によりもたらされる一般に高いキャパシタンスと、ＢＧＡコンデンサ１０によりもたらされる一般に低いインダクタンスとを特徴とする。単層コンデンサ６６は、約０．１ｐＦから約１ｎＦのキャパシタンス範囲を維持しながら、さらに高い動作周波数範囲を示す。タンタルコンデンサは、約１μＦから約１ｍＦのキャパシタンス範囲を示しながら、将来的に実現する可能性のあるカスケードコンデンサの実施形態にさらなる利点をもたらす。複数の態様の二重層電気化学コンデンサ６８を含むカスケードコンデンサは、一般に高いキャパシタンスを特徴とする。したがって、二重層コンデンサ６８は、一般に、約１ｍＦから約１Ｆのキャパシタンスを有する。したがって、特定のコンデンサの態様を選択して組み合わせて、様々な潜在的なキャパシタンス値を有するカスケードコンデンサの実施形態を生み出すことができる。多層表面実装コンデンサを使用することもでき、これらは１０、１２および６４の範囲をカバーする。
【００６５】
図８Ａおよび図８Ｂは、本発明の選択した実施形態に対応する例示的なインピーダンス曲線を示す図である。図８Ａおよび図８Ｂは、どのようにすれば、様々なコンデンサの態様を組み合わせて、広い周波数範囲にわたって望ましい性能を有する例示的なカスケードコンデンサを形成することができるかを示す図である。図８Ａは、個別のコンデンサ構成部品について、動作周波数に対するインピーダンス値を示している。これらの構成部品は、インターデジタル型デバイスなどの多層コンデンサ構成部品、および電気化学コンデンサやタンタルコンデンサなどのバルクコンデンサを含む。受動デバイスまたはその他の回路構成部品には、しばしば電圧調整モジュールを組み込むことができ、この電圧調整モジュールからも構造全体にインピーダンス値が加えられる。カスケードコンデンサが、図８Ａに示すインピーダンス曲線を有する全ての上記構成部品の複数の態様を組み込んでいる場合には、デバイス全体のインピーダンス曲線は、図８Ｂの「正味Ｚ」曲線と同様になることになる。選択した特徴を組み合わせることにより、約１ＫＨｚから約１ＧＨｚの周波数範囲にわたって一般に低いインピーダンスを示すデバイスを形成することができる。この例示的なデータでは、約５〜１０ｍΩの目標インピーダンスが一般に達成される。
【００６６】
特定の実施形態に関連して本発明について詳細に説明したが、当業者なら、前述の内容を理解すれば、これらの実施形態の改変形態、変更形態、および均等物を容易に生み出すことができることを理解されたい。したがって、本開示の範囲は、限定ではなく例示を目的としたものであり、本開示は、当業者なら容易に思いつく本発明の修正、変更および／または追加を含むことを排除しない。
【図面の簡単な説明】
【図１Ａ】
本発明の第１の例示的な実施形態に関する図であり、本発明の特定の実施形態に従って使用される例示的な薄膜ボールグリッドアレイ（ＢＧＡ）コンデンサ構成の部分展開図である。
【図１Ｂ】
本発明の第１の例示的な実施形態に関する図であり、図１Ａに示すような薄膜ＢＧＡ構成部品とインターデジタル型コンデンサ（ＩＤＣ）構成部品とを含む、本発明のカスケードコンデンサ技術の例示的な実施形態を示す図である。
【図２Ａ】
本発明の第２の例示的な実施形態に関する図であり、本発明のコンデンサ技術の第２の例示的な実施形態の部分展開図である。
【図２Ｂ】
本発明の第２の例示的な実施形態に関する図であり、図２Ａに示すものなどの本発明の第２の例示的な実施形態の詳細図である。
【図３Ａ】
本発明のカスケードコンデンサ技術の例示的な実施形態を示す図である。
【図３Ｂ】
本発明のカスケードコンデンサ技術の例示的な実施形態を示す図である。
【図３Ｃ】
本発明のカスケードコンデンサ技術の例示的な実施形態を示す図である。
【図４Ａ】
例示的な端子フィーチャに注目した、本発明の例示的な実施形態を示す図である。
【図４Ｂ】
例示的な端子フィーチャに注目した、本発明の例示的な実施形態を示す図である。
【図４Ｃ】
選択した追加の構成部品が並列に接続されて、本開示の技術によるカスケードコンデンサのさらに別の実施形態を形成している、本発明の例示的な実施形態を示す図である。
【図５Ａ】
プリント配線板またはその他の適当な表面上に取り付けるための手段を有する、本発明の技術の例示的なカスケードコンデンサを示す図である。
【図５Ｂ】
本発明によるカスケード構造を複数レベル備えた例示的なカスケードコンデンサを示す図である。
【図６Ａ】
本発明のカスケードコンデンサ設計の多層部分の例示的な構成を示す図であり、一定の厚さを有する誘電体層を備えた例示的な多層配列に対応する図である。
【図６Ｂ】
本発明のカスケードコンデンサ設計の多層部分の例示的な構成を示す図であり、様々な厚さを有する誘電体層を備えた例示的な多層コンデンサ配列に対応する図である。
【図６Ｃ】
本発明のカスケードコンデンサ設計の多層部分の例示的な構成を示す図であり、様々な厚さを有する誘電体層を備えた例示的な多層コンデンサ配列に対応する図である。
【図６Ｄ】
本発明のカスケードコンデンサ設計の多層部分の例示的な構成を示す図であり、様々な厚さを有する誘電体層を備えた例示的な多層コンデンサ配列に対応する図である。
【図６Ｅ】
本発明のカスケードコンデンサ設計の多層部分の例示的な構成を示す図であり、様々な厚さを有する誘電体層を備えた例示的な多層コンデンサ配列に対応する図である。
【図７】
本発明のカスケードコンデンサ技術による構成部品の選択した組合せについて有効なキャパシタンスの例示的な範囲を示す図である。
【図８Ａ】
本発明の選択した実施形態に対応する例示的なインピーダンス曲線を示す図である。
【図８Ｂ】
本発明の選択した実施形態に対応する例示的なインピーダンス曲線を示す図である。

Claims (51)

1. 多層コンデンサであって、
   基板と、
   前記基板をほぼ覆う第１の電極層と、
   それぞれが第１の直径を有する第１の複数の貫通孔を画定する、前記第１の電極層をほぼ覆う第１の絶縁層と、
   それぞれが前記第１の直径以上の第２の直径を有する第２の複数の貫通孔を画定する、前記第１の絶縁層をほぼ覆う抵抗層と、
   それぞれが前記第２の直径以上の第３の直径を有する第３の複数の貫通孔を画定する、前記抵抗層をほぼ覆う第２の電極層であり、前記第１、第２および第３の複数の貫通孔がそれぞれ同心円状に配列され、それぞれが複数の貫通孔トリプレットを形成する、第２の電極層と、
   前記貫通孔トリプレットのうち選択されたものの中を通る第１の複数の導電性バイアであり、それぞれが前記第１の電極層に接続され、前記第２の電極層には接触しないように設けられた第１の複数の導電性バイアとを含むことを特徴とする多層コンデンサ。
2. それぞれ対応する前記複数の貫通孔トリプレットから横方向にずれた第４の複数の貫通孔を画定する、前記第２の電極層をほぼ覆う第２の絶縁層と、
   前記第２の電極層にそれぞれ接続された、前記第４の複数の貫通孔のうち選択されたものの中を通る第２の複数の導電性バイアとをさらに含むことを特徴とする請求項１に記載の多層コンデンサ。
3. 前記基板が外側周縁部を有し、
   前記第１および第２の電極層がそれぞれ、実質的に連続した部分と、前記連続した部分から前記基板の前記外側周縁部に延びる複数のタブ部分とを含むことを特徴とする請求項１に記載の多層コンデンサ。
4. 複数のはんだ球をさらに含み、各はんだ球が、前記第１および第２の複数の導電性バイアのうち選択したものの一部分に取り付けられることを特徴とする請求項３に記載の多層コンデンサ。
5. 前記第１の複数の導電性バイアがそれぞれ第１および第２の端部を有することを特徴とし、前記第１の複数の導電性バイアそれぞれの選択された端部が、前記第１の電極層と接することを特徴とする請求項１に記載の多層コンデンサ。
6. 多層構成部品の等価直列抵抗（ＥＳＲ）を調節する方法であって、
   絶縁層で分離された少なくとも第１および第２の電極層を含む多層構成部品を作製するステップと、
   絶縁層と第１または第２の電極層の一方との間に抵抗層を設けるステップと、
   抵抗層の有効抵抗を変化させることによって前記構成部品のＥＳＲを調節するステップとを含むことを特徴とする方法。
7. 前記調節ステップが、
   第１または第２の電極層の一方に、複数の貫通孔を穿孔するステップと、
   複数の貫通孔のうち選択したものの直径を調節することによって、穿孔された電極層の被覆範囲が抵抗層の有効抵抗を変化させることにより、抵抗層の有効抵抗を変化させるステップとを含むことを特徴とする請求項６に記載の方法。
8. 前記調節ステップが、
   抵抗層の厚さを調節することによって抵抗層の有効抵抗を変化させるステップをさらに含むことを特徴とする請求項６に記載の方法。
9. 前記調節ステップが、
   抵抗層の組成を調節することによって抵抗層の有効抵抗を変化させることを特徴とする請求項６に記載の方法。
10. 多層構成部品の共振特性を調節する方法であって、
    連続的に積み重ねた複数の電極層を有する多層構成部品を作製するステップと、
    各電極層に挟まれた別個の絶縁層を設けるステップと、
    別個の絶縁層のうち選択されたものの厚さを様々に変化させることにより、多層構成部品の共振特性を調節するステップとを含むことを特徴とする方法。
11. 前記変化させるステップが、
    別個の絶縁層に、層ごとに連続的に変化する厚さを持たせるステップを含むことを特徴とする請求項１０に記載の多層構成部品の共振特性を調節する方法。
12. 前記変化させるステップが、
    別個の絶縁層に、あるパターンに従って層ごとに変化する厚さを持たせるステップを含むことを特徴とする請求項１０に記載の多層構成部品の共振特性を調節する方法。
13. 前記変化させるステップが、
    別個の絶縁層に、層ごとに整合されて変化する厚さを持たせるステップを含むことを特徴とする請求項１０に記載の多層構成部品の共振特性を調節する方法。
14. 多層コンデンサであって、
    基板と、
    前記基板をほぼ覆う第１の電極層と、
    前記第１の電極層をほぼ覆い、それぞれ第１の直径を有する第１の複数の貫通孔を画定する第１の絶縁層と、
    前記第１の絶縁層をほぼ覆い、それぞれ前記第１の直径以上の第２の直径を有する第２の複数の貫通孔を画定する第２の電極層であり、前記第１および第２の複数の貫通孔がそれぞれ同心円状に配列され、それぞれ複数の貫通孔対を形成する、第２の電極層と、
    前記貫通孔対のうち選択されたものの中を通る第１の複数の導電性バイアであり、それぞれが前記第１の電極層に接続され、前記第２の電極層には接触しないように設けられた第１の複数の導電性バイアとを含み、
    前記基板が外側周縁部を有し、
    前記第１および第２の電極層がそれぞれ、実質的に連続した部分と、前記連続した部分から前記基板の前記外側周縁部に延びる複数のタブ部分とを含むことを特徴とする多層コンデンサ。
15. それぞれ対応する前記複数の貫通孔対から横方向にずれた第３の複数の貫通孔を画定する、前記第２の電極層をほぼ覆う第２の絶縁層と、 前記第２の電極層にそれぞれ接続された、前記第３の複数の貫通孔のうち選択されたものの中を通る第２の複数の導電性バイアとをさらに含むことを特徴とする請求項１４に記載の多層コンデンサ。
16. 複数のはんだ球をさらに含み、各はんだ球が、前記第１および第２の複数の導電性バイアのうち選択したものの一部分に取り付けられることを特徴とする請求項１５に記載の多層コンデンサ。
17. 前記第１の直径以上で前記第２の直径以下の第３の直径をそれぞれ有する、前記複数の貫通孔対とそれぞれ同心円状に配列された第３の複数の貫通孔を画定する、前記第１の絶縁層をほぼ覆う抵抗層をさらに含むことを特徴とする請求項１４に記載の多層コンデンサ。
18. 前記第１の複数の導電性バイアがそれぞれ第１および第２の端部を有することを特徴とし、前記第１の複数の導電性バイアそれぞれの選択された端部が、前記第１の電極層と接することを特徴とする請求項１４に記載の多層コンデンサ。
19. カスケードコンデンサであって、
    外側周縁部を有する基板と、
    前記基板上に積み重ねられ、絶縁層で互いに分離された、複数の縁部をそれぞれ有する第１および第２の電極層であり、前記絶縁層および前記第２の電極層がそれぞれ複数の貫通孔を画定する、第１および第２の電極層と、
    前記それぞれの複数の貫通孔のうち選択されたものの中を通り、前記第１の電極層に接続された、複数の導電性バイアと、
    交互配置された電極層の外部構成部品への結合が容易になるようにインターデジタル型に交互に配列された、前記第１および第２の電極層の選択された縁部から前記基板の前記外側周縁部にそれぞれ延びる第１および第２の複数のタブと を含む第１の多層コンデンサ、
    それぞれが絶縁層で互いに分離された、それぞれ複数の縁部を有する第１および第２の複数の電極層と、
    前記第１および第２の複数の電極層の交互配置された電極の外部構成部品への結合が容易になるようにインターデジタル型に交互に配列された、前記第１および第２の複数の電極層のうち選択された電極層の選択された縁部から前記第１の多層コンデンサの前記基板の外側周縁部に向かって延びる第１および第２の複数のタブと
    を含む第２の多層コンデンサ、ならびに
    前記第１の多層コンデンサの前記第１および第２の複数のタブのうち選択されたものを、前記第２の多層コンデンサの前記第１および第２の複数のタブのうち選択されたものに結合する、複数の導電性ランドを含むことを特徴とするカスケードコンデンサ。
20. 前記複数の導電性ランドのうち選択されたものに結合された少なくとも１つの表面実装コンデンサをさらに含むことを特徴とする請求項１９に記載のカスケードコンデンサ。
21. 一対の表面実装コンデンサが、前記複数の導電性ランドのうち選択されたものに結合されることを特徴とする請求項２０に記載のカスケードコンデンサ。
22. 前記複数の導電性ランドのうち選択されたものに結合された単層コンデンサをさらに含むことを特徴とする請求項１９に記載のカスケードコンデンサ。
23. 前記複数の導電性ランドのうち選択されたものに結合された少なくとも１つの表面実装コンデンサをさらに含むことを特徴とする請求項１９に記載のカスケードコンデンサ。
24. 一対の表面実装コンデンサが、前記複数の導電性ランドのうち選択されたものに結合されることを特徴とする請求項２３に記載のカスケードコンデンサ。
25. 前記第１の多層コンデンサを複数含み、
    前記第２の多層コンデンサを複数含み、前記複数の第１の多層コンデンサの各多層コンデンサがそれぞれ、前記複数の第２の多層コンデンサの前記多層コンデンサの１つと個別にカスケード結合されて、複数のカスケードコンデンサセクションを形成し、
    前記カスケードコンデンサセクションのそれぞれと結合された共通コンデンサをさらに含むことを特徴とする請求項１９に記載のカスケードコンデンサ。
26. 前記複数のカスケードコンデンサセクションが、前記共通コンデンサ上に物理的に並列に取り付けられることを特徴とする請求項２５に記載のカスケードコンデンサ。
27. 前記共通コンデンサが二重層コンデンサであることを特徴とする請求項２５に記載のカスケードコンデンサ。
28. 前記共通コンデンサが単一の電気化学コンデンサであることを特徴とする請求項２５に記載のカスケードコンデンサ。
29. 前記複数の導電性バイアがそれぞれ、前記第１の多層コンデンサの第１の電極層に接続され、前記それぞれの複数の貫通孔のうち選択されたものの中を、前記第１の多層コンデンサの第２の電極層と接触しないようにして通ることを特徴とする請求項１９に記載のカスケードコンデンサ。
30. 前記第１の多層コンデンサの前記絶縁層によって画定される前記複数の貫通孔が、第１の直径を有して形成され、
    前記第１の多層コンデンサの前記第２の電極層によって画定される前記複数の貫通孔が、前記第１の直径以上の第２の直径を有して形成され、前記第１および第２の複数の貫通孔が、それぞれ同心円状に配列され、複数の貫通孔対を形成していることを特徴とする請求項２１に記載のカスケードコンデンサ。
31. 前記複数の導電性ランドのうち選択されたものに結合された少なくとも１つの追加のコンデンサをさらに含み、前記少なくとも１つの追加のコンデンサが、表面実装コンデンサ、単層コンデンサ、二重層コンデンサ、電気化学コンデンサ、セラミックコンデンサ、およびタンタルコンデンサからなる一群から選択されることを特徴とする請求項１９に記載のカスケードコンデンサ。
32. 前記第２の多層コンデンサの前記絶縁層の別個の絶縁層の厚さを層ごとに変化させて、前記カスケードコンデンサの共振特性を調節することを特徴とする請求項１９に記載のカスケードコンデンサ。
33. 前記第２の多層コンデンサの選択された別個の絶縁層の厚さが層ごとに連続的に変化していることを特徴とする請求項３２に記載のカスケードコンデンサ。
34. 前記第２の多層コンデンサの選択された別個の絶縁層の厚さが、あるパターンに従って層ごとに変化していることを特徴とする請求項３２に記載のカスケードコンデンサ。
35. 前記第２の多層コンデンサの選択された別個の絶縁層の厚さが、層ごとに変化していることを特徴とする請求項３２に記載のカスケードコンデンサ。
36. 多層コンデンサであって、
    連続的に積み重ねられた、複数の縁部をそれぞれ有する複数の電極層および複数の絶縁層と、
    前記複数の電極層のそれぞれの選択された縁部から延び、前記多層コンデンサの選択された側面で露出する、インターデジタル型に交互に配列された複数のタブと、
    前記最上部電極層および前記隣接するその下の絶縁層を穿孔し、前記その次の連続する電極層を露出させることによってそれぞれ形成された第１および第２の複数の貫通孔と、
    それぞれが前記第１および第２の複数の貫通孔のうち選択されたものの中を通り、前記露出した電極層に接続される第１の複数の導電性バイアと、
    前記複数のタブのうち選択されたものを結合する複数の導電性ランドとを含むことを特徴とする多層コンデンサ。
37. 前記複数の導電性ランドのうち選択されたものに結合された少なくとも１つの追加のコンデンサをさらに含み、前記少なくとも１つの追加のコンデンサが、表面実装コンデンサ、単層コンデンサ、二重層コンデンサ、電気化学コンデンサ、セラミックコンデンサ、およびタンタルコンデンサからなる一群から選択されることを特徴とする請求項３６に記載の多層コンデンサ。
38. 一対の追加のコンデンサが、前記複数の導電性ランドのうち選択されたものに結合されることを特徴とする請求項３７に記載の多層コンデンサ。
39. 前記複数の導電性ランドのうち選択されたものに結合された単層コンデンサをさらに含むことを特徴とする請求項３６に記載の多層コンデンサ。
40. 前記複数の導電性ランドのうち選択されたものに結合された少なくとも１つの表面実装コンデンサをさらに含むことを特徴とする請求項３９に記載の多層コンデンサ。
41. 一対の表面実装コンデンサが、前記複数の導電性ランドのうち選択されたものに結合されることを特徴とする請求項４０に記載の多層コンデンサ。
42. カスケードコンデンサセクションをそれぞれ形成する少なくとも１つの追加の多層コンデンサと、
    カスケードコンデンサセクションのそれぞれと結合された共通コンデンサとをさらに含むことを特徴とする請求項３６に記載の多層コンデンサ。
43. カスケードコンデンサセクションが、前記共通コンデンサ上に物理的に並列に取り付けられることを特徴とする請求項４２に記載の多層コンデンサ。
44. 前記共通コンデンサが二重層コンデンサであることを特徴とする請求項４２に記載の多層コンデンサ。
45. 前記共通コンデンサが単一の電気化学コンデンサであることを特徴とする請求項４２に記載の多層コンデンサ。
46. 前記最上部電極層を穿孔することによって形成された前記第１の複数の貫通孔がそれぞれ第１の直径を有し、
    前記隣接するその下の絶縁層を穿孔することによって形成された前記第２の複数の貫通孔がそれぞれ第１の直径以上の第２の直径を有することを特徴とする請求項３６に記載の多層コンデンサ。
47. 前記最上部電極層と前記隣接するその下の絶縁層との間に抵抗層をさらに含むことを特徴とする請求項３６に記載の多層コンデンサ。
48. 前記絶縁層のうち選択されたものの厚さを層ごとに変化させて、前記多層コンデンサの共振特性を調節することを特徴とする請求項３６に記載の多層コンデンサ。
49. 前記絶縁層のうち選択されたものの厚さが層ごとに連続的に変化していることを特徴とする請求項４８に記載の多層コンデンサ。
50. 前記絶縁層のうち選択されたものの厚さが、あるパターンに従って層ごとに変化していることを特徴とする請求項４８に記載の多層コンデンサ。
51. 前記絶縁層のうち選択されたものの厚さが、層ごとに変化していることを特徴とする請求項４８に記載の多層コンデンサ。

Images