JP2004364367A - Protective circuit - Google Patents
Protective circuit Download PDFInfo
- Publication number
- JP2004364367A JP2004364367A JP2003157285A JP2003157285A JP2004364367A JP 2004364367 A JP2004364367 A JP 2004364367A JP 2003157285 A JP2003157285 A JP 2003157285A JP 2003157285 A JP2003157285 A JP 2003157285A JP 2004364367 A JP2004364367 A JP 2004364367A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- switching element
- fet
- voltage
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title abstract 3
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、スイッチング素子をオン、オフ制御するドライブ回路に過電圧が印加されることを防止する保護回路に関する。
【0002】
【従来の技術】
通常、例えば、図3に示すように、MOSFET(Metal‐Oxide Semiconductor Field Effect Transistor)30と、そのMOSFET30をオン、オフ制御するドライブ回路31とは直接接続されている。
【0003】
また、このようなMOSFET30などのスイッチング素子に過電圧が印加されることによって、そのスイッチング素子が破損しないように、スイッチング素子を保護するための保護回路を備える構成も従来より考えられている(例えば、特許文献1参照)。この保護回路(ゲート回路2)は、スイッチング素子(IGBT(Insulated Gate Bipolar Transistor)1)のコレクタ−エミッタ間に印加される電圧の電圧値を検出し、その電圧値が過電圧の場合、ゲート抵抗値を大きくするものである。これより、スイッチング素子に過電圧が印加されスイッチング素子が破損してしまうということを防止することができる。
【0004】
【特許文献1】
特開平5−336732号 (第2〜3頁、第1図)
【0005】
【発明が解決しようとする課題】
しかしながら、図3に示すように、MOSFET30とドライブ回路31とが直接接続されている場合で、例えば、MOSFET30のドレインDとゲートGとが短絡してしまった場合、MOSFET30からドライブ回路31に過電流Iが流れることにより、ドライブ回路31に過電圧が印加され、ドライブ回路31が破損してしまうおそれがあるという問題がある。すなわち、MOSFET30が破損してしまうことにより、MOSFET30のみならず、ドライブ回路31も破損させてしまうおそれがあるという問題がある。
【0006】
また、MOSFET30が破損し、ドライブ回路31に過電流Iが流れた場合、そのドライブ回路31が搭載される基板全体にまで悪影響を及ぼすおそれがあるという問題もある。
また、特許文献1に記載されるゲート回路2(保護回路)は、過電圧によりIGBT1(スイッチング素子)が破損されることを防止することができるが、何らかの影響により、IGBT1が破損してしまった場合、やはり、IGBT1から抵抗201及び抵抗200を介してゲートオフ用トランジスタ23やそれ以外の素子などに過電流が流れるおそれがある。従って、ゲートオフ用トランジスタ23やそれ以外の素子などに過電圧が印加され、ゲートオフ用トランジスタ23やそれ以外の素子を破損させてしまうおそれがあるという問題がある。すなわち、IGBT1が破損してしまうことにより、IGBT1のみならず、ゲートオフ用トランジスタ23やそれ以外の素子までも破損させてしまうおそれがあるという問題もある。
【0007】
そこで、本発明では、このような問題点を考慮し、スイッチング素子が破損した場合においても、そのスイッチング素子の駆動を制御するドライブ回路側に過電圧が印加されることを防止することが可能な保護回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の保護回路は、スイッチング素子の制御端子と、該スイッチング素子をオン、オフ制御するドライブ回路との間に配置され、前記スイッチング素子の制御端子から前記ドライブ回路に過電圧が印加されるのを防止する保護回路であって、前記ドライブ回路による前記スイッチング素子のオン、オフ制御と同期して、前記スイッチング素子の制御端子と前記ドライブ回路との間の電流経路の接続と遮断を切り換えるスイッチ手段と、前記スイッチング素子の制御端子から前記ドライブ回路に印加される電圧を検出する電圧検出手段と、該電圧検出手段で過電圧が検出された場合、前記スイッチ手段を強制的にオフして前記電流経路を遮断するスイッチ制御手段とを備えることを特徴とする。
【0009】
例えば、上記スイッチング素子をMOSFETとし、そのMOSFETのドレインとゲートとが短絡し、MOSFETのゲートからドライブ回路に過電流が流れようとしている場合を考える。上記保護回路によれば、電圧検出手段においてMOSFETのゲートからドライブ回路に印加される電圧が検出され、その電圧が過電圧である場合、スイッチ手段を強制的にオフしてMOSFETのゲートからドライブ回路へかけての電流経路を遮断することができる。これより、スイッチング素子が破損した場合においてもドライブ回路に過電流が流れることを防止させることができるので、ドライブ回路に過電圧が印加されることを防止することが可能となる。
【0010】
また、上記保護回路のスイッチ制御手段は、前記電圧検出手段で検出された電圧を所定の閾値と比較する比較手段を有し、前記電圧検出手段の検出電圧が前記閾値を超えた場合、前記スイッチ手段を強制的にオフさせるように構成してもよい。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図1は、本発明の実施形態の保護回路10を示す図である。なお、図3と同様な構成については、同様な符号を付けている。
【0012】
図1に示すように、保護回路10は、カソードがMOSFET30(スイッチング素子)のゲート(制御端子)に接続されると共にアノードがドライブ回路31に接続され、MOSFET30の駆動を制御する駆動制御信号S1をドライブ回路31からMOSFET30に伝えるダイオード11と、エミッタがMOSFET30のゲートに接続されると共にコレクタがドライブ回路31に接続され、MOSFET30にたまった電荷をドライブ回路31側に引き抜くためのバイポーラトランジスタ12とを備える。
【0013】
また、保護回路10は、ドレインがバイポーラトランジスタ12のベースに抵抗13を介して接続されると共にゲートが抵抗14を介して制御回路15に接続されるFET16と、ドレインが抵抗14を介して制御回路15と接続されると共にFET16のゲートと接続され、ゲートが抵抗17と抵抗18との間に接続されるFET19(スイッチ制御手段)とを備える。また、抵抗17の一端は、図1のA点と接続されると共に他端が抵抗18の一端に接続され、抵抗18の他端は、グランドに接続されている。また、FET16のソースとFET19のソースとが接続されると共にグランドに接続されている。なお、ダイオード11とバイポーラトランジスタ12と抵抗13とFET16とにより特許請求の範囲に記載されるスイッチ手段(図1の破線枠B)を構成している。また、抵抗17と抵抗18とにより特許請求の範囲に記載される電圧検出手段(図1の破線枠C)を構成している。
【0014】
また、上記MOSFET30は、例えば、三相交流モータに交流電力を供給するためのインバータ回路の各相を構成するために使用される。また、上記制御回路15は、例えば、ドライブ回路31に入力される駆動制御指令信号S0の信号レベルを反転させる論理回路としてのインバータが1個で構成されてもよい。
【0015】
例えば、駆動制御指令信号S0がハイレベルのとき、駆動制御信号S1はダイオード11を介してMOSFET30のゲート電圧を上昇させ、MOSFET30をオンさせる。一方、駆動制御指令信号S0がローレベルのとき、バイポーラトランジスタ12がオンとなりMOSFET30からドライブ回路31に所定の電流を流してゲート電圧を下降させる。このバイポーラトランジスタ12のオン、オフを制御する制御信号S2は、制御回路15から出力される。まず、この制御信号S2に基づいてFET16のオン、オフが制御されることにより、バイポーラトランジスタ12のベースに流れる電流が制御され、バイポーラトランジスタ12がオン、オフする。
【0016】
また、保護回路10は、MOSFET30とバイポーラトランジスタ12との間のA点の電圧を抵抗17を介して検出すると共に、抵抗17及び抵抗18により分圧し、その分圧された電圧がFET19のゲートに印加され、その印加される電圧の電圧値(D点の電圧値)がFET19のスレッショルド電圧値よりも大きいか否かに基づいて、FET19がオン、オフする。
【0017】
また、抵抗17及び抵抗18のそれぞれの抵抗値は、例えば、MOSFET30のゲートとグランドとの間の電圧(ゲート−ソース間電圧)が、その許容しうる最大電圧(それを超えると過電圧と言えるような電圧)となった時のD点の電圧がFET19のスレッショルド電圧と等しくなるように設定されている。
【0018】
図2(a)は、駆動制御信号S1の信号波形を、図2(b)は、制御信号S2の信号波形を、図2(c)は、FET16のタイミングチャートを、図2(d)は、バイポーラトランジスタ12のタイミングチャートを、図2(e)は、D点の電圧値とFET19のスレッショルド電圧値(閾値)との関係を、図2(f)は、FET19のタイミングチャートを、それぞれ示している。なお、図2(a)〜(f)の横軸は、同一のタイムスケールとなっている。
【0019】
図2(a)及び(b)に示すように、例えば、制御信号S2は、駆動制御指令信号S0を反転したものと同じになるように生成される。すなわち、駆動制御指令信号S0がハイレベルのときは、ローレベルとなるように、また、駆動制御指令信号S0がローレベルのときは、ハイレベルとなるように、駆動制御指令信号S0のハイレベル又はローレベルに同期して制御信号2のハイレベル又はローレベルが制御される。
【0020】
また、図2(c)に示すように、FET16は、正常時は図2(b)に示す制御信号S2に基づいて、オン、オフする。すなわち、例えば、FET16は、制御信号S2がハイレベルのとき、オンし、制御信号S2がローレベルのとき、オフする。
【0021】
また、図2(d)に示すように、バイポーラトランジスタ12は、図2(c)に示すFET16のオン、オフに基づいてオン、オフする。すなわち、例えば、バイポーラトランジスタ12は、FET16がオンするとき、オンし、FET16がオフするとき、オフする。
【0022】
そして、図2(e)に示すように、例えば、ある時点でMOSFET30のドレインとゲートがショートし、D点の電圧値がFET19のスレッショルド電圧値よりも大きくなると、図2(f)に示すように、FET19がオンになる。すると、FET16には制御信号S2が入力されなくなるので、図2(c)に示すように、FET16がオフすると共に、図2(d)に示すように、バイポーラトランジスタ12もオフする。
【0023】
このように、D点の電圧値がFET19のスレッショルド電圧値よりも大きくなると、強制的にバイポーラトランジスタ12をオフさせるので、MOSFET30のゲートとドライブ回路31との間の電流経路が遮断される。これより、MOSFET30のドレインとゲートとが短絡した場合であっても、MOSFET30のゲートからドライブ回路31に過電流が流れることを防止することができる。
【0024】
そして、このように、MOSFET30のゲートからドライブ回路31に過電流が流れなくなるので、ドライブ回路31に過電圧が印加されることを防止することができ、MOSFET30のみならず、ドライブ回路31も破損させてしまうことを防止することが可能となる。
【0025】
また、ドライブ回路31が搭載される基板上の他の素子などに過電圧が印加されることも防止することができる。
<その他の実施形態>
本発明は、上記実施の形態に限定されるものではなく、請求項に記載した範囲において、種々の構成を採用可能である。例えば、以下のような構成変更も可能である。
【0026】
(1)上記実施形態では、ドライブ回路31が生成する駆動制御信号S1により駆動が制御されるスイッチング素子として、MOSFET30が使用されているが、そのスイッチング素子は、例えば、IGBTやGTO(Gate Turn Off thyristor)など、特に限定されない。
【0027】
(2)また、上記実施形態では、D点の電圧値がFET19のスレッショルド電圧値(閾値)も大きくなった場合に、FET16に制御信号S2を入力させないようにするためFET19が使用されているが、D点の電圧値と所定の閾値とを比較し、その比較結果に基づいてFET16に制御信号S2が入力されないようにすることが可能であれば、特にFET19に限定されない。
【0028】
(3)また、上記実施形態では、MOSFET30からドライブ回路31に流れる電流を制御するためのスイッチ手段として、ダイオード11とバイポーラトランジスタ12と抵抗13とFET16とが組み合わされて構成されているが、そのスイッチ手段の構成は、D点の電圧値と所定の閾値との比較結果に基づいてMOSFET30のゲートとドライブ回路31との間の電流経路の接続と遮断を切り換えることが可能な構成であれば、ダイオード11とバイポーラトランジスタ12と抵抗13とFET16との組み合わせ以外の素子で構成されてもよい。
【0029】
(4)また、上記実施形態では、図2(b)の制御信号S2は、図2(a)の駆動制御指令信号S0と同期して、駆動制御指令信号S0がローレベルのときハイレベルとなるように制御されているが、正常時では制御信号S2が常にハイレベルとなるようにし、MOSFET30のゲートからドライブ回路31へ過電圧が印加される場合のみローレベルとなるように制御してもよい。なお、この場合のMOSFET30の通常の動作においては、MOSFET30のゲートにローレベルの駆動制御信号S1が入力されると、MOSFET30にたまった電荷を引き抜くための構成が必要となる。
【0030】
(5)また、上記実施形態におけるダイオード11とバイポーラトランジスタ12とが並列に接続される回路の代わりに、例えば、トライアックを設け、ドライブ回路31へ過電圧が印加される場合のみ、両方向の電流経路を強制的に遮断するように構成してもよい。
【0031】
【発明の効果】
以上、本発明によれば、電圧検出手段においてスイッチング素子の制御端子からドライブ回路に印加される電圧が検出され、その電圧が過電圧である場合、スイッチ手段を強制的にオフしてスイッチング素子の制御端子からドライブ回路へかけての電流経路を遮断することができる。これより、たとえ、スイッチング素子が破損してもドライブ回路に過電流が流れることを防止させることができるので、ドライブ回路に過電圧が印加されることを防止することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態の保護回路を示す図である。
【図2】タイミングチャートを示す図である。
【図3】従来のスイッチング素子及びドライブ回路を示す図である。
【符号の説明】
10 保護回路
11 ダイオード
12 バイポーラトランジスタ
13、14 抵抗
15 制御回路
16 FET
17、18 抵抗
19 FET
30 スイッチング素子
31 ドライブ回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a protection circuit that prevents an overvoltage from being applied to a drive circuit that controls on / off of a switching element.
[0002]
[Prior art]
Usually, for example, as shown in FIG. 3, a MOSFET (Metal-Oxide Semiconductor Field Effect Transistor) 30 is directly connected to a
[0003]
Further, a configuration including a protection circuit for protecting the switching element so that the switching element such as the
[0004]
[Patent Document 1]
JP-A-5-336732 (pages 2-3, FIG. 1)
[0005]
[Problems to be solved by the invention]
However, as shown in FIG. 3, when the
[0006]
Further, when the
Further, the gate circuit 2 (protection circuit) described in
[0007]
In view of the above, in the present invention, a protection that can prevent an overvoltage from being applied to the drive circuit that controls the driving of the switching element even when the switching element is damaged is considered. It is intended to provide a circuit.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, the present invention employs the following configuration.
That is, the protection circuit of the present invention is disposed between the control terminal of the switching element and the drive circuit that controls the switching element to turn on and off, and an overvoltage is applied to the drive circuit from the control terminal of the switching element. A switch for switching connection and disconnection of a current path between a control terminal of the switching element and the drive circuit in synchronization with on / off control of the switching element by the drive circuit. Means, voltage detection means for detecting a voltage applied to the drive circuit from a control terminal of the switching element, and, when an overvoltage is detected by the voltage detection means, the switch means is forcibly turned off and the current is Switch control means for interrupting the path.
[0009]
For example, consider the case where the switching element is a MOSFET, the drain and the gate of the MOSFET are short-circuited, and an overcurrent is about to flow from the gate of the MOSFET to the drive circuit. According to the protection circuit, the voltage detection means detects the voltage applied to the drive circuit from the gate of the MOSFET, and when the voltage is an overvoltage, forcibly turns off the switch means to switch the gate from the MOSFET to the drive circuit. Current path can be interrupted. As a result, even when the switching element is damaged, it is possible to prevent an overcurrent from flowing into the drive circuit, so that it is possible to prevent an overvoltage from being applied to the drive circuit.
[0010]
Further, the switch control means of the protection circuit has a comparison means for comparing the voltage detected by the voltage detection means with a predetermined threshold, and when the detection voltage of the voltage detection means exceeds the threshold, the switch control means The means may be forcibly turned off.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a
[0012]
As shown in FIG. 1, the
[0013]
The
[0014]
The
[0015]
For example, when the drive control command signal S0 is at a high level, the drive control signal S1 increases the gate voltage of the
[0016]
The
[0017]
The resistance value of each of the resistor 17 and the
[0018]
2A shows a signal waveform of the drive control signal S1, FIG. 2B shows a signal waveform of the control signal S2, FIG. 2C shows a timing chart of the
[0019]
As shown in FIGS. 2A and 2B, for example, the control signal S2 is generated so as to be the same as the inverted drive control command signal S0. That is, when the drive control command signal S0 is at a high level, the drive control command signal S0 is set to a low level, and when the drive control command signal S0 is at a low level, the drive control command signal S0 is set to a high level. Alternatively, the high level or the low level of the
[0020]
As shown in FIG. 2C, the
[0021]
Further, as shown in FIG. 2D, the bipolar transistor 12 turns on and off based on the on and off of the
[0022]
Then, as shown in FIG. 2E, for example, when the drain and gate of the
[0023]
Thus, when the voltage value at the point D becomes larger than the threshold voltage value of the
[0024]
As described above, since an overcurrent does not flow from the gate of the
[0025]
Further, it is possible to prevent an overvoltage from being applied to other elements on the substrate on which the
<Other embodiments>
The present invention is not limited to the above embodiments, and various configurations can be adopted within the scope described in the claims. For example, the following configuration changes are possible.
[0026]
(1) In the above embodiment, the
[0027]
(2) In the above-described embodiment, the
[0028]
(3) In the above embodiment, the
[0029]
(4) Further, in the above embodiment, the control signal S2 in FIG. 2B is synchronized with the drive control command signal S0 in FIG. 2A and becomes high when the drive control command signal S0 is low. However, the control signal S2 may be controlled to be always at a high level in a normal state, and may be controlled to be at a low level only when an overvoltage is applied from the gate of the
[0030]
(5) In addition, instead of the circuit in which the
[0031]
【The invention's effect】
As described above, according to the present invention, the voltage detection means detects the voltage applied to the drive circuit from the control terminal of the switching element, and when the voltage is an overvoltage, forcibly turns off the switching means to control the switching element. The current path from the terminal to the drive circuit can be cut off. As a result, even if the switching element is damaged, it is possible to prevent an overcurrent from flowing into the drive circuit, so that it is possible to prevent an overvoltage from being applied to the drive circuit.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a protection circuit according to an embodiment of the present invention.
FIG. 2 is a diagram showing a timing chart.
FIG. 3 is a diagram showing a conventional switching element and drive circuit.
[Explanation of symbols]
DESCRIPTION OF
17, 18
30 switching
Claims (2)
前記ドライブ回路による前記スイッチング素子のオン、オフ制御と同期して、前記スイッチング素子の制御端子と前記ドライブ回路との間の電流経路の接続と遮断を切り換えるスイッチ手段と、
前記スイッチング素子の制御端子から前記ドライブ回路に印加される電圧を検出する電圧検出手段と、
該電圧検出手段で過電圧が検出された場合、前記スイッチ手段を強制的にオフして前記電流経路を遮断するスイッチ制御手段と、
を備えることを特徴とする保護回路。A protection circuit that is disposed between a control terminal of the switching element and a drive circuit that controls on / off of the switching element, and that prevents an overvoltage from being applied to the drive circuit from the control terminal of the switching element. ,
Switch means for switching connection and disconnection of a current path between a control terminal of the switching element and the drive circuit in synchronization with on / off control of the switching element by the drive circuit;
Voltage detection means for detecting a voltage applied to the drive circuit from a control terminal of the switching element;
A switch control means for forcibly turning off the switch means to cut off the current path when an overvoltage is detected by the voltage detection means;
A protection circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003157285A JP3918778B2 (en) | 2003-06-02 | 2003-06-02 | Protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003157285A JP3918778B2 (en) | 2003-06-02 | 2003-06-02 | Protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004364367A true JP2004364367A (en) | 2004-12-24 |
JP3918778B2 JP3918778B2 (en) | 2007-05-23 |
Family
ID=34051089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003157285A Expired - Fee Related JP3918778B2 (en) | 2003-06-02 | 2003-06-02 | Protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3918778B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7990671B2 (en) | 2006-03-31 | 2011-08-02 | Samsung Electronics Co., Ltd. | Overvoltage protection control circuits and overvoltage protection control methods |
KR101899950B1 (en) * | 2016-07-26 | 2018-09-18 | 주식회사 경신 | Device for protecting the short-circuit of the motor for vehicle |
KR101909068B1 (en) * | 2018-08-21 | 2018-10-17 | 주식회사 경신 | Device for protecting the short-circuit of the motor for vehicle |
-
2003
- 2003-06-02 JP JP2003157285A patent/JP3918778B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7990671B2 (en) | 2006-03-31 | 2011-08-02 | Samsung Electronics Co., Ltd. | Overvoltage protection control circuits and overvoltage protection control methods |
KR101899950B1 (en) * | 2016-07-26 | 2018-09-18 | 주식회사 경신 | Device for protecting the short-circuit of the motor for vehicle |
KR101909068B1 (en) * | 2018-08-21 | 2018-10-17 | 주식회사 경신 | Device for protecting the short-circuit of the motor for vehicle |
Also Published As
Publication number | Publication date |
---|---|
JP3918778B2 (en) | 2007-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
US7940503B2 (en) | Power semiconductor arrangement including conditional active clamping | |
JP3780898B2 (en) | Power device drive circuit | |
JP2005269446A (en) | Drive circuit for voltage-driven semiconductor device | |
CN106688183A (en) | Short-circuit protection circuit for self-arc-extinguishing semiconductor components | |
JPH11234104A (en) | Semiconductor module and inverter device | |
JP3820167B2 (en) | Semiconductor switching device | |
JP2018011467A (en) | Gate drive circuit for semiconductor switching element | |
JP2007312504A (en) | Power converter | |
JP2003218675A5 (en) | ||
CN115882421A (en) | Electronic fuse circuit and circuit system applying same | |
JP2003009508A (en) | Power semiconductor device | |
JP3239728B2 (en) | Semiconductor device protection method | |
JP2008061339A (en) | Inverter circuit | |
JP2004129378A (en) | Gate drive circuit for power semiconductor device | |
TW202318765A (en) | Gate drive circuit and power conversion apparatus | |
JP2004357492A (en) | Converter circuit protected from short circuit current | |
JPH05218836A (en) | Insulated gate element drive circuit | |
CN107210298A (en) | Circuit arrangements for protecting grid-operated units against overvoltage | |
JP3918778B2 (en) | Protection circuit | |
JPH07183781A (en) | Semiconductor device and its driving device | |
JP2005137072A (en) | Overcurrent protecting circuit | |
JP3453718B2 (en) | Current interrupter | |
JP2004260981A (en) | Power converter and electric system using the same | |
JP2006014402A (en) | Overcurrent protector of power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051003 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Effective date: 20061213 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070205 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
LAPS | Cancellation because of no payment of annual fees |