JP2004349862A - フィルタ装置並びにインピーダンス変換回路、平衡−不平衡分配回路及びプッシュプル増幅回路 - Google Patents

Abstract

【課題】１／２波長共振器の短絡点となる中間部にバイアス回路を接続することにより、バイアス回路を搭載したフィルタの特性を安定させる。
【解決手段】フィルタ装置１の基板２には、１／２波長共振器３，４、入力端子５、出力端子６等を設ける。また、共振器４の線路長Ｌを２等分する位置にある短絡部４Ａには、バイアス電源１１と接続する抵抗体７を設ける。そして、フィルタ装置１の作動時には、トランジスタ等の電子部品１０を出力端子６に接続し、バイアス電源１１から抵抗体７、共振器４、出力端子６等を介して電子部品１０にバイアス電圧を印加する。これにより、１／２波長共振器４のうち外部インピーダンスの影響を受け難い短絡部４Ａにバイアス用の回路を接続できるから、簡単な構造のバイアス回路を搭載しつつ、フィルタ装置を安定的に作動させることができる。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば無線通信用の高周波回路等に好適に用いられるフィルタ装置並びにインピーダンス変換回路、平衡−不平衡分配回路及びプッシュプル増幅回路に関する。
【０００２】
【従来の技術】
一般に、高周波回路等に用いられるフィルタ装置としては、例えば１／４波長共振器等を用いて構成したものが知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平９−２３１０２号公報
【０００４】
この種の従来技術によるフィルタ装置は、誘電体からなる基板上に略コ字状の入力共振電極と出力共振電極とが所定の長さをもって形成され、これらの共振電極にはそれぞれ入力端子、出力端子が設けられている。そして、フィルタ装置は、入力端子から入力共振電極に高周波信号が入力されると、この電極の長さを１／４波長（λ／４）とする高周波信号が共振状態で出力共振電極に伝達され、出力端子から外部に出力されるものである。
【０００５】
ここで、フィルタ装置を用いて高周波回路等を構成するときには、例えばトランジスタ等からなる電子部品の電源端子をフィルタ装置の入力端子や出力端子に接続し、この状態で電源端子にバイアス電圧を印加することがある。
【０００６】
このため、従来技術では、例えばフィルタ装置の基板を積層基板により形成し、この積層基板の表面および内部には、バイアス用の直流電源等に接続される電源プレーンと、接地電位に保持される接地プレーンとを金属膜等によって形成する構成としている。そして、電源プレーンは、スルーホール等を介して一方の共振電極（例えば、出力共振電極）の接地端側に接続され、接地プレーンは、他方の共振電極（入力共振電極）の接地端側に接続されている。
【０００７】
これにより、フィルタ装置の作動時には、入力共振電極と出力共振電極との間で高周波信号のフィルタ処理を行いつつ、バイアス用の直流電源等から電源プレーン、出力共振電極、出力端子等を介して電子部品の電源端子にバイアス電圧を印加するものである。
【０００８】
この場合、従来技術では、出力共振電極の接地端側に接続された電源プレーンを接地プレーンの近傍に配置し、これらのプレーンを低インピーダンス状態で互いに対向させることにより、高周波信号に対して出力共振電極の接地端側を直接接地した場合と近い状態に保持し、電源プレーンのインピーダンス等によってフィルタの特性が変動するのを防止している。
【０００９】
【発明が解決しようとする課題】
ところで、上述した従来技術では、例えば積層基板の内部および表面に電源プレーンと接地プレーンとを設け、出力共振電極の接地端側に電源プレーンを接続する構成としている。
【００１０】
しかし、フィルタ装置の形成時には、電源プレーン、接地プレーン、各スルーホール等が設けられた積層基板を形成する必要がある。このため、従来技術では、バイアス用の回路を搭載することによってフィルタ装置の構造や形成工程が複雑化し、生産性の低下やコストアップを招くという問題がある。
【００１１】
また、１／４波長共振器を用いたフィルタ装置は、出力共振電極の接地端側に電源プレーン等のインピーダンスが接続されることによってフィルタの特性が変動し易いため、従来技術では、電源プレーンと接地プレーンとを低インピーダンス状態で対向させる構成としている。
【００１２】
しかし、出力共振電極の接地端側は、電源プレーン等を介して接地した場合と近い状態に保持されているに過ぎず、厳密には接地されていない。このため、電源プレーンと接地プレーンとの間のインピーダンス等によってフィルタの特性が悪影響を受け、例えば共振周波数のずれが生じたり、フィルタの挿入損失が増大し易くなるという問題がある。
【００１３】
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、簡単な構造によってバイアス用の回路を搭載でき、この状態でフィルタとして高い性能を維持できるようにしたフィルタ装置並びにインピーダンス変換回路、平衡−不平衡分配回路及びプッシュプル増幅回路を提供することにある。
【００１４】
【課題を解決するための手段】
上述した課題を解決するために請求項１の発明は、誘電体により形成された基板と、該基板に設けられ線路長が波長の１／２となる高周波信号が互いの間に共振状態で伝達する一対の１／２波長共振器と、該各１／２波長共振器のうち一方の共振器に設けられ外部から高周波信号が入力される入力端子と、前記各１／２波長共振器のうち他方の共振器に設けられ前記線路長が波長の１／２となる高周波信号を出力する出力端子と、前記各１／２波長共振器のうち少なくとも片方の共振器の長さ方向中間部に一定のインピーダンスをもって接続され当該共振器を介して前記入力端子または出力端子にバイアス電圧を印加するバイアス回路とからなる構成を採用している。
【００１５】
このように構成することにより、入力側と出力側の１／２波長共振器の間には、これらの線路長を１／２波長とする高周波信号を伝達させることができる。この場合、共振器の長さ方向中間部は、高周波信号が伝わるときに電圧が零に保持される仮想的な短絡点となる。このため、共振器の短絡点に一定のインピーダンスをもつバイアス回路を接続したとしても、フィルタの特性（例えば共振周波数、挿入損失等）が変動するのを抑制でき、例えばバイアス回路を高インピーダンスに設定しなくても、フィルタを安定的に作動させることができる。
【００１６】
従って、例えばフィルタ装置の入力端子（または出力端子）にトランジスタ等の電子部品を接続し、この電子部品にバイアス回路から共振器を介してバイアス電圧を印加しつつ、フィルタ装置を安定した状態で作動させることができる。
【００１７】
また、請求項２の発明によると、バイアス回路は抵抗体により構成し、抵抗体の一端側を１／２波長共振器の中間部に接続し前記抵抗体の他端側をバイアス電源に接続する構成としている。
【００１８】
これにより、例えばフィルタ装置の入力端子（または出力端子）に接続した電子部品等に対して、バイアス電源から抵抗体、共振器等を介してバイアス電圧を印加することができる。そして、バイアス電圧の大きさを抵抗体の抵抗値に応じて適切に設定することができる。
【００１９】
また、請求項３の発明によると、抵抗体の抵抗値は５Ω以上に形成する構成としている。これにより、抵抗値が５Ωよりも小さい場合と比較して、フィルタの挿入損失を十分に低減することができる。
【００２０】
また、請求項４の発明によると、バイアス回路はマイクロストリップラインまたはストリップラインからなる付加線路により構成し、付加線路の一端側を１／２波長共振器の中間部に接続し付加線路の他端側をバイアス電源に接続する構成としている。これにより、例えば金属膜等を用いて共振器と付加線路とを同じ工程で一緒に形成でき、この付加線路をバイアス電源と接続することができる。
【００２１】
また、請求項５の発明によると、付加線路の線路長は高周波信号の波長の１／２４〜１／１．１に形成する構成としている。これにより、付加線路の線路長が波長の１／２４〜１／１．１となる範囲から外れている場合と比較して、フィルタの挿入損失を十分に低減することができる。
【００２２】
また、請求項６の発明によると、バイアス回路はインダクタにより構成し、インダクタの一端側を１／２波長共振器の中間部に接続しインダクタの他端側をバイアス電源に接続する構成としている。これにより、例えばコイル等の金属膜からなるインダクタと共振器とを同じ工程で一緒に形成でき、このインダクタをバイアス電源と接続することができる。
【００２３】
また、請求項７の発明によると、各１／２波長共振器の線路長を互いに異ならしめる構成としている。これにより、各共振器の線路長を、例えば濾波する高周波信号の１／２波長に近い寸法の範囲内で互いに異ならしめることができ、線路長の寸法差等によってフィルタ装置全体のインピーダンスを調整することができる。また、少なくとも一方の共振器の線路長を１／２波長からずらすことにより、共振器に生じる不要な高調波を減衰させることができる。
【００２４】
さらに、請求項８の発明によると、一対の１／２波長共振器の間には該各共振器と間隔をもって延びる１本または複数本の１／２波長共振器を設ける構成としている。これにより、入力端子および出力端子を設ける共振器を含めて３本以上の１／２波長共振器を並べて配置でき、３段以上のフィルタ装置を構成することができる。
【００２５】
また、請求項９の発明に係るインピーダンス変換回路は、フィルタ装置を含んで構成している。これにより、フィルタ装置に機能を付加してインピーダンス変換回路を構成することができる。
【００２６】
また、請求項１０の発明に係る平衡−不平衡分配回路は、フィルタ装置を含んで構成している。
【００２７】
さらに、請求項１１の発明に係るプッシュプル増幅回路は、フィルタ装置を含んで構成している。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態によるフィルタ装置並びにインピーダンス変換回路、平衡−不平衡分配回路及びプッシュプル増幅回路について、添付図面を参照して詳細に説明する。
【００２９】
ここで、図１ないし図４は本発明による第１の実施の形態を示し、本実施の形態では、フィルタ装置としてベアチップ型の２段フィルタを例に挙げて述べる。
【００３０】
図中、１はフィルタ装置で、該フィルタ装置１は、例えば誘電体等からなる基板２に２本の１／２波長共振器３，４等を搭載したベアチップ型の２段フィルタとして構成され、外部のマザーボード（図示せず）等に実装されるものである。
【００３１】
３，４は基板２の表面側に設けられた一対の１／２波長共振器（以下、共振器３，４という）で、該共振器３，４は、図１、図２に示す如く、例えば金、銀、銅等の導電率が大きな金属材料により薄膜または厚膜として形成され、高周波信号用のマイクロストリップラインとして構成されている。この場合、共振器３，４は、例えば蒸着、スパッタ、メッキ、印刷等の手段によって後述の端子５，６，８と一緒に形成されている。
【００３２】
そして、共振器３，４は、例えば細長い四角形の帯状体として形成され、図１中の左，右方向に所定の線路長Ｌをもって平行に延びると共に、互いに隣接した位置で一定の間隔をもって対向している。
【００３３】
ここで、１／２波長共振器３，４の線路長Ｌは、例えばマイクロ波、ミリ波等に属する所望の共振周波数と、基板２の実効誘電率等とに応じて定められる特定の波長λに対して、この波長λの１／２となる寸法値に予め設定されている（Ｌ＝λ／２）。
【００３４】
これにより、共振器３，４の間には、波長λの高周波信号が共振状態で伝達され、この共振状態において、共振器３，４の長さ方向の中間部（図１中の線路長Ｌを２等分する中心線Ｍ−Ｍ上に位置する部位）は、電圧が零に保持される仮想的な短絡部３Ａ，４Ａとなり、長さ方向の両端側は開放端３Ｂ，４Ｂとなる。
【００３５】
５は入力側の共振器３と接続して基板２上に設けられた入力端子で、該入力端子５は、例えば帯状の金属膜等からなり、共振器３の短絡部３Ａと開放端３Ｂとの間に位置する部位に一体に形成され、共振器３，４から外向きに垂直に延びている。そして、入力端子５には、例えばマザーボード側の信号処理回路（図示せず）等が接続され、入力側の共振器３には、この信号処理回路から入力端子５を介して高周波信号が入力される。
【００３６】
６は出力側の共振器４と接続して基板２上に設けられた出力端子で、該出力端子６は、入力端子５とほぼ同様に、共振器４の短絡部４Ａと開放端４Ｂとの間に位置する部位から外向きに垂直に延びて形成され、共振器３，４の長さ方向に対して入力端子５とほぼ等しい位置に配設されている。
【００３７】
そして、出力端子６は、前述した特定周波数（波長λ）の高周波信号を共振器４から外部に出力するものであり、本実施の形態では、図３に示す如く、後述する電子部品１０の電源端子に接続されるものである。
【００３８】
７は基板２上に設けられたバイアス回路としての抵抗体を示し、該抵抗体７は、後述のバイアス電源１１から共振器４、出力端子６等を介して電子部品１０にバイアス電圧を印加するものである。
【００３９】
この場合、抵抗体７は、フィルタ装置１の出力側に接続される電子部品１０の接続位置に対応して、例えば出力側の共振器４の短絡部４Ａとバイアス電源１１との間に接続され、その抵抗値ｒは、下記数１の式に示すように、例えば５Ω以上（好ましくは１０Ω以上）の値に予め設定されている。
【００４０】
【数１】
ｒ≧５
【００４１】
また、抵抗体７は、例えば窒化タンタル（ＴａＮ）、または他の汎用的な抵抗体材料等からなり、例えば蒸着、スパッタ、ＣＶＤ法等を含めた各種の薄膜プロセスによって成膜するか、またはスクリーン印刷等の圧膜プロセスで塗布することにより形成されている。
【００４２】
また、抵抗体７は、例えば細長い四角形状の薄膜または圧膜として形成され、その一端側が共振器４の短絡部４Ａに接続されると共に、共振器４から外向きに垂直に延びている。そして、抵抗体７の他端側には、基板２上に設けられた金属膜等からなるバイアス端子８が接続され、このバイアス端子８にはバイアス電源１１が接続されるものである。なお、９はグランド側に接続される接地用の導体パターンで、該導体パターン９は、図２に示す如く、基板２の裏面側に全面にわたって設けられている。
【００４３】
一方、１０は例えばフィルタ装置１の出力端子６に接続される電子部品で、該電子部品１０は、例えばトランジスタ、半導体ＩＣ等の能動素子からなり、フィルタ装置１と一緒にマザーボード上に実装されると共に、出力端子６から出力される高周波信号に対して所定の信号処理を行うものである。この場合、電子部品１０は、例えば出力端子６に接続される端子が電源端子となり、この電源端子にバイアス電圧を印加されることにより作動する構成となっている。
【００４４】
１１はフィルタ装置１のバイアス端子８に接続されるバイアス電源で、該バイアス電源１１は、例えばマザーボード側に配置され、バイアス端子８から抵抗体７、共振器４および出力端子６を介して電子部品１０の電源端子に所定の直流電圧（バイアス電圧）を印加するものである。
【００４５】
ここで、フィルタ装置１とバイアス電圧との関係について述べると、フィルタ装置１は、１／２波長マイクロストリップライン共振器３，４を用いて構成されているため、その短絡部３Ａ，４Ａは、電圧が零に保持される短絡点（接地点）となっている。このため、例えば共振器４の短絡部４Ａに対して、インピーダンス（抵抗値ｒ）が比較的低い抵抗体７を接続し、この抵抗体７を介してバイアス電圧を印加したとしても、フィルタの特性（例えば共振周波数、挿入損失等）が設計上の規格等に対して変動するのを抑えることができる。
【００４６】
この場合、例えば抵抗値ｒが極端に小さな抵抗体７を介してバイアス電圧を印加すると、フィルタの挿入損失ＩＬは、図４中の特性線に示す如く、バイアス電圧を印加しない状態での挿入損失値（例えば、０．７ｄＢ）と比較して大きくなる。しかし、この特性線から判るように、例えば抵抗値ｒを５Ω以上に設定した場合には、挿入損失ＩＬを十分に低減することができ、さらに抵抗値ｒを１０Ω以上に設定した場合には、バイアス電圧がない状態とほぼ同様の小さな挿入損失ＩＬを得ることができる。なお、図４に示す特性線は、例えば５ＧＨｚ程度の周波数帯に用いられ、共振器の無負荷Ｑが３００程度の値に設定された２段フィルタの特性を示すものである。
【００４７】
本実施の形態によるフィルタ装置１は上述の如き構成を有するもので、次にその作動について説明する。
【００４８】
まず、フィルタ装置１は、例えばワイヤボンディング、半田付け、バンプ実装等の手段を用いてマザーボード上に実装される。この場合、フィルタ装置１の入力端子５はマザーボード側の信号処理回路等に接続され、出力端子６は電子部品１０の電源端子に接続され、バイアス端子８はバイアス電源１１に接続される。
【００４９】
そして、マザーボードから入力端子５に高周波信号が入力されると、この信号のうち波長λを有する特定の高周波信号は、共振器３から共振器４へと共振状態で伝達されることにより、出力端子６から電子部品１０に出力される。
【００５０】
このとき、電子部品１０の電源端子には、マザーボード側のバイアス電源１１からバイアス端子８、抵抗体７、共振器４および出力端子６を介してバイアス電圧が印加されているため、電子部品１０は、出力端子６から出力される高周波信号に対して所定の信号処理を行うことができる。
【００５１】
かくして、本実施の形態によれば、１／２波長共振器４の短絡部４Ａに抵抗体７を接続し、この抵抗体７等を介してバイアス電源１１から電子部品１０にバイアス電圧を印加する構成としたので、共振器４のうち外部インピーダンスの影響を受け難い短絡部４Ａに抵抗体７を介してバイアス電源１１を接続でき、これらを接続することによってフィルタ装置１の共振周波数がずれたり、挿入損失が増大するのを確実に防止することができる。
【００５２】
これにより、例えば抵抗体７の抵抗値を極端に大きくしなくても、フィルタ装置１を安定的に作動させることができ、この状態でフィルタ装置１を介して電子部品１０にバイアス電圧を確実に印加することができる。
【００５３】
従って、フィルタ装置１の基板２上に小さな抵抗体７等を配置するだけで、バイアス電源１１側を高インピーダンスに設定する必要がなくなり、１／２波長共振器の特性を利用した簡単な構造によってバイアス用の回路を容易に実現できると共に、バイアス用の抵抗体７を搭載した状態でも、フィルタとしての高い性能を維持することができる。
【００５４】
そして、例えば信号カット用のインダクタ、抵抗等からなる大きな回路部品を介してバイアス電源１１を高インピーダンスで共振器４と接続したり、従来技術のように電源プレーン、接地プレーン等を積層してバイアス用の複雑な回路を形成する必要がなくなるから、バイアス用の回路を含めてフィルタ装置１全体の構造や形成工程を簡略化でき、これらを小型化できると共に、生産性を高めてコストダウンを促進することができる。
【００５５】
また、グランド側から絶縁された共振器４を用いて電子部品１０の電源端子にバイアス電圧を印加できるので、共振器４とグランド側との間を絶縁する直流カット用のコンデンサ等も不要となり、フィルタ装置１を含めて高周波回路全体の部品点数を削減することができる。
【００５６】
そして、前述した信号カット用のインダクタや直流カット用のコンデンサ等を用いることにより、これらの定数ばらつき等によってフィルタの特性が変動するのを防止でき、高周波回路を安定的に作動させることができる。
【００５７】
また、抵抗体７の抵抗値ｒを、例えば５Ω以上、好ましくは１０Ω以上に設定したので、フィルタ装置１の挿入損失を、バイアス電圧を印加しない場合とほぼ同様に小さく抑えることができ、バイアス用の抵抗体７を搭載した状態でも、信号を効率よく伝送することができる。
【００５８】
また、バイアス電源１１により抵抗体７を介して電子部品１０にバイアス電圧を印加できるから、バイアス電圧の大きさを抵抗体７の抵抗値に応じて適切に設定でき、バイアス用の外部回路等も簡略化することができる。
【００５９】
さらに、例えばワイヤボンディング、半田付け、バンプ実装等の手段によりフィルタ装置１をマザーボードに実装するときには、ワイヤ、半田、バンプの形状ばらつき等が原因でバイアス端子８とマザーボード側との間のインダクタンス成分にばらつきが生じ易い。
【００６０】
しかし、このインダクタンス成分は、外部インピーダンスの影響を受け難い短絡部４Ａで共振器４に接続されているので、フィルタ装置１の性能が実装状態のばらつき等により変動するのを防止することができる。これにより、安定した性能をもつベアチップ型のフィルタ装置１を用いてＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ
Ｍｏｄｕｌｅ）構造の高周波回路等を容易に実現することができる。
【００６１】
次に、図５ないし図７は本発明による第２の実施の形態を示し、本実施の形態の特徴は、バイアス回路をマイクロストリップラインにより構成したことにある。なお、本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００６２】
２１はフィルタ装置で、該フィルタ装置２１は、第１の実施の形態とほぼ同様に、基板２、１／２波長共振器３，４、入力端子５、出力端子６等によって構成されている。しかし、フィルタ装置２１には、第１の実施の形態の抵抗体７に代えて後述の付加線路２２が搭載されている。
【００６３】
２２は基板２上に設けられたバイアス回路としての付加線路で、該付加線路２２は、例えば帯状の金属膜等からなり、共振器３，４等と同じ工程で一緒に形成されると共に、マイクロストリップラインとして構成されている。
【００６４】
ここで、付加線路２２は、その一端側が例えば出力側の共振器４の短絡部４Ａに接続され、共振器３，４から外向きに所定の線路長Ｌ′をもって垂直に延びている。また、付加線路２２の他端側には、図６に示す如く、バイアス電源１１が接続されるものである。
【００６５】
そして、付加線路２２は、共振器４の短絡部４Ａとバイアス電源１１との間に線路長Ｌ′に応じた所定のインダクタンスをもって接続され、バイアス電源１１から共振器４、出力端子６等を介して電子部品１０にバイアス電圧を印加する構成となっている。
【００６６】
この場合、付加線路２２の線路長Ｌ′とフィルタ装置２１の挿入損失ＩＬとの関係について述べると、図７に示す特性線のようになる。この特性線は、第１の実施の形態とほぼ同様に、例えば５ＧＨｚ程度の周波数帯に用いられる２段フィルタの特性を示している。また、付加線路２２の位相とは、その一端側（共振器４の短絡部４Ａ）と他端側との間における高周波信号の位相差であり、付加線路２２の線路長Ｌ′（インダクタンス）に応じて増減するものである。
【００６７】
そして、この特性線から判るように、例えば付加線路２２の位相が１５°〜３３０°の範囲内となる場合には、バイアス電圧を印加しない状態とほぼ同様の小さな挿入損失ＩＬを得ることができる。また、本実施の形態において、この位相範囲（１５°〜３３０°）の下限値となる位相１５°は、例えば付加線路２２の線路長Ｌ′をλ／２４とした場合に相当し、上限値となる位相３３０°は、線路長Ｌ′をλ／１．１とした場合に相当している。この場合、波長λは、フィルタ装置２１により濾波する周波数帯の中心周波数に対応する波長である。
【００６８】
従って、下記数２の式に示すように、付加線路２２の線路長Ｌ′をλ／２４〜λ／１．１の範囲に設定することにより、フィルタ装置２１を介して電子部品１０にバイアス電圧を印加しつつ、挿入損失ＩＬを十分に低減することができる。
【００６９】
【数２】
λ／１．１≧Ｌ′≧λ／２４
但し、λ：濾波する中心周波数の波長
【００７０】
かくして、このように構成される本実施の形態でも、前記第１の実施の形態とほぼ同様の作用効果を得ることができる。特に、本実施の形態では、バイアス回路として付加線路２２を用いる構成としたので、例えば蒸着、スパッタ、メッキ、印刷等の手段によって共振器３，４、各端子５，６および付加線路２２を同じ工程で一緒に効率良く形成でき、これらの構造や形成工程をより簡略化できると共に、フィルタ装置２１をさらに小型化することができる。
【００７１】
また、付加線路２２の線路長Ｌ′をλ／２４〜λ／１．１の範囲に設定したので、バイアス用の付加線路２２を搭載した状態でも、フィルタの挿入損失ＩＬを十分に低減でき、その性能を高めることができる。
【００７２】
次に、図８および図９は本発明による第３の実施の形態を示し、本実施の形態の特徴は、バイアス回路をコイルにより構成したことにある。なお、本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００７３】
３１はフィルタ装置で、該フィルタ装置３１は、第１の実施の形態とほぼ同様に、基板３２、１／２波長共振器３，４、入力端子５、出力端子６等により構成されている。しかし、基板３２は、例えば複数の誘電体層を積層した積層基板として形成され、この基板３２には後述のコイル３３が搭載されている。
【００７４】
３３は基板３２に設けられたバイアス回路としてのコイルで、該コイル３３は、図９に示す如く、例えば渦巻き状の細幅な金属膜等によりインダクタとして形成され、共振器３，４等と同じ工程で一緒に形成されている。そして、コイル３３は、第２の実施の形態とほぼ同様に、共振器４の短絡部４Ａとバイアス電源（図示せず）との間に所定のインダクタンスをもって接続され、バイアス電源から共振器４、出力端子６等を介して電子部品１０にバイアス電圧を印加するものである。
【００７５】
ここで、コイル３３は、その一端側（外周側）が共振器４の短絡部４Ａに接続され、コイル３３の他端側（内周側）は、例えば基板３２に設けられたワイヤ３４を介してバイアス端子３５に接続されている。この場合、バイアス端子３５は、コイル３３の外周側に位置して基板３２上に設けられ、バイアス電源に接続されるものである。
【００７６】
かくして、このように構成される本実施の形態でも、前記第１，第２の実施の形態とほぼ同様の作用効果を得ることができる。特に、本実施の形態では、コイル３３を用いる構成としたので、例えばコイル３３の巻き数等に応じて大きなインダクタンスを形成でき、設計自由度を高めることができる。
【００７７】
次に、図１０は本発明による第４の実施の形態を示し、本実施の形態の特徴は、入力側と出力側の共振器の線路長を互いに異ならしめる構成としたことにある。なお、本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００７８】
４１はフィルタ装置で、該フィルタ装置４１は、第２の実施の形態とほぼ同様に、基板２、入力端子５、出力端子６と、後述の１／２波長共振器４２，４３、付加線路４４とを含んで構成されている。
【００７９】
４２，４３は基板２上に設けられた一対の１／２波長共振器（以下、共振器４２，４３という）で、該共振器４２，４３は、第１の実施の形態とほぼ同様に、例えば帯状の金属膜等からなり、互いに一定の間隔Ｄをもって対向するように平行に配置されている。そして、共振器４２には、短絡部４２Ａと開放端４２Ｂとの間に入力端子５が設けられ、共振器４３には、短絡部４３Ａと開放端４３Ｂとの間に出力端子６が設けられている。
【００８０】
ここで、入力側の共振器４２は、例えば濾波する高周波信号に対して、その波長λの１／２となる所定の線路長Ｌ１をもって形成されている（Ｌ１＝λ／２）。また、出力側の共振器４３は、例えば波長λの１／２に近い線路長Ｌ２をもって形成されているものの、この線路長Ｌ２は、共振器４２の線路長Ｌ１と異なる寸法値に設定されている（Ｌ２≠Ｌ１）。
【００８１】
これにより、共振器４２，４３は、波長λの高周波信号を互いの間に共振状態で伝達しつつ、波長が（２ｎ−１）×λ／２となる高調波の伝達を抑制する構成となっている（ｎは１よりも大きな整数）。
【００８２】
４４は基板２上に設けられたバイアス回路としての付加線路で、該付加線路４４は、第２の実施の形態とほぼ同様に、例えば出力側の共振器４３の短絡部４３Ａに接続されている。この場合、付加線路４４と出力端子６とは、共振器４３の長さ方向に沿って所定の寸法Ｓ分だけ離間している。
【００８３】
そして、フィルタ装置４１は、例えば共振器４２，４３の線路長Ｌ１，Ｌ２、間隔Ｄ、付加線路４４と出力端子６との間の寸法Ｓ等を変更することにより、装置全体としてのインピーダンスを調整できるものである。
【００８４】
この場合、フィルタ装置４１全体のインピーダンスをＺ（＝Ｒ＋ｊＸ）とすると、インピーダンスＺの調整時には、例えば共振器４２，４３の線路長Ｌ１，Ｌ２の差を大きくするか、または両者の間隔Ｄを狭くすることにより、実部Ｒを減少させることができる。また、例えば付加線路４４と出力端子６との間の寸法Ｓを小さくすることにより、虚部Ｘを減少させることができる。
【００８５】
かくして、このように構成される本実施の形態でも、前記第１の実施の形態とほぼ同様の作用効果を得ることができる。特に、本実施の形態では、共振器４２，４３の線路長Ｌ１，Ｌ２を異ならしめる構成としたので、フィルタ装置４１を形成するときには、これらの線路長Ｌ１，Ｌ２や間隔Ｄ、寸法Ｓ等を変更することにより装置全体のインピーダンスを容易に調整することができる。
【００８６】
これにより、フィルタ装置４１のインピーダンスと、これに接続される電子部品１０等のインピーダンスとを高い精度で整合でき、高周波回路の動作を安定させることができる。また、例えば専用の整合回路等が必要なくなり、回路全体をより小型化することができる。
【００８７】
また、例えば共振器４３の線路長Ｌ２をλ／２から僅かにずらすことにより、共振器４２，４３に生じる不要な高調波を効率よく減衰させることができる。これにより、各共振器４２，４３の間に高調波が伝達するのを抑制でき、フィルタ装置４１の減衰特性を良好な状態に設定することができる。
【００８８】
次に、図１１は本発明による第５の実施の形態を示し、本実施の形態の特徴は、入力端子側の共振器に電子部品とバイアス回路とを接続する構成としたことにある。なお、本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００８９】
５１はフィルタ装置で、該フィルタ装置５１は、第１の実施の形態とほぼ同様に、基板２、１／２波長共振器３，４、入力端子５、出力端子６と、後述のバイアス回路５２等により構成されている。しかし、フィルタ装置５１には、その入力端子５に電子部品１０の電源端子が接続される構成となっている。
【００９０】
５２は基板２に設けられたバイアス回路で、該バイアス回路５２は、第１ないし第３の実施の形態で用いた抵抗体７、付加線路２２またはコイル３３のいずれかにより構成されている。そして、バイアス回路５２は、入力側の共振器３の短絡部３Ａとバイアス電源１１との間に所定のインピーダンスをもって接続され、バイアス電源１１から共振器３、入力端子５等を介して電子部品１０にバイアス電圧を印加するものである。
【００９１】
かくして、このように構成される本実施の形態でも、前記第１の実施の形態とほぼ同様の作用効果を得ることができる。特に、本実施の形態では、フィルタ装置５１の入力側に電子部品１０を接続する場合にも適用でき、設計自由度を高めることができる。
【００９２】
次に、図１２は本発明による第６の実施の形態を示し、本実施の形態の特徴は、入力側と出力側の共振器の間に他の共振器を設け、３段以上のフィルタ装置を構成したことにある。なお、本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００９３】
６１はフィルタ装置で、該フィルタ装置６１は、第１の実施の形態とほぼ同様に、基板２、１／２波長共振器３，４、入力端子５、出力端子６と、後述のバイアス回路６３とにより構成されている。しかし、フィルタ装置６１は、共振器３，４間に後述する１本または複数本の１／２波長共振器６２が設けられ、３段以上のフィルタとして構成されている。
【００９４】
６２は入力側の共振器３と出力側の共振器４との間に１本または複数本設けられた中間位置の１／２波長共振器（以下、共振器６２という）で、該中間位置の共振器６２は、共振器３，４とほぼ同様に、帯状の金属膜等として基板２に設けられ、これらの共振器３，４，６２は互いに一定の間隔をもって並んだ状態で平行に延びている。
【００９５】
６３は基板２に設けられたバイアス回路で、該バイアス回路６３は、第１ないし第３の実施の形態で用いた抵抗体７、付加線路２２またはコイル３３のいずれかにより構成され、例えば共振器４の短絡部４Ａとバイアス電源１１との間に接続されているものである。
【００９６】
かくして、このように構成される本実施の形態でも、前記第１の実施の形態とほぼ同様の作用効果を得ることができる。特に、本実施の形態では、共振器３，４と、１本または複数本の共振器６２とによって３段以上のフィルタ装置６１を構成したので、例えば濾波する信号の周波数帯域が狭いフィルタを必要に応じて形成でき、設計自由度を高めることができる。
【００９７】
次に、図１３は本発明による第７の実施の形態を示し、本実施の形態の特徴は、フィルタ装置を用いてインピーダンス変換回路を構成したことにある。
【００９８】
７１はインピーダンス変換回路で、該インピーダンス変換回路７１は、高周波信号を増幅する増幅器７２と、該増幅器７２の入力側に接続されたフィルタ装置７３と、増幅器７２の出力側に接続された他のフィルタ装置７４とを含んで構成されている。
【００９９】
ここで、フィルタ装置７３，７４は、例えば第１ないし第６の実施の形態によるフィルタ装置１，２１，３１，４１，５１，６１のいずれかを用いてそれぞれ構成され、インピーダンスの変換機能を有している。そして、入力側のフィルタ装置７３は、変換回路７１の入力側に接続される回路（図示せず）のインピーダンスと増幅器７２の入力インピーダンスとを整合する。また、出力側のフィルタ装置７４は、変換回路７１の出力側に接続される回路（図示せず）のインピーダンスと増幅器７２の出力インピーダンスとを整合するものである。
【０１００】
かくして、このように構成される本実施の形態でも、前記第１ないし第６の実施の形態とほぼ同様の作用効果を得ることができる。特に、本実施の形態では、例えば２個のフィルタ装置７３，７４を用いてインピーダンス変換回路７１を構成したので、インピーダンス変換回路７１は、入力側の回路と出力側の回路との間で高周波信号のフィルタ、増幅等を行いつつ、これらの回路間のインピーダンスを容易に整合することができる。これにより、フィルタ機能を有する低損失なインピーダンス変換回路７１をコンパクトに形成でき、回路全体の小型化を図ることができる。
【０１０１】
次に、図１４は本発明による第８の実施の形態を示し、本実施の形態の特徴は、フィルタ装置を用いて平衡−不平衡分配回路を構成したことにある。
【０１０２】
８１は平衡−不平衡分配回路、８２は該平衡−不平衡分配回路８１を構成するフィルタ装置で、該フィルタ装置８２は、前記第１ないし第６の実施の形態によるフィルタ装置１，２１，３１，４１，５１，６１のいずれかを用いて構成されている。そして、フィルタ装置８２は、基板８３、１／２波長共振器８４，８５、信号端子８６，８７、バイアス回路８８等を有している。
【０１０３】
ここで、共振器８４，８５は、第４の実施の形態とほぼ同様に、互いに異なる線路長Ｌ１′，Ｌ２′をもって形成され、入力側と出力側との間でインピーダンスの変換を行う構成となっている。また、一方の共振器８４には、例えば中心線Ｍ−Ｍから離れた位置に信号端子８６が設けられている。また、他方の共振器８５には、例えば２個の信号端子８７が設けられ、これらの信号端子８７は中心線Ｍ−Ｍから長さ方向の両側に互いに等しい寸法Ｓ′分だけ離間している。
【０１０４】
そして、平衡−不平衡分配回路８１は、信号端子８６，８７のうちいずれか一方を入力端子とし、他方を出力端子として作動する。この場合、例えば信号端子８６に高周波信号（不平衡信号）を入力したときには、各信号端子８７から互いに１８０°の位相差をもつ信号（位相差が１８０°に分配された平衡信号）がそれぞれ出力される。
【０１０５】
また、平衡−不平衡分配回路８１は、各信号端子８７に対して互いに１８０°の位相差をもつ平衡信号をそれぞれ入力したときに、これらの信号を合成した不平衡信号を信号端子８６から出力する構成となっている。
【０１０６】
かくして、このように構成される本実施の形態でも、第１ないし第６の実施の形態とほぼ同様の作用効果を得ることができる。特に、本実施の形態では、フィルタ装置８２に機能を付加することにより、小型で低損失な平衡−不平衡分配回路８１を容易に実現することができる。
【０１０７】
次に、図１５は本発明による第９の実施の形態を示し、本実施の形態の特徴は、フィルタ装置を用いてプッシュプル増幅回路を構成したことにある。
【０１０８】
９１はプッシュプル増幅回路で、該プッシュプル増幅回路９１は、プッシュプル動作（平衡動作）を行う２個の増幅器９２と、該各増幅器９２の入力側に接続されたフィルタ装置９３と、各増幅器９２の出力側に接続された他のフィルタ装置９４とを含んで構成されている。
【０１０９】
この場合、フィルタ装置９３，９４は、第１ないし第６の実施の形態によるフィルタ装置１，２１，３１，４１，５１，６１のいずれかを用いてそれぞれ構成されている。また、プッシュプル増幅回路９１は、フィルタ装置９３，９４を用いたインピーダンスの変換機能と、前記第８の実施の形態とほぼ同様の平衡−不平衡変換機能とを備えている。
【０１１０】
かくして、このように構成される本実施の形態でも、第１ないし第６の実施の形態とほぼ同様の作用効果を得ることができる。特に、本実施の形態では、フィルタ装置９３，９４に機能を付加することにより、小型で低損失なプッシュプル増幅回路９１を容易に構成することができる。
【０１１１】
なお、前記各実施の形態では、入力側または出力側の共振器３，４，４２，４３に抵抗体７、付加線路２２，４４、コイル３３、バイアス回路５２，６３等を介してバイアス電源１１を接続する構成とした。しかし、本発明はこれに限らず、バイアス回路の接続箇所が１／２波長共振器の中央からずれたときの高周波信号の損失をなくすため、例えば図１６に示す第１の変形例のように構成してもよい。この場合、フィルタ装置１０１は、前記第５の実施の形態とほぼ同様のバイアス回路１０２を有し、このバイアス回路１０２とバイアス電源１１との間には、これらの接続部位とグランド側との間に位置してコンデンサ１０３が接続されている。
【０１１２】
また、本発明のフィルタ装置は、例えば図１７に示す第２の変形例のように構成してもよい。この場合、フィルタ装置１１１のバイアス回路１１２とバイアス電源１１との間には、例えばマイクロストリップライン等の線路部材１１３が接続され、この線路部材１１３は、例えば濾波する高周波信号の波長λの１／４となる線路長Ｌ″をもって形成されている。
【０１１３】
また、実施の形態では、共振器３，４のいずれかに抵抗体７、付加線路２２，４４、コイル３３、バイアス回路５２，６３等を設ける構成とした。しかし、本発明はこれに限らず、例えば図１８に示す第３の変形例のように構成してもよい。この場合、フィルタ装置１２１の入力側の共振器３には、バイアス電源１１から電子部品１０にバイアス電圧を印加する入力側のバイアス回路１２２が設けられ、出力側の共振器４には、バイアス電源１１から他の電子部品１０′にバイアス電圧を印加する出力側のバイアス回路１２３が設けられている。
【０１１４】
一方、前記各実施の形態では、共振器３，４，４２，４３，６２、付加線路２２，４４等をマイクロストリップラインにより構成した。しかし、本発明では、これらの線路をストリップラインによって構成してもよいのは勿論である。
【０１１５】
また、前記各実施の形態では、これらの線路をストリップラインにより構成する場合に限らず、フィルタ装置を多層基板により形成し、例えば共振器、各端子、バイアス回路等を多層基板の内部に埋設する構成としてもよい。
【０１１６】
また、第１の実施の形態では、抵抗体材料の薄膜または厚膜からなる抵抗体７を用いる構成とした。この場合、本発明は、抵抗体７の材料を限定するものではなく、例えばチップ抵抗等を含めて任意の抵抗体材料を用いることができる。
【０１１７】
また、第３の実施の形態では、バイアス印加用のインダクタンスとしてコイル３３を用いる構成とした。しかし、本発明はこれに限らず、インダクタンスをもつ任意の材料を使用でき、例えば基板の表面、内部等に設けた薄膜または厚膜状の金属材料や、チップ素子あるいはマザーボードとの接続用であるワイヤ等によりインダクタンスを構成してもよい。
【０１１８】
また、第４の実施の形態では、入力側の共振器４２の線路長Ｌ１をλ／２に形成し、これと出力側の共振器４３の線路長Ｌ２とを異ならしめる構成とした。しかし、本発明はこれに限らず、例えば出力側の共振器の線路長をλ／２に形成し、これと入力側の共振器の線路長とを異ならしめる構成としてもよく、さらには入力側と出力側の共振器が両方ともλ／２に対して僅かに異なる寸法値をもつ構成としてもよい。
【０１１９】
また、実施の形態では、付加線路４４を用いる第４の実施の形態で共振器４２，４３の線路長Ｌ１，Ｌ２を異ならしめる構成とした。しかし、本発明はこれに限らず、抵抗体７やコイル３３（バイアス回路５２，６３）を用いる第１，第３，第５，第６の実施の形態においても、共振器３，４の線路長が互いに異なる構成としてもよい。
【０１２０】
さらに、実施の形態では、ベアチップ型のフィルタ装置１，２１，３１，４１，５１，６１をマザーボードに実装する場合を例に挙げて述べた。しかし、本発明はこれに限らず、例えばフィルタ装置の共振器、各端子およびバイアス回路を、基板としてのマザーボードに対して周囲の電子部品、バイアス電源等と一緒に実装する構成としてもよい。
【０１２１】
【発明の効果】
以上詳述した通り、請求項１の発明によれば、一対の１／２波長共振器のうち少なくとも片方の共振器の中間部に一定のインピーダンスをもつバイアス回路を接続する構成としたので、１／２波長共振器のうち外部インピーダンスの影響を受け難い中間部にバイアス回路を接続することができる。これにより、例えばバイアス回路を高インピーダンスに設定しなくても、フィルタ装置を安定的に作動させることができ、この状態でフィルタ装置を介して電子部品にバイアス電圧を確実に印加することができる。従って、１／２波長共振器の特性を利用した簡単な構造によってバイアス回路を容易に実現でき、バイアス回路を搭載した状態でも、フィルタとしての高い性能を維持することができる。そして、従来技術の電源プレーン、接地プレーンだけでなく、信号カット用インダクタや直流カット用コンデンサ等の部品点数を削減でき、フィルタ全体の構造や形成工程を簡略化できると共に、生産性を高め、小型化やコストダウンを促進することができる。
【０１２２】
また、請求項２の発明によれば、バイアス回路を抵抗体により構成したので、簡単な構造の抵抗体を用いてバイアス回路を容易に実現でき、フィルタ全体を小型化することができる。また、バイアス電圧の大きさを抵抗体の抵抗値に応じて適切に設定できるから、バイアス用の外部回路等も簡略化することができる。
【０１２３】
また、請求項３の発明によれば、抵抗体の抵抗値を５Ω以上に形成する構成としたので、フィルタ装置の挿入損失を、バイアス電圧を印加しない場合とほぼ同様に小さく抑えることができ、バイアス回路を搭載した状態でも、信号を効率よく伝送することができる。
【０１２４】
また、請求項４の発明によれば、バイアス回路をマイクロストリップラインまたはストリップラインからなる付加線路により構成したので、例えば金属膜等を用いて共振器と付加線路とを同じ工程で一緒に形成でき、これらの構造や形成工程をより簡略化することができる。これにより、バイアス回路を搭載したフィルタ装置を効率よく形成でき、装置全体をより小型化することができる。
【０１２５】
また、請求項５の発明によれば、付加線路の線路長を高周波信号の波長の１／２４〜１／１．１に形成する構成としたので、バイアス用の付加線路を搭載した状態でも、フィルタの挿入損失を十分に低減させることができ、その性能を高めることができる。
【０１２６】
また、請求項６の発明によれば、バイアス回路をインダクタにより構成したので、例えばコイル等の金属膜からなるインダクタと共振器とを同じ工程で一緒に形成でき、これらの構造や形成工程をより簡略化できると共に、バイアス回路を搭載したフィルタ装置を効率よく形成することができる。また、例えばコイルの巻き数等に応じて大きなインダクタンスを形成でき、設計自由度を高めることができる。
【０１２７】
また、請求項７の発明によれば、各１／２波長共振器の線路長を互いに異ならしめる構成としたので、フィルタ装置のインピーダンスと、これに接続される電子部品等のインピーダンスとを共振器の寸法差等に応じて容易に整合でき、回路の動作を安定させることができる。また、例えば専用の整合回路等が必要なくなり、回路全体を小型化することができる。また、例えば共振器の線路長を１／２波長から僅かにずらすことにより、１／２波長共振器に生じる不要な高調波を効率よく減衰でき、フィルタの減衰特性を良好な状態に設定することができる。
【０１２８】
さらに、請求項８の発明によれば、一対の１／２波長共振器の間には、１本または複数本の１／２波長共振器を設ける構成としたので、例えば濾波する信号の周波数帯域が狭い３段以上のフィルタを必要に応じて構成することができ、設計自由度を高めることができる。
【０１２９】
また、請求項９の発明によれば、フィルタ装置によりインピーダンス変換回路を構成したので、フィルタ装置に機能を付加してインピーダンス変換回路を形成することができる。これにより、フィルタ機能を有する低損失なインピーダンス変換回路をコンパクトに形成でき、回路全体の小型化を図ることができる。
【０１３０】
また、請求項１０の発明によれば、フィルタ装置により平衡−不平衡分配回路を構成したので、フィルタ装置を利用して小型で低損失な平衡−不平衡分配回路を容易に実現することができる。
【０１３１】
さらに、請求項１１の発明によれば、フィルタ装置によりプッシュプル増幅回路を構成したので、フィルタ装置に機能を付加することにより、小型で低損失なプッシュプル増幅回路を容易に構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるフィルタ装置を示す平面図である。
【図２】図１中の矢示ＩＩ−ＩＩ方向からみたフィルタ装置の断面図である。
【図３】フィルタ装置、電子部品およびバイアス電源を接続した状態を示す等価的な回路図である。
【図４】バイアス印加用の抵抗体の抵抗値とフィルタの挿入損失との関係を示す特性線図である。
【図５】本発明の第２の実施の形態によるフィルタ装置を示す平面図である。
【図６】フィルタ装置、電子部品およびバイアス電源を示す等価的な回路図である。
【図７】付加線路の位相とフィルタの挿入損失との関係を示す特性線図である。
【図８】本発明の第３の実施の形態によるフィルタ装置を示す平面図である。
【図９】図８中のコイル等を拡大して示すフィルタ装置の要部拡大図である。
【図１０】本発明の第４の実施の形態によるフィルタ装置を示す平面図である。
【図１１】本発明の第５の実施の形態によるフィルタ装置を示す回路図である。
【図１２】本発明の第６の実施の形態によるフィルタ装置を示す回路図である。
【図１３】本発明の第７の実施の形態によるインピーダンス変換回路を示す回路図である。
【図１４】本発明の第８の実施の形態による平衡−不平衡分配回路を示す回路図である。
【図１５】本発明の第９の実施の形態によるプッシュプル増幅回路を示す回路図である。
【図１６】本発明の第１の変形例によるフィルタ装置を示す回路図である。
【図１７】本発明の第２の変形例によるフィルタ装置を示す回路図である。
【図１８】本発明の第３の変形例によるフィルタ装置を示す回路図である。
【符号の説明】
１，２１，３１，４１，５１，６１，７３，７４，８２，９３，９４，１０１，１１１，１２１ フィルタ装置
２，３２，８３ 基板
３，４，４２，４３，６２，８４，８５ １／２波長共振器
３Ａ，４Ａ，４２Ａ，４３Ａ 短絡部（中間部）
３Ｂ，４Ｂ，４２Ｂ，４３Ｂ 開放端
５ 入力端子
６ 出力端子
７ 抵抗体（バイアス回路）
８，３５ バイアス端子
１０，１０′ 電子部品
１１ バイアス電源
２２，４４ 付加線路（バイアス回路）
３３ コイル（バイアス回路）
３４ ワイヤ
３５ バイアス端子
５２，６３，８８，１０２，１１２，１２２，１２３ バイアス回路
７１ インピーダンス変換回路
７２，９２ 増幅器
８１ 平衡−不平衡分配回路
８６，８７ 信号端子
９１ プッシュプル増幅回路
Ｌ，Ｌ′，Ｌ１，Ｌ２，Ｌ１′，Ｌ２′ 線路長

Claims (11)

1. 誘電体により形成された基板と、
   該基板に設けられ線路長が波長の１／２となる高周波信号が互いの間に共振状態で伝達する一対の１／２波長共振器と、
   該各１／２波長共振器のうち一方の共振器に設けられ外部から高周波信号が入力される入力端子と、
   前記各１／２波長共振器のうち他方の共振器に設けられ前記線路長が波長の１／２となる高周波信号を出力する出力端子と、
   前記各１／２波長共振器のうち少なくとも片方の共振器の長さ方向中間部に一定のインピーダンスをもって接続され当該共振器を介して前記入力端子または出力端子にバイアス電圧を印加するバイアス回路とにより構成してなるフィルタ装置。
2. 前記バイアス回路は抵抗体により構成し、前記抵抗体の一端側を前記１／２波長共振器の中間部に接続し前記抵抗体の他端側をバイアス電源に接続する構成としてなる請求項１に記載のフィルタ装置。
3. 前記抵抗体の抵抗値は５Ω以上に形成してなる請求項２に記載のフィルタ装置。
4. 前記バイアス回路はマイクロストリップラインまたはストリップラインからなる付加線路により構成し、前記付加線路の一端側を前記１／２波長共振器の中間部に接続し前記付加線路の他端側をバイアス電源に接続する構成としてなる請求項１に記載のフィルタ装置。
5. 前記付加線路の線路長は前記高周波信号の波長の１／２４〜１／１．１に形成してなる請求項４に記載のフィルタ装置。
6. 前記バイアス回路はインダクタにより構成し、前記インダクタの一端側を前記１／２波長共振器の中間部に接続し前記インダクタの他端側をバイアス電源に接続する構成としてなる請求項１に記載のフィルタ装置。
7. 前記各１／２波長共振器の線路長を互いに異ならしめる構成としてなる請求項１，２，３，４，５または６に記載のフィルタ装置。
8. 前記一対の１／２波長共振器の間には該各共振器と間隔をもって延びる１本または複数本の１／２波長共振器を設けてなる請求項１，２，３，４，５，６または７に記載のフィルタ装置。
9. 請求項１ないし８のいずれかに記載のフィルタ装置を含んで構成してなるインピーダンス変換回路。
10. 請求項１ないし８のいずれかに記載のフィルタ装置を含んで構成してなる平衡−不平衡分配回路。
11. 請求項１ないし８のいずれかに記載のフィルタ装置を含んで構成してなるプッシュプル増幅回路。

Images