[go: up one dir, main page]

JP2004343975A - Three-phase switching rectifier device - Google Patents

Three-phase switching rectifier device Download PDF

Info

Publication number
JP2004343975A
JP2004343975A JP2003141049A JP2003141049A JP2004343975A JP 2004343975 A JP2004343975 A JP 2004343975A JP 2003141049 A JP2003141049 A JP 2003141049A JP 2003141049 A JP2003141049 A JP 2003141049A JP 2004343975 A JP2004343975 A JP 2004343975A
Authority
JP
Japan
Prior art keywords
connection point
diode
phase
input terminal
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003141049A
Other languages
Japanese (ja)
Inventor
Shinichiro Nagai
真一郎 長井
Shinji Sato
伸二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2003141049A priority Critical patent/JP2004343975A/en
Publication of JP2004343975A publication Critical patent/JP2004343975A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To control switching surge in a three-phase switching rectifier device enabling a switching element demanded of low withstand voltage. <P>SOLUTION: A first phase rectifying circuit is constituted of first to sixth diodes D1 to D6 and a first switch Q1. A first clamping capacitor Cc1 is connected to the first switch Q1 in parallel via a first clamping diode Dc1. A series circuit, comprising first and second dividing capacitors C1, C2, is connected between a pair of DC output terminals 2a, 2b. Interconnection points between fifth and sixth diodes D15, D16 are connected to interconnection points J1 between the first and second dividing capacitors C1, C2. A discharge resistor R1 is connected to a discharge diode Dd1, between the interconnection points between the first clamping diode Dc1 and the first clamping capacitor Cc1, and the first dividing capacitor C1. A second-phase rectifying circuit and a third-phase rectifying circuit are formed, in a manner similar to the formation of the first-phase rectifying circuit. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、力率改善機能を有して三相交流電力を直流電力に変換する三相スイッチング整流装置に関する。
【０００２】
【従来の技術】
【非特許文献１】Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２７ｔｈ ＩＥＥＥ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｐｅｃｉａｌｉｓｔｓ Ｃｏｎｆｅｒｅｎｃｅ， Ｂａｖｅｎｏ， Ｉｔａｌｙ Ｊｕｎｅ ２４−２７， Ｖｏｌ．２， ｐｐ．１３２９−１３３６（１９９６） に開示されているＪｏｈａｎｎ Ｗ． Ｋｏｌａｒ他の論文『Ｃｕｒｒｅｎｔ Ｈａｎｄｉｎｇ Ｃａｐａｂｉｌｉｔｙ ｏｆ ｔｈｅ Ｎｅｕｔｒａｌ Ｐｏｉｎｔ ｏｆ ａ Ｔｈｒｅｅ−Ｐｈａｓｅ／Ｓｗｉｔｃｈ／Ｌｅｖｅｌ Ｂｏｏｓｔ−Ｔｙｐｅ ＰＷＭ （ＶＩＥＮＮＡ） Ｒｅｃｔｉｆｉｅｒ』
従来の代表的なスイッチング整流装置は、一般にＰＷＭ整流器とも呼ばれており、図１に示すように第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と第１及び第２の直流出力端子（２ａ、２ｂ）との間に第１、第２、第３、第４、第５及び第６のダイオードＤａ 、Ｄｂ 、Ｄｃ 、Ｄｄ 、Ｄｅ 、Ｄｆ と第１、第２、第３、第４、第５及び第６のスイッチＱ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１５、Ｑ１６とを接続することによって構成されている。第１〜第６のダイオードＤａ 〜Ｄｆ はブリッジ接続され、第１〜第６のスイッチＱ１１〜Ｑ１６は第１〜第６のダイオードＤａ 〜Ｄｆ にそれぞれ逆方向並列に接続されている。第１〜第６のダイオードＤａ 〜Ｄｆ のブリッジ回路と第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃとの間には第１、第２及び第３のリアクトル即ちインダクタＬ１ 、Ｌ２ 、Ｌ３ が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の直流回路が接続され、第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の相互接続点Ｊ１ はグランド即ち共通電位点に接続されている。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線されたトランスを含むものであって、等価的に星形結線された第１、第２及び第３の相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ で示すことができる。第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ は相互に１２０度の位相差を有して例えば５０Ｈｚの正弦波交流電圧を発生するものであり、これ等の相互接続点Ｊｏ はグランドに接続されている。なお、三相３線式交流電源の場合には、接続点Ｊｏ、Ｊ１のグランドに対する接続は不要である。
【０００３】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの三相交流電圧は、第１〜第６のダイオードＤａ 〜Ｄｆ で整流されると共に第１〜第６のスイッチＱ１１〜Ｑ１６で制御されて直流電圧に変換され、この直流電圧が第１及び第２の直流出力端子２ａ、２ｂ間に接続された負荷２に供給される。第１〜第６のスイッチＱ１１〜Ｑ１６は三相交流電圧の周波数よりも十分に高い周波数、例えば２０ｋＨｚ でオン・オフされる。これにより、第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ を通して力率改善用の電流を流すことができる。例えば、第１の交流入力端子１ａの電流を入力方向に増加させる場合には、第２のスイッチＱ１２のオン期間を長くし、逆に第１の交流入力端子１ａの電流を減少させる場合には第１のスイッチＱ１１のオン期間を長くする。即ち、第１〜第６のスイッチＱ１１〜Ｑ１６のオン・オフ比率を制御することによって、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの電流を第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ の電圧と同相の正弦波電流にすることができる。
【０００４】
ところで、図１のスイッチング整流装置では、第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧をそれぞれＶｃ とした場合に第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ に２Ｖｃ の端子電圧が印加される。このため、第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ として比較的高価な高耐圧デバイスを使用しなければならず、スイッチング整流装置のコストが必然的に高くなった。
【０００５】
上記問題は前記非特許文献１に開示されている図２に示すＶＩＥＮＮＡ整流器と呼ばれているＰＷＭスイッチング整流装置によって解決することができる。図２の回路において、図１の回路と共通する部分には同一の符号が付されている。図２のスイッチング整流装置は、図１の第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ の代りに、第１〜第３のスイッチＱ１ 〜Ｑ３ と、第１〜第１８のダイオードＤ１ 〜Ｄ１８によって整流回路が構成されている。第１相の整流回路においては、第１及び第２のダイオードＤ１ 、Ｄ２ の相互接続点Ｊ２ と第３及び第４のダイオードＤ３ ，Ｄ４ の相互接続点Ｊ３ との間に第１のスイッチＱ１ が接続されている。第１の交流入力端子１ａは第１のインダクタＬ１ を介して第１及び第４のダイオードＤ１ 、Ｄ４ の相互接続点Ｐ１ に接続されている。第５及び第６のダイオードＤ５ 、Ｄ６ の相互接続点は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の相互接続点Ｊ１ 即ち中間電位点に接続されている。
【０００６】
図２の回路で、Ｅ１ ＞Ｅ２ ＞Ｅ３ であり且つ第１〜第３のスイッチＱ１ 〜Ｑ３ がオンの期間にはＥ１−Ｌ１−Ｄ１−Ｑ１−Ｄ６−Ｄ１７−Ｑ３−Ｄ１６−Ｌ３−Ｅ３ 、及びＥ２−Ｌ２−Ｄ７−Ｑ２−Ｄ１２−Ｄ１７−Ｑ３−Ｄ１６−Ｌ３ −Ｅ３の経路に力率改善用の電流が流れる。Ｅ１ ＞Ｅ２ ＞Ｅ３ であり且つ第１〜第３のスイッチＱ１ 〜Ｑ３ がオフの期間には、Ｅ１−Ｌ１ −Ｄ１−Ｄ２−Ｃ１の経路、Ｅ２−Ｌ２−Ｄ７−Ｄ８−Ｃ１の経路、Ｅ３−Ｃ２ −Ｄ１５−Ｄ１６−Ｌ３の経路で第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の充電電流が流れる。第１のスイッチＱ１ のオン期間には、第２及び第３の接続点Ｊ２ 、Ｊ３ の電位がそれぞれグランドとなる。従って、第２及び第３のダイオードＤ２ 、Ｄ３ には第１及び第２の分割用コンデンサＣ１ 、Ｃ２の端子電圧Ｖｃ１、Ｖｃ２がそれぞれ印加される。第１のスイッチＱ１ のオフ期間には第１及び第２のダイオードＤ１ 、Ｄ２ がオン状態になるので、接続点Ｊ２ 、Ｐ１ の電位が＋Ｖｃ１となり、第３のダイオードＤ３ のアノードが−Ｖｃ２となる。第３及び第４のダイオードＤ３ 、Ｄ４ の逆方向バイアス時の抵抗が互いに等しいとすれば、第３及び第４のダイオードＤ３ 、Ｄ４ に｛＋Ｖｃ１−（−Ｖｃ２）｝／２の端子電圧がそれぞれ印加される。通常Ｖｃ１＝Ｖｃ２＝Ｖｃ であるから、第３及び第４のダイオードＤ３ 、Ｄ４ にはＶｃ の端子電圧が印加される。この時、第１のスイッチＱ１ のコレクタ・エミッタ間の電圧は並列接続された第４のダイオードＤ４ の端子電圧Ｖｃ と同一である。従って、図２の第１〜第３のスイッチＱ１ 〜Ｑ３ 及び第１〜第１８のダイオードＤ１ 〜Ｄ１８のオフ時の端子電圧はいずれもＶｃであり、図１の第１〜第６のスイッチＱ１１〜Ｑ１６及び第１〜第６のダイオードＤａ 〜Ｄｆ のオフ時の端子電圧の約半分になる。このため、図２では比較的低コストの低耐圧スイッチＱ１〜Ｑ３ 及びダイオードＤ１〜Ｄ１８を使用することが可能になり、スイッチング整流装置のコストの低減を図ることができる。
【０００７】
【発明が解決しようとする課題】
しかし、図２の回路において、寄生インダクタンス又はインダクタ等に起因して第１〜第３のスイッチＱ１ 〜Ｑ３のターンオフ時にスイッチングサージ電圧が発生し、第１〜第３のスイッチＱ１ 〜Ｑ３が破損する恐れがあった。
【０００８】
そこで、本発明の目的は、スイッチングサージを抑制することができる三相スイッチング整流装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施形態を示す図面の参照符号を伴なって説明する。但し、本願の特許請求の範囲及びここでの本願発明の説明における参照符号は、本願発明の理解を助けるためのものであって、本願発明を限定するものではない。
本願の請求項１に係る発明は、力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第２の接続点（Ｊ２）と前記第３の接続点（Ｊ３）との間に接続された第１のスイッチ（Ｑ１）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第４の接続点（Ｊ４）と前記第５の接続点（Ｊ５）との間に接続された第２のスイッチ（Ｑ２）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第６の接続点（Ｊ６）と前記第７の接続点（Ｊ７）との間に接続された第３のスイッチ（Ｑ３）と、
前記第１、第２及び第３のスイッチ（Ｑ１、Ｑ２、Ｑ３）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する制御回路（３）と
を具備する三相スイッチング整流装置において、
アノードが前記第２の接続点（Ｊ２）に接続されている第１のクランプ用ダイオード（Ｄｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）のカソードと前記第３の接続点（Ｊ３）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）と前記第１のクランプ用コンデンサ（Ｃｃ１）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１又はＲ０）等の抵抗手段を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１）と、
アノードが前記第４の接続点（Ｊ４）に接続されている第２のクランプ用ダイオード（Ｄｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）のカソードと前記第５の接続点（Ｊ５）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）と前記第２のクランプ用コンデンサ（Ｃｃ２）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２又はＲ０）等の抵抗手段を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２）と、
アノードが前記第６の接続点（Ｊ６）に接続されている第３のクランプ用ダイオード（Ｄｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）のカソードと前記第７の接続点（Ｊ７）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）と前記第３のクランプ用コンデンサ（Ｃｃ３）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３又はＲ０）等の抵抗手段を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３）と
を具備していることを特徴とする三相スイッチング整流装置に係わるものである。
【００１０】
なお、請求項２に示すように、請求項１の第１、第２及び第３のクランプ用ダイオード（Ｄｃ１、Ｄｃ２、Ｄｃ３）と、第１、第２及び第３のクランプ用コンデンサ（Ｃｃ１、Ｃｃ２、Ｃｃ３）と、第１、第２及び第３の放電用ダイオード（Ｄｄ１、Ｄｄ２、Ｄｄ３）と、三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１、Ｒ２、Ｒ３又はＲ０）等の抵抗手段の代わりに、
カソードが前記第３の接続点（Ｊ３）に接続されている第１のクランプ用ダイオード（Ｄｃ１０）と、
前記第１のクランプ用ダイオード（Ｄｃ１０）のアノードと前記第２の接続点（Ｊ２）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１０）と、
前記第１のクランプ用ダイオード（Ｄｃ１０）と前記第１のクランプ用コンデンサ（Ｃｃ１０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１０又はＲ００）等の抵抗手段を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１０）と、
カソードが前記第５の接続点（Ｊ５）に接続されている第２のクランプ用ダイオード（Ｄｃ２０）と、
前記第２のクランプ用ダイオード（Ｄｃ２０）のアノードと前記第４の接続点（Ｊ４）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２０）と、
前記第２のクランプ用ダイオード（Ｄｃ２０）と前記第２のクランプ用コンデンサ（Ｃｃ２０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２０又はＲ００）等の抵抗手段を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２０）と、
カソードが前記第７の接続点（Ｊ７）に接続されている第３のクランプ用ダイオード（Ｄｃ３０）と、
前記第３のクランプ用ダイオード（Ｄｃ３０）のアノードと前記第６の接続点（Ｊ６）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３０）と、
前記第３のクランプ用ダイオード（Ｄｃ３０）と前記第３のクランプ用コンデンサ（Ｃｃ３０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３０又はＲ００）等の抵抗手段を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３０）と設けることができる。
また、請求項３に示すように、請求項１の第１、第２及び第３のクランプ用ダイオード（Ｄｃ１、Ｄｃ２、Ｄｃ３）と、第１、第２及び第３のクランプ用コンデンサ（Ｃｃ１、Ｃｃ２、Ｃｃ３）と、第１、第２及び第３の放電用ダイオード（Ｄｄ１、Ｄｄ２、Ｄｄ３）と、三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１、Ｒ２、Ｒ３又はＲ０）又はダイオード内部抵抗等の抵抗手段とを設け、更に、請求項２の第１、第２及び第３のクランプ用ダイオード（Ｄｃ１０、Ｄｃ２０、Ｄｃ３０）と、第１、第２及び第３のクランプ用コンデンサ（Ｃｃ１０、Ｃｃ２０、Ｃｃ３０）と、第１、第２及び第３の放電用ダイオード（Ｄｄ１０、Ｄｄ２０、Ｄｄ３０）と、三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１、Ｒ２、Ｒ３又はＲ０、Ｒ００）又はダイオード内部抵抗等の抵抗手段とを設けることができる。
【００１１】
【発明の効果】
本発明によれば、第１〜第３のスイッチ（Ｑ１ 〜Ｑ３ ）のターンオフ時のスイッチングサージを比較的簡単な回路で抑制することができる。
【００１２】
【第１の実施形態】
次に、図３〜図９を参照して第１の実施形態の三相スイッチング整流装置を説明する。
【００１３】
図３に示す三相スイッチング整流装置は、図２の回路に本発明に従うクランプ回路を付加したものである。図３に示す三相スイッチング整流装置の主回路は、図２の回路と同様に第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと、第１及び第２の直流出力端子２ａ、２ｂと、主インダクタ又は主リアクトルとも呼ぶことができる第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ と、第１及び第２の分割用コンデンサＣ１ 、Ｃ２ と、第１〜第１８のダイオードＤ１ 〜Ｄ１８と、主スイッチとも呼ぶことができる第１〜第３のスイッチＱ１ 〜Ｑ３ と、制御回路３とから成る。追加されたサージ電圧吸収用のクランプ回路は、第１、第２及び第３のクランプ用ダイオードＤｃ１、Ｄｃ２、Ｄｃ３と、第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３と、第１、第２及び第３の放電用ダイオードＤｄ１、Ｄｄ２、Ｄｄ３と、第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３とから成る。
図３において実際には、制御回路３に対して、第１、第２及び第３相の電流を検出するための第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃがライン５ａ、５ｂ、５ｃを介して接続され、且つ第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃが第１、第２及び第３の電圧検出ライン６ａ、６ｂ、６ｃを介して接続され、且つ第１の分割用コンデンサＣ１ の直流電圧検出回路７がライン７ａを介して接続されているが、図示を簡単にするためにライン５ａ、５ｂ、６ａ、６ｂ、７ａと制御回路３との間の接続、及び制御回路３の出力ライン８ａ、８ｂ、８ｃと第１〜第３のスイッチＱ１ 〜Ｑ３ との間の接続が省略されている。
【００１４】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは、例えば５０Ｈｚの三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線された２次巻線を有するトランスを含む回路であって、図３では等価的に星形結線された第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ で示されている。第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ は互いに１２０度の位相差を有する正弦波から成る第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ を供給する。なお、第１、第２及び第３相交流電源Ｅ１ 、Ｅ２ 、Ｅ３ の共通接続点Ｊｏ はグランド即ち共通電位点に接続されている。
【００１５】
第１及び第２の直流出力端子２ａ、２ｂ間には負荷２が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の直列回路が接続されている。同一容量の第１及び第２の分割用コンデンサＣ１ 、Ｃ２ を相互に接続する第１の接続点Ｊ１ は中間電位点接続手段としての導体９によってグランド即ち共通電位点に接続されている。なお、三相３線式の交流電源の場合には、接続点Ｊｏ、Ｊ１のグランドへの接続は不要になる。第１及び第２の分割用コンデンサＣ１ 、Ｃ２ は平滑用又は電源用コンデンサとも呼ぶことができるものであって比較的大きな容量を有し、負荷２に対する直流電源として機能する。
【００１６】
第１相の整流回路を構成するための第１及び第２のダイオードＤ１ 、Ｄ２ の直列回路は、第１の交流入力端子１ａと第１の直流出力端子２ａとの間に第１のインダクタＬ１ を介して接続されている。第１及び第２のダイオードＤ１ 、Ｄ２ の極性は、第１の交流入力端子１ａから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第１のインダクタＬ１ は第１の交流入力端子１ａと第１の整流入力端子Ｐ１ との間に接続されている。なお、第１の整流入力端子Ｐ１ は第１及び第４のダイオードＤ１ 、Ｄ４ の相互接続点である。
【００１７】
第３及び第４のダイオードＤ３ 、Ｄ４ の直列回路は第２の直流出力端子２ｂと第１の交流入力端子１ａとの間に第１のインダクタＬ１ を介して接続されている。第３及び第４のダイオードＤ３ 、Ｄ４ の極性は、第２の直流出力端子２ｂから第１の交流入力端子１ａの方向に順方向電流が流れるように決定されている。即ち、第１相電源電圧Ｖｒ によって第１及び第２のダイオードＤ１ 、Ｄ２ に順方向電圧が印加された時には、第３及び第４のダイオードＤ３ 、Ｄ４ に逆方向電圧が印加される。
【００１８】
第５のダイオードＤ５ のアノードは第１の接続点Ｊ１ 即ち中間電位点に接続され、そのカソードは第１及び第２のダイオードＤ１ 、Ｄ２ を相互に接続する第２の接続点Ｊ２ に接続されている。
第６のダイオードＤ６ のアノードは第３及び第４のダイオードＤ３ 、Ｄ４ を相互に接続する第３の接続点Ｊ３ に接続され、そのカソードは第１の接続点Ｊ１ 即ち中間電位点に接続されている。
【００１９】
ＩＧＢＴで示されている第１のスイッチＱ１ は第２及び第３の接続点Ｊ２ 、Ｊ３ 間に接続されている。即ち、第１のスイッチＱ１ のコレクタは第２の接続点Ｊ２ に接続され、エミッタは第３の接続点Ｊ３ に接続されている。換言すれば、第１のスイッチＱ１ は第１、第４、第５及び第６のダイオードＤ１ 、Ｄ４ 、Ｄ５ 、Ｄ６ から成るダイオードブリッジ回路の対の接続点Ｊ２ 、Ｊ３ 間に接続されている。
【００２０】
第１のクランプ用ダイオードＤｃ１のアノードは第２の接続点Ｊ２に接続されている。第１のクランプ用コンデンサＣｃ１は第１のクランプ用ダイオードＤｃ１のカソードと第３の接続点Ｊ３との間に接続されている。従って、第１のクランプ用コンデンサＣｃ１は第１のクランプ用ダイオードＤｃ１を介して第１のスイッチＱ１に並列に接続されている。第１のクランプ用コンデンサＣｃ１の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００２１】
第２相の整流回路を構成するための第７及び第８のダイオードＤ７ 、Ｄ８ の直列回路は、第２の交流入力端子１ｂと第１の直流出力端子２ａとの間に第２のインダクタＬ２ を介して接続されている。第７及び第８のダイオードＤ７ 、Ｄ８ の極性は、第２の交流入力端子１ｂから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第２のインダクタＬ２ は第２の交流入力端子１ｂと第２の整流入力端子Ｐ２ との間に接続されている。なお、第２の整流入力端子Ｐ２ は第７及び第１０のダイオードＤ７ 、Ｄ１０ の相互接続点である。
【００２２】
第９及び第１０のダイオードＤ９ 、Ｄ１０の直列回路は第２の直流出力端子２ｂと第２の交流入力端子１ｂとの間に第２のインダクタＬ２ を介して接続されている。第９及び第１０のダイオードＤ９ 、Ｄ１０の極性は、第２の直流出力端子２ｂから第２の交流入力端子１ｂの方向に順方向電流が流れるように決定されている。即ち、第２相電源電圧Ｖｓ によって第７及び第８のダイオードＤ７ 、Ｄ８ に順方向電圧が印加された時には、第９及び第１０のダイオードＤ９ 、Ｄ１０に逆方向電圧が印加される。
【００２３】
第１１のダイオードＤ１１のアノードは第１の接続点Ｊ１ 即ち中間電位点に接続され、そのカソードは第７及び第８のダイオードＤ７ 、Ｄ８ を相互に接続する第４の接続点Ｊ４ に接続されている。
第１２のダイオードＤ１２のアノードは第９及び第１０のダイオードＤ９ 、Ｄ１０を相互に接続する第５の接続点Ｊ５ に接続され、そのカソードは第１の接続点Ｊ１ 即ち中間電位点に接続されている。
【００２４】
ＩＧＢＴで示されている第２のスイッチＱ２ は第４及び第５の接続点Ｊ４ 、Ｊ５ 間に接続されている。即ち、第２のスイッチＱ２ のコレクタは第４の接続点Ｊ４ に接続され、エミッタは第５の接続点Ｊ５ に接続されている。換言すれば、第２のスイッチＱ２ は第７、第１０、第１１及び第１２のダイオードＤ７ 、Ｄ１０、Ｄ１１、Ｄ１２から成るダイオードブリッジ回路の対の接続点Ｊ４ 、Ｊ５ 間に接続されている。
【００２５】
第２のクランプ用ダイオードＤｃ２のアノードは第４の接続点Ｊ４に接続されている。第２のクランプ用コンデンサＣｃ２は第２のクランプ用ダイオードＤｃ２のカソードと第５の接続点Ｊ５との間に接続されている。従って、第２のクランプ用コンデンサＣｃ２は第２のクランプ用ダイオードＤｃ２を介して第２のスイッチＱ２に並列に接続されている。第２のクランプ用コンデンサＣｃ２の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００２６】
第３相の整流回路を構成するための第１３及び第１４のダイオードＤ１３、Ｄ１４の直列回路は、第３の交流入力端子１ｃと第１の直流出力端子２ａとの間に第３のインダクタＬ３ を介して接続されている。第１３及び第１４のダイオードＤ１３、Ｄ１４の極性は、第３の交流入力端子１ｃから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第３のインダクタＬ３ は第３の交流入力端子１ｃと第３の整流入力端子Ｐ３ との間に接続されている。なお、第３の整流入力端子Ｐ３ は第１３及び第１６のダイオードＤ１３、Ｄ１６の相互接続点である。
【００２７】
第１５及び第１６のダイオードＤ１５、Ｄ１６の直列回路は第２の直流出力端子２ｂと第３の交流入力端子１ｃとの間に第３のインダクタＬ３ を介して接続されている。第１５及び第１６のダイオードＤ１５、Ｄ１６の極性は、第２の直流出力端子２ｂから第３の交流入力端子１ｃの方向に順方向電流が流れるように決定されている。即ち、第３相電源電圧Ｖｔ によって第１３及び第１４のダイオードＤ１３、Ｄ１４に順方向電圧が印加された時には、第１５及び第１６のダイオードＤ１５、Ｄ１６に逆方向電圧が印加される。
【００２８】
第１７のダイオードＤ１７のアノードは第１の接続点Ｊ１ 即ち中間電位点に接続され、そのカソードは第１３及び第１４のダイオードＤ１３、Ｄ１４を相互に接続する第６の接続点Ｊ６ に接続されている。
第１８のダイオードＤ１８のアノードは第１５及び第１６のダイオードＤ１５、Ｄ１６を相互に接続する第７の接続点Ｊ７ に接続され、そのカソードは第１の接続点Ｊ１ 即ち中間電位点に接続されている。
【００２９】
ＩＧＢＴで示されている第３のスイッチＱ３ は第６及び第７の接続点Ｊ６ 、Ｊ７ 間に接続されている。即ち、第３のスイッチＱ３ のコレクタは第６の接続点Ｊ６ に接続され、エミッタは第７の接続点Ｊ７ に接続されている。換言すれば、第３のスイッチＱ３ は第１３、第１６、第１７及び第１８のダイオードＤ１３、Ｄ１６、Ｄ１７、Ｄ１８から成るダイオードブリッジ回路の対の接続点Ｊ６ 、Ｊ７ 間に接続されている。
【００３０】
第３のクランプ用ダイオードＤｃ３のアノードは第６の接続点Ｊ６に接続されている。第３のクランプ用コンデンサＣｃ３は第３のクランプ用ダイオードＤｃ３のカソードと第７の接続点Ｊ７との間に接続されている。従って、第３のクランプ用コンデンサＣｃ３は第３のクランプ用ダイオードＤｃ３を介して第３のスイッチＱ３に並列に接続されている。第３のクランプ用コンデンサＣｃ３の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００３１】
第１の放電用ダイオードＤｄ１は、三相個別に設けられた第１の放電用抵抗Ｒ１を介して第１のクランプ用ダイオードＤｃ１のカソードと第１の直流出力端子２ａとの間に接続されている。
【００３２】
第２の放電用ダイオードＤｄ２は、三相個別に設けられた第２の放電用抵抗Ｒ２を介して第２のクランプ用ダイオードＤｃ２のカソードと第１の直流出力端子２ａとの間に接続されている。
【００３３】
第３の放電用ダイオードＤｄ３は、三相個別に設けられた第３の放電用抵抗Ｒ３を介して第３のクランプ用ダイオードＤｃ３のカソードと第１の直流出力端子２ａとの間に接続されている。 第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２、Ｄｄ３は、第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３の電荷を第１の直流出力端子２ａ側に向って放出することができる極性を有する。
【００３４】
図３の実施形態では、第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３が三相個別に設けられているが、図１２の第４の実施形態と同様に三相共通の放電用抵抗Ｒ０を設け、第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２，Ｄｄ３を共通の放電用抵抗Ｒ０に対して直列に接続することができる。また、第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２，Ｄｄ３から任意に選択された２つを二相共通の放電用抵抗に対して直列に接続し、残りの１つを個別の放電用抵抗に対して直列に接続することができる。また、第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２，Ｄｄ３が放電で要求されている内部抵抗を有する場合には第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３を省くことができる。
【００３５】
図３の制御回路３は、次の２つの機能を有する。
（１） 第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃを通る第１、第２及び第３相電流Ｉｒ 、Ｉｓ 、Ｉｔ が図５（Ｃ）に概略的に示すように、図５（Ａ）の第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ に同期し且つ正弦波に近似するように第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ をオン・オフ制御する第１の機能。
（２） 第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧Ｖｃ１、Ｖｃ２を一定に保つように第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ をオン・オフ制御する第２の機能。
【００３６】
図４は図３の制御回路３の詳細を示す。この制御回路３は上記第１及び第２の機能を得るために、交流電圧検出回路１１と、第１の減算器１２と、基準電圧源１３と、第１の比例積分（ＰＩ）回路１４と、第１及び第２の乗算器１５、１６と、第２、第３、第４及び第５の減算器１７，１８、１９、２０と、第２及び第３の比例積分（ＰＩ）回路２１、２２と、スイッチ指令値演算回路２３と、鋸波発生器２４と、第１、第２及び第３の比較器２５、２６、２７とを有する。
【００３７】
交流電圧検出回路１１は、第１及び第２の電圧検出トランスＴｒ１、Ｔｒ２から成る。第１の電圧検出トランスＴｒ１の１次巻線Ｎ１は第１及び第２相電圧検出ライン６ａ、６ｂ間に接続され、第２の電圧検出トランスＴｒ２の１次巻線Ｎ１´は第２及び第３相電圧検出ライン６ｂ、６ｃ間に接続されている。従って、第１の電圧検出トランスＴｒ１の２次巻線Ｎ２からは第１及び第２相間の第１の線間電圧Ｖｒｓが得られ、第２の電圧検出トランスＴｒ２の２次巻線Ｎ２´からは第２及び第３相間の第２の線間電圧Ｖｓｔが得られる。
第１及び第２の線間電圧Ｖｒｓ、Ｖｓｔ、及び第３相と第１相との間の線間電圧Ｖｔｒは図５（Ｂ）に示されている。
【００３８】
第１の減算器１２は、直流電圧検出ライン７ａと基準電圧源１３とに接続されており、第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１と基準電圧源１３の電圧Ｖｒｅｆ との差を示す信号を出力する。
なお、ここでは説明を簡単にするために図３の直流電圧検出回路７の入力及び出力の両方が同一のＶｃ１で示され且つ第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃの入力及び出力の両方が同一のＩｒ 、Ｉｓ 、Ｉｔ で示されている。
【００３９】
第１の減算器１２に接続された第１の比例積分回路１４は、第１の減算器１２の出力を平滑及び増幅するものである。第１の比較積分回路１４からはＶｒｅｆ −Ｖｃ１＝Ｖｄｃで示すことができる直流出力制御指令値が得られる。なお、第１の減算器１２と第１の比例積分回路１４とを一体に形成することができる。また、第１の比例積分回路１４を省くこともできる。
【００４０】
第１の乗算器１５は第１の電圧検出トランスＴｒ１の２次巻線Ｎ２と第１の比例積分回路１４とに接続され、正弦波電圧から成る第１の線間電圧Ｖｒｓに直流出力制御指令値Ｖｄｃを乗算した出力Ｖｒｓ１ を形成する。第２の乗算器１６は第２の電圧検出トランスＴｒ２の２次巻線Ｎ２´と第１の比例積分回路１４とに接続され、正弦波電圧から成る第２の線間電圧Ｖｓｔに直流出力制御指令値Ｖｄｃを乗算した出力Ｖｓｔ１ を形成する。この実施形態では第１及び第２の乗算器１５、１６の出力Ｖｒｓ１ 、Ｖｓｔ１ の振幅がライン７ａの直流検出電圧Ｖｃ１に反比例的に変化する。
【００４１】
第２の減算器１７は第１及び第２の電流検出ライン５ａ、５ｂに接続され、Ｉｒ −Ｉｓ の演算によって第１及び第２相間の線間電流Ｉｒｓに相当する信号を形成する。第３の減算器１８は第２及び第３の電流検出ライン５ｂ、５ｃに接続され、Ｉｓ −Ｉｔ の演算によって第２及び第３相間の線間電流Ｉｓｔに相当する信号を形成する。第２及び第３の減算器１７、１８の出力信号Ｉｒｓ、Ｉｓｔはスイッチング整流装置の正常動作時には正弦波又は近似正弦波電圧である。
【００４２】
第４の減算器１９は第１の乗算器１５と第２の減算器１７とに接続され、第１の乗算器１５の出力Ｖｒｓ１ と第２の減算器１７の出力Ｉｒｓとの差を示す信号Ｖｒｓ１ −Ｉｒｓ＝Ｖｒｓ２ を形成する。第５の減算器２０は第２の乗算器１６と第３の減算器１８とに接続され、第２の乗算器１６の出力Ｖｓｔ１ と第３の減算器１８の出力信号Ｉｓｔとの差を示す信号Ｖｓｔ１ −Ｉｓｔ＝Ｖｓｔ２ を形成する。
【００４３】
第２の比例積分回路２１は第４の減算器１９に接続され、第４の減算器１９の出力Ｖｒｓ２ を増幅及び平滑して第１の電圧指令値Ｖｒｓ′を形成する。第３の比例積分回路２２は第５の減算器２０に接続され、第５の減算器２０の出力Ｖｓｔ２を増幅及び平滑して第２の電圧指令値Ｖｓｔ′を形成する。なお、第４の減算器１９と第２の比例積分回路２１とを一体化すること、第５の減算器２０と第３の比例積分回路２２とを一体化することができる。また、第２及び第３の比例積分回路２１、２２を省いてＶｒｓ２ ＝Ｖｒｓ′、Ｖｓｔ２ ＝Ｖｓｔ′とすることもできる。
【００４４】
第２及び第３の比例積分回路２１、２２に接続されたスイッチ指令値演算回路２３は、第１及び第２の電圧指令値Ｖｒｓ′、Ｖｓｔ′に基づいて第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′を形成し、ライン２９、３０、３１に出力するものである。即ち、スイッチ指令値演算回路２３はまず、第１及び第２の電圧指令値Ｖｒｓ′、Ｖｓｔ′に基づいて第３相と第１相との間の電圧指令値Ｖｔｒ′を得るために次の演算を行う。
−Ｖｒｓ′−Ｖｓｔ′＝Ｖｔｒ′
次に、第１、第２及び第３の電圧指令値Ｖｒｓ′、Ｖｓｔ′、Ｖｔｒ′に基づいて次の演算を行う。
Ｖｒ ″＝（Ｖｒｓ′−Ｖｔｒ′）／√３
Ｖｓ ″＝（Ｖｓｔ′−Ｖｒｓ′）／√３
Ｖｔ ″＝（Ｖｔｒ′−Ｖｓｔ′）／√３
次に、上記演算結果Ｖｒ ″、Ｖｓ ″、Ｖｔ ″の絶対値を求めて図６に示す第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′を得る。
第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′は、第１、第２及び第３相電流Ｉｒ 、Ｉｓ 、Ｉｔ を第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ に同期させ且つ正弦波又は近似正弦波にするように第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ をオン・オフするための情報と、第１の分割用コンデンサＣ１ の端子電圧Ｖｃ１を所定値に保つように第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ をオン・オフするための情報とを含み、図５の第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ を全波整流した波形と同一の周期を有して図６に示すように正弦波の全波整流波形状に変化する。
なお、第１、第２及び第３相電源電圧Ｖｒ、Ｖｓ、Ｖｔを３相４線式で検出し、電圧検出回路１１、第２及び第３の減算器１７、１８を省き、且つスイッチ指令値演算回路２３における線間電圧から相電圧への変換を省くことができる。
【００４５】
鋸波発生器２４はＰＷＭ信号を形成するためのキャリアとして鋸波電圧Ｖｃａｒ を第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ の周波数（例えば５０Ｈｚ）よりも十分に高い繰返し周波数（例えば２０ｋＨｚ ）で図６に概略的に示すように発生するものである。鋸波電圧Ｖｃａｒ は周期Ｔ１ を有して繰返して発生し、且つ第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′の最大振幅よりも大きな振幅を有する。
【００４６】
第１、第２及び第３の比較器２５、２６、２７は、スイッチ指令値演算回路２３の第１、第２及び第３の出力ライン２９、３０、３１と鋸波発生器２４に接続され、第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ をライン８ａ、８ｂ、８ｃに出力する。即ち、第１、第２及び第３の比較器２５、２６、２７は２値の出力を形成する周知のコンパレータであって、図６に示すように第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′と鋸波電圧Ｖｃａｒ とを比較し、図７に示すＰＷＭ信号から成る第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ を形成する。なお、図７に示す位相角は図６の位相角に対応している。
【００４７】
図８は図６及び図７のｔ１ 〜ｔ４ 及びこの近傍の状態を拡大して示す。図８（Ａ）〜（Ｄ）から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖｒ ´、Ｖｓ ′、Ｖｔ ′が鋸波電圧Ｖｃａｒ よりも高い時に第１、第２及び第３の比較器２５、２６、２７から高レベルの出力が得られ、逆に鋸波電圧Ｖｃａｒ よりも低い時に低レベル出力が得られる。
【００４８】
この実施形態とは逆に、第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′が直流出力電圧Ｖｄｃに比例するように第１、第４及び第５の減算器１２、１９、２０の２つの入力を設定することができる。この場合には、鋸波電圧Ｖｃａｒ が第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′よりも高くなった時に、第１、第２及び第３の比較器２５、２６、２７の出力が高レベルになるように、第１、第２及び第３の比較器２５、２６、２７の入力の極性を決定する。
【００４９】
次に、図３の三相スイッチング整流装置の動作を説明する。なお、説明を簡略化するために、電流経路を図３の回路要素の参照符号のみで示すこともある。
図８の波形は、図５のｔ１、図６及び図７のｔ１ 〜ｔ４ 期間及びこの近傍の動作を説明するものである。この期間には図５のＶｒ 、Ｖｓ 、Ｖｔ はＶｒ ＞Ｖｓ ＞Ｖｔ の状態にあり、図６のＶｒ ′、Ｖｓ ′、Ｖｔ ′はＶｔ ′＞Ｖｒ ′＞Ｖｓ ′の状態にある。
【００５０】
この三相スイッチング整流装置においては、第１〜第１８のダイオードＤ１〜Ｄ１８の整流動作によって交流電圧が直流電圧に変換されると共に、第１、第２及び第３のスイッチＱ１，Ｑ２，Ｑ３が図７（Ａ）（Ｂ）（Ｃ）に示すようにオンオフ制御されることによって直流出力電圧が一定に制御され且つ力率が改善される。
【００５１】
第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３は、起動期間が経過した後の定常状態において第１の分割用コンデンサＣ１と実質的に同一の電圧に充電されている。例えば、第１のクランプ用コンデンサＣｃ１はＥ１−Ｌ１−Ｄ１−Ｄｃ１−Ｃｃ１−Ｄ６−Ｊ１の経路で充電される。第２及び第３のクランプ用コンデンサＣｃ２，Ｃｃ３も第１のクランプ用コンデンサＣｃ１と同様な経路で充電される。従って、第１、第２及び第３のスイッチＱ１，Ｑ２，Ｑ３がオフになる前の第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３の電圧は第１の分割用コンデンサＣ１の電圧と実質的に同一である。第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３がサージエネルギを吸収して第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３の電圧が第１の分割用コンデンサＣ１の電圧よりも高くなると、第１、第２及び第３の放電用ダイオードＤｄ１，Ｄｄ２，Ｄｄ３が順バイアス状態となり、第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３を介して放電電流が流れる。これにより、第１、第２及び第３のクランプ用コンデンサＣｃ１，Ｃｃ２，Ｃｃ３の電圧の上昇が制限される。
【００５２】
図８のｔ０ 〜ｔ１ 期間には第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ の全てがオン制御されている。この結果、第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ に電圧Ｖｒ 、Ｖｓ 、Ｖｔ が印加され、電流Ｉｒ、Ｉｓ、Ｉｔが流れる。即ち、Ｅ１−Ｌ１−Ｄ１−Ｑ１−Ｄ６−Ｊ１ −Ｄ１７−Ｑ３−Ｄ１６−Ｌ３−Ｅ３の経路、Ｅ２ −Ｌ２−Ｄ７−Ｑ２−Ｄ１２−Ｊ１−Ｄ１７−Ｑ３−Ｄ１６−Ｌ３−Ｅ３の経路で電流Ｉｒ、Ｉｓ、Ｉｔが流れる。電流Ｉｒ 、Ｉｓ 、Ｉｔ のピーク値は電圧Ｖｒ 、Ｖｓ 、Ｖｔの振幅に比例する。従って、第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ を流れる電流は力率改善及び波形改善に寄与する。負荷２には第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の端子電圧Ｖｃ１、Ｖｃ２の和の電圧Ｖｃ１＋Ｖｃ２＝２Ｖｃが印加される。
【００５３】
図８のｔ１ 時点で第２のスイッチＱ２ がターンオフ制御されると、第１及び第３のインダクタＬ１ 、Ｌ３ を通る電流は前の期間と同様に流れるが、第２のインダクタＬ２ を通る電流Ｉｓ の経路が、Ｅ２ −Ｌ２ −Ｄ７ −Ｄｃ２ −Ｃｃ２−Ｄ１２−Ｊ１ に変化する。これにより、第２のスイッチＱ２のターンオフ時に発生したスイッチングサージ電圧は第２のクランプ用コンデンサＣｃ２に吸収される。なお、第２のスイッチＱ２は寄生容量を有しているので、ターンオフ時にこれが充電され、その後に第２のクランプ用コンデンサＣｃ２の電圧にクランプされる。このため、第２のスイッチＱ２に高いサージ電圧が印加されない。第２のクランプ用コンデンサＣｃ２に吸収されたスイッチングサージのエネルギは、図８のｔ４時点における第２のスイッチＱ２のオン期間に、Ｃｃ２−Ｄｄ２−Ｒ２−Ｃ１−Ｄ１１−Ｑ２の経路で放出され、第１の分割用コンデンサＣ１に回生される。第１の分割用コンデンサＣ１は第２の分割用コンデンサＣ２を介して第１及び第２の直流出力端子２ａ、２ｂ間に接続されているので、第２のクランプ用コンデンサＣｃ２に吸収されたスイッチングサージのエネルギは最終的に負荷２に回生される。
【００５４】
図８のｔ２時点で第１のスイッチＱ１ がターンオフ制御されると、第２のスイッチＱ２ のターンオフ制御時と同様なクランプ動作が生じる。即ち、Ｅ１−Ｌ１−Ｄ１−Ｄｃ１−Ｃｃ１−Ｄ６−Ｊ１ の経路に電流Ｉｒが流れ、第１のスイッチＱ１ のターンオフ時のサージ電圧が第１のクランプ用コンデンサＣｃ１に吸収される。
【００５５】
図８のｔ３時点で第３のスイッチＱ３ がターンオフ制御されると、第１及び第２のスイッチＱ１、Ｑ２ のターンオフ制御時と同様なクランプ動作が生じる。即ち、Ｅ３−Ｌ３−Ｄ１３−Ｄｃ３−Ｃｃ３−Ｄ１８−Ｊ１ の経路に電流Ｉｔが流れ、第３のスイッチＱ３ のターンオフ時のサージ電圧が第３のクランプ用コンデンサＣｃ３に吸収される。
【００５６】
第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ の全てがオフ制御されている時には、三相全波ダイオード整流回路が形成される。
【００５７】
図８は、第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ の１周期中の一部の期間の動作を示しているが、他の期間においても同様な原理の動作が生じる。
【００５８】
第１の実施形態は次の効果を有する。
（１） 第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ のターンオフ時のサージ電圧を低損失且つ容易に抑制することができる。
（２） 図２の回路と同様に第１、第２及び第３のスイッチＱ１ 、Ｑ２ 、Ｑ３ の低耐圧化を図ることができる。
（３） 第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３に吸収されたサージエネルギを第１の分割用コンデンサＣ１に回生することができ、電力損失を低減することができる。
【００５９】
【第２の実施形態】
図９に示す第２の実施形態の三相スイッチング整流装置は、図３のクランプ回路を変形し、この他は図３と同一に形成したものである。従って、図９において図３と実質的に同一部分には同一の符号を付してその説明を省略する。
【００６０】
図９の変形されたサージ電圧吸収用のクランプ回路は、第１、第２及び第３のクランプ用ダイオードＤｃ１０、Ｄｃ２０、Ｄｃ３０と、第１、第２及び第３のクランプ用コンデンサＣｃ１０、Ｃｃ２０、Ｃｃ３０と、第１、第２及び第３の放電用ダイオードＤｄ１０、Ｄｄ２０、Ｄｄ３０と、第１、第２及び第３の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０とから成る。
【００６１】
第１のクランプ用ダイオードＤｃ１０のカソードは第３の接続点Ｊ３に接続されている。第１のクランプ用コンデンサＣｃ１０は第１のクランプ用ダイオードＤｃ１０のアノードと第２の接続点Ｊ２との間に接続されている。従って、第１のクランプ用コンデンサＣｃ１０は第１のクランプ用ダイオードＤｃ１０を介して第１のスイッチＱ１に並列に接続されている。第１のクランプ用コンデンサＣｃ１０の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００６２】
第２のクランプ用ダイオードＤｃ２０のカソードは第５の接続点Ｊ５に接続されている。第２のクランプ用コンデンサＣｃ２０は第２のクランプ用ダイオードＤｃ２０のアノードと第４の接続点Ｊ４との間に接続されている。従って、第２のクランプ用コンデンサＣｃ２０は第２のクランプ用ダイオードＤｃ２０を介して第２のスイッチＱ２に並列に接続されている。第２のクランプ用コンデンサＣｃ２０の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００６３】
第３のクランプ用ダイオードＤｃ３０のカソードは第７の接続点Ｊ７に接続されている。第３のクランプ用コンデンサＣｃ３０は第３のクランプ用ダイオードＤｃ３０のアノードと第６の接続点Ｊ６との間に接続されている。従って、第３のクランプ用コンデンサＣｃ３０は第３のクランプ用ダイオードＤｃ３０を介して第３のスイッチＱ３に並列に接続されている。第３のクランプ用コンデンサＣｃ３０の容量は第１及び第２の分割用コンデンサＣ１ 、Ｃ２ の容量よりも十分に小さい。
【００６４】
第１の放電用ダイオードＤｄ１０は、三相個別に設けられた第１の放電用抵抗Ｒ１０を介して第１のクランプ用ダイオードＤｃ１０のアノードと第２の直流出力端子２ｂとの間に接続されている。
【００６５】
第２の放電用ダイオードＤｄ２０は、三相個別に設けられた第２の放電用抵抗Ｒ２０を介して第２のクランプ用ダイオードＤｃ２０のアノードと第２の直流出力端子２ｂとの間に接続されている。
【００６６】
第３の放電用ダイオードＤｄ３０は、三相個別に設けられた第３の放電用抵抗Ｒ３０を介して第３のクランプ用ダイオードＤｃ３０のアノードと第２の直流出力端子２ｂとの間に接続されている。 第１、第２及び第３の放電用ダイオードＤｄ１０，Ｄｄ２０、Ｄｄ３０は、第１、第２及び第３のクランプ用コンデンサＣｃ１０，Ｃｃ２０，Ｃｃ３０の電荷を第２の分割用コンデンサＣ２側に向って放出することができる極性を有する。
【００６７】
図９の第２の実施形態では、第１、第２及び第３の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０が三相個別に設けられているが、図１１の第４の実施形態と同様に三相共通の放電用抵抗Ｒ００を設け、第１、第２及び第３の放電用ダイオードＤｄ１０，Ｄｄ２０，Ｄｄ３０を共通の放電用抵抗Ｒ００に対して直列に接続することができる。また、第１、第２及び第３の放電用ダイオードＤｄ１０，Ｄｄ２０，Ｄｄ３０から任意に選択された２つを二相共通の放電用抵抗に対して直列に接続し、残りの１つを個別の放電用抵抗に対して直列に接続することができる。また、第１、第２及び第３の放電用ダイオードＤｄ１０，Ｄｄ２０，Ｄｄ３０が放電で要求されている内部抵抗を有する場合には第１、第２及び第３の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０を省くことができる。
【００６８】
図９の第２の実施形態の変形されたクランプ回路の動作は図３のクランプ回路の動作と本質的に同一である。即ち、第１のスイッチＱ１ がターンオフ制御されると、Ｅ１−Ｌ１−Ｄ１−Ｃｃ１０−Ｄｃ１０−Ｄ６−Ｊ１ の経路に電流Ｉｒが流れ、第１のスイッチＱ１ のターンオフ時のサージ電圧が第１のクランプ用コンデンサＣｃ１０に吸収される。
第２のスイッチＱ２ がターンオフ制御されると、Ｅ２ −Ｌ２ −Ｄ７ −Ｃｃ２０−Ｄｃ２０−Ｄ１２−Ｊ１ の経路に電流Ｉｓが流れ、第２のスイッチＱ２ のターンオフ時のサージ電圧が第２のクランプ用コンデンサＣｃ２０に吸収される。
第３のスイッチＱ３ がターンオフ制御されると、Ｅ３−Ｌ３−Ｄ１３−Ｃｃ３０−Ｄｃ３０−Ｄ１８−Ｊ１ の経路に電流Ｉｔが流れ、第３のスイッチＱ３ のターンオフ時のサージ電圧が第３のクランプ用コンデンサＣｃ３０に吸収される。
従って、図９の第２の実施形態によっても図３の第１の実施形態と同一の効果を得ることができる。
【００６９】
【第３の実施形態】
図１０に示す第３の実施形態の三相スイッチング整流装置は、図３の第１の実施形態のクランプ回路に図９の第２の実施形態のクランプ回路を付加し、この他は図３と同一に形成したものである。従って、図１０において図３及び図９と実質的に同一部分には同一の符号を付してその説明を省略する。
【００７０】
図１０のクランプ回路は、図３の第１の実施形態と同様なクランプ回路を形成するための第１、第２及び第３のクランプ用ダイオードＤｃ１、Ｄｃ２、Ｄｃ３と、第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３と、第１、第２及び第３の放電用ダイオードＤｄ１、Ｄｄ２、Ｄｄ３と、第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３とを有する他に、図９の第２の実施形態と同様なクランプ回路を形成するための、第４、第５及び第６のクランプ用ダイオードＤｃ１０、Ｄｃ２０、Ｄｃ３０と、第４、第５及び第６のクランプ用コンデンサＣｃ１０、Ｃｃ２０、Ｃｃ３０と、第４、第５及び第６の放電用ダイオードＤｄ１０、Ｄｄ２０、Ｄｄ３０と、第４、第５及び第６の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０とを有する。
【００７１】
図１０の第３の実施形態では、第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３と、第４、第５及び第６のクランプ用コンデンサＣｃ１０、Ｃｃ２０、Ｃｃ３０との両方で第１、第２及び第３のスイッチＱ１，Ｑ２，Ｑ３のターンオフ時のサージ電圧を吸収し、且つサージエネルギが第１及び第２の分割用コンデンサＣ１、Ｃ２の両方に回生される。このため、サージ電圧を吸収性が良くなるのみでなく、第１及び第２の分割用コンデンサＣ１、Ｃ２の電圧のバランスが良くなる。
【００７２】
【第４の実施形態】
図１１に示す第４の実施形態の三相スイッチング整流装置は、図１０の第３の実施形態の第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３の代わりに三相共通の第１の放電用抵抗Ｒ０を設け、また第４、第５及び第６の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０の代わりに三相共通の第２の放電用抵抗Ｒ００を設け、この他は図１０と同一に形成したものである。従って、図１１において、図１０と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７３】
図１１では第１、第２及び第３の放電用ダイオードＤｄ１、Ｄｄ２、Ｄｄ３のカソードが共通に接続され、この共通接続点と第１の分割用コンデンサＣ１の上端との間に三相共通の第１の放電用抵抗Ｒ０が接続され、また、第４、第５及び第６の放電用ダイオードＤｄ１０、Ｄｄ２０、Ｄｄ３０のアノードが共通に接続され、この共通接続点と第２の分割用コンデンサＣ２の下端との間に三相共通の第２の放電用抵抗Ｒ００が接続されている。
【００７４】
三相共通の第１の放電用抵抗Ｒ０は第１、第２及び第３の放電用抵抗Ｒ１，Ｒ２，Ｒ３と同様に機能し、三相共通の第２の放電用抵抗Ｒ００は第４、第５及び第６の放電用抵抗Ｒ１０，Ｒ２０，Ｒ３０と同様に機能する。従って、図１１の第４の実施形態によれば、図１０の第３の実施形態と同一の効果が得られ、更に、抵抗の数が少なくなり、回路構成が簡略化される。
【００７５】
【第５の実施形態】
第５の実施形態は第１の実施形態の図４に示す制御回路３の一部を図１２に示すように変形し、この他は第１の実施形態と同一に構成したものである。従って、第５の実施形態においても図３及び図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００７６】
図１２のスイッチ指令値演算回路２３ａの入力側は図４と同一に形成されている。スイッチ指令値演算回路２３ａは絶対値から成る第１、第２及び第３のスイッチ制御指令値Ｖｒ ′、Ｖｓ ′、Ｖｔ ′を出力しないで、第１の実施形態で説明した絶対値にする前の値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″を図１３に示すように出力する。また、図１２では正鋸波電圧発生器２４ａと負鋸波電圧発生器２４ｂとが設けられており、図１３に示す例えば２０ｋＨｚ の正鋸波電圧＋Ｖｃａｒ と負鋸波電圧−Ｖｃａｒ とが選択回路２４ｃで選択されて第１、第２及び第３の比較器２５、２６、２７に送られる。選択回路２４ｃは、第１、第２及び第３相電源電圧Ｖｒ 、Ｖｓ 、Ｖｔ 又はこれに同期しているスイッチ指令値演算回路２３ａの出力ライン２９、３０、３１の第１、第２及び第３のスイッチ制御指令値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″に基づいて、正鋸波電圧＋Ｖｃａｒ と負鋸波電圧−Ｖｃａｒ との選択期間を決定する。即ち、選択回路２４ｃは、第１、第２及び第３のスイッチ制御指令値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″が正の値の時には正鋸波電圧＋Ｖｃａｒ を第１、第２及び第３の比較器２５、２６、２７に送り、第１、第２及び第３のスイッチ制御指令値Ｖｒ ″、Ｖｓ ″、Ｖｔ ″が負の値の時には負鋸波電圧−Ｖｃａｒ を第１、第２及び第３の比較器２５、２６、２７に送る。第１、第２及び第３の比較器２５、２６、２７からは図１４（Ａ）（Ｂ）（Ｃ）に示すように周期Ｔ１ を有してＰＷＭパルスから成る第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ が得られる。図１４の各制御信号は図７に示すものと実質的に同一である。従って、第５の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００７７】
【第６の実施形態】
第６の実施形態の三相スイッチング整流装置は、図１５及び図１６の制御を実行することができるように第５の実施形態の演算回路２３ａを変形し、この他は第１の実施形態と同一に構成したものである。従って、第６の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４及び図１２を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００７８】
第６の実施形態では、図１５に示す第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊ 、Ｖｓ ＊ 、Ｖｔ ＊ を図１２のスイッチ指令値演算回路２３ａに相当するもので形成し、これを第１、第２及び第３の比較器２５、２６、２７に送る。図１５の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊、Ｖｓ ＊、Ｖｔ ＊は、次式で示される。
Ｖｒ ＊＝Ｖｒ ″−Ｖｍ
Ｖｓ ＊＝Ｖｓ ″−Ｖｍ
Ｖｔ ＊＝Ｖｔ ″−Ｖｍ
ここで、Ｖｍ は次式の値を有する。

Figure 2004343975
上記ＭＡＸ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）はＶｒ ″、Ｖｓ ″、Ｖｔ ″の内の最大のものの値を示し、上記ＭＩＮ（Ｖｒ ″、Ｖｓ ″、Ｖｔ ″）はＶｒ ″、Ｖｓ ″、Ｖｔ ″の内の最小のものの値を示す。また、上記Ｖｒ ″、Ｖｓ ″、Ｖｔ ″は図１３の演算回路２３ａの同一の値を有する。
【００７９】
図１５の正鋸波電圧Ｖｃａｒ と負鋸波電圧−Ｖｃａｒ とは図１３に示すものと同一である。図１５から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊、Ｖｓ ＊、Ｖｔ ＊は１８０度毎に６０度の休止期間を有している。従って、第１、第２及び第３の比較器２５、２６、２７からは図１６に示すように休止期間を有する第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ が得られる。
【００８０】
第６の実施形態は第１及び第５の実施形態と同一の効果を有する他に第１〜第３のスイッチＱ１ 〜Ｑ３ のスイッチング回数が少なくなる分だけ効率が向上するという効果を有する。
【００８１】
【第７の実施形態】
第７の実施形態の三相スイッチング整流装置は、第１の実施形態のスイッチ指令値演算回路２３を変形し、この他は第１の実施形態と同一に構成したものである。従って、第８の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８２】
第７の実施形態では図４のスイッチ指令値演算回路２３に相当するもので、図１７の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊＊、Ｖｓ ＊＊、Ｖｔ ＊＊を形成し、第１、第２及び第３の比較器２５、２６、２７で図１７に示す鋸波電圧Ｖｃａｒ と比較する。図１７の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊＊、Ｖｓ ＊＊、Ｖｔ ＊＊は図１５に示した第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊、Ｖｓ ＊、Ｖｔ ＊の絶対値に相当する。
【００８３】
第１、第２及び第３の比較器２５、２６、２７によって図１７の第１、第２及び第３のスイッチ制御指令値Ｖｒ ＊＊、Ｖｓ ＊＊、Ｖｔ ＊＊と鋸波電圧Ｖｃａｒ とを比較すると、図１８に示すように１８０度毎に６０度の休止期間を有するＰＷＭパルス列から成る第１、第２及び第３のスイッチ制御信号Ｇｒ 、Ｇｓ 、Ｇｔ が得られる。従って、第７の実施形態によって第６の実施形態と同一の効果を得ることができる。
【００８４】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） スイッチＱ１ 〜Ｑ３ をＩＧＢＴ以外のＦＥＴ、トランジスタ等の制御可能な半導体スイッチとすることができる。
（２） 第１、第２及び第３のインダクタＬ１ 、Ｌ２ 、Ｌ３ は電力伝送系統のインピーダンス又は寄生インダクタンスであってもよい。
（３） 図１１の回路から第１、第２及び第３のクランプ用ダイオードＤｃ１、Ｄｃ２、Ｄｃ３と、第１、第２及び第３のクランプ用コンデンサＣｃ１、Ｃｃ２、Ｃｃ３と、第１、第２及び第３の放電用ダイオードＤｄ１、Ｄｄ２、Ｄｄ３と、第１の放電用抵抗Ｒ０とを省くことができる。また、図１１の回路から第４、第５及び第６のクランプ用ダイオードＤｃ１０、Ｄｃ２０、Ｄｃ３０と、第４、第５及び第６のクランプ用コンデンサＣｃ１０、Ｃｃ２０、Ｃｃ３０と、第４、第５及び第６の放電用ダイオードＤｄ１０、Ｄｄ２０、Ｄｄ３０と、第２の放電用抵抗Ｒ００とを省くことができる。また、図１０の第１、第２及び第３の放電用抵抗Ｒ１、Ｒ２，Ｒ３のみを図１１の三相共通の第１の放電用抵抗Ｒ０に置き換えること、又は図１０の第４、第５及び第６の放電用抵抗Ｒ１０、Ｒ２０、Ｒ３０のみを図１１の三相共通の第２の放電用抵抗Ｒ００に置き換えることができる。また、図３、図９、図１０において選択された二相の放電用抵抗のみを共通化することができる。
（４） 第５、第６、及び第７の実施形態の制御回路の技術を第２〜第４の実施形態の三相スイッチング整流装置にも適用することができる。
（５） 図４において電圧検出回路１１を制御回路３の外に設けることができる。
（６） 制御回路３の一部をディジタル回路にすることができる。
（７） 交流電源Ｅを三相３線式として接続点Ｊｏ、Ｊ１のグランドに対する接続を省くことができる。この場合には第１及び第２の分割用コンデンサＣ１、Ｃ２が第１、第２、第３、第４、第７、第８、第９、第１０、第１３、第１４、第１５及び第１６のダイオ−ドＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ７、Ｄ８、Ｄ９、Ｄ１０、Ｄ１３、Ｄ１４、Ｄ１５、Ｄ１６を介して充電される。
（８）各実施形態において、放電に要求される抵抗値を放電用ダイオ−ドの内部抵抗によって得ることができる時は放電用抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ１０、Ｒ２０、Ｒ３０、Ｒ０、Ｒ００を省くことができる。
【図面の簡単な説明】
【図１】従来の三相スイッチング整流装置を示す回路図である。
【図２】別の従来の三相スイッチング整流装置を示す回路図である。
【図３】本発明の第１の実施形態の三相スイッチング整流装置を示す回路図である。
【図４】図３の制御回路を詳しく示す回路図である。
【図５】図３の各部の状態を示す波形図である。
【図６】図４の比較器の入力の１周期分を示す波形図である。
【図７】図４の比較器の出力を示す波形図である。
【図８】図４の各部の状態を示す波形図である。
【図９】本発明の第２の実施形態の三相スイッチング整流装置を示す回路図である。
【図１０】本発明の第３の実施形態の三相スイッチング整流装置を示す回路図である。
【図１１】本発明の第４の実施形態の三相スイッチング整流装置を示す回路図である。
【図１２】本発明の第５の実施形態の制御回路の一部を示す回路図である。
【図１３】図１２の比較器の入力を示す波形図である。
【図１４】図１２の比較器の出力を示す波形図である。
【図１５】本発明の第６の実施形態の制御回路における比較器の入力を図１３と同様に示す波形図である。
【図１６】図１５の比較器の入力に対応する比較器の出力を示す波形図である。
【図１７】本発明の第７の実施形態の制御回路における比較器の入力を図６と同様に示す波形図である。
【図１８】図１７の比較器入力に対応する比較器出力を示す波形図である。
【符号の説明】
Ｑ１ 、Ｑ２ 、Ｑ３ 第１、第２及び第３のスイッチ
Ｄ１ 〜Ｄ１８ 第１〜第１８のダイオード
Ｃ１ 、Ｃ２ 第１及び第２の分割用コンデンサ
Ｃｃ１ 、Ｃｃ２、Ｃｃ３ 第１、第２及び第３のクランプ用コンデンサ
Ｄｃ１、Ｄｃ２、Ｄｃ３ 第１、第２及び第３のクランプ用ダイオード
Ｄｄ１、Ｄｄ２、Ｄ３ 第１、第２及び第３の放電用ダイオード
Ｒ１，Ｒ２，Ｒ３ 第１、第２及び第３の放電用抵抗
Ｌ１ 、Ｌ２ 、Ｌ３ 第１、第２及び第３のインダクタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a three-phase switching rectifier that has a power factor improving function and converts three-phase AC power into DC power.
[0002]
[Prior art]
[Non-Patent Document 1] Proceedings of the 27th IEEE Power Electronics Specialists Conference, Baveno, Italy June 24-27, Vol. 2, pp. 1329-1336 (1996). Kolar et al., Current Handling Capability of the Neutral Point of a Three-Phase / Switch / Level Boost-Type PWM (VIENNA) Rectifier.
A typical conventional switching rectifier is also generally called a PWM rectifier, and includes first, second and third AC input terminals (1a, 1b, 1c) and first and second AC rectifiers as shown in FIG. , Db, Dc, Dd, De, Df and the first, second, third, fourth, fifth, and sixth diodes Da, Db, Dc, Dd, De, Df. The third, fourth, fifth, and sixth switches Q11, Q12, Q13, Q14, Q15, and Q16 are connected to each other. The first to sixth diodes Da to Df are bridge-connected, and the first to sixth switches Q11 to Q16 are connected to the first to sixth diodes Da to Df in reverse parallel, respectively. First, second and third reactors, that is, inductors L1 and L2, are provided between the bridge circuit of the first to sixth diodes Da1 to Df and the first, second and third AC input terminals 1a, 1b and 1c. L2 and L3 are connected. Further, a DC circuit of first and second dividing capacitors C1 and C2 is connected between the first and second DC output terminals 2a and 2b, and a mutual connection of the first and second dividing capacitors C1 and C2 is established. The connection point J1 is connected to the ground, that is, the common potential point. The first, second, and third AC input terminals 1a, 1b, 1c are connected to a three-phase AC power supply E. The three-phase AC power supply E includes, for example, a star-connected transformer, and is equivalently represented by star-connected first, second, and third phase AC power supplies E1, E2, and E3. it can. The first, second, and third phase AC power supplies E1, E2, E3 generate a sine wave AC voltage of, for example, 50 Hz with a phase difference of 120 degrees with respect to each other. Connected to ground. In the case of a three-phase three-wire AC power supply, it is not necessary to connect the connection points Jo and J1 to the ground.
[0003]
The three-phase AC voltages of the first, second, and third AC input terminals 1a, 1b, and 1c are rectified by first to sixth diodes Da1 to Df and are also rectified by first to sixth switches Q11 to Q16. The DC voltage is controlled and converted to a DC voltage, and the DC voltage is supplied to the load 2 connected between the first and second DC output terminals 2a and 2b. The first to sixth switches Q11 to Q16 are turned on / off at a frequency sufficiently higher than the frequency of the three-phase AC voltage, for example, 20 kHz. As a result, a current for improving the power factor can flow through the first, second, and third inductors L1, L2, and L3. For example, when increasing the current of the first AC input terminal 1a in the input direction, the ON period of the second switch Q12 is lengthened, and conversely, when the current of the first AC input terminal 1a is decreased. The ON period of the first switch Q11 is lengthened. That is, by controlling the on / off ratio of the first to sixth switches Q11 to Q16, the currents of the first, second and third AC input terminals 1a, 1b and 1c are changed to the first, second and third currents. A sinusoidal current having the same phase as the voltage of the three-phase AC power supplies E1, E2, E3 can be obtained.
[0004]
Incidentally, in the switching rectifier of FIG. 1, when the terminal voltages of the first and second dividing capacitors C1 and C2 are set to Vc, respectively, the first to sixth switches Q11 to Q16 and the first to sixth diodes A terminal voltage of 2Vc is applied to Da to Df. Therefore, relatively expensive high-voltage devices must be used as the first to sixth switches Q11 to Q16 and the first to sixth diodes Da to Df, and the cost of the switching rectifier is inevitably high. became.
[0005]
The above problem can be solved by a PWM switching rectifier called a VIENNA rectifier shown in FIG. In the circuit of FIG. 2, the same parts as those of the circuit of FIG. 1 are denoted by the same reference numerals. The switching rectifier of FIG. 2 includes first to third switches Q1 to Q3 instead of the first to sixth switches Q11 to Q16 and the first to sixth diodes Da to Df of FIG. A rectifier circuit is formed by the eighteenth diodes D1 to D18. In the rectifier circuit of the first phase, the first switch Q1 is connected between the interconnection point J2 of the first and second diodes D1 and D2 and the interconnection point J3 of the third and fourth diodes D3 and D4. It is connected. The first AC input terminal 1a is connected to the interconnection point P1 of the first and fourth diodes D1, D4 via the first inductor L1. The interconnection point of the fifth and sixth diodes D5 and D6 is connected to the interconnection point J1 of the first and second dividing capacitors C1 and C2, that is, the intermediate potential point.
[0006]
In the circuit of FIG. 2, E1>E2> E3 and E1-L1-D1-Q1-D6-D17-Q3-D16-L3-E3 during a period when the first to third switches Q1 to Q3 are on. And a current for power factor improvement flows through the path of E2-L2-D7-Q2-D12-D17-Q3-D16-L3-E3. During a period where E1>E2> E3 and the first to third switches Q1 to Q3 are off, a path of E1-L1-D1-D2-C1, a path of E2-L2-D7-D8-C1, a path of E3 The charging current of the first and second dividing capacitors C1 and C2 flows through the path of -C2 -D15-D16-L3. During the ON period of the first switch Q1, the potentials of the second and third connection points J2 and J3 become the ground, respectively. Accordingly, the terminal voltages Vc1 and Vc2 of the first and second dividing capacitors C1 and C2 are applied to the second and third diodes D2 and D3, respectively. Since the first and second diodes D1 and D2 are turned on during the off period of the first switch Q1, the potentials at the connection points J2 and P1 become + Vc1, and the anode of the third diode D3 becomes -Vc2. . Assuming that the resistances of the third and fourth diodes D3 and D4 in reverse bias are equal to each other, the terminal voltage of {+ Vc1-(− Vc2)} / 2 is applied to the third and fourth diodes D3 and D4, respectively. Applied. Normally, Vc1 = Vc2 = Vc, so the terminal voltage of Vc is applied to the third and fourth diodes D3 and D4. At this time, the voltage between the collector and the emitter of the first switch Q1 is equal to the terminal voltage Vc of the fourth diode D4 connected in parallel. Therefore, the terminal voltages of the first to third switches Q1 to Q3 and the first to eighteenth diodes D1 to D18 in the off state are all Vc, and the first to sixth switches Q11 to Q11 in FIG. To Q16 and the first to sixth diodes Da to Df are about half of the off-state terminal voltages. For this reason, in FIG. 2, it is possible to use the low-voltage switches Q1 to Q3 and the diodes D1 to D18 which are relatively inexpensive, and the cost of the switching rectifier can be reduced.
[0007]
[Problems to be solved by the invention]
However, in the circuit of FIG. 2, a switching surge voltage is generated when the first to third switches Q1 to Q3 are turned off due to a parasitic inductance, an inductor, or the like, and the first to third switches Q1 to Q3 are damaged. There was fear.
[0008]
Therefore, an object of the present invention is to provide a three-phase switching rectifier capable of suppressing switching surge.
[0009]
[Means for Solving the Problems]
The present invention for solving the above problems and achieving the above objects will be described with reference to the drawings showing the embodiments. However, reference numerals in the claims of the present application and the description of the present invention herein are for helping to understand the present invention, and do not limit the present invention.
The invention according to claim 1 of the present application is a three-phase switching rectifier for converting a three-phase AC voltage into a DC voltage with a power factor improving function,
First, second, and third AC input terminals (1a, 1b, 1c) for inputting the three-phase AC voltage;
First and second DC output terminals (2a, 2b) for supplying a DC voltage to the load (2);
A first terminal connected between the first and second DC output terminals (2a, 2b) for dividing a voltage between the first and second DC output terminals (2a, 2b) to obtain an intermediate potential. And a second dividing capacitor (C1, C2);
The first AC input terminal (1a) is connected between the first AC input terminal (1a) and the first DC output terminal (2a), and is connected from the first AC input terminal (1a) to the first DC output terminal (2a). A serial circuit of first and second diodes (D1, D2) having forward polarity toward
The first AC input terminal (1a) is connected between the first AC input terminal (1a) and the second DC output terminal (2b), and is connected from the second DC output terminal (2b) to the first AC input terminal (1a). A series circuit of third and fourth diodes (D3, D4) having forward polarity toward
A first connection point (J1) for connecting the first and second dividing capacitors (C1, C2) to each other and a first connection point for connecting the first and second diodes (D1, D2) to each other. Fifth diode connected between the first connection point (J2) and the second connection point (J2) and having a forward polarity from the first connection point (J1) toward the second connection point (J2). -Do (D5);
The third connection is connected between a third connection point (J3) connecting the third and fourth diodes (D3, D4) to each other and the first connection point (J1). A sixth diode (D6) having a forward polarity from the point (J3) toward the first connection point (J1);
A first switch (Q1) connected between the second connection point (J2) and the third connection point (J3);
The second AC input terminal (1b) is connected between the second AC input terminal (1b) and the first DC output terminal (2a), and is connected from the second AC input terminal (1b) to the first DC output terminal (2a). A series circuit of seventh and eighth diodes (D7, D8) having forward polarity toward
The second AC input terminal (1b) is connected between the second AC input terminal (1b) and the second DC output terminal (2b), and is connected from the second DC output terminal (2b) to the second AC input terminal (1b). A series circuit of ninth and tenth diodes (D9, D10) having forward polarity toward
The first connection is connected between a fourth connection point (J4) connecting the seventh and eighth diodes (D7, D8) to each other and the first connection point (J1). An eleventh diode (D11) having a forward polarity from the point (J1) toward the fourth connection point (J4);
The fifth connection point is connected between a fifth connection point (J5) connecting the ninth and tenth diodes (D9, D10) to each other and the first connection point (J1). A twelfth diode (D12) having a forward polarity from the point (J5) toward the first connection point (J1);
A second switch (Q2) connected between the fourth connection point (J4) and the fifth connection point (J5);
The third AC input terminal (1c) is connected between the third AC input terminal (1c) and the first DC output terminal (2a), and is connected from the third AC input terminal (1c) to the first DC output terminal (2a). A series circuit of thirteenth and fourteenth diodes (D13, D14) having forward polarities;
The third AC input terminal (1c) is connected between the third AC input terminal (1c) and the second DC output terminal (2b) and is connected from the second DC output terminal (2b) to the third AC input terminal (1c). A series circuit of fifteenth and sixteenth diodes (D15, D16) having a forward polarity toward
The first connection is connected between a sixth connection point (J6) connecting the thirteenth and fourteenth diodes (D13, D14) to each other and the first connection point (J1). A seventeenth diode (D17) having a forward polarity from the point (J1) toward the sixth connection point (J6);
The seventh connection is connected between a seventh connection point (J7) connecting the fifteenth and sixteenth diodes (D15, D16) to each other and the first connection point (J1). An eighteenth diode (D18) having a forward polarity from the point (J7) toward the first connection point (J1);
A third switch (Q3) connected between the sixth connection point (J6) and the seventh connection point (J7);
A control circuit (3) for controlling ON / OFF of the first, second and third switches (Q1, Q2, Q3) at a repetition frequency higher than the frequency of the three-phase AC voltage;
In a three-phase switching rectifier comprising:
A first clamping diode (Dc1) having an anode connected to the second connection point (J2);
A first clamping capacitor (Cc1) connected between the cathode of the first clamping diode (Dc1) and the third connection point (J3);
Three-phase individual, two-phase common, or three-phase between a connection point between the first clamping diode (Dc1) and the first clamping capacitor (Cc1) and the first DC output terminal (2a). A first discharge diode (Dd1) connected via resistance means such as a common discharge resistance (R1 or R0) or with an internal resistance;
A second clamping diode (Dc2) having an anode connected to the fourth connection point (J4);
A second clamping capacitor (Cc2) connected between the cathode of the second clamping diode (Dc2) and the fifth connection point (J5);
Three-phase individual, two-phase common, or three-phase between a connection point between the second clamping diode (Dc2) and the second clamping capacitor (Cc2) and the first DC output terminal (2a). A second discharge diode (Dd2) connected via resistance means such as a common discharge resistance (R2 or R0) or with an internal resistance;
A third clamping diode (Dc3) having an anode connected to the sixth connection point (J6),
A third clamping capacitor (Cc3) connected between the cathode of the third clamping diode (Dc3) and the seventh connection point (J7);
Three-phase individual or two-phase common or three-phase between a connection point between the third clamping diode (Dc3) and the third clamping capacitor (Cc3) and the first DC output terminal (2a). A third discharge diode (Dd3) connected via a resistance means such as a common discharge resistance (R3 or R0) or with an internal resistance;
The present invention relates to a three-phase switching rectifier comprising:
[0010]
As described in claim 2, the first, second and third clamping diodes (Dc1, Dc2, Dc3) and the first, second and third clamping capacitors (Cc1, Cc2, Cc3), first, second and third discharge diodes (Dd1, Dd2, Dd3), and three-phase individual or two-phase common or three-phase common discharge resistors (R1, R2, R3 or R0). ) Instead of resistance means,
A first clamping diode (Dc10) having a cathode connected to the third connection point (J3);
A first clamping capacitor (Cc10) connected between the anode of the first clamping diode (Dc10) and the second connection point (J2);
Three-phase individual or two-phase common or three-phase between a connection point between the first clamping diode (Dc10) and the first clamping capacitor (Cc10) and the second DC output terminal (2b) A first discharge diode (Dd10) connected via resistance means such as a common discharge resistance (R10 or R00) or with an internal resistance;
A second clamping diode (Dc20) having a cathode connected to the fifth connection point (J5);
A second clamping capacitor (Cc20) connected between the anode of the second clamping diode (Dc20) and the fourth connection point (J4);
Three-phase individual or two-phase common or three-phase between a connection point between the second clamping diode (Dc20) and the second clamping capacitor (Cc20) and the second DC output terminal (2b) A second discharge diode (Dd20) connected via resistance means such as a common discharge resistance (R20 or R00) or with an internal resistance;
A third clamping diode (Dc30) having a cathode connected to the seventh connection point (J7);
A third clamping capacitor (Cc30) connected between the anode of the third clamping diode (Dc30) and the sixth connection point (J6);
Three-phase individual or two-phase common or three-phase between a connection point between the third clamping diode (Dc30) and the third clamping capacitor (Cc30) and the second DC output terminal (2b) It can be provided with a third discharge diode (Dd30) connected via a resistance means such as a common discharge resistor (R30 or R00) or with internal resistance.
Further, as described in claim 3, the first, second and third clamping diodes (Dc1, Dc2, Dc3) and the first, second and third clamping capacitors (Cc1, Cc2, Cc3), first, second and third discharge diodes (Dd1, Dd2, Dd3), and three-phase individual or two-phase common or three-phase common discharge resistors (R1, R2, R3 or R0). ) Or a resistance means such as an internal resistance of the diode, and further, the first, second and third clamping diodes (Dc10, Dc20, Dc30) and the first, second and third clamps according to claim 2. Capacitors (Cc10, Cc20, Cc30), first, second and third discharge diodes (Dd10, Dd20, Dd30), and three-phase individual or two-phase common or three-phase common discharge resistors (R1, R2, R3 or 0, R00) or a diode may be provided with resistance means of the internal resistance or the like.
[0011]
【The invention's effect】
According to the present invention, the switching surge at the time of turning off the first to third switches (Q1 to Q3) can be suppressed with a relatively simple circuit.
[0012]
[First Embodiment]
Next, a three-phase switching rectifier according to the first embodiment will be described with reference to FIGS.
[0013]
The three-phase switching rectifier shown in FIG. 3 is obtained by adding a clamp circuit according to the present invention to the circuit of FIG. The main circuit of the three-phase switching rectifier shown in FIG. 3 includes first, second, and third AC input terminals 1a, 1b, 1c and first and second DC output terminals 2a, similarly to the circuit of FIG. , 2b, first, second, and third inductors L1, L2, L3, which can also be referred to as main inductors or main reactors; first and second split capacitors C1, C2; , Diodes D1 to D18, first to third switches Q1 to Q3 which can also be called main switches, and a control circuit 3. The added surge voltage absorbing clamp circuit includes first, second, and third clamp diodes Dc1, Dc2, Dc3, first, second, and third clamp capacitors Cc1, Cc2, Cc3, It comprises first, second and third discharge diodes Dd1, Dd2, Dd3 and first, second and third discharge resistors R1, R2, R3.
In FIG. 3, actually, the control circuit 3 is provided with first, second, and third current detectors 4a, 4b, and 4c for detecting currents of the first, second, and third phases. , 5b, and 5c, and the first, second, and third AC input terminals 1a, 1b, and 1c are connected through first, second, and third voltage detection lines 6a, 6b, and 6c. The DC voltage detecting circuit 7 of the first dividing capacitor C1 is connected via a line 7a, but for simplicity of illustration, the lines 5a, 5b, 6a, 6b, 7a and the control circuit 3 And the connection between the output lines 8a, 8b, 8c of the control circuit 3 and the first to third switches Q1 to Q3 are omitted.
[0014]
The first, second, and third AC input terminals 1a, 1b, 1c are connected to a three-phase AC power supply E of, for example, 50 Hz. The three-phase AC power supply E is a circuit including a transformer having, for example, a star-connected secondary winding. In FIG. 3, the first, second, and third-phase AC power supplies E1 are equivalently connected in a star-shape. , E2, E3. The first, second, and third phase AC power supplies E1, E2, E3 supply first, second, and third phase power supply voltages Vr, Vs, Vt composed of sine waves having a phase difference of 120 degrees from each other. The common connection point Jo of the first, second and third phase AC power supplies E1, E2, E3 is connected to ground, that is, a common potential point.
[0015]
A load 2 is connected between the first and second DC output terminals 2a and 2b. A series circuit of first and second dividing capacitors C1 and C2 is connected between the first and second DC output terminals 2a and 2b. A first connection point J1 for connecting the first and second division capacitors C1 and C2 having the same capacity to each other is connected to the ground, that is, a common potential point by a conductor 9 as an intermediate potential point connection means. In the case of a three-phase three-wire AC power supply, it is not necessary to connect the connection points Jo and J1 to the ground. The first and second dividing capacitors C1 and C2 can be called smoothing or power supply capacitors, have a relatively large capacity, and function as DC power supplies for the load 2.
[0016]
A series circuit of first and second diodes D1 and D2 for forming a first-phase rectifier circuit includes a first inductor L1 connected between a first AC input terminal 1a and a first DC output terminal 2a. Connected through. The polarities of the first and second diodes D1 and D2 are determined so that a forward current flows from the first AC input terminal 1a to the first DC output terminal 2a. The first inductor L1 is connected between the first AC input terminal 1a and the first rectified input terminal P1. The first rectification input terminal P1 is an interconnection point of the first and fourth diodes D1 and D4.
[0017]
The series circuit of the third and fourth diodes D3 and D4 is connected between the second DC output terminal 2b and the first AC input terminal 1a via the first inductor L1. The polarities of the third and fourth diodes D3 and D4 are determined so that a forward current flows from the second DC output terminal 2b to the first AC input terminal 1a. That is, when a forward voltage is applied to the first and second diodes D1 and D2 by the first phase power supply voltage Vr, a reverse voltage is applied to the third and fourth diodes D3 and D4.
[0018]
The anode of the fifth diode D5 is connected to a first connection point J1, that is, an intermediate potential point, and the cathode thereof is connected to a second connection point J2 connecting the first and second diodes D1 and D2 to each other. I have.
The anode of the sixth diode D6 is connected to a third connection point J3 connecting the third and fourth diodes D3 and D4 to each other, and the cathode thereof is connected to the first connection point J1, that is, the intermediate potential point. I have.
[0019]
A first switch Q1 shown as an IGBT is connected between the second and third connection points J2 and J3. That is, the collector of the first switch Q1 is connected to the second connection point J2, and the emitter is connected to the third connection point J3. In other words, the first switch Q1 is connected between a pair of connection points J2 and J3 of a diode bridge circuit composed of the first, fourth, fifth and sixth diodes D1, D4, D5 and D6.
[0020]
The anode of the first clamping diode Dc1 is connected to the second connection point J2. The first clamping capacitor Cc1 is connected between the cathode of the first clamping diode Dc1 and the third connection point J3. Therefore, the first clamping capacitor Cc1 is connected in parallel to the first switch Q1 via the first clamping diode Dc1. The capacitance of the first clamping capacitor Cc1 is sufficiently smaller than the capacitances of the first and second dividing capacitors C1 and C2.
[0021]
A series circuit of seventh and eighth diodes D7 and D8 for forming a second-phase rectifier circuit includes a second inductor L2 connected between a second AC input terminal 1b and a first DC output terminal 2a. Connected through. The polarities of the seventh and eighth diodes D7 and D8 are determined so that a forward current flows from the second AC input terminal 1b to the first DC output terminal 2a. The second inductor L2 is connected between the second AC input terminal 1b and the second rectification input terminal P2. Note that the second rectification input terminal P2 is an interconnection point of the seventh and tenth diodes D7 and D10.
[0022]
The series circuit of the ninth and tenth diodes D9 and D10 is connected between the second DC output terminal 2b and the second AC input terminal 1b via a second inductor L2. The polarities of the ninth and tenth diodes D9 and D10 are determined so that a forward current flows from the second DC output terminal 2b to the second AC input terminal 1b. That is, when a forward voltage is applied to the seventh and eighth diodes D7 and D8 by the second phase power supply voltage Vs, a reverse voltage is applied to the ninth and tenth diodes D9 and D10.
[0023]
The anode of the eleventh diode D11 is connected to the first connection point J1, that is, the intermediate potential point, and the cathode thereof is connected to the fourth connection point J4 connecting the seventh and eighth diodes D7 and D8 to each other. I have.
The anode of the twelfth diode D12 is connected to a fifth connection point J5 connecting the ninth and tenth diodes D9 and D10 to each other, and the cathode thereof is connected to the first connection point J1 or the intermediate potential point. I have.
[0024]
A second switch Q2, shown as an IGBT, is connected between the fourth and fifth connection points J4, J5. That is, the collector of the second switch Q2 is connected to the fourth connection point J4, and the emitter is connected to the fifth connection point J5. In other words, the second switch Q2 is connected between a pair of connection points J4 and J5 of a diode bridge circuit including the seventh, tenth, eleventh, and twelfth diodes D7, D10, D11, and D12.
[0025]
The anode of the second clamping diode Dc2 is connected to the fourth connection point J4. The second clamping capacitor Cc2 is connected between the cathode of the second clamping diode Dc2 and the fifth connection point J5. Therefore, the second clamp capacitor Cc2 is connected in parallel to the second switch Q2 via the second clamp diode Dc2. The capacity of the second clamp capacitor Cc2 is sufficiently smaller than the capacities of the first and second split capacitors C1 and C2.
[0026]
A series circuit of thirteenth and fourteenth diodes D13 and D14 for forming a third-phase rectifier circuit includes a third inductor L3 connected between the third AC input terminal 1c and the first DC output terminal 2a. Connected through. The polarities of the thirteenth and fourteenth diodes D13 and D14 are determined so that a forward current flows from the third AC input terminal 1c to the first DC output terminal 2a. The third inductor L3 is connected between the third AC input terminal 1c and the third rectified input terminal P3. The third rectification input terminal P3 is an interconnection point between the thirteenth and sixteenth diodes D13 and D16.
[0027]
The series circuit of the fifteenth and sixteenth diodes D15 and D16 is connected between the second DC output terminal 2b and the third AC input terminal 1c via a third inductor L3. The polarities of the fifteenth and sixteenth diodes D15 and D16 are determined so that a forward current flows from the second DC output terminal 2b to the third AC input terminal 1c. That is, when a forward voltage is applied to the thirteenth and fourteenth diodes D13 and D14 by the third phase power supply voltage Vt, a reverse voltage is applied to the fifteenth and sixteenth diodes D15 and D16.
[0028]
The anode of the seventeenth diode D17 is connected to the first connection point J1, that is, the intermediate potential point, and the cathode is connected to the sixth connection point J6 connecting the thirteenth and fourteenth diodes D13 and D14 to each other. I have.
The anode of the eighteenth diode D18 is connected to a seventh connection point J7 that connects the fifteenth and sixteenth diodes D15 and D16 to each other, and the cathode thereof is connected to the first connection point J1, that is, the intermediate potential point. I have.
[0029]
A third switch Q3, shown as an IGBT, is connected between the sixth and seventh connection points J6, J7. That is, the collector of the third switch Q3 is connected to the sixth connection point J6, and the emitter is connected to the seventh connection point J7. In other words, the third switch Q3 is connected between a pair of connection points J6 and J7 of a diode bridge circuit including the thirteenth, sixteenth, seventeenth, and eighteenth diodes D13, D16, D17, and D18.
[0030]
The anode of the third clamping diode Dc3 is connected to the sixth connection point J6. The third clamping capacitor Cc3 is connected between the cathode of the third clamping diode Dc3 and the seventh connection point J7. Therefore, the third clamp capacitor Cc3 is connected in parallel to the third switch Q3 via the third clamp diode Dc3. The capacitance of the third clamping capacitor Cc3 is sufficiently smaller than the capacitances of the first and second dividing capacitors C1 and C2.
[0031]
The first discharging diode Dd1 is connected between the cathode of the first clamping diode Dc1 and the first DC output terminal 2a via the first discharging resistor R1 provided for each of the three phases. I have.
[0032]
The second discharging diode Dd2 is connected between the cathode of the second clamping diode Dc2 and the first DC output terminal 2a via the second discharging resistor R2 provided for each of the three phases. I have.
[0033]
The third discharging diode Dd3 is connected between the cathode of the third clamping diode Dc3 and the first DC output terminal 2a via the third discharging resistor R3 provided for each of the three phases. I have. The first, second and third discharging diodes Dd1, Dd2 and Dd3 transfer the electric charges of the first, second and third clamping capacitors Cc1, Cc2 and Cc3 toward the first DC output terminal 2a. It has a polarity that can be released.
[0034]
In the embodiment of FIG. 3, the first, second, and third discharge resistors R1, R2, and R3 are provided for three phases individually. However, similar to the fourth embodiment of FIG. The discharge resistor R0 is provided, and the first, second, and third discharge diodes Dd1, Dd2, and Dd3 can be connected in series to the common discharge resistor R0. In addition, two arbitrarily selected from the first, second, and third discharge diodes Dd1, Dd2, and Dd3 are connected in series to a two-phase common discharge resistor, and the other one is individually connected. It can be connected in series to the discharge resistor. When the first, second and third discharge diodes Dd1, Dd2 and Dd3 have an internal resistance required for discharging, the first, second and third discharge resistors R1, R2 and R3 are used. Can be omitted.
[0035]
The control circuit 3 in FIG. 3 has the following two functions.
(1) First, second, and third phase currents Ir, Is, It passing through the first, second, and third AC input terminals 1a, 1b, 1c are as schematically shown in FIG. , The first, second, and third switches Q1, Q2, and Q3 are synchronized with the first, second, and third phase power supply voltages Vr, Vs, and Vt and approximate to a sine wave. First function for on / off control.
(2) Second control for turning on / off the first, second and third switches Q1, Q2, Q3 so as to keep the terminal voltages Vc1, Vc2 of the first and second dividing capacitors C1, C2 constant. Function of.
[0036]
FIG. 4 shows details of the control circuit 3 of FIG. The control circuit 3 includes an AC voltage detection circuit 11, a first subtractor 12, a reference voltage source 13, a first proportional integration (PI) circuit 14, , First and second multipliers 15 and 16, second, third, fourth and fifth subtractors 17, 18, 19 and 20, and second and third proportional-integral (PI) circuits 21 , 22, a switch command value calculation circuit 23, a sawtooth wave generator 24, and first, second and third comparators 25, 26, 27.
[0037]
The AC voltage detection circuit 11 includes first and second voltage detection transformers Tr1 and Tr2. The primary winding N1 of the first voltage detection transformer Tr1 is connected between the first and second phase voltage detection lines 6a and 6b, and the primary winding N1 'of the second voltage detection transformer Tr2 is connected to the second and the second. It is connected between the three-phase voltage detection lines 6b and 6c. Therefore, the first line voltage Vrs between the first and second phases is obtained from the secondary winding N2 of the first voltage detection transformer Tr1, and the first line voltage Vrs is obtained from the secondary winding N2 'of the second voltage detection transformer Tr2. Obtains a second line voltage Vst between the second and third phases.
The first and second line voltages Vrs and Vst and the line voltage Vtr between the third phase and the first phase are shown in FIG.
[0038]
The first subtractor 12 is connected to the DC voltage detection line 7a and the reference voltage source 13, and outputs a signal indicating the difference between the terminal voltage Vc1 of the first dividing capacitor C1 and the voltage Vref of the reference voltage source 13. Is output.
Here, for simplicity of explanation, both the input and the output of the DC voltage detection circuit 7 in FIG. 3 are indicated by the same Vc1, and the first, second and third current detectors 4a, 4b, 4c Are denoted by the same Ir, Is, It.
[0039]
The first proportional integration circuit 14 connected to the first subtractor 12 smoothes and amplifies the output of the first subtractor 12. From the first comparison and integration circuit 14, a DC output control command value that can be represented by Vref-Vc1 = Vdc is obtained. Note that the first subtractor 12 and the first proportional integration circuit 14 can be formed integrally. Further, the first proportional integration circuit 14 can be omitted.
[0040]
The first multiplier 15 is connected to the secondary winding N2 of the first voltage detection transformer Tr1 and the first proportional-integration circuit 14, and applies a DC output control command to the first line voltage Vrs formed of a sine wave voltage. An output Vrs1 multiplied by the value Vdc is formed. The second multiplier 16 is connected to the secondary winding N2 'of the second voltage detection transformer Tr2 and the first proportional integration circuit 14, and controls the DC output to a second line voltage Vst composed of a sine wave voltage. An output Vst1 obtained by multiplying the command value Vdc is formed. In this embodiment, the amplitudes of the outputs Vrs1 and Vst1 of the first and second multipliers 15 and 16 change in inverse proportion to the DC detection voltage Vc1 of the line 7a.
[0041]
The second subtractor 17 is connected to the first and second current detection lines 5a and 5b, and forms a signal corresponding to the line current Irs between the first and second phases by calculating Ir-Is. The third subtractor 18 is connected to the second and third current detection lines 5b and 5c, and forms a signal corresponding to the line current Ist between the second and third phases by calculating Is-It. The output signals Irs, Ist of the second and third subtractors 17, 18 are sinusoidal or approximate sinusoidal voltages during normal operation of the switching rectifier.
[0042]
The fourth subtractor 19 is connected to the first multiplier 15 and the second subtractor 17, and outputs a signal indicating a difference between the output Vrs1 of the first multiplier 15 and the output Irs of the second subtractor 17. Vrs1−Irs = Vrs2 is formed. The fifth subtractor 20 is connected to the second multiplier 16 and the third subtractor 18 and indicates a difference between the output Vst1 of the second multiplier 16 and the output signal Ist of the third subtractor 18. Form the signal Vst1-Ist = Vst2.
[0043]
The second proportional integration circuit 21 is connected to the fourth subtractor 19, and amplifies and smoothes the output Vrs2 of the fourth subtracter 19 to form a first voltage command value Vrs'. The third proportional integration circuit 22 is connected to the fifth subtractor 20, and amplifies and smoothes the output Vst2 of the fifth subtractor 20 to form a second voltage command value Vst '. It should be noted that the fourth subtractor 19 and the second proportional integration circuit 21 can be integrated, and the fifth subtractor 20 and the third proportional integration circuit 22 can be integrated. Further, it is also possible to omit the second and third proportional integration circuits 21 and 22 so that Vrs2 = Vrs 'and Vst2 = Vst'.
[0044]
The switch command value calculation circuit 23 connected to the second and third proportional-integration circuits 21 and 22 outputs the first, second and third voltage command values based on the first and second voltage command values Vrs ′ and Vst ′. The switch control command values Vr ', Vs', and Vt' are formed and output to lines 29, 30, and 31. That is, the switch command value calculation circuit 23 first obtains the following voltage command value Vtr 'between the third phase and the first phase based on the first and second voltage command values Vrs' and Vst'. Perform the operation.
−Vrs′−Vst ′ = Vtr ′
Next, the following calculation is performed based on the first, second, and third voltage command values Vrs', Vst ', and Vtr'.
Vr ″ = (Vrs′−Vtr ′) / √3
Vs ″ = (Vst′−Vrs ′) / √3
Vt ″ = (Vtr′−Vst ′) / √3
Next, the first, second and third switch control command values Vr ', Vs', and Vt' shown in FIG. 6 are obtained by obtaining the absolute values of the calculation results Vr ", Vs", and Vt ".
The first, second, and third switch control command values Vr ′, Vs ′, Vt ′ are obtained by converting the first, second, and third phase currents Ir, Is, It into first, second, and third phase power supply voltages. Information for turning on / off the first, second and third switches Q1, Q2, Q3 so as to be synchronized with Vr, Vs, Vt and to have a sine wave or an approximate sine wave, and a first dividing capacitor. And information for turning on / off the first, second and third switches Q1, Q2, Q3 so as to keep the terminal voltage Vc1 of C1 at a predetermined value. The phase power supply voltages Vr, Vs, and Vt have the same period as the waveform obtained by full-wave rectification, and change to a sinusoidal full-wave rectified waveform as shown in FIG.
The first, second, and third phase power supply voltages Vr, Vs, and Vt are detected by a three-phase four-wire system, the voltage detection circuit 11, the second and third subtractors 17, 18 are omitted, and a switch command is issued. The conversion from the line voltage to the phase voltage in the value calculation circuit 23 can be omitted.
[0045]
The sawtooth generator 24 applies the sawtooth voltage Vcar as a carrier for forming a PWM signal to a repetition frequency (for example, 50 Hz) sufficiently higher than the first, second, and third phase power supply voltages Vr, Vs, Vt (for example, 50 Hz). At 20 kHz, for example, it occurs as schematically shown in FIG. The sawtooth voltage Vcar is repeatedly generated with the period T1, and has an amplitude larger than the maximum amplitude of the first, second, and third switch control command values Vr ', Vs', Vt'.
[0046]
The first, second, and third comparators 25, 26, 27 are connected to the first, second, and third output lines 29, 30, 31, and the sawtooth wave generator 24 of the switch command value calculation circuit 23. , First, second and third switch control signals Gr 1, Gs, Gt on lines 8a, 8b, 8c. That is, the first, second, and third comparators 25, 26, and 27 are well-known comparators that generate binary outputs. As shown in FIG. The command values Vr ', Vs', and Vt' are compared with the sawtooth voltage Vcar to form first, second, and third switch control signals Gr, Gs, and Gt composed of the PWM signal shown in FIG. Note that the phase angle shown in FIG. 7 corresponds to the phase angle in FIG.
[0047]
FIG. 8 is an enlarged view of t1 to t4 in FIGS. 6 and 7 and the state in the vicinity thereof. As apparent from FIGS. 8A to 8D, when the first, second, and third switch control command values Vr ′, Vs ′, Vt ′ are higher than the sawtooth voltage Vcar, the first and second switch control command values Vr ′, Vs ′, and Vt ′ are higher. And the third comparators 25, 26, 27 provide high-level outputs, and conversely, low-level outputs are obtained when they are lower than the sawtooth voltage Vcar.
[0048]
Contrary to this embodiment, the first, fourth and fifth subtractors are so set that the first, second and third switch control command values Vr ', Vs' and Vt' are proportional to the DC output voltage Vdc. Two inputs 12, 19 and 20 can be set. In this case, when the sawtooth voltage Vcar becomes higher than the first, second, and third switch control command values Vr ′, Vs ′, Vt ′, the first, second, and third comparators 25 , 26, and 27, the polarities of the inputs of the first, second, and third comparators 25, 26, and 27 are determined.
[0049]
Next, the operation of the three-phase switching rectifier of FIG. 3 will be described. Note that, in order to simplify the description, the current path may be indicated only by reference numerals of the circuit elements in FIG.
The waveform in FIG. 8 illustrates the operation in the period t1 in FIG. 5, the period t1 to t4 in FIGS. During this period, Vr, Vs, and Vt in FIG. 5 are in a state of Vr>Vs> Vt, and Vr ', Vs', and Vt 'in FIG. 6 are in a state of Vt'> Vr '>Vs'.
[0050]
In this three-phase switching rectifier, the AC voltage is converted to the DC voltage by the rectification operation of the first to eighteenth diodes D1 to D18, and the first, second, and third switches Q1, Q2, and Q3 are connected. By performing on / off control as shown in FIGS. 7A, 7B, and 7C, the DC output voltage is controlled to be constant and the power factor is improved.
[0051]
The first, second, and third clamping capacitors Cc1, Cc2, and Cc3 are charged to a voltage substantially equal to that of the first dividing capacitor C1 in a steady state after the elapse of the startup period. For example, the first clamp capacitor Cc1 is charged through the path of E1-L1-D1-Dc1-Cc1-D6-J1. The second and third clamping capacitors Cc2 and Cc3 are also charged along the same path as the first clamping capacitor Cc1. Therefore, before the first, second and third switches Q1, Q2 and Q3 are turned off, the voltages of the first, second and third clamping capacitors Cc1, Cc2 and Cc3 are changed to the first dividing capacitor C1. Is substantially the same as The first, second and third clamping capacitors Cc1, Cc2 and Cc3 absorb surge energy and the voltage of the first, second and third clamping capacitors Cc1, Cc2 and Cc3 is changed to the first dividing capacitor. When the voltage becomes higher than the voltage of C1, the first, second, and third discharge diodes Dd1, Dd2, and Dd3 enter a forward-biased state, and pass through the first, second, and third discharge resistors R1, R2, and R3. Discharge current flows. As a result, an increase in the voltage of the first, second and third clamping capacitors Cc1, Cc2, Cc3 is limited.
[0052]
In the period from t0 to t1 in FIG. 8, all of the first, second and third switches Q1, Q2 and Q3 are ON-controlled. As a result, the voltages Vr, Vs, Vt are applied to the first, second, and third inductors L1, L2, L3, and currents Ir, Is, It flow. That is, a route of E1-L1-D1-Q1-D6-J1-D17-Q3-D16-L3-E3 and a route of E2-L2-D7-Q2-D12-J1-D17-Q3-D16-L3-E3. Currents Ir, Is, It flow. The peak values of the currents Ir, Is, It are proportional to the amplitudes of the voltages Vr, Vs, Vt. Therefore, the current flowing through the first, second, and third inductors L1, L2, L3 contributes to power factor improvement and waveform improvement. To the load 2, a voltage Vc1 + Vc2 = 2Vc, which is the sum of the terminal voltages Vc1 and Vc2 of the first and second dividing capacitors C1 and C2, is applied.
[0053]
When the second switch Q2 is turned off at time t1 in FIG. 8, the current flowing through the first and third inductors L1 and L3 flows as in the previous period, but the current Is flowing through the second inductor L2. Changes to E2-L2-D7-Dc2-Cc2-D12-J1. Thereby, the switching surge voltage generated when the second switch Q2 is turned off is absorbed by the second clamping capacitor Cc2. Since the second switch Q2 has a parasitic capacitance, it is charged at the time of turn-off, and is thereafter clamped to the voltage of the second clamping capacitor Cc2. Therefore, no high surge voltage is applied to the second switch Q2. The energy of the switching surge absorbed by the second clamping capacitor Cc2 is released through the path of Cc2-Dd2-R2-C1-D11-Q2 during the ON period of the second switch Q2 at time t4 in FIG. It is regenerated by the first dividing capacitor C1. Since the first dividing capacitor C1 is connected between the first and second DC output terminals 2a and 2b via the second dividing capacitor C2, the switching absorbed by the second clamping capacitor Cc2. The energy of the surge is finally regenerated to the load 2.
[0054]
When the first switch Q1 is turned off at time t2 in FIG. 8, a clamp operation similar to that at the time of turn-off control of the second switch Q2 occurs. That is, the current Ir flows through the path of E1-L1-D1-Dc1-Cc1-D6-J1, and the surge voltage when the first switch Q1 is turned off is absorbed by the first clamping capacitor Cc1.
[0055]
When the third switch Q3 is turned off at time t3 in FIG. 8, a clamp operation similar to that at the time of the turn-off control of the first and second switches Q1 and Q2 occurs. That is, the current It flows through the path of E3-L3-D13-Dc3-Cc3-D18-J1, and the surge voltage when the third switch Q3 is turned off is absorbed by the third clamping capacitor Cc3.
[0056]
When all of the first, second, and third switches Q1, Q2, Q3 are off-controlled, a three-phase full-wave diode rectifier circuit is formed.
[0057]
FIG. 8 shows the operation of a part of one period of the first, second and third phase power supply voltages Vr, Vs, Vt, but the operation of the same principle occurs in other periods.
[0058]
The first embodiment has the following effects.
(1) The surge voltage at the time of turning off the first, second and third switches Q1, Q2, Q3 can be easily reduced with low loss.
(2) As with the circuit of FIG. 2, the first, second and third switches Q1, Q2 and Q3 can be reduced in withstand voltage.
(3) The surge energy absorbed by the first, second, and third clamping capacitors Cc1, Cc2, Cc3 can be regenerated to the first splitting capacitor C1, and power loss can be reduced.
[0059]
[Second embodiment]
The three-phase switching rectifier of the second embodiment shown in FIG. 9 is a modification of the clamp circuit of FIG. 3, and is otherwise the same as that of FIG. Therefore, in FIG. 9, substantially the same parts as those in FIG. 3 are denoted by the same reference numerals, and description thereof will be omitted.
[0060]
The modified surge voltage absorbing clamp circuit of FIG. 9 includes first, second, and third clamp diodes Dc10, Dc20, Dc30, and first, second, and third clamp capacitors Cc10, Cc20, Cc30, first, second and third discharging diodes Dd10, Dd20 and Dd30, and first, second and third discharging resistors R10, R20 and R30.
[0061]
The cathode of the first clamping diode Dc10 is connected to the third connection point J3. The first clamping capacitor Cc10 is connected between the anode of the first clamping diode Dc10 and the second connection point J2. Therefore, the first clamping capacitor Cc10 is connected in parallel to the first switch Q1 via the first clamping diode Dc10. The capacitance of the first clamping capacitor Cc10 is sufficiently smaller than the capacitances of the first and second dividing capacitors C1 and C2.
[0062]
The cathode of the second clamping diode Dc20 is connected to the fifth connection point J5. The second clamping capacitor Cc20 is connected between the anode of the second clamping diode Dc20 and the fourth connection point J4. Therefore, the second clamp capacitor Cc20 is connected in parallel to the second switch Q2 via the second clamp diode Dc20. The capacitance of the second clamping capacitor Cc20 is sufficiently smaller than the capacitance of the first and second dividing capacitors C1 and C2.
[0063]
The cathode of the third clamping diode Dc30 is connected to the seventh connection point J7. The third clamping capacitor Cc30 is connected between the anode of the third clamping diode Dc30 and the sixth connection point J6. Therefore, the third clamping capacitor Cc30 is connected in parallel to the third switch Q3 via the third clamping diode Dc30. The capacity of the third clamping capacitor Cc30 is sufficiently smaller than the capacities of the first and second dividing capacitors C1 and C2.
[0064]
The first discharging diode Dd10 is connected between the anode of the first clamping diode Dc10 and the second DC output terminal 2b via the first discharging resistor R10 provided for each of the three phases. I have.
[0065]
The second discharging diode Dd20 is connected between the anode of the second clamping diode Dc20 and the second DC output terminal 2b via the second discharging resistor R20 provided for each of the three phases. I have.
[0066]
The third discharging diode Dd30 is connected between the anode of the third clamping diode Dc30 and the second DC output terminal 2b via the third discharging resistor R30 provided for each of the three phases. I have. The first, second and third discharging diodes Dd10, Dd20 and Dd30 transfer the charges of the first, second and third clamping capacitors Cc10, Cc20 and Cc30 toward the second dividing capacitor C2. It has a polarity that can be released.
[0067]
In the second embodiment of FIG. 9, the first, second, and third discharge resistors R10, R20, and R30 are provided in three phases individually. However, as in the fourth embodiment of FIG. A common phase discharge resistor R00 is provided, and the first, second, and third discharge diodes Dd10, Dd20, Dd30 can be connected in series to the common discharge resistor R00. In addition, two arbitrarily selected from the first, second and third discharge diodes Dd10, Dd20 and Dd30 are connected in series to a two-phase common discharge resistor, and the other one is individually connected. It can be connected in series to the discharge resistor. When the first, second and third discharging diodes Dd10, Dd20 and Dd30 have the internal resistance required for discharging, the first, second and third discharging resistors R10, R20 and R30 are used. Can be omitted.
[0068]
The operation of the modified clamp circuit of the second embodiment of FIG. 9 is essentially the same as the operation of the clamp circuit of FIG. That is, when the first switch Q1 is turned off, a current Ir flows through the path of E1-L1-D1-Cc10-Dc10-D6-J1, and the surge voltage at the time of turning off the first switch Q1 becomes the first voltage. It is absorbed by the clamping capacitor Cc10.
When the second switch Q2 is controlled to be turned off, a current Is flows through the path of E2-L2-D7-Cc20-Dc20-D12-J1, and the surge voltage at the time of turning off the second switch Q2 is used for the second clamp. It is absorbed by the capacitor Cc20.
When the third switch Q3 is turned off, a current It flows through the path of E3-L3-D13-Cc30-Dc30-D18-J1, and the surge voltage at the time of turning off the third switch Q3 is used for the third clamp. It is absorbed by the capacitor Cc30.
Therefore, the same effects as those of the first embodiment shown in FIG. 3 can be obtained by the second embodiment shown in FIG.
[0069]
[Third Embodiment]
The three-phase switching rectifier of the third embodiment shown in FIG. 10 adds the clamp circuit of the second embodiment of FIG. 9 to the clamp circuit of the first embodiment of FIG. They are formed identically. Therefore, in FIG. 10, substantially the same parts as those in FIGS. 3 and 9 are denoted by the same reference numerals, and description thereof will be omitted.
[0070]
The clamp circuit of FIG. 10 includes first, second, and third clamping diodes Dc1, Dc2, and Dc3 for forming a clamp circuit similar to the first embodiment of FIG. A third clamping capacitor Cc1, Cc2, Cc3, first, second and third discharging diodes Dd1, Dd2, Dd3, first, second and third discharging resistors R1, R2, R3; In addition to the above, the fourth, fifth and sixth clamping diodes Dc10, Dc20 and Dc30, and the fourth, fifth and fifth clamping diodes Dc10, Dc20 and Dc30 for forming a clamping circuit similar to the second embodiment of FIG. No. 6 clamping capacitors Cc10, Cc20, Cc30, fourth, fifth and sixth discharging diodes Dd10, Dd20, Dd30 and fourth, fifth and sixth discharging resistors R10, R20, R30. Have .
[0071]
In the third embodiment of FIG. 10, both the first, second and third clamping capacitors Cc1, Cc2 and Cc3 and the fourth, fifth and sixth clamping capacitors Cc10, Cc20 and Cc30 are used. The surge voltage at the time of turning off the first, second and third switches Q1, Q2 and Q3 is absorbed, and surge energy is regenerated to both the first and second dividing capacitors C1 and C2. For this reason, not only the surge voltage absorbing property is improved, but also the voltage balance between the first and second dividing capacitors C1 and C2 is improved.
[0072]
[Fourth embodiment]
The three-phase switching rectifier of the fourth embodiment shown in FIG. 11 has a common three-phase instead of the first, second, and third discharge resistors R1, R2, and R3 of the third embodiment of FIG. A first discharging resistor R0 is provided, and a second discharging resistor R00 common to three phases is provided in place of the fourth, fifth, and sixth discharging resistors R10, R20, and R30. It is formed in the same manner as above. Therefore, in FIG. 11, substantially the same parts as those in FIG. 10 are denoted by the same reference numerals, and description thereof will be omitted.
[0073]
In FIG. 11, the cathodes of the first, second, and third discharge diodes Dd1, Dd2, and Dd3 are commonly connected, and a three-phase common is connected between this common connection point and the upper end of the first division capacitor C1. The first discharging resistor R0 is connected, and the anodes of the fourth, fifth and sixth discharging diodes Dd10, Dd20 and Dd30 are connected in common. The common connection point and the second dividing capacitor C2 are connected. The second discharge resistor R00 common to the three phases is connected between the lower end of the second discharge resistor R00.
[0074]
The three-phase common first discharge resistor R0 functions in the same manner as the first, second, and third discharge resistors R1, R2, and R3, and the three-phase common second discharge resistor R00 functions as the fourth, fourth, and fourth resistors. It functions similarly to the fifth and sixth discharge resistors R10, R20, R30. Therefore, according to the fourth embodiment shown in FIG. 11, the same effects as those of the third embodiment shown in FIG. 10 can be obtained, the number of resistors is reduced, and the circuit configuration is simplified.
[0075]
[Fifth Embodiment]
In the fifth embodiment, a part of the control circuit 3 shown in FIG. 4 of the first embodiment is modified as shown in FIG. 12, and the rest is configured in the same manner as the first embodiment. Therefore, also in the fifth embodiment, referring to FIGS. 3 and 4 and omitting the description of parts common to the first embodiment.
[0076]
The input side of the switch command value calculation circuit 23a in FIG. 12 is formed in the same manner as in FIG. The switch command value calculation circuit 23a does not output the first, second, and third switch control command values Vr ', Vs', and Vt' consisting of absolute values, but before outputting the absolute values described in the first embodiment. The values Vr ″, Vs ″ and Vt ″ are output as shown in Fig. 13. In Fig. 12, a positive sawtooth voltage generator 24a and a negative sawtooth voltage generator 24b are provided. The positive saw-wave voltage + Vcar and the negative saw-wave voltage -Vcar of, for example, 20 kHz are selected by the selection circuit 24c and sent to the first, second, and third comparators 25, 26, and 27. The selection circuit 24c The first, second, and third switch control commands of the output lines 29, 30, 31 of the first, second, and third phase power supply voltages Vr, Vs, Vt or the switch command value calculation circuit 23a synchronized therewith. Value Vr ", Vs", Vt " Zui and to determine the selection period of the Seinokoha voltage + Vcar and negative sawtooth voltage -Vcar. That is, when the first, second and third switch control command values Vr ″, Vs ″ and Vt ″ are positive values, the selection circuit 24c compares the positive sawtooth voltage + Vcar with the first, second and third comparison values. When the first, second and third switch control command values Vr ″, Vs ″ and Vt ″ are negative values, the negative sawtooth voltage −Vcar is output to the first, second and third switch control commands Vr ″, Vs ″ and Vt ″. 3 to the comparators 25, 26 and 27. From the first, second and third comparators 25, 26 and 27, as shown in FIGS. 14 (A), (B) and (C), the first, second and third comparators composed of PWM pulses having a period T1 are provided. Thus, three switch control signals Gr 1, Gs, and Gt are obtained. Each control signal in FIG. 14 is substantially the same as that shown in FIG. Therefore, the same effects as those of the first embodiment can be obtained by the fifth embodiment.
[0077]
[Sixth Embodiment]
The three-phase switching rectifier of the sixth embodiment is obtained by modifying the arithmetic circuit 23a of the fifth embodiment so that the control of FIGS. 15 and 16 can be executed. They have the same configuration. Accordingly, in the description of the sixth embodiment, the illustration of the circuit configuration is omitted, and FIGS. 3, 4, and 12 are referred to as necessary, and the description of the parts common to the first embodiment is omitted. .
[0078]
In the sixth embodiment, the first, second, and third switch control command values Vr shown in FIG. * , Vs * , Vt * Is formed by a circuit corresponding to the switch command value calculation circuit 23a of FIG. 12, and this is sent to the first, second and third comparators 25, 26 and 27. First, second, and third switch control command values Vr in FIG. * , Vs * , Vt * Is represented by the following equation.
Vr * = Vr "-Vm
Vs * = Vs "-Vm
Vt * = Vt "-Vm
Here, Vm has the value of the following equation.
Figure 2004343975
MAX (Vr ", Vs", Vt ") indicates the maximum value of Vr", Vs ", Vt", and MIN (Vr ", Vs", Vt ") indicates Vr", Vs ", Vt". Vt ″ indicates the value of the smallest one. Further, Vr ″, Vs ″, and Vt ″ have the same value in the arithmetic circuit 23a of FIG.
[0079]
The positive saw-wave voltage Vcar and the negative saw-wave voltage -Vcar in FIG. 15 are the same as those shown in FIG. As is apparent from FIG. 15, the first, second and third switch control command values Vr * , Vs * , Vt * Has a pause of 60 degrees every 180 degrees. Accordingly, the first, second, and third switch control signals Gr 1, Gs, and Gt having the idle periods are obtained from the first, second, and third comparators 25, 26, and 27 as shown in FIG. .
[0080]
The sixth embodiment has the same effect as the first and fifth embodiments, and also has the effect that the efficiency is improved as the number of times of switching of the first to third switches Q1 to Q3 is reduced.
[0081]
[Seventh Embodiment]
The three-phase switching rectifier of the seventh embodiment has a configuration similar to that of the first embodiment except that the switch command value calculation circuit 23 of the first embodiment is modified. Therefore, in the description of the eighth embodiment, the illustration of the circuit configuration is omitted, and FIGS. 3 and 4 are referred to as necessary, and the description of the parts common to the first embodiment is omitted.
[0082]
The seventh embodiment corresponds to the switch command value calculation circuit 23 in FIG. 4 and includes the first, second, and third switch control command values Vr in FIG. ** , Vs ** , Vt ** And compared with the sawtooth voltage Vcar shown in FIG. 17 by the first, second, and third comparators 25, 26, and 27. First, second, and third switch control command values Vr in FIG. ** , Vs ** , Vt ** Is the first, second and third switch control command values Vr shown in FIG. * , Vs * , Vt * Is equivalent to the absolute value of
[0083]
The first, second, and third switch control command values Vr in FIG. 17 are generated by the first, second, and third comparators 25, 26, and 27. ** , Vs ** , Vt ** And the sawtooth voltage Vcar, as shown in FIG. 18, the first, second and third switch control signals Gr 1, Gs, Gt, which consist of PWM pulse trains having a pause of 60 degrees every 180 degrees, are obtained. Can be Therefore, the same effects as in the sixth embodiment can be obtained by the seventh embodiment.
[0084]
[Modification]
The present invention is not limited to the above embodiment, and for example, the following modifications are possible.
(1) The switches Q1 to Q3 can be controllable semiconductor switches such as FETs and transistors other than IGBTs.
(2) The first, second, and third inductors L1, L2, L3 may be impedance or parasitic inductance of a power transmission system.
(3) From the circuit of FIG. 11, the first, second and third clamping diodes Dc1, Dc2 and Dc3, the first, second and third clamping capacitors Cc1, Cc2 and Cc3, and the first and second The second and third discharge diodes Dd1, Dd2, Dd3 and the first discharge resistor R0 can be omitted. Also, from the circuit of FIG. 11, the fourth, fifth and sixth clamping diodes Dc10, Dc20 and Dc30, the fourth, fifth and sixth clamping capacitors Cc10, Cc20 and Cc30, and the fourth and fifth In addition, the sixth discharge diodes Dd10, Dd20, and Dd30 and the second discharge resistor R00 can be omitted. Further, only the first, second, and third discharge resistors R1, R2, and R3 of FIG. 10 are replaced with a first three-phase discharge resistor R0 of FIG. 11, or the fourth and fourth discharge resistors of FIG. Only the fifth and sixth discharge resistors R10, R20, R30 can be replaced by the three-phase common second discharge resistor R00 of FIG. Further, only the two-phase discharge resistors selected in FIGS. 3, 9, and 10 can be shared.
(4) The technology of the control circuits of the fifth, sixth, and seventh embodiments can be applied to the three-phase switching rectifiers of the second to fourth embodiments.
(5) In FIG. 4, the voltage detection circuit 11 can be provided outside the control circuit 3.
(6) Part of the control circuit 3 can be a digital circuit.
(7) The AC power supply E can be a three-phase three-wire system, and the connection of the connection points Jo and J1 to the ground can be omitted. In this case, the first and second dividing capacitors C1 and C2 are the first, second, third, fourth, seventh, eighth, ninth, tenth, thirteenth, fourteenth, fifteenth and fifteenth. It is charged via the sixteenth diodes D1, D2, D3, D4, D7, D8, D9, D10, D13, D14, D15, D16.
(8) In each embodiment, when the resistance required for discharging can be obtained by the internal resistance of the discharging diode, the discharging resistors R1, R2, R3, R10, R20, R30, R0, and R00 are set. Can be omitted.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a conventional three-phase switching rectifier.
FIG. 2 is a circuit diagram showing another conventional three-phase switching rectifier.
FIG. 3 is a circuit diagram showing a three-phase switching rectifier according to the first embodiment of the present invention.
FIG. 4 is a circuit diagram showing a control circuit of FIG. 3 in detail.
FIG. 5 is a waveform chart showing a state of each unit in FIG. 3;
FIG. 6 is a waveform diagram showing one cycle of input of the comparator of FIG. 4;
FIG. 7 is a waveform chart showing an output of the comparator of FIG.
FIG. 8 is a waveform chart showing a state of each unit in FIG. 4;
FIG. 9 is a circuit diagram illustrating a three-phase switching rectifier according to a second embodiment of the present invention.
FIG. 10 is a circuit diagram showing a three-phase switching rectifier according to a third embodiment of the present invention.
FIG. 11 is a circuit diagram showing a three-phase switching rectifier according to a fourth embodiment of the present invention.
FIG. 12 is a circuit diagram showing a part of a control circuit according to a fifth embodiment of the present invention.
FIG. 13 is a waveform chart showing an input of the comparator of FIG.
FIG. 14 is a waveform chart showing an output of the comparator of FIG.
FIG. 15 is a waveform diagram showing inputs of a comparator in the control circuit according to the sixth embodiment of the present invention, similarly to FIG.
FIG. 16 is a waveform diagram showing an output of the comparator corresponding to an input of the comparator of FIG.
FIG. 17 is a waveform diagram showing inputs of a comparator in the control circuit according to the seventh embodiment of the present invention, similarly to FIG.
18 is a waveform diagram showing a comparator output corresponding to the comparator input of FIG.
[Explanation of symbols]
Q1, Q2, Q3 First, second and third switches
D1 to D18 First to eighteenth diodes
C1, C2 First and second dividing capacitors
Cc1, Cc2, Cc3 First, second and third clamping capacitors
Dc1, Dc2, Dc3 First, second and third clamping diodes
Dd1, Dd2, D3 First, second and third discharge diodes
R1, R2, R3 First, second and third discharge resistors
L1, L2, L3 First, second and third inductors

Claims (3)

力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第２の接続点（Ｊ２）と前記第３の接続点（Ｊ３）との間に接続された第１のスイッチ（Ｑ１）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第４の接続点（Ｊ４）と前記第５の接続点（Ｊ５）との間に接続された第２のスイッチ（Ｑ２）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第６の接続点（Ｊ６）と前記第７の接続点（Ｊ７）との間に接続された第３のスイッチ（Ｑ３）と、
前記第１、第２及び第３のスイッチ（Ｑ１、Ｑ２、Ｑ３）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する制御回路（３）と
を具備する三相スイッチング整流装置において、
アノードが前記第２の接続点（Ｊ２）に接続されている第１のクランプ用ダイオード（Ｄｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）のカソードと前記第３の接続点（Ｊ３）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）と前記第１のクランプ用コンデンサ（Ｃｃ１）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１又はＲ０）を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１）と、
アノードが前記第４の接続点（Ｊ４）に接続されている第２のクランプ用ダイオード（Ｄｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）のカソードと前記第５の接続点（Ｊ５）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）と前記第２のクランプ用コンデンサ（Ｃｃ２）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２又はＲ０）を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２）と、
アノードが前記第６の接続点（Ｊ６）に接続されている第３のクランプ用ダイオード（Ｄｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）のカソードと前記第７の接続点（Ｊ７）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）と前記第３のクランプ用コンデンサ（Ｃｃ３）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３又はＲ０）を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３）と
を具備していることを特徴とする三相スイッチング整流装置。A three-phase switching rectifier for converting a three-phase AC voltage to a DC voltage with a power factor improving function,
First, second, and third AC input terminals (1a, 1b, 1c) for inputting the three-phase AC voltage;
First and second DC output terminals (2a, 2b) for supplying a DC voltage to the load (2);
A first terminal connected between the first and second DC output terminals (2a, 2b) for dividing a voltage between the first and second DC output terminals (2a, 2b) to obtain an intermediate potential. And a second dividing capacitor (C1, C2);
The first AC input terminal (1a) is connected between the first AC input terminal (1a) and the first DC output terminal (2a), and is connected from the first AC input terminal (1a) to the first DC output terminal (2a). A serial circuit of first and second diodes (D1, D2) having forward polarity toward
The first AC input terminal (1a) is connected between the first AC input terminal (1a) and the second DC output terminal (2b), and is connected from the second DC output terminal (2b) to the first AC input terminal (1a). A series circuit of third and fourth diodes (D3, D4) having forward polarity toward
A first connection point (J1) for connecting the first and second dividing capacitors (C1, C2) to each other and a first connection point for connecting the first and second diodes (D1, D2) to each other. Fifth diode connected between the first connection point (J2) and the second connection point (J2) and having a forward polarity from the first connection point (J1) toward the second connection point (J2). -Do (D5);
The third connection is connected between a third connection point (J3) connecting the third and fourth diodes (D3, D4) to each other and the first connection point (J1). A sixth diode (D6) having a forward polarity from the point (J3) toward the first connection point (J1);
A first switch (Q1) connected between the second connection point (J2) and the third connection point (J3);
The second AC input terminal (1b) is connected between the second AC input terminal (1b) and the first DC output terminal (2a), and is connected from the second AC input terminal (1b) to the first DC output terminal (2a). A series circuit of seventh and eighth diodes (D7, D8) having forward polarity toward
The second AC input terminal (1b) is connected between the second AC input terminal (1b) and the second DC output terminal (2b), and is connected from the second DC output terminal (2b) to the second AC input terminal (1b). A series circuit of ninth and tenth diodes (D9, D10) having forward polarity toward
The first connection is connected between a fourth connection point (J4) connecting the seventh and eighth diodes (D7, D8) to each other and the first connection point (J1). An eleventh diode (D11) having a forward polarity from the point (J1) toward the fourth connection point (J4);
The fifth connection point is connected between a fifth connection point (J5) connecting the ninth and tenth diodes (D9, D10) to each other and the first connection point (J1). A twelfth diode (D12) having a forward polarity from the point (J5) toward the first connection point (J1);
A second switch (Q2) connected between the fourth connection point (J4) and the fifth connection point (J5);
The third AC input terminal (1c) is connected between the third AC input terminal (1c) and the first DC output terminal (2a), and is connected from the third AC input terminal (1c) to the first DC output terminal (2a). A series circuit of thirteenth and fourteenth diodes (D13, D14) having forward polarities;
The third AC input terminal (1c) is connected between the third AC input terminal (1c) and the second DC output terminal (2b) and is connected from the second DC output terminal (2b) to the third AC input terminal (1c). A series circuit of fifteenth and sixteenth diodes (D15, D16) having a forward polarity toward
The first connection is connected between a sixth connection point (J6) connecting the thirteenth and fourteenth diodes (D13, D14) to each other and the first connection point (J1). A seventeenth diode (D17) having a forward polarity from the point (J1) toward the sixth connection point (J6);
The seventh connection is connected between a seventh connection point (J7) connecting the fifteenth and sixteenth diodes (D15, D16) to each other and the first connection point (J1). An eighteenth diode (D18) having a forward polarity from the point (J7) toward the first connection point (J1);
A third switch (Q3) connected between the sixth connection point (J6) and the seventh connection point (J7);
A control circuit (3) for controlling the first, second and third switches (Q1, Q2, Q3) to turn on and off at a repetition frequency higher than the frequency of the three-phase AC voltage. In the device,
A first clamping diode (Dc1) having an anode connected to the second connection point (J2);
A first clamping capacitor (Cc1) connected between the cathode of the first clamping diode (Dc1) and the third connection point (J3);
Three-phase individual, two-phase common, or three-phase between a connection point between the first clamping diode (Dc1) and the first clamping capacitor (Cc1) and the first DC output terminal (2a). A first discharge diode (Dd1) connected via a common discharge resistance (R1 or R0) or with an internal resistance;
A second clamping diode (Dc2) having an anode connected to the fourth connection point (J4);
A second clamping capacitor (Cc2) connected between the cathode of the second clamping diode (Dc2) and the fifth connection point (J5);
Three-phase individual, two-phase common, or three-phase between a connection point between the second clamping diode (Dc2) and the second clamping capacitor (Cc2) and the first DC output terminal (2a). A second discharge diode (Dd2) connected via a common discharge resistance (R2 or R0) or with an internal resistance;
A third clamping diode (Dc3) having an anode connected to the sixth connection point (J6),
A third clamping capacitor (Cc3) connected between the cathode of the third clamping diode (Dc3) and the seventh connection point (J7);
Three-phase individual, two-phase common, or three-phase between a connection point between the third clamping diode (Dc3) and the third clamping capacitor (Cc3) and the first DC output terminal (2a). A three-phase switching rectifier comprising: a third discharge diode (Dd3) connected via a common discharge resistor (R3 or R0) or with an internal resistance. 力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第２の接続点（Ｊ２）と前記第３の接続点（Ｊ３）との間に接続された第１のスイッチ（Ｑ１）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第４の接続点（Ｊ４）と前記第５の接続点（Ｊ５）との間に接続された第２のスイッチ（Ｑ２）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第６の接続点（Ｊ６）と前記第７の接続点（Ｊ７）との間に接続された第３のスイッチ（Ｑ３）と、
前記第１、第２及び第３のスイッチ（Ｑ１、Ｑ２、Ｑ３）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する制御回路（３）と
を具備する三相スイッチング整流装置において、
カソードが前記第３の接続点（Ｊ３）に接続されている第１のクランプ用ダイオード（Ｄｃ１０）と、
前記第１のクランプ用ダイオード（Ｄｃ１０）のアノードと前記第２の接続点（Ｊ２）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１０）と、
前記第１のクランプ用ダイオード（Ｄｃ１０）と前記第１のクランプ用コンデンサ（Ｃｃ１０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１０又はＲ００）を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１０）と、
カソードが前記第５の接続点（Ｊ５）に接続されている第２のクランプ用ダイオード（Ｄｃ２０）と、
前記第２のクランプ用ダイオード（Ｄｃ２０）のアノードと前記第４の接続点（Ｊ４）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２０）と、
前記第２のクランプ用ダイオード（Ｄｃ２０）と前記第２のクランプ用コンデンサ（Ｃｃ２０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２０又はＲ００）を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２０）と、
カソードが前記第７の接続点（Ｊ７）に接続されている第３のクランプ用ダイオード（Ｄｃ３０）と、
前記第３のクランプ用ダイオード（Ｄｃ３０）のアノードと前記第６の接続点（Ｊ６）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３０）と、
前記第３のクランプ用ダイオード（Ｄｃ３０）と前記第３のクランプ用コンデンサ（Ｃｃ３０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３０又はＲ００）を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３０）と
を具備していることを特徴とする三相スイッチング整流装置。A three-phase switching rectifier for converting a three-phase AC voltage to a DC voltage with a power factor improving function,
First, second, and third AC input terminals (1a, 1b, 1c) for inputting the three-phase AC voltage;
First and second DC output terminals (2a, 2b) for supplying a DC voltage to the load (2);
A first terminal connected between the first and second DC output terminals (2a, 2b) for dividing a voltage between the first and second DC output terminals (2a, 2b) to obtain an intermediate potential. And a second dividing capacitor (C1, C2);
The first AC input terminal (1a) is connected between the first AC input terminal (1a) and the first DC output terminal (2a), and is connected from the first AC input terminal (1a) to the first DC output terminal (2a). A serial circuit of first and second diodes (D1, D2) having forward polarity toward
The first AC input terminal (1a) is connected between the first AC input terminal (1a) and the second DC output terminal (2b), and is connected from the second DC output terminal (2b) to the first AC input terminal (1a). A series circuit of third and fourth diodes (D3, D4) having forward polarity toward
A first connection point (J1) for connecting the first and second dividing capacitors (C1, C2) to each other and a first connection point for connecting the first and second diodes (D1, D2) to each other. Fifth diode connected between the first connection point (J2) and the second connection point (J2) and having a forward polarity from the first connection point (J1) toward the second connection point (J2). -Do (D5);
The third connection is connected between a third connection point (J3) connecting the third and fourth diodes (D3, D4) to each other and the first connection point (J1). A sixth diode (D6) having a forward polarity from the point (J3) toward the first connection point (J1);
A first switch (Q1) connected between the second connection point (J2) and the third connection point (J3);
The second AC input terminal (1b) is connected between the second AC input terminal (1b) and the first DC output terminal (2a), and is connected from the second AC input terminal (1b) to the first DC output terminal (2a). A series circuit of seventh and eighth diodes (D7, D8) having forward polarity toward
The second AC input terminal (1b) is connected between the second AC input terminal (1b) and the second DC output terminal (2b), and is connected from the second DC output terminal (2b) to the second AC input terminal (1b). A series circuit of ninth and tenth diodes (D9, D10) having forward polarity toward
The first connection is connected between a fourth connection point (J4) connecting the seventh and eighth diodes (D7, D8) to each other and the first connection point (J1). An eleventh diode (D11) having a forward polarity from the point (J1) toward the fourth connection point (J4);
The fifth connection point is connected between a fifth connection point (J5) connecting the ninth and tenth diodes (D9, D10) to each other and the first connection point (J1). A twelfth diode (D12) having a forward polarity from the point (J5) toward the first connection point (J1);
A second switch (Q2) connected between the fourth connection point (J4) and the fifth connection point (J5);
The third AC input terminal (1c) is connected between the third AC input terminal (1c) and the first DC output terminal (2a), and is connected from the third AC input terminal (1c) to the first DC output terminal (2a). A series circuit of thirteenth and fourteenth diodes (D13, D14) having forward polarities;
The third AC input terminal (1c) is connected between the third AC input terminal (1c) and the second DC output terminal (2b) and is connected from the second DC output terminal (2b) to the third AC input terminal (1c). A series circuit of fifteenth and sixteenth diodes (D15, D16) having a forward polarity toward
The first connection is connected between a sixth connection point (J6) connecting the thirteenth and fourteenth diodes (D13, D14) to each other and the first connection point (J1). A seventeenth diode (D17) having a forward polarity from the point (J1) toward the sixth connection point (J6);
The seventh connection is connected between a seventh connection point (J7) connecting the fifteenth and sixteenth diodes (D15, D16) to each other and the first connection point (J1). An eighteenth diode (D18) having a forward polarity from the point (J7) toward the first connection point (J1);
A third switch (Q3) connected between the sixth connection point (J6) and the seventh connection point (J7);
A control circuit (3) for controlling the first, second and third switches (Q1, Q2, Q3) to turn on and off at a repetition frequency higher than the frequency of the three-phase AC voltage. In the device,
A first clamping diode (Dc10) having a cathode connected to the third connection point (J3);
A first clamping capacitor (Cc10) connected between the anode of the first clamping diode (Dc10) and the second connection point (J2);
Three-phase individual, two-phase common, or three-phase between a connection point between the first clamping diode (Dc10) and the first clamping capacitor (Cc10) and the second DC output terminal (2b). A first discharge diode (Dd10) connected via a common discharge resistance (R10 or R00) or with an internal resistance;
A second clamping diode (Dc20) having a cathode connected to the fifth connection point (J5);
A second clamping capacitor (Cc20) connected between the anode of the second clamping diode (Dc20) and the fourth connection point (J4);
Three-phase individual, two-phase common or three-phase between a connection point between the second clamping diode (Dc20) and the second clamping capacitor (Cc20) and the second DC output terminal (2b) A second discharge diode (Dd20) connected via a common discharge resistor (R20 or R00) or with an internal resistance;
A third clamping diode (Dc30) having a cathode connected to the seventh connection point (J7);
A third clamping capacitor (Cc30) connected between the anode of the third clamping diode (Dc30) and the sixth connection point (J6);
Three-phase individual or two-phase common or three-phase between a connection point between the third clamping diode (Dc30) and the third clamping capacitor (Cc30) and the second DC output terminal (2b) A three-phase switching rectifier comprising: a third discharging diode (Dd30) connected via a common discharging resistor (R30 or R00) or with an internal resistance. 力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ１、Ｄ２）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ３、Ｄ４）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ１、Ｃ２）を相互に接続する第１の接続点（Ｊ１）と前記第１及び第２のダイオ−ド（Ｄ１、Ｄ２）を相互に接続する第２の接続点（Ｊ２）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第２の接続点（Ｊ２）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ５）と、
前記第３及び第４のダイオ−ド（Ｄ３、Ｄ４）を相互に接続する第３の接続点（Ｊ３）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第３の接続点（Ｊ３）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ６）と、
前記第２の接続点（Ｊ２）と前記第３の接続点（Ｊ３）との間に接続された第１のスイッチ（Ｑ１）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ７、Ｄ８）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ７、Ｄ８）を相互に接続する第４の接続点（Ｊ４）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第４の接続点（Ｊ４）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ１１）と、
前記第９及び第１０のダイオ−ド（Ｄ９、Ｄ１０）を相互に接続する第５の接続点（Ｊ５）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第５の接続点（Ｊ５）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ１２）と、
前記第４の接続点（Ｊ４）と前記第５の接続点（Ｊ５）との間に接続された第２のスイッチ（Ｑ２）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）の直列回路と、
前記第１３及び第１４のダイオ−ド（Ｄ１３、Ｄ１４）を相互に接続する第６の接続点（Ｊ６）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第１の接続点（Ｊ１）から前記第６の接続点（Ｊ６）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ１７）と、
前記第１５及び第１６のダイオ−ド（Ｄ１５、Ｄ１６）を相互に接続する第７の接続点（Ｊ７）と前記第１の接続点（Ｊ１）との間に接続され且つ前記第７の接続点（Ｊ７）から前記第１の接続点（Ｊ１）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ１８）と、
前記第６の接続点（Ｊ６）と前記第７の接続点（Ｊ７）との間に接続された第３のスイッチ（Ｑ３）と、
前記第１、第２及び第３のスイッチ（Ｑ１、Ｑ２、Ｑ３）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する制御回路（３）と
を具備する三相スイッチング整流装置において、
アノードが前記第２の接続点（Ｊ２）に接続されている第１のクランプ用ダイオード（Ｄｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）のカソードと前記第３の接続点（Ｊ３）との間に接続された第１のクランプ用コンデンサ（Ｃｃ１）と、
前記第１のクランプ用ダイオード（Ｄｃ１）と前記第１のクランプ用コンデンサ（Ｃｃ１）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１又はＲ０）を介して又は内部抵抗を伴って接続された第１の放電用ダイオード（Ｄｄ１）と、
アノードが前記第４の接続点（Ｊ４）に接続されている第２のクランプ用ダイオード（Ｄｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）のカソードと前記第５の接続点（Ｊ５）との間に接続された第２のクランプ用コンデンサ（Ｃｃ２）と、
前記第２のクランプ用ダイオード（Ｄｃ２）と前記第２のクランプ用コンデンサ（Ｃｃ２）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２又はＲ０）を介して又は内部抵抗を伴って接続された第２の放電用ダイオード（Ｄｄ２）と、
アノードが前記第６の接続点（Ｊ６）に接続されている第３のクランプ用ダイオード（Ｄｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）のカソードと前記第７の接続点（Ｊ７）との間に接続された第３のクランプ用コンデンサ（Ｃｃ３）と、
前記第３のクランプ用ダイオード（Ｄｃ３）と前記第３のクランプ用コンデンサ（Ｃｃ３）との接続点と前記第１の直流出力端子（２ａ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３又はＲ０）を介して又は内部抵抗を伴って接続された第３の放電用ダイオード（Ｄｄ３）と、
カソードが前記第３の接続点（Ｊ３）に接続されている第４のクランプ用ダイオード（Ｄｃ１０）と、
前記第４のクランプ用ダイオード（Ｄｃ１０）のアノードと前記第２の接続点（Ｊ２）との間に接続された第４のクランプ用コンデンサ（Ｃｃ１０）と、
前記第４のクランプ用ダイオード（Ｄｃ１０）と前記第４のクランプ用コンデンサ（Ｃｃ１０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ１０又はＲ００）を介して又は内部抵抗を伴って接続された第４の放電用ダイオード（Ｄｄ１０）と、
カソードが前記第５の接続点（Ｊ５）に接続されている第５のクランプ用ダイオード（Ｄｃ２０）と、
前記第５のクランプ用ダイオード（Ｄｃ２０）のアノードと前記第４の接続点（Ｊ４）との間に接続された第５のクランプ用コンデンサ（Ｃｃ２０）と、
前記第５のクランプ用ダイオード（Ｄｃ２０）と前記第５のクランプ用コンデンサ（Ｃｃ２０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ２０又はＲ００）を介して又は内部抵抗を伴って接続された第５の放電用ダイオード（Ｄｄ２０）と、
カソードが前記第７の接続点（Ｊ７）に接続されている第６のクランプ用ダイオード（Ｄｃ３０）と、
前記第６のクランプ用ダイオード（Ｄｃ３０）のアノードと前記第６の接続点（Ｊ６）との間に接続された第６のクランプ用コンデンサ（Ｃｃ３０）と、
前記第６のクランプ用ダイオード（Ｄｃ３０）と前記第６のクランプ用コンデンサ（Ｃｃ３０）との接続点と前記第２の直流出力端子（２ｂ）との間に三相個別又は二相共通又は三相共通の放電用抵抗（Ｒ３０又はＲ００）を介して又は内部抵抗を伴って接続された第６の放電用ダイオード（Ｄｄ３０）と
を具備していることを特徴とする三相スイッチング整流装置。A three-phase switching rectifier for converting a three-phase AC voltage to a DC voltage with a power factor improving function,
First, second, and third AC input terminals (1a, 1b, 1c) for inputting the three-phase AC voltage;
First and second DC output terminals (2a, 2b) for supplying a DC voltage to the load (2);
A first terminal connected between the first and second DC output terminals (2a, 2b) for dividing a voltage between the first and second DC output terminals (2a, 2b) to obtain an intermediate potential. And a second dividing capacitor (C1, C2);
The first AC input terminal (1a) is connected between the first AC input terminal (1a) and the first DC output terminal (2a), and is connected from the first AC input terminal (1a) to the first DC output terminal (2a). A serial circuit of first and second diodes (D1, D2) having forward polarity toward
The first AC input terminal (1a) is connected between the first AC input terminal (1a) and the second DC output terminal (2b), and is connected from the second DC output terminal (2b) to the first AC input terminal (1a). A series circuit of third and fourth diodes (D3, D4) having forward polarity toward
A first connection point (J1) for connecting the first and second dividing capacitors (C1, C2) to each other and a first connection point for connecting the first and second diodes (D1, D2) to each other. Fifth diode connected between the first connection point (J2) and the second connection point (J2) and having a forward polarity from the first connection point (J1) toward the second connection point (J2). -Do (D5);
The third connection is connected between a third connection point (J3) connecting the third and fourth diodes (D3, D4) to each other and the first connection point (J1). A sixth diode (D6) having a forward polarity from the point (J3) toward the first connection point (J1);
A first switch (Q1) connected between the second connection point (J2) and the third connection point (J3);
The second AC input terminal (1b) is connected between the second AC input terminal (1b) and the first DC output terminal (2a), and is connected from the second AC input terminal (1b) to the first DC output terminal (2a). A series circuit of seventh and eighth diodes (D7, D8) having forward polarity toward
The second AC input terminal (1b) is connected between the second AC input terminal (1b) and the second DC output terminal (2b), and is connected from the second DC output terminal (2b) to the second AC input terminal (1b). A series circuit of ninth and tenth diodes (D9, D10) having forward polarity toward
The first connection is connected between a fourth connection point (J4) connecting the seventh and eighth diodes (D7, D8) to each other and the first connection point (J1). An eleventh diode (D11) having a forward polarity from the point (J1) toward the fourth connection point (J4);
The fifth connection point is connected between a fifth connection point (J5) connecting the ninth and tenth diodes (D9, D10) to each other and the first connection point (J1). A twelfth diode (D12) having a forward polarity from the point (J5) toward the first connection point (J1);
A second switch (Q2) connected between the fourth connection point (J4) and the fifth connection point (J5);
The third AC input terminal (1c) is connected between the third AC input terminal (1c) and the first DC output terminal (2a), and is connected from the third AC input terminal (1c) to the first DC output terminal (2a). A series circuit of thirteenth and fourteenth diodes (D13, D14) having forward polarities;
The third AC input terminal (1c) is connected between the third AC input terminal (1c) and the second DC output terminal (2b) and is connected from the second DC output terminal (2b) to the third AC input terminal (1c). A series circuit of fifteenth and sixteenth diodes (D15, D16) having a forward polarity toward
The first connection is connected between a sixth connection point (J6) connecting the thirteenth and fourteenth diodes (D13, D14) to each other and the first connection point (J1). A seventeenth diode (D17) having a forward polarity from the point (J1) toward the sixth connection point (J6);
The seventh connection is connected between a seventh connection point (J7) connecting the fifteenth and sixteenth diodes (D15, D16) to each other and the first connection point (J1). An eighteenth diode (D18) having a forward polarity from the point (J7) toward the first connection point (J1);
A third switch (Q3) connected between the sixth connection point (J6) and the seventh connection point (J7);
A control circuit (3) for controlling the first, second and third switches (Q1, Q2, Q3) to turn on and off at a repetition frequency higher than the frequency of the three-phase AC voltage. In the device,
A first clamping diode (Dc1) having an anode connected to the second connection point (J2);
A first clamping capacitor (Cc1) connected between the cathode of the first clamping diode (Dc1) and the third connection point (J3);
Three-phase individual, two-phase common, or three-phase between a connection point between the first clamping diode (Dc1) and the first clamping capacitor (Cc1) and the first DC output terminal (2a). A first discharge diode (Dd1) connected via a common discharge resistance (R1 or R0) or with an internal resistance;
A second clamping diode (Dc2) having an anode connected to the fourth connection point (J4);
A second clamping capacitor (Cc2) connected between the cathode of the second clamping diode (Dc2) and the fifth connection point (J5);
Three-phase individual, two-phase common, or three-phase between a connection point between the second clamping diode (Dc2) and the second clamping capacitor (Cc2) and the first DC output terminal (2a). A second discharge diode (Dd2) connected via a common discharge resistance (R2 or R0) or with an internal resistance;
A third clamping diode (Dc3) having an anode connected to the sixth connection point (J6),
A third clamping capacitor (Cc3) connected between the cathode of the third clamping diode (Dc3) and the seventh connection point (J7);
Three-phase individual or two-phase common or three-phase between a connection point between the third clamping diode (Dc3) and the third clamping capacitor (Cc3) and the first DC output terminal (2a). A third discharge diode (Dd3) connected via a common discharge resistance (R3 or R0) or with an internal resistance;
A fourth clamping diode (Dc10) having a cathode connected to the third connection point (J3);
A fourth clamping capacitor (Cc10) connected between the anode of the fourth clamping diode (Dc10) and the second connection point (J2);
Three-phase individual, two-phase common, or three-phase between a connection point between the fourth clamping diode (Dc10) and the fourth clamping capacitor (Cc10) and the second DC output terminal (2b). A fourth discharge diode (Dd10) connected via a common discharge resistance (R10 or R00) or with an internal resistance;
A fifth clamping diode (Dc20) having a cathode connected to the fifth connection point (J5);
A fifth clamping capacitor (Cc20) connected between the anode of the fifth clamping diode (Dc20) and the fourth connection point (J4);
Three-phase individual or two-phase common or three-phase between a connection point between the fifth clamping diode (Dc20) and the fifth clamping capacitor (Cc20) and the second DC output terminal (2b) A fifth discharge diode (Dd20) connected via a common discharge resistance (R20 or R00) or with an internal resistance;
A sixth clamping diode (Dc30) having a cathode connected to the seventh connection point (J7);
A sixth clamping capacitor (Cc30) connected between the anode of the sixth clamping diode (Dc30) and the sixth connection point (J6);
Three-phase individual or two-phase common or three-phase between a connection point between the sixth clamping diode (Dc30) and the sixth clamping capacitor (Cc30) and the second DC output terminal (2b) A three-phase switching rectifier comprising: a sixth discharge diode (Dd30) connected via a common discharge resistor (R30 or R00) or with an internal resistance.
JP2003141049A 2003-05-19 2003-05-19 Three-phase switching rectifier device Pending JP2004343975A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003141049A JP2004343975A (en) 2003-05-19 2003-05-19 Three-phase switching rectifier device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003141049A JP2004343975A (en) 2003-05-19 2003-05-19 Three-phase switching rectifier device

Publications (1)

Publication Number Publication Date
JP2004343975A true JP2004343975A (en) 2004-12-02

Family

ID=33529569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003141049A Pending JP2004343975A (en) 2003-05-19 2003-05-19 Three-phase switching rectifier device

Country Status (1)

Country Link
JP (1) JP2004343975A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150909A1 (en) * 2009-06-26 2010-12-29 株式会社富士通ゼネラル Three-phase rectifier
JP2014516507A (en) * 2011-04-18 2014-07-10 ゼファ シャオ Electric vehicle PWM rectifier and inverter transformer pulse charging system
CN108688480A (en) * 2017-04-03 2018-10-23 维洛西门子新能源汽车法国简式股份公司 The three-phase or single-phase charger system of electric vehicle or mixed motor-car

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150909A1 (en) * 2009-06-26 2010-12-29 株式会社富士通ゼネラル Three-phase rectifier
CN102598497A (en) * 2009-06-26 2012-07-18 富士通将军股份有限公司 Three-phase rectifier
US8817505B2 (en) 2009-06-26 2014-08-26 Fujitsu General Limited Three-phase rectifier with bidirectional switches
CN102598497B (en) * 2009-06-26 2015-08-19 富士通将军股份有限公司 three-phase rectifier
JP2014516507A (en) * 2011-04-18 2014-07-10 ゼファ シャオ Electric vehicle PWM rectifier and inverter transformer pulse charging system
CN108688480A (en) * 2017-04-03 2018-10-23 维洛西门子新能源汽车法国简式股份公司 The three-phase or single-phase charger system of electric vehicle or mixed motor-car
JP2018183037A (en) * 2017-04-03 2018-11-15 ヴァレオ シーメンス イーオートモーティブ フランス エスアーエス Three-phase or single-phase electric charger system for electric vehicle or hybrid vehicle
JP7241467B2 (en) 2017-04-03 2023-03-17 ヴァレオ シーメンス イーオートモーティブ フランス エスアーエス Three-phase or single-phase charging system for electric or hybrid vehicles

Similar Documents

Publication Publication Date Title
US9748865B2 (en) Power conversion device and three-phase alternating current power supply device
Todorčević et al. A modulation strategy for wide voltage output in DAB-based DC–DC modular multilevel converter for DEAP wave energy conversion
JPH09322547A (en) Multi-level inverter
US9831676B2 (en) Power conversion device and three-phase AC power supply device
JPH09224376A (en) Power conversion method and power conversion device
Minibock et al. Novel concept for mains voltage proportional input current shaping of a VIENNA rectifier eliminating controller multipliers
JP2002142458A (en) Rectifier circuit and control method thereof
JP3324645B2 (en) AC-DC converter
JPH0622551A (en) Resonance-type dc-dc converter
JP4466798B2 (en) DC-DC converter
JP3203464B2 (en) AC power converter
US11463014B2 (en) Apparatus and method of operating matrix converter-based rectifier when one phase is disconnected or is short-circuited
JP4193033B2 (en) Three-phase switching rectifier
JP7379131B2 (en) power converter
KR20110135126A (en) Inrush current prevention device of cascade multilevel high voltage inverter
Jia et al. A bulk-capacitance reduction method using self-driven thyristor for AC-DC converters
JP2004343975A (en) Three-phase switching rectifier device
CN111262457B (en) Rectification circuits for electrical power supplies
JP4561945B2 (en) AC-DC converter
JP2001314081A (en) Ac-dc converter
JP7258614B2 (en) power converter
KR102391590B1 (en) power converter
JP4061480B2 (en) Three-phase switching rectifier
JP4150883B2 (en) Three-phase power converter
JP3377039B2 (en) Power conversion device and its control device