[go: up one dir, main page]

JP4061480B2 - Three-phase switching rectifier - Google Patents

Three-phase switching rectifier Download PDF

Info

Publication number
JP4061480B2
JP4061480B2 JP2002213033A JP2002213033A JP4061480B2 JP 4061480 B2 JP4061480 B2 JP 4061480B2 JP 2002213033 A JP2002213033 A JP 2002213033A JP 2002213033 A JP2002213033 A JP 2002213033A JP 4061480 B2 JP4061480 B2 JP 4061480B2
Authority
JP
Japan
Prior art keywords
connection point
diode
commutation
circuit
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002213033A
Other languages
Japanese (ja)
Other versions
JP2004056947A (en
Inventor
伸二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2002213033A priority Critical patent/JP4061480B2/en
Publication of JP2004056947A publication Critical patent/JP2004056947A/en
Application granted granted Critical
Publication of JP4061480B2 publication Critical patent/JP4061480B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、力率改善機能を有して三相交流電力を直流電力に変換する三相スイッチング整流装置に関する。
【０００２】
【従来の技術】
従来の代表的なスイッチング整流装置は、一般にＰＷＭ整流器とも呼ばれており、図１に示すように第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と第１及び第２の直流出力端子（２ａ、２ｂ）との間に第１、第２、第３、第４、第５及び第６のダイオードＤa 、Ｄb 、Ｄc 、Ｄd 、Ｄe 、Ｄf と第１、第２、第３、第４、第５及び第６のスイッチＱ11、Ｑ12、Ｑ13、Ｑ14、Ｑ15、Ｑ16とを接続することによって構成されている。第１〜第６のダイオードＤa 〜Ｄf はブリッジ接続され、第１〜第６のスイッチＱ11〜Ｑ16は第１〜第６のダイオードＤa 〜Ｄf にそれぞれ逆方向並列に接続されている。第１〜第６のダイオードＤa 〜Ｄf のブリッジ回路と第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃとの間には第１、第２及び第３のリアクトル即ちインダクタＬ1 、Ｌ2 、Ｌ3 が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ1 、Ｃ2 の直流回路が接続され、第１及び第２の分割用コンデンサＣ1 、Ｃ2 の相互接続点Ｊ1 はグランド即ち共通電位点に接続されている。第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線されたトランスを含むものであって、等価的に星形結線された第１、第２及び第３の相交流電源Ｅ1 、Ｅ2 、Ｅ3 で示すことができる。第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 は相互に１２０度の位相差を有して例えば５０Hzの正弦波交流電圧を発生するものであり、これ等の相互接続点Ｊo はグランドに接続されている。なお、三相３線式交流電源の場合には、接続点Ｊｏ、Ｊ1のグランドに対する接続は不要である。
【０００３】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの三相交流電圧は、第１〜第６のダイオードＤa 〜Ｄf で整流されると共に第１〜第６のスイッチＱ11〜Ｑ16で制御されて直流電圧に変換され、この直流電圧が第１及び第２の直流出力端子２ａ、２ｂ間に接続された負荷２に供給される。第１〜第６のスイッチＱ11〜Ｑ16は三相交流電圧の周波数よりも十分に高い周波数、例えば２０kHz でオン・オフされる。これにより、第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 を通して力率改善用の電流を流すことができる。例えば、第１の交流入力端子１ａの電流を入力方向に増加させる場合には、第２のスイッチＱ12のオン期間を長くし、逆に第１の交流入力端子１ａの電流を減少させる場合には第１のスイッチＱ11のオン期間を長くする。即ち、第１〜第６のスイッチＱ11〜Ｑ16のオン・オフ比率を制御することによって、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの電流を第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 の電圧と同相の正弦波電流にすることができる。
【０００４】
ところで、図１のスイッチング整流装置では、第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧をそれぞれＶc とした場合に第１〜第６のスイッチＱ11〜Ｑ16及び第１〜第６のダイオードＤa 〜Ｄf に２Ｖc の端子電圧が印加される。このため、第１〜第６のスイッチＱ11〜Ｑ16及び第１〜第６のダイオードＤa 〜Ｄf として比較的高価な高耐圧デバイスを使用しなければならず、スイッチング整流装置のコストが必然的に高くなった。
【０００５】
上記問題は図２に示すＶＩＥＮＮＡ整流器と呼ばれているＰＷＭスイッチング整流装置によって解決することができる。図２の回路において、図１の回路と共通する部分には同一の符号が付されている。図２のスイッチング整流装置は、図１の第１〜第６のスイッチＱ11〜Ｑ16及び第１〜第６のダイオードＤa 〜Ｄf の代りに、第１〜第３のスイッチＱ1 〜Ｑ3 と、第１〜第１８のダイオードＤ1 〜Ｄ18によって整流回路が構成されている。第１相の整流回路においては、第１及び第２のダイオードＤ1 、Ｄ2 の相互接続点Ｊ2 と第３及び第４のダイオードＤ3 ，Ｄ4 の相互接続点Ｊ3 との間に第１のスイッチＱ1 が接続されている。第１の交流入力端子１ａは第１のインダクタＬ1 を介して第１及び第４のダイオードＤ1 、Ｄ4 の相互接続点Ｐ1 に接続されている。第５及び第６のダイオードＤ5 、Ｄ6 の相互接続点は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の相互接続点Ｊ1 即ち中間電位点に接続されている。
【０００６】
図２の回路で、Ｅ1 ＞Ｅ2 ＞Ｅ3 であり且つ第１〜第３のスイッチＱ1 〜Ｑ3 がオンの期間にはＥ1−Ｌ1−Ｄ1−Ｑ1−Ｄ6−Ｄ17−Ｑ3−Ｄ16−Ｌ3−Ｅ3 、及びＥ2−Ｌ2−Ｄ7−Ｑ2−Ｄ12−Ｄ17−Ｑ3−Ｄ16−Ｌ3 −Ｅ3の経路に力率改善用の電流が流れる。Ｅ1 ＞Ｅ2 ＞Ｅ3 であり且つ第１〜第３のスイッチＱ1 〜Ｑ3 がオフの期間には、Ｅ1−Ｌ1 −Ｄ1−Ｄ2−Ｃ1の経路、Ｅ2−Ｌ2−Ｄ7−Ｄ8−Ｃ1の経路、Ｅ3−Ｃ2 −Ｄ15−Ｄ16−Ｌ3の経路で第１及び第２の分割用コンデンサＣ1 、Ｃ2 の充電電流が流れる。第１のスイッチＱ1 のオン期間には、第２及び第３の接続点Ｊ2 、Ｊ3 の電位がそれぞれグランドとなる。従って、第２及び第３のダイオードＤ2 、Ｄ3 には第１及び第２の分割用コンデンサＣ1 、Ｃ2の端子電圧Ｖc1、Ｖc2がそれぞれ印加される。第１のスイッチＱ1 のオフ期間には第１及び第２のダイオードＤ1 、Ｄ2 がオン状態になるので、接続点Ｊ2 、Ｐ1 の電位が＋Ｖc1となり、第３のダイオードＤ3 のアノードが−Ｖc2となる。第３及び第４のダイオードＤ3 、Ｄ4 の逆方向バイアス時の抵抗が互いに等しいとすれば、第３及び第４のダイオードＤ3 、Ｄ4 に｛＋Ｖc1−（−Ｖc2）｝／２の端子電圧がそれぞれ印加される。通常Ｖc1＝Ｖc2＝Ｖc であるから、第３及び第４のダイオードＤ3 、Ｄ4 にはＶc の端子電圧が印加される。この時、第１のスイッチＱ1 のコレクタ・エミッタ間の電圧は並列接続された第４のダイオードＤ4 の端子電圧Ｖc と同一である。従って、図２の第１〜第３のスイッチＱ1 〜Ｑ3 及び第１〜第１８のダイオードＤ1 〜Ｄ18のオフ時の端子電圧はいずれもＶcであり、図１の第１〜第６のスイッチＱ11〜Ｑ16及び第１〜第６のダイオードＤa 〜Ｄf のオフ時の端子電圧の約半分になる。このため、図２では比較的低コストの低耐圧スイッチＱ1〜Ｑ3 及びダイオードＤ1〜Ｄ18を使用することが可能になり、スイッチング整流装置のコストの低減を図ることができる。
【０００７】
【発明が解決しようとする課題】
ところで、図２の回路において、例えば第２のダイオードＤ2 が導通している状態で第１のスイッチＱ1 にターンオンさせるためのゲート信号を供給すると、第２のダイオードＤ2 が蓄積時間即ち逆回復時間の間導通を維持し、第１のスイッチＱ1 に第６のダイオードＤ6 を介して第１の分割用コンデンサＣ1 の端子電圧Ｖc1＝Ｖc が印加された状態でターンオンし、ターンオン時のスイッチング損失が大きくなり且つスイッチングサージが発生する。
【０００８】
そこで、本発明の目的は、図２の回路における第１、第２及び第３のスイッチＱ1、Ｑ2、Ｑ3のスイッチング損失及びスイッチングサージを低減することができる三相スイッチング整流装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施形態を示す図面の参照符号を伴なって説明する。但し、本願特許請求の範囲及びここでの本願発明の説明における参照符号は、本願発明の理解を助けるためのものであって、本願発明を限定するものではない。
本願請求項１に係る発明は、力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１の補助直流電源（Ｅａ）と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第１の転流回路（１０ａ）と、
第２の補助直流電源（Ｅｂ）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第２の転流回路（１０ｂ）と、
前記第２の接続点（Ｊ2）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第２の転流回路（１０ｂ）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の転流回路（１０ｂ）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第２の転流回路（１０ｂ）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置に係わるものである。
【００１０】
なお、請求項２及び第３に示すように、第１及び第２の補助直流電源（Ea、Eb）の代りに第１及び第２のトランス(T１、T2)を設けることができる。
また、請求項３に示すように第１及び第２のクランプ用ダイオ−ドD27、D28を設けることができる。
また、請求項４に示すように、各相独立に転流回路を設けることができる。
また、請求項５に示すように、前記第１、第２及び第３のスイッチ（Q1、Q2、Q3）を同時にタ−ンオンすることが望ましい。
【００１１】
【発明の効果】
本発明によれば、三相スイッチング整流装置の第１〜第３のスイッチ（Ｑ 1 、Ｑ 2 、Ｑ 3 ）の低耐圧化を達成することができ、且つ、第１〜第６のスナバコンデンサ（Ｃ11〜Ｃ16）、第１９〜第２４のダイオード（Ｄ19〜Ｄ24）、第１及び第２の転流用インダクタ（Ｌa 、Ｌb ）、第１及び第２の転流用スイッチ（Ｑa 、Ｑb ）、第１及び第２の補助直流電源（Ｅa 、Ｅb ）又はトランス（T1、T2）の追加によって第１〜第３のスイッチ（Ｑ1 〜Ｑ3 ）のソフトスイッチングが可能になり、スイッチング損失及びスイッチングサージを比較的簡単な回路で低減することができる。
【００１２】
【第１の実施形態】
次に、図３〜図９を参照して第１の実施形態の三相スイッチング整流装置を説明する。
【００１３】
図３に示す三相スイッチング整流装置は、図２の回路に本発明に従う３相一括のソフトスイッチング回路を付加したものである。図３に示す三相スイッチング整流装置の主回路は、図２の回路と同様に第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと、第１及び第２の直流出力端子２ａ、２ｂと、主インダクタ又は主リアクトルとも呼ぶことができる第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 と、第１及び第２の分割用コンデンサＣ1 、Ｃ2 と、第１〜第１８のダイオードＤ1 〜Ｄ18と、主スイッチとも呼ぶことができる第１〜第３のスイッチＱ1 〜Ｑ3 と、制御回路３とから成る。追加されたソフトスイッチング回路は、第１９〜第２４のダイオードＤ19〜Ｄ24と、第１〜第６のスナバコンデンサＣ11〜Ｃ16と、補助インダクタ又は補助リアクトルとも呼ぶことができる第１及び第２の転流用インダクタＬa 、Ｌb と、補助スイッチと呼ぶこともできる第１及び第２の転流用スイッチＱa 、Ｑb と、第１及び第２の補助直流電源Ｅa 、Ｅb とから成る。
なお、制御回路３に対して、第１、第２及び第３相の電流を検出するための第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃがライン５ａ、５ｂ、５ｃを介して接続され、且つ第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃが第１、第２及び第３の電圧検出ライン６ａ、６ｂ、６ｃを介して接続され、且つ第１の分割用コンデンサＣ1 の直流電圧検出回路７がライン７ａを介して接続されている。図３では図示を簡単にするためにライン５ａ、５ｂ、６ａ、６ｂ、７ａと制御回路３との間の接続、及び制御回路３の出力ライン８ａ、８ｂ、８ｃ、８ｄ、８ｅと第１〜第３のスイッチＱ1 〜Ｑ3 及び第１及び第２の転流用スイッチＱa 、Ｑb との間の接続が省略されている。
【００１４】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃは、例えば５０Hzの三相交流電源Ｅに接続されている。三相交流電源Ｅは、例えば星形結線された２次巻線を有するトランスを含む回路であって、図３では等価的に星形結線された第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 で示されている。第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 は互いに１２０度の位相差を有する正弦波から成る第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt を供給する。なお、第１、第２及び第３相交流電源Ｅ1 、Ｅ2 、Ｅ3 の共通接続点Ｊo はグランド即ち共通電位点に接続されている。
【００１５】
第１及び第２の直流出力端子２ａ、２ｂ間には負荷２が接続されている。また、第１及び第２の直流出力端子２ａ、２ｂ間には第１及び第２の分割用コンデンサＣ1 、Ｃ2 の直列回路が接続されている。同一容量の第１及び第２の分割用コンデンサＣ1 、Ｃ2 を相互に接続する第１の接続点Ｊ1 は中間電位点接続手段としての導体９によってグランド即ち共通電位点に接続されている。なお、三相３線式の交流電源の場合には、接続点Ｊｏ、Ｊ1のグランドへの接続は不要になる。第１及び第２の分割用コンデンサＣ1 、Ｃ2 は平滑用又は電源用コンデンサとも呼ぶことができるものであって比較的大きな容量を有し、負荷２に対する直流電源として機能する。
【００１６】
第１相の整流回路を構成するための第１及び第２のダイオードＤ1 、Ｄ2 の直列回路は、第１の交流入力端子１ａと第１の直流出力端子２ａとの間に第１のインダクタＬ1 を介して接続されている。第１及び第２のダイオードＤ1 、Ｄ2 の極性は、第１の交流入力端子１ａから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第１のインダクタＬ1 は第１の交流入力端子１ａと第１の整流入力端子Ｐ1 との間に接続されている。なお、第１の整流入力端子Ｐ1 は第１及び第４のダイオードＤ1 、Ｄ4 の相互接続点である。
【００１７】
第３及び第４のダイオードＤ3 、Ｄ4 の直列回路は第２の直流出力端子２ｂと第１の交流入力端子１ａとの間に第１のインダクタＬ1 を介して接続されている。第３及び第４のダイオードＤ3 、Ｄ4 の極性は、第２の直流出力端子２ｂから第１の交流入力端子１ａの方向に順方向電流が流れるように決定されている。即ち、第１相電源電圧Ｖr によって第１及び第２のダイオードＤ1 、Ｄ2 に順方向電圧が印加された時には、第３及び第４のダイオードＤ3 、Ｄ4 に逆方向電圧が印加される。
【００１８】
第５のダイオードＤ5 のアノードは第１の接続点Ｊ1 即ち中間電位点に接続され、そのカソードは第１及び第２のダイオードＤ1 、Ｄ2 を相互に接続する第２の接続点Ｊ2 に接続されている。
第６のダイオードＤ6 のアノードは第３及び第４のダイオードＤ3 、Ｄ4 を相互に接続する第３の接続点Ｊ3 に接続され、そのカソードは第１の接続点Ｊ1 即ち中間電位点に接続されている。
【００１９】
ＩＧＢＴで示されている第１のスイッチＱ1 は第２及び第３の接続点Ｊ2 、Ｊ3 間に接続されている。即ち、第１のスイッチＱ1 のコレクタは第２の接続点Ｊ2 に接続され、エミッタは第３の接続点Ｊ3 に接続されている。換言すれば、第１のスイッチＱ1 は第１、第４、第５及び第６のダイオードＤ1 、Ｄ4 、Ｄ5 、Ｄ6 から成るダイオードブリッジ回路の対の接続点Ｊ2 、Ｊ3 間に接続されている。
【００２０】
第１のスナバコンデンサＣ11は第５のダイオードＤ5 に並列に接続されている。第２のスナバコンデンサＣ12は第６のダイオードＤ6 に並列に接続されている。従って、第１及び第２のスナバコンデンサＣ11、Ｃ12の直列回路は第１のスイッチＱ1 に並列に接続されている。第１及び第２のスナバコンデンサＣ11、Ｃ12の容量は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の容量よりも十分に小さい。
【００２１】
第２相の整流回路を構成するための第７及び第８のダイオードＤ7 、Ｄ8 の直列回路は、第２の交流入力端子１ｂと第１の直流出力端子２ａとの間に第２のインダクタＬ2 を介して接続されている。第７及び第８のダイオードＤ7 、Ｄ8 の極性は、第２の交流入力端子１ｂから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第２のインダクタＬ2 は第２の交流入力端子１ｂと第２の整流入力端子Ｐ2 との間に接続されている。なお、第２の整流入力端子Ｐ2 は第７及び第１０のダイオードＤ7 、Ｄ10 の相互接続点である。
【００２２】
第９及び第１０のダイオードＤ9 、Ｄ10の直列回路は第２の直流出力端子２ｂと第２の交流入力端子１ｂとの間に第２のインダクタＬ2 を介して接続されている。第９及び第１０のダイオードＤ9 、Ｄ10の極性は、第２の直流出力端子２ｂから第２の交流入力端子１ｂの方向に順方向電流が流れるように決定されている。即ち、第２相電源電圧Ｖs によって第７及び第８のダイオードＤ7 、Ｄ8 に順方向電圧が印加された時には、第９及び第１０のダイオードＤ9 、Ｄ10に逆方向電圧が印加される。
【００２３】
第１１のダイオードＤ11のアノードは第１の接続点Ｊ1 即ち中間電位点に接続され、そのカソードは第７及び第８のダイオードＤ7 、Ｄ8 を相互に接続する第４の接続点Ｊ4 に接続されている。
第１２のダイオードＤ12のアノードは第９及び第１０のダイオードＤ9 、Ｄ10を相互に接続する第５の接続点Ｊ5 に接続され、そのカソードは第１の接続点Ｊ1 即ち中間電位点に接続されている。
【００２４】
ＩＧＢＴで示されている第２のスイッチＱ2 は第４及び第５の接続点Ｊ4 、Ｊ5 間に接続されている。即ち、第２のスイッチＱ2 のコレクタは第４の接続点Ｊ4 に接続され、エミッタは第５の接続点Ｊ5 に接続されている。換言すれば、第２のスイッチＱ2 は第７、第１０、第１１及び第１２のダイオードＤ7 、Ｄ10、Ｄ11、Ｄ12から成るダイオードブリッジ回路の対の接続点Ｊ4 、Ｊ5 間に接続されている。
【００２５】
第３のスナバコンデンサＣ13は第１１のダイオードＤ11に並列に接続されている。第４のスナバコンデンサＣ14は第１２のダイオードＤ12に並列に接続されている。従って、第３及び第４のスナバコンデンサＣ13、Ｃ14の直列回路は第２のスイッチＱ2 に並列に接続されている。第３及び第４のスナバコンデンサＣ13、Ｃ14の容量は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の容量よりも十分に小さい。
【００２６】
第３相の整流回路を構成するための第１３及び第１４のダイオードＤ13、Ｄ14の直列回路は、第３の交流入力端子１ｃと第１の直流出力端子２ａとの間に第３のインダクタＬ3 を介して接続されている。第１３及び第１４のダイオードＤ13、Ｄ14の極性は、第３の交流入力端子１ｃから第１の直流出力端子２ａに向って順方向電流が流れるように決定されている。第３のインダクタＬ3 は第３の交流入力端子１ｃと第３の整流入力端子Ｐ3 との間に接続されている。なお、第３の整流入力端子Ｐ3 は第１３及び第１６のダイオードＤ13、Ｄ16の相互接続点である。
【００２７】
第１５及び第１６のダイオードＤ15、Ｄ16の直列回路は第２の直流出力端子２ｂと第３の交流入力端子１ｃとの間に第３のインダクタＬ3 を介して接続されている。第１５及び第１６のダイオードＤ15、Ｄ16の極性は、第２の直流出力端子２ｂから第３の交流入力端子１ｃの方向に順方向電流が流れるように決定されている。即ち、第３相電源電圧Ｖt によって第１３及び第１４のダイオードＤ13、Ｄ14に順方向電圧が印加された時には、第１５及び第１６のダイオードＤ15、Ｄ16に逆方向電圧が印加される。
【００２８】
第１７のダイオードＤ17のアノードは第１の接続点Ｊ1 即ち中間電位点に接続され、そのカソードは第１３及び第１４のダイオードＤ13、Ｄ14を相互に接続する第６の接続点Ｊ6 に接続されている。
第１８のダイオードＤ18のアノードは第１５及び第１６のダイオードＤ15、Ｄ16を相互に接続する第７の接続点Ｊ7 に接続され、そのカソードは第１の接続点Ｊ1 即ち中間電位点に接続されている。
【００２９】
ＩＧＢＴで示されている第３のスイッチＱ3 は第６及び第７の接続点Ｊ6 、Ｊ7 間に接続されている。即ち、第３のスイッチＱ3 のコレクタは第６の接続点Ｊ6 に接続され、エミッタは第７の接続点Ｊ7 に接続されている。換言すれば、第３のスイッチＱ3 は第１３、第１６、第１７及び第１８のダイオードＤ13、Ｄ16、Ｄ17、Ｄ18から成るダイオードブリッジ回路の対の接続点Ｊ6 、Ｊ7 間に接続されている。
【００３０】
第５のスナバコンデンサＣ15は第１７のダイオードＤ17に並列に接続されている。第６のスナバコンデンサＣ16は第１８のダイオードＤ18に並列に接続されている。従って、第５及び第６のスナバコンデンサＣ15、Ｃ16の直列回路は第３のスイッチＱ3 に並列に接続されている。第５及び第６のスナバコンデンサＣ15、Ｃ16の容量は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の容量よりも十分に小さい。
【００３１】
第１の転流用インダクタＬa と第１の転流用スイッチＱa と第１の補助直流電源Ｅa との直列回路によって第１の転流回路１０ａが形成され、第２の転流用インダクタＬb と第２の転流用スイッチＱb と第２の補助直流電源Ｅb との直列回路によって第２の転流回路１０ｂが形成されている。
【００３２】
第１の転流回路１０ａの一端は中間電位の第１の接続点Ｊ1 に接続されている。第１の転流回路１０ａの他端は第１９、第２１及び第２３のダイオードＤ19、Ｄ21、Ｄ23を介して第２、第４、第６の接続点Ｊ2 、Ｊ4 、Ｊ6 にそれぞれ接続されている。第２の転流回路１０ｂの一端は中間電位の第１の接続点Ｊ1 に接続されている。第２の転流回路１０ｂの他端は第２０、第２２及び第２４のダイオードＤ20、Ｄ22、Ｄ24を介して第３、第５及び第７の接続点Ｊ3 、Ｊ5 、Ｊ7 にそれぞれ接続されている。第１９、第２１及び第２３のダイオードＤ19、Ｄ21、Ｄ23の極性は第２、第４及び第６の接続点Ｊ2 、Ｊ4 、Ｊ6 から第１の転流回路１０ａに向って順方向電流が流れるように決定されている。第２０、第２２及び第２４のダイオードＤ20、Ｄ22、Ｄ24の極性は第２の転流回路１０ｂから第３、第５及び第７の接続点Ｊ3、Ｊ5、Ｊ7に向って順方向電流が流れるように決定されている。
【００３３】
ＩＧＢＴで示されている第１及び第２の転流用スイッチＱa 、Ｑb は第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のターンオン時点の少し前からターンオン時点又はこれよりも少し後までの所定期間にオンになり、第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のソフトスイッチングに寄与する。第１及び第２の補助直流電源Ｅa 、Ｅbの電圧Ｖａ、Ｖｂの値は第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧Ｖc1、Ｖc2よりも低く設定され、好ましくはＶｃ1、Ｖｃ2の１／３〜２／３程度に設定されている。なお、実質的にＶｃ1＝Ｖｃ2、Ｖａ＝Ｖｂである。
【００３４】
第１及び第２の転流回路１０ａ、１０ｂは第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のソフトスイッチングに共用されている。従って、比較的簡単なソフトスイッチング回路で第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の全部のソフトスイッチングが達成される。
第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のターンオフ時のソフトスイッチングは、第１〜第６のスナバコンデンサＣ11〜Ｃ16が徐々に充電されることによって達成される。第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のターンオン時のソフトスイッチングは、ターンオン時点よりも前に第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の端子電圧を零にすることによって達成される。ソフトスイッチング動作の詳細は後述する。
【００３５】
図３の制御回路３は、次の３つの機能を有する。
（１） 第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃを通る第１、第２及び第３相電流Ｉr 、Ｉs 、Ｉt が図５（Ｃ）に概略的に示すように、図５（Ａ）の第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt に同期し且つ正弦波に近似するように第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン・オフ制御する第１の機能。
（２） 第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧Ｖc1、Ｖc2を一定に保つように第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン・オフ制御する第２の機能。
（３） 第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のソフトスイッチングを達成するように第１及び第２の転流用スイッチＱa 、Ｑb を制御する第３の機能。
【００３６】
図４は図３の制御回路３の詳細を示す。この制御回路３は上記第１、第２及び第３の機能を得るために、交流電圧検出回路１１と、第１の減算器１２と、基準電圧源１３と、第１の比例積分（ＰＩ）回路１４と、第１及び第２の乗算器１５、１６と、第２、第３、第４及び第５の減算器１７，１８、１９、２０と、第２及び第３の比例積分（ＰＩ）回路２１、２２と、スイッチ指令値演算回路２３と、鋸波発生器２４と、第１、第２及び第３の比較器２５、２６、２７と、転流制御信号形成回路２８とを有する。
【００３７】
交流電圧検出回路１１は、第１及び第２の電圧検出トランスＴr1、Ｔr2から成る。第１の電圧検出トランスＴr1の１次巻線Ｎ1は第１及び第２相電圧検出ライン６ａ、６ｂ間に接続され、第２の電圧検出トランスＴr2の１次巻線Ｎ1´は第２及び第３相電圧検出ライン６ｂ、６ｃ間に接続されている。従って、第１の電圧検出トランスＴr1の２次巻線Ｎ2からは第１及び第２相間の第１の線間電圧Ｖrsが得られ、第２の電圧検出トランスＴr2の２次巻線Ｎ2´からは第２及び第３相間の第２の線間電圧Ｖstが得られる。
第１及び第２の線間電圧Ｖrs、Ｖst、及び第３相と第１相との間の線間電圧Ｖtrは図５（Ｂ）に示されている。
【００３８】
第１の減算器１２は、直流電圧検出ライン７ａと基準電圧源１３とに接続されており、第１の分割用コンデンサＣ1 の端子電圧Ｖc1と基準電圧源１３の電圧Ｖref との差を示す信号を出力する。
なお、ここでは説明を簡単にするために図３の直流電圧検出回路７の入力及び出力の両方が同一のＶc1で示され且つ第１、第２及び第３の電流検出器４ａ、４ｂ、４ｃの入力及び出力の両方が同一のＩr 、Ｉs 、Ｉt で示されている。
【００３９】
第１の減算器１２に接続された第１の比例積分回路１４は、第１の減算器１２の出力を平滑及び増幅するものである。第１の比較積分回路１４からはＶref −Ｖc1＝Ｖdcで示すことができる直流出力制御指令値が得られる。なお、第１の減算器１２と第１の比例積分回路１４とを一体に形成することができる。また、第１の比例積分回路１４を省くこともできる。
【００４０】
第１の乗算器１５は第１の電圧検出トランスＴr1の２次巻線Ｎ2と第１の比例積分回路１４とに接続され、正弦波電圧から成る第１の線間電圧Ｖrsに直流出力制御指令値Ｖdcを乗算した出力Ｖrs1 を形成する。第２の乗算器１６は第２の電圧検出トランスＴr2の２次巻線Ｎ2´と第１の比例積分回路１４とに接続され、正弦波電圧から成る第２の線間電圧Ｖstに直流出力制御指令値Ｖdcを乗算した出力Ｖst1 を形成する。この実施形態では第１及び第２の乗算器１５、１６の出力Ｖrs1 、Ｖst1 の振幅がライン７ａの直流検出電圧Ｖc1に反比例的に変化する。
【００４１】
第２の減算器１７は第１及び第２の電流検出ライン５ａ、５ｂに接続され、Ｉr −Ｉs の演算によって第１及び第２相間の線間電流Ｉrsに相当する信号を形成する。第３の減算器１８は第２及び第３の電流検出ライン５ｂ、５ｃに接続され、Ｉs −Ｉt の演算によって第２及び第３相間の線間電流Ｉstに相当する信号を形成する。第２及び第３の減算器１７、１８の出力信号Ｉrs、Ｉstはスイッチング整流装置の正常動作時には正弦波又は近似正弦波電圧である。
【００４２】
第４の減算器１９は第１の乗算器１５と第２の減算器１７とに接続され、第１の乗算器１５の出力Ｖrs1 と第２の減算器１７の出力Ｉrsとの差を示す信号Ｖrs1 −Ｉrs＝Ｖrs2 を形成する。第５の減算器２０は第２の乗算器１６と第３の減算器１８とに接続され、第２の乗算器１６の出力Ｖst1 と第３の減算器１８の出力信号Ｉstとの差を示す信号Ｖst1 −Ｉst＝Ｖst2 を形成する。
【００４３】
第２の比例積分回路２１は第４の減算器１９に接続され、第４の減算器１９の出力Ｖrs2 を増幅及び平滑して第１の電圧指令値Ｖrs′を形成する。第３の比例積分回路２２は第５の減算器２０に接続され、第５の減算器２０の出力Ｖst2を増幅及び平滑して第２の電圧指令値Ｖst′を形成する。なお、第４の減算器１９と第２の比例積分回路２１とを一体化すること、第５の減算器２０と第３の比例積分回路２２とを一体化することができる。また、第２及び第３の比例積分回路２１、２２を省いてＶrs2 ＝Ｖrs′、Ｖst2 ＝Ｖst′とすることもできる。
【００４４】
第２及び第３の比例積分回路２１、２２に接続されたスイッチ指令値演算回路２３は、第１及び第２の電圧指令値Ｖrs′、Ｖst′に基づいて第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′を形成し、ライン２９、３０、３１に出力するものである。即ち、スイッチ指令値演算回路２３はまず、第１及び第２の電圧指令値Ｖrs′、Ｖst′に基づいて第３相と第１相との間の電圧指令値Ｖtr′を得るために次の演算を行う。
−Ｖrs′−Ｖst′＝Ｖtr′
次に、第１、第２及び第３の電圧指令値Ｖrs′、Ｖst′、Ｖtr′に基づいて次の演算を行う。
Ｖr ″＝（Ｖrs′−Ｖtr′）／√３
Ｖs ″＝（Ｖst′−Ｖrs′）／√３
Ｖt ″＝（Ｖtr′−Ｖst′）／√３
次に、上記演算結果Ｖr ″、Ｖs ″、Ｖt ″の絶対値を求めて図6に示す第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′を得る。
第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′は、第１、第２及び第３相電流Ｉr 、Ｉs 、Ｉt を第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt に同期させ且つ正弦波又は近似正弦波にするように第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン・オフするための情報と、第１の分割用コンデンサＣ1 の端子電圧Ｖc1を所定値に保つように第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン・オフするための情報とを含み、図５の第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt を全波整流した波形と同一の周期を有して図６に示すように正弦波の全波整流波形状に変化する。
なお、第１、第２及び第３相電源電圧Ｖｒ、Ｖｓ、Ｖｔを３相４線式で検出し、電圧検出回路１１、第２及び第３の減算器１７、１８を省き、且つスイッチ指令値演算回路２３における線間電圧から相電圧への変換を省くことができる。
【００４５】
鋸波発生器２４はＰＷＭ信号を形成するためのキャリアとして鋸波電圧Ｖcar を第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt の周波数（例えば５０Hz）よりも十分に高い繰返し周波数（例えば２０kHz ）で図６に概略的に示すように発生するものである。鋸波電圧Ｖcar は周期Ｔ1 を有して繰返して発生し、且つ第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′の最大振幅よりも大きな振幅を有する。
【００４６】
第１、第２及び第３の比較器２５、２６、２７は、スイッチ指令値演算回路２３の第１、第２及び第３の出力ライン２９、３０、３１と鋸波発生器２４に接続され、第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt をライン８ａ、８ｂ、８ｃに出力する。即ち、第１、第２及び第３の比較器２５、２６、２７は２値の出力を形成する周知のコンパレータであって、図６に示すように第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′と鋸波電圧Ｖcar とを比較し、図７に示すＰＷＭ信号から成る第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt を形成する。なお、図７に示す位相角は図６の位相角に対応している。
【００４７】
図８は図６及び図７のｔ1 〜ｔ4 及びこの近傍の状態を拡大して示す。図８（Ａ）〜（Ｄ）から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖr ´、Ｖs ′、Ｖt ′が鋸波電圧Ｖcar よりも高い時に第１、第２及び第３の比較器２５、２６、２７から高レベルの出力が得られ、逆に鋸波電圧Ｖcar よりも低い時に低レベル出力が得られる。
【００４８】
この実施形態とは逆に、第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′が直流出力電圧Ｖdcに比例するように第１、第４及び第５の減算器１２、１９、２０の２つの入力を設定することができる。この場合には、鋸波電圧Ｖcar が第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′よりも高くなった時に、第１、第２及び第３の比較器２５、２６、２７の出力が高レベルになるように、第１、第２及び第３の比較器２５、２６、２７の入力の極性を決定する。
【００４９】
転流制御信号形成回路２８は、図８（Ｇ）に示す転流制御信号Ｇa を形成するために第１及び第２の転流用比較器３２、３３と、第１及び第２の転流用基準電圧源３４、３５と、第１及び第２のトリガ回路３６、３７と、ＲＳフリップフロップ３８とを有している。第１の転流用比較器３２の正入力端子は鋸波発生器２４に接続され、この負入力端子は第１の転流用基準電圧源３４に接続されている。第１の転流用基準電圧源３４の基準電圧Ｖ1 は図８（Ａ）に示すように第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′よりも高く且つ鋸波電圧Ｖcar の最大値よりも低く設定されている。この結果、第１の転流用比較器３２から図８（Ｅ）に示すパルスＣＰ1 が得られる。第２の転流用比較器３３の負入力端子は鋸波発生器２４に接続され、この正入力端子は第２の転流用基準電圧源３５に接続されている。第２の転流用基準電圧源３５の基準電圧Ｖ2 は基準電圧Ｖ1 よりも低く設定され且つ図８（Ａ）に示すように鋸波電圧Ｖcar の下部を横切るように設定されている。この結果、第２の転流用比較器３３から図８（Ｆ）に示すパルスＣＰ2 が得られる。第１の転流用比較器３２とＲＳフリップフロップ３８のセット入力端子Ｓとの間に接続された第１のトリガ回路３６は図８（Ｅ）のパルスＣＰ1 の前縁を示すトリガパルスを形成し、ＲＳフリップフロップ３８をセットする。第２の転流用比較器３３とＲＳフリップフロップ３８のリセット入力端子Ｒとの間に接続された第２のトリガ回路３７は図８（Ｆ）に示すパルスＣＰ2 の後縁を示すトリガパルスを形成し、ＲＳフリップフロップ３８をリセットする。これにより、ＲＳフリップフロップ３８から図８（Ｇ）に示す転流制御信号Ｇa が得られる。この転流制御信号Ｇa はライン８ｄ、８ｅによって第１及び第２の転流用スイッチＱa 、Ｑb の制御端子の両方に供給される。図４におけるライン８ｄの転流制御信号Ｇ a 及びライン８ｅの転流制御信号Ｇｂは共にＲＳフリップフロップ３８の出力である。
【００５０】
次に、図３の三相スイッチング整流装置の動作を図８〜図２１を参照して説明する。なお、説明を簡略化するために、電流経路を図３の回路要素の参照符号のみで示す。
【００５１】
図８及び図９の波形及び図１０〜図２１の電流経路は、図５のｔ1、図６及び図７のｔ1 〜ｔ4 期間及びこの近傍の動作を説明するものである。この期間には図５のＶr 、Ｖs 、Ｖt はＶr ＞Ｖs ＞Ｖt の状態にあり、図６のＶr ′、Ｖs ′、Ｖt ′はＶt ′＞Ｖr ′＞Ｖs ′の状態にある。
【００５２】
図８のｔ0 〜ｔ1 期間には第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の全てがオン制御され、且つ第１及び第２の転流用スイッチＱa 、Ｑb がオフ制御されている。この結果、図１０に示す回路が形成され、第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 に電圧Ｖr 、Ｖs 、Ｖt が印加され、電流Ｉｒ、Ｉｓ、Ｉｔが流れる。即ち、Ｅ1−Ｌ1−Ｄ1−Ｑ1−Ｄ6−Ｊ1 −Ｄ17−Ｑ3−Ｄ16−Ｌ3−Ｅ3の経路、Ｅ2 −Ｌ2−Ｄ7−Ｑ2−Ｄ12−Ｊ1−Ｄ17−Ｑ3−Ｄ16−Ｌ3−Ｅ3の経路で電流Ｉｒ、Ｉｓ、Ｉｔが流れる。電流Ｉr 、Ｉs 、Ｉt のピーク値は電圧Ｖr 、Ｖs 、Ｖtの振幅に比例する。従って、第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 を流れる電流は力率改善及び波形改善に寄与する。負荷２には第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧Ｖc1、Ｖc2の和の電圧Ｖc1＋Ｖc2＝２Ｖｃが印加される。なお、図１０の動作期間には第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 がオンであるので、第１〜第６のスナバコンデンサＣ11〜Ｃ16の端子電圧は零である。
【００５３】
図８のｔ1 時点及び図９のｔ1 時点で第２のスイッチＱ2 がオフ制御状態に転換すると、図１０の状態から図１１の状態に遷移する。図１１において第１及び第３のインダクタＬ1 、Ｌ3 を通る電流は図１０と同様に流れるが、第２のインダクタＬ2 を通る電流Ｉs の経路が、Ｅ2 −Ｌ2 −Ｄ7 −Ｃ13−Ｊ1 に変化する。これにより、第３のスナバコンデンサＣ13の充電が徐々に進む。第３のスナバコンデンサＣ13は第１２のダイオードＤ12を介して第２のスイッチＱ2 に並列に接続されているので、第２のスイッチＱ2 の電圧Ｖq2が図９（Ｂ）に示すようにｔ1 時点の零から傾斜を有して立上り、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージ又はノイズが低減する。
【００５４】
図１１の状態で第３のスナバコンデンサＣ13の端子電圧が第１の分割用コンデンサＣ1 の端子電圧よりも高くなると、図１２に示すように第８のダイオードＤ8 が順バイアス状態となり、導通する。これにより、Ｅ2 −Ｌ2 −Ｄ7 −Ｄ8 −Ｃ1 の経路で第１の分割用コンデンサＣ1 の充電電流が流れる。第２のインダクタＬ2 には第２相電源電圧Ｖs と第１の分割用コンデンサＣ1 の端子電圧Ｖc1との差の電圧Ｖs −Ｖc1が印加され、この差の電圧は負の方向性を有しているので、第２のインダクタＬ2 の電流Ｉs は徐々に低下する。図１２の状態において第１及び第３のインダクタＬ1 、Ｌ3 には図１１の時と同一の経路で電流が流れる。
【００５５】
図８及び図９のｔ2 時点で第１のスイッチＱ1 がターンオフ制御されると、図１３に示すようにＥ1 −Ｌ1 −Ｄ1 −Ｃ11−Ｊ1 の経路で第１のスナバコンデンサＣ11の充電電流が流れる。これにより、第１のスナバコンデンサＣ11の端子電圧が徐々に高くなり、第１のスイッチＱ1 の端子電圧Ｖq1も図９（Ａ）に示すように零から傾斜を有して高くなり、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージ即ちノイズが低減する。図１３において第２及び第３のインダクタＬ2 、Ｌ3 には図１２と同一の経路で電流が流れる。
【００５６】
第１のスナバコンデンサＣ11の端子電圧が第１の分割用コンデンサＣ1 の端子電圧Ｖc1よりも高くなると、図１４に示すように第２のダイオードＤ2 が順バイアスされて導通し、Ｅ1 −Ｌ1 −Ｄ1−Ｄ2 −Ｃ1 の経路で第１の分割用コンデンサＣ1 の充電電流が流れる。図１４において第１のインダクタＬ1 には第１相電源電圧Ｖr と第１の分割用コンデンサＣ1 の端子電圧Ｖc1との差の電圧Ｖr −Ｖc1が印加される。この差の電圧は負の方向性を有するので、第１のインダクタＬ1 の電流は徐々に低下する。図１４において第２及び第３のインダクタＬ2 、Ｌ3 には図１３と同一経路で電流が流れる。
【００５７】
図８及び図９のｔ3 時点で第３のスイッチＱ3 をターンオフ制御すると、図１５に示すようにＪ1 −Ｃ16−Ｄ16−Ｌ3 −Ｅ3の経路で第６のスナバコンデンサＣ16の充電電流が流れる。これにより、第６のスナバコンデンサＣ16の端子電圧及び第３のスイッチＱ3 の端子電圧Ｖq3が図９（Ｃ）に示すように零から徐々に高くなり、ターンオフ時のソフトスイッチングが達成され、スイッチング損失及びスイッチングサージが低減する。
【００５８】
第６のスナバコンデンサＣ16の端子電圧が第２の分割用コンデンサＣ2 の端子電圧Ｖc2よりも高くなると、図１６に示すように第１５のダイオードＤ15が順バイアスされて導通し、Ｅ3 −Ｊ1 −Ｃ2 −Ｄ15−Ｄ16−Ｌ3 の経路で第３のインダクタＬ3 の電流Ｉt が流れる。図１６においては、第３相電源電圧Ｖt と第２の分割用コンデンサＣ2 の端子電圧Ｖc2との和の電圧Ｖt ＋Ｖc2が印加される。この和の電圧は第３のインダクタＬ3 に今迄印加されていた電圧と反対の向きを有するので、第３のインダクタＬ3 の電流Ｉt は徐々に減少する。
【００５９】
図８及び図９のｔ4 時点で第１及び第２の転流用スイッチＱa 、Ｑb をターンオン制御すると、図１７に示すように図１６の電流経路にＪ2 −Ｄ19−Ｌa −Ｑa −Ｅa −Ｊ1 の電流経路、Ｊ4 −Ｄ21−Ｌa −Ｑa −Ｅa −Ｊ1 の電流経路、及びＪ1 −Ｅb −Ｑb −Ｌb −Ｄ24−Ｊ7 の電流経路が付加される。第２及び第４の接続点Ｊ2 、Ｊ4 の電位は第２及び第８のダイオードＤ2 、Ｄ8 が導通している時は第１の分割用コンデンサＣ1 の端子電圧Ｖc1と見なすことができる。従って、図１７において第１の転流用インダクタＬa には第１の分割用コンデンサＣ1 の端子電圧Ｖc1と第１の補助直流電源Ｅa の電圧Ｖa との差Ｖc1−Ｖa が印加され、この第１の転流用インダクタＬa 及び第１の転流用スイッチＱa を流れる電流Ｉa は図９（Ｄ）に示すように零から傾斜を有して増大する。この結果、第１の転流用スイッチＱa のターンオン時の零電流スイッチングが達成され、スイッチング損失が抑制される。また、図１７において第７の接続点Ｊ7 の電位は第１５のダイオードＤ15が導通しているので、第２の分割用コンデンサＣ2 の端子電圧−Ｖc2と見なすことができる。このため、第２の転流用インダクタＬb には第２の分割用コンデンサＣ2 の端子電圧−Ｖc2と第２の補助直流電源Ｅb の電圧−Ｖb との差の電圧が印加され、この第２の転流用インダクタＬb 及び第２の転流用スイッチＱb を流れる電流Ｉb は図９（Ｅ）に示すように零から徐々に増大し、ターンオンが零電流スイッチングとなる。
【００６０】
第１の転流用インダクタＬa の電流が第１及び第２のインダクタＬ1 、Ｌ2 の電流Ｉr 、Ｉs の和を超え且つ第２の転流用インダクタＬb の電流が第３のインダクタＬ3 の電流Ｉt を超えると、図１８の状態に移行する。即ち、第１の転流用インダクタＬa の電流がＩr ＋Ｉs を超えると、第２及び第８のダイオードＤ2 、Ｄ8 が逆回復し、第２の転流用インダクタＬb の電流がＩt を超えると、第１５のダイオードＤ15が逆回復する。これと同時に、第１、第３及び第６のスナバコンデンサＣ11、Ｃ13、Ｃ16の第２、第８及び第１５のダイオードＤ2 、Ｄ8 、Ｄ15を通した第１及び第２の分割用コンデンサＣ1 、Ｃ2 によるクランプが解除され、Ｃ11−Ｄ19−Ｌa −Ｑa −Ｅa の共振回路、Ｃ13−Ｄ21−Ｌa −Ｑa −Ｅa の共振回路、Ｃ16−Ｅb −Ｑb −Ｌb −Ｄ24の共振回路が形成される。この結果、第１、第３及び第６のスナバコンデンサＣ11、Ｃ13、Ｃ16が放電し、これ等の端子電圧及び第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の端子電圧Ｖq1、Ｖq2、Ｖq3は図９（Ａ）（Ｂ）（Ｃ）のｔ4 ′から傾斜を有して低下し、ｔ4 ″時点で零になる。
【００６１】
第１、第３及び第６のスナバコンデンサＣ11、Ｃ13、Ｃ16の端子電圧が零になると、図１９の状態に移行する。即ち、第１、第３及び第６のスナバコンデンサＣ11、Ｃ13、Ｃ16の端子電圧が零になると、第２、第４及び第７の接続点Ｊ2 、Ｊ4 、Ｊ7 の電位が第１の接続点Ｊ1 の電位よりも低くなり、第５、第１１及び第１８のダイオードＤ5 、Ｄ11、Ｄ18が導通状態となる。図１９の状態では、第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の端子電圧Ｖq1、Ｖq2、Ｖq3が零に保たれている。そこで、図１９の状態で第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をターンオン制御する。
【００６２】
図２０は、図８及び図９のｔ5 時点で零電圧の第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 をオン制御した状態を示す。図９のｔ4 ″で第１、第３及び第６のスナバコンデンサＣ1 、Ｃ3 、Ｃ6 の端子電圧が零になった後には、第１の転流用インダクタＬa に第１の補助直流電源Ｅa の電圧Ｖa が印加され、第２の転流用インダクタＬb に第２の補助直流電源Ｅb の電圧Ｖb が印加されるので、第１及び第２の転流用インダクタＬa 、Ｌb を通る電流Ｉa 、Ｉb は図９（Ｄ）（Ｅ）に示すように徐々に減少する。図９のｔ5 ′で第１の転流用インダクタＬa の電流Ｉa が第１及び第２のインダクタＬ1 、Ｌ2 の電流Ｉr 、Ｉs の和（Ｉr ＋Ｉs ）以下になると、第５及び第１１のダイオードＤ5 、Ｄ11が逆バイアス状態となり、代って第１及び第２のスイッチＱ1 、Ｑ2 と第６及び第１２のダイオードＤ6 、Ｄ12とが順バイアス状態となり、図２１に示すように第１及び第２のスイッチＱ1 、Ｑ2 を通る電流Ｉq1、Ｉq2が図９（Ａ）（Ｂ）で点線で示すように流れ始める。また、第２の転流用インダクタＬb の電流Ｉb が第３のインダクタＬ3 の電流Ｉt 以下になると、第１８のダイオードＤ18が逆バイアス状態となり、代って第３のスイッチＱ3 と第１７のダイオードＤ17とが順バイアス状態となり、第３のスイッチＱ3 を通る電流Ｉq3が図９（Ｃ）で点線で示すように流れ始める。図２１は第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 に電流Ｉq1、Ｉq2、Ｉq が流れている状態を示す。
【００６３】
第１及び第２の転流用スイッチＱa 、Ｑb は、第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のターンオン時点ｔ5 又はこれよりも後の任意時点ｔ6 でオフ制御される。なお、第１及び第２の転流用スイッチＱa 、Ｑb のターンオフ時の零電流スイッチングを達成するために、第１及び第２の転流用スイッチＱa 、Ｑb のターンオフ時点は図９（Ｄ）（Ｅ）に示す電流Ｉa 、Ｉbが零になる時点又はこれよりも後であることが望ましく、また、第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の最も遅いターンオフ時点よりも前であることが望ましい。
【００６４】
第１及び第２の転流用スイッチＱa 、Ｑb のターンオフ後は図１０の状態に戻り、再び図１０〜図２１と同様な動作の繰返しが生じる。
図９〜図２１は、第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt の１周期中の一部の期間の動作を示しているが、他の期間においても同様な原理の動作が生じる。
【００６５】
第１の実施形態は次の効果を有する。
（１） 第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の零電圧スイッチング即ちソフトスイッチングが可能になり、スイッチング損失及びスイッチングサージ（ノイズ）を低減することができる。
（２） 第１及び第２の転流用スイッチＱa 、Ｑb を零電流スイッチングすることができ、ここでのスイッチング損失を低減することができる。
（３） 第１及び第２の転流回路１０ａ、１０ｂは３相で共用されているので、簡単な構成で第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 のソフトスイッチングを達成できる。
（４） 図２の回路と同様に第１、第２及び第３のスイッチＱ1 、Ｑ2 、Ｑ3 の低耐圧化を図ることができる。
【００６６】
【第２の実施形態】
図２２に示す第２の実施形態の三相スイッチング整流装置は、図３の第１及び第２の転流回路１０ａ、１０ｂを変形した第１及び第２の転流回路１０ａ′、１０ｂ′を設け、この他は図３と同一に形成したものである。従って、図２２において図３と実質的に同一部分には同一の符号を付してその説明を省略する。
【００６７】
図２２の第１及び第２の転流回路１０ａ′、１０ｂ′における第１及び第２のトランスＴ1 、Ｔ2 は図３の第１及び第２の補助直流電源Ｅ1 、Ｅ2 と同一の機能を有する。第１及び第２のトランスＴ1 、Ｔ2 の１次巻線Ｎ1ａ、Ｎ1ｂは第１及び第２の転流用インダクタＬa 、Ｌb 及び第１及び第２の転流用スイッチＱa 、Ｑb にそれぞれ直列に接続されている。第１及び第２のトランスＴ1 、Ｔ2 の２次巻線Ｎ2ａ、Ｎ２ｂは第２５及び第２６のダイオードＤ25、Ｄ26を介して第１及び第２の分割用コンデンサＣ1 、Ｃ2 に並列に接続されている。第１及び第２のトランスＴ1 、Ｔ2 の巻数比Ｎ1ａ ／Ｎ2ａ及びＮ1ｂ／Ｎ2ｂは１／３〜１／２の範囲に設定されている。
【００６８】
図２２の第１〜第３のスイッチＱ1 〜Ｑ3 、第１及び第２の転流用スイッチＱa 、Ｑb は図３のこれに対応するものと同様にオン・オフ制御される。第１の転流用スイッチＱa が導通し、第１の転流用インダクタＬa を介して第１のトランスＴ1 の１次巻線Ｎ1ａ に電流が流れると、第２５のダイオードＤ25を介して２次巻線Ｎ2ａに電流が流れる。この時、第１のトランスＴ1 の１次巻線Ｎ1ａと第１の転流用スイッチＱa との接続点の電位は、第１のトランスＴ1 の巻数比に応じて第１の分割用コンデンサＣ1 の端子電圧Ｖc1の１／３〜１／２の値になる。第２のトランスＴ2 の１次巻線Ｎ1ｂと第２の転流用スイッチＱb との接続点の電位も同様に第２の分割用コンデンサＣ2 の端子電圧Ｖc2の１／３〜１／２の値になる。この結果、第１及び第２のトランスＴ1 、Ｔ2 は図３の第１及び第２の補助直流電源Ｅ1 、Ｅ2 と同様に機能する。
【００６９】
図２２の第２の実施形態は図３の第１の実施形態と同一の効果を有する他に、所定の電圧を得るための電圧制御手段を伴なう補助直流電源Ｅ1 、Ｅ2 が不要になり、回路が簡単になるという効果、及びトランスＴ1 、Ｔ2 の巻数比の調整によって任意の電圧を容易に得ることができるという効果を有する。
【００７０】
【第３の実施形態】
図２３に示す第３の実施形態は、図２２の第１及び第２の転流回路１０ａ′、１０ｂ′を変形した第１及び第２の転流回路１０ａ″、１０ｂ″を設け、この他は図２２と同一に形成したものである。従って、図２３において図３及び図２２と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７１】
図２３の第１及び第２の転流回路１０ａ″、１０ｂ″は、クランプ用の第２７及び第２８のダイオードＤ27、Ｄ28を付加し、且つ第１及び第２のトランスＴ1 、Ｔ2 を第１及び第２の転流用インダクタＬa 、Ｌb と第１及び第２の転流用スイッチＱa 、Ｑb との間に配置した点で図２２の第１及び第２の転流回路１０ａ′、１０ｂ′と相違している。第１及び第２の転流用スイッチＱa 、Ｑb は各１次巻線Ｎ1ａ、Ｎ1ｂと第１の接続点Ｊ1 との間に接続されている。クランプ用の第２７のダイオードＤ27の一端（アノード）は第１のトランスＴ1 の１次巻線Ｎ1ａと第１の転流用スイッチＱa との接続点との間に接続され、その他端（カソード）は第１のトランスＴ1 の２次巻線Ｎ2ａと第１の分割用コンデンサＣ1 との接続点に接続されている。第２８のダイオードＤ28の一端（アノード）は第２のトランスＴ2 の２次巻線Ｎ2ｂと第２の分割用コンデンサＣ2 とに接続され、その他端（カソード）は第２のトランスＴ2 の１次巻線Ｎ1ｂと第２の転流用スイッチＱb との接続点に接続されている。
図２３のスイッチＱ1 〜Ｑ3 、Ｑa 、Ｑb は図３の回路のこれ等と同様に制御される。
【００７２】
図２３の第３の実施形態は、図２２の第２の実施形態と同一の効果を有する他に、第１及び第２の転流用スイッチＱa 、Ｑb の端子電圧を第２７及び第２８のダイオードＤ27、Ｄ28を介して第１及び第２の分割用コンデンサＣ1 、Ｃ2 の端子電圧にクランプし、過電圧の印加を防止するという効果を有する。
【００７３】
【第４の実施形態】
図２４に示す第４の実施形態は、図３の第１の実施形態の第１〜第６のスナバコンデンサＣ11〜Ｃ16の接続位置を変え、その他は図３と同一に形成したものである。従って、図２４において、図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７４】
図２４では第１、第２、第３、第４、第５及び第６のスナバコンデンサＣ11、Ｃ12、Ｃ13、Ｃ14、Ｃ15、Ｃ16が第２、第３、第８、第９、第１４及び第１５のダイオードＤ2 、Ｄ3 、Ｄ8 、Ｄ9 、Ｄ14、Ｄ15にそれぞれ並列に接続されている。図２４に示す第１〜第６のスナバコンデンサＣ11〜Ｃ16は、第１〜第３のスイッチＱ1 〜Ｑ3 のそれぞれのターンオフ時に徐々に充電され、零電圧スイッチングに寄与し、また、第１及び第２の転流用スイッチＱa 、Ｑb のオン制御によって第１〜第３のスイッチＱ1 〜Ｑ3 のターンオンの直前に放電を完了し、零電圧スイッチングに寄与する。従って、図２４の三相スイッチング整流装置は図３の第１の実施形態と同一の効果を有する。
【００７５】
【第５の実施形態】
図２５に示す第５の実施形態は、図３の第１の実施形態の第１〜第６のスナバコンデンサＣ11〜Ｃ16の接続位置を変え、その他は図３と同一に形成したものである。従って、図２５において、図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７６】
図２５では第１、第２、第３、第４、第５及び第６のスナバコンデンサＣ11、Ｃ12、Ｃ13、Ｃ14、Ｃ15、Ｃ16が第１、第４、第７、第１０、第１３及び第１６のダイオードＤ1 、Ｄ4 、Ｄ7 、Ｄ10、Ｄ13、Ｄ16にそれぞれ並列に接続されている。
【００７７】
第１〜第６のスナバコンデンサＣ11〜Ｃ16の接続位置を図２５に示すように変えても図３の回路と同一の効果を得ることができる。
【００７８】
なお、第１〜第６のスナバコンデンサＣ11〜Ｃ16の接続を例えば次のように変形することができる。
（１） 第１、第３及び第５のスナバコンデンサＣ11、Ｃ13、Ｃ15を図３と同一の位置に接続し、第２、第４及び第６のスナバコンデンサＣ12、Ｃ14、Ｃ16を図２５の位置に接続する。
（２） 上記（１）と逆に第１、第３及び第５のスナバコンデンサＣ11、Ｃ13、Ｃ15を図２５の位置に接続し、第２、第４及び第６のスナバコンデンサＣ12、Ｃ14、Ｃ16を図３の位置に接続する。
（３） 図３の第１〜第６のスナバコンデンサＣ11〜Ｃ16をそのままとして、図２５のスナバコンデンサＣ11〜Ｃ16に相当する第７〜第１２のスナバコンデンサを図３の回路に追加して接続する。
（４） 図３のスナバコンデンサＣ11〜Ｃ16に追加して図２４のスナバコンデンサＣ11〜Ｃ16に相当する第７〜第１２のスナバコンデンサを設ける。
（５） スナバコンデンサの接続形態を第１、第２及び第３相に応じて変える。例えば、第１相の第１及び第２のスナバコンデンサＣ11、Ｃ12を図３のように接続し、第２相の第３及び第４のスナバコンデンサＣ13、Ｃ14を図２４又は図２５のように接続する。
上述から明らかなようにスナバコンデンサＣ11〜Ｃ16を、第１〜第３のスイッチＱ1 〜Ｑ3 に等価的又は実質的に並列接続すれば本発明の目的を達成することができる。
【００７９】
【第６の実施形態】
第６の実施形態は第１の実施形態の図４に示す制御回路３の一部を図２６に示すように変形し、この他は第１の実施形態と同一に構成したものである。従って、第６の実施形態においても図３及び図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８０】
図２６のスイッチ指令値演算回路２３ａの入力側は図４と同一に形成されている。スイッチ指令値演算回路２３ａは絶対値から成る第１、第２及び第３のスイッチ制御指令値Ｖr ′、Ｖs ′、Ｖt ′を出力しないで、第１の実施形態で説明した絶対値にする前の値Ｖr ″、Ｖs ″、Ｖt ″を図２７に示すように出力する。また、図２６では正鋸波電圧発生器２４ａと負鋸波電圧発生器２４ｂとが設けられており、図２７に示す例えば２０kHz の正鋸波電圧＋Ｖcar と負鋸波電圧−Ｖcar とが選択回路２４ｃで選択されて第１、第２及び第３の比較器２５、２６、２７に送られる。選択回路２４ｃは、第１、第２及び第３相電源電圧Ｖr 、Ｖs 、Ｖt 又はこれに同期しているスイッチ指令値演算回路２３ａの出力ライン２９、３０、３１の第１、第２及び第３のスイッチ制御指令値Ｖr ″、Ｖs ″、Ｖt ″に基づいて、正鋸波電圧＋Ｖcar と負鋸波電圧−Ｖcar との選択期間を決定する。即ち、選択回路２４ｃは、第１、第２及び第３のスイッチ制御指令値Ｖr ″、Ｖs ″、Ｖt ″が正の値の時には正鋸波電圧＋Ｖcar を第１、第２及び第３の比較器２５、２６、２７に送り、第１、第２及び第３のスイッチ制御指令値Ｖr ″、Ｖs ″、Ｖt ″が負の値の時には負鋸波電圧−Ｖcar を第１、第２及び第３の比較器２５、２６、２７に送る。第１、第２及び第３の比較器２５、２６、２７からは図２８（Ａ）（Ｂ）（Ｃ）に示すように周期Ｔ1 を有してＰＷＭパルスから成る第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt が得られる。図２８の各制御信号は図７に示すものと実質的に同一である。従って、第６の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００８１】
【第７の実施形態】
第７の実施形態の三相スイッチング整流装置は、図２９及び図３０の制御を実行することができるように第６の実施形態の演算回路２３ａを変形し、この他は第１の実施形態と同一に構成したものである。従って、第７の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４及び図２６を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８２】
第７の実施形態では、図２９に示す第１、第２及び第３のスイッチ制御指令値Ｖr ＊ 、Ｖs ＊ 、Ｖt ＊ を図２６のスイッチ指令値演算回路２３ａに相当するもので形成し、これを第１、第２及び第３の比較器２５、２６、２７に送る。図２９の第１、第２及び第３のスイッチ制御指令値Ｖr ＊ 、Ｖs ＊ 、Ｖt ＊ は、次式で示される。
Ｖr ＊ ＝Ｖr ″−Ｖm
Ｖs ＊ ＝Ｖs ″−Ｖm
Ｖt ＊ ＝Ｖt ″−Ｖm
ここで、Ｖm は次式の値を有する。

Figure 0004061480
上記ＭＡＸ（Ｖr ″、Ｖs ″、Ｖt ″）はＶr ″、Ｖs ″、Ｖt ″の内の最大のものの値を示し、上記ＭＩＮ（Ｖr ″、Ｖs ″、Ｖt ″）はＶr ″、Ｖs ″、Ｖt ″の内の最小のものの値を示す。また、上記Ｖr ″、Ｖs ″、Ｖt ″は図２６の演算回路２３ａの同一の値を有する。
【００８３】
図２９の正鋸波電圧Ｖcar と負鋸波電圧−Ｖcar とは図２７に示すものと同一である。図２９から明らかなように、第１、第２及び第３のスイッチ制御指令値Ｖr ＊ 、Ｖs ＊ 、Ｖt ＊ は１８０度毎に６０度の休止期間を有している。従って、第１、第２及び第３の比較器２５、２６、２７からは図３０に示すように休止期間を有する第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt が得られる。
【００８４】
第７の実施形態は第１及び第６の実施形態と同一の効果を有する他に第１〜第３のスイッチＱ1 〜Ｑ3 のスイッチング回数が少なくなる分だけ効率が向上するという効果を有する。
【００８５】
【第８の実施形態】
第８の実施形態の三相スイッチング整流装置は、第１の実施形態のスイッチ指令値演算回路２３を変形し、この他は第１の実施形態と同一に構成したものである。従って、第８の実施形態の説明においては回路構成の図示を省略し、必要に応じて図３、図４を参照し、且つ第１の実施形態と共通する部分の説明を省略する。
【００８６】
第８の実施形態では図４のスイッチ指令値演算回路２３に相当するもので、図３１の第１、第２及び第３のスイッチ制御指令値Ｖr ＊＊、Ｖs ＊＊、Ｖt ＊＊を形成し、第１、第２及び第３の比較器２５、２６、２７で図３１に示す鋸波電圧Ｖcar と比較する。図３１の第１、第２及び第３のスイッチ制御指令値Ｖr ＊＊、Ｖs ＊＊、Ｖt ＊＊は図２９に示した第１、第２及び第３のスイッチ制御指令値Ｖr ＊ 、Ｖs ＊ 、Ｖt ＊ の絶対値に相当する。
【００８７】
第１、第２及び第３の比較器２５、２６、２７によって図３１の第１、第２及び第３のスイッチ制御指令値Ｖr ＊＊、Ｖs ＊＊、Ｖt ＊＊と鋸波電圧Ｖcar とを比較すると、図３２に示すように１８０度毎に６０度の休止期間を有するＰＷＭパルス列から成る第１、第２及び第３のスイッチ制御信号Ｇr 、Ｇs 、Ｇt が得られる。従って、第８の実施形態によって第７の実施形態と同一の効果を得ることができる。
【００８８】
【第９の実施形態】
第９の実施形態は第１〜第８の実施形態の転流制御信号形成回路２８を図３３に示す転流制御信号形成回路２８ａに変形し、この他は第１〜第８の実施形態と同様に形成したものである。図３３の変形された転流制御信号形成回路２８ａはタイマ４１とタイマとして機能するモノマルチバイブレータ即ちＭＭＶ４２とから成る。タイマ４１は鋸波発生器２４に接続され、鋸波電圧Ｖcar の発生開始時点から図８のｔ4 時点即ち転流制御信号Ｇa の発生開始時点までを計測し、ＭＭＶ４２のトリガパルスを発生する。ＭＭＶ４２はトリガパルスに応答して図８のｔ4 〜ｔ6 期間のパルスを転流制御信号Ｇa として出力する。
【００８９】
【第１０の実施形態】
次に、第１０の実施形態を図３４を参照して説明する。図３４の第１０の実施形態は、図３の第１及び第２の転流回路１０ａ、１０ｂを変形し、三相独立に第１、第2、第３、第４、第５及び第６の転流回路１０ａ1、１０ａ2、１０ａ3、１０ｂ1、１０ｂ2、１０ｂ3を設け、この他は図３と同一に構成したものである。従って、図３４において図３と共通する部分には同一の符号を付し、その説明を省略する。
【００９０】
図３４の第１、第２の、第３、第４、第５及び第６の転流回路１０ａ1、１０ａ2，１０ａ3、１０ｂ1、１０ｂ2、１０ｂ3は、第１〜第６の転流用インダクタＬa1、Ｌa2、Ｌa3、Ｌb1、Ｌb2、Ｌb3、及び第１〜第６の転流用スイッチＱa1、Ｑa2、Ｑa3、Ｑb1、Ｑb2、Ｑb3を有している。第１相の正側のインダクタＬa1とスイッチＱa1との直列回路は第１９のダイオードＤ19と第１の補助直流電源Ｅa との間に接続されている。第２相の正側インダクタＬa2とスイッチＱa2との直列回路は第２１のダイオードＤ21と第１の補助直流電源Ｅa との間に接続されている。第３相の正側インダクタＬa3とスイッチＱa3との直列回路は第２３のダイオードＤ23と第１の補助直流電源Ｅa との間に接続されている。第１相の負側のインダクタＬb1とスイッチＱb1との直列回路は第２０のダイオードＤ20と第２の補助直流電源Ｅb との間に接続されている。第２相の負側インダクタＬb2とスイッチＱb2との直列回路は第２２のダイオードＤ22と第２の補助直流電源Ｅb との間に接続されている。第３相の負側インダクタＬb3とスイッチＱb3との直列回路は第２４のダイオードＤ24と第２の補助直流電源Ｅb との間に接続されている。
【００９１】
第１、第２及び第３相の正側転流用スイッチＱa1、Ｑa2、Ｑa3と第１、第２及び第３相の負側転流用スイッチＱb1、Ｑb2、Ｑb3は、図８（Ｇ）に示す転流制御信号Ｇa によって同時にオン・オフ制御される。これにより、図３４の回路によっても図３の回路と同一の効果が得られる。
なお、第１、第２及び第３相の正側転流用スイッチＱa1、Ｑa2、Ｑa3及び負側転流用スイッチＱb1、Ｑb2、Ｑb3をオン・オフ制御するために独立に第１、第２及び第３相転流制御信号形成回路を設けることができる。また、第１の実施形態では、第１〜第３のスイッチＱ1 〜Ｑ3 が同時にターンオンされているが、図３４の実施形態の場合には第１〜第３のスイッチＱ1 〜Ｑ3 のターンオン時点を互いに相違させ、各相のスイッチＱ1 〜Ｑ3 のターンオン時点の少し前に図３４の各相の転流用スイッチＱa1〜Ｑa3、Ｑb1〜Ｑb3をオン制御し、ターンオン時点又はその後にオフ制御することができる。
【００９２】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） スイッチＱ1 〜Ｑ3 、Ｑa 、Ｑb をＩＧＢＴ以外のＦＥＴ、トランジスタ等の制御可能な半導体スイッチとすることができる。
（２） 第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 は電力伝送系統のインピーダンス又はインダクタンスであってもよい。
（３） 図２２及び図２３のトランスＴ1 、Ｔ2 を含む転流回路を第４〜第９の実施形態の三相スイッチング整流装置に適用することができる。
（４） 第６、第７、第８及び第９の実施形態の制御回路の技術を第２〜第５及び第１０の実施形態の三相スイッチング整流装置にも適用することができる。
（５） 図３、図２４、図２５及び図３４の第１及び第２の補助直流電源Ｅa 、Ｅb は安定化直流電源回路で構成されているが、蓄電池とすることもできる。
（６） 図４において電圧検出回路１１を制御回路３の外に設けることができる。
（７） 制御回路３の一部をディジタル回路にすることができる。
（８） 交流電源Ｅを三相３線式として接続点Ｊｏ、Ｊ1のグランドに対する接続を省くことができる。この場合には第１及び第２の分割用コンデンサＣ1、Ｃ2が第１、第２、第３、第４、第７、第８、第９、第１０、第１３、第１４、第１５及び第１６のダイオ−ドＤ1、Ｄ2、Ｄ3、Ｄ4、Ｄ7、Ｄ8、Ｄ9、Ｄ10、Ｄ13、Ｄ14、Ｄ15、Ｄ16を介して充電される。
【図面の簡単な説明】
【図１】従来の三相スイッチング整流装置を示す回路図である。
【図２】別の従来の三相スイッチング整流装置を示す回路図である。
【図３】本発明の第１の実施形態の三相スイッチング整流装置を示す回路図である。
【図４】図３の制御回路を詳しく示す回路図である。
【図５】図３の各部の状態を示す波形図である。
【図６】図４の比較器の入力の１周期分を示す波形図である。
【図７】図４の比較器の出力を示す波形図である。
【図８】図４の各部の状態を示す波形図である。
【図９】図３の各部の状態を示す波形図である。
【図１０】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１１】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１２】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１３】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１４】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１５】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１６】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１７】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１８】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図１９】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２０】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２１】図３の三相スイッチング整流装置の動作遷移を説明するための回路図である。
【図２２】本発明の第２の実施形態の三相スイッチング整流装置を示す回路図である。
【図２３】本発明の第３の実施形態の三相スイッチング整流装置を示す回路図である。
【図２４】本発明の第４の実施形態の三相スイッチング整流装置を示す回路図である。
【図２５】本発明の第５の実施形態の三相スイッチング整流装置を示す回路図である。
【図２６】本発明の第６の実施形態の制御回路の一部を示す回路図である。
【図２７】図２６の比較器の入力を示す波形図である。
【図２８】図２６の比較器の出力を示す波形図である。
【図２９】本発明の第７の実施形態の制御回路における比較器の入力を図２７と同様に示す波形図である。
【図３０】図２９の比較器の入力に対応する比較器の出力を示す波形図である。
【図３１】本発明の第８の実施形態の制御回路における比較器の入力を図６と同様に示す波形図である。
【図３２】図３１の比較器入力に対応する比較器出力を示す波形図である。
【図３３】本発明の第９の実施形態の制御回路の一部を示す回路図である。
【図３４】本発明の第１０の実施形態の三相スイッチング整流装置を示す回路図である。
【符号の説明】
Ｑ1 、Ｑ2 、Ｑ3 第１、第２及び第３のスイッチ
Ｑa 、Ｑb 第１及び第２の転流用スイッチ
Ｄ1 〜Ｄ24 第１〜第２４のダイオード
Ｃ1 、Ｃ2 第１及び第２の分割用コンデンサ
Ｃ11〜Ｃ16 第１〜第６のスナバコンデンサ
Ｌ1 、Ｌ2 、Ｌ3 第１、第２及び第３のインダクタ
Ｌa 、Ｌb 第１及び第２の転流用インダクタ
Ｅa 、Ｅb 第１及び第２の補助直流電源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a three-phase switching rectifier that has a power factor improving function and converts three-phase AC power into DC power.
[0002]
[Prior art]
A conventional typical switching rectifier is generally called a PWM rectifier. As shown in FIG. 1, the first, second, and third AC input terminals (1a, 1b, 1c) and the first and second The first, second, third, fourth, fifth and sixth diodes Da, Db, Dc, Dd, De, Df and the first, second, The third, fourth, fifth and sixth switches Q11, Q12, Q13, Q14, Q15 and Q16 are connected to each other. The first to sixth diodes Da to Df are bridge-connected, and the first to sixth switches Q11 to Q16 are connected in reverse direction parallel to the first to sixth diodes Da to Df, respectively. Between the bridge circuit of the first to sixth diodes Da to Df and the first, second and third AC input terminals 1a, 1b and 1c, first, second and third reactors or inductors L1, L2 and L3 are connected. Further, a DC circuit of first and second dividing capacitors C1 and C2 is connected between the first and second DC output terminals 2a and 2b, and the first and second dividing capacitors C1 and C2 are connected to each other. The connection point J1 is connected to the ground, that is, the common potential point. The first, second and third AC input terminals 1a, 1b and 1c are connected to a three-phase AC power source E. The three-phase AC power source E includes, for example, a star-connected transformer, and is represented by first, second and third phase AC power sources E1, E2 and E3 which are equivalently star-connected. it can. The first, second and third phase AC power supplies E1, E2 and E3 generate a sinusoidal AC voltage of, for example, 50 Hz with a phase difference of 120 degrees from each other. Connected to ground. In the case of a three-phase three-wire AC power source, connection of the connection points Jo and J1 to the ground is unnecessary.
[0003]
The three-phase AC voltages of the first, second and third AC input terminals 1a, 1b and 1c are rectified by the first to sixth diodes Da to Df and also to the first to sixth switches Q11 to Q16. It is controlled and converted into a DC voltage, and this DC voltage is supplied to the load 2 connected between the first and second DC output terminals 2a, 2b. The first to sixth switches Q11 to Q16 are turned on / off at a frequency sufficiently higher than the frequency of the three-phase AC voltage, for example, 20 kHz. As a result, a power factor improving current can flow through the first, second, and third inductors L1, L2, and L3. For example, when the current of the first AC input terminal 1a is increased in the input direction, the ON period of the second switch Q12 is lengthened, and conversely, when the current of the first AC input terminal 1a is decreased. The ON period of the first switch Q11 is lengthened. That is, by controlling the on / off ratio of the first to sixth switches Q11 to Q16, the currents of the first, second and third AC input terminals 1a, 1b and 1c are changed to the first, second and second. A sinusoidal current in phase with the voltages of the three-phase AC power sources E1, E2, and E3 can be obtained.
[0004]
In the switching rectifier of FIG. 1, the first to sixth switches Q11 to Q16 and the first to sixth diodes are used when the terminal voltages of the first and second dividing capacitors C1 and C2 are Vc. A terminal voltage of 2 Vc is applied to Da to Df. For this reason, relatively expensive high voltage devices must be used as the first to sixth switches Q11 to Q16 and the first to sixth diodes Da to Df, and the cost of the switching rectifier is inevitably high. became.
[0005]
The above problem can be solved by a PWM switching rectifier called a VIENNA rectifier shown in FIG. In the circuit of FIG. 2, the same reference numerals are given to portions common to the circuit of FIG. 1. The switching rectifier of FIG. 2 includes first to third switches Q1 to Q3, first switches instead of the first to sixth switches Q11 to Q16 and the first to sixth diodes Da to Df of FIG. A rectifier circuit is constituted by the eighteenth diodes D1 to D18. In the first phase rectifier circuit, the first switch Q1 is provided between the interconnection point J2 of the first and second diodes D1 and D2 and the interconnection point J3 of the third and fourth diodes D3 and D4. It is connected. The first AC input terminal 1a is connected to the interconnection point P1 of the first and fourth diodes D1 and D4 via the first inductor L1. The interconnection point of the fifth and sixth diodes D5 and D6 is connected to the interconnection point J1 of the first and second dividing capacitors C1 and C2, that is, the intermediate potential point.
[0006]
In the circuit of FIG. 2, E1-L1-D1-Q1-D6-D17-Q3-D16-L3-E3 during the period when E1> E2> E3 and the first to third switches Q1-Q3 are on. And a current for improving the power factor flows through the path E2-L2-D7-Q2-D12-D17-Q3-D16-L3-E3. During the period when E1> E2> E3 and the first to third switches Q1 to Q3 are off, the path E1-L1-D1-D2-C1, the path E2-L2-D7-D8-C1, E3 The charging currents of the first and second dividing capacitors C1 and C2 flow through the path of -C2-D15-D16-L3. During the ON period of the first switch Q1, the potentials of the second and third connection points J2 and J3 are grounded. Accordingly, the terminal voltages Vc1 and Vc2 of the first and second dividing capacitors C1 and C2 are applied to the second and third diodes D2 and D3, respectively. Since the first and second diodes D1 and D2 are in the ON state during the OFF period of the first switch Q1, the potential at the connection point J2 and P1 becomes + Vc1, and the anode of the third diode D3 becomes -Vc2. . If the resistances of the third and fourth diodes D3 and D4 in reverse bias are equal to each other, the terminal voltage of {+ Vc1 − (− Vc2)} / 2 is applied to the third and fourth diodes D3 and D4, respectively. Applied. Since normally Vc1 = Vc2 = Vc, the terminal voltage of Vc is applied to the third and fourth diodes D3 and D4. At this time, the collector-emitter voltage of the first switch Q1 is the same as the terminal voltage Vc of the fourth diode D4 connected in parallel. Therefore, the terminal voltages when the first to third switches Q1 to Q3 and the first to eighteenth diodes D1 to D18 of FIG. 2 are off are all Vc, and the first to sixth switches Q11 of FIG. .About.Q16 and the first to sixth diodes Da to Df are about half of the terminal voltage when OFF. For this reason, in FIG. 2, it becomes possible to use the low breakdown voltage switches Q1 to Q3 and the diodes D1 to D18, which are relatively low cost, and the cost of the switching rectifier can be reduced.
[0007]
[Problems to be solved by the invention]
  In the circuit of FIG. 2, for example, when a gate signal for turning on the first switch Q1 is supplied in a state where the second diode D2 is conductive, the second diode D2 has an accumulation time, that is, a reverse recovery time. The first switch Q1 is connected to the first switch Q1 via the sixth diode D6.For divisionWhen the terminal voltage Vc1 = Vc of the capacitor C1 is applied, the turn-on is performed, the switching loss at the turn-on is increased, and a switching surge is generated.
[0008]
Accordingly, an object of the present invention is to provide a three-phase switching rectifier capable of reducing the switching loss and switching surge of the first, second and third switches Q1, Q2 and Q3 in the circuit of FIG. is there.
[0009]
[Means for Solving the Problems]
To solve the above problems and achieve the above object, the present invention will be described with reference numerals in the drawings showing the embodiments. However, the reference numerals in the claims of the present application and the description of the present invention here are for helping the understanding of the present invention, and do not limit the present invention.
The invention according to claim 1 of the present application is a three-phase switching rectifier for converting a three-phase AC voltage into a DC voltage having a power factor improving function,
First, second and third AC input terminals (1a, 1b, 1c) for inputting the three-phase AC voltage;
First and second DC output terminals (2a, 2b) for supplying a DC voltage to the load (2);
The first connected between the first and second DC output terminals (2a, 2b) to divide the voltage between the first and second DC output terminals (2a, 2b) to obtain an intermediate potential. And a second dividing capacitor (C1, C2);
Connected between the first AC input terminal (1a) and the first DC output terminal (2a) and from the first AC input terminal (1a) to the first DC output terminal (2a). A series circuit of first and second diodes (D1, D2) having a forward polarity toward
Connected between the first AC input terminal (1a) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the first AC input terminal (1a). A series circuit of third and fourth diodes (D3, D4) having polarities in the forward direction;
A first connection point (J1) for connecting the first and second dividing capacitors (C1, C2) to each other and a first connection point (J1, D2) for connecting the first and second diodes (D1, D2) to each other. A fifth diode having a polarity which is connected between the first connection point (J1) and the forward connection direction from the first connection point (J1) to the second connection point (J2). -Do (D5),
The third connection is connected between the third connection point (J3) connecting the third and fourth diodes (D3, D4) to each other and the first connection point (J1). A sixth diode (D6) having a forward polarity from the point (J3) toward the first connection point (J1);
A first switch (Q1) connected between the second connection point (J2) and the third connection point (J3);
Connected between the second AC input terminal (1b) and the first DC output terminal (2a) and from the second AC input terminal (1b) to the first DC output terminal (2a). A series circuit of seventh and eighth diodes (D7, D8) having polarities in the forward direction;
Connected between the second AC input terminal (1b) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the second AC input terminal (1b). A series circuit of ninth and tenth diodes (D9, D10) having polarities in the forward direction;
Connected between the fourth connection point (J4) connecting the seventh and eighth diodes (D7, D8) to each other and the first connection point (J1), and the first connection. An eleventh diode (D11) having a forward polarity from the point (J1) to the fourth connection point (J4);
The fifth connection is connected between the fifth connection point (J5) connecting the ninth and tenth diodes (D9, D10) to each other and the first connection point (J1). A twelfth diode (D12) having a forward polarity from the point (J5) to the first connection point (J1);
A second switch (Q2) connected between the fourth connection point (J4) and the fifth connection point (J5);
Connected between the third AC input terminal (1c) and the first DC output terminal (2a) and from the third AC input terminal (1c) to the first DC output terminal (2a). A series circuit of thirteenth and fourteenth diodes (D13, D14) having a polarity which is forwardly directed;
Connected between the third AC input terminal (1c) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the third AC input terminal (1c). A series circuit of fifteenth and sixteenth diodes (D15, D16) having a forward polarity;
The first connection is connected between the sixth connection point (J6) and the first connection point (J1) for connecting the first 3rd and the 14th diodes (D13, D14) to each other. A seventeenth diode (D17) having a polarity in a forward direction from the point (J1) toward the sixth connection point (J6);
The seventh connection is connected between the seventh connection point (J7) and the first connection point (J1) connecting the fifteenth and sixteenth diodes (D15, D16) to each other. An eighteenth diode (D18) having a polarity in a forward direction from the point (J7) toward the first connection point (J1);
A third switch (Q3) connected between the sixth connection point (J6) and the seventh connection point (J7);
In a three-phase switching rectifier comprising:
A first snubber capacitor (C11) connected in parallel to the first diode (D1) or the second diode (D2) or the fifth diode (D5);
A second snubber capacitor (C12) connected in parallel to the third diode (D3) or the fourth diode (D4) or the sixth diode (D6);
A third snubber capacitor (C13) connected in parallel to the seventh diode (D7) or the eighth diode (D8) or the eleventh diode (D11);
A fourth snubber capacitor (C14) connected in parallel to the ninth diode (D9), the tenth diode (D10) or the twelfth diode (D12);
A fifth snubber capacitor (C15) connected in parallel to the thirteenth diode (D13), the fourteenth diode (D14) or the seventeenth diode (D17);
A sixth snubber capacitor (C16) connected in parallel to the fifteenth diode (D15) or the sixteenth diode (D16) or the eighteenth diode (D18);
A series circuit of a first auxiliary DC power source (Ea), a first commutation switch (Qa), and a first commutation inductor (La), and one end of the series circuit is connected to the first connection point (J1 A first commutation circuit (10a) connected to
The series circuit includes a second auxiliary DC power source (Eb), a second commutation switch (Qb), and a second commutation inductor (Lb), and one end of the series circuit is connected to the first connection point (J1 A second commutation circuit (10b) connected to
The first commutation circuit (10a) is connected between the second connection point (J2) and the other end of the first commutation circuit (10a) and from the second connection point (J2). A nineteenth diode (D19) having a forward polarity toward
Connected between the other end of the second commutation circuit (10b) and the third connection point (J3) and from the second commutation circuit (10b) to the third connection point (J3). A twentieth diode (D20) having a forward polarity toward
Connected between the fourth connection point (J4) and the other end of the first commutation circuit (10a) and from the fourth connection point (J4) to the first commutation circuit (10a). A twenty-first diode (D21) having a forward polarity toward
Connected between the other end of the second commutation circuit (10b) and the fifth connection point (J5) and from the second commutation circuit (10b) to the fifth connection point (J5). A twenty-second diode (D22) having a forward polarity toward
Connected between the sixth connection point (J6) and the other end of the first commutation circuit (10a) and from the sixth connection point (J6) to the first commutation circuit (10a). A twenty-third diode (D23) having a forward polarity toward
Connected between the other end of the second commutation circuit (10b) and the seventh connection point (J7) and from the second commutation circuit (10b) to the seventh connection point (J7) A 24th diode (D24) having a forward polarity toward
A function for on / off control of the first, second and third switches (Q1, Q2, Q3) at a repetition frequency higher than the frequency of the three-phase AC voltage, and the first and second commutation switches; (Qa, Qb) from the turn-on time to the turn-on time or from the turn-on time to the predetermined time after the turn-on time of the first, second and third switches (Q1, Q2, Q3). A control circuit (3) having a function of ON-control during the period;
The present invention relates to a three-phase switching rectifier.
[0010]
As shown in claims 2 and 3, first and second transformers (T1, T2) can be provided in place of the first and second auxiliary DC power supplies (Ea, Eb).
Further, as shown in claim 3, first and second clamping diodes D27 and D28 can be provided.
Moreover, as shown in Claim 4, a commutation circuit can be provided for each phase independently.
According to a fifth aspect of the present invention, it is desirable to turn on the first, second and third switches (Q1, Q2, Q3) simultaneously.
[0011]
【The invention's effect】
  According to the present invention,First to third switches (Q 1 , Q 2 , Q Three ) Can be achieved, and, First to sixth snubber capacitors (C11 to C16), 19th to 24th diodes (D19 to D24), first and second commutation inductors (La and Lb), first and second commutators Soft switching of the first to third switches (Q1 to Q3) is possible by adding diversion switches (Qa, Qb), first and second auxiliary DC power supplies (Ea, Eb) or transformers (T1, T2) Thus, switching loss and switching surge can be reduced with a relatively simple circuit.
[0012]
[First Embodiment]
Next, the three-phase switching rectifier according to the first embodiment will be described with reference to FIGS.
[0013]
The three-phase switching rectifier shown in FIG. 3 is obtained by adding a three-phase soft switching circuit according to the present invention to the circuit of FIG. The main circuit of the three-phase switching rectifier shown in FIG. 3 is similar to the circuit of FIG. 2 in that the first, second and third AC input terminals 1a, 1b and 1c and the first and second DC output terminals 2a. 2b, first, second and third inductors L1, L2, L3, which can also be called main inductors or main reactors, first and second dividing capacitors C1, C2, and first to eighteenth capacitors. Diodes D1 to D18, first to third switches Q1 to Q3, which can also be called main switches, and a control circuit 3. The added soft switching circuit includes 19th to 24th diodes D19 to D24, 1st to 6th snubber capacitors C11 to C16, and first and second inverters that can also be called auxiliary inductors or auxiliary reactors. It consists of diverting inductors La and Lb, first and second commutation switches Qa and Qb, which can also be called auxiliary switches, and first and second auxiliary DC power supplies Ea and Eb.
For the control circuit 3, the first, second and third current detectors 4a, 4b and 4c for detecting the first, second and third phase currents are connected to the lines 5a, 5b and 5c. And the first, second and third AC input terminals 1a, 1b and 1c are connected via the first, second and third voltage detection lines 6a, 6b and 6c, and the first A DC voltage detecting circuit 7 of the dividing capacitor C1 is connected via a line 7a. In FIG. 3, for the sake of simplicity of illustration, the connection between the lines 5a, 5b, 6a, 6b, 7a and the control circuit 3, and the output lines 8a, 8b, 8c, 8d, 8e of the control circuit 3 and the first to first The connection between the third switches Q1 to Q3 and the first and second commutation switches Qa and Qb is omitted.
[0014]
The first, second and third AC input terminals 1a, 1b and 1c are connected to a three-phase AC power source E of 50 Hz, for example. The three-phase AC power source E is, for example, a circuit including a transformer having a secondary winding connected in a star shape. In FIG. 3, the first, second and third phase AC power sources E1 equivalently star-connected. , E2 and E3. The first, second and third phase AC power supplies E1, E2 and E3 supply first, second and third phase power supply voltages Vr, Vs and Vt which are sine waves having a phase difference of 120 degrees. The common connection point Jo of the first, second and third phase AC power supplies E1, E2 and E3 is connected to the ground, that is, the common potential point.
[0015]
A load 2 is connected between the first and second DC output terminals 2a and 2b. A series circuit of first and second dividing capacitors C1 and C2 is connected between the first and second DC output terminals 2a and 2b. The first connection point J1 for connecting the first and second dividing capacitors C1 and C2 having the same capacity is connected to the ground, that is, the common potential point by the conductor 9 as intermediate potential point connection means. In the case of a three-phase three-wire AC power supply, connection of the connection points Jo and J1 to the ground is not necessary. The first and second dividing capacitors C1 and C2 can be called smoothing or power supply capacitors, have a relatively large capacity, and function as a DC power supply for the load 2.
[0016]
The series circuit of the first and second diodes D1 and D2 for constituting the first phase rectifier circuit includes a first inductor L1 between the first AC input terminal 1a and the first DC output terminal 2a. Connected through. The polarities of the first and second diodes D1 and D2 are determined so that a forward current flows from the first AC input terminal 1a toward the first DC output terminal 2a. The first inductor L1 is connected between the first AC input terminal 1a and the first rectification input terminal P1. The first rectification input terminal P1 is an interconnection point between the first and fourth diodes D1 and D4.
[0017]
The series circuit of the third and fourth diodes D3 and D4 is connected between the second DC output terminal 2b and the first AC input terminal 1a via the first inductor L1. The polarities of the third and fourth diodes D3 and D4 are determined so that a forward current flows in the direction from the second DC output terminal 2b to the first AC input terminal 1a. That is, when a forward voltage is applied to the first and second diodes D1 and D2 by the first phase power supply voltage Vr, a reverse voltage is applied to the third and fourth diodes D3 and D4.
[0018]
The anode of the fifth diode D5 is connected to the first connection point J1, that is, the intermediate potential point, and the cathode is connected to the second connection point J2 that connects the first and second diodes D1 and D2. Yes.
The anode of the sixth diode D6 is connected to the third connection point J3 connecting the third and fourth diodes D3 and D4 to each other, and the cathode is connected to the first connection point J1, that is, the intermediate potential point. Yes.
[0019]
The first switch Q1 indicated by IGBT is connected between the second and third connection points J2 and J3. That is, the collector of the first switch Q1 is connected to the second connection point J2, and the emitter is connected to the third connection point J3. In other words, the first switch Q1 is connected between the connection points J2 and J3 of a pair of diode bridge circuits comprising the first, fourth, fifth and sixth diodes D1, D4, D5 and D6.
[0020]
The first snubber capacitor C11 is connected in parallel with the fifth diode D5. The second snubber capacitor C12 is connected in parallel with the sixth diode D6. Accordingly, the series circuit of the first and second snubber capacitors C11 and C12 is connected in parallel to the first switch Q1. The capacities of the first and second snubber capacitors C11 and C12 are sufficiently smaller than the capacities of the first and second dividing capacitors C1 and C2.
[0021]
The series circuit of the seventh and eighth diodes D7 and D8 for constituting the second phase rectifier circuit includes a second inductor L2 between the second AC input terminal 1b and the first DC output terminal 2a. Connected through. The polarities of the seventh and eighth diodes D7 and D8 are determined so that forward current flows from the second AC input terminal 1b toward the first DC output terminal 2a. The second inductor L2 is connected between the second AC input terminal 1b and the second rectification input terminal P2. The second rectification input terminal P2 is an interconnection point between the seventh and tenth diodes D7 and D10.
[0022]
A series circuit of the ninth and tenth diodes D9 and D10 is connected between the second DC output terminal 2b and the second AC input terminal 1b via a second inductor L2. The polarities of the ninth and tenth diodes D9 and D10 are determined so that a forward current flows in the direction from the second DC output terminal 2b to the second AC input terminal 1b. That is, when the forward voltage is applied to the seventh and eighth diodes D7 and D8 by the second phase power supply voltage Vs, the reverse voltage is applied to the ninth and tenth diodes D9 and D10.
[0023]
The anode of the eleventh diode D11 is connected to the first connection point J1, that is, the intermediate potential point, and the cathode is connected to the fourth connection point J4 connecting the seventh and eighth diodes D7 and D8 to each other. Yes.
The anode of the twelfth diode D12 is connected to the fifth connection point J5 connecting the ninth and tenth diodes D9 and D10 to each other, and the cathode is connected to the first connection point J1, that is, the intermediate potential point. Yes.
[0024]
A second switch Q2 indicated by IGBT is connected between the fourth and fifth connection points J4 and J5. That is, the collector of the second switch Q2 is connected to the fourth connection point J4, and the emitter is connected to the fifth connection point J5. In other words, the second switch Q2 is connected between the connection points J4 and J5 of a pair of diode bridge circuits comprising the seventh, tenth, eleventh and twelfth diodes D7, D10, D11 and D12.
[0025]
The third snubber capacitor C13 is connected in parallel with the eleventh diode D11. The fourth snubber capacitor C14 is connected in parallel with the twelfth diode D12. Accordingly, the series circuit of the third and fourth snubber capacitors C13 and C14 is connected in parallel to the second switch Q2. The capacitances of the third and fourth snubber capacitors C13 and C14 are sufficiently smaller than the capacitances of the first and second dividing capacitors C1 and C2.
[0026]
The series circuit of the thirteenth and fourteenth diodes D13 and D14 for constituting the third-phase rectifier circuit has a third inductor L3 between the third AC input terminal 1c and the first DC output terminal 2a. Connected through. The polarities of the thirteenth and fourteenth diodes D13 and D14 are determined such that forward current flows from the third AC input terminal 1c toward the first DC output terminal 2a. The third inductor L3 is connected between the third AC input terminal 1c and the third rectification input terminal P3. The third rectification input terminal P3 is an interconnection point of the thirteenth and sixteenth diodes D13 and D16.
[0027]
The series circuit of the fifteenth and sixteenth diodes D15 and D16 is connected between the second DC output terminal 2b and the third AC input terminal 1c via a third inductor L3. The polarities of the fifteenth and sixteenth diodes D15 and D16 are determined so that a forward current flows in the direction from the second DC output terminal 2b to the third AC input terminal 1c. That is, when a forward voltage is applied to the thirteenth and fourteenth diodes D13 and D14 by the third phase power supply voltage Vt, a reverse voltage is applied to the fifteenth and sixteenth diodes D15 and D16.
[0028]
The anode of the seventeenth diode D17 is connected to the first connection point J1, that is, the intermediate potential point, and the cathode is connected to the sixth connection point J6 that connects the thirteenth and fourteenth diodes D13 and D14 to each other. Yes.
The anode of the eighteenth diode D18 is connected to the seventh connection point J7 connecting the fifteenth and sixteenth diodes D15 and D16, and the cathode thereof is connected to the first connection point J1, that is, the intermediate potential point. Yes.
[0029]
A third switch Q3 indicated by IGBT is connected between the sixth and seventh connection points J6 and J7. That is, the collector of the third switch Q3 is connected to the sixth connection point J6, and the emitter is connected to the seventh connection point J7. In other words, the third switch Q3 is connected between the connection points J6 and J7 of the diode bridge circuit pair consisting of the thirteenth, sixteenth, seventeenth and eighteenth diodes D13, D16, D17 and D18.
[0030]
The fifth snubber capacitor C15 is connected in parallel to the seventeenth diode D17. The sixth snubber capacitor C16 is connected in parallel with the eighteenth diode D18. Accordingly, the series circuit of the fifth and sixth snubber capacitors C15 and C16 is connected in parallel to the third switch Q3. The capacitances of the fifth and sixth snubber capacitors C15 and C16 are sufficiently smaller than the capacitances of the first and second dividing capacitors C1 and C2.
[0031]
A first commutation circuit 10a is formed by a series circuit of the first commutation inductor La, the first commutation switch Qa, and the first auxiliary DC power supply Ea, and the second commutation inductor Lb and the second commutation inductor Lb A second commutation circuit 10b is formed by a series circuit of the commutation switch Qb and the second auxiliary DC power source Eb.
[0032]
One end of the first commutation circuit 10a is connected to a first connection point J1 having an intermediate potential. The other end of the first commutation circuit 10a is connected to the second, fourth, and sixth connection points J2, J4, and J6 via the nineteenth, twenty-first, and twenty-third diodes D19, D21, and D23, respectively. Yes. One end of the second commutation circuit 10b is connected to a first connection point J1 having an intermediate potential. The other end of the second commutation circuit 10b is connected to third, fifth and seventh connection points J3, J5 and J7 via twentieth, twenty-second and twenty-fourth diodes D20, D22 and D24. Yes. The nineteenth, twenty-first, and twenty-third diodes D19, D21, and D23 have polarities such that forward current flows from the second, fourth, and sixth connection points J2, J4, and J6 toward the first commutation circuit 10a. Has been determined to be. As for the polarities of the twentieth, twenty-second and twenty-fourth diodes D20, D22 and D24, forward current flows from the second commutation circuit 10b toward the third, fifth and seventh connection points J3, J5 and J7. Has been determined to be.
[0033]
The first and second commutation switches Qa and Qb indicated by the IGBT are from a little before the turn-on time of the first, second and third switches Q1, Q2 and Q3 to the turn-on time or a little later than this. For a predetermined period of time, and contributes to the soft switching of the first, second and third switches Q1, Q2 and Q3. The voltages Va and Vb of the first and second auxiliary DC power supplies Ea and Eb are set lower than the terminal voltages Vc1 and Vc2 of the first and second dividing capacitors C1 and C2, and preferably Vc1 and Vc2. It is set to about 1/3 to 2/3. Note that Vc1 = Vc2 and Va = Vb.
[0034]
The first and second commutation circuits 10a and 10b are commonly used for soft switching of the first, second and third switches Q1, Q2 and Q3. Accordingly, all soft switching of the first, second and third switches Q1, Q2 and Q3 is achieved with a relatively simple soft switching circuit.
Soft switching when the first, second and third switches Q1, Q2 and Q3 are turned off is achieved by gradually charging the first to sixth snubber capacitors C11 to C16. Soft switching when the first, second and third switches Q1, Q2 and Q3 are turned on makes the terminal voltages of the first, second and third switches Q1, Q2 and Q3 zero before the turn-on time. Is achieved by doing Details of the soft switching operation will be described later.
[0035]
The control circuit 3 in FIG. 3 has the following three functions.
(1) As shown schematically in FIG. 5C, the first, second and third phase currents Ir, Is and It passing through the first, second and third AC input terminals 1a, 1b and 1c. The first, second and third switches Q1, Q2, Q3 are synchronized with the first, second and third phase power supply voltages Vr, Vs, Vt in FIG. 5A and approximate to a sine wave. A first function for on / off control.
(2) Second to turn on / off the first, second and third switches Q1, Q2 and Q3 so as to keep the terminal voltages Vc1 and Vc2 of the first and second dividing capacitors C1 and C2 constant. Function of.
(3) A third function for controlling the first and second commutation switches Qa and Qb so as to achieve soft switching of the first, second and third switches Q1, Q2 and Q3.
[0036]
FIG. 4 shows details of the control circuit 3 of FIG. In order to obtain the first, second and third functions, the control circuit 3 has an AC voltage detection circuit 11, a first subtracter 12, a reference voltage source 13, and a first proportional integration (PI). Circuit 14, first and second multipliers 15 and 16, second, third, fourth and fifth subtractors 17, 18, 19, and 20, and second and third proportional integrals (PI ) Circuits 21 and 22, a switch command value calculation circuit 23, a sawtooth generator 24, first, second and third comparators 25, 26 and 27, and a commutation control signal forming circuit 28 .
[0037]
The AC voltage detection circuit 11 includes first and second voltage detection transformers Tr1 and Tr2. The primary winding N1 of the first voltage detection transformer Tr1 is connected between the first and second phase voltage detection lines 6a and 6b, and the primary winding N1 ′ of the second voltage detection transformer Tr2 is connected to the second and second phase detection lines Tr1. It is connected between the three-phase voltage detection lines 6b and 6c. Accordingly, the first line voltage Vrs between the first and second phases is obtained from the secondary winding N2 of the first voltage detection transformer Tr1, and from the secondary winding N2 'of the second voltage detection transformer Tr2. Obtains the second line voltage Vst between the second and third phases.
The first and second line voltages Vrs and Vst and the line voltage Vtr between the third phase and the first phase are shown in FIG.
[0038]
The first subtractor 12 is connected to the DC voltage detection line 7a and the reference voltage source 13, and is a signal indicating the difference between the terminal voltage Vc1 of the first dividing capacitor C1 and the voltage Vref of the reference voltage source 13. Is output.
Here, for the sake of simplicity, both the input and output of the DC voltage detection circuit 7 of FIG. 3 are indicated by the same Vc1 and the first, second and third current detectors 4a, 4b, 4c. Both the input and the output are shown with the same Ir, Is, It.
[0039]
The first proportional integration circuit 14 connected to the first subtracter 12 smoothes and amplifies the output of the first subtractor 12. A DC output control command value that can be expressed by Vref−Vc1 = Vdc is obtained from the first comparison integration circuit 14. Note that the first subtractor 12 and the first proportional integration circuit 14 can be integrally formed. Further, the first proportional integration circuit 14 can be omitted.
[0040]
The first multiplier 15 is connected to the secondary winding N2 of the first voltage detection transformer Tr1 and the first proportional integration circuit 14, and a DC output control command is applied to the first line voltage Vrs composed of a sine wave voltage. An output Vrs1 is formed by multiplying the value Vdc. The second multiplier 16 is connected to the secondary winding N2 'of the second voltage detection transformer Tr2 and the first proportional integration circuit 14, and controls the DC output to the second line voltage Vst composed of a sine wave voltage. An output Vst1 is formed by multiplying the command value Vdc. In this embodiment, the amplitudes of the outputs Vrs1 and Vst1 of the first and second multipliers 15 and 16 change in inverse proportion to the DC detection voltage Vc1 of the line 7a.
[0041]
The second subtracter 17 is connected to the first and second current detection lines 5a and 5b, and forms a signal corresponding to the line-to-line current Irs between the first and second phases by calculating Ir-Is. The third subtracter 18 is connected to the second and third current detection lines 5b and 5c, and forms a signal corresponding to the line current Ist between the second and third phases by calculating Is-It. The output signals Irs and Ist of the second and third subtracters 17 and 18 are sine wave or approximate sine wave voltage during normal operation of the switching rectifier.
[0042]
The fourth subtracter 19 is connected to the first multiplier 15 and the second subtractor 17 and indicates a difference between the output Vrs1 of the first multiplier 15 and the output Irs of the second subtractor 17. Vrs1-Irs = Vrs2 is formed. The fifth subtracter 20 is connected to the second multiplier 16 and the third subtractor 18 and indicates the difference between the output Vst1 of the second multiplier 16 and the output signal Ist of the third subtractor 18. The signal Vst1-Ist = Vst2 is formed.
[0043]
The second proportional integration circuit 21 is connected to the fourth subtracter 19, and amplifies and smoothes the output Vrs2 of the fourth subtracter 19 to form the first voltage command value Vrs'. The third proportional integration circuit 22 is connected to the fifth subtracter 20, and amplifies and smoothes the output Vst2 of the fifth subtracter 20 to form a second voltage command value Vst '. The fourth subtracter 19 and the second proportional integration circuit 21 can be integrated, and the fifth subtracter 20 and the third proportional integration circuit 22 can be integrated. Further, the second and third proportional integration circuits 21 and 22 may be omitted so that Vrs2 = Vrs 'and Vst2 = Vst'.
[0044]
The switch command value calculation circuit 23 connected to the second and third proportional integration circuits 21 and 22 is connected to the first, second and third voltage command values Vrs ′ and Vst ′ based on the first and second voltage command values Vrs ′ and Vst ′. Switch control command values Vr ', Vs', Vt' are formed and output to the lines 29, 30, 31. That is, the switch command value calculating circuit 23 first obtains a voltage command value Vtr ′ between the third phase and the first phase based on the first and second voltage command values Vrs ′ and Vst ′. Perform the operation.
−Vrs′−Vst ′ = Vtr ′
Next, the following calculation is performed based on the first, second, and third voltage command values Vrs ′, Vst ′, and Vtr ′.
Vr ″ = (Vrs′−Vtr ′) / √3
Vs ″ = (Vst′−Vrs ′) / √3
Vt "= (Vtr'-Vst ') / √3
Next, absolute values of the calculation results Vr ″, Vs ″, Vt ″ are obtained to obtain first, second and third switch control command values Vr ′, Vs ′, Vt ′ shown in FIG.
The first, second and third switch control command values Vr ′, Vs ′, Vt ′ are the first, second and third phase currents Ir, Is, It converted to the first, second and third phase power supply voltages. Information for turning on / off the first, second and third switches Q1, Q2, Q3 to be synchronized with Vr, Vs, Vt and to be a sine wave or approximate sine wave, and a first dividing capacitor Information for turning on / off the first, second and third switches Q1, Q2 and Q3 so as to keep the terminal voltage Vc1 of C1 at a predetermined value, and the first, second and third of FIG. The phase power supply voltages Vr, Vs, and Vt have the same period as the waveform obtained by full-wave rectification, and change to a sine wave full-wave rectified waveform as shown in FIG.
The first, second and third phase power supply voltages Vr, Vs and Vt are detected by a three-phase four-wire system, the voltage detection circuit 11, the second and third subtractors 17 and 18 are omitted, and a switch command Conversion from the line voltage to the phase voltage in the value calculation circuit 23 can be omitted.
[0045]
The sawtooth generator 24 generates a sawtooth voltage Vcar as a carrier for forming a PWM signal, with a repetition frequency (e.g., 50 Hz) sufficiently higher than the frequency of the first, second and third phase power supply voltages Vr, Vs and Vt (for example, 50 Hz). For example, 20 kHz) as shown schematically in FIG. The sawtooth voltage Vcar is repeatedly generated with a period T1, and has an amplitude larger than the maximum amplitude of the first, second and third switch control command values Vr ', Vs' and Vt'.
[0046]
The first, second and third comparators 25, 26 and 27 are connected to the first, second and third output lines 29, 30 and 31 of the switch command value calculation circuit 23 and the sawtooth generator 24. , First, second and third switch control signals Gr, Gs and Gt are output to lines 8a, 8b and 8c. That is, the first, second, and third comparators 25, 26, and 27 are well-known comparators that form a binary output, and the first, second, and third switch controls as shown in FIG. The command values Vr ', Vs', Vt' and the sawtooth voltage Vcar are compared to form first, second and third switch control signals Gr, Gs, Gt composed of PWM signals shown in FIG. The phase angle shown in FIG. 7 corresponds to the phase angle in FIG.
[0047]
FIG. 8 is an enlarged view of t1 to t4 in FIGS. 6 and 7 and the state in the vicinity thereof. As apparent from FIGS. 8A to 8D, the first, second and third switch control command values Vr ′, Vs ′, Vt ′ are higher than the sawtooth voltage Vcar. In addition, a high level output is obtained from the third comparators 25, 26, and 27, and conversely, a low level output is obtained when the output is lower than the sawtooth voltage Vcar.
[0048]
Contrary to this embodiment, the first, fourth and fifth subtractors are used so that the first, second and third switch control command values Vr ', Vs' and Vt' are proportional to the DC output voltage Vdc. Two inputs 12, 19, and 20 can be set. In this case, the first, second and third comparators 25 when the sawtooth voltage Vcar becomes higher than the first, second and third switch control command values Vr ', Vs' and Vt'. , 26 and 27, the polarities of the inputs of the first, second and third comparators 25, 26 and 27 are determined so that the outputs thereof become high level.
[0049]
  The commutation control signal forming circuit 28 includes first and second commutation comparators 32 and 33 and first and second commutation references to form a commutation control signal Ga shown in FIG. Voltage sources 34 and 35, first and second trigger circuits 36 and 37, and an RS flip-flop 38 are included. The positive input terminal of the first commutation comparator 32 is connected to the sawtooth generator 24, and the negative input terminal is connected to the first commutation reference voltage source 34. The reference voltage V1 of the first commutation reference voltage source 34 is higher than the first, second and third switch control command values Vr ', Vs' and Vt' as shown in FIG. The voltage Vcar is set lower than the maximum value. As a result, a pulse CP1 shown in FIG. 8E is obtained from the first commutation comparator 32. The negative input terminal of the second commutation comparator 33 is connected to the sawtooth generator 24, and the positive input terminal is connected to the second commutation reference voltage source 35. The reference voltage V2 of the second commutation reference voltage source 35 is set lower than the reference voltage V1 and is set across the lower portion of the sawtooth voltage Vcar as shown in FIG. As a result, a pulse CP2 shown in FIG. 8F is obtained from the second commutation comparator 33. The first trigger circuit 36 connected between the first commutation comparator 32 and the set input terminal S of the RS flip-flop 38 forms a trigger pulse indicating the leading edge of the pulse CP1 in FIG. RS flip-flop 38 is set. A second trigger circuit 37 connected between the second commutation comparator 33 and the reset input terminal R of the RS flip-flop 38 forms a trigger pulse indicating the trailing edge of the pulse CP2 shown in FIG. Then, the RS flip-flop 38 is reset. Thereby, the commutation control signal Ga shown in FIG. 8 (G) is obtained from the RS flip-flop 38. This commutation control signal Ga is supplied to both control terminals of the first and second commutation switches Qa and Qb through lines 8d and 8e.The commutation control signal G of the line 8d in FIG. a And the commutation control signal Gb of the line 8e are both outputs of the RS flip-flop 38..
[0050]
Next, the operation of the three-phase switching rectifier of FIG. 3 will be described with reference to FIGS. In order to simplify the description, the current path is indicated only by the reference numerals of the circuit elements in FIG.
[0051]
The waveforms in FIGS. 8 and 9 and the current paths in FIGS. 10 to 21 explain the operation in the vicinity of t1 in FIG. 5, the period t1 to t4 in FIGS. During this period, Vr, Vs and Vt in FIG. 5 are in the state of Vr> Vs> Vt, and Vr ′, Vs ′ and Vt ′ in FIG. 6 are in the state of Vt ′> Vr ′> Vs ′.
[0052]
In the period from t0 to t1 in FIG. 8, all of the first, second and third switches Q1, Q2 and Q3 are on-controlled, and the first and second commutation switches Qa and Qb are off-controlled. . As a result, the circuit shown in FIG. 10 is formed, and voltages Vr, Vs, and Vt are applied to the first, second, and third inductors L1, L2, and L3, and currents Ir, Is, and It flow. That is, E1-L1-D1-Q1-D6-J1-D17-Q3-D16-L3-E3 path, E2-L2-D7-Q2-D12-J1-D17-Q3-D16-L3-E3 path Currents Ir, Is, It flow. The peak values of the currents Ir, Is, It are proportional to the amplitudes of the voltages Vr, Vs, Vt. Therefore, the currents flowing through the first, second, and third inductors L1, L2, and L3 contribute to power factor improvement and waveform improvement. The load 2 is applied with a voltage Vc1 + Vc2 = 2Vc which is the sum of the terminal voltages Vc1 and Vc2 of the first and second dividing capacitors C1 and C2. Since the first, second and third switches Q1, Q2 and Q3 are on during the operation period of FIG. 10, the terminal voltages of the first to sixth snubber capacitors C11 to C16 are zero.
[0053]
When the second switch Q2 changes to the OFF control state at the time t1 in FIG. 8 and the time t1 in FIG. 9, the state changes from the state in FIG. 10 to the state in FIG. In FIG. 11, the current passing through the first and third inductors L1 and L3 flows in the same manner as in FIG. 10, but the path of the current Is passing through the second inductor L2 changes to E2-L2-D7-C13-J1. . Thereby, the charging of the third snubber capacitor C13 gradually proceeds. Since the third snubber capacitor C13 is connected in parallel to the second switch Q2 via the twelfth diode D12, the voltage Vq2 of the second switch Q2 is at the time t1 as shown in FIG. 9B. Rising from zero and ramping, soft switching at turn-off is achieved, reducing switching losses and switching surges or noise.
[0054]
When the terminal voltage of the third snubber capacitor C13 becomes higher than the terminal voltage of the first dividing capacitor C1 in the state of FIG. 11, the eighth diode D8 enters the forward bias state and becomes conductive as shown in FIG. As a result, the charging current of the first dividing capacitor C1 flows through the path of E2-L2-D7-D8-C1. A voltage Vs−Vc1 which is a difference between the second phase power supply voltage Vs and the terminal voltage Vc1 of the first dividing capacitor C1 is applied to the second inductor L2, and this difference voltage has a negative directionality. As a result, the current Is of the second inductor L2 gradually decreases. In the state of FIG. 12, a current flows through the first and third inductors L1 and L3 through the same path as in FIG.
[0055]
When the first switch Q1 is turned off at time t2 in FIGS. 8 and 9, the charging current of the first snubber capacitor C11 flows through the path E1-L1-D1-C11-J1 as shown in FIG. . As a result, the terminal voltage of the first snubber capacitor C11 gradually increases, and the terminal voltage Vq1 of the first switch Q1 also increases with a slope from zero as shown in FIG. Soft switching is achieved, reducing switching losses and switching surges or noise. In FIG. 13, a current flows through the second and third inductors L2 and L3 through the same path as in FIG.
[0056]
When the terminal voltage of the first snubber capacitor C11 becomes higher than the terminal voltage Vc1 of the first dividing capacitor C1, as shown in FIG. 14, the second diode D2 is forward-biased and becomes conductive, and E1-L1-D1 The charging current of the first dividing capacitor C1 flows through the path of -D2 -C1. In FIG. 14, a voltage Vr-Vc1 which is a difference between the first phase power supply voltage Vr and the terminal voltage Vc1 of the first dividing capacitor C1 is applied to the first inductor L1. Since the voltage of this difference has a negative directionality, the current of the first inductor L1 gradually decreases. In FIG. 14, a current flows through the second and third inductors L2 and L3 along the same path as in FIG.
[0057]
When the third switch Q3 is turned off at time t3 in FIGS. 8 and 9, the charging current of the sixth snubber capacitor C16 flows through the path J1-C16-D16-L3-E3 as shown in FIG. As a result, the terminal voltage of the sixth snubber capacitor C16 and the terminal voltage Vq3 of the third switch Q3 gradually increase from zero as shown in FIG. 9C, and soft switching at turn-off is achieved. And switching surge is reduced.
[0058]
When the terminal voltage of the sixth snubber capacitor C16 becomes higher than the terminal voltage Vc2 of the second dividing capacitor C2, as shown in FIG. 16, the fifteenth diode D15 is forward biased and becomes conductive, and E3 -J1 -C2 The current It of the third inductor L3 flows through the path of -D15-D16-L3. In FIG. 16, the sum voltage Vt + Vc2 of the third phase power supply voltage Vt and the terminal voltage Vc2 of the second dividing capacitor C2 is applied. Since this sum voltage has the opposite direction to the voltage previously applied to the third inductor L3, the current It of the third inductor L3 gradually decreases.
[0059]
When the first and second commutation switches Qa and Qb are turned on at time t4 in FIGS. 8 and 9, as shown in FIG. 17, the current path of FIG. 16 has J2-D19-La-Qa-Ea-J1. A current path, a J4-D21-La-Qa-Ea-J1 current path, and a J1-Eb-Qb-Lb-D24-J7 current path are added. The potentials of the second and fourth connection points J2 and J4 can be regarded as the terminal voltage Vc1 of the first dividing capacitor C1 when the second and eighth diodes D2 and D8 are conducting. Accordingly, in FIG. 17, the difference Vc1-Va between the terminal voltage Vc1 of the first dividing capacitor C1 and the voltage Va of the first auxiliary DC power supply Ea is applied to the first commutating inductor La. The current Ia flowing through the commutation inductor La and the first commutation switch Qa increases from zero as shown in FIG. 9D. As a result, zero current switching is achieved when the first commutation switch Qa is turned on, and switching loss is suppressed. In FIG. 17, the potential at the seventh connection point J7 can be regarded as the terminal voltage -Vc2 of the second dividing capacitor C2 because the fifteenth diode D15 is conductive. Therefore, the second commutation inductor Lb is applied with a voltage of the difference between the terminal voltage −Vc2 of the second dividing capacitor C2 and the voltage −Vb of the second auxiliary DC power supply Eb. The current Ib flowing through the diverting inductor Lb and the second commutation switch Qb gradually increases from zero as shown in FIG. 9E, and the turn-on becomes zero current switching.
[0060]
The current of the first commutating inductor La exceeds the sum of the currents Ir and Is of the first and second inductors L1 and L2, and the current of the second commutating inductor Lb exceeds the current It of the third inductor L3. Then, the state shifts to the state of FIG. That is, when the current of the first commutating inductor La exceeds Ir + Is, the second and eighth diodes D2 and D8 reversely recover, and when the current of the second commutating inductor Lb exceeds It, the fifteenth. The diode D15 is reversely recovered. At the same time, the first and second dividing capacitors C1, through the second, eighth and fifteenth diodes D2, D8 and D15 of the first, third and sixth snubber capacitors C11, C13 and C16, The clamp by C2 is released, and a resonance circuit of C11-D19-La-Qa-Ea, a resonance circuit of C13-D21-La-Qa-Ea, and a resonance circuit of C16-Eb-Qb-Lb-D24 are formed. As a result, the first, third and sixth snubber capacitors C11, C13 and C16 are discharged, and the terminal voltages thereof and the terminal voltages Vq1 and Vq2 of the first, second and third switches Q1, Q2 and Q3 are discharged. , Vq3 decreases with an inclination from t4 'in FIGS. 9A, 9B, and 9C, and becomes zero at time t4' '.
[0061]
When the terminal voltages of the first, third and sixth snubber capacitors C11, C13 and C16 become zero, the state shifts to the state shown in FIG. That is, when the terminal voltages of the first, third, and sixth snubber capacitors C11, C13, and C16 become zero, the potentials of the second, fourth, and seventh connection points J2, J4, and J7 become the first connection point. The potential becomes lower than the potential of J1, and the fifth, eleventh and eighteenth diodes D5, D11 and D18 become conductive. In the state of FIG. 19, the terminal voltages Vq1, Vq2, and Vq3 of the first, second, and third switches Q1, Q2, and Q3 are maintained at zero. Therefore, the first, second and third switches Q1, Q2 and Q3 are turned on in the state shown in FIG.
[0062]
FIG. 20 shows a state in which the zero voltage first, second and third switches Q1, Q2 and Q3 are on-controlled at time t5 in FIGS. After the terminal voltages of the first, third and sixth snubber capacitors C1, C3 and C6 become zero at t4 ″ in FIG. 9, the voltage of the first auxiliary DC power supply Ea is applied to the first commutation inductor La. Since Va is applied and the voltage Vb of the second auxiliary DC power supply Eb is applied to the second commutating inductor Lb, the currents Ia and Ib passing through the first and second commutating inductors La and Lb are shown in FIG. (D) It gradually decreases as shown in (E), at t5 'in Fig. 9, the current Ia of the first commutating inductor La is the sum of the currents Ir and Is of the first and second inductors L1 and L2 ( (Ir + Is) or less, the fifth and eleventh diodes D5 and D11 are reversely biased. Instead, the first and second switches Q1 and Q2 and the sixth and twelfth diodes D6 and D12 are in turn. As shown in FIG. 21, the first and second switches are brought into the bias state. The currents Iq1 and Iq2 passing through the switches Q1 and Q2 start to flow as shown by the dotted lines in FIGS.9A and 9B, and the current Ib of the second commutating inductor Lb is less than or equal to the current It of the third inductor L3. Then, the eighteenth diode D18 is in a reverse bias state, and instead, the third switch Q3 and the seventeenth diode D17 are in a forward bias state, and the current Iq3 passing through the third switch Q3 is shown in FIG. 21 shows a state in which currents Iq1, Iq2, and Iq are flowing through the first, second, and third switches Q1, Q2, and Q3.
[0063]
The first and second commutation switches Qa and Qb are off-controlled at the turn-on time t5 of the first, second and third switches Q1, Q2 and Q3 or at an arbitrary time t6 thereafter. In order to achieve zero-current switching when the first and second commutation switches Qa and Qb are turned off, the turn-off time of the first and second commutation switches Qa and Qb is as shown in FIG. It is desirable that the currents Ia and Ib shown in FIG. 3) become zero or later, and before the latest turn-off time of the first, second and third switches Q1, Q2 and Q3. It is desirable.
[0064]
After the first and second commutation switches Qa and Qb are turned off, the state returns to the state shown in FIG. 10, and the same operation as in FIGS. 10 to 21 is repeated again.
9 to 21 show the operation of a part of one period of the first, second and third phase power supply voltages Vr, Vs and Vt, but the operation based on the same principle is applied to other periods. Occurs.
[0065]
The first embodiment has the following effects.
(1) Zero voltage switching, that is, soft switching of the first, second, and third switches Q1, Q2, and Q3 becomes possible, and switching loss and switching surge (noise) can be reduced.
(2) The first and second commutation switches Qa and Qb can be zero-current switched, and the switching loss here can be reduced.
(3) Since the first and second commutation circuits 10a and 10b are shared by three phases, soft switching of the first, second and third switches Q1, Q2 and Q3 can be achieved with a simple configuration. .
(4) As with the circuit of FIG. 2, the first, second and third switches Q1, Q2 and Q3 can be reduced in breakdown voltage.
[0066]
[Second Embodiment]
The three-phase switching rectifier of the second embodiment shown in FIG. 22 includes first and second commutation circuits 10a ′ and 10b ′ obtained by modifying the first and second commutation circuits 10a and 10b of FIG. The other parts are the same as in FIG. Therefore, in FIG. 22, the same reference numerals are given to substantially the same parts as those in FIG.
[0067]
The first and second transformers T1 and T2 in the first and second commutation circuits 10a 'and 10b' of FIG. 22 have the same functions as the first and second auxiliary DC power supplies E1 and E2 of FIG. . The primary windings N1a and N1b of the first and second transformers T1 and T2 are connected in series to the first and second commutation inductors La and Lb and the first and second commutation switches Qa and Qb, respectively. ing. The secondary windings N2a and N2b of the first and second transformers T1 and T2 are connected in parallel to the first and second dividing capacitors C1 and C2 via the 25th and 26th diodes D25 and D26. Yes. The turn ratios N1a / N2a and N1b / N2b of the first and second transformers T1, T2 are set in the range of 1/3 to 1/2.
[0068]
The first to third switches Q1 to Q3 and the first and second commutation switches Qa and Qb in FIG. 22 are on / off controlled in the same manner as the corresponding switches in FIG. When the first commutation switch Qa is turned on and a current flows to the primary winding N1a of the first transformer T1 through the first commutation inductor La, the secondary winding through the 25th diode D25. A current flows through N2a. At this time, the potential at the connection point between the primary winding N1a of the first transformer T1 and the first commutation switch Qa is the terminal of the first dividing capacitor C1 according to the turn ratio of the first transformer T1. The value is 1/3 to 1/2 of the voltage Vc1. Similarly, the potential at the connection point between the primary winding N1b of the second transformer T2 and the second commutation switch Qb is set to a value of 1/3 to 1/2 of the terminal voltage Vc2 of the second dividing capacitor C2. Become. As a result, the first and second transformers T1 and T2 function in the same manner as the first and second auxiliary DC power supplies E1 and E2 shown in FIG.
[0069]
The second embodiment shown in FIG. 22 has the same effect as that of the first embodiment shown in FIG. 3, and the auxiliary DC power supplies E1 and E2 accompanied by voltage control means for obtaining a predetermined voltage are not required. The circuit is simplified, and an arbitrary voltage can be easily obtained by adjusting the turns ratio of the transformers T1 and T2.
[0070]
[Third Embodiment]
The third embodiment shown in FIG. 23 includes first and second commutation circuits 10a ″ and 10b ″ obtained by modifying the first and second commutation circuits 10a ′ and 10b ′ of FIG. Is the same as FIG. Therefore, in FIG. 23, substantially the same parts as those in FIGS. 3 and 22 are denoted by the same reference numerals, and description thereof is omitted.
[0071]
The first and second commutation circuits 10a "and 10b" in FIG. 23 add 27th and 28th diodes D27 and D28 for clamping, and the first and second transformers T1 and T2 are the first. 22 and the second commutation circuits 10a 'and 10b' of FIG. 22 in that they are arranged between the second commutation inductors La and Lb and the first and second commutation switches Qa and Qb. is doing. The first and second commutation switches Qa and Qb are connected between the primary windings N1a and N1b and the first connection point J1. One end (anode) of the 27th diode D27 for clamping is connected between the primary winding N1a of the first transformer T1 and the connection point between the first commutation switch Qa, and the other end (cathode). The first transformer T1 is connected to a connection point between the secondary winding N2a of the first transformer T1 and the first dividing capacitor C1. One end (anode) of the 28th diode D28 is connected to the secondary winding N2b of the second transformer T2 and the second dividing capacitor C2, and the other end (cathode) is the primary winding of the second transformer T2. It is connected to the connection point between the line N1b and the second commutation switch Qb.
The switches Q1 to Q3, Qa and Qb in FIG. 23 are controlled in the same manner as those in the circuit in FIG.
[0072]
The third embodiment of FIG. 23 has the same effect as that of the second embodiment of FIG. 22, and the terminal voltages of the first and second commutation switches Qa and Qb are changed to the 27th and 28th diodes. Clamping the terminal voltages of the first and second dividing capacitors C1 and C2 via D27 and D28 has the effect of preventing the application of overvoltage.
[0073]
[Fourth Embodiment]
In the fourth embodiment shown in FIG. 24, the connection positions of the first to sixth snubber capacitors C11 to C16 of the first embodiment of FIG. Therefore, in FIG. 24, substantially the same parts as in FIG.
[0074]
In FIG. 24, the first, second, third, fourth, fifth and sixth snubber capacitors C11, C12, C13, C14, C15 and C16 are the second, third, eighth, ninth, fourteenth and The fifteenth diodes D2, D3, D8, D9, D14, and D15 are respectively connected in parallel. The first to sixth snubber capacitors C11 to C16 shown in FIG. 24 are gradually charged when each of the first to third switches Q1 to Q3 is turned off, contributing to zero voltage switching. The on-control of the two commutation switches Qa and Qb completes the discharge just before the first to third switches Q1 to Q3 are turned on, contributing to zero voltage switching. Therefore, the three-phase switching rectifier of FIG. 24 has the same effect as the first embodiment of FIG.
[0075]
[Fifth Embodiment]
In the fifth embodiment shown in FIG. 25, the connection positions of the first to sixth snubber capacitors C11 to C16 of the first embodiment of FIG. Therefore, in FIG. 25, substantially the same parts as in FIG.
[0076]
In FIG. 25, the first, second, third, fourth, fifth and sixth snubber capacitors C11, C12, C13, C14, C15 and C16 are the first, fourth, seventh, tenth, thirteenth and thirteenth, respectively. The sixteenth diodes D1, D4, D7, D10, D13, and D16 are respectively connected in parallel.
[0077]
Even if the connection positions of the first to sixth snubber capacitors C11 to C16 are changed as shown in FIG. 25, the same effect as the circuit of FIG. 3 can be obtained.
[0078]
The connection of the first to sixth snubber capacitors C11 to C16 can be modified as follows, for example.
(1) The first, third and fifth snubber capacitors C11, C13 and C15 are connected to the same position as in FIG. 3, and the second, fourth and sixth snubber capacitors C12, C14 and C16 are connected as shown in FIG. Connect to position.
(2) Contrary to the above (1), the first, third and fifth snubber capacitors C11, C13 and C15 are connected to the positions shown in FIG. 25, and the second, fourth and sixth snubber capacitors C12, C14, C16 is connected to the position of FIG.
(3) With the first to sixth snubber capacitors C11 to C16 of FIG. 3 as they are, seventh to twelfth snubber capacitors corresponding to the snubber capacitors C11 to C16 of FIG. 25 are added and connected to the circuit of FIG. To do.
(4) In addition to the snubber capacitors C11 to C16 of FIG. 3, seventh to twelfth snubber capacitors corresponding to the snubber capacitors C11 to C16 of FIG. 24 are provided.
(5) The connection form of the snubber capacitor is changed according to the first, second and third phases. For example, the first phase first and second snubber capacitors C11 and C12 are connected as shown in FIG. 3, and the second phase third and fourth snubber capacitors C13 and C14 are connected as shown in FIG. Connecting.
As apparent from the above, the object of the present invention can be achieved if the snubber capacitors C11 to C16 are equivalently or substantially connected in parallel to the first to third switches Q1 to Q3.
[0079]
[Sixth Embodiment]
In the sixth embodiment, a part of the control circuit 3 shown in FIG. 4 of the first embodiment is modified as shown in FIG. 26, and the rest is configured in the same manner as the first embodiment. Therefore, also in the sixth embodiment, reference is made to FIG. 3 and FIG. 4 and the description of the parts common to the first embodiment is omitted.
[0080]
The input side of the switch command value calculation circuit 23a in FIG. 26 is formed the same as in FIG. The switch command value calculation circuit 23a does not output the first, second and third switch control command values Vr ', Vs' and Vt', which are absolute values, before the absolute values described in the first embodiment are obtained. The values Vr ″, Vs ″, and Vt ″ are output as shown in FIG. 27. In FIG. 26, a positive sawtooth voltage generator 24a and a negative sawtooth voltage generator 24b are provided. For example, a positive sawtooth voltage + Vcar and a negative sawtooth voltage -Vcar of 20 kHz are selected by the selection circuit 24c and sent to the first, second and third comparators 25, 26 and 27. The selection circuit 24c The first, second and third phase power supply voltages Vr, Vs, Vt or the first, second and third switch control commands of the output lines 29, 30, 31 of the switch command value calculation circuit 23a synchronized therewith Based on the values Vr ", Vs", Vt ", the sawtooth voltage + Vcar and The selection period with the negative sawtooth voltage -Vcar is determined. That is, the selection circuit 24c compares the positive sawtooth voltage + Vcar with the first, second and third comparisons when the first, second and third switch control command values Vr ", Vs" and Vt "are positive values. When the first, second and third switch control command values Vr ", Vs", Vt "are negative values, the negative sawtooth voltage -Vcar is supplied to the first, second and second switch control commands 25, 26 and 27. 3 to the comparators 25, 26 and 27. From the first, second and third comparators 25, 26 and 27, as shown in FIGS. 28 (A), (B) and (C), the first, second and second comparators each having a period T1 and comprising PWM pulses. 3 switch control signals Gr, Gs and Gt are obtained. Each control signal in FIG. 28 is substantially the same as that shown in FIG. Therefore, the same effect as that of the first embodiment can be obtained by the sixth embodiment.
[0081]
[Seventh embodiment]
The three-phase switching rectifier of the seventh embodiment modifies the arithmetic circuit 23a of the sixth embodiment so that the control of FIGS. 29 and 30 can be executed, and the others are the same as those of the first embodiment. The same configuration. Accordingly, in the description of the seventh embodiment, illustration of the circuit configuration is omitted, reference is made to FIGS. 3, 4 and 26 as necessary, and description of parts common to the first embodiment is omitted. .
[0082]
In the seventh embodiment, the first, second and third switch control command values Vr shown in FIG.*, Vs*, Vt*Is formed by the one corresponding to the switch command value calculation circuit 23a of FIG. 26, and this is sent to the first, second and third comparators 25, 26 and 27. First, second and third switch control command values Vr in FIG.*, Vs*, Vt*Is expressed by the following equation.
Vr*= Vr "-Vm
Vs*= Vs "-Vm
Vt*= Vt "-Vm
Here, Vm has a value of the following formula.
Figure 0004061480
MAX (Vr ", Vs", Vt ") indicates the maximum value of Vr", Vs ", Vt", and MIN (Vr ", Vs", Vt ") indicates Vr", Vs ", Indicates the value of the smallest of Vt ″. Further, the above-mentioned Vr ", Vs", Vt "have the same value of the arithmetic circuit 23a of FIG.
[0083]
The positive sawtooth voltage Vcar and the negative sawtooth voltage -Vcar in FIG. 29 are the same as those shown in FIG. As is apparent from FIG. 29, the first, second and third switch control command values Vr*, Vs*, Vt*Has a rest period of 60 degrees every 180 degrees. Therefore, the first, second and third switch control signals Gr, Gs and Gt having a pause period are obtained from the first, second and third comparators 25, 26 and 27 as shown in FIG. .
[0084]
The seventh embodiment has the same effect as the first and sixth embodiments, and also has the effect that the efficiency is improved by the amount of switching of the first to third switches Q1 to Q3 being reduced.
[0085]
[Eighth embodiment]
The three-phase switching rectifier according to the eighth embodiment is the same as the first embodiment except that the switch command value calculation circuit 23 according to the first embodiment is modified. Therefore, in the description of the eighth embodiment, illustration of the circuit configuration is omitted, reference is made to FIGS. 3 and 4 as necessary, and description of portions common to the first embodiment is omitted.
[0086]
In the eighth embodiment, it corresponds to the switch command value calculation circuit 23 of FIG. 4, and the first, second and third switch control command values Vr of FIG.**, Vs**, Vt**Is compared with the sawtooth voltage Vcar shown in FIG. 31 by the first, second and third comparators 25, 26 and 27. First, second and third switch control command values Vr in FIG.**, Vs**, Vt**Is the first, second and third switch control command values Vr shown in FIG.*, Vs*, Vt*Corresponds to the absolute value of.
[0087]
The first, second, and third switch control command values Vr of FIG. 31 by the first, second, and third comparators 25, 26, and 27.**, Vs**, Vt**Is compared with the sawtooth voltage Vcar, as shown in FIG. 32, first, second and third switch control signals Gr, Gs and Gt comprising a PWM pulse train having a pause period of 60 degrees every 180 degrees are obtained. It is done. Therefore, the same effect as that of the seventh embodiment can be obtained by the eighth embodiment.
[0088]
[Ninth Embodiment]
In the ninth embodiment, the commutation control signal forming circuit 28 of the first to eighth embodiments is transformed into a commutation control signal forming circuit 28a shown in FIG. 33, and the other components are the same as those of the first to eighth embodiments. It is formed similarly. The modified commutation control signal forming circuit 28a shown in FIG. 33 includes a timer 41 and a mono multivibrator or MMV 42 functioning as a timer. The timer 41 is connected to the sawtooth generator 24, measures the time from the start of generation of the sawtooth voltage Vcar to the time t4 in FIG. 8, ie, the start of generation of the commutation control signal Ga, and generates a trigger pulse for the MMV42. In response to the trigger pulse, the MMV 42 outputs a pulse in the period t4 to t6 in FIG. 8 as the commutation control signal Ga.
[0089]
[Tenth embodiment]
Next, a tenth embodiment will be described with reference to FIG. The tenth embodiment shown in FIG. 34 modifies the first and second commutation circuits 10a and 10b shown in FIG. 3, and the first, second, third, fourth, fifth and sixth are independent of each other in three phases. The commutation circuits 10a1, 10a2, 10a3, 10b1, 10b2, and 10b3 are provided, and the other components are the same as those shown in FIG. Therefore, in FIG. 34, the same code | symbol is attached | subjected to the part which is common in FIG. 3, and the description is abbreviate | omitted.
[0090]
The first, second, third, fourth, fifth, and sixth commutation circuits 10a1, 10a2, 10a3, 10b1, 10b2, and 10b3 in FIG. 34 include first to sixth commutation inductors La1 and La2. , La3, Lb1, Lb2, Lb3, and first to sixth commutation switches Qa1, Qa2, Qa3, Qb1, Qb2, Qb3. A series circuit of the first-phase positive-side inductor La1 and the switch Qa1 is connected between the nineteenth diode D19 and the first auxiliary DC power supply Ea. A series circuit of the second-phase positive inductor La2 and the switch Qa2 is connected between the 21st diode D21 and the 1st auxiliary DC power supply Ea. A series circuit of the third-phase positive inductor La3 and the switch Qa3 is connected between the 23rd diode D23 and the first auxiliary DC power supply Ea. The series circuit of the first-phase negative inductor Lb1 and the switch Qb1 is connected between the twentieth diode D20 and the second auxiliary DC power supply Eb. The series circuit of the second-phase negative inductor Lb2 and the switch Qb2 is connected between the 22nd diode D22 and the second auxiliary DC power supply Eb. A series circuit of the third-phase negative inductor Lb3 and the switch Qb3 is connected between the 24th diode D24 and the second auxiliary DC power supply Eb.
[0091]
The first, second and third phase positive commutation switches Qa1, Qa2 and Qa3 and the first, second and third phase negative commutation switches Qb1, Qb2 and Qb3 are shown in FIG. The on / off control is simultaneously performed by the commutation control signal Ga. Thus, the same effect as that of the circuit of FIG. 3 can be obtained by the circuit of FIG.
The first, second, and third phase positive commutation switches Qa1, Qa2, Qa3 and the negative commutation switches Qb1, Qb2, Qb3 are independently controlled in order to turn on / off. A three-phase commutation control signal forming circuit can be provided. In the first embodiment, the first to third switches Q1 to Q3 are turned on at the same time. In the embodiment of FIG. 34, the turn-on time point of the first to third switches Q1 to Q3 is determined. Different from each other, the commutation switches Qa1 to Qa3 and Qb1 to Qb3 in FIG. 34 can be turned on immediately before the turn-on time of the switches Q1 to Q3 of each phase, and can be turned off at or after the turn-on time. .
[0092]
[Modification]
The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible.
(1) The switches Q1 to Q3, Qa, and Qb can be controlled semiconductor switches such as FETs and transistors other than IGBTs.
(2) The first, second and third inductors L1, L2 and L3 may be the impedance or inductance of the power transmission system.
(3) The commutation circuit including the transformers T1 and T2 of FIGS. 22 and 23 can be applied to the three-phase switching rectifiers of the fourth to ninth embodiments.
(4) The technology of the control circuit of the sixth, seventh, eighth and ninth embodiments can also be applied to the three-phase switching rectifiers of the second to fifth and tenth embodiments.
(5) Although the first and second auxiliary DC power supplies Ea and Eb shown in FIGS. 3, 24, 25 and 34 are composed of stabilized DC power supply circuits, they may be storage batteries.
(6) In FIG. 4, the voltage detection circuit 11 can be provided outside the control circuit 3.
(7) A part of the control circuit 3 can be a digital circuit.
(8) The connection of the connection points Jo and J1 to the ground can be omitted by using the AC power supply E as a three-phase three-wire system. In this case, the first and second dividing capacitors C1, C2 are the first, second, third, fourth, seventh, eighth, ninth, tenth, thirteenth, fourteenth, fifteenth, and fifteenth. The sixteenth diodes D1, D2, D3, D4, D7, D8, D9, D10, D13, D14, D15, and D16 are charged.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a conventional three-phase switching rectifier.
FIG. 2 is a circuit diagram showing another conventional three-phase switching rectifier.
FIG. 3 is a circuit diagram showing a three-phase switching rectifier according to the first embodiment of the present invention.
4 is a circuit diagram showing in detail the control circuit of FIG. 3; FIG.
5 is a waveform diagram showing the state of each part in FIG. 3. FIG.
6 is a waveform diagram showing one cycle of input of the comparator of FIG. 4; FIG.
7 is a waveform diagram showing an output of the comparator of FIG. 4. FIG.
8 is a waveform diagram showing the state of each part in FIG. 4;
FIG. 9 is a waveform diagram showing the state of each part in FIG. 3;
10 is a circuit diagram for explaining an operation transition of the three-phase switching rectifier of FIG. 3;
11 is a circuit diagram for explaining an operation transition of the three-phase switching rectifier of FIG. 3;
12 is a circuit diagram for explaining the operation transition of the three-phase switching rectifier of FIG. 3; FIG.
13 is a circuit diagram for explaining the operation transition of the three-phase switching rectifier of FIG. 3;
14 is a circuit diagram for explaining an operation transition of the three-phase switching rectifier of FIG. 3; FIG.
15 is a circuit diagram for explaining an operation transition of the three-phase switching rectifier of FIG. 3;
16 is a circuit diagram for explaining an operation transition of the three-phase switching rectifier of FIG. 3;
17 is a circuit diagram for explaining the operation transition of the three-phase switching rectifier of FIG. 3;
18 is a circuit diagram for explaining the operation transition of the three-phase switching rectifier of FIG. 3;
19 is a circuit diagram for explaining the operation transition of the three-phase switching rectifier of FIG. 3;
20 is a circuit diagram for explaining the operation transition of the three-phase switching rectifier of FIG. 3;
FIG. 21 is a circuit diagram for explaining the operation transition of the three-phase switching rectifier of FIG. 3;
FIG. 22 is a circuit diagram showing a three-phase switching rectifier according to a second embodiment of the present invention.
FIG. 23 is a circuit diagram showing a three-phase switching rectifier according to a third embodiment of the present invention.
FIG. 24 is a circuit diagram showing a three-phase switching rectifier according to a fourth embodiment of the present invention.
FIG. 25 is a circuit diagram showing a three-phase switching rectifier according to a fifth embodiment of the present invention.
FIG. 26 is a circuit diagram showing a part of a control circuit according to a sixth embodiment of the present invention.
FIG. 27 is a waveform diagram showing inputs of the comparator of FIG. 26;
28 is a waveform diagram showing an output of the comparator of FIG. 26. FIG.
FIG. 29 is a waveform chart showing the input of the comparator in the control circuit according to the seventh embodiment of the present invention in the same manner as FIG.
30 is a waveform diagram showing an output of a comparator corresponding to an input of the comparator of FIG. 29. FIG.
FIG. 31 is a waveform diagram showing the input of the comparator in the control circuit according to the eighth embodiment of the present invention in the same manner as in FIG. 6;
32 is a waveform diagram showing a comparator output corresponding to the comparator input of FIG. 31. FIG.
FIG. 33 is a circuit diagram showing a part of a control circuit according to a ninth embodiment of the present invention.
FIG. 34 is a circuit diagram showing a three-phase switching rectifier according to a tenth embodiment of the present invention.
[Explanation of symbols]
Q1, Q2, Q3 first, second and third switches
Qa, Qb first and second commutation switches
D1 to D24 1st to 24th diodes
C1, C2 first and second dividing capacitors
C11 to C16 1st to 6th snubber capacitors
L1, L2, L3 first, second and third inductors
La, Lb First and second commutation inductors
Ea, Eb first and second auxiliary DC power supplies

Claims (5)

力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１の補助直流電源（Ｅａ）と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第１の転流回路（１０ａ）と、
第２の補助直流電源（Ｅｂ）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第２の転流回路（１０ｂ）と、
前記第２の接続点（Ｊ2）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第２の転流回路（１０ｂ）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の転流回路（１０ｂ）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第１の転流回路（１０ａ）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第１の転流回路（１０ａ）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第２の転流回路（１０ｂ）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第２の転流回路（１０ｂ）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置。A three-phase switching rectifier for converting a three-phase AC voltage into a DC voltage having a power factor improving function,
First, second and third AC input terminals (1a, 1b, 1c) for inputting the three-phase AC voltage;
First and second DC output terminals (2a, 2b) for supplying a DC voltage to the load (2);
The first connected between the first and second DC output terminals (2a, 2b) to divide the voltage between the first and second DC output terminals (2a, 2b) to obtain an intermediate potential. And a second dividing capacitor (C1, C2);
Connected between the first AC input terminal (1a) and the first DC output terminal (2a) and from the first AC input terminal (1a) to the first DC output terminal (2a). A series circuit of first and second diodes (D1, D2) having a forward polarity toward
Connected between the first AC input terminal (1a) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the first AC input terminal (1a). A series circuit of third and fourth diodes (D3, D4) having polarities in the forward direction;
A first connection point (J1) for connecting the first and second dividing capacitors (C1, C2) to each other and a first connection point (J1, D2) for connecting the first and second diodes (D1, D2) to each other. A fifth diode having a polarity which is connected between the first connection point (J1) and the forward connection direction from the first connection point (J1) to the second connection point (J2). -Do (D5),
The third connection is connected between the third connection point (J3) connecting the third and fourth diodes (D3, D4) to each other and the first connection point (J1). A sixth diode (D6) having a forward polarity from the point (J3) toward the first connection point (J1);
A first switch (Q1) connected between the second connection point (J2) and the third connection point (J3);
Connected between the second AC input terminal (1b) and the first DC output terminal (2a) and from the second AC input terminal (1b) to the first DC output terminal (2a). A series circuit of seventh and eighth diodes (D7, D8) having polarities in the forward direction;
Connected between the second AC input terminal (1b) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the second AC input terminal (1b). A series circuit of ninth and tenth diodes (D9, D10) having polarities in the forward direction;
Connected between the fourth connection point (J4) connecting the seventh and eighth diodes (D7, D8) to each other and the first connection point (J1), and the first connection. An eleventh diode (D11) having a forward polarity from the point (J1) to the fourth connection point (J4);
The fifth connection is connected between the fifth connection point (J5) connecting the ninth and tenth diodes (D9, D10) to each other and the first connection point (J1). A twelfth diode (D12) having a forward polarity from the point (J5) to the first connection point (J1);
A second switch (Q2) connected between the fourth connection point (J4) and the fifth connection point (J5);
Connected between the third AC input terminal (1c) and the first DC output terminal (2a) and from the third AC input terminal (1c) to the first DC output terminal (2a). A series circuit of thirteenth and fourteenth diodes (D13, D14) having a polarity which is forwardly directed;
Connected between the third AC input terminal (1c) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the third AC input terminal (1c). A series circuit of fifteenth and sixteenth diodes (D15, D16) having a forward polarity;
The first connection is connected between the sixth connection point (J6) and the first connection point (J1) for connecting the first 3rd and the 14th diodes (D13, D14) to each other. A seventeenth diode (D17) having a polarity in a forward direction from the point (J1) toward the sixth connection point (J6);
The seventh connection is connected between the seventh connection point (J7) and the first connection point (J1) connecting the fifteenth and sixteenth diodes (D15, D16) to each other. An eighteenth diode (D18) having a polarity in a forward direction from the point (J7) toward the first connection point (J1);
A third switch (Q3) connected between the sixth connection point (J6) and the seventh connection point (J7);
In a three-phase switching rectifier comprising:
A first snubber capacitor (C11) connected in parallel to the first diode (D1) or the second diode (D2) or the fifth diode (D5);
A second snubber capacitor (C12) connected in parallel to the third diode (D3) or the fourth diode (D4) or the sixth diode (D6);
A third snubber capacitor (C13) connected in parallel to the seventh diode (D7) or the eighth diode (D8) or the eleventh diode (D11);
A fourth snubber capacitor (C14) connected in parallel to the ninth diode (D9), the tenth diode (D10) or the twelfth diode (D12);
A fifth snubber capacitor (C15) connected in parallel to the thirteenth diode (D13), the fourteenth diode (D14) or the seventeenth diode (D17);
A sixth snubber capacitor (C16) connected in parallel to the fifteenth diode (D15) or the sixteenth diode (D16) or the eighteenth diode (D18);
A series circuit of a first auxiliary DC power source (Ea), a first commutation switch (Qa), and a first commutation inductor (La), and one end of the series circuit is connected to the first connection point (J1 A first commutation circuit (10a) connected to
The series circuit includes a second auxiliary DC power source (Eb), a second commutation switch (Qb), and a second commutation inductor (Lb), and one end of the series circuit is connected to the first connection point (J1 A second commutation circuit (10b) connected to
The first commutation circuit (10a) is connected between the second connection point (J2) and the other end of the first commutation circuit (10a) and from the second connection point (J2). A nineteenth diode (D19) having a forward polarity toward
Connected between the other end of the second commutation circuit (10b) and the third connection point (J3) and from the second commutation circuit (10b) to the third connection point (J3). A twentieth diode (D20) having a forward polarity toward
Connected between the fourth connection point (J4) and the other end of the first commutation circuit (10a) and from the fourth connection point (J4) to the first commutation circuit (10a). A twenty-first diode (D21) having a forward polarity toward
Connected between the other end of the second commutation circuit (10b) and the fifth connection point (J5) and from the second commutation circuit (10b) to the fifth connection point (J5). A twenty-second diode (D22) having a forward polarity toward
Connected between the sixth connection point (J6) and the other end of the first commutation circuit (10a) and from the sixth connection point (J6) to the first commutation circuit (10a). A twenty-third diode (D23) having a forward polarity toward
Connected between the other end of the second commutation circuit (10b) and the seventh connection point (J7) and from the second commutation circuit (10b) to the seventh connection point (J7) A 24th diode (D24) having a forward polarity toward
A function for on / off control of the first, second and third switches (Q1, Q2, Q3) at a repetition frequency higher than the frequency of the three-phase AC voltage, and the first and second commutation switches; (Qa, Qb) from the turn-on time to the turn-on time or from the turn-on time to the predetermined time after the turn-on time of the first, second and third switches (Q1, Q2, Q3). A three-phase switching rectifier comprising a control circuit (3) having a function of performing on-control during a period. 力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１のトランス（Ｔ1）の１次巻線(Ｎ1ａ)と第１の転流用スイッチ（Ｑａ）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第１の転流回路（１０ａ´）と、
前記第１のトランス（T1）の前記１次巻線（N1a）に電磁結合され且つ逆流阻止用ダイオ−ド（D25）を介して前記第１の分割用コンデンサ（C1）に並列に接続された前記第１のトランス（Ｔ1）の２次巻線（N2a）と、
第２のトランス（T2）の１次巻線（N1b）と第２の転流用スイッチ（Ｑｂ）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第２の転流回路（１０ｂ´）と、
前記第２のトランス（T2）の前記１次巻線（N1b）に電磁結合され且つ逆流阻止用ダイオ−ド（D26）を介して前記第２の分割用コンデンサ（C2）に並列に接続された前記第２のトランス（Ｔ2）の２次巻線（N2b）と、
前記第２の接続点（Ｊ2）と前記第１の転流回路（１０ａ´）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の転流回路（１０ａ´）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第２の転流回路（１０ｂ´）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第２の転流回路（１０ｂ´）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第１の転流回路（１０ａ´）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第１の転流回路（１０ａ´）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の転流回路（１０ｂ´）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の転流回路（１０ｂ´）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第１の転流回路（１０ａ´）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第１の転流回路（１０ａ´）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第２の転流回路（１０ｂ´）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第２の転流回路（１０ｂ´）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置。A three-phase switching rectifier for converting a three-phase AC voltage into a DC voltage having a power factor improving function,
First, second and third AC input terminals (1a, 1b, 1c) for inputting the three-phase AC voltage;
First and second DC output terminals (2a, 2b) for supplying a DC voltage to the load (2);
The first connected between the first and second DC output terminals (2a, 2b) to divide the voltage between the first and second DC output terminals (2a, 2b) to obtain an intermediate potential. And a second dividing capacitor (C1, C2);
Connected between the first AC input terminal (1a) and the first DC output terminal (2a) and from the first AC input terminal (1a) to the first DC output terminal (2a). A series circuit of first and second diodes (D1, D2) having a forward polarity toward
Connected between the first AC input terminal (1a) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the first AC input terminal (1a). A series circuit of third and fourth diodes (D3, D4) having polarities in the forward direction;
A first connection point (J1) for connecting the first and second dividing capacitors (C1, C2) to each other and a first connection point (J1, D2) for connecting the first and second diodes (D1, D2) to each other. A fifth diode having a polarity which is connected between the first connection point (J1) and the forward connection direction from the first connection point (J1) to the second connection point (J2). -Do (D5),
The third connection is connected between the third connection point (J3) connecting the third and fourth diodes (D3, D4) to each other and the first connection point (J1). A sixth diode (D6) having a forward polarity from the point (J3) toward the first connection point (J1);
A first switch (Q1) connected between the second connection point (J2) and the third connection point (J3);
Connected between the second AC input terminal (1b) and the first DC output terminal (2a) and from the second AC input terminal (1b) to the first DC output terminal (2a). A series circuit of seventh and eighth diodes (D7, D8) having polarities in the forward direction;
Connected between the second AC input terminal (1b) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the second AC input terminal (1b). A series circuit of ninth and tenth diodes (D9, D10) having polarities in the forward direction;
Connected between the fourth connection point (J4) connecting the seventh and eighth diodes (D7, D8) to each other and the first connection point (J1), and the first connection. An eleventh diode (D11) having a forward polarity from the point (J1) to the fourth connection point (J4);
The fifth connection is connected between the fifth connection point (J5) connecting the ninth and tenth diodes (D9, D10) to each other and the first connection point (J1). A twelfth diode (D12) having a forward polarity from the point (J5) to the first connection point (J1);
A second switch (Q2) connected between the fourth connection point (J4) and the fifth connection point (J5);
Connected between the third AC input terminal (1c) and the first DC output terminal (2a) and from the third AC input terminal (1c) to the first DC output terminal (2a). A series circuit of thirteenth and fourteenth diodes (D13, D14) having a polarity which is forwardly directed;
Connected between the third AC input terminal (1c) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the third AC input terminal (1c). A series circuit of fifteenth and sixteenth diodes (D15, D16) having a forward polarity;
The first connection is connected between the sixth connection point (J6) and the first connection point (J1) for connecting the first 3rd and the 14th diodes (D13, D14) to each other. A seventeenth diode (D17) having a polarity in a forward direction from the point (J1) toward the sixth connection point (J6);
The seventh connection is connected between the seventh connection point (J7) and the first connection point (J1) connecting the fifteenth and sixteenth diodes (D15, D16) to each other. An eighteenth diode (D18) having a polarity in a forward direction from the point (J7) toward the first connection point (J1);
A third switch (Q3) connected between the sixth connection point (J6) and the seventh connection point (J7);
In a three-phase switching rectifier comprising:
A first snubber capacitor (C11) connected in parallel to the first diode (D1) or the second diode (D2) or the fifth diode (D5);
A second snubber capacitor (C12) connected in parallel to the third diode (D3) or the fourth diode (D4) or the sixth diode (D6);
A third snubber capacitor (C13) connected in parallel to the seventh diode (D7) or the eighth diode (D8) or the eleventh diode (D11);
A fourth snubber capacitor (C14) connected in parallel to the ninth diode (D9), the tenth diode (D10) or the twelfth diode (D12);
A fifth snubber capacitor (C15) connected in parallel to the thirteenth diode (D13), the fourteenth diode (D14) or the seventeenth diode (D17);
A sixth snubber capacitor (C16) connected in parallel to the fifteenth diode (D15) or the sixteenth diode (D16) or the eighteenth diode (D18);
The first transformer (T1) comprises a series circuit of a primary winding (N1a), a first commutation switch (Qa), and a first commutation inductor (La). A first commutation circuit (10a ') connected to one connection point (J1);
Electromagnetically coupled to the primary winding (N1a) of the first transformer (T1) and connected in parallel to the first dividing capacitor (C1) via a backflow prevention diode (D25). A secondary winding (N2a) of the first transformer (T1);
It comprises a series circuit of a primary winding (N1b) of the second transformer (T2), a second commutation switch (Qb), and a second commutation inductor (Lb), and one end of this series circuit is the first one. A second commutation circuit (10b ') connected to one connection point (J1);
Electromagnetically coupled to the primary winding (N1b) of the second transformer (T2) and connected in parallel to the second dividing capacitor (C2) via a backflow prevention diode (D26). A secondary winding (N2b) of the second transformer (T2);
Connected between the second connection point (J2) and the other end of the first commutation circuit (10a ') and from the second connection point (J2) to the first commutation circuit (10a). ′) A nineteenth diode (D19) having a forward polarity toward ‘)’;
Connected between the other end of the second commutation circuit (10b ') and the third connection point (J3) and from the second commutation circuit (10b') to the third connection point ( A twentieth diode (D20) having a forward polarity toward J3);
Connected between the fourth connection point (J4) and the other end of the first commutation circuit (10a ′) and from the fourth connection point (J4) to the first commutation circuit (10a). A 21st diode (D21) having a forward polarity toward ′);
Connected between the other end of the second commutation circuit (10b ') and the fifth connection point (J5) and from the second commutation circuit (10b') to the fifth connection point ( A twenty-second diode (D22) having a forward polarity toward J5);
Connected between the sixth connection point (J6) and the other end of the first commutation circuit (10a ') and from the sixth connection point (J6) to the first commutation circuit (10a). ′) A 23rd diode (D23) having a forward polarity toward
Connected between the other end of the second commutation circuit (10b ') and the seventh connection point (J7) and from the second commutation circuit (10b') to the seventh connection point ( A 24th diode (D24) having a forward polarity toward J7);
A function for on / off control of the first, second and third switches (Q1, Q2, Q3) at a repetition frequency higher than the frequency of the three-phase AC voltage, and the first and second commutation switches; (Qa, Qb) from the turn-on time to the turn-on time or from the turn-on time to the predetermined time after the turn-on time of the first, second and third switches (Q1, Q2, Q3). A three-phase switching rectifier comprising a control circuit (3) having a function of performing on-control during a period. 力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１の転流用スイッチ（Ｑａ）と第１のトランス（T1）の１次巻線（N1a）と第１の転流用インダクタ（Ｌａ）との直列回路から成り且つ前記第１の転流用スィツチ（Qａ）がこの直列回路の一端側に配置され且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第１の転流回路（１０ａ″）と、
前記第１のトランス（T1）の前記１次巻線（N1a）に電磁結合され且つ逆流阻止用ダイオ−ド（D25）を介して前記第１の分割用コンデンサ（C1）に並列に接続された前記第１のトランス（Ｔ1）の２次巻線（N2a）と、
前記第１の転流用スイッチ（Qa）の前記第１の接続点（J1）側の端子と反対側の端子と前記第1の分割用コンデンサ（C1）との間に接続された第１のクランプ用ダイオ−ド（D27）と、
第２の転流用スイッチ（Ｑｂ）と第２のトランス（T2）の１次巻線（N1b）と第２の転流用インダクタ（Ｌｂ）との直列回路から成り且つ前記第２の転流用スイッチ（Qｂ）がこの直列回路の一端側に配置され且つこの直列回路の一端が前記第１の接続点（Ｊ1）に接続されている第２の転流回路（１０ｂ″）と、
前記第２のトランス（T2）の前記１次巻線（N1b）に電磁結合され且つ逆流阻止用ダイオ−ド（D26）を介して前記第２の分割用コンデンサ（C2）に並列に接続された前記第２のトランス（Ｔ2）の２次巻線（N2b）と、
前記第２の転流用スイッチ（Qb）の前記第１の接続点（J1）側の端子と反対側の端子と前記第２の分割用コンデンサ（C2）との間に接続された第２のクランプ用ダイオ−ド（D28）と、
前記第２の接続点（Ｊ2）と前記第１の転流回路（１０ａ″）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の転流回路（１０ａ″）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第２の転流回路（１０ｂ″）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第２の転流回路（１０ｂ″）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第１の転流回路（１０ａ″）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第１の転流回路（１０ａ″）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の転流回路（１０ｂ″）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の転流回路（１０ｂ″）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第１の転流回路（１０ａ″）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第１の転流回路（１０ａ″）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第２の転流回路（１０ｂ″）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第２の転流回路（１０ｂ″）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置。A three-phase switching rectifier for converting a three-phase AC voltage into a DC voltage having a power factor improving function,
First, second and third AC input terminals (1a, 1b, 1c) for inputting the three-phase AC voltage;
First and second DC output terminals (2a, 2b) for supplying a DC voltage to the load (2);
The first connected between the first and second DC output terminals (2a, 2b) to divide the voltage between the first and second DC output terminals (2a, 2b) to obtain an intermediate potential. And a second dividing capacitor (C1, C2);
Connected between the first AC input terminal (1a) and the first DC output terminal (2a) and from the first AC input terminal (1a) to the first DC output terminal (2a). A series circuit of first and second diodes (D1, D2) having a forward polarity toward
Connected between the first AC input terminal (1a) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the first AC input terminal (1a). A series circuit of third and fourth diodes (D3, D4) having polarities in the forward direction;
A first connection point (J1) for connecting the first and second dividing capacitors (C1, C2) to each other and a first connection point (J1, D2) for connecting the first and second diodes (D1, D2) to each other. A fifth diode having a polarity which is connected between the first connection point (J1) and the forward connection direction from the first connection point (J1) to the second connection point (J2). -Do (D5),
The third connection is connected between the third connection point (J3) connecting the third and fourth diodes (D3, D4) to each other and the first connection point (J1). A sixth diode (D6) having a forward polarity from the point (J3) toward the first connection point (J1);
A first switch (Q1) connected between the second connection point (J2) and the third connection point (J3);
Connected between the second AC input terminal (1b) and the first DC output terminal (2a) and from the second AC input terminal (1b) to the first DC output terminal (2a). A series circuit of seventh and eighth diodes (D7, D8) having polarities in the forward direction;
Connected between the second AC input terminal (1b) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the second AC input terminal (1b). A series circuit of ninth and tenth diodes (D9, D10) having polarities in the forward direction;
Connected between the fourth connection point (J4) connecting the seventh and eighth diodes (D7, D8) to each other and the first connection point (J1), and the first connection. An eleventh diode (D11) having a forward polarity from the point (J1) to the fourth connection point (J4);
The fifth connection is connected between the fifth connection point (J5) connecting the ninth and tenth diodes (D9, D10) to each other and the first connection point (J1). A twelfth diode (D12) having a forward polarity from the point (J5) to the first connection point (J1);
A second switch (Q2) connected between the fourth connection point (J4) and the fifth connection point (J5);
Connected between the third AC input terminal (1c) and the first DC output terminal (2a) and from the third AC input terminal (1c) to the first DC output terminal (2a). A series circuit of thirteenth and fourteenth diodes (D13, D14) having a polarity which is forwardly directed;
Connected between the third AC input terminal (1c) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the third AC input terminal (1c). A series circuit of fifteenth and sixteenth diodes (D15, D16) having a forward polarity;
The first connection is connected between the sixth connection point (J6) and the first connection point (J1) for connecting the first 3rd and the 14th diodes (D13, D14) to each other. A seventeenth diode (D17) having a polarity in a forward direction from the point (J1) toward the sixth connection point (J6);
The seventh connection is connected between the seventh connection point (J7) and the first connection point (J1) connecting the fifteenth and sixteenth diodes (D15, D16) to each other. An eighteenth diode (D18) having a polarity in a forward direction from the point (J7) toward the first connection point (J1);
A third switch (Q3) connected between the sixth connection point (J6) and the seventh connection point (J7);
In a three-phase switching rectifier comprising:
A first snubber capacitor (C11) connected in parallel to the first diode (D1) or the second diode (D2) or the fifth diode (D5);
A second snubber capacitor (C12) connected in parallel to the third diode (D3) or the fourth diode (D4) or the sixth diode (D6);
A third snubber capacitor (C13) connected in parallel to the seventh diode (D7) or the eighth diode (D8) or the eleventh diode (D11);
A fourth snubber capacitor (C14) connected in parallel to the ninth diode (D9), the tenth diode (D10) or the twelfth diode (D12);
A fifth snubber capacitor (C15) connected in parallel to the thirteenth diode (D13), the fourteenth diode (D14) or the seventeenth diode (D17);
A sixth snubber capacitor (C16) connected in parallel to the fifteenth diode (D15) or the sixteenth diode (D16) or the eighteenth diode (D18);
The first commutation switch (Qa), the primary winding (N1a) of the first transformer (T1), and the first commutation inductor (La) are connected in series, and the first commutation switch ( Qa) is disposed on one end side of the series circuit, and one end of the series circuit is connected to the first connection point (J1);
Electromagnetically coupled to the primary winding (N1a) of the first transformer (T1) and connected in parallel to the first dividing capacitor (C1) via a backflow prevention diode (D25). A secondary winding (N2a) of the first transformer (T1);
A first clamp connected between the terminal on the opposite side of the first connection point (J1) side of the first commutation switch (Qa) and the first dividing capacitor (C1). Diode (D27),
The second commutation switch (Qb), a primary winding (N1b) of the second transformer (T2), and a second commutation inductor (Lb) are connected in series, and the second commutation switch ( A second commutation circuit (10b ″) having Qb) disposed on one end side of the series circuit and one end of the series circuit connected to the first connection point (J1);
Electromagnetically coupled to the primary winding (N1b) of the second transformer (T2) and connected in parallel to the second dividing capacitor (C2) via a backflow prevention diode (D26). A secondary winding (N2b) of the second transformer (T2);
A second clamp connected between a terminal opposite to the first connection point (J1) side terminal of the second commutation switch (Qb) and the second dividing capacitor (C2). Diode (D28),
Connected between the second connection point (J2) and the other end of the first commutation circuit (10a ″) and from the second connection point (J2) to the first commutation circuit (10a). ″) A nineteenth diode (D19) having a forward polarity toward ‘),
Connected between the other end of the second commutation circuit (10b ") and the third connection point (J3) and from the second commutation circuit (10b") to the third connection point ( A twentieth diode (D20) having a forward polarity toward J3);
Connected between the fourth connection point (J4) and the other end of the first commutation circuit (10a ″) and from the fourth connection point (J4) to the first commutation circuit (10a). ″) A 21st diode (D21) having a forward polarity toward ‘),
Connected between the other end of the second commutation circuit (10b ″) and the fifth connection point (J5) and from the second commutation circuit (10b ″) to the fifth connection point ( A twenty-second diode (D22) having a forward polarity toward J5);
Connected between the sixth connection point (J6) and the other end of the first commutation circuit (10a ″) and from the sixth connection point (J6) to the first commutation circuit (10a). ″) A 23rd diode (D23) having a forward polarity toward ‘),
Connected between the other end of the second commutation circuit (10b ″) and the seventh connection point (J7) and from the second commutation circuit (10b ″) to the seventh connection point ( A 24th diode (D24) having a forward polarity toward J7);
A function for on / off control of the first, second and third switches (Q1, Q2, Q3) at a repetition frequency higher than the frequency of the three-phase AC voltage, and the first and second commutation switches; (Qa, Qb) from the turn-on time to the turn-on time or from the turn-on time to the predetermined time after the turn-on time of the first, second and third switches (Q1, Q2, Q3). A three-phase switching rectifier comprising a control circuit (3) having a function of performing on-control during a period. 力率改善機能を有して三相交流電圧を直流電圧に変換するための三相スイッチング整流装置であって、
前記三相交流電圧を入力するための第１、第２及び第３の交流入力端子（１ａ、１ｂ、１ｃ）と、
負荷（２）に直流電圧を供給するための第１及び第２の直流出力端子（２ａ、２ｂ）と、
前記第１及び第２の直流出力端子（２ａ、２ｂ）間の電圧を分割して中間電位を得るために前記第１及び第２の直流出力端子（２ａ、２ｂ）間に接続された第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）と、
前記第１の交流入力端子（１ａ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第１の交流入力端子（１ａ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１及び第２のダイオ−ド（Ｄ1、Ｄ2）の直列回路と、
前記第１の交流入力端子（１ａ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第１の交流入力端子（１ａ）に向って順方向となる極性を有している第３及び第４のダイオ−ド（Ｄ3、Ｄ4）の直列回路と、
前記第１及び第２の分割用コンデンサ（Ｃ1、Ｃ2）を相互に接続する第１の接続点（Ｊ1）と前記第１及び第２のダイオ−ド（Ｄ1、Ｄ2）を相互に接続する第２の接続点（Ｊ2）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第２の接続点（Ｊ2）に向って順方向となる極性を有している第５のダイオ−ド（Ｄ5）と、
前記第３及び第４のダイオ−ド（Ｄ3、Ｄ4）を相互に接続する第３の接続点（Ｊ3）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第３の接続点（Ｊ3）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第６のダイオ−ド（Ｄ6）と、
前記第２の接続点（Ｊ2）と前記第３の接続点（Ｊ3）との間に接続された第１のスイッチ（Ｑ1）と、
前記第２の交流入力端子（１ｂ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第２の交流入力端子（１ｂ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第７及び第８のダイオ−ド（Ｄ7、Ｄ8）の直列回路と、
前記第２の交流入力端子（１ｂ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第２の交流入力端子（１ｂ）に向って順方向となる極性を有している第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）の直列回路と、
前記第７及び第８のダイオ−ド（Ｄ7、Ｄ8）を相互に接続する第４の接続点（Ｊ4）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第４の接続点（Ｊ4）に向って順方向となる極性を有している第１１のダイオ−ド（Ｄ11）と、
前記第９及び第１０のダイオ−ド（Ｄ9、Ｄ10）を相互に接続する第５の接続点（Ｊ5）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第５の接続点（Ｊ5）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１２のダイオ−ド（Ｄ12）と、
前記第４の接続点（Ｊ4）と前記第５の接続点（Ｊ5）との間に接続された第２のスイッチ（Ｑ2）と、
前記第３の交流入力端子（１ｃ）と前記第１の直流出力端子（２ａ）との間に接続され且つ前記第３の交流入力端子（１ｃ）から前記第１の直流出力端子（２ａ）に向って順方向となる極性を有している第１３及び第１４のダイオ−ド（Ｄ13、Ｄ14）の直列回路と、
前記第３の交流入力端子（１ｃ）と前記第２の直流出力端子（２ｂ）との間に接続され且つ前記第２の直流出力端子（２ｂ）から前記第３の交流入力端子（１ｃ）に向って順方向となる極性を有している第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）の直列回路と、
前記第１3及び第１４のダイオ−ド（Ｄ13、Ｄ14）を相互に接続する第６の接続点（Ｊ6）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第１の接続点（Ｊ1）から前記第６の接続点（Ｊ6）に向って順方向となる極性を有している第１７のダイオ−ド（Ｄ17）と、
前記第１５及び第１６のダイオ−ド（Ｄ15、Ｄ16）を相互に接続する第７の接続点（Ｊ7）と前記第１の接続点（Ｊ1）との間に接続され且つ前記第７の接続点（Ｊ7）から前記第１の接続点（Ｊ1）に向って順方向となる極性を有している第１８のダイオ−ド（Ｄ18）と、
前記第６の接続点（Ｊ6）と前記第７の接続点（Ｊ7）との間に接続された第３のスイッチ（Ｑ3）と、
を具備する三相スイッチング整流装置において、
前記第１のダイオ−ド（Ｄ1）又は前記第２のダイオ−ド（Ｄ2）又は前記第５のダイオ−ド（Ｄ5）に並列に接続された第１のスナバコンデンサ（Ｃ11）と、
前記第３のダイオ−ド（Ｄ3）又は前記第４のダイオ−ド（Ｄ4）又は前記第６のダイオ−ド（Ｄ6）に並列に接続された第２のスナバコンデンサ（Ｃ12）と、
前記第７のダイオ−ド（Ｄ7）又は前記第８のダイオ−ド（Ｄ8）又は前記第１１のダイオ−ド（Ｄ11）に並列に接続された第３のスナバコンデンサ（Ｃ13）と、
前記第９のダイオ−ド（Ｄ9）又は前記第１０のダイオ−ド（Ｄ10）又は前記第１２のダイオ−ド（Ｄ12）に並列に接続された第４のスナバコンデンサ（Ｃ14）と、
前記第１３のダイオ−ド（Ｄ13）又は前記第１４のダイオ−ド（Ｄ14）又は前記第１７のダイオ−ド（Ｄ17）に並列に接続された第５のスナバコンデンサ（Ｃ15）と、
前記第１５のダイオ−ド（Ｄ15）又は前記第１６のダイオ−ド（Ｄ16）又は前記第１８のダイオ−ド（Ｄ18）に並列に接続された第６のスナバコンデンサ（Ｃ16）と、
第１の正側転流用スイッチ（Ｑａ1）と第１の正側転流用インダクタ（Ｌａ1）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第１の正側転流回路（１０ａ1）と、
第２の正側転流用スイッチ（Ｑａ2）と第２の正側転流用インダクタ（Ｌａ2）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第２の正側転流回路（１０ａ2）と、
第３の正側転流用スイッチ（Ｑａ3）と第3の正側転流用インダクタ（Ｌａ3）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第３の正側転流回路（１０ａ3）と、
第１の負側転流用スイッチ（Ｑｂ1）と第１の負側転流用インダクタ（Ｌｂ1）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第1の負側転流回路（１０ｂ1）と
第2の負側転流用スイッチ（Ｑｂ2）と第2の負側転流用インダクタ（Ｌｂ2）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第２の負側転流回路（１０ｂ2）と
第３の負側転流用スイッチ（Ｑｂ3）と第３の負側転流用インダクタ（Ｌｂ3）との直列回路から成り且つこの直列回路の一端が独立又は共通の補助直流電源又はトランスを介して前記第１の接続点（Ｊ1）に接続されている第３の負側転流回路（１０ｂ3）と、
前記第２の接続点（Ｊ2）と前記第１の正側転流回路（１０ａ1）の他端との間に接続され且つ前記第２の接続点（Ｊ2）から前記第１の正側転流回路（１０ａ1）に向って順方向となる極性を有している第１９のダイオ−ド（Ｄ19）と、
前記第１の負側転流回路（１０ｂ1）の他端と前記第３の接続点（Ｊ3）との間に接続され且つ前記第１の負側転流回路（１０ｂ1）から前記第３の接続点（Ｊ3）に向って順方向となる極性を有している第２０のダイオ−ド（Ｄ20）と、
前記第４の接続点（Ｊ4）と前記第２の正側転流回路（１０ａ2）の他端との間に接続され且つ前記第４の接続点（Ｊ4）から前記第２の正側転流回路（１０ａ2）に向って順方向となる極性を有している第２１のダイオ−ド（Ｄ21）と、
前記第２の負側転流回路（１０ｂ2）の他端と前記第５の接続点（Ｊ5）との間に接続され且つ前記第２の負側転流回路（１０ｂ2）から前記第５の接続点（Ｊ5）に向って順方向となる極性を有している第２２のダイオ−ド（Ｄ22）と、
前記第６の接続点（Ｊ6）と前記第３の正側転流回路（１０ａ3）の他端との間に接続され且つ前記第６の接続点（Ｊ6）から前記第３の正側転流回路（１０ａ3）に向って順方向となる極性を有している第２３のダイオ−ド（Ｄ23）と、
前記第３の負側転流回路（１０ｂ3）の他端と前記第７の接続点（Ｊ7）との間に接続され且つ前記第３の負側転流回路（１０ｂ3）から前記第７の接続点（Ｊ7）に向って順方向となる極性を有している第２４のダイオ−ド（Ｄ24）と、
前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）を前記三相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する機能、及び前記第１及び第２の転流用スイッチ（Ｑａ、Ｑｂ）を前記第１、第２及び第３のスイッチ（Ｑ1、Ｑ2、Ｑ3）のタ−ンオン時点よりも所定時間前からタ−ンオン時点又はタ−ンオン時点から所定時間後までの期間にオン制御する機能を有している制御回路（３）と
を具備していることを特徴とする三相スイッチング整流装置。A three-phase switching rectifier for converting a three-phase AC voltage into a DC voltage having a power factor improving function,
First, second and third AC input terminals (1a, 1b, 1c) for inputting the three-phase AC voltage;
First and second DC output terminals (2a, 2b) for supplying a DC voltage to the load (2);
The first connected between the first and second DC output terminals (2a, 2b) to divide the voltage between the first and second DC output terminals (2a, 2b) to obtain an intermediate potential. And a second dividing capacitor (C1, C2);
Connected between the first AC input terminal (1a) and the first DC output terminal (2a) and from the first AC input terminal (1a) to the first DC output terminal (2a). A series circuit of first and second diodes (D1, D2) having a forward polarity toward
Connected between the first AC input terminal (1a) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the first AC input terminal (1a). A series circuit of third and fourth diodes (D3, D4) having polarities in the forward direction;
A first connection point (J1) for connecting the first and second dividing capacitors (C1, C2) to each other and a first connection point (J1, D2) for connecting the first and second diodes (D1, D2) to each other. A fifth diode having a polarity which is connected between the first connection point (J1) and the forward connection direction from the first connection point (J1) to the second connection point (J2). -Do (D5),
The third connection is connected between the third connection point (J3) connecting the third and fourth diodes (D3, D4) to each other and the first connection point (J1). A sixth diode (D6) having a forward polarity from the point (J3) toward the first connection point (J1);
A first switch (Q1) connected between the second connection point (J2) and the third connection point (J3);
Connected between the second AC input terminal (1b) and the first DC output terminal (2a) and from the second AC input terminal (1b) to the first DC output terminal (2a). A series circuit of seventh and eighth diodes (D7, D8) having polarities in the forward direction;
Connected between the second AC input terminal (1b) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the second AC input terminal (1b). A series circuit of ninth and tenth diodes (D9, D10) having polarities in the forward direction;
Connected between the fourth connection point (J4) connecting the seventh and eighth diodes (D7, D8) to each other and the first connection point (J1), and the first connection. An eleventh diode (D11) having a forward polarity from the point (J1) to the fourth connection point (J4);
The fifth connection is connected between the fifth connection point (J5) connecting the ninth and tenth diodes (D9, D10) to each other and the first connection point (J1). A twelfth diode (D12) having a forward polarity from the point (J5) to the first connection point (J1);
A second switch (Q2) connected between the fourth connection point (J4) and the fifth connection point (J5);
Connected between the third AC input terminal (1c) and the first DC output terminal (2a) and from the third AC input terminal (1c) to the first DC output terminal (2a). A series circuit of thirteenth and fourteenth diodes (D13, D14) having a polarity which is forwardly directed;
Connected between the third AC input terminal (1c) and the second DC output terminal (2b) and from the second DC output terminal (2b) to the third AC input terminal (1c). A series circuit of fifteenth and sixteenth diodes (D15, D16) having a forward polarity;
The first connection is connected between the sixth connection point (J6) and the first connection point (J1) for connecting the first 3rd and the 14th diodes (D13, D14) to each other. A seventeenth diode (D17) having a polarity in a forward direction from the point (J1) toward the sixth connection point (J6);
The seventh connection is connected between the seventh connection point (J7) and the first connection point (J1) connecting the fifteenth and sixteenth diodes (D15, D16) to each other. An eighteenth diode (D18) having a polarity in a forward direction from the point (J7) toward the first connection point (J1);
A third switch (Q3) connected between the sixth connection point (J6) and the seventh connection point (J7);
In a three-phase switching rectifier comprising:
A first snubber capacitor (C11) connected in parallel to the first diode (D1) or the second diode (D2) or the fifth diode (D5);
A second snubber capacitor (C12) connected in parallel to the third diode (D3) or the fourth diode (D4) or the sixth diode (D6);
A third snubber capacitor (C13) connected in parallel to the seventh diode (D7) or the eighth diode (D8) or the eleventh diode (D11);
A fourth snubber capacitor (C14) connected in parallel to the ninth diode (D9), the tenth diode (D10) or the twelfth diode (D12);
A fifth snubber capacitor (C15) connected in parallel to the thirteenth diode (D13), the fourteenth diode (D14) or the seventeenth diode (D17);
A sixth snubber capacitor (C16) connected in parallel to the fifteenth diode (D15) or the sixteenth diode (D16) or the eighteenth diode (D18);
The first positive commutation switch (Qa1) and the first positive commutation inductor (La1) are connected in series, and one end of the series circuit is connected to the first through an independent or common auxiliary DC power supply or transformer. A first positive commutation circuit (10a1) connected to one connection point (J1);
The second positive commutation switch (Qa2) and the second positive commutation inductor (La2) are connected in series, and one end of the series circuit is connected to the first through an independent or common auxiliary DC power supply or transformer. A second positive commutation circuit (10a2) connected to one connection point (J1);
It comprises a series circuit of a third positive commutation switch (Qa3) and a third positive commutation inductor (La3), and one end of this series circuit is connected to the first through an independent or common auxiliary DC power supply or transformer. A third positive commutation circuit (10a3) connected to one connection point (J1);
The first negative commutation switch (Qb1) and the first negative commutation inductor (Lb1) are connected in series, and one end of the series circuit is connected to the first through an independent or common auxiliary DC power supply or transformer. A first negative commutation circuit (10b1), a second negative commutation switch (Qb2), and a second negative commutation inductor (Lb2) connected to one connection point (J1). A second negative commutation circuit (10b2) comprising a circuit and one end of the series circuit connected to the first connection point (J1) via an independent or common auxiliary DC power supply or transformer, and a third Of the negative commutation switch (Qb3) and the third negative commutation inductor (Lb3), and one end of the series circuit is connected to the first through an independent or common auxiliary DC power supply or transformer. Third negative commutation connected to connection point (J1) The road (10b3),
The first positive commutation is connected between the second connection point (J2) and the other end of the first positive commutation circuit (10a1) and from the second connection point (J2). A nineteenth diode (D19) having a polarity in a forward direction toward the circuit (10a1);
The third connection is connected between the other end of the first negative commutation circuit (10b1) and the third connection point (J3) and from the first negative commutation circuit (10b1). A twentieth diode (D20) having a forward polarity toward the point (J3);
The second positive commutation is connected between the fourth connection point (J4) and the other end of the second positive commutation circuit (10a2) and from the fourth connection point (J4). A twenty-first diode (D21) having a polarity in a forward direction toward the circuit (10a2);
Connected between the other end of the second negative commutation circuit (10b2) and the fifth connection point (J5) and from the second negative commutation circuit (10b2) to the fifth connection. A twenty-second diode (D22) having a forward polarity toward the point (J5);
The third positive commutation is connected between the sixth connection point (J6) and the other end of the third positive commutation circuit (10a3) and from the sixth connection point (J6). A 23rd diode (D23) having a forward polarity toward the circuit (10a3);
Connected between the other end of the third negative commutation circuit (10b3) and the seventh connection point (J7) and from the third negative commutation circuit (10b3) to the seventh connection A twenty-fourth diode (D24) having a forward polarity toward the point (J7);
A function for on / off control of the first, second and third switches (Q1, Q2, Q3) at a repetition frequency higher than the frequency of the three-phase AC voltage, and the first and second commutation switches; (Qa, Qb) from the turn-on time to the turn-on time or from the turn-on time to the predetermined time after the turn-on time of the first, second and third switches (Q1, Q2, Q3). A three-phase switching rectifier comprising a control circuit (3) having a function of performing on-control during a period. 前記第１、第２及び第３のスイッチ（Q1、Q2、Q3）を同時にタ−ンオンすることを特徴とする請求項１又は２又は３又は４記載の三相スイッチング整流装置。5. The three-phase switching rectifier according to claim 1, wherein the first, second and third switches (Q1, Q2, Q3) are turned on simultaneously.
JP2002213033A 2002-07-22 2002-07-22 Three-phase switching rectifier Expired - Fee Related JP4061480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002213033A JP4061480B2 (en) 2002-07-22 2002-07-22 Three-phase switching rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002213033A JP4061480B2 (en) 2002-07-22 2002-07-22 Three-phase switching rectifier

Publications (2)

Publication Number Publication Date
JP2004056947A JP2004056947A (en) 2004-02-19
JP4061480B2 true JP4061480B2 (en) 2008-03-19

Family

ID=31935779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002213033A Expired - Fee Related JP4061480B2 (en) 2002-07-22 2002-07-22 Three-phase switching rectifier

Country Status (1)

Country Link
JP (1) JP4061480B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105375752A (en) * 2014-08-12 2016-03-02 依必安派特穆尔芬根有限两合公司 System to increase the in-line power factor of a three-phase brushless dc motor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105375752A (en) * 2014-08-12 2016-03-02 依必安派特穆尔芬根有限两合公司 System to increase the in-line power factor of a three-phase brushless dc motor
CN105375752B (en) * 2014-08-12 2019-04-12 依必安派特穆尔芬根有限两合公司 The system and method for improving the power end power factor of the EC motor of three phase supply

Also Published As

Publication number Publication date
JP2004056947A (en) 2004-02-19

Similar Documents

Publication Publication Date Title
CN109167524B (en) Three-phase alternating-current/direct-current buck-boost conversion circuit and control method thereof
AU2010254966B2 (en) Power converter
US6741482B2 (en) Power conversion device
JP3374917B2 (en) Switching power supply
KR100427703B1 (en) Switching power supply unit
CN109067219B (en) Three-phase AC/DC converter and control method thereof
CN108306543B (en) Multifunctional AC/DC conversion circuit and control method thereof
US20110292703A1 (en) Single-stage AC-to-DC converter with isolation and power factor correction
JP2023529555A (en) power converter
JP3324645B2 (en) AC-DC converter
JP3528920B2 (en) Switching power supply
JP4193033B2 (en) Three-phase switching rectifier
JP4466798B2 (en) DC-DC converter
Klumpner et al. Using reverse blocking IGBTs in power converters for adjustable speed drives
US10186957B2 (en) Soft-switching control circuit of boost-type PFC converter
JP2003230276A (en) Power converter control method
JP4061480B2 (en) Three-phase switching rectifier
Pandey et al. Bridgeless PFC converter based EV charger
JP2001314081A (en) Ac-dc converter
JP4561945B2 (en) AC-DC converter
JP4488130B2 (en) Power converter
Syu et al. Phase-Shifted PWM with dynamic phase shift control and zero sequence injection to minimize inductor current ripple in three-phase flying capacitor multilevel converters
JP3298625B2 (en) Power converter
JP3298617B2 (en) AC-DC converter
JP4150883B2 (en) Three-phase power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees