JP2004342786A - Method of manufacturing semiconductor device, and dry etching equipment - Google Patents
Method of manufacturing semiconductor device, and dry etching equipment Download PDFInfo
- Publication number
- JP2004342786A JP2004342786A JP2003136815A JP2003136815A JP2004342786A JP 2004342786 A JP2004342786 A JP 2004342786A JP 2003136815 A JP2003136815 A JP 2003136815A JP 2003136815 A JP2003136815 A JP 2003136815A JP 2004342786 A JP2004342786 A JP 2004342786A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- gas
- film
- etching
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000001312 dry etching Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 113
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 107
- 239000010703 silicon Substances 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000007789 gas Substances 0.000 claims description 117
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 16
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 16
- 229910052794 bromium Inorganic materials 0.000 claims description 16
- 229910003855 HfAlO Inorganic materials 0.000 claims description 5
- 229910004129 HfSiO Inorganic materials 0.000 claims description 5
- 229910003691 SiBr Inorganic materials 0.000 claims 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 10
- 239000012528 membrane Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 6
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- AIFMYMZGQVTROK-UHFFFAOYSA-N silicon tetrabromide Chemical compound Br[Si](Br)(Br)Br AIFMYMZGQVTROK-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法およびドライエッチング装置に関し、より詳細には、高誘電率絶縁膜を有する半導体装置の製造方法および高誘電率絶縁膜に所望のエッチングを施すドライエッチング装置に関する。
【0002】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、MOS(Metal Oxide Semiconductor)型半導体装置では高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、MOS構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【0003】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜(SiO2膜)が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア(電子および正孔)がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、130nmノードのデバイスで要求されるゲート絶縁膜の膜厚はSiO2膜で2nm程度であるが、この領域はトンネル電流が流れ始める領域である。したがって、ゲート絶縁膜としてSiO2膜を用いた場合には、ゲートリーク電流を抑制することができずに消費電力の増大を招くことになる。
【0004】
そこで、SiO2膜に代えて、より誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜(以下、High−k膜という。)としては、従来、TiO2膜、Ta2O5膜およびAl2O5膜などが検討されてきたが、最近では、HfO2膜、HfAlOx膜およびHfSiOx膜などがシリコン上での安定性に優れていることから注目されている。
【0005】
【発明が解決しようとする課題】
図5は、ゲート絶縁膜としてHigh−k膜を用いた場合の従来法による電界効果トランジスタ(Field Effect Transistor)の製造工程を示す断面図である。
【0006】
シリコン基板501上に公知の方法を用いて素子分離領域502,503を形成した後、熱酸化法によってSiO2膜504を形成する。次に、High−k膜505、ゲート電極としての多結晶シリコン膜506およびマスク材としてのSiO2膜507を順に成長させる。その後、ゲート電極の寸法均一性向上を目的として反射防止膜508を形成してから、フォトリソグラフィ法を用いてレジストパターン509を形成する(図5(a))。
【0007】
次に、レジストパターン509をマスクとして反射防止膜508、SiO2膜507をドライエッチングし、SiO2膜パターン510を形成する(図5(b))。
【0008】
次に、SiO2膜パターン510をマスクとして多結晶シリコン膜506をドライエッチングし、多結晶シリコン膜パターン511を形成する(図5(c))。
【0009】
最後に、High−k膜505およびSiO2膜504をエッチングすることによってゲート電極が完成するが、この際に次のような問題があった。
【0010】
図5(c)の構造において、High−k膜505が存在しない場合には、多結晶シリコン膜パターン511と下地のSiO2膜504との間の選択比が大きいために、SiO2膜504が露出したところでエッチングが停止する。そして、希フッ酸などを用いたウェットエッチングによってSiO2膜504を除去することによりゲート電極を形成することができる。
【0011】
一方、High−k膜505がある場合には、上記のようにして多結晶シリコン膜パターン511を形成した後、BCl3、HBr、O2若しくはフルオロカーボンなどのエッチングガスを用いたドライエッチング法または適当なエッチング液を用いたウェットエッチング法によって、High−k膜パターンを形成する。
【0012】
しかしながら、High−k膜パターンを形成する際に、High−k膜505と下地のSiO2膜504との選択比が0.5〜0.8程度の値でしか得られないために、SiO2膜504に対して選択的にHigh−k膜505をエッチングすることが困難であるという問題があった。また、High−k膜505とシリコン基板501との選択比は上記の選択比よりもさらに小さいために、シリコン基板501もエッチングされてしまうという問題もあった(図5(d))。このことは、所望のエクステンションおよびソース・ドレイン領域の形成を阻害することになる。
【0013】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、下地のSiO2膜に対して選択的にHigh−k膜をエッチングすることのできる半導体装置の製造方法を提供することにある。
【0014】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【0015】
【課題を解決するための手段】
本発明は、半導体基板上にシリコンを含む酸化膜を介して形成された高誘電率絶縁膜をドライエッチング装置を用いてエッチングする半導体装置の製造方法において、エッチングガスとして臭素および酸素を含むガスを用い、ドライエッチング装置の中にシリコン供給源を設け、高誘電率絶縁膜をエッチングする際にシリコン供給源もエッチングすることによってエッチング雰囲気中にシリコンを供給することを特徴としている。シリコン供給源は、エッチングガスの噴出し口および半導体基板の周囲の少なくとも一方に設けられたシリコン部材とすることができる。ここで、エッチングガスの噴出し口に設けられたシリコン部材は、シリコンからなる板状部材とすることができる。また、半導体基板の周囲に設けられたシリコン部材は、シリコンリングとすることができる。エッチングガスは、HBrガスとO2ガスとの混合ガスまたはSiBr4ガスとO2ガスとの混合ガスとすることが好ましい。
【0016】
また、本発明は、半導体基板上にシリコンを含む酸化膜を介して形成された高誘電率絶縁膜をドライエッチングする半導体装置の製造方法において、エッチングガスとして、シリコン、臭素および酸素を含むガスを用いることを特徴としている。エッチングガスはSiBr4ガスとO2ガスとの混合ガスとすることが好ましい。
【0017】
本発明の半導体装置の製造方法において、高誘電率絶縁膜は、HfO2膜、HfAlOx膜およびHfSiOx膜よりなる群から選ばれる1の膜とすることが好ましい。
【0018】
さらに、本発明のドライエッチング装置は、真空チャンバ内に導入したエッチングガスをプラズマ化し、半導体基板上にシリコンを含む酸化膜を介して形成された高誘電率絶縁膜に所望のエッチングを施すドライエッチング装置であって、半導体基板を載置する第1の電極と、半導体基板の高誘電率絶縁膜が形成された面と対向する位置に所定の間隔をおいて設けられた第2の電極と、エッチングガスを真空チャンバ内に供給するエッチングガス供給管とを備え、第2の電極は内部に中空部を有するとともに、第2の電極の半導体基板に対向する面には複数のガス噴出し口が設けられており、エッチングガスは、エッチングガス供給管、中空部を順に経てガス噴出し口から真空チャンバ内に導入され、ガス噴出し口および半導体基板の少なくとも一方の周囲にシリコン部材が設けられていることを特徴としている。ここで、ガス噴出し口の周囲に設けられたシリコン部材は、シリコンからなる板状部材とすることができる。また、被加工基板の周囲に設けられたシリコン部材は、シリコンリングとすることができる。
【0019】
【発明の実施の形態】
本発明者は、鋭意研究を行った結果、臭素および酸素を含むエッチングガスを用いるとともに、エッチング雰囲気中にシリコンを供給することによって、High−k膜のエッチング速度を上昇させ、SiO2膜(シリコン酸化膜)との選択比を1より大きくすることができることを見出した。このことについて、以下に詳細に説明する。
【0020】
図1は、エッチング雰囲気中にシリコンが供給される場合とされない場合とで、High−k膜のエッチング速度をSiO2膜および多結晶シリコン膜のエッチング速度と比較した結果を示したものである。図1の例では、High−k膜としてHfO2膜を使用している。具体的には、シリコン基板上にSiO2膜を介してHfO2膜を形成したもの(サンプルA)、シリコン基板上にSiO2膜のみを形成したもの(サンプルB)、およびシリコン基板上にSiO2膜を介して多結晶シリコン膜を形成したもの(サンプルC)を準備し、これらをシリコン基板の上またはシリコン基板上に形成されたSiO2膜の上にそれぞれ貼り付けてエッチング速度を測定した。尚、エッチングガスとしては、HBrとO2との混合ガスを用いた。図において、シリコン基板の上にサンプルA〜Cを貼り付けたサンプルがシリコンが供給される場合に相当する。また、シリコン基板上に形成されたSiO2膜の上にサンプルA〜Cを貼り付けたサンプルがシリコンが供給されない場合に相当する。
【0021】
図1から分かるように、HfO2膜のエッチング速度は、SiO2膜上に比較してシリコン基板上では18倍程度大きくなっている。また、SiO2膜に対するHfO2膜のエッチング選択比はシリコン基板上で2.22程度であり、従来に比較して3倍程度大きくなることが認められた。
【0022】
以上の事実は、Siがエッチングガスと結合してエッチング速度の向上に寄与する物質が生成することによると考えられる。例えば、図1の例では、シリコンとエッチングガス中の臭素および酸素とが反応してSiOxBrを生成し、これによってHfO2膜のエッチング速度が向上すると考えられる。一方、SiOxBrはSiO2膜に対して選択性のある材料として知られており、このためエッチング選択比が大きくなると考えられる。
【0023】
上記の知見から、本発明者は、エッチング雰囲気中にシリコンを供給することを考え、本発明に至った。以下、シリコンを供給する方法について具体的に示しながら本発明の実施の形態について説明する。
【0024】
実施の形態1.
本実施の形態では、ドライエッチング装置内にシリコン供給源を設けることを特徴とする。
【0025】
図2(a)〜(e)は、本実施の形態による半導体装置の製造工程を示す断面図である。まず、シリコン基板201上に公知の方法を用いて素子分離領域202,203を形成した後、素子分離領域202と素子分離領域203によって挟まれた領域に熱酸化法によってSiO2膜204を形成する。SiO2膜204の膜厚は、例えば1nm程度とすることができる。ここで、SiO2膜204は、熱酸化法に限らず他の方法によって形成されてもよい。
【0026】
次に、素子分離領域202,203およびSiO2膜204の上にHigh−k膜205を形成する。High−k膜205としては、例えば、HfO2膜、HfAlOx膜またはHfSiOx膜などを用いることができる。尚、High−k膜205の膜厚は、例えば2nm〜3nm程度とすることができる。
【0027】
High−k膜205を形成した後は、この上に、ゲート電極となる多結晶シリコン膜206、マスク材となるSiO2膜207を順に形成する。多結晶シリコン膜206の膜厚は、例えば150nm程度とすることができる。また、SiO2膜207の膜厚は、例えば100nm程度とすることができる。
【0028】
SiO2膜207を形成した後は、この上に反射防止膜208を形成する。反射防止膜208は、次に形成するレジスト膜をパターニングする際に、レジスト膜を透過した露光光を吸収することによって、レジスト膜と反射防止膜との界面における露光光の反射をなくす役割を果たす。反射防止膜208としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜はなくてもよい。
【0029】
次に、反射防止膜208の上にレジスト膜(図示せず)を形成し、フォトリソグラフィ法によって所望の線幅を有するレジストパターン209を形成する。以上の工程によって、図2(a)の構造が得られる。
【0030】
次に、図2(b)に示すように、ゲートマスクとなるSiO2膜パターン210を形成する。
【0031】
まず、図2(a)のレジストパターン209をマスクとして反射防止膜208,SiO2膜207をエッチングする。その後、不要となったレジストパターン209を除去する。尚、反射防止膜208のエッチングが進行してSiO2膜207が露出すると略同時に、レジストパターン209がエッチングによって消失するようにエッチング条件を設定してもよい。この場合、SiO2膜207のエッチングは、反射防止膜パターン(図示せず)をマスクとして行う。SiO2膜パターン210が形成された後は、例えば、酸素ガスを用いたプラズマ処理を行うことによって反射防止膜パターンを除去することができる。
【0032】
次に、SiO2膜パターン210をマスクとして、多結晶シリコン膜206のエッチングを行うことによって、図2(c)に示す構造が得られる。図において、多結晶シリコン膜パターン211はゲート電極である。
【0033】
次に、SiO2膜パターン210をマスクとしてHigh−k膜205のエッチングを行う。エッチングは、例えば、誘導結合による低圧高密度プラズマによって行うことができる。本実施の形態においては、ドライエッチング装置内にシリコンを供給できる材料を設けることによって、エッチング雰囲気中にシリコンを供給することを特徴としている。
【0034】
図3は、本実施の形態におけるドライエッチング装置の一例である。図に示すように、ドライエッチング装置300は、真空チャンバ301内に、第1の電極としての下部電極302と、下部電極302と対向する位置に所定の間隔をおいて配置された、第2の電極としての上部電極303とを有する。下部電極302は高周波(RF)電源304に接続し、上部電極303は高周波(RF)電源305に接続している。
【0035】
下部電極302は基板載置台を兼ねており、半導体基板306は、下部リング307によって周囲を囲まれた状態で下部電極302の上に載置される。この際、半導体基板306は、High−k膜(図示せず)が形成されている面が上部電極303に対向するようにして置かれる。下部リング307は、下部電極302上で半導体基板306を位置決めする役割を有しているが、本実施の形態においては、下部リング307をシリコンで形成されたシリコンリングとすることによって、シリコン供給源としての役割も有するようにする。
【0036】
真空チャンバ301には、エッチングガスGを供給するエッチングガス供給管308が接続している。本実施の形態において、真空チャンバ301の内部にエッチングガスGを導入する方法を図3および図4を用いて具体的に説明する。尚、これらの図において、同じ符号を付した箇所は同じ部分であることを示している。
【0037】
図4は、図3における上部電極303の部分を拡大した図である。上部電極303は内部に中空部401を有し、エッチングガス供給管308から中空部401にエッチングガスGが導入されるようになっている。また、上部電極303の半導体基板に対向する面303aには複数のガス噴出し口402が設けられていて、中空部401内のエッチングガスGはガス噴出し口402から真空チャンバ301内に導入される。本実施の形態においては、ガス噴出し口402の周囲であって上部リング404の内側に、シリコンからなる板状部材403が設けられていることを特徴としている。板状部材403は、下部リング307と同様にシリコン供給源としての役割を有している。
【0038】
このように、本実施の形態においては、下部リング307および板状部材403をシリコンによって形成することを特徴としている。これにより、下部リング307および板状部材403をシリコン供給源として作用させることができる。尚、本実施の形態においては、半導体基板の近傍であってプラズマに曝される領域にシリコン部材が設けられていればよく、その形状に特に制限はない。すなわち、リング形状以外の他の形状を有するシリコン部材が半導体基板の周囲に設けられていてもよい。また、ガス噴出し口の周囲には、板状以外の他の形状のシリコン部材が設けられていてもよい。
【0039】
図3および図4を参照しながら、High−k膜のエッチングを行う工程について説明する。
【0040】
まず、下部電極302の上に半導体基板306を載置する。この際、下部リング307は、半導体基板306の近傍に半導体基板306の周囲を囲むようにして置かれるので、効果的にエッチング箇所にシリコンを供給することができる。ここで、半導体基板306は、本実施の形態により形成されたSiO2膜(図示せず)と、このSiO2膜の上に形成されたHigh−k膜(図示せず)とを有している。また、High−k膜の上には多結晶シリコン膜パターン(図示せず)およびSiO2膜パターン(図示せず)が形成されている。半導体基板306は、これらの膜が形成されている面が上部電極303の側を向くようにして置かれる。
【0041】
次に、エッチングガスGを所定の流量で真空チャンバ301内に導入する。本実施の形態においては、エッチングガスGは、エッチングガス供給管308を通り、上部電極303の内部に設けられた中空部401を経て、ガス噴出し口402から真空チャンバ301内に入る。エッチングガスGとしては、臭素および酸素を含むガスを用いることが好ましい。例えば、HBr(臭化水素)ガスとO2(酸素)ガスとの混合ガスを用いることができる。
【0042】
次に、上部電極303および下部電極302にそれぞれ高周波を印加すると、プラズマ放電域309に到達したエッチングガスがプラズマ化する。この際、プラズマ雰囲気中には、エッチングガスに由来する臭素および酸素とともにシリコンが存在する。ここで、シリコンの供給源は、ガス噴出し口402に取り付けられた板状部材403および下部リング307の2つである。すなわち、ガス噴出し口402は上部電極303の下部電極302に対向する面に設けられているので、エッチングガスGから発生した活性種(BrラジカルおよびOラジカルなど)によって板状部材403がエッチングされてシリコンを発生する。同様に、下部リング307もエッチングされてシリコンを発生する。ここで、特に、下部リング307は半導体基板306の周囲に設けられているので、エッチング箇所近傍に高い濃度でシリコンを供給することができる。
【0043】
発生したシリコンは、臭素および酸素と結合してSiOxBrを生成する。したがって、SiO2膜に対し選択的にHigh−k膜をエッチングすることができる。
【0044】
尚、エッチングにより発生したガスや余剰のエッチングガスGは、排気口310から真空チャンバ301の外へ排出される。
【0045】
このようにして、High−k膜205をエッチングすることによって、図2(d)に示す構造を得ることができる。この後、適当なエッチング液を用いた公知のウェットエッチング法によりSiO2膜204を剥離することによって、図2(e)に示すゲート電極が完成する。
【0046】
本実施の形態によれば、エッチングガスの噴出し口にシリコンからなる板状部材を設け、これをプラズマに曝される領域に置くことによって、エッチング雰囲気中にシリコンを供給することができる。また、半導体基板の周囲にシリコンからなる下部リングを設けることによって、エッチング箇所の近傍にシリコンを供給することができる。したがって、エッチングガスとして臭素および酸素を含むガスを用いることによってSiOxBrを生成することができ、これによって、High−k膜のエッチング速度およびSiO2膜に対するエッチング選択比を大きくすることができる。
【0047】
また、本実施の形態によれば、シリコン供給源は、半導体基板上ではなく半導体基板以外の箇所に設けられる。ここで、半導体基板上にシリコン供給源を設ける場合には、シリコン供給源パターンを形成するための新たなマスクが必要となる。しかしながら、本実施の形態によればこのようなマスクは不要であり、従来のマスクを用いてパターンを作成すればよいので、コストアップすることなく簡便に本発明の目的を達成することができる。
【0048】
尚、上記の効果を得るために必要な量のシリコンをエッチング雰囲気中に供給できるのであれば、ガス噴出し口および下部リングのいずれか一方のみをシリコンで形成してもよい。但し、エッチング箇所の近傍にシリコンを供給できる点を考慮すると、下部リングをシリコンで形成する方が効果的である。また、半導体基板の近傍であってプラズマに曝される領域に設置できるのであれば、これら以外の他のシリコン供給源を設けてもよい。
【0049】
実施の形態2.
本実施の形態では、エッチングガスとして、シリコンを含むガスを用いることを特徴とする。
【0050】
実施の形態1で説明した図2(a)〜図2(c)に示す方法に従って、半導体基板201上に素子分離領域202,203を形成した後、SiO2膜204、High−k膜205を介して、多結晶シリコン膜パターン211およびSiO2膜パターン210を形成する。ここで、High−k膜205としては、実施の形態1と同様に、HfO2膜、HfAlOx膜またはHfSiOx膜などを用いることができる。
【0051】
次に、High−k膜205のエッチングを行う。本発明においては、汎用のドライエッチング装置を用いることができる。また、実施の形態1で説明したドライエッチング装置を用いてもよい。但し、図3および図4の装置において、エッチングガスの噴出し口にシリコンからなる部材を設ける必要はなく、また、下部リングをシリコンで形成する必要もない。
【0052】
図3および図4を用いて、本実施の形態によるHigh−k膜のエッチング方法を説明する。
【0053】
まず、下部電極302の上に半導体基板306を載置する。本実施の形態においては、半導体基板306の周囲に設けられる下部リング307をシリコン以外の他の材料で形成することができる。例えば、下部リング307を石英で形成することができる。尚、半導体基板306は、SiO2膜パターン(図示せず)が上部電極303の側を向くようにして載置される。
【0054】
次に、エッチングガスGを所定の流量で真空チャンバ301内に導入する。本実施の形態においては、エッチングガスGとして、シリコン、臭素および酸素を含むガスを用いることを特徴としている。例えば、四臭化ケイ素(SiBr4)ガスと酸素(O2)ガスとの混合ガスを用いることができる。
【0055】
図4に示すように、エッチングガスGは、エッチングガス供給管308を通り、上部電極303の内部に設けられた中空部401を経て、ガス噴出し口402から真空チャンバ301内に入る。本実施の形態においては、ガス噴出し口402の周囲に設けられた板状部材403をシリコン以外の他の材料で形成することができる。例えば、板状部材403を石英で形成することができる。尚、本実施の形態においては板状部材403はなくてもよい。
【0056】
次に、上部電極303および下部電極302にそれぞれ高周波を印加すると、プラズマ放電域309に到達したエッチングガスがプラズマ化する。この際、プラズマ雰囲気中には、エッチングガスに由来するシリコン、臭素および酸素が存在する。そして、これらが結合してSiOxBrを生成することによって、SiO2膜に対し選択的にHigh−k膜をエッチングすることが可能となる。
【0057】
このように、本実施の形態においては、シリコンを含むエッチングガスを用いてHigh−k膜のエッチングを行うので、ドライエッチング装置内にシリコン供給源を設ける必要がない。すなわち、エッチングガスの噴出し口や半導体基板の周囲に、シリコン供給源としてのシリコン部材を設ける必要がない。したがって、既存のドライエッチング装置を用いてエッチングを行うことができる。さらに、ドライエッチング装置の部品をシリコン供給源とする場合には、エッチングによって部品が急激に消耗するようになるが、本実施の形態によれば、このような部品の消耗を生じさせることなしにエッチングを行うことが可能である。
【0058】
エッチングにより発生したガスや余剰のエッチングガスGは、実施の形態1と同様に、図3に示す排気口310から真空チャンバ301の外へ排出される。
【0059】
以上の工程によって、図2(d)に示す構造を得ることができる。この後、適当なエッチング液を用いたウェットエッチング法によりSiO2膜204を剥離することによってゲート電極構造が完成する(図2(e))。
【0060】
本実施の形態によれば、シリコン、臭素および酸素を含むガスをエッチングガスとして使用することによって、エッチング雰囲気中にSiOxBrを生成させて、High−k膜のエッチング速度を向上させることができるとともに、SiO2膜に対する選択比を大きくすることが可能となる。したがって、High−k膜を選択的にエッチングして、半導体装置を安定的に製造することができるようになる。
【0061】
実施の形態1と実施の形態2とは、組み合わせて行ってもよい。すなわち、実施の形態1に示す方法に従って図2(c)に示す構造を形成した後、実施の形態1および実施の形態2を組み合わせた方法によってHigh−k膜のエッチングを行う。具体的には、図3および図4のドライエッチング装置において、ガス噴出し口402の周囲に設けられた板状部材403および下部電極302の上に設けられた下部リング307をそれぞれシリコンで形成するとともに、シリコン、臭素および酸素を含むガスをエッチングガスとして使用する。これにより、シリコンを多量に供給してエッチング雰囲気中のSiOxBrの濃度を大きくすることができる。したがって、High−k膜のエッチング速度およびSiO2膜に対する選択比を一層大きくすることが可能となる。
【0062】
実施の形態1および2においては、High−k膜の下地膜としてSiO2膜を用いた例について示したが、本発明はこれに限られるものではない。High−k膜の下地膜はシリコンを含む酸化膜であればよく、例えばシリコン酸窒化膜やシリケート膜などを用いてもよい。
【0063】
また、実施の形態1および2においては、ゲート電極材料として多結晶シリコン膜を用いた例について述べたが、本発明はこれに限られるものではない。アモルファスシリコンまたはシリコンゲルマニウムなどのシリコンを含む膜であれば、ゲート電極材料として用いることができる。
【0064】
さらに、実施の形態1および2においては、トランジスタのゲート絶縁膜にHigh−k膜を用いた例について述べたが、本発明はこれに限られるものではない。例えば、受動素子としてのキャパシタ膜にHigh−k膜を用いた例にも適用することが可能である。
【0065】
【発明の効果】
本発明によれば、ドライエッチング装置内にシリコン供給源を設けるとともに、臭素および酸素を含むガスをエッチングガスとして使用することによって、High−k膜のエッチング速度を向上させることができるとともに、SiO2膜に対する選択比を大きくすることが可能となる。
【0066】
また、本発明によれば、シリコン、臭素および酸素を含むガスをエッチングガスとして用いることによって、High−k膜のエッチング速度を向上させることができるとともに、SiO2膜に対する選択比を大きくすることが可能となる。
【図面の簡単な説明】
【図1】High−k膜、SiO2膜および多結晶シリコン膜のエッチング速度を比較した図である。
【図2】(a)〜(e)は、本発明による半導体装置の製造工程を示す断面図である。
【図3】本発明で使用されるドライエッチング装置の一例である。
【図4】図3のドライエッチング装置の一部拡大図である。
【図5】(a)〜(d)は、従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
201,501 半導体基板、 202,203,502,503 素子分離領域、 211,511 多結晶シリコン膜パターン、 204,207,504,507 SiO2膜、 205,505 High−k膜、 206,506 多結晶シリコン膜、 208,508 反射防止膜、 209,509 レジストパターン、 210,510 SiO2膜パターン、 300 ドライエッチング装置、 301 真空チャンバ、 302 下部電極、 303 上部電極、 304,305 高周波電源、 306 半導体基板、 307 下部リング、 308 エッチングガス供給管、 309 プラズマ放電域、 310 排気口、 401 中空部、 402 ガス噴出し口、 403 板状部材、 404 上部リング。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device and a dry etching apparatus, and more particularly, to a method for manufacturing a semiconductor device having a high dielectric constant insulating film and a dry etching apparatus for performing desired etching on the high dielectric constant insulating film.
[0002]
[Prior art]
2. Description of the Related Art In recent years, high integration of a semiconductor integrated circuit device has been greatly advanced, and in a MOS (Metal Oxide Semiconductor) type semiconductor device, elements such as a transistor and the like for responding to high integration have been miniaturized and improved in performance. I have. In particular, the thickness of a gate insulating film, which is one of the elements constituting a MOS structure, has been rapidly reduced in order to cope with miniaturization, high-speed operation, and low voltage of the transistor.
[0003]
As a material for forming the gate insulating film, a silicon oxide film (SiO 2 Membrane) has been used. On the other hand, when the gate insulating film is made thinner with the miniaturization of the gate electrode, a tunnel current, that is, a gate leak current, generated by carriers (electrons and holes) directly tunneling through the gate insulating film increases. . For example, the thickness of a gate insulating film required for a device of a 130 nm node is SiO 2 Although the thickness of the film is about 2 nm, this region is a region where the tunnel current starts to flow. Therefore, SiO 2 is used as the gate insulating film. 2 When a film is used, the gate leakage current cannot be suppressed, resulting in an increase in power consumption.
[0004]
Therefore, SiO 2 Studies have been made to use a material having a higher dielectric constant as a gate insulating film instead of a film. Conventionally, as a high dielectric constant insulating film (hereinafter, referred to as a High-k film), TiO 2 Membrane, Ta 2 O 5 Film and Al 2 O 5 Films have been studied, but recently, HfO 2 Membrane, HfAlO x Film and HfSiO x Attention has been paid to films and the like because of their excellent stability on silicon.
[0005]
[Problems to be solved by the invention]
FIG. 5 is a cross-sectional view showing a manufacturing process of a conventional field-effect transistor (Field Effect Transistor) using a High-k film as a gate insulating film.
[0006]
After forming
[0007]
Next, using the resist pattern 509 as a mask, the
[0008]
Next, SiO 2 2 The
[0009]
Finally, the High-k
[0010]
In the structure of FIG. 5C, when the High-k
[0011]
On the other hand, if there is a High-
[0012]
However, when forming the High-k film pattern, the High-k
[0013]
The present invention has been made in view of such a problem. That is, an object of the present invention is to provide a base SiO 2 2 It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of selectively etching a High-k film with respect to a film.
[0014]
Other objects and advantages of the present invention will become apparent from the following description.
[0015]
[Means for Solving the Problems]
The present invention provides a method for manufacturing a semiconductor device in which a high-dielectric-constant insulating film formed on a semiconductor substrate through an oxide film containing silicon is etched using a dry etching apparatus, wherein a gas containing bromine and oxygen is used as an etching gas. The method is characterized in that a silicon supply source is provided in a dry etching apparatus, and silicon is supplied into an etching atmosphere by etching the silicon supply source when etching a high dielectric constant insulating film. The silicon supply source may be a silicon member provided on at least one of the ejection port of the etching gas and the periphery of the semiconductor substrate. Here, the silicon member provided at the ejection port of the etching gas can be a plate-like member made of silicon. Further, the silicon member provided around the semiconductor substrate may be a silicon ring. The etching gas is HBr gas and O 2 Mixed gas with gas or SiBr 4 Gas and O 2 It is preferable to use a mixed gas with a gas.
[0016]
Further, the present invention provides a method of manufacturing a semiconductor device for dry-etching a high dielectric constant insulating film formed on a semiconductor substrate via an oxide film containing silicon, wherein a gas containing silicon, bromine and oxygen is used as an etching gas. It is characterized in that it is used. Etching gas is SiBr 4 Gas and O 2 It is preferable to use a mixed gas with a gas.
[0017]
In the method of manufacturing a semiconductor device according to the present invention, the high dielectric constant insulating film is made of HfO. 2 Membrane, HfAlO x Film and HfSiO x It is preferable to use one film selected from the group consisting of films.
[0018]
Further, the dry etching apparatus of the present invention converts the etching gas introduced into the vacuum chamber into plasma, and performs desired etching on the high dielectric constant insulating film formed on the semiconductor substrate via the oxide film containing silicon. An apparatus, wherein a first electrode on which a semiconductor substrate is mounted, and a second electrode provided at a predetermined interval at a position facing a surface of the semiconductor substrate on which the high dielectric constant insulating film is formed, An etching gas supply pipe for supplying an etching gas into the vacuum chamber, the second electrode has a hollow portion inside, and a plurality of gas ejection ports are provided on a surface of the second electrode facing the semiconductor substrate. The etching gas is introduced into the vacuum chamber from the gas outlet through the etching gas supply pipe and the hollow part in this order, and the gas outlet and the semiconductor substrate are reduced. It is characterized in that silicon member is also provided on the periphery of one. Here, the silicon member provided around the gas ejection port can be a plate-like member made of silicon. The silicon member provided around the substrate to be processed may be a silicon ring.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
The present inventor has conducted intensive studies and found that while using an etching gas containing bromine and oxygen and supplying silicon into an etching atmosphere, the etching rate of the High-k film was increased, 2 It has been found that the selectivity with the film (silicon oxide film) can be made larger than 1. This will be described in detail below.
[0020]
FIG. 1 shows that the etching rate of the High-k film is set to SiO 2 when silicon is supplied in an etching atmosphere and when silicon is not supplied. 2 3 shows the results of comparison with the etching rates of the film and the polycrystalline silicon film. In the example of FIG. 1, HfO is used as the High-k film. 2 Uses a membrane. Specifically, a silicon substrate is made of SiO 2 HfO through the membrane 2 Film formed (sample A), SiO2 on silicon substrate 2 A film having only a film formed thereon (sample B) and a silicon substrate on which SiO 2 A sample in which a polycrystalline silicon film is formed through a film (sample C) is prepared, and these are formed on a silicon substrate or a SiO2 film formed on a silicon substrate. 2 Each of the films was attached on the film, and the etching rate was measured. The etching gas used was HBr and O 2 Was used. In the figure, a sample obtained by attaching samples A to C on a silicon substrate corresponds to a case where silicon is supplied. In addition, SiO formed on a silicon substrate 2 Samples obtained by attaching samples A to C on the film correspond to a case where silicon is not supplied.
[0021]
As can be seen from FIG. 2 The etching rate of the film is SiO 2 It is about 18 times larger on a silicon substrate than on a film. In addition, SiO 2 HfO for membrane 2 The etching selectivity of the film was about 2.22 on the silicon substrate, and it was recognized that the etching selectivity was about three times as large as that of the related art.
[0022]
The above fact is considered to be due to the fact that Si is combined with the etching gas to generate a substance that contributes to the improvement of the etching rate. For example, in the example of FIG. 1, silicon reacts with bromine and oxygen in the etching gas to form SiO 2. x Br, thereby producing HfO 2 It is considered that the etching rate of the film is improved. On the other hand, SiO x Br is SiO 2 It is known as a material having selectivity to the film, and it is considered that the etching selectivity is increased.
[0023]
From the above findings, the present inventors have thought of supplying silicon in an etching atmosphere, and have reached the present invention. Hereinafter, embodiments of the present invention will be described while specifically showing a method of supplying silicon.
[0024]
Embodiment 1 FIG.
This embodiment is characterized in that a silicon supply source is provided in a dry etching apparatus.
[0025]
2A to 2E are cross-sectional views illustrating the steps of manufacturing the semiconductor device according to the present embodiment. First,
[0026]
Next,
[0027]
After the High-k film 205 is formed, a
[0028]
SiO 2 After forming the
[0029]
Next, a resist film (not shown) is formed on the
[0030]
Next, as shown in FIG. 2 A
[0031]
First, using the resist pattern 209 of FIG. 2 The
[0032]
Next, SiO 2 2 The structure shown in FIG. 2C is obtained by etching the
[0033]
Next, SiO 2 2 The High-k film 205 is etched using the
[0034]
FIG. 3 is an example of a dry etching apparatus according to the present embodiment. As shown in the figure, a
[0035]
The
[0036]
An etching
[0037]
FIG. 4 is an enlarged view of a portion of the
[0038]
As described above, the present embodiment is characterized in that the
[0039]
The process of etching the High-k film will be described with reference to FIGS.
[0040]
First, the
[0041]
Next, an etching gas G is introduced into the
[0042]
Next, when a high frequency is applied to each of the
[0043]
The generated silicon combines with bromine and oxygen to form SiO 2 x Generate Br. Therefore, SiO 2 The High-k film can be selectively etched with respect to the film.
[0044]
The gas generated by the etching and the surplus etching gas G are exhausted from the
[0045]
Thus, by etching the High-k film 205, the structure shown in FIG. 2D can be obtained. Thereafter, the SiO 2 is formed by a known wet etching method using an appropriate etching solution. 2 By removing the
[0046]
According to the present embodiment, silicon can be supplied into the etching atmosphere by providing a plate-shaped member made of silicon at the outlet of the etching gas and placing it in a region exposed to plasma. Further, by providing a lower ring made of silicon around the semiconductor substrate, it is possible to supply silicon to the vicinity of the etched portion. Therefore, by using a gas containing bromine and oxygen as an etching gas, SiO x Br can be produced, thereby increasing the etch rate of the High-k film and the SiO 2 2 The etching selectivity with respect to the film can be increased.
[0047]
Further, according to the present embodiment, the silicon supply source is provided not on the semiconductor substrate but at a location other than the semiconductor substrate. Here, when a silicon supply source is provided on a semiconductor substrate, a new mask for forming a silicon supply source pattern is required. However, according to the present embodiment, such a mask is not required, and a pattern can be created using a conventional mask. Therefore, the object of the present invention can be easily achieved without increasing the cost.
[0048]
Note that only one of the gas ejection port and the lower ring may be formed of silicon as long as a necessary amount of silicon can be supplied into the etching atmosphere to obtain the above effect. However, considering that silicon can be supplied in the vicinity of the etched portion, it is more effective to form the lower ring with silicon. In addition, another silicon supply source may be provided as long as it can be installed near the semiconductor substrate and in a region exposed to plasma.
[0049]
Embodiment 2 FIG.
This embodiment is characterized in that a gas containing silicon is used as an etching gas.
[0050]
After forming
[0051]
Next, the High-k film 205 is etched. In the present invention, a general-purpose dry etching apparatus can be used. Further, the dry etching apparatus described in Embodiment 1 may be used. However, in the apparatus shown in FIGS. 3 and 4, it is not necessary to provide a member made of silicon at the outlet of the etching gas, and it is not necessary to form the lower ring with silicon.
[0052]
The method for etching the High-k film according to the present embodiment will be described with reference to FIGS.
[0053]
First, the
[0054]
Next, an etching gas G is introduced into the
[0055]
As shown in FIG. 4, the etching gas G passes through the etching
[0056]
Next, when a high frequency is applied to each of the
[0057]
As described above, in the present embodiment, since the High-k film is etched using the etching gas containing silicon, it is not necessary to provide a silicon supply source in the dry etching apparatus. That is, there is no need to provide a silicon member as a silicon supply source around the ejection port of the etching gas or around the semiconductor substrate. Therefore, etching can be performed using an existing dry etching apparatus. Further, when a component of the dry etching apparatus is used as a silicon supply source, the component is rapidly consumed by etching. According to the present embodiment, the component is not consumed without causing such component consumption. Etching can be performed.
[0058]
The gas generated by the etching and the excess etching gas G are exhausted from the
[0059]
Through the above steps, the structure shown in FIG. 2D can be obtained. Thereafter, the SiO 2 is etched by a wet etching method using an appropriate etching solution. 2 The gate electrode structure is completed by removing the film 204 (FIG. 2E).
[0060]
According to the present embodiment, by using a gas containing silicon, bromine and oxygen as an etching gas, SiO x By generating Br, the etching rate of the High-k film can be improved and SiO 2 It is possible to increase the selectivity for the film. Therefore, the High-k film is selectively etched, so that the semiconductor device can be manufactured stably.
[0061]
Embodiment 1 and Embodiment 2 may be performed in combination. That is, after the structure shown in FIG. 2C is formed according to the method described in Embodiment 1, the High-k film is etched by a method combining Embodiment 1 and Embodiment 2. Specifically, in the dry etching apparatus shown in FIGS. 3 and 4, the
[0062]
In the first and second embodiments, SiO 2 is used as a base film of the High-k film. 2 Although an example using a film has been described, the present invention is not limited to this. The base film of the High-k film may be an oxide film containing silicon, and for example, a silicon oxynitride film or a silicate film may be used.
[0063]
Further, in the first and second embodiments, an example in which a polycrystalline silicon film is used as a gate electrode material has been described, but the present invention is not limited to this. Any film containing silicon such as amorphous silicon or silicon germanium can be used as a gate electrode material.
[0064]
Further, in Embodiments 1 and 2, an example in which a High-k film is used for a gate insulating film of a transistor has been described; however, the present invention is not limited to this. For example, the present invention can be applied to an example in which a High-k film is used as a capacitor film as a passive element.
[0065]
【The invention's effect】
According to the present invention, by providing a silicon supply source in a dry etching apparatus and using a gas containing bromine and oxygen as an etching gas, the etching rate of a High-k film can be improved and SiO 2 It is possible to increase the selectivity for the film.
[0066]
Further, according to the present invention, by using a gas containing silicon, bromine and oxygen as an etching gas, the etching rate of the High-k film can be improved and SiO 2 It is possible to increase the selectivity for the film.
[Brief description of the drawings]
FIG. 1 shows a High-k film, SiO 2 FIG. 4 is a diagram comparing the etching rates of a film and a polycrystalline silicon film.
FIGS. 2A to 2E are cross-sectional views illustrating a process for manufacturing a semiconductor device according to the present invention.
FIG. 3 is an example of a dry etching apparatus used in the present invention.
FIG. 4 is a partially enlarged view of the dry etching apparatus of FIG. 3;
FIGS. 5A to 5D are cross-sectional views illustrating a process for manufacturing a conventional semiconductor device.
[Explanation of symbols]
201, 501 semiconductor substrate, 202, 203, 502, 503 element isolation region, 211, 511 polycrystalline silicon film pattern, 204, 207, 504, 507 SiO 2 Film, 205,505 High-k film, 206,506 polycrystalline silicon film, 208,508 antireflection film, 209,509 resist pattern, 210,510 SiO 2 Film pattern, 300 dry etching apparatus, 301 vacuum chamber, 302 lower electrode, 303 upper electrode, 304, 305 high frequency power supply, 306 semiconductor substrate, 307 lower ring, 308 etching gas supply pipe, 309 plasma discharge area, 310 exhaust port, 401 Hollow part, 402 gas outlet, 403 plate-like member, 404 upper ring.
Claims (11)
エッチングガスとして臭素および酸素を含むガスを用い、
前記ドライエッチング装置の中にシリコン供給源を設け、前記高誘電率絶縁膜をエッチングする際に前記シリコン供給源もエッチングすることによってエッチング雰囲気中にシリコンを供給することを特徴とする半導体装置の製造方法。In a method for manufacturing a semiconductor device, a high-dielectric-constant insulating film formed on a semiconductor substrate through an oxide film containing silicon is etched using a dry etching apparatus.
Using a gas containing bromine and oxygen as an etching gas,
A method of manufacturing a semiconductor device, comprising: providing a silicon supply source in the dry etching apparatus; and supplying silicon in an etching atmosphere by etching the silicon supply source when etching the high dielectric constant insulating film. Method.
エッチングガスとして、シリコン、臭素および酸素を含むガスを用いることを特徴とする半導体装置の製造方法。In a method of manufacturing a semiconductor device for dry-etching a high dielectric constant insulating film formed through an oxide film containing silicon on a semiconductor substrate,
A method for manufacturing a semiconductor device, wherein a gas containing silicon, bromine and oxygen is used as an etching gas.
前記半導体基板を載置する第1の電極と、
前記半導体基板の前記高誘電率絶縁膜が形成された面と対向する位置に所定の間隔をおいて設けられた第2の電極と、
前記エッチングガスを前記真空チャンバ内に供給するエッチングガス供給管とを備え、
前記第2の電極は内部に中空部を有するとともに、前記第2の電極の前記半導体基板に対向する面には複数のガス噴出し口が設けられており、
前記エッチングガスは、前記エッチングガス供給管、前記中空部を順に経て前記ガス噴出し口から前記真空チャンバ内に導入され、
前記ガス噴出し口および前記半導体基板の少なくとも一方の周囲にシリコン部材が設けられていることを特徴とするドライエッチング装置。A dry etching apparatus for converting an etching gas introduced into a vacuum chamber into plasma, and performing desired etching on a high dielectric constant insulating film formed on a semiconductor substrate via an oxide film containing silicon,
A first electrode on which the semiconductor substrate is mounted;
A second electrode provided at a predetermined interval at a position facing the surface of the semiconductor substrate on which the high dielectric constant insulating film is formed;
An etching gas supply pipe for supplying the etching gas into the vacuum chamber,
The second electrode has a hollow portion inside, and a plurality of gas ejection ports are provided on a surface of the second electrode facing the semiconductor substrate,
The etching gas is introduced into the vacuum chamber from the gas outlet through the etching gas supply pipe and the hollow portion in order,
A dry etching apparatus, wherein a silicon member is provided around at least one of the gas outlet and the semiconductor substrate.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003136815A JP2004342786A (en) | 2003-05-15 | 2003-05-15 | Method of manufacturing semiconductor device, and dry etching equipment |
KR1020040034063A KR20040098588A (en) | 2003-05-15 | 2004-05-14 | Manufacturing method for semiconductor device and dry etching apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003136815A JP2004342786A (en) | 2003-05-15 | 2003-05-15 | Method of manufacturing semiconductor device, and dry etching equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004342786A true JP2004342786A (en) | 2004-12-02 |
Family
ID=33526631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003136815A Pending JP2004342786A (en) | 2003-05-15 | 2003-05-15 | Method of manufacturing semiconductor device, and dry etching equipment |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004342786A (en) |
KR (1) | KR20040098588A (en) |
-
2003
- 2003-05-15 JP JP2003136815A patent/JP2004342786A/en active Pending
-
2004
- 2004-05-14 KR KR1020040034063A patent/KR20040098588A/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR20040098588A (en) | 2004-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201216362A (en) | Etching method and apparatus | |
CN103247523A (en) | Method of fabricating a semiconductor structure | |
JP2003511857A (en) | Method for uniform shallow trench etch profile | |
CN112563122B (en) | Semiconductor structure and method for forming the same | |
US6475922B1 (en) | Hard mask process to control etch profiles in a gate stack | |
JPH11243084A (en) | Oxide-film etching method | |
WO2005083795A8 (en) | Method for manufacturing semiconductor device and plasma oxidation method | |
KR100732591B1 (en) | Method for manufacturing semiconductor device | |
JP4283017B2 (en) | Manufacturing method of semiconductor device | |
JP4282391B2 (en) | Manufacturing method of semiconductor device | |
JP2005045126A (en) | Manufacturing method of semiconductor device | |
JP2003264227A (en) | Trench forming method | |
JP2004342786A (en) | Method of manufacturing semiconductor device, and dry etching equipment | |
JP2002217414A (en) | Semiconductor device and method of manufacturing the same | |
JPH0346252A (en) | Semiconductor integrated circuit and manufacture | |
US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same | |
JPH10189731A (en) | Contact hole formation method | |
TW200529326A (en) | Offset spacer manufacturing for critical dimension precision | |
JP4152271B2 (en) | Manufacturing method of semiconductor device | |
KR100877878B1 (en) | Method for manufacturing semiconductor device | |
CN112117192A (en) | Method for forming semiconductor structure | |
CN112864012B (en) | Semiconductor structure and method for forming the same | |
KR100267396B1 (en) | Gate polysilicon etch method for forming gate electrode of semiconuctor devices | |
US7199034B1 (en) | Flash memory device and method for fabricating the same | |
JP2600839B2 (en) | Etching method of silicon nitride film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |