JP2004319732A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004319732A JP2004319732A JP2003111190A JP2003111190A JP2004319732A JP 2004319732 A JP2004319732 A JP 2004319732A JP 2003111190 A JP2003111190 A JP 2003111190A JP 2003111190 A JP2003111190 A JP 2003111190A JP 2004319732 A JP2004319732 A JP 2004319732A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- layer
- trench
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 239000010410 layer Substances 0.000 claims description 122
- 239000012535 impurity Substances 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
【課題】トレンチマルチリサーフ構造を有する半導体装置において、十分な耐圧を有する終端部の構造を提供する。
【解決手段】リサーフのＰ層１８およびＮ層１６のＰＮ接合対で構成される電荷補償構造をセル部のみならず、終端部にも持たせる。
【選択図】 図６
【解決手段】リサーフのＰ層１８およびＮ層１６のＰＮ接合対で構成される電荷補償構造をセル部のみならず、終端部にも持たせる。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、例えば縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの終端部の耐圧構造の改良に関する。
【０００２】
【従来の技術】
縦型ＭＯＳＦＥＴは、パワーＭＯＳＦＥＴや、ＩＧＢＴなどのパワーデバイスで採用されている構造である。なかでもパワーＭＯＳＦＥＴは、情報通信機器や携帯機器、電子機器などに広く使用されるスイッチング電源の高効率化に欠かせないキーデバイスとなっている。スイッチング電源の高効率化にはスイッチング素子の低損失化が重要であり、特に、電源の一次側に使用される高耐圧ＭＯＳＦＥＴでは低オン抵抗化がもっとも重要な課題となっている。高耐圧ＭＯＳＦＥＴのオン抵抗を劇的に低減できる構造として、ＭＯＳＦＥＴのドリフト層をリサーフ（ＲＥＳＵＲＦ）で置き換えたいわゆるマルチリサーフ構造が提案されており、すでに一部商品化されている。このようなマルチリサーフ構造の一例を図９の断面図に示す。なお、添付図面においては同一の部分には同一の参照番号を付し、その反復説明を適宜省略する。
【０００３】
図９に示すＭＯＳＦＥＴのマルチリサーフ構造は、オフ時にはその電荷補償効果により空乏化することで高耐圧を維持し、オン時には高濃度領域を電流が流れるため、高耐圧と低オン抵抗の両立を図るものである。しかしながら、現在の技術ではこのような構造は、リサーフのＮ層とＰ層を積み上げる、いわゆるマルチエピ法以外で形成することは困難である。マルチエピ法とは、例えば図９のＭＯＳＦＥＴで説明すると、Ｎ＋＋型半導体基板Ｗ上に厚さの薄いＮ−型不純物拡散層１２をエピタキシャル成長させた後、所望のパターニングを施してＰ型不純物拡散層１１８を形成してＮ型不純物拡散層１１６をＰ型不純物拡散層１１８と同じ厚さだけさらに形成するという工程を数回繰り返す方法である。この方法によれば、エピタキシャル成長を繰り返すために製造コストが大幅にアップし、素子の低オン抵抗化のメリットがなくなってしまう、という問題がある。このようなコスト面での問題を解決する方法として、トレンチを形成した後このトレンチの側面にリサーフのＮ（またはＰ）層を形成する、いわゆるトレンチマルチリサーフ構造が提案されている（例えば、特許文献１および特許文献２など）。特許文献１に開示のトレンチマルチリサーフ構造は、図１０の上部の断面図に示すように、電荷補償をするためのＮ型不純物拡散層（以下、単にＮ層という）およびＰ型不純物拡散層（以下、単にＰ層という）が繰り返し形成されてトレンチＴＲ４を埋め込む絶縁層５４間に２組のＮ／Ｐ層を構成するように配置されているものである。例えばＰ型エピタキシャル成長層にトレンチＴＲ４を形成し、このトレンチＴＲ４の側面にＮ層５６をそれぞれ形成することにより、このトレンチマルチリサーフ構造が得られる。この場合、電荷補償のばらつきを発生させる原因としてＮ層５６のプロファイルがある。図１０の下部のグラフに示すように、Ｎ層５６とＰエピ層５８のプロファイルの重なり部分ＰＦＰＮは自動的に電荷補償されるが、それぞれ単独で残った部分ＰＦＰとＰＦＮとで電荷量が等しくなければ素子の耐圧は低下する。Ｎ型不純物、Ｐ型不純物のどちらかが多くても少なくても耐圧低下を起こす原因となるので、このバラツキが問題となる。
【０００４】
さらに、このバラツキは特許文献１に開示の例では、ベースとなるＰ型エピタキシャル成長層の不純物濃度が高いほど、これを打ち消すためにＮ層５６の不純物濃度を上げなければならない。従って、一定の比率でバラツクならば、その絶対値が大きくなる。
【０００５】
この一方、特許文献２に開示された例は、図１１に示すように、電荷補償をするためのＮ／Ｐ層の繰り返しがトレンチＴＲ２を埋める絶縁層１４間に１対しか存在しないものである。このトレンチマルチリサーフ構造は、トレンチＴＲ２を形成した後、図１１の矢印に示すように、トレンチＴＲ２の片側側面にＮ層１６を、もう一方の側面にＰ層１８を形成することにより得られる。特許文献２に開示の構造では、特許文献１のようなＮ／Ｐ層間でのプロファイルの重なりがないため、Ｎ層、Ｐ層の濃度を必要以上に上げる必要がない。従って、特許文献２に開示の構造は、特性のバラツキに対して有利な構造といえる。このような理由から、特許文献２の構造を採用すれば、特性バラツキと当初のコスト問題とを一気に解決できるかのように思われる。
【０００６】
【特許文献１】
特許第３２９１９５７号公報（藤島）
【特許文献２】
米国特許ＵＳＰ６，０４０，６００公報（湊）
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献２のようなトレンチＴＲ２の片側側面にＮ層１６、もう一方の側面にＰ層１８を形成する構造においては、デバイスのセル部においてトレンチＴＲ２を埋め込む絶縁層１４間では電荷補償が可能であるが、このセル部を取り囲むデバイスの終端部では絶縁層１４の外側にそれぞれＮ層とＰ層とのどちらか一方のみが存在することになる。このように、終端部では電荷補償するための相手方の不純物拡散層が存在しないため、いわゆるチャージアンバランスが発生し、デバイスの耐圧が低下するという問題がある。この点を図１２を参照して詳述する。
【０００８】
図１２は図１１に示すＭＯＳＦＥＴの終端部の構造を示す略示断面図である。例えば同図の右半分に示す終端部の例では、Ｎ＋＋型半導体基板Ｗを介してドレイン電極３４と接続されたリサーフのＮ層８８ＥＲと、ソース電極３２と接続されたリサーフのＰ層５２および１８との間に電圧が印加されるため、この間のトレンチＴＲ２内の絶縁体１４（破線Ｃ２に示す領域）に電界が集中する。また、同図の左半分に示す反対側の終端部の例では、電荷補償するＮ層１６とＰ層８８ＥＬがトレンチＴＲ２内の絶縁体１４により分断されており、Ｐ層８８ＥＬが余っている。この場合、電圧印加時でもＰ層８８ＥＬの電荷（Ｈｏｌｅ）が排出されないため、この部分（破線Ｃ４に示す領域）での電界がリサーフ部よりも高くなって、リサーフ本来の耐圧が得られなくなる。従って、図１２に示す構造では所望の耐圧が得られないという問題がある。
【０００９】
従来のＭＯＳＦＥＴにおいては、ガードリングなどの耐圧終端構造を与えることにより耐圧を安定化できたが、図１２に示すトレンチマルチリサーフ構造のＭＯＳＦＥＴではガードリングそのものがチャージアンバランスの原因となるため、従来の耐圧終端構造を採用することができない。また終端部に残ったＮ層およびＰ層の影響を排除するために、これらの間のトレンチの幅（これらのを区切る絶縁体の水平方向の距離）を広くすることにより、トレンチ内の絶縁体で耐圧を維持する方法も考えられる。しかしながら、例えば耐圧６００Ｖの素子を安定的に形成するためには、６μｍ以上の絶縁体の幅が必要になる。このような幅の広いトレンチに絶縁物を完全に埋める技術は現在存在しない。
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、トレンチの側面にそれぞれＮ層およびＰ層を形成するトレンチマルチリサーフ構造を有する半導体装置において、十分な耐圧を有する終端部のための最適の構造を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【００１２】
即ち、本発明によれば、
第１導電型の半導体基板と、
上記半導体基板の第１の主面に形成され、セル部となる第１の領域と、この第１の領域の外周に位置する第２の領域であって、空乏層を伸ばすことにより電界を緩和して耐圧を維持する終端部となる第２の領域とを有する第１導電型の半導体層と、
上記第１導電型の半導体層内で上記第１の領域から上記第２の領域内に至るまで列をなすように上記第１の主面に平行な第１の方向に周期的に配置され、互いに逆導電型の不純物を有する半導体層の接合対であって、上記第１導電型の半導体層の表面から上記半導体基板に向けて形成された第２導電型の第１の不純物拡散層と、この第１の不純物拡散層に隣接して上記第１導電型の半導体層の表面から上記半導体基板に向けて形成された第１導電型の第２の不純物拡散層とで構成される接合対と、
上記第１の領域における上記接合対の表面層において上記第１の不純物拡散層と上記第２の不純物拡散層とに共通に接続するように選択的に形成された第２導電型ベース領域と、
上記第２導電型ベース領域の表面層に選択的に形成された第１導電型ソース領域と、
上記第２導電型ベース領域の表面と上記第１導電型ソース領域の表面との上に絶縁膜を介して形成された制御電極と、
上記制御電極を間に挟むように形成され、上記第１導電型ソース領域と上記第２導電型ベース領域とに共通に接触する第１の主電極と、
上記半導体基板の上記第１の主面とは逆の第２の主面に形成された第２の主電極と、
を備える半導体装置が提供される。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。
【００１４】
図１は、本発明にかかる半導体装置の第１の実施の形態における一方側の終端部を示す平面図であり、図２は図１のＡ−Ａ線に沿った断面図である。また、図３は、図１の半導体装置において、図１に示す終端部とは反対側の終端部を示す平面図であり、図４は図３のＢ−Ｂ線に沿った断面図である。本実施形態の半導体装置の特徴は、図１および図２に示す終端部においては最外層のＰ層１６に隣接してその外側にＮ層３８をさらに設け、また、図３および図４に示す終端部においては最外層のＮ層１８に隣接してその外側にＰ層４６をさらに設けることにより、素子の終端部においても同一の電荷補償構造を有している点にある。以下、本実施形態の半導体装置をより詳細に説明する。
【００１５】
図１〜図４に示す縦型トレンチマルチリサーフ構造のパワーＭＯＳＦＥＴ１は、ドレイン領域となるＮ＋＋型半導体基板Ｗと、ドレイン電極３４と、エピタキシャル成長層１２と、Ｐ型のベース領域２２と、Ｎ＋型のソース領域２４と、トレンチＴＲ２を埋め込んで形成された絶縁体１４と、トレンチＴＲ２の各側面に形成されたＮ層１８およびＰ層１６と、Ｎ層１８の表面とこれに接するソース領域２２の表面との上にゲート絶縁膜２６を介して設けられたゲート電極２８と、ゲート絶縁膜２６に挟まれる領域を埋め込むようにセル部に形成されてＮ＋型のソース領域２４に接続されたソース電極３２と、を備える。ドレイン電極３４はＮ＋＋型半導体基板Ｗの一方の表面に形成され、エピタキシャル成長層１２は、Ｎ＋＋型半導体基板Ｗのもう一方の表面上にＮ型不純物が低濃度でドープされて形成される。Ｐ型ベース領域２２は、所定ピッチで配置されたストライプ状の平面形状を有するようにエピタキシャル成長層１２の表面部に選択的に形成される。Ｎ＋型ソース領域２４は、ベース領域２２の表面部に選択的に形成される。トレンチＴＲ２は、ベース領域２２相互間の領域においてエピタキシャル成長層１２を貫通して半導体基板Ｗ内に至るように設けられ、Ｎ層１８およびＰ層１６は、トレンチＴＲ２の各側面に斜め方向からのイオン注入と熱処理により形成される。図１に示すように、本実施形態においてトレンチＴＲ２は、ストライプの長手方向に延設され、セル部の領域を超えてデバイスの周縁近傍に至るまで形成されている。
【００１６】
図１乃至図４に示す縦型トレンチマルチリサーフ構造のパワーＭＯＳＦＥＴ１は、最外層のＰ層１６に隣接してその外側に形成されたＮ層３８と、エピタキシャル成長層１２の終端部において所定ピッチで設けられ、その長手方向がセル部のトレンチＴＲ２と直交するように配置されたトレンチＴＲ６を埋め込んで形成された絶縁体４４と、終端部の紙面における右側周縁部に設けられたＰ層１８ＥＲと、周縁部の紙面左側周縁部に設けられたＮ層１８ＥＬと、終端部の全面を覆うように配設されたフィールド酸化膜３６と、をさらに備える。Ｎ層３８およびＮ層１８ＥＬは、トレンチＴＲ６を形成した後に、トレンチＴＲ６の長手方向の左側側面にＮ型の不純物を斜め上方から注入した後、熱処理を実行することにより形成され、Ｐ層１８ＥＲおよびＰ層４６は、トレンチＴＲ６の長手方向の右側側面にＰ型の不純物を斜め上方から注入した後、熱処理を実行することにより形成される。
【００１７】
このように、本実施形態のトレンチマルチリサーフ構造によれば、素子の終端部に至るまで全て同一の電荷補償構造を有するので、図２および図４において点線で示すように、電位がトレンチＴＲ２内の絶縁体１４に集中することなく、その外側のＰ層およびＮ層の組み合わせ（１６および３８または１８および４６）のさらに外側に分散する。これにより、終端部でも十分な耐圧を有する半導体装置が提供される。
【００１８】
次に、本発明にかかる半導体装置の第２の実施の形態について図５〜図８を参照しながら説明する。
【００１９】
図５は、本発明にかかる半導体装置の第２の実施の形態の一方側の終端部を示す平面図であり、図６は図５のＣ−Ｃ線に沿った断面図である。また、図７は、図５の半導体装置の図５に示す終端部とは反対側の終端部を示す平面図であり、図８は図７のＤ−Ｄ線に沿った断面図である。本実施形態の半導体装置の特徴は、素子の終端部においても周縁に至るまでＮ層／Ｐ層の組み合わせが繰り返し形成され、同一の電荷補償構造を有している点にある。このような電荷補償構造を与えるため、本実施形態の縦型トレンチマルチリサーフ構造のパワーＭＯＳＦＥＴ３においては、終端部のトレンチＴＲ８は矩形の平面形状でメッシュをなすように配置され形成される。このようなトレンチＴＲ８を形成した後絶縁体４８で埋め込む前に、トレンチＴＲ８の平面視における左側側面にＮ型不純物を注入し、右側側面にはＰ型不純物を注入し、熱処理による拡散工程を経て、Ｎ層３８およびＰ層４６を形成することができる。図５〜図８に示すパワーＭＯＳＦＥＴ３のその他の構成は、図１〜図４に示すパワーＭＯＳＦＥＴ１の構成と実質的に同一である。
【００２０】
このように、本実施形態のパワーＭＯＳＦＥＴ３によれば、耐圧終端部でのトレンチについて、セル部でのＰ層１６／Ｎ層１４の繰り返し方向と同一の方向で細かく分断した形状をなすように形成することにより、電荷補償するためのＮ層３８およびＰ層４６をそれぞれ接続する。これにより、図６および図８の点線に示すように電位の集中がさらに緩和されて電荷の排出がより容易になる。また、このように終端部においてパターンを精密に設計することにより、チャージアンバランスの要因となるエピタキシャル成長層１２（図２および図３参照）を残さない設計にすることもできるので、終端部での耐圧低下をさらに防止できる半導体装置が実現される。
【００２１】
以上、本発明の実施の形態について説明したが、本発明は上記形態に限ることなく、その技術的範囲内で種々変形して実行できることは当業者において明らかである。例えば上述した第１の実施の形態では、デバイスの周縁部にＮ層１８ＥＬ，１８ＥＲを設ける場合について説明したが、これに限ることなく、例えば周縁部にＰ層を設けることとしても良い。また、トレンチＴＲ２，６，８を埋め込む誘電体としてそれぞれ絶縁体１４，４４，４８を用いたが、これに限ることなく、例えばシリコン酸化膜またはシリコン窒化膜を介してエピタキシャル成長により埋め込まれたポリシリコンを用いることもできる。
【００２２】
【発明の効果】
以上詳述したとおり、本発明によれば、終端部でのチャージアップアンバランスを抑制でき、高耐圧を安定的に実現できる半導体装置が提供される。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の第１の実施の形態の要部を示す平面図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】図１に示す半導体装置の反対側の終端部を示す平面図である。
【図４】図３のＢ−Ｂ線に沿った断面図である。
【図５】本発明にかかる半導体装置の第２の実施の形態の要部を示す平面図である。
【図６】図５のＣ−Ｃ線に沿った断面図である。
【図７】図５に示す半導体装置の反対側の終端部を示す平面図である。
【図８】図７のＤ−Ｄ線に沿った断面図である。
【図９】従来の技術によるマルチリサーフ構造の一例を示す断面図である。
【図１０】従来の技術によるトレンチマルチリサーフ構造の他の例を説明する図である。
【図１１】従来の技術によるトレンチマルチリサーフ構造のさらに他の例を説明する図である。
【図１２】図１１に示すＭＯＳＦＥＴの終端部の構造を示す略示断面図である。
【符号の説明】
１，３ 縦型トレンチマルチリサーフ構造のパワーＭＯＳＦＥＴ
１２ エピタキシャル成長層
１４，４４，４８ トレンチを埋め込む絶縁体
１６ リサーフのＮ層
１８ リサーフのＰ層
１８ＥＬ 周縁部のＮ層
１８ＥＲ 周縁部のＰ層
２２，２２ＥＲ，２２ＥＬ Ｐ型ベース領域
２４ Ｎ＋型ソース領域
２６ ゲート絶縁膜
２８ ゲート電極
３２ ソース電極
３４ ドレイン電極
３６ フィールド酸化膜
３８ 終端部のリサーフのＮ層
４６ 終端部のリサーフのＰ層
ＴＲ２，ＴＲ４，ＴＲ６，ＴＲ８ トレンチ
Ｗ Ｎ＋＋型半導体基板
【発明の属する技術分野】
本発明は、半導体装置に係り、例えば縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの終端部の耐圧構造の改良に関する。
【０００２】
【従来の技術】
縦型ＭＯＳＦＥＴは、パワーＭＯＳＦＥＴや、ＩＧＢＴなどのパワーデバイスで採用されている構造である。なかでもパワーＭＯＳＦＥＴは、情報通信機器や携帯機器、電子機器などに広く使用されるスイッチング電源の高効率化に欠かせないキーデバイスとなっている。スイッチング電源の高効率化にはスイッチング素子の低損失化が重要であり、特に、電源の一次側に使用される高耐圧ＭＯＳＦＥＴでは低オン抵抗化がもっとも重要な課題となっている。高耐圧ＭＯＳＦＥＴのオン抵抗を劇的に低減できる構造として、ＭＯＳＦＥＴのドリフト層をリサーフ（ＲＥＳＵＲＦ）で置き換えたいわゆるマルチリサーフ構造が提案されており、すでに一部商品化されている。このようなマルチリサーフ構造の一例を図９の断面図に示す。なお、添付図面においては同一の部分には同一の参照番号を付し、その反復説明を適宜省略する。
【０００３】
図９に示すＭＯＳＦＥＴのマルチリサーフ構造は、オフ時にはその電荷補償効果により空乏化することで高耐圧を維持し、オン時には高濃度領域を電流が流れるため、高耐圧と低オン抵抗の両立を図るものである。しかしながら、現在の技術ではこのような構造は、リサーフのＮ層とＰ層を積み上げる、いわゆるマルチエピ法以外で形成することは困難である。マルチエピ法とは、例えば図９のＭＯＳＦＥＴで説明すると、Ｎ＋＋型半導体基板Ｗ上に厚さの薄いＮ−型不純物拡散層１２をエピタキシャル成長させた後、所望のパターニングを施してＰ型不純物拡散層１１８を形成してＮ型不純物拡散層１１６をＰ型不純物拡散層１１８と同じ厚さだけさらに形成するという工程を数回繰り返す方法である。この方法によれば、エピタキシャル成長を繰り返すために製造コストが大幅にアップし、素子の低オン抵抗化のメリットがなくなってしまう、という問題がある。このようなコスト面での問題を解決する方法として、トレンチを形成した後このトレンチの側面にリサーフのＮ（またはＰ）層を形成する、いわゆるトレンチマルチリサーフ構造が提案されている（例えば、特許文献１および特許文献２など）。特許文献１に開示のトレンチマルチリサーフ構造は、図１０の上部の断面図に示すように、電荷補償をするためのＮ型不純物拡散層（以下、単にＮ層という）およびＰ型不純物拡散層（以下、単にＰ層という）が繰り返し形成されてトレンチＴＲ４を埋め込む絶縁層５４間に２組のＮ／Ｐ層を構成するように配置されているものである。例えばＰ型エピタキシャル成長層にトレンチＴＲ４を形成し、このトレンチＴＲ４の側面にＮ層５６をそれぞれ形成することにより、このトレンチマルチリサーフ構造が得られる。この場合、電荷補償のばらつきを発生させる原因としてＮ層５６のプロファイルがある。図１０の下部のグラフに示すように、Ｎ層５６とＰエピ層５８のプロファイルの重なり部分ＰＦＰＮは自動的に電荷補償されるが、それぞれ単独で残った部分ＰＦＰとＰＦＮとで電荷量が等しくなければ素子の耐圧は低下する。Ｎ型不純物、Ｐ型不純物のどちらかが多くても少なくても耐圧低下を起こす原因となるので、このバラツキが問題となる。
【０００４】
さらに、このバラツキは特許文献１に開示の例では、ベースとなるＰ型エピタキシャル成長層の不純物濃度が高いほど、これを打ち消すためにＮ層５６の不純物濃度を上げなければならない。従って、一定の比率でバラツクならば、その絶対値が大きくなる。
【０００５】
この一方、特許文献２に開示された例は、図１１に示すように、電荷補償をするためのＮ／Ｐ層の繰り返しがトレンチＴＲ２を埋める絶縁層１４間に１対しか存在しないものである。このトレンチマルチリサーフ構造は、トレンチＴＲ２を形成した後、図１１の矢印に示すように、トレンチＴＲ２の片側側面にＮ層１６を、もう一方の側面にＰ層１８を形成することにより得られる。特許文献２に開示の構造では、特許文献１のようなＮ／Ｐ層間でのプロファイルの重なりがないため、Ｎ層、Ｐ層の濃度を必要以上に上げる必要がない。従って、特許文献２に開示の構造は、特性のバラツキに対して有利な構造といえる。このような理由から、特許文献２の構造を採用すれば、特性バラツキと当初のコスト問題とを一気に解決できるかのように思われる。
【０００６】
【特許文献１】
特許第３２９１９５７号公報（藤島）
【特許文献２】
米国特許ＵＳＰ６，０４０，６００公報（湊）
【０００７】
【発明が解決しようとする課題】
しかしながら、特許文献２のようなトレンチＴＲ２の片側側面にＮ層１６、もう一方の側面にＰ層１８を形成する構造においては、デバイスのセル部においてトレンチＴＲ２を埋め込む絶縁層１４間では電荷補償が可能であるが、このセル部を取り囲むデバイスの終端部では絶縁層１４の外側にそれぞれＮ層とＰ層とのどちらか一方のみが存在することになる。このように、終端部では電荷補償するための相手方の不純物拡散層が存在しないため、いわゆるチャージアンバランスが発生し、デバイスの耐圧が低下するという問題がある。この点を図１２を参照して詳述する。
【０００８】
図１２は図１１に示すＭＯＳＦＥＴの終端部の構造を示す略示断面図である。例えば同図の右半分に示す終端部の例では、Ｎ＋＋型半導体基板Ｗを介してドレイン電極３４と接続されたリサーフのＮ層８８ＥＲと、ソース電極３２と接続されたリサーフのＰ層５２および１８との間に電圧が印加されるため、この間のトレンチＴＲ２内の絶縁体１４（破線Ｃ２に示す領域）に電界が集中する。また、同図の左半分に示す反対側の終端部の例では、電荷補償するＮ層１６とＰ層８８ＥＬがトレンチＴＲ２内の絶縁体１４により分断されており、Ｐ層８８ＥＬが余っている。この場合、電圧印加時でもＰ層８８ＥＬの電荷（Ｈｏｌｅ）が排出されないため、この部分（破線Ｃ４に示す領域）での電界がリサーフ部よりも高くなって、リサーフ本来の耐圧が得られなくなる。従って、図１２に示す構造では所望の耐圧が得られないという問題がある。
【０００９】
従来のＭＯＳＦＥＴにおいては、ガードリングなどの耐圧終端構造を与えることにより耐圧を安定化できたが、図１２に示すトレンチマルチリサーフ構造のＭＯＳＦＥＴではガードリングそのものがチャージアンバランスの原因となるため、従来の耐圧終端構造を採用することができない。また終端部に残ったＮ層およびＰ層の影響を排除するために、これらの間のトレンチの幅（これらのを区切る絶縁体の水平方向の距離）を広くすることにより、トレンチ内の絶縁体で耐圧を維持する方法も考えられる。しかしながら、例えば耐圧６００Ｖの素子を安定的に形成するためには、６μｍ以上の絶縁体の幅が必要になる。このような幅の広いトレンチに絶縁物を完全に埋める技術は現在存在しない。
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、トレンチの側面にそれぞれＮ層およびＰ層を形成するトレンチマルチリサーフ構造を有する半導体装置において、十分な耐圧を有する終端部のための最適の構造を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【００１２】
即ち、本発明によれば、
第１導電型の半導体基板と、
上記半導体基板の第１の主面に形成され、セル部となる第１の領域と、この第１の領域の外周に位置する第２の領域であって、空乏層を伸ばすことにより電界を緩和して耐圧を維持する終端部となる第２の領域とを有する第１導電型の半導体層と、
上記第１導電型の半導体層内で上記第１の領域から上記第２の領域内に至るまで列をなすように上記第１の主面に平行な第１の方向に周期的に配置され、互いに逆導電型の不純物を有する半導体層の接合対であって、上記第１導電型の半導体層の表面から上記半導体基板に向けて形成された第２導電型の第１の不純物拡散層と、この第１の不純物拡散層に隣接して上記第１導電型の半導体層の表面から上記半導体基板に向けて形成された第１導電型の第２の不純物拡散層とで構成される接合対と、
上記第１の領域における上記接合対の表面層において上記第１の不純物拡散層と上記第２の不純物拡散層とに共通に接続するように選択的に形成された第２導電型ベース領域と、
上記第２導電型ベース領域の表面層に選択的に形成された第１導電型ソース領域と、
上記第２導電型ベース領域の表面と上記第１導電型ソース領域の表面との上に絶縁膜を介して形成された制御電極と、
上記制御電極を間に挟むように形成され、上記第１導電型ソース領域と上記第２導電型ベース領域とに共通に接触する第１の主電極と、
上記半導体基板の上記第１の主面とは逆の第２の主面に形成された第２の主電極と、
を備える半導体装置が提供される。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。
【００１４】
図１は、本発明にかかる半導体装置の第１の実施の形態における一方側の終端部を示す平面図であり、図２は図１のＡ−Ａ線に沿った断面図である。また、図３は、図１の半導体装置において、図１に示す終端部とは反対側の終端部を示す平面図であり、図４は図３のＢ−Ｂ線に沿った断面図である。本実施形態の半導体装置の特徴は、図１および図２に示す終端部においては最外層のＰ層１６に隣接してその外側にＮ層３８をさらに設け、また、図３および図４に示す終端部においては最外層のＮ層１８に隣接してその外側にＰ層４６をさらに設けることにより、素子の終端部においても同一の電荷補償構造を有している点にある。以下、本実施形態の半導体装置をより詳細に説明する。
【００１５】
図１〜図４に示す縦型トレンチマルチリサーフ構造のパワーＭＯＳＦＥＴ１は、ドレイン領域となるＮ＋＋型半導体基板Ｗと、ドレイン電極３４と、エピタキシャル成長層１２と、Ｐ型のベース領域２２と、Ｎ＋型のソース領域２４と、トレンチＴＲ２を埋め込んで形成された絶縁体１４と、トレンチＴＲ２の各側面に形成されたＮ層１８およびＰ層１６と、Ｎ層１８の表面とこれに接するソース領域２２の表面との上にゲート絶縁膜２６を介して設けられたゲート電極２８と、ゲート絶縁膜２６に挟まれる領域を埋め込むようにセル部に形成されてＮ＋型のソース領域２４に接続されたソース電極３２と、を備える。ドレイン電極３４はＮ＋＋型半導体基板Ｗの一方の表面に形成され、エピタキシャル成長層１２は、Ｎ＋＋型半導体基板Ｗのもう一方の表面上にＮ型不純物が低濃度でドープされて形成される。Ｐ型ベース領域２２は、所定ピッチで配置されたストライプ状の平面形状を有するようにエピタキシャル成長層１２の表面部に選択的に形成される。Ｎ＋型ソース領域２４は、ベース領域２２の表面部に選択的に形成される。トレンチＴＲ２は、ベース領域２２相互間の領域においてエピタキシャル成長層１２を貫通して半導体基板Ｗ内に至るように設けられ、Ｎ層１８およびＰ層１６は、トレンチＴＲ２の各側面に斜め方向からのイオン注入と熱処理により形成される。図１に示すように、本実施形態においてトレンチＴＲ２は、ストライプの長手方向に延設され、セル部の領域を超えてデバイスの周縁近傍に至るまで形成されている。
【００１６】
図１乃至図４に示す縦型トレンチマルチリサーフ構造のパワーＭＯＳＦＥＴ１は、最外層のＰ層１６に隣接してその外側に形成されたＮ層３８と、エピタキシャル成長層１２の終端部において所定ピッチで設けられ、その長手方向がセル部のトレンチＴＲ２と直交するように配置されたトレンチＴＲ６を埋め込んで形成された絶縁体４４と、終端部の紙面における右側周縁部に設けられたＰ層１８ＥＲと、周縁部の紙面左側周縁部に設けられたＮ層１８ＥＬと、終端部の全面を覆うように配設されたフィールド酸化膜３６と、をさらに備える。Ｎ層３８およびＮ層１８ＥＬは、トレンチＴＲ６を形成した後に、トレンチＴＲ６の長手方向の左側側面にＮ型の不純物を斜め上方から注入した後、熱処理を実行することにより形成され、Ｐ層１８ＥＲおよびＰ層４６は、トレンチＴＲ６の長手方向の右側側面にＰ型の不純物を斜め上方から注入した後、熱処理を実行することにより形成される。
【００１７】
このように、本実施形態のトレンチマルチリサーフ構造によれば、素子の終端部に至るまで全て同一の電荷補償構造を有するので、図２および図４において点線で示すように、電位がトレンチＴＲ２内の絶縁体１４に集中することなく、その外側のＰ層およびＮ層の組み合わせ（１６および３８または１８および４６）のさらに外側に分散する。これにより、終端部でも十分な耐圧を有する半導体装置が提供される。
【００１８】
次に、本発明にかかる半導体装置の第２の実施の形態について図５〜図８を参照しながら説明する。
【００１９】
図５は、本発明にかかる半導体装置の第２の実施の形態の一方側の終端部を示す平面図であり、図６は図５のＣ−Ｃ線に沿った断面図である。また、図７は、図５の半導体装置の図５に示す終端部とは反対側の終端部を示す平面図であり、図８は図７のＤ−Ｄ線に沿った断面図である。本実施形態の半導体装置の特徴は、素子の終端部においても周縁に至るまでＮ層／Ｐ層の組み合わせが繰り返し形成され、同一の電荷補償構造を有している点にある。このような電荷補償構造を与えるため、本実施形態の縦型トレンチマルチリサーフ構造のパワーＭＯＳＦＥＴ３においては、終端部のトレンチＴＲ８は矩形の平面形状でメッシュをなすように配置され形成される。このようなトレンチＴＲ８を形成した後絶縁体４８で埋め込む前に、トレンチＴＲ８の平面視における左側側面にＮ型不純物を注入し、右側側面にはＰ型不純物を注入し、熱処理による拡散工程を経て、Ｎ層３８およびＰ層４６を形成することができる。図５〜図８に示すパワーＭＯＳＦＥＴ３のその他の構成は、図１〜図４に示すパワーＭＯＳＦＥＴ１の構成と実質的に同一である。
【００２０】
このように、本実施形態のパワーＭＯＳＦＥＴ３によれば、耐圧終端部でのトレンチについて、セル部でのＰ層１６／Ｎ層１４の繰り返し方向と同一の方向で細かく分断した形状をなすように形成することにより、電荷補償するためのＮ層３８およびＰ層４６をそれぞれ接続する。これにより、図６および図８の点線に示すように電位の集中がさらに緩和されて電荷の排出がより容易になる。また、このように終端部においてパターンを精密に設計することにより、チャージアンバランスの要因となるエピタキシャル成長層１２（図２および図３参照）を残さない設計にすることもできるので、終端部での耐圧低下をさらに防止できる半導体装置が実現される。
【００２１】
以上、本発明の実施の形態について説明したが、本発明は上記形態に限ることなく、その技術的範囲内で種々変形して実行できることは当業者において明らかである。例えば上述した第１の実施の形態では、デバイスの周縁部にＮ層１８ＥＬ，１８ＥＲを設ける場合について説明したが、これに限ることなく、例えば周縁部にＰ層を設けることとしても良い。また、トレンチＴＲ２，６，８を埋め込む誘電体としてそれぞれ絶縁体１４，４４，４８を用いたが、これに限ることなく、例えばシリコン酸化膜またはシリコン窒化膜を介してエピタキシャル成長により埋め込まれたポリシリコンを用いることもできる。
【００２２】
【発明の効果】
以上詳述したとおり、本発明によれば、終端部でのチャージアップアンバランスを抑制でき、高耐圧を安定的に実現できる半導体装置が提供される。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の第１の実施の形態の要部を示す平面図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】図１に示す半導体装置の反対側の終端部を示す平面図である。
【図４】図３のＢ−Ｂ線に沿った断面図である。
【図５】本発明にかかる半導体装置の第２の実施の形態の要部を示す平面図である。
【図６】図５のＣ−Ｃ線に沿った断面図である。
【図７】図５に示す半導体装置の反対側の終端部を示す平面図である。
【図８】図７のＤ−Ｄ線に沿った断面図である。
【図９】従来の技術によるマルチリサーフ構造の一例を示す断面図である。
【図１０】従来の技術によるトレンチマルチリサーフ構造の他の例を説明する図である。
【図１１】従来の技術によるトレンチマルチリサーフ構造のさらに他の例を説明する図である。
【図１２】図１１に示すＭＯＳＦＥＴの終端部の構造を示す略示断面図である。
【符号の説明】
１，３ 縦型トレンチマルチリサーフ構造のパワーＭＯＳＦＥＴ
１２ エピタキシャル成長層
１４，４４，４８ トレンチを埋め込む絶縁体
１６ リサーフのＮ層
１８ リサーフのＰ層
１８ＥＬ 周縁部のＮ層
１８ＥＲ 周縁部のＰ層
２２，２２ＥＲ，２２ＥＬ Ｐ型ベース領域
２４ Ｎ＋型ソース領域
２６ ゲート絶縁膜
２８ ゲート電極
３２ ソース電極
３４ ドレイン電極
３６ フィールド酸化膜
３８ 終端部のリサーフのＮ層
４６ 終端部のリサーフのＰ層
ＴＲ２，ＴＲ４，ＴＲ６，ＴＲ８ トレンチ
Ｗ Ｎ＋＋型半導体基板
Claims (9)
- 第１導電型の半導体基板と、
前記半導体基板の第１の主面に形成され、セル部となる第１の領域と、この第１の領域の外周に位置する第２の領域であって、空乏層を伸ばすことにより電界を緩和して耐圧を維持する終端部となる第２の領域とを有する第１導電型の半導体層と、
前記第１導電型の半導体層内で前記第１の領域から前記第２の領域内に至るまで列をなすように前記第１の主面に平行な第１の方向に周期的に配置され、互いに逆導電型の不純物を有する半導体層の接合対であって、前記第１導電型の半導体層の表面から前記半導体基板に向けて形成された第２導電型の第１の不純物拡散層と、この第１の不純物拡散層に隣接して前記第１導電型の半導体層の表面から前記半導体基板に向けて形成された第１導電型の第２の不純物拡散層とで構成される接合対と、
前記第１の領域における前記接合対の表面層において前記第１の不純物拡散層と前記第２の不純物拡散層とに共通に接続するように選択的に形成された第２導電型ベース領域と、
前記第２導電型ベース領域の表面層に選択的に形成された第１導電型ソース領域と、
前記第２導電型ベース領域の表面と前記第１導電型ソース領域の表面との上に絶縁膜を介して形成された制御電極と、
前記制御電極を間に挟むように形成され、前記第１導電型ソース領域と前記第２導電型ベース領域とに共通に接触する第１の主電極と、
前記半導体基板の前記第１の主面とは逆の第２の主面に形成された第２の主電極と、
を備える半導体装置。 - 前記第１の領域において前記第１導電型の半導体層の表面から前記半導体基板に向けて形成され、前記第１の方向に直交する第２の方向を長手方向とするストライプ形状の第１のトレンチを埋めるように形成された第１の誘電体と、
前記第２の領域において前記第１導電型の半導体層の表面から前記半導体基板に向けて形成され、少なくとも前記第２の方向に周期的に配置された第２のトレンチを埋めるように形成された第２の誘電体と、
をさらに備え、
前記第１の領域における前記接合対は、隣り合う前記第２の誘電体の間に形成され、
前記第２の領域における前記接合対は、前記第１の方向において最も周縁側に位置する前記第１のトレンチの外側側面から前記周縁側に形成された第１導電型または第２導電型の不純物拡散層であるセル周辺不純物拡散層と、前記第２のトレンチの側表面のうち前記第１の領域に最も近い側表面から前記第１の領域側に形成されて前記セル周辺不純物拡散層とは逆導電型の不純物拡散層とで構成される接合対を少なくとも含む、ことを特徴とする請求項１に記載の半導体装置。 - 前記第２のトレンチは、前記第１の方向を長手方向とするストライプ形状を有することを特徴とする請求項２に記載の半導体装置。
- 前記第２のトレンチは、それぞれが矩形の平面形状を有し、平面視において格子形状をなすように前記第１および第２の方向に周期的に配置され、
前記接合対は、最も周縁側に位置する前記第２のトレンチの前記第１の領域側の側表面に至るまで配置される、
ことを特徴とする請求項２に記載の半導体装置。 - 前記第１のトレンチは、前記第２の方向において前記第１の領域から前記第２の領域の周縁近傍に至るまで延在して形成され、
前記第１の領域における前記接合対は前記第２の方向において前記第２の領域の周縁に至るまで延在し、この延在部分が前記第２の方向における前記終端部の接合対を構成する、ことを特徴とする請求項２乃至４のいずれかに記載の半導体装置。 - 前記第１の方向における周縁部において前記第１導電型の半導体層の表面から前記半導体基板に向けて形成された第１導電型の第３の不純物拡散層をさらに備える、ことを特徴とする請求項２乃至５のいずれかに記載の半導体装置。
- 前記第１の方向における周縁部において前記第１導電型の半導体層の表面から前記半導体基板に向けて形成された第２導電型の第４の不純物拡散層をさらに備える、ことを特徴とする請求項２乃至５のいずれかに記載の半導体装置。
- 前記接合対は前記半導体基板に接するように形成されることを特徴とする請求項１乃至７のいずれかに記載の半導体装置。
- 前記終端部の表面に設けられたフィールド絶縁膜をさらに備えることを特徴とする請求項１乃至８のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003111190A JP3721172B2 (ja) | 2003-04-16 | 2003-04-16 | 半導体装置 |
| US10/606,755 US6849900B2 (en) | 2003-04-16 | 2003-06-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003111190A JP3721172B2 (ja) | 2003-04-16 | 2003-04-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319732A true JP2004319732A (ja) | 2004-11-11 |
| JP3721172B2 JP3721172B2 (ja) | 2005-11-30 |
Family
ID=33156976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003111190A Expired - Fee Related JP3721172B2 (ja) | 2003-04-16 | 2003-04-16 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6849900B2 (ja) |
| JP (1) | JP3721172B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301202B2 (en) | 2004-12-28 | 2007-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2008153620A (ja) * | 2006-11-21 | 2008-07-03 | Toshiba Corp | 半導体装置 |
| US8080846B2 (en) | 2006-06-15 | 2011-12-20 | Fuji Electric Co., Ltd. | Semiconductor device having improved breakdown voltage and method of manufacturing the same |
| KR101216806B1 (ko) | 2011-08-29 | 2012-12-28 | 주식회사 케이이씨 | 전력 반도체 디바이스 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3908572B2 (ja) | 2002-03-18 | 2007-04-25 | 株式会社東芝 | 半導体素子 |
| JP3634830B2 (ja) | 2002-09-25 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
| US7166890B2 (en) | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
| JP4289123B2 (ja) * | 2003-10-29 | 2009-07-01 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| JP4865194B2 (ja) * | 2004-03-29 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 超接合半導体素子 |
| DE102004015921B4 (de) * | 2004-03-31 | 2006-06-14 | Infineon Technologies Ag | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation |
| JP2005322700A (ja) * | 2004-05-06 | 2005-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| TWI278090B (en) * | 2004-10-21 | 2007-04-01 | Int Rectifier Corp | Solderable top metal for SiC device |
| US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
| JP2006140250A (ja) * | 2004-11-11 | 2006-06-01 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4940546B2 (ja) * | 2004-12-13 | 2012-05-30 | 株式会社デンソー | 半導体装置 |
| US7482220B2 (en) * | 2005-02-15 | 2009-01-27 | Semiconductor Components Industries, L.L.C. | Semiconductor device having deep trench charge compensation regions and method |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US7834376B2 (en) | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
| CN1920388A (zh) * | 2005-08-25 | 2007-02-28 | 上海甲秀工业设计有限公司 | 打火机中阻挡按钮式保险装置 |
| US8368165B2 (en) * | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
| US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
| CN101506989B (zh) * | 2006-07-31 | 2014-02-19 | 威世-硅尼克斯 | 用于SiC肖特基二极管的钼势垒金属及制造工艺 |
| JP5511124B2 (ja) * | 2006-09-28 | 2014-06-04 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 絶縁ゲート型半導体装置 |
| JP2008085188A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| US20080116512A1 (en) * | 2006-11-21 | 2008-05-22 | Kabushiki Kaisha Toshiba | Semiconductor device and method of making the same |
| JP2008177328A (ja) * | 2007-01-18 | 2008-07-31 | Denso Corp | 半導体装置およびその製造方法 |
| TWI357108B (en) * | 2007-08-21 | 2012-01-21 | Nat Univ Tsing Hua | Semiconductor device structure |
| JP5337470B2 (ja) * | 2008-04-21 | 2013-11-06 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 絶縁ゲート型半導体装置 |
| JP2012074441A (ja) * | 2010-09-28 | 2012-04-12 | Toshiba Corp | 電力用半導体装置 |
| DE102014119384A1 (de) | 2014-12-22 | 2016-06-23 | Infineon Technologies Austria Ag | Ladungkompensationsvorrichtung |
| DE102016115758B3 (de) * | 2016-08-25 | 2018-03-01 | Infineon Technologies Austria Ag | Halbleitervorrichtung, enthaltend eine Superjunction-Struktur |
| CN109616511B (zh) * | 2018-12-18 | 2021-11-26 | 深圳市威兆半导体有限公司 | 一种纵向多重pn结的vdmos分压环的设计方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2089119A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
| CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
| US5831317A (en) * | 1993-05-25 | 1998-11-03 | Matsushita Electronics Corporation | Semiconductor device and manufacture thereof |
| JP3291957B2 (ja) | 1995-02-17 | 2002-06-17 | 富士電機株式会社 | 縦型トレンチｍｉｓｆｅｔおよびその製造方法 |
| JP3938964B2 (ja) | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
| JP3951522B2 (ja) | 1998-11-11 | 2007-08-01 | 富士電機デバイステクノロジー株式会社 | 超接合半導体素子 |
| JP2000269518A (ja) | 1999-03-18 | 2000-09-29 | Toshiba Corp | 電力用半導体素子及び半導体層の形成方法 |
| JP3751463B2 (ja) | 1999-03-23 | 2006-03-01 | 株式会社東芝 | 高耐圧半導体素子 |
| JP4774580B2 (ja) | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
| JP4765012B2 (ja) | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP4764974B2 (ja) | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置 |
| US6509240B2 (en) | 2000-05-15 | 2003-01-21 | International Rectifier Corporation | Angle implant process for cellular deep trench sidewall doping |
| JP2002170955A (ja) | 2000-09-25 | 2002-06-14 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4088033B2 (ja) * | 2000-11-27 | 2008-05-21 | 株式会社東芝 | 半導体装置 |
| US6608350B2 (en) | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| JP4839519B2 (ja) | 2001-03-15 | 2011-12-21 | 富士電機株式会社 | 半導体装置 |
-
2003
- 2003-04-16 JP JP2003111190A patent/JP3721172B2/ja not_active Expired - Fee Related
- 2003-06-27 US US10/606,755 patent/US6849900B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301202B2 (en) | 2004-12-28 | 2007-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US8080846B2 (en) | 2006-06-15 | 2011-12-20 | Fuji Electric Co., Ltd. | Semiconductor device having improved breakdown voltage and method of manufacturing the same |
| JP2008153620A (ja) * | 2006-11-21 | 2008-07-03 | Toshiba Corp | 半導体装置 |
| KR101216806B1 (ko) | 2011-08-29 | 2012-12-28 | 주식회사 케이이씨 | 전력 반도체 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6849900B2 (en) | 2005-02-01 |
| US20040206989A1 (en) | 2004-10-21 |
| JP3721172B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3721172B2 (ja) | 半導体装置 | |
| CN109638069B (zh) | 半导体装置 | |
| US9059284B2 (en) | Semiconductor device | |
| US6833585B2 (en) | High voltage lateral DMOS transistor having low on-resistance and high breakdown voltage | |
| JP4844605B2 (ja) | 半導体装置 | |
| CN105264667B (zh) | 碳化硅半导体装置及其制造方法 | |
| US9768248B2 (en) | Semiconductor device having diode characteristic | |
| US6750508B2 (en) | Power semiconductor switching element provided with buried electrode | |
| JP4070485B2 (ja) | 半導体装置 | |
| JP5002148B2 (ja) | 半導体装置 | |
| JP4289123B2 (ja) | 半導体装置 | |
| KR101864889B1 (ko) | 수평형 디모스 트랜지스터 및 그 제조방법 | |
| JP6532549B2 (ja) | 半導体装置 | |
| JP4744958B2 (ja) | 半導体素子及びその製造方法 | |
| US20090072304A1 (en) | Trench misfet | |
| JP2010040973A (ja) | 半導体装置およびその製造方法 | |
| TWI289355B (en) | Trench MOSFET and method of manufacturing same | |
| JP2004335990A (ja) | Ｍｉｓ型半導体装置 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| US8076722B2 (en) | PN junction and MOS capacitor hybrid resurf transistor | |
| JP2001210823A (ja) | 半導体装置 | |
| JP2011071171A (ja) | 半導体装置 | |
| JP2008306022A (ja) | 半導体装置 | |
| JP2012079798A (ja) | 横型半導体装置 | |
| JP7405230B2 (ja) | スイッチング素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050902 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050909 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |