[go: up one dir, main page]

JP2004274020A - 電子デバイス製造 - Google Patents

電子デバイス製造 Download PDF

Info

Publication number
JP2004274020A
JP2004274020A JP2003329879A JP2003329879A JP2004274020A JP 2004274020 A JP2004274020 A JP 2004274020A JP 2003329879 A JP2003329879 A JP 2003329879A JP 2003329879 A JP2003329879 A JP 2003329879A JP 2004274020 A JP2004274020 A JP 2004274020A
Authority
JP
Japan
Prior art keywords
layer
dielectric
porogen
porous
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003329879A
Other languages
English (en)
Inventor
Dana A Gronbeck
ダナ・エー・グロンベック
Michael K Gallagher
マイケル・ケー・ギャラガー
Jeffrey M Calvert
ジェフリー・エム・カルバート
Timothy G Adams
ティモシー・ジー・アダムス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Electronic Materials International LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of JP2004274020A publication Critical patent/JP2004274020A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】エッチングおよび開口の金属充填の後に多孔性にされる予備多孔性誘電材料の複数の層を使用した電子デバイスを製造する方法を提供する。
【解決手段】金属スタッド１００及び銅拡散バリアとして機能するエッチング停止物１１０を有する底部誘電層１０５と、銅拡散バリアとして機能するハードマスク層１１５と、第一のポロジェンを含む第一の予備多孔性有機ポリシリカ誘電層１２０と、第３のポロジェンを含むエッチング停止層１２５と、予備多孔性有機ポリシリカ誘電層などの、第二のポロジェンを含む第二の予備多孔性誘電層１３０と、ポロジェンを含むスピンオン予備多孔性エッチング停止層１３５と、二層のレジストのハードマスク層１４０を有する。
【選択図】図４

Description

本発明は一般に、電子デバイスの製造の分野に関する。特に本発明は、低誘電定数材料を含む集積回路デバイスの製造に関する。
電子デバイスがより小型になるにつれ、電気的性能、たとえばクロストークまたは静電結合を低下させることなく電子部品、たとえば集積回路、回路板、マルチチップモジュール、チップテストデバイスなどの回路密度を上昇させる、およびこれらの部品における信号伝搬速度も上昇させるという、継続する要望が電子産業界にある。これらの目標を実現する１つの方法は、部品で使用される中間層、または金属間絶縁材料の誘電定数を低下させることである。
各種の有機および無機多孔性誘電材料が電子デバイス、特に集積回路の製造の業界で既知である。適切な無機誘電材料は二酸化ケイ素および有機ポリシリカを含む。適切な有機誘電材料はポリイミド、ポリアリーレンエーテル、ポリアリーレン、ポリシアヌレート、ポリベンザゾール、ベンゾシクロブテン、ポリ（フルオロアルカン）などのフッ素化材料などの熱硬化性樹脂、を含む。有機ポリシリカ誘電体のうち、メチルシルセスキオキサンなどのアルキルシルセスキオキサンは、その低い誘電定数により重要性を増している。
中間層、または金属間絶縁材料の誘電定数を低下させる方法は、絶縁膜内に非常に小さな、均一に分散した孔または空隙を包含させることである。一般にそのような多孔性誘電材料は、除去可能なポロジェンを最初にＢ段階誘電材料に包含させ、除去可能なポロジェンを含むＢ段階誘電材料を基板上に配置し、Ｂ段階材料を硬化させて、次に多孔性誘電材料を形成するためにポロジェンを除去することによって調製できる。たとえば米国特許第６，２７１，２７３号（Ｙｏｕら）および米国特許第６，４２０，４４１号（Ａｌｌｅｎら）は、多孔性誘電材料を含む集積回路を形成するための工程を開示している。除去可能なポリマーをガラス化誘電マトリクス中にグラフトし、続いてマトリクスが硬化した後にポリマーを除去するなどの、多孔性誘電材料を形成する他の方法が既知である。
多孔性誘電材料が形成された後、パターン形成、エッチング開口、任意にバリア層および／またはシード層の塗布、孔の金属化または充填、金属化層の平坦化、および次のキャップ層またはエッチング停止物（ｓｔｏｐ）の塗布という従来の処理条件が行われる。多層スタックにおいて、そのような工程はデバイスの所望のレベルが得られるまで反復される。多孔性誘電層を形成するために除去可能な材料が使用される場合、そのような従来の工程は、各誘電層が塗布された後に除去可能な材料を除去することを要求する。図１Ａ〜１Ｃは、金属スタッド１５を有する基板１０上に配置された孔または空隙２１を有する、従来的に調製された誘電材料２０を使用して、集積回路を製造する従来方法を示す。代表的な工程において、任意に反射防止コーティングを多孔性誘電層の表面に塗布する。次にフォトレジストを反射防止コーティングまたは多孔性誘電層の表面に塗布して、誘電多孔性層をパターン形成するために、フォトレジストを露光させる。パターン形成の後、開口を設けるために多孔性誘電材料をエッチングして、次にフォトレジストを除去する。図１Ｂは、開口２５を形成するエッチングおよびフォトレジストの除去に続いて、従来的に調製された多孔性誘電材料２０を示す。図１Ｃは、銅などの金属３０が誘電材料２０の開口を充填する、そのような従来工程の別のステップを示す。
ある状況におけるそのような多孔性材料に関する問題は、そのような多孔性誘電材料内にエッチングされた開口が、誘電材料中の孔により側壁の粗さを被ることである。そのような側壁の粗さは、バリア層またはシード層などの金属層のその後の被着に困難を引き起こす。バリア層またはシード層は典型的に、ラインオブサイトファッション（ｌｉｎｅ ｏｆ ｓｉｇｈｔ ｆａｓｈｉｏｎ）によって化学的または物理的に気相蒸着される。開口側壁の粗さは、バリアおよび／またはシード層の不連続性を生成しやすい。これらの不連続性は、電子デバイスの製造および性能において、次の加工ステップに悪影響を及ぼすことがある。米国特許第６，５９６，４６７号（Ｇａｌｌａｇｈｅｒら）は、金属被着と次の平坦化の後に、誘電材料からすべてのポロジェンを除去することによって、この問題への解決策を提供している。しかしこの手法は、集積回路製造中に生じる他の問題に対処していない。
多孔性有機ポリシリカ誘電材料を含む、ある多孔性誘電材料の欠点は、次の製造ステップで使用される化学機械平坦化（「ＣＭＰ」）などの平坦化技法に対抗する十分な耐性、または、そのような誘電材料からのフォトレジスト除去の間に酸素プラズマなどのエッチングに対抗するに十分な耐性を付与しないことである。これに対する１つの解決策は、所望の特性を付与するために誘電材料の上に別の材料の層（すなわちキャップ層）を使用することである。キャップ層は、特に多孔性誘電材料が使用される場合に、シングルダマシンプロセスおよびデュアルダマシンプロセスの両方で有用である。これらの層は、どの表面欠損も充填することによって誘電体の表面を平坦化し、誘電膜表面への接続性を有するどの孔も密封するために誘電体のものよりも高密度のマトリクスを供給し（次の処理による残留物の多孔性誘電体への侵入を防止する）、次に塗布された材料層との接着を向上させ、次の処理ステップに対する十分な耐性、およびそれと下の多孔性誘電層とのエッチング差を有するハードマスクを供給し、連続する光描画パターン層、キャップ層と誘電体との間の連続した選択的パターン転写を可能にする。適切なキャップ層組成物は、必要な厚さ範囲（たとえば１００〜６００Å）で良好なコーティング均一性を付与可能であり、低い誘電定数（ｋ≦３．５）を有する必要がある。
ポリ（アリーレンエーテル）などの、ある有機キャップ層が最近推奨されているが、典型的なキャップ層は二酸化ケイ素、炭化ケイ素、窒化ケイ素、酸窒化ケイ素などをベースとする。従来、有機−無機または無機−有機層はエッチング選択性を付与するために使用される。たとえば、有機キャップ層は無機誘電層上で使用され、同様に、無機キャップ層は有機誘電材料上で使用される。特に、従来のポリ（アリーレンエーテル）誘電材料は、非多孔性メチルシルセスキオキサンキャップ層を有してもよいし、あるいは従来のメチルシルセスキオキサン誘電層は非多孔性ポリ（アリーレンエーテル）キャップ層を有してもよい。そのような交互の有機−無機層化構造は、熱膨張係数（「ＣＴＥ」）の不一致を被り、これによりそのような構造における不具合が起こりうる。
使用する誘電材料のＣＴＥに実質的に一致するＣＴＥを有するキャップ層を有することが望ましい。スタックの全体的な誘電定数をできるだけ低く維持するために、従来のキャップ層よりも低い誘電定数を有するキャップ層を有することも望ましい。
米国特許第６，２７１，２７３号明細書 米国特許第６，４２０，４４１号明細書 米国特許第６，５９６，４６７号明細書
誘電層とキャップ層との実質的に一致する熱膨張係数を実現する１つの方法は、両方の層に同一の組成物を使用することである。しかし、両方の層に対して同一の組成物を使用することは、層間に十分なエッチング差を与えない。出願人は、同様のマトリクス組成物を誘電層と、キャップ層、ハードマスク、エッチング停止物などのエッチング差別化（ｄｉｆｆｅｒｅｎｔｉａｔｉｎｇ）層の両方に使用することができることを発見している。そのような層間の適切なエッチング差は、誘電材料組成物、エッチング差別化材料組成物、または両方における、ある除去可能な材料の使用によって実現することができる。
本発明は、第一のポロジェンを含む第一の誘電層、および第二のポロジェンを含む第二の誘電層を含む構造を提供する。ポロジェンを含む第一の誘電材料の層、犠牲物質を含む第二の層、および第二の層上にあり、無機性である第三の層を含む構造も提供する。
さらに本発明は、ａ）第一のポロジェンを含む第一の誘電材料の層を基板上に配置するステップと；ｂ）第二のポロジェンを含む第二の誘電材料の層を、第一の誘電材料層上に配置するステップとを含む、電子デバイスを製造する方法を提供する。ａ）ポロジェンを含む誘電材料の第一の層を基板上に配置するステップと；ｂ）犠牲物質を含む第二の層を第一の層上に配置するステップと；ｃ）無機性である第三の層を第二の層上に配置するステップとを含む、電子デバイスを製造する方法も提供する。
本発明はなおさらに、ａ）第一のポロジェンを含む第一の誘電材料の層を基板上に配置するステップと；ｂ）第二のポロジェンまたは犠牲物質を含む第二の誘電材料の層を、第一の誘電材料層上に配置するステップと；ｃ）開口を設けるために第一および第二の誘電材料の両方の層をパターン形成するステップと；ｄ）開口内の第一および第二の誘電材料の表面にバリア層を蒸着するステップと；ｅ）金属を開口内に堆積させるステップとを含み、第一のポロジェン、第二のポロジェンおよび犠牲物質がバリア層を設けるのに適した活性部位を有する、電子デバイスを製造する方法を提供する。
本明細書では、ａ）誘電材料の層を基板上に配置するステップと；ｂ）開口を設けるために誘電材料層をパターン形成するステップと；ｃ）開口にバリア層を堆積させるステップと；ｄ）開口を充填するために開口に銅を堆積させるステップと；ｅ）銅を平坦化するステップと；ｆ）銅表面にバリア層を選択的に堆積させるステップとを含む、電子デバイスを製造する方法も提供する。本発明は、集積回路の製造において、銅表面上にバリア層を選択的に設ける方法も提供する。
さらに本発明は、基板と；基板表面上に配置された誘電層であって、誘電層の上面から誘電層内へ下方に伸びる開口を有する誘電層と；開口内に配置され、誘電層の上面と実質的に同じ高さの上面を有する銅と；銅の上面に選択的に配置されたバリア層とを含む構造を提供する。
本明細書を通じて使用されるように、以下の略語は、文脈が明確に別途示さない限り、以下の意味を有するものとする：℃＝摂氏温度；ＵＶ＝紫外線；ｎｍ＝ナノメートル；ｇ＝グラム；ｗｔ％＝重量パーセント；Ｌ＝リットル；μｍ＝ミクロン＝マイクロメートル；ｒｐｍ＝１分間あたりの回転数；Ｎ＝ノルマル；ｃａ．＝約；ＤＩ＝脱イオンの；およびｐｐｍ＝百万分率。
用語「（メタ）アクリル」は、アクリルおよびメタクリルの両方を含み、用語「（メタ）アクリレート」はアクリレートおよびメタクリレートの両方を含む。同様に、用語「（メタ）アクリルアミド」はアクリルアミドとメタクリルアミドの両方を指す。用語「アルキル」は直鎖、分岐および環状アルキル基を含む。明細書を通じて使用されるように「形状（ｆｅａｔｕｒｅ）」は基板上の幾何学的形状を指す。「開口」はビアおよびトレンチなどの、くぼんだ形状構成を指す。
用語「ポロジェン」は、誘電材料中に散在したポリマー粒子などの物質であり、次に除去されて誘電材料中に孔、空隙または自由体積を生じる、孔形成物質を指す。用語「孔」および「空隙」は、本明細書を通じて互換的に使用される。本明細書で使用される用語「除去可能な物質」は、多孔性誘電層を形成するために、ポロジェンおよび犠牲物質をはじめとして、誘電層から除去されるすべての物質を指す。「犠牲物質」は後で除去されてエアギャップを残す、基板上の物質層を形成するすべての物質を指す。
「クロスリンカー」および「架橋剤」は本明細書を通じて互換的に使用される。「ポリマー」はポリマーおよびオリゴマーを指し、ホモポリマーおよびコポリマーも含む。用語「オリゴマー」および「オリゴマーの」は、ダイマー、トリマー、テトラマーなどを指す。「モノマー」は、重合されることが可能な全てのエチレン性またはアセチレン性不飽和化合物または縮合によって重合されることが可能な他の化合物を指す。そのようなモノマーは、１以上の二重または三重結合あるいは縮合によって重合されることが可能な基を含んでいてもよい。
用語「Ｂ段階」は、硬化されていない誘電材料を指す。「硬化されていない」とは、コーティングまたはフィルムなどのより高い分子量材料を形成するために重合または硬化可能なすべての材料を意味する。本明細書で使用されるとき、「部分的に硬化された」とは、Ｂ段階有機ポリシリカ樹脂を溶解させるのに適した溶媒との接触時に、１％以下の膜厚を失わせるように、十分に硬化された誘電材料のフィルムまたはコーティングを指す。そのように部分的に硬化されたフィルムまたはコーティングは、次の処理ステップ中にさらに硬化を受けることがある。「フィルム」および「層」は、本明細書を通じて互換的に使用される。Ｂ段階材料はモノマー、オリゴマー、またはその混合物でもよい。Ｂ段階材料はさらに、ポリマー材料とモノマー、オリゴマー、またはモノマーおよびオリゴマーの混合物との混合物を含むものとする。
別途記載しない限り、すべての量は重量パーセントであり、すべての比は重量による。すべての数値範囲は、そのような数値範囲が合計１００％になるという制約を受けることが明らかである場合を除き、両端の値を含み、組合せ自在である。
本発明は、誘電スタックが構築された後に多孔層が形成される、２以上の多孔層を有する多層誘電スタックを形成する方法を提供する。出願人は、第一の予備多孔性誘電層を基板に塗布し、第二の予備多孔性誘電層を第一の予備多孔性誘電層の表面の塗布できることを発見している。要望に応じて、次の予備多孔性誘電層を追加してもよい。「予備多孔性誘電」材料または層は、対応する非多孔性誘電層と比較して低下した誘電定数を有する多孔性誘電層を付与するためにある条件下で除去されるポロジェンなどの除去可能な物質を含む誘電材料を指す。誘電層は任意の適当な厚さでよい。そのような厚さは、他の考慮事項の中でも、所望の絶縁特性、選択された具体的な誘電材料、および構築されるデバイスの設計によって変わる。典型的には、そのような予備多孔性誘電組成物は、除去可能な物質を含む。したがって、本発明は第一の除去可能な物質を含む第一の誘電層、および第二の除去可能な物質を含む第二の誘電層を含む構造を提供する。特に有用な除去可能な材料はポロジェンである。１つの実施形態において、第一および第二の誘電層はどちらも無機性である。
予備多孔性誘電材料のそのようなスタックが構築された後、多孔性誘電層は、予備多孔性誘電層から形成される。多孔性誘電スタックを有するそのような構造を作成するために、構造は、各誘電層から除去可能な物質を少なくとも部分的に除去する条件にさらされる。典型的には、除去可能な物質はエッチングステップの後に除去される。別の実施形態において、除去可能な物質は、開口充填金属化および平坦化ステップに続いて除去される。
好ましくは、除去可能な物質は最初に最上誘電層から少なくとも部分的に除去され、続いて次の層から除去可能な材料が少なくとも部分的に除去され、同様にスタックを下がっていく。除去可能な物質は、次のより低い誘電層内の除去可能な物質が除去され始める前に、上の誘電層から完全に除去する必要がないことが認識されるであろう。ある条件下では、隣接する層から除去可能な物質を同時に除去してもよい。
第一の誘電層中の除去可能な物質および第二の誘電層中の除去可能な物質は同じでも、異なっていてもよい。異なる除去可能な物質を利用することによって、最上誘電層で使用される除去可能な物質は、次のより下の誘電層で使用される除去可能な物質よりも穏やかな条件下で除去されるように選択されることがある。除去可能な物質を除去するために使用される条件の相違は、異なる組成を有する除去可能な物質を使用することにより実現できる。たとえば、最上誘電層中の第一のポロジェンは、次のより低い誘電層中の第二のポロジェンよりも低い温度で除去される様に使用され、以下同様である。ポロジェン除去のそのような選択性は、ポリマー組成の変更、架橋量の変更、除去条件の変更、およびその組み合わせの選択などの、各種の方法によって実現できる。たとえば、あるポロジェンは、空気中で加熱される場合は１つの温度にて、窒素などの不活性雰囲気中で加熱される場合は別の温度にて除去される。１つの実施形態において、上部誘電層は、ある温度で除去されるポロジェンを含んでもよく、次のより下の誘電層は、１つの雰囲気で曝露された場合にその温度にて安定であるが、雰囲気を変化させた場合にその温度で除去されるポロジェンを含んでもよい。本例において、構造は、上部誘電層からポロジェンを少なくとも部分的に除去するために、第一の雰囲気中である温度にて加熱され、その後、次の誘電層からポロジェンを少なくとも部分的に除去するために雰囲気が変更される。
１つの実施形態において、エッチング差別化層は、任意に、第一の誘電層と第二の誘電層の間に配置される。本明細書で使用されるとき、用語「エッチング差別化層」または「エッチング差別化材料」は、誘電層と比較したエッチング差を付与するために、誘電層上で、誘電層の下で、または誘電層の間で使用される材料の層を指す。適切なエッチング差別化層は制限なく、キャップ層、エッチング停止物、ハードマスクなどを含む。誘電層と比較したエッチング差を付与するために、エッチング差別化層が主に使用されるため、典型的には誘電層よりも薄いが、厚さの幅広い範囲で使用されうる。典型的には、そのようなエッチング差別化層は≦１００ｎｍの、好ましくは５０〜１００ｎｍの範囲の厚さを有するが、より厚いフィルムが有利に使用されうる。そのようなエッチング差別化層は絶縁層としても機能する。
エッチング差別化層が第一の予備多孔性誘電層と第二の誘電層との間のエッチング停止物として、あるいは予備多孔性誘電層上のキャップ層またはハードマスクとして使用される場合、エッチング差別化層は、エッチング差別化層を通じて下の予備多孔性誘電層からの除去可能な物質の除去を可能にするに十分な多孔性を有する必要がある。十分な多孔性を有する適切なエッチング差別化層はエアロゲルおよびキセロゲルである。代替実施形態において、除去可能な物質、好ましくはポロジェンを含む多孔性エッチング差別化層が使用される。本発明の利点の１つは、スタックの全体的な誘電定数が、従来の誘電スタックと比較して低下することである。そのような多孔性エッチング差別化層は、従来のエッチング差別化層と比較して、スタックの全体的な誘電定数を低下させるのに役立つ。
エッチング差別化層が２つの誘電層の間で使用されていない場合、誘電層は典型的には、少なくとも１：２の誘電層間のエッチング差があるように選択される。本明細書で使用されるとき、「エッチング差」は、２つの材料のエッチング速度の比を指す。使用されるエッチング差に上限はない。エッチング差別化層が使用される場合、そのようなエッチング差別化層とそのようなエッチング差別化層の上または下に配置された誘電層とのエッチング差も、少なくとも１：２である。エッチング差の代表的な範囲は、他のエッチング範囲も適切でありうるが、１：２〜１：６５、好ましくは１：２〜１：２０である。
そのような所望のエッチング差は、異なる層に対して異なる組成を使用することによって１つの形態で実現できる。たとえば、エッチング差は、無機エッチング差別化層を備えた有機誘電層を使用して、あるいは無機誘電層および有機エッチング差別化層を使用して従来の方法で実現される。そのようなエッチング差別化層が、埋没エッチング停止層である場合など、デバイス内に残るものである場合、ＣＴＥの不一致は懸念事項である。このＣＴＥの不一致は、無機エッチング差別化層を備えた無機誘電体を用いることによって克服できる。好ましくは、誘電層およびエッチング差別化層の両方は本質的に同じ組成を有する。たとえば両方の層は有機性または無機性である。特に誘電層およびエッチング差別化層の両方は有機ポリシリカ層である。
誘電層および任意のエッチング差別化層がすべて無機性である場合、所望のエッチング選択性はある除去可能な物質の使用により実現できる。より高いエッチング耐性は、誘電またはエッチング差別化層において、その層の炭素含有量を上昇させることによって実現できる。そのような炭素含有量は、より高い炭素含有量を有する除去可能な物質を使用することによって、またはより高い炭素含有量を有する誘電組成物を使用することによって、または両方の方法を使用することによって、層中で増加させることができる。高い炭素含有量を有する除去可能な物質は、好ましくは、高い芳香族炭素含有量を有する物質である。例として、第一の誘電層中の（メタ）アクリレートベースのポリマー性ポロジェンは、エッチング差別化層で使用されるスチレンまたはジビニルベンゼンベースのポリマー性ポロジェンなどの高い芳香族含有量を有するポリマー性ポロジェンと比較して、非常に異なるエッチング耐性を備えている。有機ポリシリカ層の炭素含有量は、有機基に対する修飾、たとえばアルキル基から芳香族基への有機基の変更によって増加させることができる。たとえば、アルキルシルセスキオキサンを含む誘電層は、芳香族シルセスキオキサンを含むエッチング差別化層とともに使用できる。
多孔性誘電材料を形成することができるすべてのＢ段階誘電材料が本発明で使用できる。適切なＢ段階誘電材料は、これに限定されるわけではないが、有機ポリシリカ、ケイ素、ボロンまたはアルミニウムの炭化物、酸化物、窒化物およびオキシフッ化物；およびベンゾシクロブテン、ポリ（アリールエーテル）、ポリ（エーテルケトン）、ポリカーボネート、ポリ（アリーレンエーテル）、ポリナフタレン、ポリキノキサリンなどのポリ芳香族炭化水素、ポリ（テトラフルオロエチレン）などのポリ（ペルフルオロ炭化水素）、ポリイミド、ポリベンゾオキサゾール、およびポリノルボルネンなどのポリシクロオレフィンなどの有機マトリクス材料を含む。そのようなＢ段階誘電材料は一般に市販されているか、文献で既知の方法により調製されうる。
「有機ポリシリカ樹脂」（またはオルガノシロキサン）とは、ケイ素、炭素、酸素および水素原子を含む化合物を意味する。適切なポリシリカ樹脂は、式（Ｉ）または（ＩＩ）の１以上のシランの加水分解物または部分縮合物である：
Figure 2004274020
Figure 2004274020
式中、Ｒは水素、（Ｃ１−Ｃ８）アルキル、（Ｃ７−Ｃ１２）アリールアルキル、置換（Ｃ７−Ｃ１２）アリールアルキル、アリールおよび置換アリールであり；Ｙはすべての加水分解可能な基であり；ａは０〜２の整数であり；Ｒ１、Ｒ２、Ｒ４およびＲ５は、水素、（Ｃ１−Ｃ６）アルキル、（Ｃ７−Ｃ１２）アリールアルキル、置換（Ｃ７−Ｃ１２）アリールアルキル、アリールおよび置換アリールから独立して選択され；Ｒ３は（Ｃ１−Ｃ１０）アルキル、−（ＣＨ２）ｈ−、−（ＣＨ２）ｈ１−Ｅｋ−（ＣＨ２）ｈ２−、−（ＣＨ２）ｈ−Ｚ、アリーレン、置換アリーレンおよびアリーレンエーテルから選択され；Ｅは酸素、ＮＲ６およびＺから選択され；Ｚはアリールおよび置換アリールから選択され；Ｒ６は水素、（Ｃ１−Ｃ６）アルキル、アリールおよび置換アリールから選択され；ｂおよびｄはそれぞれ０〜２の整数であり；ｃは０〜６の整数であり；ｈ、ｈ１、ｈ２およびｋは独立して１〜６の整数であり；但し、Ｒ、Ｒ１、Ｒ３およびＲ５の少なくとも１つは水素でないという条件である。「置換アリールアルキル」、「置換アリール」および「置換アリーレン」は、シアノ、ヒドロキシ、メルカプト、ハロ、（Ｃ１−Ｃ６）アルキル、（Ｃ１−Ｃ６）アルコキシなどの、別の置換基によって置換された１以上のその水素を有するアリールアルキル、アリールまたはアリーレン基を指す。
Ｒは（Ｃ１−Ｃ４）アルキル、ベンジル、ヒドロキシベンジル、フェネチルまたはフェニル、およびさらに好ましくはメチル、エチル、イソブチル、ｔｅｒｔ−ブチルまたはフェニルであることが好ましい。好ましくはａは１である。Ｙの適切な加水分解可能な基は、これに限定されるわけではないが、ハロ、（Ｃ１−Ｃ６）アルコキシ、アシルオキシなどを含む。好ましい加水分解可能な基は、クロロおよび（Ｃ１−Ｃ２）アルコキシである。式（Ｉ）の適切なオルガノシランは、これに限定されるわけではないが、メチルトリメトキシシラン、メチルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、トリルトリメトキシシラン、トリルトリエトキシシラン、プロピルトリプロポキシシラン、イソプロピルトリエトキシシラン、イソプロピルトリプロポキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、イソブチルトリエトキシシラン、イソブチルトリメトキシシラン、ｔｅｒｔ−ブチルトリエトキシシラン、ｔｅｒｔ−ブチルトリメトキシシラン、シクロヘキシルトリメトキシシラン、シクロヘキシルトリエトキシシラン、ベンジルトリメトキシシラン、ベンジルトリエトキシシラン、フェネチルトリメトキシシラン、ヒドロキシベンジルトリメトキシシラン、ヒドロキシフェニルエチルトリメトキシシランおよびヒドロキシフェニルエチルトリエトキシシランを含む。
式（ＩＩ）のオルガノシランは好ましくは、Ｒ１およびＲ５が独立して（Ｃ１−Ｃ４）アルキル、ベンジル、ヒドロキシベンジル、フェネチルまたはフェニルであるオルガノシロキサンを含む。好ましくはＲ１およびＲ５はメチル、エチル、ｔｅｒｔ−ブチル、イソブチルおよびフェニルである。ｂおよびｄは独立して１または２であることも好ましい。好ましくはＲ３は（Ｃ１−Ｃ１０）アルキル、−（ＣＨ２）ｈ−、アリーレン、アリーレンエーテルおよび−（ＣＨ２）ｈ１−Ｅｋ−（ＣＨ２）ｈ２−である。式（ＩＩ）の適切な化合物は、これに限定されるわけではないが、Ｒ３がメチレン、エチレン、プロピレン、ブチレン、ヘキシレン、ノルボルニレン、シクロヘイレン（ｃｙｃｌｏｈｅｙｌｅｎｅ）、フェニレン、フェニレンエーテル、ナフチレンおよび−ＣＨ２−Ｃ６Ｈ４−ＣＨ２−である化合物を含む。ｃが１〜４であることがさらに好ましい。
式（ＩＩ）の適切なオルガノシランは、これに限定されるわけではないが、ビス（ヘキサメトキシシリル）メタン、ビス（ヘキサエトキシシリル）メタン、ビス（ヘキサフェノキシシリル）メタン、ビス（ジメトキシメチルシリル）メタン、ビス（ジエトキシメチル−シリル）メタン、ビス（ジメトキシフェニルシリル）メタン、ビス（ジエトキシフェニルシリル）メタン、ビス（メトキシジメチルシリル）メタン、ビス（エトキシジメチルシリル）メタン、ビス（メトキシジフェニルシリル）メタン、ビス（エトキシジフェニルシリル）メタン、ビス（ヘキサメトキシシリル）エタン、ビス（ヘキサエトキシシリル）エタン、ビス（ヘキサフェノキシシリル）エタン、ビス（ジメトキシメチルシリル）エタン、ビス（ジエトキシメチルシリル）エタン、ビス（ジメトキシフェニルシリル）エタン、ビス（ジエトキシフェニルシリル）エタン、ビス（メトキシジメチルシリル）エタン、ビス（エトキシジメチルシリル）エタン、ビス（メトキシジフェニルシリル）エタン、ビス（エトキシジフェニルシリル）エタン、１，３−ビス（ヘキサメトキシシリル）プロパン、１，３−ビス（ヘキサエトキシシリル）プロパン、１，３−ビス（ヘキサフェノキシシリル）プロパン、１，３−ビス（ジメトキシメチルシリル）プロパン、１，３−ビス（ジエトキシメチルシリル）プロパン、１，３−ビス（ジメトキシフェニルシリル）プロパン、１，３−ビス（ジエトキシフェニルシリル）プロパン、１，３−ビス（メトキシジメチルシリル）プロパン、１，３−ビス（エトキシジメチルシリル）プロパン、１，３−ビス（メトキシジフェニルシリル）プロパン、および１，３−ビス（エトキシジフェニルシリル）プロパンを含む。これらのうち好ましいのは、ヘキサメトキシジシラン、ヘキサエトキシジシラン、ヘキサフェノキシジシラン、１，１，２，２−テトラメトキシ−１，２−ジメチルジシラン、１，１，２，２−テトラエトキシ−１，２−ジメチルジシラン、１，１，２，２−テトラメトキシ−１，２−ジフェニルジシラン、１，１，２，２−テトラエトキシ−１，２−ジフェニルジシラン、１，２−ジメトキシ−１，１，２，２−テトラメチルジシラン、１，２−ジエトキシ−１，１，２，２−テトラメチルジシラン、１，２−ジメトキシ−１，１，２，２−テトラフェニルジシラン、１，２−ジエトキシ−１，１，２，２−テトラフェニルジシラン、ビス（ヘキサメトキシシリル）メタン、ビス（ヘキサエトキシシリル）メタン、ビス（ジメトキシメチルシリル）メタン、ビス（ジエトキシメチルシリル）メタン、ビス（ジメトキシフェニルシリル）メタン、ビス（ジエトキシフェニルシリル）メタン、ビス（メトキシジメチルシリル）メタン、ビス（エトキシジメチルシリル）メタン、ビス（メトキシジフェニルシリル）メタン、およびビス（エトキシジフェニルシリル）メタンである。
Ｂ段階有機ポリシリカ樹脂が、式（ＩＩ）のオルガノシランの加水分解物または部分縮合物を含む場合、Ｒ１およびＲ５の少なくとも１つが水素でないという条件で、ｃは０でもよい。代替実施形態において、Ｂ段階有機ポリシリカ樹脂は式（Ｉ）および（ＩＩ）の両方のオルガノシランの共加水分解物または部分共縮合物を含んでもよい。そのような共加水分解物または部分共縮合物において、Ｒ、Ｒ１およびＲ５の少なくとも１つが水素でないという条件で、式（ＩＩ）のｃは０となりうる。ｃが０である式（ＩＩ）の適切なシランは、これに限定されるわけではないが、ヘキサメトキシジシラン、ヘキサエトキシジシラン、ヘキサフェノキシジシラン、１，１，１，２，２−ペンタメトキシ−２−メチルジシラン、１，１，１，２，２−ペンタエトキシ−２−メチルジシラン、１，１，１，２，２−ペンタメトキシ−２−フェニルジシラン、１，１，１，２，２−ペンタエトキシ−２−フェニルジシラン、１，１，２，２−テトラメトキシ−１，２−ジメチルジシラン、１，１，２，２−テトラエトキシ−１，２−ジメチルジシラン、１，１，２，２−テトラメトキシ−１，２−ジフェニルジシラン、１，１，２，２−テトラエトキシ−１，２−ジフェニルジシラン、１，１，２−トリメトキシ−１，２，２−トリメチルジシラン、１，１，２−トリエトキシ−１，２，２−トリメチルジシラン、１，１，２−トリメトキシ−１，２，２−トリフェニルジシラン、１，１，２−トリエトキシ−１，２，２−トリフェニルジシラン、１，２−ジメトキシ−１，１，２，２−テトラメチルジシラン、１，２−ジエトキシ−１，１，２，２−テトラメチルジシラン、１，２−ジメトキシ−１，１，２，２−テトラフェニルジシラン、および１，２−ジエトキシ−１，１，２，２−テトラフェニルジシランを含む。
１つの実施形態において、特に適切なＢ段階有機ポリシリカ樹脂は、式（Ｉ）の化合物の加水分解物または部分縮合物である。そのようなＢ段階有機ポリシリカ樹脂は式（ＩＩＩ）を有する：
Figure 2004274020
 式中、Ｒ７、Ｒ８、Ｒ９およびＲ１０は、水素、（Ｃ１−Ｃ６）アルキル、（Ｃ７−Ｃ１２）アリールアルキル、置換（Ｃ７−Ｃ１２）アリールアルキル、アリール、および置換アリールから独立して選択され；ｅ、ｇおよびｒは独立して０〜１の数であり；ｆは０．２〜１の数であり；ｎは３〜１０，０００の整数であり；但し、ｅ＋ｆ＋ｇ＋ｒ＝１という条件であり；およびＲ７、Ｒ８およびＲ９のうち少なくとも１つが水素でないという条件である。上の式（ＩＩＩ）において、ｅ、ｆ、ｇおよびｒは各成分のモル比を表す。そのようなモル比は０と１の間で変化可能である。ｅは０〜０．８であることが好ましい。ｇが０〜０．８であることも好ましい。ｒが０〜０．８であることはさらに好ましい。上の式において、ｎはＢ段階物質の反復単位の数を指す。好ましくは、ｎは３〜１０００の整数である。
適切な有機ポリシリカ樹脂は、これに限定されるわけではないが、モノマー単位として、シルセスキオキサン、５００〜２０，０００の数平均分子量を有する制御加水分解テトラエトキシシランによって部分縮合されたような、部分縮合ハロシランまたはアルコキシシラン、組成ＲＳｉＯ３、Ｏ３ＳｉＲＳｉＯ３、Ｒ２ＳｉＯ２およびＯ２ＳｉＲ３ＳｉＯ２（式中、Ｒは有機置換基である）を有する有機変性シリケート、およびＳｉ（ＯＲ）４を有する部分縮合オルトシリケートを含む。シルセスキオキサンは、タイプＲＳｉＯ１．５（式中、Ｒは有機置換基である）のポリマー性シリケート物質である。適切なシルセスキオキサンは、メチルシルセスキオキサン、エチルシルセスキオキサン、プロピルシルセスキオキサン、ブチルシルセスキオキサンなどのアルキルシルセスキオキサン；フェニルシルセスキオキサンおよびトリルシルセスキオキサンなどのアリールシルセスキオキサン；メチルシルセスキオキサンおよびフェニルシルセスキオキサンの混合物などのアルキル／アリールシルセスキオキサンの混合物；およびメチルシルセスキオキサンおよびエチルシルセスキオキサンなどのアルキルシルセスキオキサンの混合物である。Ｂ段階シルセスキオキサン物質は、シルセスキオキサンのホモポリマー、シルセスキオキサンのコポリマーまたはその混合物を含む。そのような物質は一般に市販されているか、既知の方法で調製できる。
代替実施形態において、有機ポリシリカ樹脂は、上述のケイ素含有モノマーに加えて広範囲にわたる他のモノマーを含みうる。たとえば、有機ポリシリカ樹脂は架橋剤およびカルボシラン部位をさらに含む。そのような架橋剤は、本明細書のあらゆる箇所で述べたどの架橋剤でも、またはケイ素含有物質用の他の既知の架橋剤でもよい。架橋剤の組合せを使用できることは、当業者によって認識されるであろう。カルボシラン部位は、（Ｓｉ−Ａ）ｘ構造（式中、Ａは、ＳｉＲ３ＣＨ２−、−ＳｉＲ２ＣＨ２−、＝ＳｉＲＣＨ２−、および＝ＳｉＣＨ２−などの置換または非置換アルキレンまたはアリーレンであり、Ｒは通常水素であるが、どの有機または無機ラジカルでもよい）などの、（Ｓｉ−Ｃ）ｘ構造を有する部位を指す。適切な無機ラジカルは、有機ケイ素、シロキシル、またはシラニル部位を含む。これらのカルボシラン部位は、複雑な分岐構造が生じるような方法で、典型的には「頭−尾」で接続される、すなわちＳｉ−Ｃ−Ｓｉ結合を有する。特に有用なカルボシラン部位は、（ＳｉＨｘＣＨ２）および（ＳｉＨｙ−１（ＣＨ＝ＣＨ２）ＣＨ２）（式中、ｘ＝０〜３およびｙ＝１〜３）の反復単位を有するカルボシラン部位である。これらの反復単位は、有機ポリシリカ樹脂中に１〜１００，０００、好ましくは１〜１０，０００の任意の数で存在しうる。適切なカルボシラン前駆体は、米国特許第５，１５３，２９５号（Ｗｈｉｔｍａｒｓｈら）および第６，３９５，６４９号（Ｗｕ）に開示されているカルボシラン前駆体である。
１つの実施形態において、Ｂ段階有機ポリシリカ樹脂はシルセスキオキサン、さらに好ましくはメチルシルセスキオキサン、エチルシルセスキオキサン、プロピルシルセスキオキサン、イソブチルシルセスキオキサン、ｔｅｒｔ−ブチルシルセスキオキサン、フェニルシルセスキオキサン、トリルシルセスキオキサン、ベンジルシルセスキオキサンまたはその混合物を含む。メチルシルセスキオキサン、フェニルシルセスキオキサンおよびその混合物が特に適切である。他の有用なシルセスキオキサン混合物は、ヒドリドシルセスキオキサンとアルキル、アリールまたはアルキル／アリールシルセスキオキサンとの混合物を含む。典型的には、本発明で有用なシルセスキオキサンは、一般に３〜１０，０００の反復単位を含むオリゴマー物質として使用される。
他の適切な有機ポリシリカＢ段階樹脂は、１またはそれ以上の式（Ｉ）および／または（ＩＩ）のオルガノシランおよび式ＳｉＹ４（式中、Ｙは上で定義した加水分解可能な基である）を有する１またはそれ以上の四官能性シランの共加水分解物または部分縮合物である。適切な加水分解可能な基は、これに限定されるわけではないが、ハロ、（Ｃ１−Ｃ６）アルコキシ、アシルオキシなどを含む。好ましい加水分解可能な基はクロロおよび（Ｃ１−Ｃ２）アルコキシである。式ＳｉＹ４の適切な四官能性シランは、これに限定されるわけではないが、テトラメトキシシラン、テトラエトキシシラン、テトラクロロシランなどを含む。共加水分解物または部分縮合物を調製するために特に好ましいシラン混合物は：メチルトリエトキシシランおよびテトラエトキシシラン；メチルトリメトキシシランおよびテトラメトキシシラン；フェニルトリエトキシシランおよびテトラエトキシシラン；メチルトリエトキシシランおよびフェニルトリエトキシシランおよびテトラエトキシシラン；エチルトリエトキシシランおよびテトラメトキシシラン；ならびにエチルトリエトキシシランおよびテトラエトキシシランを含む。そのようなオルガノシランの四官能性シランに対する比は、典型的には９９：１〜１：９９、好ましくは９５：５〜５：９５、さらに好ましくは９０：１０〜１０：９０、およびさらになお好ましくは８０：２０〜２０：８０である。
特定実施形態において、Ｂ段階有機ポリシリカ樹脂は、１またはそれ以上の式（Ｉ）の有機シランおよび式ＳｉＹ４の四官能性シランの共加水分解物または部分共縮合物である。別の実施形態において、Ｂ段階有機ポリシリカ樹脂は、１またはそれ以上の式（ＩＩ）の有機シランおよび式ＳｉＹ４の四官能性シランの共加水分解物または部分共縮合物である。なお別の実施形態において、Ｂ段階有機ポリシリカ樹脂は、１またはそれ以上の式（Ｉ）の有機シラン、１またはそれ以上の式（ＩＩ）の有機シランおよび式ＳｉＹ４の四官能性シランの共加水分解物または部分共縮合物である。本発明のＢ段階有機ポリシリカ樹脂は、１またはそれ以上の式（Ｉ）または（ＩＩ）のシランの非加水分解または非縮合シランを、１またはそれ以上の式（Ｉ）または（ＩＩ）のシランの加水分解物または部分縮合物とともに含む。更なる実施形態において、Ｂ段階有機ポリシリカ樹脂は、式（ＩＩ）のシランと１またはそれ以上の式（Ｉ）の有機シランの部分縮合物の加水分解物、および好ましくは１またはそれ以上の式（Ｉ）の有機シランと式ＳｉＹ４（式中、Ｙは上で定義したとおりである）の四官能性シランとの共加水分解物または部分共縮合物を含む。好ましくは、そのようなＢ段階有機ポリシリカ樹脂は、１またはそれ以上の式（ＩＩ）のシランと式（ＲＳｉＯ１．５）（ＳｉＯ２）（式中、Ｒは上で定義したとおりである）を有する共加水分解物または部分共縮合物との混合物を含む。
式（Ｉ）の有機シランが四官能性シランと共加水分解または共縮合される場合、式（Ｉ）の有機シランは式ＲＳｉＹ３を有することが好ましく、好ましくはメチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシランおよびその混合物から選択されることが好ましい。四官能性シランはテトラメトキシシランおよびテトラエトキシシランから選択されることも好ましい。
別の実施形態において、特に有用なエッチング差別化層組成物は、以下の式を有する１またはそれ以上のＢ段階有機ポリシリカ樹脂を含む：
Figure 2004274020
 式中、各Ｒ１およびＲ２はヒドロキシル、水素、（Ｃ１−Ｃ６）アルキル、（Ｃ２−Ｃ６）アルケニル、および（Ｃ１−Ｃ６）アルキリジンから独立して選択され；ｘ＝０．３〜０．７であり；およびｙ＋ｚ＝０．３〜０．７である；ここでｘおよびｙ＋ｚは成分のモル分率である。ｘ＋ｙ＋ｚが１と等しくない場合、１またはそれ以上の他のモノマー単位が樹脂に含まれていると理解される。そのような他のモノマー単位は、上の式のモノマー単位と共縮合可能などのモノマー単位でもよく、好ましくは１またはそれ以上の上述のシランである。ｘ＋ｙ＋ｚ＝１であることが好ましい。Ｒ１およびＲ２がヒドロキシル、水素、メチル、エチル、ビニル、メチリジン（−ＣＨ２−）、エチリジン（−ＣＨ２−ＣＨ２−）であることは、さらに好ましい。特に有用な本式の組成物は、Ｒ１はメチルであり；Ｒ２はヒドロキシルであり；ｘ＝０．５〜０．６であり；およびｙ＋ｚ＝０．５〜０．４である場合である。そのような組成物は、メチルトリエトキシシランとテトラエトキシシランの共加水分解または共縮合によって調製される。一般に、上の式を有する樹脂は、４，０００〜１００，０００の分子量を有する。
本発明で有用な適切なＢ段階有機誘電材料は、これに限定されるわけではないが、国際公開公報第００／３１１８３号（Ｂｒｕｚａら）に開示されているポリアリーレン、ポリアリーレンエーテルおよびベンゾシクロブテン、および米国特許第６，０９３，６３６号（Ｃａｒｔｅｒら）および第５，９６９，０８８号（Ｅｚｚｅｌｌら）に開示されたポリイミドを含み、これらはすべて参照により、これらがそのような有機誘電材料の調製および使用を教示する程度まで、本明細書に組み入れられている。他の適切なＢ段階有機誘電材料は、ポリノルボルネンホモポリマーおよびコポリマーならびにポリジシクロペンタジエンホモポリマーおよびコポリマーなどのポリシクロオレフィンを含む。
２またはそれ以上の有機、２またはそれ以上の無機または１またはそれ以上の有機および１またはそれ以上の無機誘電材料の混合物などの、誘電材料の混合物が使用できることが認識されるであろう。それゆえアルキル／アリールシルセスキオキサン、ヒドリド／アルキルシルセスキオキサン、２またはそれ以上のポリアリーレンエーテル、２またはそれ以上のポリイミドなどの混合物を使用できる。特に適切な誘電材料の混合物は、欧州特許出願ＥＰ第９９７ ４９７号（Ｉｏｋａら）に開示されているアルコキシシラン／有機誘電材料などの無機−有機ハイブリッドを含み、それは、この特許出願がそのようなハイブリッド材料の調製を開示する程度まで、参照により本明細書に組み入れられている。
本発明で有用なポロジェンは、除去され、選択された誘電材料に孔を与えて、そのような材料、特に低い誘電定数（「ｋ」）を有する誘電材料の誘電定数を低下させうるすべてのポロジェンである。低ｋ誘電材料は、４未満の誘電定数を有するすべての材料である。
本発明で有用である除去可能なポロジェンは、Ｂ段階誘電材料を硬化させる、または誘電材料をパターン形成するのに使用される処理条件下では実質的に除去されない。本ポロジェンは、誘電材料を実質的に劣化させない、または他の態様で悪影響を与えない条件下で除去される。
本発明において、広範囲にわたる除去可能なポロジェンを使用できる。除去可能なポロジェンの例は、ポリマー粒子などのポリマーであるか、レイビル（除去可能な）成分を有するブロックコポリマーを形成するために、誘電モノマーと共重合されるモノマーまたはポリマーでもよい。代替実施形態において、ポロジェンは、モノマー性、オリゴマー性またはポリマー性でありうるＢ段階誘電材料を形成するために誘電モノマーと予備重合してもよい。そのような予備重合Ｂ段階材料は誘電層を形成するために、次に硬化される。
１つの実施形態において、除去可能なポロジェンはＢ段階誘電材料において、実質的に非凝集性または非凝塊性である。そのような非凝集性または非凝塊性は、誘電マトリクスにおけるキラー孔またはチャネルの問題を低減または回避する。除去可能なポロジェンはポロジェン粒子であるか、または誘電モノマーと共重合されるか、さらに好ましくはポロジェン粒子である。ポロジェン粒子はＢ段階誘電マトリクス材料と実質的に相溶性であることがさらに好ましい。「実質的に相溶性の」とは、Ｂ段階誘電材料とポロジェンの組成物がわずかに濁っているか、わずかに不透明であることを意味する。好ましくは「実質的に相溶性の」とは、Ｂ段階誘電材料およびポロジェンの溶液、Ｂ段階誘電材料およびポロジェンの組成物を含むフィルムまたは層、ポロジェンが中に散在した誘電マトリクス材料を含む組成物、およびポロジェンの除去後に結果として生じた多孔性誘電材料のうち少なくとも１つが、わずかに濁っているか、わずかに不透明であることを意味する。相溶性であるためには、ポロジェンはＢ段階誘電材料に、Ｂ段階誘電材料を溶解するために使用される溶液中に、またはその両方に溶解性または混和性でなければならない。適切な相溶化ポロジェンは、米国特許第６，４２０，４４１号（Ａｌｌｅｎら）および６，２７１，２７３号（Ｙｏｕら）に開示されているポロジェンである。他の適切な除去可能な粒子は、米国特許第５，７００，８４４号に開示されている除去可能な粒子である。
１つの実施形態において、ポロジェンは架橋ポリマー粒子を含む。典型的には、架橋剤の量はポロジェンの重量に基づいて少なくとも１重量％である。ポロジェンの重量に基づいて、１００％までのおよび１００％を含む架橋剤が、本発明の粒子に効果的に使用されうる。架橋剤の量は１％〜８０％、およびさらに好ましくは１％〜６０％であることが好ましい。広範囲にわたるどの架橋剤でも使用できる。そのようなポリマー粒子を調製するために、１を超える架橋剤が使用できることは、当業者によって認識されるであろう。
ポリマー粒子ポロジェンは典型的には、１０，０００〜１，０００，０００、さらに典型的には１０，０００〜５００，０００、およびなおさらに典型的には１０，０００〜１００，０００の範囲の分子量を有する。そのようなポリマー粒子ポロジェンは典型的には、０．５〜２５０ｎｍなどの、１０００ｎｍまでの平均粒径を有する。他の適切な平均粒径は１〜１００ｎｍおよび１〜２０ｎｍである。特に適切なポリマーポロジェンは１〜１０ｎｍの範囲の平均粒径を有する。これらの材料の粒径の多分散性は、１〜２０、好ましくは１．００１〜１５、およびさらに好ましくは１．００１〜１０の範囲にある。
誘電材料が有機ポリシリカ材料を含む場合、ポロジェンは、シリル含有モノマーまたはポリ（アルキレンオキシド）モノマーから選択される少なくとも１つの化合物を含むことが好ましい。さらに好ましくは、ポロジェンは重合単位としてシリル含有モノマーまたはポリ（アルキレンオキシド）モノマーから選択される少なくとも１つの化合物と、１またはそれ以上の架橋剤を含む。有機ポリシリカ材料に適切な架橋剤ポリマーポロジェンは、米国特許第６，２７１，２７３号（Ｙｏｕら）に開示されている。
除去可能なポロジェンとして有用な、レイビル成分を有する適切なブロックコポリマーは、米国特許第５，７７６，９９０号および第６，０９３，６３６号に開示されているものである。そのようなブロックコポリマーはたとえば、孔形成物質として、適当な反応性基によってさらに官能基化される官能基を有する高度に分岐した脂肪族エステルを形成し、それにより官能基化された脂肪族エステルがガラス化ポリマーマトリクスに包含される、すなわちガラス化ポリマーマトリクスと共重合されることによって調製できる。ベンゾシクロブテン、ポリ（アリールエステル）、ポリ（エーテルケトン）、ポリカーボネート、ポリノルボルネン、ポリ（アリーレンエーテル）、ポリナフタレン、ポリキノキサリンなどのポリ芳香族炭化水素、ポリ（テトラフルオロエチレン）などのポリ（ペルフルオロ炭化水素）、ポリイミド、ポリベンゾオキサゾールおよびポリシクロオレフィンなど、そのようなブロックコポリマーは、多孔性有機誘電材料を形成するために適切である。
多孔性誘電材料を形成する上で有用となるためには、本発明のポロジェンは、誘電材料に悪影響を与えない条件下で、少なくとも部分的に除去可能、好ましくは実質的に除去可能、およびさらに好ましくは完全に除去可能でなければならない。「除去可能な」とは、ポロジェンが解重合するか、そうでなければ、誘電材料生成孔から次に除去される、またはそこから抜け出る揮発性成分に分解することを意味する。誘電マトリクス材料に悪影響を与えずにポロジェンを少なくとも部分的に除去するどの方法または条件も使用されてもよい。ポロジェンが実質的に除去されることが好ましい。除去の代表的な方法は、これに限定されるわけではないが：熱、圧力、真空または、これに限定されるわけではないが、化学線、ＩＲ、マイクロ波、ＵＶ、ｘ線、ガンマ線、アルファ粒子、中性子ビームまたは電子ビームなどの照射への曝露を含む。熱および化学線（ａｃｔｉｎｉｃ ｒａｄｉａｔｉｏｎ）の組み合わせなどの、ポロジェンまたはポリマーを除去する２以上の方法が使用できることが認識されるであろう。１つの実施形態において、ポロジェンを除去するために、誘電材料は熱および化学線酸に曝露される。化学線と組み合わせた熱の使用は、ポロジェンを除去するために必要な温度を低下させる。１つの実施形態において、化学線はＵＶ光である。ＵＶ光源の例は、マサチューセッツ州ウォバーンのＸｅｎｏｎ Ｃｏｒｐ．より入手可能なものなどの、パルス化広帯域ＵＶ光源である。原子引き抜きなどのポロジェン除去の他の方法が利用できることも、当業者によって認識されるであろう。
本発明のポロジェンは、真空、窒素、アルゴン、フォーミングガスなどの窒素および水素の混合物、もしくは他の不活性または還元雰囲気下で熱的に除去できる。本発明のポロジェンは、誘電材料の熱硬化温度より高く、熱分解温度より低いどの温度においても除去できる。典型的には、本発明のポロジェンは１５０°〜４５０℃の範囲、さらに典型的には２２５°〜４００℃の範囲の温度にて除去できる。典型的には、本発明のポロジェンは１〜１２０分の範囲の時間の加熱により除去される。誘電材料からの除去後、ポロジェンの０〜２０重量％は典型的には、多孔性誘電材料中に残る。
１つの実施形態において、本発明のポロジェンが放射線への曝露によって除去される場合、ポロジェンポリマーは典型的には、窒素などの不活性雰囲気下で、これに限定されるわけではないが可視または紫外線光などの照射源に曝露される。理論に縛られるものではないが、ポロジェン断片はラジカル分解などによって生成し、不活性ガス流下でマトリクス材料から除去されると確信されている。放射線のエネルギー束は、ポロジェン粒子が少なくとも部分的に除去されるように十分高くなければならない。
除去可能なポロジェンは、典型的には、本発明のＢ段階誘電材料に、誘電定数の望ましい低下を与えるのに十分な量で添加される。たとえばポロジェンは、Ｂ段階誘電材料の重量に基づいて１〜９０重量％、典型的には１０〜８０重量％、さらに典型的には１５〜６０重量％、なおさらに典型的には２０〜３０重量％の任意の量で添加される。
除去可能なポロジェンがブロックコポリマーの成分でない場合、それらは当業界で既知のどの方法によってもＢ段階誘電材料と組み合わせることができる。典型的には、溶液を生成するために、Ｂ段階材料を最初に、メチルイソブチルケトン、ジイソブチルケトン、２−ヘプタノン、γ−ブチロラクトン、γ−カプロラクトン、エチルラクテート、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテル、ジフェニルエーテル、アニソール、ｎ−アミルアセテート、ｎ−ブチルアセテート、シクロヘキサノン、Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ'−ジメチルプロピレンウレア、メシチレン、キシレン、またはその混合物などの、適切な高沸点溶媒中に溶解させる。次にポロジェンを溶液中に分散または溶解させる。層を形成するために、生じた組成物（たとえば分散物、懸濁物または溶液）を次に、スピンコーティング、スプレーコーティングまたはドクターブレーディングなどの当業界で既知の方法によって、基板に被着させる。
本発明により誘電層をその上に配置できる適切な基板は、これに限定されるわけではないが：ケイ素、絶縁体上のケイ素、ケイ素ゲルマニウム、二酸化ケイ素、ガラス、窒化ケイ素、セラミック、アルミニウム、銅、ヒ化ガリウム、ポリカーボネートなどのプラスチック、ＦＲ−４およびポリイミドなどの回路板、ならびに窒化アルミニウム−アルミナなどのハイブリッド回路基板を含む。そのような基板はさらに、その上に被着された薄膜を含んでもよく、そのような薄膜は、これに限定されるわけではないが、窒化金属、炭化金属、ケイ化金属、酸化金属、およびその混合物を含む。多層集積回路デバイスにおいて、絶縁され、平坦化された回路ラインの下層も基板として機能できる。
基板に被着された後、Ｂ段階誘電材料は次に少なくとも部分的に硬化され、好ましくは実質的に硬化されて、ポロジェンを実質的に除去することなく、硬質の架橋誘電材料を形成する。そのように硬化された誘電材料は、典型的には、コーティングまたはフィルムである。誘電材料の硬化は、これに限定されるわけではないが、オリゴマーまたはモノマー単位のフリーラジカル結合を促進する目的で縮合またはｅビーム照射を誘起するための加熱を含む、当業界で既知のどの手段によってもよい。典型的には、Ｂ段階材料は、高温にて加熱することによって、たとえば直接に、または段階法のどちらかで、たとえば２００℃にて２時間、そして次に１分当たり５℃の速度で３００℃まで上昇させ、この温度で２時間維持することによって、硬化される。そのような硬化条件は当業者に既知であり、選択された特定のＢ段階誘電材料によって変わる。
本発明は、電子デバイス、特に集積回路を製造する方法であって：ａ）第一のポロジェンを含む第一の誘電材料の層を基板上に配置するステップと；ｂ）第二のポロジェンを含む第二の誘電材料の層を、第一の誘電材料層上に配置するステップとを含む方法を提供する。
図２Ａ〜２Ｊは、多層多孔性誘電スタックを有する集積回路を製造する方法を示す。図２Ａを参照すると、金属スタッド１００および銅拡散バリアとして機能するエッチング停止物１１０を有する底部誘電層１０５と、また銅拡散バリアとして機能するハードマスク層１１５と、第一のポロジェンを含む第一の予備多孔性有機ポリシリカ誘電層１２０と、第三のポロジェンを含むエッチング停止層１２５と、予備多孔性有機ポリシリカ誘電層などの、第二のポロジェンを含む第二の予備多孔性誘電層１３０と、ポロジェンを含むスピンオン予備多孔性エッチング停止層１３５と、二層レジストのハードマスク層１４０および第一のフォトレジスト層１４５とを有する構造が示されている。図２Ｂに示すように、第一のフォトレジスト層１４５の上に第二のケイ素含有フォトレジスト層１５０を加えられ、第二のフォトレジストが描画および現像されて、所望の開口パターン１５５が与えられる。図２Ｃに示すように、開口パターンは第一のフォトレジスト層１４５を通じて、ハードマスク層１４０に転写され、エッチング停止層１３５にて停止して、開口パターン１６０を生じる。図２Ｄに示すように、反射防止平坦化層１６５がスピンオンされて、開口パターンを充填する。次にケイ素含有フォトレジスト１７０が反射防止層１６５の上にスピンオンされ、描画および現像されて、図２Ｅのビアパターン１７５を与える。次にビアパターンは反射防止層１６５から予備多孔性エッチング停止層１３５、第二の予備多孔性誘電層１３０を通じて転写され、予備多孔性エッチング停止層１２５にて停止し、ケイ素レジストが除去されて、図２Ｆに示す構造が生じる。次に反射防止平坦化層を除去するためにアッシュステップが実施され、予備多孔性エッチング停止物１３５および１２５は次に図２Ｇに示すようにエッチングされる。図２Ｈに示すように、第一の予備多孔性誘電層１２０および第二の予備多孔性誘電層１３０はエッチングされて、予備多孔性エッチング停止層１１５にて停止して、ビアおよびトレンチ構造１７７を与える。次にエッチング停止物１１５および１２５、ならびにすべての銅拡散バリアは図２Ｉに示すようにエッチングされて、ビアおよびトレンチ構造１７７を金属スタッド１００と接続する。図２Ｊに示すように、次に開口を充填するために金属が被着されて、ビア１８０によって金属スタッド１００に接続されたトレンチ１８５を与える。金属が銅である場合、拡散バリアは典型的には、銅被着の前に開口内に被着される。金属のどの過剰めっきも、平坦化によって通例除去される。
１つの実施形態において、シード層は、第一の金属層として誘電材料に塗布するか、または以前に被着させたバリア層に塗布することができる。適切なシード層は銅または銅合金を含む。シード層がバリア層なしで使用される場合、シード層が銅でないことが好ましい。そのようなシード層は、化学蒸着または物理蒸着によっても被着でき、金属化層と比較して薄い。あるいはシード層は無電解で適用してもよい。それゆえシード層は、無電解めっき用の触媒を含む。
そのようなバリアおよび／またはシード層被着の後、開口は銅または銅合金などによって金属化または充填される。そのような金属化はどの手段によってもよいが、好ましくは少なくとも部分的に電解であり、さらに好ましくは電解である。そのような開口を金属化する方法は、当業者に周知である。たとえば、Ｓｈｉｐｌｅｙ Ｃｏｍｐａｎｙ（マサチューセッツ州マールバラ）より入手できる、ＵＬＴＲＡＦＩＬＬ（登録商標）２００１ ＥＰ銅めっき化学作用を、開口の電解銅金属化に使用してもよい。
別の方法では、開口は、バリア層またはシード層の必要なく、無電解で金属化または充填できる。開口が銅によって無電解金属化される場合、バリア層が好ましい。
図３Ａに示すように、銅拡散バリア１９０は、トレンチ１８５およびエッチング停止層１３５の上に被着してもよい。そのような銅拡散バリア１９０は、どの適切な拡散バリアでもよく、エッチング差別化層としても機能する。あるいは構造は、すべての予備多孔性層を多孔性層に変換するために、熱、照射、酸化雰囲気またはその組み合わせなどの条件にさらされる。多孔性底部誘電層１０５、多孔性エッチング停止層１１０、多孔性ハードマスク層１１５、第一の多孔性誘電層１２０、多孔性エッチング停止層１２５、第二の多孔性誘電層１３０および多孔性エッチング停止層１３５を有する、そのような構造を図３Ｂに示す。別の実施形態において、拡散バリアを図３に示す構造の上部に追加してもよい。
好ましくは、銅拡散バリアは銅の表面に選択的に被着される。銅拡散バリア１９１が銅トレンチ１８５の上部に被着されたような構造を図３Ｃに示す。そのような選択性被着は、浸漬めっき、または無電解めっきなどの各種の手段によって実施できる。隣接する誘電層への銅の移動を阻害または低減する、どの導電性材料も使用できる。適切な拡散バリア材料は、これに限定されるわけではないが、ニッケル、クロム、コバルト、コバルト−タングステン−ホスフィド、銀、金、パラジウム、プラチナ、ルテニウムなどを含む。浸漬または置換めっきにおいて、めっき浴中の溶解された金属イオンが、めっき浴と接触しているさらに活性の（より貴でない）金属によって置換される場合に、金属被着が生じる。浸漬めっきは、周囲の誘電体に金属を被着せず、曝露された銅表面のみ被着させるために特に有用である。代替実施形態においては、欧州特許出願第０ ７０７ ０９３Ａ１号に開示されているような、銅コロイド組成物である。他の無電解めっき浴も適切である。
それゆえ、本発明は、電子デバイスを製造する方法であって：ａ）誘電材料の層を基板上に配置するステップと；ｂ）開口を設けるために誘電材料層をパターン形成するステップと；ｃ）開口にバリア層を堆積させるステップと；ｄ）開口を充填するために開口に銅を堆積させるステップと；ｅ）銅を平坦化するステップと；ｆ）銅の表面にバリア層を選択的に堆積させるステップとを含む方法をさらに提供する。本明細書では、基板と；基板の表面に配置された誘電層であって、誘電層の上面から下方の誘電層内まで伸びる開口を含む誘電層と；開口内に配置され、誘電層の上面と実質的に同じ高さである上面を有する銅と；銅の上面に選択的に配置されたバリア層とを含む構造も提供される。
代替実施形態において、エッチング差別化層は第一および第二の誘電層の間に配置されていない。層間の適切なエッチング差は、誘電層それぞれにおける、あるポロジェンの使用により実現される。これを図４Ａ〜４Ｃに示す。図４Ａを参照すると、ポリマー性ポロジェンを含み、予備多孔性エッチング停止物２１５ならびに金属スタッド２００を有する予備多孔性底部誘電層２０５を有する構造が示されている。ポリマー性ポロジェンを含む予備多孔層ハードマスク２２０は、予備多孔性エッチング停止物２１５および金属スタッド２００の表面に配置されている。ポリマー性ポロジェンを含む第一の予備多孔誘電層２２５は、銅拡散バリアとしても機能しうるハードマスク２２０上に配置され、ポリマー性ポロジェンを含む第二の予備多孔性誘電層２３０は、第一の予備多孔性誘電層２２５上に直接配置される。誘電層２３０の表面には、ポリマー性ポロジェンを含む予備多孔性エッチング停止すなわちキャップ層２３５、銅拡散バリアとしても機能するハードマスク２４０およびフォトレジスト２４５が配置される。次にフォトレジストが描画され、ハードマスクがエッチングされ、反射防止平坦化層が次に塗布され、続いてケイ素含有フォトレジストが塗布される。図４Ｂに示すように、このフォトレジストが描画され、ビアパターン２５０がエッチング停止物２３５ならびに第二の誘電層２３０内に転写される。反射防止層は除去され、トレンチは第二の誘電層２３０内にエッチングされ、ビアは第一の誘電層２２５内にエッチングされる。バリア層は次に被着され、トレンチ２６０およびビア２５５は銅を充填されて、過剰めっきはすべて化学機械平坦化などの平坦化によって除去される。次に構造は、すべての予備多孔性層を多孔性層に変換する条件にさらされて、図４Ｃに示す構造が生じる。
代替実施形態において、図５は、金属スタッド２００に隣接する底部予備多孔性誘電層２６５を有する構造を示す。金属スタッド２００の上部に、選択的に被着されたバリア層２７０がある。第一の予備多孔性誘電層２７５が底部誘電層２６５およびバリア層２７０の上に配置される。第二の予備多孔性誘電層２８０は第一の誘電層２７５上に直接配置される。
別の実施形態において、犠牲物質を誘電層として使用してもよい。犠牲物質は除去によりエアギャップを形成する。そのような構造は、エアギャップが典型的には、トレンチ層中に形成されるデュアルダマシンプロセスにおいて特に有用である。そのような構造において、犠牲物質は第一の誘電層上に配置される。好ましくは、第一の誘電層はポロジェンを含む。次に、第三の層が犠牲物質層の上部に配置される。したがって本発明は、ポロジェンを含む誘電材料の第一の層と、犠牲物質を含む第二の層と、第二の層上にあり、無機性である第三の層とを含む。そのような第三の層は、第三の層を通じて犠牲物質およびポロジェンの除去を可能にするに十分な多孔性を持たねばならない。１つの実施形態において、第三の層のそのような多孔性は、ポロジェンの使用によって実現され、それゆえ第三の層は１またはそれ以上のポロジェンを含むことがある。好ましくは、第三の層はまた有機ポリシリカ層である。代替実施形態において、誘電材料は有機ポリシリカ物質を含む。
広範囲にわたる物質を犠牲物質として使用できる。適切な犠牲物質は、制限なく、ポリノルボルネンポリマー、ベンゾシクロブテンポリマー、ポリスルホノポリマー、ポリ（メタ）アクリレートポリマーなどを含む。好ましくは、犠牲物質は架橋ポリマーである。架橋ポリマーの例は、制限なく、重合単位として（メタ）アクリル酸、（メタ）アクリルアミド、アルキル（メタ）アクリレート、アルケニル（メタ）アクリレート、芳香族（メタ）アクリレート、ビニル芳香族モノマー、窒素含有化合物およびそのチオ類似体、置換エチレンモノマー、環状オレフィン、置換環状オレフィンなどの１またはそれ以上のモノマーと、１またはそれ以上の架橋剤とを含む。
特に適した犠牲物質ポリマーは、重合単位として１またはそれ以上の（メタ）アクリレートモノマー、（メタ）アクリルアミドモノマーまたは両方を含む犠牲物質ポリマーである。そのようなポリマーは上述したような、１またはそれ以上の他のモノマーを重合単位として含む。（メタ）アクリレートモノマーは、アルキル（メタ）アクリレート、アルケニル（メタ）アクリレート、および芳香族（メタ）アクリレートを含む。（メタ）アクリルアミドモノマーは、（メタ）アクリルアミドおよびアルキル（メタ）アクリルアミドを含む。典型的には、本発明で有用なアルキル（メタ）アクリレートは、（Ｃ１−Ｃ２４）アルキル（メタ）アクリレートである。
本発明では広範囲にわたる架橋剤を使用できる。適切なクロスリンカーは、これに限定されるわけではないが、ジ−、トリ−、テトラ−、またはより高次の多官能性エチレン性またはアセチレン性不飽和モノマー、さらに好ましくは多官能性（メタ）アクリレートモノマーを含む。クロスリンカーのいかなる量も、本犠牲物質ポリマーでの使用に適切である。典型的には、本ポリマーは、ポリマーの重量に基づいて少なくとも１重量％のクロスリンカーを含む。ポリマーの重量に基づいて、１００％までのおよび１００％を含む架橋剤が本発明のポリマーで効果的に使用される。クロスリンカーの量は５％〜１００％、さらに好ましくは１０％〜９０％であることが好ましい。クロスリンカーの他の適切な量は５〜７５％、１０〜７５％および１０〜５０％である。１つの実施形態において、架橋ポリマーは重合単位として架橋モノマーのみを含むか、または１またはそれ以上のモノマーを含んでもよい。たとえば、トリメチロールプロパントリアクリレートおよびトリメチロールプロパントリメタクリレートを含む架橋ポリマーが特に有用である。
犠牲物質が誘電材料として使用される場合、そのような犠牲物質は犠牲物質層を形成するために、基板上に配置される。そのような層は、架橋ポリマーを含む組成物を基板上に配置することによって形成される。あるいはそのような犠牲物質層は、１またはそれ以上の架橋剤を含む組成物を基板上に配置し、続いて架橋ポリマーを基板上に形成するために１またはそれ以上の架橋剤を硬化させることによって形成される。任意に、１またはそれ以上の架橋剤を含むそのような組成物は、１またはそれ以上のモノマー、１またはそれ以上の非架橋ポリマー、１またはそれ以上の架橋ポリマー、または前述のいずれかの混合物も含んでもよい。
犠牲物質層は、溶融物としてまたは溶媒中の組成物として基板上に配置できる。あるいは、犠牲物質は、真空積層などの従来手段によって基板に適用できる乾燥膜でもよい。さらに代替方法において、犠牲物質は化学蒸着によって被着してもよい。広範囲にわたる溶媒が使用できる。溶媒の選択は、特定の用途およびポリマーの組成によって変わる。適切な溶媒は、これに限定されるわけではないが：ケトン；ラクトン；エステル；エーテル；Ｎ−メチル−２−ピロリドン；Ｎ，Ｎ'−ジメチルプロピレンウレア；芳香族溶媒；アルコール；炭化水素；酸またはその混合物を含む。スピンコーティング、浸漬、ローラーコーティング、カーテンコーティングなどの、どの適切な方法も犠牲物質溶融物または組成物を基板上に配置するのに使用できる。
犠牲材料層を形成するために、犠牲物質組成物が基板上で硬化される場合、そのような硬化は、組成物中の１またはそれ以上の成分の分子量を増加させるどの方法によってもよい。典型的には、そのような方法は重合である。そのような重合は、ディールス−アルダー、アニオン、カチオン、および好ましくはフリーラジカル重合などのいかなる方法によってもよい。重合は熱によって、光化学的に、またはその２つの組み合わせによって開始できる。次に、熱酸発生剤、熱塩基発生剤、光酸発生剤、光塩基発生剤、フリーラジカル開始剤などの、どの適切な重合触媒でも犠牲物質組成物に添加できる。
犠牲物質は基板から除去可能でなければならない。そのような除去を行うには、制限なく、熱、圧力またはこれに限定されるわけではないが、化学線、ＩＲ、マイクロ波、ＵＶ、ｘ線、ガンマ線、アルファ粒子、中性子ビームおよび電子ビームを含む放射線、溶解、化学エッチング、プラズマエッチングなどを含む、広範囲にわたる条件を使用できる。熱および化学線の組み合わせなどの、ポロジェンまたはポリマーを除去する１を超える方法が使用できることが認識されるであろう。犠牲材料の熱分解が好ましい。
本発明をダマシンプロセスで使用する場合、ポロジェンおよび犠牲物質に活性部位を与えて、そのような物質上へバリア層を堆積させることが重要である。そのような部位は、そのような物質の層に形成されるすべての開口を含めて、そのような物質の表面上に均質に分布すべきである。このことは物理蒸着法ではあまり重要ではないが、化学層被着、特に原子層化学蒸着では重要である。原子層被着において、バリア層は、真空チャンバ内で反応性ガスにエッチングされた表面を最初に曝露させ、金属とポリマー表面上の官能基との反応によって金属原子の単層の被着を可能にすることによって被着される。そのような被着のための前駆体の例は、これに限定されるわけではないが、四塩化チタン、ＴａＣｌ５、およびＴｉＢｒ４などの反応性金属ハロゲン化物、反応性金属アルコキシド、金属アミン錯体、Ｗ（ＣＯ）６などの金属カルボニル錯体などを含む。次のステップにおいて、過剰な金属前駆体はチャンバから除去され、次いでアンモニアなどの別のガスが表面に導入されて、表面上に存在するＴｉＣｌ３およびＴｉＣｌ２と反応する。反応は、Ｔｉ−Ｎ結合の形成を引き起こし、次に過剰なアンモニアが除去されて、銅拡散を防止するために十分に厚いバリアが作成されるまで工程が反復される。メチルアミンなどの、他のアミンも使用できる。炭素前駆体も、アンモニアとの反応により形成される窒化チタンの代わりに炭窒化チタンまたは炭化チタン層を生成するために、アミンと組み合わせてまたは単独で使用することができる。
犠牲物質またはポロジェンに十分な活性部位を作成する１つの方法は、エッチングの後に反応性金属種を犠牲物質と均一に反応させて、それによりバリア層に必要な厚さを最小限にする、カルボキシレート、アミン、イミン、オキシム、ヒドロキシ、アルデヒド、ジスルフィド、またはチオール基あるいはそのすべての組み合わせなどの反応性官能基を犠牲物質中に包含させることである。均一なバリアを生成するための代替実施形態は、反応性金属種の良好な表面被覆を与えるために、エッチングの後に十分な数の表面シラノール基を供給する、重合単位としてケイ素含有モノマーを含む犠牲ポリマーを使用する。そのような代替方法は、ケイ素−酸素−金属結合がきわめて安定であり、バリア層の犠牲物質への良好な接着を与えるので好ましい。
したがって、本発明は電子デバイスを製造する方法であって：ａ）第一のポロジェンを含む第一の誘電材料の層を基板上に配置するステップと；ｂ）第二のポロジェンまたは犠牲物質を含む第二の誘電材料の層を、第一の誘電材料層上に配置するステップと；ｃ）開口を設けるために第一および第二の誘電材料の両方の層をパターン形成するステップと；ｄ）開口内の第一および第二の誘電材料の表面にバリア層を蒸着するステップと；ｅ）金属を開口内に堆積させるステップと；を含み、第一のポロジェン、第二のポロジェンおよび犠牲物質がバリア層を設けるのに適した活性部位を有する方法を提供する。
別の実施形態において、バリア層被着は、炭化物、ケイ化物、ホウ化物、炭窒化物、窒化物などの、別の金属間層と交互にしてもよい。バリア物質のそのような交互層および金属間層は当業界で周知である。
１Ａ〜１Ｃは多孔性誘電層の使用への従来技術の手法を例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 １Ａ〜１Ｃは多孔性誘電層の使用への従来技術の手法を例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 １Ａ〜１Ｃは多孔性誘電層の使用への従来技術の手法を例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊは本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊは本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊは本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊは本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊは本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊは本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊは本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊは本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊは本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ２Ａ〜２Ｊ本発明の方法の複数のステップを例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。 ３Ａ〜３Ｃは本発明の代替実施形態の断面を示す（縮尺は異なる）。 ３Ａ〜３Ｃは本発明の代替実施形態の断面を示す（縮尺は異なる）。 ３Ａ〜３Ｃは本発明の代替実施形態の断面を示す（縮尺は異なる）。 ４Ａ〜４Ｃは本発明の代替実施形態の断面を示す（縮尺は異なる）。 ４Ａ〜４Ｃは本発明の代替実施形態の断面を示す（縮尺は異なる）。 ４Ａ〜４Ｃは本発明の代替実施形態の断面を示す（縮尺は異なる）。 本発明の代替実施形態を例示する、集積回路デバイスの一部の断面を示す（縮尺は異なる）。
符号の説明
１００ 金属スタッド
１０５ 底部誘電層
１１０ エッチング停止物
１１５ 予備多孔性エッチング停止層
１２０ 第一のポロジェンを含む第一の予備多孔性有機ポリシリカ誘電層
１２５ 第三のポロジェンを含むエッチング停止層
１３０ 第二のポロジェンを含む第二の予備多孔性誘電層
１３５ スピンオン予備多孔性エッチング停止層
１４０ 二層レジストのハードマスク層
１４５ 第一のフォトレジスト層
１５０ 第二のケイ素含有フォトレジスト層
１５５ 開口パターン
１６０ 開口パターン
１６５ 反射防止平坦化層
１７０ ケイ素含有フォトレジスト
１７５ ビアパターン
１７７ トレンチ構造
１８０ ビア
１８５ トレンチ
１９０ 銅拡散バリア
１９１ 銅拡散バリア
２００ 金属スタッド
２０５ 予備多孔性底部誘電層
２１５ 予備多孔性エッチング停止物
２２０ 予備多孔層ハードマスク
２２５ 第一の予備多孔性誘電層
２３０ 第二の予備多孔性誘電層
２３５ 予備多孔性エッチング停止すなわちキャップ層
２４０ ハードマスク
２４５ フォトレジスト
２５０ ビアパターン
２５５ ビア
２６０ トレンチ
２７０ バリア層
２７５ 第一の予備多孔性誘電層
２８０ 第二の予備多孔性誘電層

Claims (10)

  1. 第一の除去可能な物質を含む第一の誘電層と、第二の除去可能な物質を含む第二の誘電層とを含むデバイス。
  2. 前記第一の誘電層と前記第二の誘電層との間に配置されたエッチング差別化層をさらに含む、請求項１に記載のデバイス。
  3. 前記エッチング差別化層が第三の除去可能な物質を含む、請求項２に記載のデバイス。
  4. 前記第一の除去可能な物質および前記第二の除去可能な物質のうち少なくとも１つが架橋ポリマー粒子を含む、請求項１〜３のいずれか一項に記載のデバイス。
  5. 前記第二の層上にあり、無機性である第三の層をさらに含む、請求項１〜４のいずれか一項に記載のデバイス。
  6. 前記第三の層が、前記第三の層を通じて前記第一の除去可能な物質および前記第二の除去可能な物質の除去を可能にするために十分な多孔性を有する、請求項５に記載のデバイス。
  7. 電子デバイスを製造する方法であって：ａ）請求項１〜６のいずれか一項に記載のデバイスを提供するステップと；ｂ）前記電子デバイスを、前記第二の除去可能な物質を少なくとも部分的に除去する条件にさらすステップとを含む方法。
  8. 電子デバイスを製造する方法であって：ａ）請求項１〜６のいずれか一項に記載のデバイスを提供するステップと；ｂ）開口を設けるために前記第一および前記第二の両方の誘電材料の層をパターン形成するステップと；ｃ）前記開口内の前記第一および前記第二の誘電材料の表面にバリア層を蒸着するステップと；ｄ）金属を前記開口内に堆積させるステップとを含み、前記第一の除去可能な材料および前記第二の除去可能な物質がバリア層を設けるのに適した活性部位を有する方法。
  9. 電子デバイスを製造する方法であって：ａ）誘電材料の層を基板上に配置するステップと；ｂ）開口を提供するために前記誘電材料層をパターン形成するステップと；ｃ）前記開口にバリア層を堆積させるステップと；ｄ）前記開口を充填するために前記開口に銅を堆積させるステップと；ｅ）前記銅を平坦化するステップと；ｆ）前記銅表面にバリア層を選択的に堆積させるステップとを含む方法。
  10. 基板と；前記基板表面上に配置された誘電層であって、前記誘電層の上面から前記誘電層内へ下方に伸びる開口を有する誘電層と；前記開口内に配置され、前記誘電層の上面と実質的に平坦である上面を有する銅と；前記銅の上面に選択的に配置されたバリア層とを含む構造。
JP2003329879A 2002-09-24 2003-09-22 電子デバイス製造 Pending JP2004274020A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41326502P 2002-09-24 2002-09-24

Publications (1)

Publication Number Publication Date
JP2004274020A true JP2004274020A (ja) 2004-09-30

Family

ID=31978785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003329879A Pending JP2004274020A (ja) 2002-09-24 2003-09-22 電子デバイス製造

Country Status (6)

Country Link
US (1) US20040130032A1 (ja)
EP (1) EP1403925A2 (ja)
JP (1) JP2004274020A (ja)
KR (2) KR20040026630A (ja)
CN (1) CN1512542A (ja)
TW (1) TWI250584B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250706A (ja) * 2006-03-15 2007-09-27 Sony Corp 半導体装置の製造方法
JP2007311777A (ja) * 2006-04-18 2007-11-29 Air Products & Chemicals Inc 制御された気孔を形成するための材料及び方法
JP2009147096A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
US7569498B2 (en) 2007-01-26 2009-08-04 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
US7795142B2 (en) 2008-02-13 2010-09-14 Kabushiki Kaisha Toshiba Method for fabricating a semiconductor device
WO2010113375A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 半導体装置及びその製造方法
US8455178B2 (en) * 2006-09-26 2013-06-04 Rohm And Haas Electronic Materials Llp Coating compositions for photolithography

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831003B1 (en) * 2002-05-31 2004-12-14 Advanced Micro Devices, Inc. Continuous barrier for interconnect structure formed in porous dielectric material with minimized electromigration
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
JP2005133060A (ja) * 2003-10-29 2005-05-26 Rohm & Haas Electronic Materials Llc 多孔性材料
US7557035B1 (en) 2004-04-06 2009-07-07 Advanced Micro Devices, Inc. Method of forming semiconductor devices by microwave curing of low-k dielectric films
US7344972B2 (en) * 2004-04-21 2008-03-18 Intel Corporation Photosensitive dielectric layer
EP1632956A1 (en) * 2004-09-07 2006-03-08 Rohm and Haas Electronic Materials, L.L.C. Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
US7229934B2 (en) * 2004-10-18 2007-06-12 International Business Machines Corporation Porous organosilicates with improved mechanical properties
US7217648B2 (en) * 2004-12-22 2007-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Post-ESL porogen burn-out for copper ELK integration
KR101119141B1 (ko) * 2005-01-20 2012-03-19 삼성코닝정밀소재 주식회사 폴리머 나노 입자를 포함하는 저유전 박막 형성용 조성물및 이를 이용한 저유전 박막의 제조방법
WO2006100632A1 (en) * 2005-03-22 2006-09-28 Nxp B.V. Side wall pore sealing for low-k dielectrics
US7422975B2 (en) * 2005-08-18 2008-09-09 Sony Corporation Composite inter-level dielectric structure for an integrated circuit
US7482265B2 (en) 2006-01-10 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. UV curing of low-k porous dielectrics
US7723226B2 (en) * 2007-01-17 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
US20080188074A1 (en) * 2007-02-06 2008-08-07 I-I Chen Peeling-free porous capping material
US7651830B2 (en) * 2007-06-01 2010-01-26 3M Innovative Properties Company Patterned photoacid etching and articles therefrom
US8064214B2 (en) * 2008-01-04 2011-11-22 Dialogic Corporation Press fit passive component
KR100930672B1 (ko) 2008-01-11 2009-12-09 제일모직주식회사 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법
US7891980B2 (en) * 2008-11-05 2011-02-22 Dialogic Corporation Interconnect device with discrete in-line components
CN102487035B (zh) * 2010-12-01 2014-03-19 中芯国际集成电路制造(上海)有限公司 具有多孔结构的超低介电常数的层间介质的淀积方法
US8889544B2 (en) * 2011-02-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric protection layer as a chemical-mechanical polishing stop layer
CN103975418B (zh) * 2011-10-10 2017-03-08 布鲁尔科技公司 用于平版印刷加工的旋涂碳组合物
JP5902573B2 (ja) * 2012-07-18 2016-04-13 株式会社東芝 パターン形成方法
US9330989B2 (en) 2012-09-28 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for chemical-mechanical planarization of a metal layer
US9418889B2 (en) * 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
US10889054B2 (en) * 2017-11-27 2021-01-12 Hrl Laboratories, Llc Sacrificial pyrolysis method for additively manufactured ceramics
US11756786B2 (en) * 2019-01-18 2023-09-12 International Business Machines Corporation Forming high carbon content flowable dielectric film with low processing damage
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110712A (en) * 1987-06-12 1992-05-05 Hewlett-Packard Company Incorporation of dielectric layers in a semiconductor
JPH06292308A (ja) * 1993-04-05 1994-10-18 Makoto Yamamoto 変電設備
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5865659A (en) * 1996-06-07 1999-02-02 Candescent Technologies Corporation Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings and utilizing spacer material to control spacing between gate layer and electron-emissive elements
WO1998032169A1 (en) * 1997-01-21 1998-07-23 The B.F. Goodrich Company Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
US6670022B1 (en) * 1997-04-17 2003-12-30 Honeywell International, Inc. Nanoporous dielectric films with graded density and process for making such films
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6479374B1 (en) * 1998-04-01 2002-11-12 Asahi Kasei Kabushiki Kaisha Method of manufacturing interconnection structural body
FR2777697B1 (fr) * 1998-04-16 2000-06-09 St Microelectronics Sa Circuit integre avec couche d'arret et procede de fabrication associe
US6452275B1 (en) * 1999-06-09 2002-09-17 Alliedsignal Inc. Fabrication of integrated circuits with borderless vias
US6420441B1 (en) * 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6362091B1 (en) * 2000-03-14 2002-03-26 Intel Corporation Method for making a semiconductor device having a low-k dielectric layer
TWI227043B (en) * 2000-09-01 2005-01-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
US6596467B2 (en) * 2000-09-13 2003-07-22 Shipley Company, L.L.C. Electronic device manufacture
EP1197998A3 (en) * 2000-10-10 2005-12-21 Shipley Company LLC Antireflective porogens
US6383912B1 (en) * 2000-10-23 2002-05-07 Honeywell International, Inc. Fabrication method of integrated circuits with multiple low dielectric-constant intermetal dielectrics
US6451712B1 (en) * 2000-12-18 2002-09-17 International Business Machines Corporation Method for forming a porous dielectric material layer in a semiconductor device and device formed
US6479391B2 (en) * 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US6455443B1 (en) * 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
US6767474B2 (en) * 2002-07-19 2004-07-27 Hewlett-Packard Development Company, L.P. Fluid ejector head having a planar passivation layer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250706A (ja) * 2006-03-15 2007-09-27 Sony Corp 半導体装置の製造方法
KR101354413B1 (ko) 2006-03-15 2014-01-22 소니 주식회사 반도체 소자 제조 방법
US8759222B2 (en) 2006-03-15 2014-06-24 Sony Corporation Method for fabrication of semiconductor device
JP2007311777A (ja) * 2006-04-18 2007-11-29 Air Products & Chemicals Inc 制御された気孔を形成するための材料及び方法
US8455178B2 (en) * 2006-09-26 2013-06-04 Rohm And Haas Electronic Materials Llp Coating compositions for photolithography
US7569498B2 (en) 2007-01-26 2009-08-04 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP2009147096A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
US7795142B2 (en) 2008-02-13 2010-09-14 Kabushiki Kaisha Toshiba Method for fabricating a semiconductor device
WO2010113375A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 半導体装置及びその製造方法
JP2010245235A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20110014540A (ko) 2011-02-11
US20040130032A1 (en) 2004-07-08
CN1512542A (zh) 2004-07-14
TW200409240A (en) 2004-06-01
KR20040026630A (ko) 2004-03-31
TWI250584B (en) 2006-03-01
EP1403925A2 (en) 2004-03-31

Similar Documents

Publication Publication Date Title
JP2004274020A (ja) 電子デバイス製造
US6667147B2 (en) Electronic device manufacture
US7018678B2 (en) Electronic device manufacture
US7972976B1 (en) VLSI fabrication processes for introducing pores into dielectric materials
US20020123240A1 (en) Electronic device manufacture
KR101051276B1 (ko) 이중 다마신 배선의 패터닝을 위한 3층 마스킹 구조물
JP5285814B2 (ja) 段階化キャップ層を有するパターニング可能ｌｏｗ−ｋ誘電体配線構造、エアギャップ包含配線構造、および製作方法
US7842518B2 (en) Method for fabricating semiconductor device
EP1632956A1 (en) Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
JP2006517742A (ja) スピンオン・セラミック膜からなるパターニング層
US20040052948A1 (en) Electronic device manufacture
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
US8263316B2 (en) Electronic device manufacture
JP2004303777A (ja) 多孔質絶縁膜形成材料及びそれを用いた多孔質絶縁膜
JP2004292767A (ja) 絶縁膜形成材料及びそれを用いた絶縁膜
JP2004303800A (ja) 多孔質絶縁膜形成材料及びそれを用いた多孔質絶縁膜
JP2006012905A (ja) 絶縁膜形成用材料及びそれを用いた絶縁膜
JP2005200515A (ja) 絶縁膜形成用材料及びそれを用いた絶縁膜