[go: up one dir, main page]

JP2004247412A - 半導体積層構造及びその製造方法並びにそれを備えた半導体装置 - Google Patents

半導体積層構造及びその製造方法並びにそれを備えた半導体装置 Download PDF

Info

Publication number
JP2004247412A
JP2004247412A JP2003033930A JP2003033930A JP2004247412A JP 2004247412 A JP2004247412 A JP 2004247412A JP 2003033930 A JP2003033930 A JP 2003033930A JP 2003033930 A JP2003033930 A JP 2003033930A JP 2004247412 A JP2004247412 A JP 2004247412A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
gan
buffer layer
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003033930A
Other languages
English (en)
Inventor
Shingo Sakakibara
慎吾 榊原
Hiroshi Fujiyasu
洋 藤安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2003033930A priority Critical patent/JP2004247412A/ja
Publication of JP2004247412A publication Critical patent/JP2004247412A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

【課題】結晶基板とGaN系半導体層との間の熱膨張率の差及び格子の不整合を緩和することで、GaN系半導体層の結晶性を高めることができ、結晶基板とGaN系半導体層とのヘテロ界面における抵抗を低減することができる半導体積層構造及びその製造方法、結晶性を高めることで安定した動作特性を、しかも低い動作電圧で実現することができる半導体装置を提供する。
【解決手段】本発明の半導体積層構造は、結晶基板21上に、少なくともホウ素(B)を含むIII族窒化物系半導体からなる緩衝層22と、GaN系半導体層23を順次積層し、この緩衝層22とGaN系半導体層23により半導体積層構造24を構成したことを特徴とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体積層構造及びその製造方法並びにそれを備えた半導体装置に関し、特に、結晶基板とGaN系半導体層との間の熱膨張率の差及び格子の不整合を緩和し、GaN系半導体層の結晶性を高めるとともに、結晶基板とGaN系半導体層とのヘテロ界面における抵抗を低減することが可能な半導体積層構造及びその製造方法、この半導体積層構造を備えた半導体装置に関するものである。
【0002】
【従来の技術】
近年、シリコン以外の半導体材料として、III族窒化物系半導体を用いた半導体素子が提案され実用に供されている。
図4は、従来のIII族窒化物系半導体を用いた半導体素子の一例を示す断面図であり、図において、符号1はシリコン(Si)基板、2はSi基板1上に成膜されたInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)からなるバッファ層(緩衝層)、3はバッファ層2上に成膜されたGaN系半導体層である。このGaN系半導体層3を発光層(活性層)とすれば、505〜535nmの青色・緑色光を発光させることができる。
【0003】
図5は、従来のバッファ層を超格子構造とした半導体素子の一例を示す断面図であり、図において、符号11はSi基板1とGaN系半導体層3との間に形成された、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)層とGaAl1−zN(0≦z≦1)層とを交互に積層した超格子構造からなるバッファ層(緩衝層)である。
この半導体素子では、バッファ層11を超格子構造とすることで、Si基板1とGaN系半導体層3との間の熱膨張率の差に起因する応力を緩和することができる。
【0004】
また、Si基板とGaN系半導体層との間の格子定数の差及び熱膨張率の差に起因する応力を緩和し、成長表面を平坦化する等を目的として、Si基板とGaN系半導体層との間に、複数層のバッファ層及び緩衝層を積層した多層構造の半導体素子が提案されている(例えば、特許文献1参照)。
また、GaN層を結晶成長させる場合に、成長過程でGaN層と基板との間に大きな熱歪が生じるために、この熱歪を防止する方法として、触媒CVD法によりGaN層を低温成長する方法が提案されている(例えば、特許文献2参照)。
【0005】
【特許文献1】
特開平11−40847号公報
【特許文献2】
特開2001−44124号公報
【0006】
【発明が解決しようとする課題】
ところで、従来の半導体素子においては、それぞれの熱膨張係数は、Si基板が3.59×10−6/K、InNが3.15×10−6/K、AlNが5.27×10−6/K、GaNが3.17×10−6/Kであるから、バッファ層の熱膨張係数をGaN系半導体層のそれに近づけるためには、Inの含有量を増やす必要があるが、Inは低融点(m.p.:156.6℃)で拡散し易いために、バッファ層を成膜した後の後工程、あるいは発光素子として完成した後の動作中の発熱により、Inが発光層内へ拡散し、発光波長が変化する等の問題点があった。
また、バッファ層に多くの量のInを取り込むためには、Inの蒸気圧が高いために、成長温度を700℃以下にする必要があるが、この温度は、通常の成長温度よりも300℃以上も低いためにInの偏析が生じ易く、結晶性の低下が避けられない。
【0007】
本発明は、上記の事情に鑑みてなされたものであって、結晶基板とGaN系半導体層との間の熱膨張率の差及び格子の不整合を緩和することで、GaN系半導体層の結晶性を高めることができ、結晶基板とGaN系半導体層とのヘテロ界面における抵抗を低減することができる半導体積層構造及びその製造方法、結晶性を高めることで安定した動作特性を、しかも低い動作電圧で実現することができる半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明は次の様な半導体積層構造及びその製造方法並びにそれを備えた半導体装置を提供した。
すなわち、本発明の半導体積層構造は、結晶基板上に、少なくともホウ素(B)を含むIII族窒化物系半導体からなる緩衝層、GaN系半導体層が順次積層されてなることを特徴とする。
【0009】
この半導体積層構造では、結晶基板とGaN系半導体層との間に、熱膨張率がこれらに近い少なくともホウ素(B)を含むIII族窒化物系半導体からなる緩衝層を成膜したことにより、結晶基板とGaN系半導体層との間の熱膨張率の差を緩和し、成長の際に、あるいは成長後にGaN系半導体層に掛かる応力を抑制する。これにより、GaN系半導体層は転位の少ない結晶性に優れたものとなる。
【0010】
前記III族窒化物系半導体は、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)であることが好ましい。
前記緩衝層は、GaAl1−wN(0≦w≦1)層と、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)層とを交互に積層してなる超格子構造であることが好ましい。
【0011】
前記結晶基板と前記緩衝層との間に、ホウ素(B)を主成分とする金属層を形成してなることが好ましい。
前記結晶基板は、Si、SiC、GaP、GaAs、MgAl、サファイアの群から選択された1種を主成分としたものであることが好ましい。
前記結晶基板は、P型結晶基板であることが好ましい。
【0012】
本発明の半導体積層構造の製造方法は、結晶基板上に、少なくともホウ素(B)を含むIII族窒化物系半導体からなる緩衝層、GaN系半導体層が順次積層されてなる半導体積層構造の製造方法であって、III族元素及び窒素化合物が存在する反応室内にホウ素(B)を含む有機金属を導入し、このホウ素(B)を含む有機金属を熱分解することにより、前記結晶基板上に前記緩衝層を成膜することを特徴とする。
【0013】
この半導体積層構造の製造方法では、III族元素及び窒素化合物が存在する反応室内にホウ素(B)を含む有機金属を導入し、このホウ素(B)を含む有機金属を熱分解することにより、成長過程の緩衝層内のホウ素(B)の分布が高くかつ均一なものとなり、ホウ素(B)を含むIII族窒化物系半導体の結晶性が向上する。これにより、結晶性に優れた緩衝層を容易に得られる。
【0014】
本発明の半導体装置は、本発明の半導体積層構造を備えてなることを特徴とする。
この半導体装置では、本発明の半導体積層構造を備えたことにより、安定した動作特性が得られる。
前記GaN系半導体層は量子井戸構造の活性層を含むことが好ましい。
GaN系半導体層を量子井戸構造の活性層を含む構造とすることで、低い動作電圧で、高い発光効率が実現される。
【0015】
【発明の実施の形態】
本発明の半導体積層構造及びその製造方法並びにそれを備えた半導体装置の各実施の形態について図面に基づき説明する。
【0016】
「第1の実施形態」
図1は本発明の第1の実施形態の半導体素子(半導体装置)を示す断面図であり、図において、符号21は結晶基板、22は少なくともホウ素(B)を含むIII族窒化物系半導体からなる緩衝層、23はGaN系半導体層であり、緩衝層22とGaN系半導体層23により半導体積層構造24が構成されている。
【0017】
結晶基板21は、Si、SiC、GaP、GaAs、スピネル構造のMgAl(酸化アルミニウムマグネシウム)、サファイアの群から選択された1種を主成分とした基板である。
この結晶基板21としては、例えば、P−Si基板の他、P−SiC基板、P−GaP基板、P−GaAs基板、P−MgAl基板等が好適に用いられる。
【0018】
緩衝層22は、線膨張係数が結晶基板21とGaN系半導体層23との間にあるホウ素(B)を含むIII族窒化物系半導体により構成される単層のもので、その膜厚は0.01〜0.1μmである。
ホウ素(B)を含むIII族窒化物系半導体としては、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)が好適である。
【0019】
GaN系半導体層23は、例えば、単層のGaN層、あるいは組成の異なる2種類のAlGa1−xN(0≦x≦1)層を交互に積層した多層構造、あるいはそれらを組み合わせたものである。
このGaN系半導体層23に活性層(発光層)を含む場合、組成比の異なるInGaNを交互に積層した多重量子井戸構造(MQW)が好ましい。
この多重量子井戸構造(MQW)としては、例えば、In0.2Ga0.8Nからなる井戸層と、In0.05Ga0.95Nからなる障壁層とを、交互に積層した2〜20層の多重量子井戸構造(MQW)が好適である。この井戸層の膜厚は5〜100μm、障壁層の膜厚は5〜100μmである。
【0020】
この緩衝層22では、BNの熱膨張係数が2.6×10−6/Kと小さいことから、III族窒化物系半導体にホウ素(B)を取り込むことで、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)の熱膨張係数をGaNの熱膨張係数に整合させることができ、結晶基板21とGaN系半導体層23との間の熱膨張率の差を緩和することができ、成長の際に、あるいは成長後にGaN系半導体層23に掛かる応力を抑制することができる。したがって、この緩衝層22上に成長させるGaN系半導体層23は転位の少ない結晶性に優れたものとなる。
【0021】
さらに、この緩衝層22を、GaAl1−wN(0≦w≦1)層と、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)層とを交互に積層してなる歪超格子構造とすれば、この歪超格子構造が格子不整合による応力を緩和することができる。
【0022】
次に、この半導体素子の製造方法について説明する。
ここでは、結晶基板21としてSi基板を用い、このSi基板上に、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)からなる緩衝層22、GaN系半導体層23を順次積層する場合について説明する。
まず、(111)面または(100)面のSi基板の表面を、フッ酸系溶液を用いて洗浄し、その後高純度の純水を用いて洗浄し、その後、乾燥させる。
次いで、有機金属化学気相成長法(MOCVD)、有機金属気相成長法(MOVPE)、ハイドライドVPE(HVPE)等により、Si基板上に緩衝層22、GaN系半導体層23を順次成長させ、半導体積層構造24を形成する。
【0023】
図2は、MOCVDの成長装置を示す断面図であり、この成長装置は、800℃にて結晶成長させる第1成長室31と、600〜810℃にて結晶成長させる第2成長室32と、試料を第1及び第2成長室31、32の間で移動させるための成長室ヘッド33と、真空装置、膜厚計及び制御装置(図示せず)とにより構成されている。
【0024】
第1成長室31は、ヒーター41aが内蔵され内周側に石英管41bが配置された有底筒状のウォールヒーター管41と、有底筒状の石英製のソース管42と、反応性ガスや有機金属(気相)をソース管42の略底部に導入するための石英製の導入管43と、ウォールヒーター管41の上端部に接続される円筒状の石英製の閉じ込め管44とにより構成されている。
第2成長室32は、ウォールヒーター管41と、ソース管42と、反応性ガスや気相の有機金属を成長室32上部に導入するための石英製の導入管47、48と、閉じ込め管44とにより構成されている。
【0025】
成長室ヘッド33は、第1成長室31と第2成長室32との間に、水平方向移動自在かつ所定の位置に固定可能に設けられるもので、底部が開口とされかつヒーター51aが内蔵され内周側に石英管51bが配置されたウォールヒーター管51と、Si基板(結晶基板)52を水平に支持する試料ホルダー53と、ウォールヒーター管51及び試料ホルダー53を固定する支持部材54とにより構成され、ウォールヒーター管51は第1成長室31の閉じ込め管44の上部、及び第2成長室32の閉じ込め管44の上部、それぞれに密閉状態で接続されるようになっている。そして、成長室ヘッド33を、第1成長室31(または第2成長室32)に接続した場合に、内部空間が成長領域Rとなる。
【0026】
この装置を用いて、必要に応じ、Si基板52上に、窒化ケイ素(Si)膜(絶縁膜)を形成する。
まず、試料ホルダー53にSi基板52を固定し、この成長室ヘッド33を第1成長室31上に移動し、閉じ込め管44に接続する。これにより、気密の成長領域Rを確保することができる。
【0027】
次いで、真空装置を用いて、成長領域Rを真空引きし、この成長領域Rを所定の真空度、例えば、10−6Torrとする。
次いで、ヒーター41aにより成長領域Rを所定の温度、例えば、400〜800℃に加熱し、この成長領域Rに導入管43によりアンモニア(NH)を導入し、このSi基板52上にSiを形成する。
このSiが形成されたならば、NHの導入を停止する。
なお、このSi膜は、Si基板52上のバッファ層の形成を容易にするために形成するものであり、特に要求されない場合には、Si膜を省略することができる。
【0028】
次いで、Si基板52上に、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)からなる緩衝層22を成長させる。
まず、第2成長室32のソース管42に、所定量のGa(m.p.:63.65℃)をチャージし、次いで、試料ホルダー53にSi基板52を固定し、この成長室ヘッド33を第2成長室32上に移動し、閉じ込め管44に接続する。これにより、気密の成長領域Rを確保することができる。
【0029】
次いで、真空装置を用いて、成長領域Rを真空引きし、この成長領域Rを所定の真空度、例えば、10−6Torrとする。
次いで、ヒーター41aによりソース管42を所定の温度に加熱し、Gaを溶融するとともに、この成長領域Rに導入管47によりTMA((CHAl:トリメチルアルミニウム(Trimethylaluminium))を、導入管48によりTMB((CHB:トリメチルホウ素(Trimethylboron))及びアンモニア(NH)を導入し、この成長領域R内でこれらを反応させてSi基板52上に、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)からなる緩衝層22を成長させる。
【0030】
ここで、Bは、単体では蒸気圧がかなり低いので、その組成比を高度に制御することが難しい。そこで、TMBを熱分解させることにより生じたBを用いれば、その組成比を高度に制御することができる。
また、TMA、TMB及びNHそれぞれの流量及び分圧を制御することにより、緩衝層22を構成するBAlGa1−x−yNのB、Al、Ga、Nのそれぞれの比を所定の比とすることができる。
【0031】
特に、Si基板52がP型であれば、このSi基板52上にBAlGa1−x−yNからなる緩衝層22を成長させる場合には、始めにTMBのみを導入してSi基板52上にBを積層させるのが効果的である。その理由は、BがSiに対して有効なアクセプタとして働くために、Si基板52と緩衝層22との界面における接合抵抗を低減させるからである。
【0032】
この緩衝層22を所定の膜厚まで成長させたならば、TMA、TMB及びNHの導入を停止する。
ここでは、ソース管42にGaをチャージしたが、ソース管42にAlをチャージし、TMAの替わりにTMG((CHGa:トリメチルガリウム(Trimethylgallium))を導入しても同様に成長させることができる。この場合、Gaに比べてAlの融点がかなり高い(m.p.:660.4℃)ので、TMGの熱分解が進行し過ぎないように、その流量及び分圧を制御する必要がある。
【0033】
次いで、この緩衝層22上に、GaN系半導体層23を積層する。
再度、真空装置を用いて、成長領域Rを真空引きし、この成長領域Rを所定の真空度、例えば、10−6Torrとする。
次いで、ヒーター41aによりソース管42を所定の温度に加熱し、Gaを溶融するとともに、この成長領域Rに導入管47または48により反応ガスを導入し、この成長領域R内でこれら反応ガスを反応させて緩衝層22上に、GaN系半導体相23を成長させる。
【0034】
ここで、上記のGaN系半導体層23が、例えば、GaNの場合、導入管48によりアンモニア(NH)を導入し、この成長領域R内でこれらを反応させて緩衝層22上にGaNを成長させる。また、GaAl1−wNの場合、導入管47により同時にTMAを導入し、この成長領域R内でこれらを反応させてGaAl1−wNを成長させる。また、InGa1−wNの場合、導入管47により同時にTMI((CHI:トリメチルインジウム(Trimethylindium))を導入し、この成長領域R内でこれらを反応させてInGa1−wNを成長させる。
このGaN系半導体層23を所定の膜厚まで成長させたならば、反応ガスの導入を停止する。
【0035】
このGaN系半導体層23中に、組成の異なるInGa1−xN(0≦x≦1)を交互に積層した多重量子井戸構造(MQW)の活性層を含む場合、TMI及びNHそれぞれの流量及び分圧を間欠的かつ周期的に変化させることにより、各層を成長させることができる。
その後、成長領域R内の圧力を大気圧に戻し、成長室ヘッド33を閉じ込め管44から外し、第2成長室32上から移動し、試料ホルダー53からSi基板52を外す。
以上により、Si基板52上に、BAlGa1−x−yNからなる緩衝層22、GaN系半導体層23を順次積層することができる。したがって、本実施形態の半導体素子を容易に製造することができる。
【0036】
以上説明した様に、本実施形態の半導体素子によれば、結晶基板21上に、少なくともホウ素(B)を含むIII族窒化物系半導体からなる緩衝層22、GaN系半導体層23を順次積層したので、緩衝層22が結晶基板21とGaN系半導体層23との熱膨張率の差を緩和することができ、成長の際に、あるいは成長後にGaN系半導体層23に掛かる応力を抑制することができる。
したがって、GaN系半導体層23を転位の少ない結晶性に優れた膜とすることができ、このGaN系半導体層23を有する半導体素子は、安定した動作特性を有し、信頼性も高いものとなる。
【0037】
また、本実施形態の半導体素子の製造方法によれば、TMAを用いて、Si基板52上にBAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)からなる緩衝層22を成長させたので、ホウ素(B)の分布が高くかつ均一な緩衝層22を成長させることができる。したがって、結晶性に優れた緩衝層22を容易に成長させることができ、その結果、安定した動作特性を有しかつ信頼性も高い半導体素子を容易に作製することができる。
【0038】
「第2の実施形態」
図3は本発明の第2の実施形態の半導体素子(半導体装置)を示す断面図であり、この半導体素子が、上述した第1の実施形態の半導体素子と異なる点は、第1の実施形態の半導体素子では、単層のBAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)層により緩衝層22を構成し、この緩衝層22とGaN系半導体層23により半導体積層構造24を構成したのに対し、本実施形態の半導体素子では、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)層とGaAl1−wN(0≦w≦1)層とを交互に積層してなる歪超格子構造により緩衝層61を構成し、この緩衝層61とGaN系半導体層23により半導体積層構造62を構成した点である。
【0039】
この緩衝層61は、TMA、TMB及びNHそれぞれの流量及び分圧を間欠的かつ周期的に制御することにより、BAlGa1−x−yN層とGaAl1−wN層を交互に積層することができる。
本実施形態の半導体素子においても、第1の実施形態の半導体素子と全く同様の効果を奏することができる。
しかも、緩衝層61を、BAlGa1−x−yN層とGaAl1−wN層とを交互に積層してなる歪超格子構造としたので、結晶性及び均一性に極めて優れた緩衝層61を容易に得ることができ、その結果、さらに安定した動作特性を有しかつ信頼性も高い半導体素子を提供することができる。
【0040】
【発明の効果】
以上説明した様に、本発明の半導体積層構造によれば、結晶基板上に、少なくともホウ素(B)を含むIII族窒化物系半導体からなる緩衝層、GaN系半導体層を順次積層したので、結晶基板とGaN系半導体層との間の熱膨張率の差を緩和することができ、成長の際に、あるいは成長後にGaN系半導体層に掛かる応力を抑制することができる。したがって、GaN系半導体層を転位の少ない結晶性に優れたものとすることができる。
【0041】
本発明の半導体積層構造の製造方法によれば、III族元素及び窒素化合物が存在する反応室内にホウ素(B)を含む有機金属を導入し、このホウ素(B)を含む有機金属を熱分解することにより、前記結晶基板上に前記緩衝層を成膜するので、成長過程の緩衝層内のホウ素(B)の分布を高くかつ均一なものとすることができ、ホウ素(B)を含むIII族窒化物系半導体の結晶性を向上させることができる。したがって、結晶性に優れた緩衝層を容易に得ることができる。
【0042】
本発明の半導体装置によれば、本発明の半導体積層構造を備えたので、安定した動作特性を得ることができる。
また、前記GaN系半導体層中に量子井戸構造の活性層を含むようにすれば、低い動作電圧で、高い発光効率を有する発光素子を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の半導体素子を示す断面図である。
【図2】本発明の第1の実施形態の半導体素子を製造する際に用いられるMOCVDの成長装置を示す断面図である。
【図3】本発明の第2の実施形態の半導体素子を示す断面図である。
【図4】従来のIII族窒化物系半導体を用いた半導体素子の一例を示す断面図である。
【図5】従来のバッファ層を超格子構造とした半導体素子の一例を示す断面図である。
【符号の説明】
21…結晶基板、22…緩衝層、23…GaN系半導体層、24…半導体積層構造、52…P−Si基板(結晶基板)、61…緩衝層、62…半導体積層構造、R…成長領域。

Claims (9)

  1. 結晶基板上に、少なくともホウ素(B)を含むIII族窒化物系半導体からなる緩衝層、GaN系半導体層が順次積層されてなることを特徴とする半導体積層構造。
  2. 前記III族窒化物系半導体は、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)であることを特徴とする請求項1記載の半導体積層構造。
  3. 前記緩衝層は、GaAl1−wN(0≦w≦1)層と、BAlGa1−x−yN(0<x≦1、0≦y≦1、0<x+y≦1)層とを交互に積層してなる超格子構造であることを特徴とする請求項1または2記載の半導体積層構造。
  4. 前記結晶基板と前記緩衝層との間に、ホウ素(B)を主成分とする金属層を形成してなることを特徴とする請求項1、2または3記載の半導体積層構造。
  5. 前記結晶基板は、Si、SiC、GaP、GaAs、MgAl、サファイアの群から選択された1種を主成分としてなることを特徴とする請求項1ないし4のいずれか1項記載の半導体積層構造。
  6. 前記結晶基板は、P型結晶基板であることを特徴とする請求項1ないし5のいずれか1項記載の半導体積層構造。
  7. 結晶基板上に、少なくともホウ素(B)を含むIII族窒化物系半導体からなる緩衝層、GaN系半導体層が順次積層されてなる半導体積層構造の製造方法であって、
    III族元素及び窒素化合物が存在する反応領域内にホウ素(B)を含む有機金属を導入し、このホウ素(B)を含む有機金属を熱分解することにより、前記結晶基板上に前記緩衝層を成膜することを特徴とする半導体積層構造の製造方法。
  8. 請求項1ないし6のいずれか1項記載の半導体積層構造を備えてなることを特徴とする半導体装置。
  9. 前記GaN系半導体層は量子井戸構造の活性層を含むことを特徴とする請求項8記載の半導体装置。
JP2003033930A 2003-02-12 2003-02-12 半導体積層構造及びその製造方法並びにそれを備えた半導体装置 Pending JP2004247412A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003033930A JP2004247412A (ja) 2003-02-12 2003-02-12 半導体積層構造及びその製造方法並びにそれを備えた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003033930A JP2004247412A (ja) 2003-02-12 2003-02-12 半導体積層構造及びその製造方法並びにそれを備えた半導体装置

Publications (1)

Publication Number Publication Date
JP2004247412A true JP2004247412A (ja) 2004-09-02

Family

ID=33019766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003033930A Pending JP2004247412A (ja) 2003-02-12 2003-02-12 半導体積層構造及びその製造方法並びにそれを備えた半導体装置

Country Status (1)

Country Link
JP (1) JP2004247412A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007078065A1 (en) * 2005-12-30 2007-07-12 Seoul Opto Device Co., Ltd. Gallium nitride-based compound semiconductor
JP2011119730A (ja) * 2009-12-02 2011-06-16 Samsung Electronics Co Ltd 発光素子及びその製造方法
WO2013019316A3 (en) * 2011-07-29 2013-09-06 Toshiba Techno Center, Inc. A boron-containing buffer layer for growing gallium nitride on silicon
WO2017095748A1 (en) * 2015-11-30 2017-06-08 Veeco Instruments, Inc. Stress control on thin silicon substrates
CN109786527A (zh) * 2018-12-28 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109887997A (zh) * 2019-01-22 2019-06-14 江西兆驰半导体有限公司 一种硅衬底上的iii族氮化物层
CN111540781A (zh) * 2013-02-15 2020-08-14 阿聚尔斯佩西太阳能有限责任公司 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
US11094537B2 (en) * 2012-10-12 2021-08-17 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288371A (ja) * 1989-04-28 1990-11-28 Toshiba Corp 半導体発光素子およびその製造方法
JPH09321389A (ja) * 1996-03-26 1997-12-12 Toshiba Corp p型半導体膜および半導体素子
JPH11340499A (ja) * 1998-05-22 1999-12-10 Mitsubishi Materials Corp 発光材料及びその製造方法並びにこれを用いた発光素子
JP2000188260A (ja) * 1998-12-22 2000-07-04 Samsung Electro Mech Co Ltd 窒化物系化合物半導体素子、窒化物系化合物半導体の結晶成長方法、及び窒化物系化合物半導体素子の製造方法
JP2001093834A (ja) * 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体素子および半導体ウエハならびにその製造方法
JP2002246643A (ja) * 2001-02-15 2002-08-30 Showa Denko Kk Iii族窒化物半導体発光素子およびその製造方法
JP2002289973A (ja) * 2001-03-23 2002-10-04 Showa Denko Kk Iii族窒化物半導体発光素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288371A (ja) * 1989-04-28 1990-11-28 Toshiba Corp 半導体発光素子およびその製造方法
JPH09321389A (ja) * 1996-03-26 1997-12-12 Toshiba Corp p型半導体膜および半導体素子
JPH11340499A (ja) * 1998-05-22 1999-12-10 Mitsubishi Materials Corp 発光材料及びその製造方法並びにこれを用いた発光素子
JP2000188260A (ja) * 1998-12-22 2000-07-04 Samsung Electro Mech Co Ltd 窒化物系化合物半導体素子、窒化物系化合物半導体の結晶成長方法、及び窒化物系化合物半導体素子の製造方法
JP2001093834A (ja) * 1999-09-20 2001-04-06 Sanyo Electric Co Ltd 半導体素子および半導体ウエハならびにその製造方法
JP2002246643A (ja) * 2001-02-15 2002-08-30 Showa Denko Kk Iii族窒化物半導体発光素子およびその製造方法
JP2002289973A (ja) * 2001-03-23 2002-10-04 Showa Denko Kk Iii族窒化物半導体発光素子

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007078065A1 (en) * 2005-12-30 2007-07-12 Seoul Opto Device Co., Ltd. Gallium nitride-based compound semiconductor
JP2011119730A (ja) * 2009-12-02 2011-06-16 Samsung Electronics Co Ltd 発光素子及びその製造方法
WO2013019316A3 (en) * 2011-07-29 2013-09-06 Toshiba Techno Center, Inc. A boron-containing buffer layer for growing gallium nitride on silicon
JP2014527714A (ja) * 2011-07-29 2014-10-16 株式会社東芝 半導体装置およびその製造方法
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
TWI497757B (zh) * 2011-07-29 2015-08-21 Toshiba Kk 用於成長矽上氮化鎵之含硼緩衝層
US11094537B2 (en) * 2012-10-12 2021-08-17 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
CN111540781A (zh) * 2013-02-15 2020-08-14 阿聚尔斯佩西太阳能有限责任公司 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
CN111540781B (zh) * 2013-02-15 2023-09-22 阿聚尔斯佩西太阳能有限责任公司 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
WO2017095748A1 (en) * 2015-11-30 2017-06-08 Veeco Instruments, Inc. Stress control on thin silicon substrates
CN108140548A (zh) * 2015-11-30 2018-06-08 威科仪器股份有限公司 薄硅基板上的应力控制
US9806183B2 (en) 2015-11-30 2017-10-31 Veeco Instruments, Inc. Stress control on thin silicon substrates
CN109786527A (zh) * 2018-12-28 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管外延片及其制造方法
CN109887997A (zh) * 2019-01-22 2019-06-14 江西兆驰半导体有限公司 一种硅衬底上的iii族氮化物层

Similar Documents

Publication Publication Date Title
JP4999866B2 (ja) 窒化ガリウム系半導体ヘテロ構造体の成長方法
EP2270879B1 (en) Nitride semiconductor light emitting element and manufacturing method thereof
US20070045654A1 (en) Group III-nitride semiconductor thin film, method for fabricating the same, and group III-nitride semiconductor light emitting device
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
CN101684549A (zh) 氮化物半导体装置的制造方法
CN114361302B (zh) 一种发光二极管外延片、发光二极管缓冲层及其制备方法
JP2000091234A (ja) 窒化物系iii−v族化合物半導体の製造方法
JP2005072561A (ja) エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
JP2006237582A (ja) 結晶窒化ガリウムベースの化合物の成長方法及び窒化ガリウムベース化合物を含む半導体デバイス
JP4131618B2 (ja) フォトニックデバイス用基板の製造方法
JP2004247412A (ja) 半導体積層構造及びその製造方法並びにそれを備えた半導体装置
JP3626423B2 (ja) フォトニックデバイスの製造方法
JP2005064204A (ja) III族窒化物系化合物半導体発光素子及びそれに用いる窒化ガリウム(GaN)基板の製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
JP2009158954A (ja) 窒化物半導体素子及びその製造方法
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
JP2004087565A (ja) 窒化ガリウム系半導体発光素子の製造方法
JP4670206B2 (ja) 窒化物系半導体の製造方法
JP2006344930A (ja) Iii族窒化物半導体素子の製造方法
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
KR101445673B1 (ko) 반도체 결정 성장 장치 및 방법
CN104838475A (zh) 生长氮化镓基半导体层的方法及用其制造发光器件的方法
KR101451245B1 (ko) 반도체 소자와 이의 제작 방법
KR101216363B1 (ko) 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028