[go: up one dir, main page]

JP2004207607A - Semiconductor wafer splitting method - Google Patents

Semiconductor wafer splitting method Download PDF

Info

Publication number
JP2004207607A
JP2004207607A JP2002377089A JP2002377089A JP2004207607A JP 2004207607 A JP2004207607 A JP 2004207607A JP 2002377089 A JP2002377089 A JP 2002377089A JP 2002377089 A JP2002377089 A JP 2002377089A JP 2004207607 A JP2004207607 A JP 2004207607A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
support substrate
dividing
semiconductor
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002377089A
Other languages
Japanese (ja)
Inventor
Takashi Mori
俊 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2002377089A priority Critical patent/JP2004207607A/en
Publication of JP2004207607A publication Critical patent/JP2004207607A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

【課題】薄く形成され剛性が低下する半導体ウェーハを個々の半導体チップに分割する場合において、生産コストを増大させずに、取り扱いを容易化して半導体ウェーハの損傷を防止する。
【解決手段】表面に複数の回路が形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する場合において、半導体ウェーハを支持する支持基板11の上面に半導体ウェーハWの表面を対面させ粘着剤10を介して半導体ウェーハWと支持基板11とを一体化させ、支持基板11と一体となった状態で半導体ウェーハWの裏面を研磨し、支持基板11と一体となった状態で半導体ウェーハWを裏面側から個々の半導体チップに分割し、支持基板11から半導体チップをピックアップする。半導体ウェーハWは常に支持基板に支持されているため、損傷することがない。
【選択図】 図2
When dividing a semiconductor wafer which is formed thin and has low rigidity into individual semiconductor chips, the handling is facilitated without increasing the production cost, and the semiconductor wafer is prevented from being damaged.
In a case where a semiconductor wafer having a plurality of circuits formed on a surface is divided into semiconductor chips for each circuit, the surface of the semiconductor wafer W faces an upper surface of a support substrate 11 supporting the semiconductor wafer, and an adhesive is provided. The semiconductor wafer W and the support substrate 11 are integrated through the support 10, and the back surface of the semiconductor wafer W is polished while being integrated with the support substrate 11, and the semiconductor wafer W is integrated with the support substrate 11. The semiconductor chip is divided into individual semiconductor chips from the back side, and the semiconductor chips are picked up from the support substrate 11. Since the semiconductor wafer W is always supported by the support substrate, there is no damage.
[Selection] Fig. 2

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェーハの裏面を研磨し、個々の半導体チップに分割する方法に関する。
【0002】
【従来の技術】
IC、LSI等の回路が表面に形成された半導体ウェーハは、裏面が研磨されて所定の厚さに形成された後、ダイシング装置等の分割装置によって個々の半導体チップに分割される。
【0003】
半導体ウェーハの裏面を研磨する際は、表面の回路が傷付くのを防止するため、半導体ウェーハの表面には保護テープが貼着される。また、研磨後の半導体ウェーハを個々の半導体チップに分割する際は、ストリートを直接的に検出することができる表面側を表にしてダイシングテープに貼着して半導体ウェーハを移し替え、ダイシングフレームと一体化する(例えば特許文献1参照)。
【0004】
【特許文献1】
特開平10―284449号公報(第10頁、第9図)
【0005】
【発明が解決しようとする課題】
しかしながら、近年は、各種電子機器の小型化、軽量化のために、半導体ウェーハをその厚さが100μm以下、50μm以下と極めて薄くなるまで研削することが必要とされており、そのように薄くなるまで研削を行うと、半導体ウェーハの剛性が著しく低下して取り扱いが困難になるという問題がある。特に、半導体ウェーハを保護テープからダイシングテープに移し替える際には半導体ウェーハが割れたりして損傷するおそれがあるという問題がある。
【0006】
一方、表面に保護テープが貼着されたままの状態で半導体ウェーハの裏面をダイシングテープに貼着した後に、半導体ウェーハの表面から保護テープを剥がすことにより半導体ウェーハの割れを防止する方法も考えられるが、そのためには特別な装置が必要になり、生産コストの増大につながるという問題がある。
【0007】
従って、薄く形成され剛性が低下する半導体ウェーハを個々の半導体チップに分割する場合においては、生産コストを増大させずに、取り扱いを容易化して半導体ウェーハの損傷を防止することに課題を有している。
【0008】
【課題を解決するための手段】
上記課題を解決するための具体的な手段として本発明は、表面に複数の回路が形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの分割方法であって、半導体ウェーハを支持する支持基板の上面に半導体ウェーハの表面を対面させ粘着剤を介して半導体ウェーハと支持基板とを一体とする一体化工程と、支持基板と一体となった状態の半導体ウェーハの裏面を研磨する研磨工程と、支持基板と一体となった状態の半導体ウェーハを裏面側から個々の半導体チップに分割する分割工程と、支持基板から半導体チップをピックアップするピックアップ工程とから構成される半導体ウェーハの分割方法を提供する。
【0009】
そしてこの半導体ウェーハの分割方法は、粘着剤は両面テープであこと、粘着剤は外的刺激によって粘着力が低下すること、両面テープのうち、少なくとも半導体ウェーハが貼着される側の面は、外的刺激によって粘着力が低下すること、支持基板は、合成樹脂、金属、ガラス、セラミックスのいずれかにより形成されることを付加的要件とする。
【0010】
このように構成される半導体ウェーハの分割方法によれば、半導体ウェーハが支持基板に貼着されたままの状態で研磨工程、分割工程、ピックアップ工程が遂行されるため、半導体ウェーハが薄くなっても取り扱いが極めて容易である。
【0011】
また、研磨工程から分割工程に移る際に、テープへの貼り替えが不要であるため、特別な装置を用いることなく貼り替えの際の半導体ウェーハの損傷を防止することができる。
【0012】
【発明の実施の形態】
本発明の実施の形態の一例について、図面を参照して説明する。図1に示す半導体ウェーハWは、本発明により分割される半導体ウェーハの一例を示したものであり、ストリートSによって区画されて複数の回路が表面に形成された構成となっており、ストリートSを切削等することにより個々の半導体チップCに分割される。
【0013】
この半導体ウェーハWの表裏を反転し、図2に示すように、支持基板11の上面に半導体ウェーハWの表面を対面させ、両面テープ10を介して両者を一体として図3に示す状態とする(一体化工程)。ここで、両面テープ10は、粘着剤の一例を示すもので、このほかにも例えば液状樹脂等を用いることもできる。
【0014】
また、支持基板11は、合成樹脂、ガラス、セラミックス、金属等の剛性の高い部材により構成される。支持基板11の厚さは、ガラスまたはセラミックスにより形成される場合は0.5mm〜1.5mm、金属(例えばステンレス)により形成される場合は0.3mm〜1.0mm、合成樹脂(例えばPET)により形成される場合は0.1mm〜0.5mmであることが好ましい。
【0015】
図3に示したように、支持基板11と一体になった半導体ウェーハWは、例えば図4に示す研磨装置20によって裏面が研磨される。
【0016】
研磨装置20においては、基台21の端部から壁部22が起立して設けられており、この壁部22の内側の面には一対のレール23が垂直方向に配設され、レール23に沿って支持板24が上下動するのに伴い支持板24に取り付けられた研磨手段25が上下動するよう構成されている。また、基台21には、ターンテーブル26が回転可能に配設され、更にターンテーブル26は、半導体ウェーハを保持するチャックテーブル27を回転可能に支持している。
【0017】
研磨手段25においては、垂直方向の軸心を有するスピンドル28の先端にマウンタ29が装着され、更にその下部に研磨ホイール30が装着され、研磨ホイール30の下面には研磨砥石31が固着されており、スピンドル28の回転に伴って研磨砥石31が回転する構成となっている。
【0018】
研磨装置20を用いて半導体ウェーハWの裏面を研削する際は、支持基板11と一体となった半導体ウェーハWをその裏面が露出するようにチャックテーブル27に保持させて研磨手段25の直下に位置付け、チャックテーブル27を回転させると共に、スピンドル28を回転させながら研磨手段25を下降させていく。そして、スピンドル28の回転に伴って研磨ホイール30が回転し、回転する研磨砥石31が半導体ウェーハWの裏面に接触して押圧力が加えられることにより、その裏面が研磨砥石31によって研磨される(研磨工程)。
【0019】
そして、図5に示すように、半導体ウェーハWが所望の厚さ(例えば100μm以下、50μm以下)に形成された後は、例えば図6に示す切削装置50によって半導体ウェーハWを個々の半導体チップに分割する。
【0020】
切削装置50においては、支持基板11と一体となった半導体ウェーハWがカセット51に複数収容される。そして、搬出入手段52によって一枚ずつ仮置き領域53に搬出され、搬送手段54に吸着されその旋回動によってチャックテーブル55に搬送され、半導体ウェーハWの裏面が上を向いて露出した状態で吸引保持される。
【0021】
支持基板11と一体となった半導体ウェーハWがチャックテーブル55に吸引保持されると、チャックテーブル55が+X方向に移動して撮像手段56の直下に位置付けられる。撮像手段56は、例えば赤外線により半導体ウェーハWの裏面側から透過させて表面側を撮像し、表面側に形成されている切削すべきストリートS(図1参照)をアライメント手段56aによるパターンマッチング等の処理によって検出する。そして、撮像手段56とY座標が等しい切削ブレード57と検出されたストリートとのY軸方向の位置合わせが行われた後に、更にチャックテーブル55が+X方向に移動し、高速回転する切削ブレード57の作用を受けて、検出されたストリートの切削が行われる。
【0022】
また、切削ブレード57をストリート間隔ずつY軸方向に割り出し送りしながらチャックテーブル55をX軸方向に往復移動させると、同一方向のストリートがすべて切削される。
【0023】
そして更に、チャックテーブル55を90度回転させた後、上記と同様の切削を行うと、図7に示すように、すべてのストリートが縦横に切削されて個々の半導体チップC(図1参照)に分割される(分割工程)。このとき、個々の半導体チップCは、支持基板11に保持されたままの状態を維持している。
【0024】
なお、上記の例では赤外線による撮像によって切削すべきストリートを検出することとしたが、支持基板11がガラス、PET等の透明な部材により構成される場合は、下方から透明な支持基板11を透過させて撮像を行ってアライメントを行うこともできる。
【0025】
更に、切削装置のみでなく、レーザー割断装置を用いてレーザー光の照射によってストリートを割断して個々の半導体チップに分割することもできる。
【0026】
図7に示したように、半導体ウェーハWがその形状を維持しながら個々の半導体チップCに分割された後は、図8に示すように、吸着コレット60等を用いて半導体チップCを支持基板11から1つずつピックアップする(ピックアップ工程)。
【0027】
ここで、両面テープ10のうち、少なくとも半導体ウェーハWが貼着される方の面が外的刺激によって粘着力が低下するタイプの粘着剤である場合は、その粘着剤に外的刺激を与えることにより粘着力を低下させてからピックアップを行えば、ピックアップを容易かつ円滑に行うことができる。図示の例では、外的刺激が紫外線であり、両面テープ10のうち、少なくとも半導体ウェーハWが貼着される方の面の粘着剤は、紫外線の照射により粘着力を低下させることができるタイプのものである。
【0028】
以上のようにして一体化工程、研磨工程、分割工程、ピックアップ工程を行うと、従来のように支持基板から半導体ウェーハを剥離してダイシングテープに貼着する必要がなく、研磨工程、分割工程、ピックアップ工程は支持基板11に支持された状態で遂行されるため、研磨により薄くなった半導体ウェーハWの取り扱いが容易であり、特別な装置を用いなくても半導体ウェーハWに割れや欠けが生じるのを防止することができる。
【0029】
なお、上記の実施の形態においては、半導体ウェーハWの外径と支持基板11の外径とが等しい場合を例に挙げて説明したが、図9に示す支持基板11aのように半導体ウェーハWより外径の大きな支持基板を用いた場合には、図10に示すように、研磨工程において、触針70、71を有する触針式の厚さ計測器72を用いて、一方の触針70を支持基板11aの上面に接触させると共に、もう一方の触針71を半導体ウェーハWの裏面に接触させることによって、両触針の高さ方向の位置の差に基づいて半導体ウェーハWの厚さを計測しながら研磨を行うことができる。また、搬送の際に支持基板11のみを保持することができるため、半導体ウェーハWに傷をつけるおそれもない。
【0030】
【発明の効果】
以上説明したように、本発明に係る半導体ウェーハの分割方法によれば、半導体ウェーハが支持基板に貼着されたままの状態で研磨工程、分割工程、ピックアップ工程が遂行されるため、半導体ウェーハが薄くなっても取り扱いが極めて容易であり、半導体ウェーハの損傷を防止することができる。
【0031】
また、研磨工程から分割工程に移る際に、テープへの貼り替えが不要であるため、特別な装置を用いることなく貼り替えの際の半導体ウェーハの損傷を防止することができ、安全性が増す。
【図面の簡単な説明】
【図1】半導体ウェーハの一例を示す斜視図である。
【図2】一体化工程を示す斜視図である。
【図3】支持基板と一体化された半導体ウェーハを示す斜視図である。
【図4】研磨装置の一例を示す斜視図である。
【図5】研磨後における支持基板と一体となった半導体ウェーハを示す斜視図である。
【図6】切削装置の一例を示す斜視図である。
【図7】個々の半導体チップに分割され支持基板と一体となった半導体ウェーハを示す斜視図である。
【図8】ピックアップ工程の一例を示す斜視図である。
【図9】支持基板の第二の例を示す斜視図である。
【図10】研磨工程において半導体ウェーハの厚さを計測する様子を示す正面図である。
【符号の説明】
W…半導体ウェーハ S…ストリート
C…半導体チップ
10…両面テープ(粘着剤) 11…支持基板
20…研磨装置 21…基台 22…壁部
23…レール 24…支持板 25…研磨手段
26…ターンテーブル 27…チャックテーブル
28…スピンドル 29…マウンタ
30…研磨ホイール 31…研磨砥石
50…切削装置 51…カセット 52…搬出入手段
53…仮置き領域 54…搬送手段
55…チャックテーブル 56…撮像手段
56a…アライメント手段 57…切削ブレード
60…吸着コレット
70、71…触針 72…厚さ計測器
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of polishing a back surface of a semiconductor wafer and dividing the semiconductor wafer into individual semiconductor chips.
[0002]
[Prior art]
A semiconductor wafer on which circuits such as ICs and LSIs are formed on the front surface is polished on the back surface to be formed to a predetermined thickness, and then divided into individual semiconductor chips by a dividing device such as a dicing device.
[0003]
When polishing the back surface of the semiconductor wafer, a protective tape is adhered to the front surface of the semiconductor wafer in order to prevent the circuit on the front surface from being damaged. Also, when dividing the polished semiconductor wafer into individual semiconductor chips, the front side that can directly detect the street is attached to the dicing tape with the front side facing up, the semiconductor wafer is transferred, and the semiconductor wafer is separated from the dicing frame. Integrated (for example, see Patent Document 1).
[0004]
[Patent Document 1]
JP-A-10-284449 (page 10, FIG. 9)
[0005]
[Problems to be solved by the invention]
However, in recent years, in order to reduce the size and weight of various electronic devices, it has been necessary to grind a semiconductor wafer to an extremely thin thickness of 100 μm or less and 50 μm or less. If the grinding is performed to such a degree, there is a problem that the rigidity of the semiconductor wafer is significantly reduced and handling becomes difficult. In particular, when transferring the semiconductor wafer from the protective tape to the dicing tape, there is a problem that the semiconductor wafer may be broken or damaged.
[0006]
On the other hand, after attaching the back surface of the semiconductor wafer to the dicing tape with the protective tape still attached to the front surface, a method of preventing the semiconductor wafer from cracking by peeling the protective tape from the front surface of the semiconductor wafer is also conceivable. However, there is a problem that a special device is required for that, which leads to an increase in production cost.
[0007]
Therefore, in the case of dividing a thinly formed semiconductor wafer having reduced rigidity into individual semiconductor chips, there is a problem in that it is easy to handle and prevents damage to the semiconductor wafer without increasing the production cost. I have.
[0008]
[Means for Solving the Problems]
As a specific means for solving the above problems, the present invention is a method of dividing a semiconductor wafer into semiconductor chips for each circuit, a semiconductor wafer having a plurality of circuits formed on the surface, An integration step in which the surface of the semiconductor wafer faces the upper surface of the supporting substrate to be supported and the semiconductor wafer and the supporting substrate are integrated via an adhesive, and the back surface of the semiconductor wafer integrated with the supporting substrate is polished A method for dividing a semiconductor wafer, comprising: a polishing step; a dividing step of dividing a semiconductor wafer integrated with a support substrate into individual semiconductor chips from the back side; and a pickup step of picking up semiconductor chips from the support substrate. I will provide a.
[0009]
And this semiconductor wafer dividing method is that the adhesive is a double-sided tape, the adhesive is reduced in adhesive strength by an external stimulus, of the double-sided tape, at least the surface on which the semiconductor wafer is stuck, It is an additional requirement that the adhesive strength is reduced by an external stimulus, and that the supporting substrate is formed of any one of synthetic resin, metal, glass, and ceramics.
[0010]
According to the semiconductor wafer dividing method configured as described above, the polishing step, the dividing step, and the pickup step are performed in a state where the semiconductor wafer remains attached to the support substrate. Very easy to handle.
[0011]
In addition, when the process is shifted from the polishing process to the dividing process, it is not necessary to replace the tape with a tape, so that damage to the semiconductor wafer during the replacement can be prevented without using a special device.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
An example of an embodiment of the present invention will be described with reference to the drawings. The semiconductor wafer W shown in FIG. 1 is an example of a semiconductor wafer divided according to the present invention, and has a configuration in which a plurality of circuits are formed on the surface by being divided by streets S. It is divided into individual semiconductor chips C by cutting or the like.
[0013]
The semiconductor wafer W is turned upside down so that the surface of the semiconductor wafer W faces the upper surface of the support substrate 11 as shown in FIG. 2, and the two are integrated via the double-sided tape 10 to the state shown in FIG. Integration process). Here, the double-sided tape 10 is an example of an adhesive, and for example, a liquid resin or the like can also be used.
[0014]
The support substrate 11 is made of a highly rigid member such as synthetic resin, glass, ceramics, and metal. The thickness of the support substrate 11 is 0.5 mm to 1.5 mm when formed of glass or ceramics, 0.3 mm to 1.0 mm when formed of metal (for example, stainless steel), and synthetic resin (for example, PET). When it is formed by, the thickness is preferably 0.1 mm to 0.5 mm.
[0015]
As shown in FIG. 3, the back surface of the semiconductor wafer W integrated with the support substrate 11 is polished by, for example, the polishing apparatus 20 shown in FIG.
[0016]
In the polishing apparatus 20, a wall 22 is provided upright from an end of a base 21, and a pair of rails 23 is vertically disposed on an inner surface of the wall 22. The polishing means 25 attached to the support plate 24 moves up and down as the support plate 24 moves up and down. A turntable 26 is rotatably disposed on the base 21. The turntable 26 rotatably supports a chuck table 27 for holding a semiconductor wafer.
[0017]
In the polishing means 25, a mounter 29 is mounted on a tip of a spindle 28 having a vertical axis, a polishing wheel 30 is further mounted below the mounter 29, and a polishing wheel 31 is fixed to a lower surface of the polishing wheel 30. The polishing grindstone 31 rotates with the rotation of the spindle 28.
[0018]
When grinding the back surface of the semiconductor wafer W using the polishing apparatus 20, the semiconductor wafer W integrated with the support substrate 11 is held on the chuck table 27 so that the back surface is exposed and positioned directly below the polishing means 25. Then, while rotating the chuck table 27 and rotating the spindle 28, the polishing means 25 is lowered. Then, the polishing wheel 30 rotates with the rotation of the spindle 28, and the rotating polishing grindstone 31 comes into contact with the back surface of the semiconductor wafer W to apply a pressing force, whereby the back surface is polished by the polishing grindstone 31 ( Polishing step).
[0019]
Then, as shown in FIG. 5, after the semiconductor wafer W is formed to a desired thickness (for example, 100 μm or less, 50 μm or less), the semiconductor wafer W is cut into individual semiconductor chips by, for example, a cutting device 50 shown in FIG. To divide.
[0020]
In the cutting device 50, a plurality of semiconductor wafers W integrated with the support substrate 11 are accommodated in the cassette 51. Then, the semiconductor wafer W is conveyed one by one to the temporary storage area 53 by the carrying-in / out means 52, sucked by the carrying means 54, and conveyed to the chuck table 55 by the turning movement thereof, and is suctioned in a state where the back surface of the semiconductor wafer W faces upward and is exposed. Will be retained.
[0021]
When the semiconductor wafer W integrated with the support substrate 11 is sucked and held by the chuck table 55, the chuck table 55 moves in the + X direction and is positioned immediately below the imaging means 56. The imaging means 56 takes an image of the front side by transmitting light from the back side of the semiconductor wafer W with infrared rays, for example, and scans the street S to be cut (see FIG. 1) formed on the front side by pattern matching by the alignment means 56a. Detected by processing. Then, after alignment of the cutting blade 57 having the same Y coordinate with the imaging means 56 and the detected street in the Y-axis direction is performed, the chuck table 55 further moves in the + X direction, and the cutting blade 57 rotating at a high speed rotates. Under the action, the detected street is cut.
[0022]
When the chuck table 55 is reciprocated in the X-axis direction while indexing and feeding the cutting blades 57 in the Y-axis direction at street intervals, all streets in the same direction are cut.
[0023]
Further, when the chuck table 55 is further rotated by 90 degrees and the same cutting is performed as described above, as shown in FIG. 7, all the streets are cut vertically and horizontally to form individual semiconductor chips C (see FIG. 1). It is divided (dividing step). At this time, the individual semiconductor chips C maintain the state held by the support substrate 11.
[0024]
In the above example, the street to be cut is detected by infrared imaging. However, when the support substrate 11 is formed of a transparent member such as glass or PET, the street is transmitted through the transparent support substrate 11 from below. Then, alignment can be performed by performing imaging.
[0025]
Further, not only a cutting device but also a laser cutting device may be used to cut a street by irradiating a laser beam to divide the street into individual semiconductor chips.
[0026]
As shown in FIG. 7, after the semiconductor wafer W is divided into individual semiconductor chips C while maintaining its shape, as shown in FIG. Pickup is performed one by one from 11 (pickup step).
[0027]
Here, when at least the surface of the double-sided tape 10 to which the semiconductor wafer W is adhered is a type of adhesive whose adhesive force is reduced by an external stimulus, an external stimulus is applied to the adhesive. If the pickup is performed after the adhesive force is reduced, the pickup can be performed easily and smoothly. In the illustrated example, the external stimulus is ultraviolet light, and among the double-sided tape 10, the adhesive on at least the side to which the semiconductor wafer W is adhered is of a type that can reduce the adhesive force by irradiation with ultraviolet light. Things.
[0028]
When the integration step, the polishing step, the division step, and the pickup step are performed as described above, there is no need to peel the semiconductor wafer from the support substrate and attach it to the dicing tape as in the related art, and the polishing step, the division step, Since the pickup process is performed while being supported by the support substrate 11, the semiconductor wafer W thinned by polishing can be easily handled, and the semiconductor wafer W may be cracked or chipped without using a special device. Can be prevented.
[0029]
In the above-described embodiment, the case where the outer diameter of the semiconductor wafer W is equal to the outer diameter of the support substrate 11 has been described as an example. However, as in the case of the support substrate 11a shown in FIG. When a support substrate having a large outer diameter is used, as shown in FIG. 10, in the polishing step, one of the styluses 70 is attached to the stylus 70 using a stylus-type thickness measuring device 72 having styluses 70 and 71. The thickness of the semiconductor wafer W is measured based on the difference in height between the two styluses by bringing the other stylus 71 into contact with the back surface of the semiconductor wafer W while making contact with the upper surface of the support substrate 11a. Polishing can be performed while polishing. Further, since only the support substrate 11 can be held during the transfer, there is no possibility that the semiconductor wafer W is damaged.
[0030]
【The invention's effect】
As described above, according to the method for dividing a semiconductor wafer according to the present invention, the polishing step, the dividing step, and the pickup step are performed while the semiconductor wafer is still attached to the support substrate. Even if it is thin, handling is extremely easy, and damage to the semiconductor wafer can be prevented.
[0031]
Also, since it is not necessary to replace the tape when transferring from the polishing process to the dividing process, damage to the semiconductor wafer during the replacement can be prevented without using a special device, and the safety is increased. .
[Brief description of the drawings]
FIG. 1 is a perspective view showing an example of a semiconductor wafer.
FIG. 2 is a perspective view showing an integration step.
FIG. 3 is a perspective view showing a semiconductor wafer integrated with a support substrate.
FIG. 4 is a perspective view showing an example of a polishing apparatus.
FIG. 5 is a perspective view showing a semiconductor wafer integrated with a support substrate after polishing.
FIG. 6 is a perspective view showing an example of a cutting device.
FIG. 7 is a perspective view showing a semiconductor wafer divided into individual semiconductor chips and integrated with a support substrate.
FIG. 8 is a perspective view illustrating an example of a pickup step.
FIG. 9 is a perspective view showing a second example of the support substrate.
FIG. 10 is a front view showing how the thickness of the semiconductor wafer is measured in the polishing step.
[Explanation of symbols]
W ... Semiconductor wafer S ... Street C ... Semiconductor chip 10 ... Double-sided tape (adhesive) 11 ... Support substrate 20 ... Polishing device 21 ... Base 22 ... Wall 23 ... Rail 24 ... Support plate 25 ... Polishing means 26 ... Turn table 27 ... Chuck table 28 ... Spindle 29 ... Mounter 30 ... Polishing wheel 31 ... Polishing grindstone 50 ... Cutting device 51 ... Cassette 52 ... Transport / inlet means 53 ... Temporary storage area 54 ... Transport means 55 ... Chuck table 56 ... Imaging means 56a ... Alignment Means 57 Cutting blade 60 Adsorbing collets 70, 71 Contact probe 72 Thickness measuring instrument

Claims (5)

表面に複数の回路が形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの分割方法であって、
半導体ウェーハを支持する支持基板の上面に半導体ウェーハの表面を対面させ粘着剤を介して該半導体ウェーハと該支持基板とを一体とする一体化工程と、
該支持基板と一体となった状態の半導体ウェーハの裏面を研磨する研磨工程と、
該支持基板と一体となった状態の半導体ウェーハを裏面側から個々の半導体チップに分割する分割工程と、
該支持基板から半導体チップをピックアップするピックアップ工程と
から構成される半導体ウェーハの分割方法。
A method of dividing a semiconductor wafer that divides a semiconductor wafer having a plurality of circuits formed on a surface into semiconductor chips for each circuit,
An integration step of integrating the semiconductor wafer and the support substrate via an adhesive with the surface of the semiconductor wafer facing the upper surface of the support substrate supporting the semiconductor wafer,
A polishing step of polishing the back surface of the semiconductor wafer integrated with the support substrate,
A dividing step of dividing the semiconductor wafer integrated with the support substrate into individual semiconductor chips from the back side,
A method for dividing a semiconductor wafer, comprising: a pickup step of picking up semiconductor chips from the support substrate.
粘着剤は両面テープである請求項1に記載の半導体ウェーハの分割方法。2. The method for dividing a semiconductor wafer according to claim 1, wherein the adhesive is a double-sided tape. 粘着剤は外的刺激によって粘着力が低下する請求項1または2に記載の半導体ウェーハの分割方法。3. The method for dividing a semiconductor wafer according to claim 1, wherein the adhesive has a reduced adhesive strength due to an external stimulus. 両面テープのうち、少なくとも半導体ウェーハが貼着される側の面は、外的刺激によって粘着力が低下する請求項2に記載の半導体ウェーハの分割方法。The method for dividing a semiconductor wafer according to claim 2, wherein at least a surface of the double-sided tape to which the semiconductor wafer is adhered has a reduced adhesive strength due to an external stimulus. 支持基板は、合成樹脂、金属、ガラス、セラミックスのいずれかにより形成される請求項1、2、3または4に記載の半導体ウェーハの分割方法。5. The method according to claim 1, wherein the support substrate is formed of any one of synthetic resin, metal, glass, and ceramics.
JP2002377089A 2002-12-26 2002-12-26 Semiconductor wafer splitting method Pending JP2004207607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002377089A JP2004207607A (en) 2002-12-26 2002-12-26 Semiconductor wafer splitting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002377089A JP2004207607A (en) 2002-12-26 2002-12-26 Semiconductor wafer splitting method

Publications (1)

Publication Number Publication Date
JP2004207607A true JP2004207607A (en) 2004-07-22

Family

ID=32814370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002377089A Pending JP2004207607A (en) 2002-12-26 2002-12-26 Semiconductor wafer splitting method

Country Status (1)

Country Link
JP (1) JP2004207607A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146892A (en) * 2011-01-14 2012-08-02 Renesas Electronics Corp Method for manufacturing semiconductor device
US8394677B2 (en) 2010-03-03 2013-03-12 Elpida Memory, Inc. Method of fabricating semiconductor device
JP2014179495A (en) * 2013-03-15 2014-09-25 Disco Abrasive Syst Ltd Method for processing wafer
US9029199B2 (en) 2012-06-22 2015-05-12 Ps4 Luxco S.A.R.L. Method for manufacturing semiconductor device
KR20220041858A (en) 2019-08-02 2022-04-01 도쿄엘렉트론가부시키가이샤 Substrate processing method and substrate processing apparatus
JP2023046922A (en) * 2021-09-24 2023-04-05 株式会社ディスコ Plate-like material processing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257742A (en) * 1986-05-01 1987-11-10 Nec Kyushu Ltd Measuring method for thickness of semiconductor substrate
JPH11243081A (en) * 1998-02-26 1999-09-07 Nippon Telegr & Teleph Corp <Ntt> Method for manufacturing thin film semiconductor device
JP2000254857A (en) * 1999-01-06 2000-09-19 Tokyo Seimitsu Co Ltd Flat face machining device and machining of flat face
JP2001326206A (en) * 2000-05-16 2001-11-22 Shin Etsu Handotai Co Ltd Method for thinning semiconductor wafer and thin semiconductor wafer
JP2002076101A (en) * 2000-08-29 2002-03-15 Disco Abrasive Syst Ltd How to use holding plate and holding plate
JP2002173652A (en) * 2000-12-06 2002-06-21 Hitachi Chem Co Ltd Adhesive film, semiconductor device using the same and method of producing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257742A (en) * 1986-05-01 1987-11-10 Nec Kyushu Ltd Measuring method for thickness of semiconductor substrate
JPH11243081A (en) * 1998-02-26 1999-09-07 Nippon Telegr & Teleph Corp <Ntt> Method for manufacturing thin film semiconductor device
JP2000254857A (en) * 1999-01-06 2000-09-19 Tokyo Seimitsu Co Ltd Flat face machining device and machining of flat face
JP2001326206A (en) * 2000-05-16 2001-11-22 Shin Etsu Handotai Co Ltd Method for thinning semiconductor wafer and thin semiconductor wafer
JP2002076101A (en) * 2000-08-29 2002-03-15 Disco Abrasive Syst Ltd How to use holding plate and holding plate
JP2002173652A (en) * 2000-12-06 2002-06-21 Hitachi Chem Co Ltd Adhesive film, semiconductor device using the same and method of producing semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394677B2 (en) 2010-03-03 2013-03-12 Elpida Memory, Inc. Method of fabricating semiconductor device
JP2012146892A (en) * 2011-01-14 2012-08-02 Renesas Electronics Corp Method for manufacturing semiconductor device
US9029199B2 (en) 2012-06-22 2015-05-12 Ps4 Luxco S.A.R.L. Method for manufacturing semiconductor device
JP2014179495A (en) * 2013-03-15 2014-09-25 Disco Abrasive Syst Ltd Method for processing wafer
KR20220041858A (en) 2019-08-02 2022-04-01 도쿄엘렉트론가부시키가이샤 Substrate processing method and substrate processing apparatus
JP2023046922A (en) * 2021-09-24 2023-04-05 株式会社ディスコ Plate-like material processing method

Similar Documents

Publication Publication Date Title
JPWO2003049164A1 (en) Manufacturing method of semiconductor chip
JP2004207606A (en) Wafer support plate
JP7042944B2 (en) Transport equipment and board processing system
JP5137747B2 (en) Work holding mechanism
KR101757932B1 (en) Wafer transfer mechanism
KR20040069968A (en) Semiconductor wafer protective member and semiconductor wafer grinding method
JP5068705B2 (en) Chuck table of processing equipment
JP5101267B2 (en) Wafer processing method
JP7682654B2 (en) Semiconductor device manufacturing method and manufacturing device
JP2019186491A (en) Processing method for work piece
JP2004207607A (en) Semiconductor wafer splitting method
JP2004082319A (en) Chip grinding method and ring frame fixing mechanism
JP2004228133A (en) Semiconductor wafer splitting method
KR100816641B1 (en) Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
JP2009302369A (en) Method and apparatus for processing plate-like object
JP2014013807A (en) Wafer processing method
US11075071B2 (en) Method for processing wafer
TW202228203A (en) Grinding apparatus
JP4026680B2 (en) Plate support member and method of using the same
JP7325903B2 (en) Wafer processing method
JP2012039039A (en) Processing method
JP2006093285A (en) Dicing method from the back side of the wafer
JP2020191430A (en) Wafer processing method and tape peeling equipment
JP2008016485A (en) Wafer carrying method and wafer carrying unit
JP2024122174A (en) Holding table cleaning method and processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090820