JP2004193377A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004193377A JP2004193377A JP2002360230A JP2002360230A JP2004193377A JP 2004193377 A JP2004193377 A JP 2004193377A JP 2002360230 A JP2002360230 A JP 2002360230A JP 2002360230 A JP2002360230 A JP 2002360230A JP 2004193377 A JP2004193377 A JP 2004193377A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- cleaning
- liquid
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000005498 polishing Methods 0.000 claims abstract description 512
- 238000004140 cleaning Methods 0.000 claims abstract description 120
- 239000007788 liquid Substances 0.000 claims description 140
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 40
- 238000007747 plating Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 2
- 239000002356 single layer Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 12
- 238000007517 polishing process Methods 0.000 abstract description 11
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 239000000654 additive Substances 0.000 description 20
- 230000000996 additive effect Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 13
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 12
- 239000000126 substance Substances 0.000 description 12
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 150000002894 organic compounds Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000008139 complexing agent Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
【課題】ＣＭＰ工程における研磨レートを安定化し、面内均一性を向上することができる半導体装置の製造方法を提供する。
【解決手段】所定パターンの溝１２ａを有する第１の層１２上に、前記溝１２ａを埋め込むように形成された被研磨膜１４の一部を、所定の研磨液を供給して研磨する第１の研磨工程と、前記被研磨膜１４を、洗浄しながら研磨する洗浄研磨工程と、前記溝１２ａの外部に形成された前記被研磨膜１４の残部を、所定の研磨液を供給して研磨する第２の研磨工程とを具備した半導体装置の製造方法である。
【選択図】 図１
【解決手段】所定パターンの溝１２ａを有する第１の層１２上に、前記溝１２ａを埋め込むように形成された被研磨膜１４の一部を、所定の研磨液を供給して研磨する第１の研磨工程と、前記被研磨膜１４を、洗浄しながら研磨する洗浄研磨工程と、前記溝１２ａの外部に形成された前記被研磨膜１４の残部を、所定の研磨液を供給して研磨する第２の研磨工程とを具備した半導体装置の製造方法である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ロジックＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やメモリの高速化の要求から、配線形成方法の一つとして機械的化学的研磨方法（ＣＭＰ）を用いた埋め込み配線が注目されている。配線材料は、例えば、Ａｌ、Ｃｕ、Ｗなどである。特に、Ｃｕは低抵抗であり、かつ高融点材料であるとして注目されており、Ｃｕを用いた埋め込み配線の形成方法では、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）加工が難しいことや、Ｃｕの拡散を防止するために配線をバリアメタルで囲む必要があること、などの理由から、ＣＭＰ工程の採用が必須である。
【０００３】
図１０に、例えば、細かいライン状のパターンを有する、従来の技術の埋め込み配線の形成方法を示す。図１０（ａ）に示すように、シリコン基板１０１上に、複数の溝１０２ａを有する絶縁膜１０２を形成し、スパッタ法を用いてＴａＮを堆積させ、バリアメタルとしてＴａＮライナー膜１０３を形成する。続いて、スパッタ法及び鍍金法を用いてＣｕを堆積させ、Ｃｕシード膜及びＣｕ配線膜からなるＣｕ膜１０４を形成する。Ｃｕを堆積させる際、細かいライン状のパターンを有する溝１０２ａにＣｕを埋め込んで形成する必要があるため、Ｃｕの堆積を促進する添加剤が添加される。
【０００４】
次に、図１０（ｂ）に示すように、溝１０２ａの外部に形成された不要なＣｕ膜１０４をＣＭＰ工程によって除去する。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。
【０００５】
続いて、不要なＴａＮライナー膜１０３等をＣＭＰ工程によって除去する（図示しない）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。このようにして、細かいライン状のパターンを有する埋め込み配線を形成する。
【０００６】
図１１に、例えば、多層配線の上層配線など深さの深いパターンを有する、従来の技術の埋め込み配線の形成方法を示す。図１１（ａ）に示すように、シリコン基板１１１上に、深い溝１１２ａを有する絶縁膜１１２を形成し、スパッタ法を用いてＴａＮを堆積させ、バリアメタルとしてＴａＮライナー膜１１３を形成する。続いて、スパッタ法及び鍍金法を用いてＣｕを堆積させ、Ｃｕシード膜及びＣｕ配線膜からなるＣｕ膜１１４を形成する。Ｃｕを堆積させる際、深さの深いパターンを有する溝１１２ａにＣｕを埋め込んで形成する必要があるため、例えば、鍍金法のマージンとして、Ｃｕ膜の厚さをある程度大きく形成する必要がある。
【０００７】
次に、図１１（ｂ）に示すように、溝１１２ａの外部に形成された不要なＣｕ膜１１４をＣＭＰ工程によって除去する。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。
【０００８】
続いて、不要なＴａＮライナー膜１１３等をＣＭＰ工程によって除去する（図示しない）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。このようにして、多層配線の上層配線など深さの深いパターンを有する埋め込み配線を形成する。
【０００９】
特許文献１には、ＣＭＰ方法の例が記載されている。すなわち、回路基材を第一研磨ユニットに移動し、バリア膜が露出するまで導電体研磨した後、リンス液を供給して低圧で圧接して洗浄し、続いて、処理液を供給して低圧で圧接して清浄化し、リンス液を供給して低圧で圧接して洗浄する。次に、回路基材を第二研磨ユニットに移動し、バリア膜を研磨した後、リンス液を供給して低圧で圧接して洗浄する例が記載されている。
【００１０】
また、特許文献２には、ＣＭＰ工程を有する基板研磨方法の他の例が記載されており、第１研磨工程及び第２研磨工程でＣｕめっき膜層及び給電シード層を除去し、研磨除去が確認されたら、研磨面に残った第１及び第２研磨工程でのスラリーを除去洗浄し、第３研磨工程でバリア層の研磨を行う例が記載されている。
【００１１】
【特許文献１】
特開２００２−１４１３１２号公報（第８頁、第１図）
【特許文献２】
特開２００２−８３７８７号公報（第７頁、第１１図）
【００１２】
【発明が解決しようとする課題】
例えば、細かいライン状のパターンを有する溝に形成された埋め込み配線では、Ｃｕ膜を鍍金成膜する際に添加された添加剤によって、Ｃｕ膜が盛り上がり、ハンプ（Ｈｕｍｐ）部が形成される。溝の上端に形成されたＣｕ膜の厚さが約６００ｎｍ、研磨速度が約１μｍ／ｍｉｎであるとすると、約６０秒程度で研磨することが可能であるが、実際は、盛り上がったハンプ部の研磨に時間を要する。よって、オーバーポリッシュの時間を長く設定する必要があり、ウェハの面内均一性が劣化するという問題があった。
【００１３】
また、Ｃｕ膜を堆積する際に用いた添加剤は、Ｃｕ膜の表面部分に高濃度に分布していることが多い。この添加剤は、酸化抑制剤に類似しており、研磨パッドに付着したり、研磨液と化学反応を起こすことによって、研磨速度が不安定になったり、オーバーポリッシュの時間を長く設定しても、不要なＣｕ膜を十分に除去することができないという問題があった。
【００１４】
また、例えば、深さの深いパターンを有する溝に形成された埋め込み配線では、Ｃｕを堆積させる際、例えば、鍍金法のマージンとして、Ｃｕ膜の厚さをある程度大きく形成する必要があるため、不要なＣｕ膜が厚く形成されている。溝の上端に形成されたＣｕ膜の厚さが約２１００ｎｍ、研磨速度が約１μｍ／ｍｉｎであるとすると、約１８０秒程度で研磨することが可能であるが、実際は、長時間の研磨を行うと、研磨パッドに付着した削りかすや研磨液の残液の影響によって、ウェハの位置、研磨時間、処理枚数などによって研磨速度が異なってくるため、研磨速度が不安定になる。よって、実際は、研磨にさらに時間を要する。
【００１５】
このように、研磨速度が不安定になると、面内均一性を維持した研磨が困難となるため、さらに長時間の研磨が必要となる。よって、オーバーポリッシュの時間をさらに長く設定する必要があり、ウェハの面内均一性が劣化するという問題があった。
【００１６】
図１２は、研磨時間による面内傾向の違いを示す図である。横軸がウェハ上の位置を示しており、縦軸が研磨レートを示している。Ａは、研磨時間が１２０秒の場合の６０秒あたりの研磨レートの面内傾向であり、Ｂは、研磨時間が６０秒の場合の研磨レートの面内傾向である。研磨時間が長くなると、研磨速度が不安定になり、面内均一性を維持した研磨が困難になることが分かる。また、ウェハ上の位置で研磨レートが異なり、ウェハの中央領域と周縁領域の間の中間領域において過研磨が生じている。
【００１７】
本発明は、上記した問題点を解決すべくなされたもので、ＣＭＰ工程における研磨レートを安定化し、面内均一性に優れた半導体装置を製造する方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記した目的を達成するための本発明の半導体装置の製造方法の一形態は、所定パターンの溝を有する第１の層上に、前記溝を埋め込むように形成された被研磨膜の一部を、所定の研磨液を供給して研磨する第１の研磨工程と、
前記第１の研磨工程の後、前記被研磨膜を、洗浄しながら研磨する洗浄研磨工程と、
前記洗浄研磨工程の後、前記溝の外部に形成された前記被研磨膜の残部を、所定の研磨液を供給して研磨する第２の研磨工程とを具備している。
【００１９】
上記した本発明の一形態によれば、ＣＭＰ工程における研磨レートを安定化し、面内均一性に優れた半導体装置を製造する方法を提供することができる。
【００２０】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１乃至図４に本発明の第１の実施の形態に係る半導体装置の製造方法を示す。
【００２１】
図１に、例えば、細かいライン状のパターンを有する、本実施の形態の埋め込み配線の形成方法を示す。図１（ａ）に示すように、図示しない素子が形成されたシリコン基板１１上に、深さ３００ｎｍの複数の溝１２ａを有する絶縁膜１２を形成する。絶縁膜１２は、ＬＫＤ２７（ＪＳＲ社）であり、厚さは６００ｎｍである。次に、スパッタ法を用いてＴａＮを堆積させ、バリアメタルとして厚さ１０ｎｍのＴａＮライナー膜１３を形成する。続いて、導電膜として、スパッタ法及び鍍金法を用いてＣｕを堆積させ、Ｃｕシード膜及びＣｕ配線膜からなる、厚さ６００ｎｍのＣｕ膜１４を形成する。厚さ６００ｎｍは、溝の上端に形成された膜の膜厚である。Ｃｕを堆積させる際、細かいライン状のパターンを有する溝１２ａにＣｕを埋め込んで形成する必要があるため、Ｃｕの堆積を促進する添加剤が添加される。よって、Ｃｕ膜１４は、表面が盛り上がった形状となることが多い。
【００２２】
次に、図１（ｂ）に示すように、Ｃｕ膜の第１の研磨工程として、不要なＣｕ膜１４の一部（上層部）をＣＭＰ工程によって除去する。続いて、第１の洗浄研磨工程として、純水を供給して洗浄研磨を行う（図示しない）。
【００２３】
次に、図１（ｃ）に示すように、Ｃｕ膜の第２の研磨工程として、溝１２ａの外部に形成された不要なＣｕ膜１４の残部をＣＭＰ工程によって除去する。
【００２４】
続いて、図１（ｄ）に示すように、不要なＴａＮライナー膜１３等をＣＭＰ工程によって除去する。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。このようにして、例えば細かいライン状のパターンを有する埋め込み配線を形成する。
【００２５】
図２に、このようなＣｕ膜の研磨工程を模式的に示す。Ｃｕ膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部（上層部）を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として以下のような条件Ａを選択する。
研磨条件Ａ
研磨液：ＣＭＳ７３０３(ＪＳＲ社)＋ＣＭＳ７３０４（ＪＳＲ社）
研磨液流量：２００ｃｃ／ｍｉｎ
研磨パッド:ＩＣ１０００（ＲＯＤＥＬ社）
研磨荷重：４００ｇ／ｃｍ2
トップリング回転数：１００ｒｐｍ
ターンテーブル回転数：１００ｒｐｍ
Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第１の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。Ｃｕ膜１４の一部（上層部）を研磨する工程である。
【００２６】
次に、洗浄研磨工程で、純水を供給した研磨（ここでは、水ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２）。研磨条件は、研磨条件Ａの研磨液の代わりに純水を供給し、供給する純水流量を、２００ｃｃ／ｍｉｎとし、２０秒間の研磨を行う。
【００２７】
次に、Ｃｕ膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記したＣｕ膜の第１の研磨工程と同じ研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第２の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝１２ａの外部に形成された不要なＣｕ膜１４を除去する。
【００２８】
ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜１３等の研磨を行う。
【００２９】
細かいライン状のパターンを有する溝に形成された埋め込み配線では、Ｃｕ膜を形成される際に添加された添加剤によって、Ｃｕ膜が盛り上がり、ハンプ（Ｈｕｍｐ）部が形成される。Ｃｕ膜を堆積する際に用いた添加剤は、Ｃｕ膜のハンプ部の表面部分に、高濃度に分布していることが多い。Ｃｕ膜の第１の研磨工程では、酸化抑制剤に類似した添加剤が高濃度に分布している、Ｃｕ膜の表面部分を研磨している。続いて、洗浄研磨工程では、水ポリッシュを行い、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などを除去し、清浄化を行っている。
【００３０】
この洗浄研磨工程は、特にＣｕ膜の表面部分を研磨した際に研磨パッドに付着する鍍金法で添加される添加剤を、純水を供給して研磨し、洗浄除去しているため、続いて行われるＣｕ膜の第２の研磨工程では、研磨パッドに付着した添加剤、研磨液の残液、削りかす、鍍金液に含まれる有機化合物などの少ない、換言すれば、研磨工程の初期状態で、添加剤の含有量がより少ないＣｕ膜の研磨を行うことができる。よって、ハンプ部のＣｕ膜を容易に研磨することができ、オーバーポリッシュ時間を短くすることができるため、研磨レートを安定化することができ、面内均一性を向上させることができる。
【００３１】
また、これらのＣｕ研磨工程及び洗浄研磨工程は、同一テーブルで実施することができるため、洗浄研磨工程の追加による研磨テーブルの追加、スループットの低下などの問題は生じない。
【００３２】
また、全体的なＣｕ膜の研磨時間を短くすることもでき、スループットを向上することができる。さらに、鍍金法で添加される添加剤を洗浄除去しているため、オーバーポリッシュ時間を短くし、研磨レートを安定化するとともに、オーバーポリッシュ時間を長くしても除去し切れなかったＣｕ膜を除去することができ、さらに面内均一性を向上させることができる。
【００３３】
また、純水を用いて洗浄除去を行っているため、研磨液とのｐＨの相違による影響や錯化剤による影響等を考慮する必要はなく、比較的容易に実施することができるとともに、高い効果を得ることができる。
【００３４】
（第１の変形例）
図３に、Ｃｕ膜の他の研磨工程を模式的に示す。Ｃｕ膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部（上層部）を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として前記した研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第１の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。
【００３５】
次に、洗浄研磨工程で、洗浄液を供給した研磨（ここでは、洗浄液ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２）。洗浄液は、例えば、クエン酸などであり、研磨液とのｐＨの相違による影響を考慮して選択する。研磨条件は、研磨条件Ａの研磨液の代わりに洗浄液を供給し、供給する洗浄液流量を、２００ｃｃ／ｍｉｎとし、２０秒間の研磨を行う。
【００３６】
次に、Ｃｕ膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記したＣｕ膜の第１の研磨工程と同じ研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第２の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜１４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜１３等の研磨を行う。
【００３７】
この洗浄研磨工程は、特にＣｕ膜の表面部分を研磨した際に研磨パッドに付着する鍍金法で添加される添加剤を、洗浄液を供給して研磨し、洗浄除去しているため、効率よく清浄化を行うことができる。
【００３８】
（第２の変形例）
図４に、Ｃｕ膜の他の研磨工程を模式的に示す。Ｃｕ膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部（上層部）を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として前記した研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第１の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。
【００３９】
次に、第１の洗浄研磨工程で、純水を供給した研磨（ここでは、水ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２−１）。続いて、第２の洗浄研磨工程で、洗浄液を供給した研磨（ここでは、洗浄液ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液をよく洗浄除去する（ステップ２−２）。ここで、洗浄液は、例えば、クエン酸などである。さらに、第３の洗浄研磨工程で、純水を供給した研磨を行い、研磨パッドに付着した物質や研磨液、洗浄液をさらによく洗浄除去する（ステップ２−３）。洗浄液は、研磨液とのｐＨの相違による影響をある程度考慮して選択する。研磨条件は、研磨条件Ａの研磨液の代わりに純水または洗浄液を供給し、供給する純水流量または洗浄液流量を、２００ｃｃ／ｍｉｎとし、ステップ２−１〜２−３で、５秒間、１０秒間、５秒間の計２０秒間の研磨を行う。
【００４０】
次に、Ｃｕ膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記したＣｕ膜の第１の研磨工程と同じ研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第２の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜１４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜１３等の研磨を行う。
【００４１】
第１の洗浄研磨工程では、水ポリッシュを行い、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などを除去している。続いて第２の洗浄研磨工程では、洗浄液ポリッシュを行い、さらに、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などの除去を効率よく行い、清浄化を行っている。続いて第３の洗浄研磨工程では、水ポリッシュを行い、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などに加えて、第２の洗浄研磨工程で用いた洗浄液の残液の除去も行い、清浄化を行っている。よって、研磨液とのｐＨの相違による影響や錯化剤による影響等をあまり考慮する必要なく、比較的容易に実施でき、高い効果を得ることができる。
【００４２】
さらに、図３に示した第１の変形例で、Ｃｕ膜の第１及び第２の研磨工程の間に実施される、ステップ２の洗浄研磨工程において、洗浄液を供給した洗浄研磨工程を行った例を記載したが、ステップ２の前後、または前か後ろのいずれかに純水を用いて清浄化（洗浄のみの工程）を行ってもよい。この場合、テーブル上から移動させて別ユニットで洗浄を行う必要があるが、面内均一性が向上するなどの効果を得ることができる。
【００４３】
また、図４に示した第２の変形例で、Ｃｕ膜の第１及び第２の研磨工程の間に実施される、ステップ２−１〜２−３の第１乃至第３の洗浄研磨工程において、純水、洗浄液、純水を供給した洗浄研磨工程を行った例を記載したが、ステップ２−１またはステップ２−３の水ポリッシュを省略して実施した場合でも、第１の変形例で示した効果を得ることができる。
【００４４】
本実施の形態では、バリアメタルとしてＴａＮ膜である例を記載したが、これに限定されず、Ｍｏ、Ｔｉ、ＴｉＮ、Ｎｂ、Ａｇなどでもかまわない。また、配線材料としてＣｕ膜である例を記載したが、これに限定されず、Ａｌ，Ｗ，Ａｇでもよい。
【００４５】
また、本実施の形態では、例えば、細かいライン状のパターンを有する埋め込み配線について記載したが、このパターンに限定されず、添加剤などの酸化抑制剤が含まれる配線材料を用いた埋め込み配線に適用することによって、効果を得ることができる。
【００４６】
Ｃｕ膜の第１の研磨工程、洗浄研磨工程、Ｃｕ膜の第２の研磨工程における研磨時間を３０秒間、２０秒間、３０秒間としたが、これに限定されない。Ｃｕ膜の第１の研磨工程、洗浄研磨工程、Ｃｕ膜の第２の研磨工程における研磨時間を、２０秒間、２０秒間、４０秒間のように、設定してもかまわない。このように、全体の研磨工程に対して、やや前半の段階で洗浄研磨工程を行うことによって、添加剤が含まれているＣｕ膜の上層部を研磨した際に発生する削りかすなどを、早い段階で除去することができるため、より好ましい。
【００４７】
また、Ｃｕ膜の第１の研磨工程、洗浄研磨工程、Ｃｕ膜の第２の研磨工程における研磨時間を４０秒間、２０秒間、２０秒間のように設定してもよい。ただし、溝上に残ったＣｕ膜をオーバーポリッシュして研磨する際、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などが除去されずに多く残っていると、オーバーポリッシュに要する時間が長くなり、研磨レートの安定化を阻害し、面内均一性を劣化させる要因となる。したがって、洗浄研磨工程はＣｕ膜の研磨工程のうち、遅くとも、Ｃｕ膜のオーバーポリッシュを行う前までに行うことが好ましい。
【００４８】
（第２の実施の形態）
図５乃至図９に本発明の第２の実施の形態に係る半導体装置の製造方法を示す。
【００４９】
図５に、例えば、深さの深いパターンを有する、本実施の形態の埋め込み配線の形成方法を示す。図５（ａ）に示すように、図示しない素子が形成されたシリコン基板３１上に、深さ１５００ｎｍの溝３２ａを有する絶縁膜３２を形成する。絶縁膜３２は、ＬＫＤ２７（ＪＳＲ社）であり、厚さは１８００ｎｍである。次に、スパッタ法を用いてＴａＮを堆積させ、バリアメタルとして厚さ１０ｎｍのＴａＮライナー膜３３を形成する。続いて、導電膜として、スパッタ法及び鍍金法を用いてＣｕを堆積させ、Ｃｕシード膜及びＣｕ配線膜からなる厚さ２５００ｎｍのＣｕ膜３４を形成する。厚さ２５００ｎｍは、溝の上端に形成された膜の膜厚である。Ｃｕを堆積させる際、深さの深いパターンを有する溝３２ａにＣｕを埋め込んで形成する必要があるため、例えば、鍍金法のマージンとして、Ｃｕ膜をある程度大きく形成する必要があり、不要なＣｕ膜が厚く形成されている。ここで、導電膜としてＣｕ膜が形成されている例を記載したが、これに限定されない。また、スパッタ法及び鍍金法によって形成されている例を記載したが、これに限定されない。
【００５０】
次に、図５（ｂ）に示すように、導電膜の第１の研磨工程として、不要なＣｕ膜３４の一部をＣＭＰ工程によって除去する。続いて、洗浄研磨工程として、純水を供給して洗浄研磨を行う（図示しない）。
【００５１】
次に、図５（ｃ）に示すように、導電膜の第２の研磨工程として、溝の外部に形成された不要なＣｕ膜３４の残部をＣＭＰ工程によって除去する。
【００５２】
続いて、図５（ｄ）に示すように、不要なＴａＮライナー膜３３等をＣＭＰ工程によって除去する（図示しない）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。
【００５３】
図６に、導電膜として形成されたＣｕ膜の研磨工程を模式的に示す。導電膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として以下のような条件Ｂを選択する。
研磨条件Ｂ
研磨液：ＣＭＳ７３０３(ＪＳＲ社)＋ＣＭＳ７３０４（ＪＳＲ社）
研磨液流量：２００ｃｃ／ｍｉｎ
研磨パッド:ＩＣ１０００（ＲＯＤＥＬ社）
研磨荷重：４００ｇ／ｃｍ2
トップリング回転数：１００ｒｐｍ
ターンテーブル回転数：１００ｒｐｍ
Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第１の研磨工程では、研磨液を供給して、６０秒間の研磨を行い、Ｃｕ膜３４を研磨する。Ｃｕ膜の一部を研磨する工程である。
【００５４】
次に、洗浄研磨工程で、純水を供給した研磨（ここでは、水ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２）。研磨条件は、研磨条件Ｂの研磨液の代わりに純水を供給し、供給する純水流量を、２００ｃｃ／ｍｉｎとし、２０秒間の研磨を行う。
【００５５】
次に、導電膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記した導電膜の第１の研磨工程と同じ研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第２の研磨工程では、研磨液を供給して、９０秒間の研磨を行い、Ｃｕ膜３４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜３４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜３３等の研磨を行う。
【００５６】
深さの深いパターンを有する溝に形成された埋め込み配線では、不要なＣｕ膜が厚く形成される。導電膜の第１の研磨工程では、不要なＣｕ膜の一部を研磨している。続いて、洗浄研磨工程では、水ポリッシュを行い、導電膜の第１の研磨工程によって研磨パッドに付着した研磨液の残液、削りかすなどを除去し、清浄化を行っている。よって、続いて行われるＣｕ膜の第２の研磨工程では、研磨工程の初期状態で、研磨パッドに付着した研磨液の残液、削りかすなどの少ない、Ｃｕ膜の研磨を行うことができる。この結果、比較的厚いＣｕ膜の研磨工程であっても、オーバーポリッシュ時間を短くし、研磨レートを安定化することができ、面内均一性を向上させることができる。
【００５７】
図７に、本実施の形態と従来の技術による研磨方法における、面内傾向の比較して示した図を示す。横軸がウェハの位置を示しており、縦軸が研磨レートを示している。Ａは、従来の技術の研磨方法において、研磨時間が１２０秒の場合の６０秒あたりの研磨レートの面内傾向であり、Ｂは、本実施の形態の研磨方法において、研磨時間が１２０秒の場合の６０秒あたりの研磨レートの面内傾向である。従来の技術と比較して、研磨レートが安定化し、ウェハの面内均一性が向上していることが分かる。
【００５８】
また、これらの導電膜研磨工程及び洗浄研磨工程は、同一テーブルで実施することができるため、洗浄研磨工程の追加による研磨テーブルの追加、スループットの低下などの問題は生じない。
【００５９】
また、純水を用いて洗浄除去を行っているため、研磨液とのｐＨの相違による影響や錯化剤による影響等を考慮する必要はなく、比較的容易に実施でき、高い効果を得ることができる。また、全体的なＣｕ膜の研磨時間を短くすることもでき、スループットを向上することができる。
【００６０】
（第１の変形例）
図８に、導電膜として形成されたＣｕ膜の他の研磨工程を模式的に示す。導電膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として前記した研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第１の研磨工程では、研磨液を供給して、６０秒間の研磨を行い、Ｃｕ膜３４を研磨する。
【００６１】
次に、洗浄研磨工程で、洗浄液を供給した研磨（ここでは、洗浄液ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２）。洗浄液は、例えば、クエン酸などであり、研磨液とのｐＨの相違による影響を考慮して選択する。研磨条件は、研磨条件Ｂの研磨液の代わりに洗浄液を供給し、供給する洗浄液流量を、２００ｃｃ／ｍｉｎとし、２０秒間の研磨を行う。
【００６２】
次に、導電膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記した導電膜の第１の研磨工程と同じ研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第２の研磨工程では、研磨液を供給して、９０秒間の研磨を行い、Ｃｕ膜３４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜３４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜３３等の研磨を行う。
【００６３】
洗浄研磨工程では、洗浄液ポリッシュを行い、導電膜の第１の研磨工程によって研磨パッドに付着した研磨液の残液、削りかすなどを除去し、効率よく清浄化を行っている。
【００６４】
（第２の変形例）
図９に、導電膜として形成されたＣｕ膜の他の研磨工程を模式的に示す。導電膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として前記した研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第１の研磨工程では、研磨液を供給して、６０秒間の研磨を行い、Ｃｕ膜３４を研磨する。
【００６５】
次に、第１の洗浄研磨工程で、純水を供給した研磨（ここでは、水ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２−１）。続いて、第２の洗浄研磨工程で、洗浄液を供給した研磨（ここでは、洗浄液ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液をよく洗浄除去する（ステップ２−２）。ここで、洗浄液は、例えば、クエン酸などである。さらに、第３の洗浄研磨工程で、純水を供給した研磨を行い、研磨パッドに付着した物質や研磨液、洗浄液をさらによく洗浄除去する（ステップ２−３）。洗浄液は、研磨液とのｐＨの相違による影響をある程度考慮して選択する。研磨条件は、研磨条件Ｂの研磨液の代わりに純水または洗浄液を供給し、供給する純水流量または洗浄液流量を、２００ｃｃ／ｍｉｎとし、ステップ２〜４で、５秒間、１０秒間、５秒間の計２０秒間の研磨を行う。
【００６６】
次に、導電膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記した導電膜の第１の研磨工程と同じ研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第２の研磨工程では、研磨液を供給して、９０秒間の研磨を行い、Ｃｕ膜３４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜３４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜３３等の研磨を行う。
【００６７】
第１の洗浄研磨工程では、水ポリッシュを行い、研磨パッドに残った研磨液、削りかすなどを除去している。続いて第２の洗浄研磨工程では、洗浄液ポリッシュを行い、さらに、研磨パッドに残った研磨液、削りかすなどの除去を効率よく行い、清浄を行っている。続いて第３の洗浄研磨工程では、水ポリッシュを行い、研磨パッドに残った研磨液、削りかすなどに加えて、第２の洗浄研磨工程で用いた洗浄液の残液の除去も行い、清浄化を行っている。よって、研磨液とのｐＨの相違による影響や錯化剤による影響等をあまり考慮する必要なく、比較的容易に実施でき、高い効果を得ることができる。
【００６８】
さらに、図８に示した第１の変形例で、導電膜の第１及び第２の研磨工程の間に実施される、ステップ２の洗浄研磨工程において、洗浄液を供給した洗浄研磨工程を行った例を記載したが、ステップ２の前後、または前か後ろのいずれかに、純水を用いて清浄化（洗浄のみの工程）を行ってもよい。この場合、テーブル上から移動させて別ユニットで洗浄を行う必要があるが、面内均一性を向上するなどの効果を得ることができる。
【００６９】
また、図９に示した第２の変形例で、導電膜の第１及び第２の研磨工程の間に実施される、ステップ２−１〜２−３の第１乃至第３の洗浄研磨工程において、純水、洗浄液、純水を供給した洗浄研磨工程を行った例を記載したが、ステップ２−１またはステップ２−３の水ポリッシュを省略して実施した場合でも、第１の変形例で示した効果を得ることができる。
【００７０】
本実施の形態では、バリアメタルとしてＴａＮ膜である例を記載したが、これに限定されず、Ｍｏ、Ｔｉ、ＴｉＮ、Ｎｂ、Ａｇなどでもかまわない。また、配線材料として導電膜のＣｕ膜を形成する例を記載したが、これに限定されず、Ａｌ，Ｗ，Ａｇなどでもよい。また、配線の形成方法は、鍍金法を用いた形成方法を例に記載したが、他の方法を用いて形成してもかまわない。
【００７１】
また、本実施の形態では、例えば、深さの深いパターンを有する埋め込み配線について記載したが、このパターンに限定されない。ただし、本実施の形態は、比較的厚く形成した膜など長時間研磨する必要のある膜に適用すると効果が高い。また、被研磨膜は、配線材料に限定されず、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）プロセスによって形成される埋め込み絶縁膜であっても、効果を得ることができる。
【００７２】
さらに、本実施の形態では、導電膜の第１の研磨工程、洗浄研磨工程、導電膜の第２の研磨工程における研磨時間を６０秒間、２０秒間、９０秒間としたが、これに限定されず、導電膜の第１の研磨工程、洗浄研磨工程、導電膜の第２の研磨工程における研磨時間を、９０秒間、２０秒間、６０秒間のように、設定してもかまわない。このように、全体の研磨工程に対して、中盤の段階で洗浄研磨工程を行うことによって、導電膜の一部を研磨した際に発生する削りかすなどを除去し、導電膜の研磨工程の初期と同様の状態で、引き続き研磨することができるため、より好ましい形態であるといえる。
【００７３】
以上、第１及び第２の実施の形態では、研磨液による被研磨膜の研磨工程、第１及び第２の研磨工程において、同じ研磨条件を選択して研磨を行っているが、これに限定されず、異なる研磨条件を選択して、研磨を行うことも可能である。また、第１及び第２の実施の形態では、被研磨膜を研磨液によって研磨する工程の間に、洗浄研磨工程を一回行う例を記載したが、これに限定されず、被研磨膜を研磨する工程の中盤に、洗浄研磨工程を複数回行ってもかまわない。
【００７４】
【発明の効果】
以上詳述したように、本発明によれば、ＣＭＰ工程における研磨レートを安定化し、面内均一性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法の工程を示す要部断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図３】本発明の第１の実施の形態の第１の変形例に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図４】本発明の第１の実施の形態の第２の変形例に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図５】本発明の第２の実施の形態に係る半導体装置の製造方法の工程を示す要部断面図である。
【図６】本発明の第２の実施の形態に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図７】従来技術の半導体装置の製造方法と本発明の第２の実施の形態に係る半導体装置の製造方法とにおける、ウェハの面内傾向を比較して示した図である。
【図８】本発明の第２の実施の形態の第１の変形例に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図９】本発明の第２の実施の形態の第２の変形例に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図１０】従来の技術の半導体装置の製造方法の工程を示す要部断面図である。
【図１１】従来の技術の他の半導体装置の製造方法の工程を示す要部断面図である。
【図１２】従来の技術の半導体装置の製造方法の研磨時間が１２０秒間であるときと６０秒間であるときの、６０秒間あたりの研磨レートのウェハの面内傾向を比較して示した図である。
【符号の説明】
１１，３１…シリコン基板
１２，３２…絶縁膜
１２ａ，３２ａ…溝
１３，３３…ＴａＮライナー膜
１４，３４…Ｃｕ膜
１０１，１１１…シリコン基板
１０２，１１２…絶縁膜
１０２ａ，１１２ａ…溝
１０３，１１３…ＴａＮライナー膜
１０４，１１４…Ｃｕ膜
【発明の属する技術分野】
本発明は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ロジックＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やメモリの高速化の要求から、配線形成方法の一つとして機械的化学的研磨方法（ＣＭＰ）を用いた埋め込み配線が注目されている。配線材料は、例えば、Ａｌ、Ｃｕ、Ｗなどである。特に、Ｃｕは低抵抗であり、かつ高融点材料であるとして注目されており、Ｃｕを用いた埋め込み配線の形成方法では、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）加工が難しいことや、Ｃｕの拡散を防止するために配線をバリアメタルで囲む必要があること、などの理由から、ＣＭＰ工程の採用が必須である。
【０００３】
図１０に、例えば、細かいライン状のパターンを有する、従来の技術の埋め込み配線の形成方法を示す。図１０（ａ）に示すように、シリコン基板１０１上に、複数の溝１０２ａを有する絶縁膜１０２を形成し、スパッタ法を用いてＴａＮを堆積させ、バリアメタルとしてＴａＮライナー膜１０３を形成する。続いて、スパッタ法及び鍍金法を用いてＣｕを堆積させ、Ｃｕシード膜及びＣｕ配線膜からなるＣｕ膜１０４を形成する。Ｃｕを堆積させる際、細かいライン状のパターンを有する溝１０２ａにＣｕを埋め込んで形成する必要があるため、Ｃｕの堆積を促進する添加剤が添加される。
【０００４】
次に、図１０（ｂ）に示すように、溝１０２ａの外部に形成された不要なＣｕ膜１０４をＣＭＰ工程によって除去する。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。
【０００５】
続いて、不要なＴａＮライナー膜１０３等をＣＭＰ工程によって除去する（図示しない）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。このようにして、細かいライン状のパターンを有する埋め込み配線を形成する。
【０００６】
図１１に、例えば、多層配線の上層配線など深さの深いパターンを有する、従来の技術の埋め込み配線の形成方法を示す。図１１（ａ）に示すように、シリコン基板１１１上に、深い溝１１２ａを有する絶縁膜１１２を形成し、スパッタ法を用いてＴａＮを堆積させ、バリアメタルとしてＴａＮライナー膜１１３を形成する。続いて、スパッタ法及び鍍金法を用いてＣｕを堆積させ、Ｃｕシード膜及びＣｕ配線膜からなるＣｕ膜１１４を形成する。Ｃｕを堆積させる際、深さの深いパターンを有する溝１１２ａにＣｕを埋め込んで形成する必要があるため、例えば、鍍金法のマージンとして、Ｃｕ膜の厚さをある程度大きく形成する必要がある。
【０００７】
次に、図１１（ｂ）に示すように、溝１１２ａの外部に形成された不要なＣｕ膜１１４をＣＭＰ工程によって除去する。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。
【０００８】
続いて、不要なＴａＮライナー膜１１３等をＣＭＰ工程によって除去する（図示しない）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。このようにして、多層配線の上層配線など深さの深いパターンを有する埋め込み配線を形成する。
【０００９】
特許文献１には、ＣＭＰ方法の例が記載されている。すなわち、回路基材を第一研磨ユニットに移動し、バリア膜が露出するまで導電体研磨した後、リンス液を供給して低圧で圧接して洗浄し、続いて、処理液を供給して低圧で圧接して清浄化し、リンス液を供給して低圧で圧接して洗浄する。次に、回路基材を第二研磨ユニットに移動し、バリア膜を研磨した後、リンス液を供給して低圧で圧接して洗浄する例が記載されている。
【００１０】
また、特許文献２には、ＣＭＰ工程を有する基板研磨方法の他の例が記載されており、第１研磨工程及び第２研磨工程でＣｕめっき膜層及び給電シード層を除去し、研磨除去が確認されたら、研磨面に残った第１及び第２研磨工程でのスラリーを除去洗浄し、第３研磨工程でバリア層の研磨を行う例が記載されている。
【００１１】
【特許文献１】
特開２００２−１４１３１２号公報（第８頁、第１図）
【特許文献２】
特開２００２−８３７８７号公報（第７頁、第１１図）
【００１２】
【発明が解決しようとする課題】
例えば、細かいライン状のパターンを有する溝に形成された埋め込み配線では、Ｃｕ膜を鍍金成膜する際に添加された添加剤によって、Ｃｕ膜が盛り上がり、ハンプ（Ｈｕｍｐ）部が形成される。溝の上端に形成されたＣｕ膜の厚さが約６００ｎｍ、研磨速度が約１μｍ／ｍｉｎであるとすると、約６０秒程度で研磨することが可能であるが、実際は、盛り上がったハンプ部の研磨に時間を要する。よって、オーバーポリッシュの時間を長く設定する必要があり、ウェハの面内均一性が劣化するという問題があった。
【００１３】
また、Ｃｕ膜を堆積する際に用いた添加剤は、Ｃｕ膜の表面部分に高濃度に分布していることが多い。この添加剤は、酸化抑制剤に類似しており、研磨パッドに付着したり、研磨液と化学反応を起こすことによって、研磨速度が不安定になったり、オーバーポリッシュの時間を長く設定しても、不要なＣｕ膜を十分に除去することができないという問題があった。
【００１４】
また、例えば、深さの深いパターンを有する溝に形成された埋め込み配線では、Ｃｕを堆積させる際、例えば、鍍金法のマージンとして、Ｃｕ膜の厚さをある程度大きく形成する必要があるため、不要なＣｕ膜が厚く形成されている。溝の上端に形成されたＣｕ膜の厚さが約２１００ｎｍ、研磨速度が約１μｍ／ｍｉｎであるとすると、約１８０秒程度で研磨することが可能であるが、実際は、長時間の研磨を行うと、研磨パッドに付着した削りかすや研磨液の残液の影響によって、ウェハの位置、研磨時間、処理枚数などによって研磨速度が異なってくるため、研磨速度が不安定になる。よって、実際は、研磨にさらに時間を要する。
【００１５】
このように、研磨速度が不安定になると、面内均一性を維持した研磨が困難となるため、さらに長時間の研磨が必要となる。よって、オーバーポリッシュの時間をさらに長く設定する必要があり、ウェハの面内均一性が劣化するという問題があった。
【００１６】
図１２は、研磨時間による面内傾向の違いを示す図である。横軸がウェハ上の位置を示しており、縦軸が研磨レートを示している。Ａは、研磨時間が１２０秒の場合の６０秒あたりの研磨レートの面内傾向であり、Ｂは、研磨時間が６０秒の場合の研磨レートの面内傾向である。研磨時間が長くなると、研磨速度が不安定になり、面内均一性を維持した研磨が困難になることが分かる。また、ウェハ上の位置で研磨レートが異なり、ウェハの中央領域と周縁領域の間の中間領域において過研磨が生じている。
【００１７】
本発明は、上記した問題点を解決すべくなされたもので、ＣＭＰ工程における研磨レートを安定化し、面内均一性に優れた半導体装置を製造する方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記した目的を達成するための本発明の半導体装置の製造方法の一形態は、所定パターンの溝を有する第１の層上に、前記溝を埋め込むように形成された被研磨膜の一部を、所定の研磨液を供給して研磨する第１の研磨工程と、
前記第１の研磨工程の後、前記被研磨膜を、洗浄しながら研磨する洗浄研磨工程と、
前記洗浄研磨工程の後、前記溝の外部に形成された前記被研磨膜の残部を、所定の研磨液を供給して研磨する第２の研磨工程とを具備している。
【００１９】
上記した本発明の一形態によれば、ＣＭＰ工程における研磨レートを安定化し、面内均一性に優れた半導体装置を製造する方法を提供することができる。
【００２０】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１乃至図４に本発明の第１の実施の形態に係る半導体装置の製造方法を示す。
【００２１】
図１に、例えば、細かいライン状のパターンを有する、本実施の形態の埋め込み配線の形成方法を示す。図１（ａ）に示すように、図示しない素子が形成されたシリコン基板１１上に、深さ３００ｎｍの複数の溝１２ａを有する絶縁膜１２を形成する。絶縁膜１２は、ＬＫＤ２７（ＪＳＲ社）であり、厚さは６００ｎｍである。次に、スパッタ法を用いてＴａＮを堆積させ、バリアメタルとして厚さ１０ｎｍのＴａＮライナー膜１３を形成する。続いて、導電膜として、スパッタ法及び鍍金法を用いてＣｕを堆積させ、Ｃｕシード膜及びＣｕ配線膜からなる、厚さ６００ｎｍのＣｕ膜１４を形成する。厚さ６００ｎｍは、溝の上端に形成された膜の膜厚である。Ｃｕを堆積させる際、細かいライン状のパターンを有する溝１２ａにＣｕを埋め込んで形成する必要があるため、Ｃｕの堆積を促進する添加剤が添加される。よって、Ｃｕ膜１４は、表面が盛り上がった形状となることが多い。
【００２２】
次に、図１（ｂ）に示すように、Ｃｕ膜の第１の研磨工程として、不要なＣｕ膜１４の一部（上層部）をＣＭＰ工程によって除去する。続いて、第１の洗浄研磨工程として、純水を供給して洗浄研磨を行う（図示しない）。
【００２３】
次に、図１（ｃ）に示すように、Ｃｕ膜の第２の研磨工程として、溝１２ａの外部に形成された不要なＣｕ膜１４の残部をＣＭＰ工程によって除去する。
【００２４】
続いて、図１（ｄ）に示すように、不要なＴａＮライナー膜１３等をＣＭＰ工程によって除去する。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。このようにして、例えば細かいライン状のパターンを有する埋め込み配線を形成する。
【００２５】
図２に、このようなＣｕ膜の研磨工程を模式的に示す。Ｃｕ膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部（上層部）を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として以下のような条件Ａを選択する。
研磨条件Ａ
研磨液：ＣＭＳ７３０３(ＪＳＲ社)＋ＣＭＳ７３０４（ＪＳＲ社）
研磨液流量：２００ｃｃ／ｍｉｎ
研磨パッド:ＩＣ１０００（ＲＯＤＥＬ社）
研磨荷重：４００ｇ／ｃｍ2
トップリング回転数：１００ｒｐｍ
ターンテーブル回転数：１００ｒｐｍ
Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第１の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。Ｃｕ膜１４の一部（上層部）を研磨する工程である。
【００２６】
次に、洗浄研磨工程で、純水を供給した研磨（ここでは、水ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２）。研磨条件は、研磨条件Ａの研磨液の代わりに純水を供給し、供給する純水流量を、２００ｃｃ／ｍｉｎとし、２０秒間の研磨を行う。
【００２７】
次に、Ｃｕ膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記したＣｕ膜の第１の研磨工程と同じ研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第２の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝１２ａの外部に形成された不要なＣｕ膜１４を除去する。
【００２８】
ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜１３等の研磨を行う。
【００２９】
細かいライン状のパターンを有する溝に形成された埋め込み配線では、Ｃｕ膜を形成される際に添加された添加剤によって、Ｃｕ膜が盛り上がり、ハンプ（Ｈｕｍｐ）部が形成される。Ｃｕ膜を堆積する際に用いた添加剤は、Ｃｕ膜のハンプ部の表面部分に、高濃度に分布していることが多い。Ｃｕ膜の第１の研磨工程では、酸化抑制剤に類似した添加剤が高濃度に分布している、Ｃｕ膜の表面部分を研磨している。続いて、洗浄研磨工程では、水ポリッシュを行い、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などを除去し、清浄化を行っている。
【００３０】
この洗浄研磨工程は、特にＣｕ膜の表面部分を研磨した際に研磨パッドに付着する鍍金法で添加される添加剤を、純水を供給して研磨し、洗浄除去しているため、続いて行われるＣｕ膜の第２の研磨工程では、研磨パッドに付着した添加剤、研磨液の残液、削りかす、鍍金液に含まれる有機化合物などの少ない、換言すれば、研磨工程の初期状態で、添加剤の含有量がより少ないＣｕ膜の研磨を行うことができる。よって、ハンプ部のＣｕ膜を容易に研磨することができ、オーバーポリッシュ時間を短くすることができるため、研磨レートを安定化することができ、面内均一性を向上させることができる。
【００３１】
また、これらのＣｕ研磨工程及び洗浄研磨工程は、同一テーブルで実施することができるため、洗浄研磨工程の追加による研磨テーブルの追加、スループットの低下などの問題は生じない。
【００３２】
また、全体的なＣｕ膜の研磨時間を短くすることもでき、スループットを向上することができる。さらに、鍍金法で添加される添加剤を洗浄除去しているため、オーバーポリッシュ時間を短くし、研磨レートを安定化するとともに、オーバーポリッシュ時間を長くしても除去し切れなかったＣｕ膜を除去することができ、さらに面内均一性を向上させることができる。
【００３３】
また、純水を用いて洗浄除去を行っているため、研磨液とのｐＨの相違による影響や錯化剤による影響等を考慮する必要はなく、比較的容易に実施することができるとともに、高い効果を得ることができる。
【００３４】
（第１の変形例）
図３に、Ｃｕ膜の他の研磨工程を模式的に示す。Ｃｕ膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部（上層部）を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として前記した研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第１の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。
【００３５】
次に、洗浄研磨工程で、洗浄液を供給した研磨（ここでは、洗浄液ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２）。洗浄液は、例えば、クエン酸などであり、研磨液とのｐＨの相違による影響を考慮して選択する。研磨条件は、研磨条件Ａの研磨液の代わりに洗浄液を供給し、供給する洗浄液流量を、２００ｃｃ／ｍｉｎとし、２０秒間の研磨を行う。
【００３６】
次に、Ｃｕ膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記したＣｕ膜の第１の研磨工程と同じ研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第２の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜１４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜１３等の研磨を行う。
【００３７】
この洗浄研磨工程は、特にＣｕ膜の表面部分を研磨した際に研磨パッドに付着する鍍金法で添加される添加剤を、洗浄液を供給して研磨し、洗浄除去しているため、効率よく清浄化を行うことができる。
【００３８】
（第２の変形例）
図４に、Ｃｕ膜の他の研磨工程を模式的に示す。Ｃｕ膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部（上層部）を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として前記した研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第１の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。
【００３９】
次に、第１の洗浄研磨工程で、純水を供給した研磨（ここでは、水ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２−１）。続いて、第２の洗浄研磨工程で、洗浄液を供給した研磨（ここでは、洗浄液ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液をよく洗浄除去する（ステップ２−２）。ここで、洗浄液は、例えば、クエン酸などである。さらに、第３の洗浄研磨工程で、純水を供給した研磨を行い、研磨パッドに付着した物質や研磨液、洗浄液をさらによく洗浄除去する（ステップ２−３）。洗浄液は、研磨液とのｐＨの相違による影響をある程度考慮して選択する。研磨条件は、研磨条件Ａの研磨液の代わりに純水または洗浄液を供給し、供給する純水流量または洗浄液流量を、２００ｃｃ／ｍｉｎとし、ステップ２−１〜２−３で、５秒間、１０秒間、５秒間の計２０秒間の研磨を行う。
【００４０】
次に、Ｃｕ膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記したＣｕ膜の第１の研磨工程と同じ研磨条件Ａを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第２の研磨工程では、研磨液を供給して、３０秒間の研磨を行い、Ｃｕ膜１４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜１４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜１３等の研磨を行う。
【００４１】
第１の洗浄研磨工程では、水ポリッシュを行い、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などを除去している。続いて第２の洗浄研磨工程では、洗浄液ポリッシュを行い、さらに、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などの除去を効率よく行い、清浄化を行っている。続いて第３の洗浄研磨工程では、水ポリッシュを行い、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などに加えて、第２の洗浄研磨工程で用いた洗浄液の残液の除去も行い、清浄化を行っている。よって、研磨液とのｐＨの相違による影響や錯化剤による影響等をあまり考慮する必要なく、比較的容易に実施でき、高い効果を得ることができる。
【００４２】
さらに、図３に示した第１の変形例で、Ｃｕ膜の第１及び第２の研磨工程の間に実施される、ステップ２の洗浄研磨工程において、洗浄液を供給した洗浄研磨工程を行った例を記載したが、ステップ２の前後、または前か後ろのいずれかに純水を用いて清浄化（洗浄のみの工程）を行ってもよい。この場合、テーブル上から移動させて別ユニットで洗浄を行う必要があるが、面内均一性が向上するなどの効果を得ることができる。
【００４３】
また、図４に示した第２の変形例で、Ｃｕ膜の第１及び第２の研磨工程の間に実施される、ステップ２−１〜２−３の第１乃至第３の洗浄研磨工程において、純水、洗浄液、純水を供給した洗浄研磨工程を行った例を記載したが、ステップ２−１またはステップ２−３の水ポリッシュを省略して実施した場合でも、第１の変形例で示した効果を得ることができる。
【００４４】
本実施の形態では、バリアメタルとしてＴａＮ膜である例を記載したが、これに限定されず、Ｍｏ、Ｔｉ、ＴｉＮ、Ｎｂ、Ａｇなどでもかまわない。また、配線材料としてＣｕ膜である例を記載したが、これに限定されず、Ａｌ，Ｗ，Ａｇでもよい。
【００４５】
また、本実施の形態では、例えば、細かいライン状のパターンを有する埋め込み配線について記載したが、このパターンに限定されず、添加剤などの酸化抑制剤が含まれる配線材料を用いた埋め込み配線に適用することによって、効果を得ることができる。
【００４６】
Ｃｕ膜の第１の研磨工程、洗浄研磨工程、Ｃｕ膜の第２の研磨工程における研磨時間を３０秒間、２０秒間、３０秒間としたが、これに限定されない。Ｃｕ膜の第１の研磨工程、洗浄研磨工程、Ｃｕ膜の第２の研磨工程における研磨時間を、２０秒間、２０秒間、４０秒間のように、設定してもかまわない。このように、全体の研磨工程に対して、やや前半の段階で洗浄研磨工程を行うことによって、添加剤が含まれているＣｕ膜の上層部を研磨した際に発生する削りかすなどを、早い段階で除去することができるため、より好ましい。
【００４７】
また、Ｃｕ膜の第１の研磨工程、洗浄研磨工程、Ｃｕ膜の第２の研磨工程における研磨時間を４０秒間、２０秒間、２０秒間のように設定してもよい。ただし、溝上に残ったＣｕ膜をオーバーポリッシュして研磨する際、研磨パッドに付着した添加剤や、残った研磨液、削りかす、鍍金液に含まれる有機化合物などが除去されずに多く残っていると、オーバーポリッシュに要する時間が長くなり、研磨レートの安定化を阻害し、面内均一性を劣化させる要因となる。したがって、洗浄研磨工程はＣｕ膜の研磨工程のうち、遅くとも、Ｃｕ膜のオーバーポリッシュを行う前までに行うことが好ましい。
【００４８】
（第２の実施の形態）
図５乃至図９に本発明の第２の実施の形態に係る半導体装置の製造方法を示す。
【００４９】
図５に、例えば、深さの深いパターンを有する、本実施の形態の埋め込み配線の形成方法を示す。図５（ａ）に示すように、図示しない素子が形成されたシリコン基板３１上に、深さ１５００ｎｍの溝３２ａを有する絶縁膜３２を形成する。絶縁膜３２は、ＬＫＤ２７（ＪＳＲ社）であり、厚さは１８００ｎｍである。次に、スパッタ法を用いてＴａＮを堆積させ、バリアメタルとして厚さ１０ｎｍのＴａＮライナー膜３３を形成する。続いて、導電膜として、スパッタ法及び鍍金法を用いてＣｕを堆積させ、Ｃｕシード膜及びＣｕ配線膜からなる厚さ２５００ｎｍのＣｕ膜３４を形成する。厚さ２５００ｎｍは、溝の上端に形成された膜の膜厚である。Ｃｕを堆積させる際、深さの深いパターンを有する溝３２ａにＣｕを埋め込んで形成する必要があるため、例えば、鍍金法のマージンとして、Ｃｕ膜をある程度大きく形成する必要があり、不要なＣｕ膜が厚く形成されている。ここで、導電膜としてＣｕ膜が形成されている例を記載したが、これに限定されない。また、スパッタ法及び鍍金法によって形成されている例を記載したが、これに限定されない。
【００５０】
次に、図５（ｂ）に示すように、導電膜の第１の研磨工程として、不要なＣｕ膜３４の一部をＣＭＰ工程によって除去する。続いて、洗浄研磨工程として、純水を供給して洗浄研磨を行う（図示しない）。
【００５１】
次に、図５（ｃ）に示すように、導電膜の第２の研磨工程として、溝の外部に形成された不要なＣｕ膜３４の残部をＣＭＰ工程によって除去する。
【００５２】
続いて、図５（ｄ）に示すように、不要なＴａＮライナー膜３３等をＣＭＰ工程によって除去する（図示しない）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数を選択する。
【００５３】
図６に、導電膜として形成されたＣｕ膜の研磨工程を模式的に示す。導電膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として以下のような条件Ｂを選択する。
研磨条件Ｂ
研磨液：ＣＭＳ７３０３(ＪＳＲ社)＋ＣＭＳ７３０４（ＪＳＲ社）
研磨液流量：２００ｃｃ／ｍｉｎ
研磨パッド:ＩＣ１０００（ＲＯＤＥＬ社）
研磨荷重：４００ｇ／ｃｍ2
トップリング回転数：１００ｒｐｍ
ターンテーブル回転数：１００ｒｐｍ
Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第１の研磨工程では、研磨液を供給して、６０秒間の研磨を行い、Ｃｕ膜３４を研磨する。Ｃｕ膜の一部を研磨する工程である。
【００５４】
次に、洗浄研磨工程で、純水を供給した研磨（ここでは、水ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２）。研磨条件は、研磨条件Ｂの研磨液の代わりに純水を供給し、供給する純水流量を、２００ｃｃ／ｍｉｎとし、２０秒間の研磨を行う。
【００５５】
次に、導電膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記した導電膜の第１の研磨工程と同じ研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第２の研磨工程では、研磨液を供給して、９０秒間の研磨を行い、Ｃｕ膜３４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜３４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜３３等の研磨を行う。
【００５６】
深さの深いパターンを有する溝に形成された埋め込み配線では、不要なＣｕ膜が厚く形成される。導電膜の第１の研磨工程では、不要なＣｕ膜の一部を研磨している。続いて、洗浄研磨工程では、水ポリッシュを行い、導電膜の第１の研磨工程によって研磨パッドに付着した研磨液の残液、削りかすなどを除去し、清浄化を行っている。よって、続いて行われるＣｕ膜の第２の研磨工程では、研磨工程の初期状態で、研磨パッドに付着した研磨液の残液、削りかすなどの少ない、Ｃｕ膜の研磨を行うことができる。この結果、比較的厚いＣｕ膜の研磨工程であっても、オーバーポリッシュ時間を短くし、研磨レートを安定化することができ、面内均一性を向上させることができる。
【００５７】
図７に、本実施の形態と従来の技術による研磨方法における、面内傾向の比較して示した図を示す。横軸がウェハの位置を示しており、縦軸が研磨レートを示している。Ａは、従来の技術の研磨方法において、研磨時間が１２０秒の場合の６０秒あたりの研磨レートの面内傾向であり、Ｂは、本実施の形態の研磨方法において、研磨時間が１２０秒の場合の６０秒あたりの研磨レートの面内傾向である。従来の技術と比較して、研磨レートが安定化し、ウェハの面内均一性が向上していることが分かる。
【００５８】
また、これらの導電膜研磨工程及び洗浄研磨工程は、同一テーブルで実施することができるため、洗浄研磨工程の追加による研磨テーブルの追加、スループットの低下などの問題は生じない。
【００５９】
また、純水を用いて洗浄除去を行っているため、研磨液とのｐＨの相違による影響や錯化剤による影響等を考慮する必要はなく、比較的容易に実施でき、高い効果を得ることができる。また、全体的なＣｕ膜の研磨時間を短くすることもでき、スループットを向上することができる。
【００６０】
（第１の変形例）
図８に、導電膜として形成されたＣｕ膜の他の研磨工程を模式的に示す。導電膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として前記した研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第１の研磨工程では、研磨液を供給して、６０秒間の研磨を行い、Ｃｕ膜３４を研磨する。
【００６１】
次に、洗浄研磨工程で、洗浄液を供給した研磨（ここでは、洗浄液ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２）。洗浄液は、例えば、クエン酸などであり、研磨液とのｐＨの相違による影響を考慮して選択する。研磨条件は、研磨条件Ｂの研磨液の代わりに洗浄液を供給し、供給する洗浄液流量を、２００ｃｃ／ｍｉｎとし、２０秒間の研磨を行う。
【００６２】
次に、導電膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記した導電膜の第１の研磨工程と同じ研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第２の研磨工程では、研磨液を供給して、９０秒間の研磨を行い、Ｃｕ膜３４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜３４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜３３等の研磨を行う。
【００６３】
洗浄研磨工程では、洗浄液ポリッシュを行い、導電膜の第１の研磨工程によって研磨パッドに付着した研磨液の残液、削りかすなどを除去し、効率よく清浄化を行っている。
【００６４】
（第２の変形例）
図９に、導電膜として形成されたＣｕ膜の他の研磨工程を模式的に示す。導電膜の第１の研磨工程では、研磨液を供給して研磨を行い、不要なＣｕ膜の一部を研磨する（ステップ１）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、例として前記した研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。導電膜の第１の研磨工程では、研磨液を供給して、６０秒間の研磨を行い、Ｃｕ膜３４を研磨する。
【００６５】
次に、第１の洗浄研磨工程で、純水を供給した研磨（ここでは、水ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液を洗浄除去する（ステップ２−１）。続いて、第２の洗浄研磨工程で、洗浄液を供給した研磨（ここでは、洗浄液ポリッシュと呼ぶ）を行い、研磨パッドに付着した物質や研磨液をよく洗浄除去する（ステップ２−２）。ここで、洗浄液は、例えば、クエン酸などである。さらに、第３の洗浄研磨工程で、純水を供給した研磨を行い、研磨パッドに付着した物質や研磨液、洗浄液をさらによく洗浄除去する（ステップ２−３）。洗浄液は、研磨液とのｐＨの相違による影響をある程度考慮して選択する。研磨条件は、研磨条件Ｂの研磨液の代わりに純水または洗浄液を供給し、供給する純水流量または洗浄液流量を、２００ｃｃ／ｍｉｎとし、ステップ２〜４で、５秒間、１０秒間、５秒間の計２０秒間の研磨を行う。
【００６６】
次に、導電膜の第２の研磨工程で、研磨液を供給して研磨を行い、溝の外部に形成された不要なＣｕ膜の残部を研磨する（ステップ３）。研磨条件として研磨液、研磨液流量、研磨パッド、研磨荷重、トップリング回転数、ターンテーブル回転数等を選択する。ここでは、前記した導電膜の第１の研磨工程と同じ研磨条件Ｂを選択する。Ｃｕの研磨速度は、１μｍ／ｍｉｎである。Ｃｕ膜の第２の研磨工程では、研磨液を供給して、９０秒間の研磨を行い、Ｃｕ膜３４を研磨する。ＴａＮライナー膜の表面を露出させるまで研磨を行い、溝の外部に形成された不要なＣｕ膜３４を除去する。ここでは図示しないが、ステップ３で、溝の外部に形成された不要なＣｕ膜の研磨が終わった後、ＴａＮライナー膜３３等の研磨を行う。
【００６７】
第１の洗浄研磨工程では、水ポリッシュを行い、研磨パッドに残った研磨液、削りかすなどを除去している。続いて第２の洗浄研磨工程では、洗浄液ポリッシュを行い、さらに、研磨パッドに残った研磨液、削りかすなどの除去を効率よく行い、清浄を行っている。続いて第３の洗浄研磨工程では、水ポリッシュを行い、研磨パッドに残った研磨液、削りかすなどに加えて、第２の洗浄研磨工程で用いた洗浄液の残液の除去も行い、清浄化を行っている。よって、研磨液とのｐＨの相違による影響や錯化剤による影響等をあまり考慮する必要なく、比較的容易に実施でき、高い効果を得ることができる。
【００６８】
さらに、図８に示した第１の変形例で、導電膜の第１及び第２の研磨工程の間に実施される、ステップ２の洗浄研磨工程において、洗浄液を供給した洗浄研磨工程を行った例を記載したが、ステップ２の前後、または前か後ろのいずれかに、純水を用いて清浄化（洗浄のみの工程）を行ってもよい。この場合、テーブル上から移動させて別ユニットで洗浄を行う必要があるが、面内均一性を向上するなどの効果を得ることができる。
【００６９】
また、図９に示した第２の変形例で、導電膜の第１及び第２の研磨工程の間に実施される、ステップ２−１〜２−３の第１乃至第３の洗浄研磨工程において、純水、洗浄液、純水を供給した洗浄研磨工程を行った例を記載したが、ステップ２−１またはステップ２−３の水ポリッシュを省略して実施した場合でも、第１の変形例で示した効果を得ることができる。
【００７０】
本実施の形態では、バリアメタルとしてＴａＮ膜である例を記載したが、これに限定されず、Ｍｏ、Ｔｉ、ＴｉＮ、Ｎｂ、Ａｇなどでもかまわない。また、配線材料として導電膜のＣｕ膜を形成する例を記載したが、これに限定されず、Ａｌ，Ｗ，Ａｇなどでもよい。また、配線の形成方法は、鍍金法を用いた形成方法を例に記載したが、他の方法を用いて形成してもかまわない。
【００７１】
また、本実施の形態では、例えば、深さの深いパターンを有する埋め込み配線について記載したが、このパターンに限定されない。ただし、本実施の形態は、比較的厚く形成した膜など長時間研磨する必要のある膜に適用すると効果が高い。また、被研磨膜は、配線材料に限定されず、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）プロセスによって形成される埋め込み絶縁膜であっても、効果を得ることができる。
【００７２】
さらに、本実施の形態では、導電膜の第１の研磨工程、洗浄研磨工程、導電膜の第２の研磨工程における研磨時間を６０秒間、２０秒間、９０秒間としたが、これに限定されず、導電膜の第１の研磨工程、洗浄研磨工程、導電膜の第２の研磨工程における研磨時間を、９０秒間、２０秒間、６０秒間のように、設定してもかまわない。このように、全体の研磨工程に対して、中盤の段階で洗浄研磨工程を行うことによって、導電膜の一部を研磨した際に発生する削りかすなどを除去し、導電膜の研磨工程の初期と同様の状態で、引き続き研磨することができるため、より好ましい形態であるといえる。
【００７３】
以上、第１及び第２の実施の形態では、研磨液による被研磨膜の研磨工程、第１及び第２の研磨工程において、同じ研磨条件を選択して研磨を行っているが、これに限定されず、異なる研磨条件を選択して、研磨を行うことも可能である。また、第１及び第２の実施の形態では、被研磨膜を研磨液によって研磨する工程の間に、洗浄研磨工程を一回行う例を記載したが、これに限定されず、被研磨膜を研磨する工程の中盤に、洗浄研磨工程を複数回行ってもかまわない。
【００７４】
【発明の効果】
以上詳述したように、本発明によれば、ＣＭＰ工程における研磨レートを安定化し、面内均一性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法の工程を示す要部断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図３】本発明の第１の実施の形態の第１の変形例に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図４】本発明の第１の実施の形態の第２の変形例に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図５】本発明の第２の実施の形態に係る半導体装置の製造方法の工程を示す要部断面図である。
【図６】本発明の第２の実施の形態に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図７】従来技術の半導体装置の製造方法と本発明の第２の実施の形態に係る半導体装置の製造方法とにおける、ウェハの面内傾向を比較して示した図である。
【図８】本発明の第２の実施の形態の第１の変形例に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図９】本発明の第２の実施の形態の第２の変形例に係る半導体装置の製造方法の研磨工程を模式的に示す図である。
【図１０】従来の技術の半導体装置の製造方法の工程を示す要部断面図である。
【図１１】従来の技術の他の半導体装置の製造方法の工程を示す要部断面図である。
【図１２】従来の技術の半導体装置の製造方法の研磨時間が１２０秒間であるときと６０秒間であるときの、６０秒間あたりの研磨レートのウェハの面内傾向を比較して示した図である。
【符号の説明】
１１，３１…シリコン基板
１２，３２…絶縁膜
１２ａ，３２ａ…溝
１３，３３…ＴａＮライナー膜
１４，３４…Ｃｕ膜
１０１，１１１…シリコン基板
１０２，１１２…絶縁膜
１０２ａ，１１２ａ…溝
１０３，１１３…ＴａＮライナー膜
１０４，１１４…Ｃｕ膜
Claims (12)
- 所定パターンの溝を有する第１の層上に、前記溝を埋め込むように形成された被研磨膜の一部を、所定の研磨液を供給して研磨する第１の研磨工程と、
前記第１の研磨工程の後、前記被研磨膜を、洗浄しながら研磨する洗浄研磨工程と、
前記洗浄研磨工程の後、前記溝の外部に形成された前記被研磨膜の残部を、所定の研磨液を供給して研磨する第２の研磨工程とを具備した半導体装置の製造方法。 - 前記洗浄研磨工程は、純水を供給しながら研磨する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記洗浄研磨工程は、洗浄液を供給しながら研磨する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記洗浄研磨工程は、前記洗浄液を供給しながら研磨する工程の前、後、または前後に、純水を供給しながら研磨する洗浄研磨工程をさらに含むことを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記洗浄研磨工程の前、後、または前後に、前記被研磨膜を、純水を用いて洗浄し、清浄化する工程をさらに具備したことを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記第１及び第２の研磨工程と前記洗浄研磨工程は、同一のテーブルで行うことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
- 前記被研磨膜は、導電膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記導電膜は、所定のパターンの溝を有する前記第１の層上に、バリアメタルを介して形成されていることを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記導電膜は、鍍金法によって形成されていることを特徴とする請求項７または８に記載の半導体装置の製造方法。
- 前記導電膜は、Ｃｕ，Ａｌ，Ｗ，Ａｇのいずれかであることを特徴とする請求項７乃至９のいずれか一項に記載の半導体装置の製造方法。
- 前記被研磨膜は、絶縁膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１及び第２の研磨工程で研磨される、前記被研磨膜は、単層膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360230A JP2004193377A (ja) | 2002-12-12 | 2002-12-12 | 半導体装置の製造方法 |
| TW092134215A TWI234799B (en) | 2002-12-12 | 2003-12-04 | Polishing method and semiconductor device manufacturing method |
| US10/730,902 US6984582B2 (en) | 2002-12-12 | 2003-12-10 | Method of making semiconductor device by polishing with intermediate clean polishing |
| CN200310120519.5A CN1264201C (zh) | 2002-12-12 | 2003-12-12 | 研磨方法及半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360230A JP2004193377A (ja) | 2002-12-12 | 2002-12-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004193377A true JP2004193377A (ja) | 2004-07-08 |
Family
ID=32759362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002360230A Pending JP2004193377A (ja) | 2002-12-12 | 2002-12-12 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6984582B2 (ja) |
| JP (1) | JP2004193377A (ja) |
| CN (1) | CN1264201C (ja) |
| TW (1) | TWI234799B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135072A (ja) * | 2004-11-05 | 2006-05-25 | Fujimi Inc | 研磨方法 |
| US9960048B2 (en) | 2013-02-13 | 2018-05-01 | Showa Denko K.K. | Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060084271A1 (en) * | 2004-10-20 | 2006-04-20 | Yang Andy C | Systems, methods and slurries for chemical mechanical polishing |
| US7560384B2 (en) * | 2005-02-23 | 2009-07-14 | Jsr Corporation | Chemical mechanical polishing method |
| US8146704B2 (en) * | 2008-03-07 | 2012-04-03 | Deere & Company | Joystick configuration |
| US9048088B2 (en) * | 2008-03-28 | 2015-06-02 | Lam Research Corporation | Processes and solutions for substrate cleaning and electroless deposition |
| CN102554783B (zh) * | 2010-12-23 | 2014-12-03 | 中芯国际集成电路制造(上海)有限公司 | 研磨垫清洗方法 |
| CN102554748B (zh) * | 2010-12-23 | 2014-11-05 | 中芯国际集成电路制造(北京)有限公司 | 抛光方法 |
| JP6228505B2 (ja) * | 2014-04-11 | 2017-11-08 | 東芝メモリ株式会社 | 基板処理方法 |
| US10636673B2 (en) | 2017-09-28 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming semiconductor device structure |
| JP7106209B2 (ja) * | 2018-04-05 | 2022-07-26 | 株式会社ディスコ | ＳｉＣ基板の研磨方法 |
| CN116872076B (zh) * | 2023-08-16 | 2024-07-12 | 东科半导体(安徽)股份有限公司 | 一种氮化镓多基片研磨方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3311203B2 (ja) * | 1995-06-13 | 2002-08-05 | 株式会社東芝 | 半導体装置の製造方法及び半導体製造装置、半導体ウェーハの化学的機械的ポリッシング方法 |
| US5664990A (en) * | 1996-07-29 | 1997-09-09 | Integrated Process Equipment Corp. | Slurry recycling in CMP apparatus |
| US6194317B1 (en) * | 1998-04-30 | 2001-02-27 | 3M Innovative Properties Company | Method of planarizing the upper surface of a semiconductor wafer |
| US6143656A (en) * | 1998-10-22 | 2000-11-07 | Advanced Micro Devices, Inc. | Slurry for chemical mechanical polishing of copper |
| US6261158B1 (en) | 1998-12-16 | 2001-07-17 | Speedfam-Ipec | Multi-step chemical mechanical polishing |
| US6099662A (en) * | 1999-02-11 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Process for cleaning a semiconductor substrate after chemical-mechanical polishing |
| JP2000311876A (ja) * | 1999-04-27 | 2000-11-07 | Hitachi Ltd | 配線基板の製造方法および製造装置 |
| US6720264B2 (en) * | 1999-11-04 | 2004-04-13 | Advanced Micro Devices, Inc. | Prevention of precipitation defects on copper interconnects during CMP by use of solutions containing organic compounds with silica adsorption and copper corrosion inhibiting properties |
| JP3563342B2 (ja) * | 2000-11-02 | 2004-09-08 | Ｎｅｃエレクトロニクス株式会社 | Ｃｍｐ方法および装置、回路形成方法およびシステム、集積回路装置 |
| US6645550B1 (en) * | 2000-06-22 | 2003-11-11 | Applied Materials, Inc. | Method of treating a substrate |
| JP3987305B2 (ja) | 2000-07-05 | 2007-10-10 | 株式会社荏原製作所 | 基板研磨方法及び基板研磨装置 |
| US6783432B2 (en) * | 2001-06-04 | 2004-08-31 | Applied Materials Inc. | Additives for pressure sensitive polishing compositions |
-
2002
- 2002-12-12 JP JP2002360230A patent/JP2004193377A/ja active Pending
-
2003
- 2003-12-04 TW TW092134215A patent/TWI234799B/zh not_active IP Right Cessation
- 2003-12-10 US US10/730,902 patent/US6984582B2/en not_active Expired - Lifetime
- 2003-12-12 CN CN200310120519.5A patent/CN1264201C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135072A (ja) * | 2004-11-05 | 2006-05-25 | Fujimi Inc | 研磨方法 |
| US9960048B2 (en) | 2013-02-13 | 2018-05-01 | Showa Denko K.K. | Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate |
| US10453693B2 (en) | 2013-02-13 | 2019-10-22 | Showa Denko K.K. | Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US6984582B2 (en) | 2006-01-10 |
| TW200425225A (en) | 2004-11-16 |
| CN1507014A (zh) | 2004-06-23 |
| US20040152318A1 (en) | 2004-08-05 |
| CN1264201C (zh) | 2006-07-12 |
| TWI234799B (en) | 2005-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562719B2 (en) | Methods of polishing, interconnect-fabrication, and producing semiconductor devices | |
| US6946397B2 (en) | Chemical mechanical polishing process with reduced defects in a copper process | |
| KR100715073B1 (ko) | 결함 감소를 위해 평탄화처리된 구리 세정 방법 | |
| US20020177316A1 (en) | Slurry and method for chemical mechanical polishing of copper | |
| JP2000315666A (ja) | 半導体集積回路装置の製造方法 | |
| KR20010067081A (ko) | 연마 방법, 배선 형성 방법, 반도체 장치의 제조 방법 및반도체 집적 회로 장치 | |
| US7494931B2 (en) | Method for fabricating semiconductor device and polishing method | |
| JP2001156029A (ja) | 少ない欠陥のための後ＣｕＣＭＰ | |
| KR20010014689A (ko) | 연마방법 | |
| KR20030078002A (ko) | 반도체 장치의 제조 방법 | |
| US20120196442A1 (en) | Chemical mechanical polishing method | |
| US10008391B2 (en) | Method of forming copper interconnects | |
| JP2004193377A (ja) | 半導体装置の製造方法 | |
| US6736701B1 (en) | Eliminate broken line damage of copper after CMP | |
| JPH1140526A (ja) | 配線形成方法及び半導体装置の製造方法 | |
| JP2000235965A (ja) | 研磨方法 | |
| Shukla et al. | A review on chemical mechanical planarization of barrier layer metals | |
| JP2005223139A (ja) | 半導体装置の製造方法 | |
| JP2003077921A (ja) | 半導体装置の製造方法 | |
| Peethala et al. | Wet Chemical Processes for BEOL Technology | |
| JP2004022855A (ja) | 半導体装置の製造方法 | |
| JP2007005438A (ja) | 半導体装置の製造方法 | |
| JP3910785B2 (ja) | 化学機械研磨用スラリーおよび半導体装置の製造方法 | |
| JP2006120664A (ja) | 半導体装置の製造方法 | |
| CN112259501B (zh) | 一种接触孔化学机械平坦化的优化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061201 |