[go: up one dir, main page]

JP2004193201A6 - Laser irradiation method - Google Patents

Laser irradiation method Download PDF

Info

Publication number
JP2004193201A6
JP2004193201A6 JP2002356604A JP2002356604A JP2004193201A6 JP 2004193201 A6 JP2004193201 A6 JP 2004193201A6 JP 2002356604 A JP2002356604 A JP 2002356604A JP 2002356604 A JP2002356604 A JP 2002356604A JP 2004193201 A6 JP2004193201 A6 JP 2004193201A6
Authority
JP
Japan
Prior art keywords
laser
island
film
sub
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002356604A
Other languages
Japanese (ja)
Other versions
JP2004193201A5 (en
JP2004193201A (en
Inventor
舜平 山崎
寛 柴田
幸一郎 田中
正明 ▲ひろ▼木
麻衣 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002356604A priority Critical patent/JP2004193201A/en
Priority claimed from JP2002356604A external-priority patent/JP2004193201A/en
Publication of JP2004193201A publication Critical patent/JP2004193201A/en
Publication of JP2004193201A5 publication Critical patent/JP2004193201A5/ja
Publication of JP2004193201A6 publication Critical patent/JP2004193201A6/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】基板処理の効率を高めることができるレーザー結晶化法を用いた半導体装置の作製方法またはレーザー照射方法の提供を課題とする。
【解決手段】アイランドを単数または複数含む島状の半導体膜(サブアイランド)をパターニングによって形成する。次に、レーザー光の照射により該サブアイランドの結晶性を高め、その後サブアイランドをパターニングすることでアイランドを形成する。さらにサブアイランドのパターン情報から、少なくともサブアイランドにレーザー光が照射されるように、基板上におけるレーザー光の走査経路を定める。つまり本発明では、基板全体にレーザー光を照射するのではなく、少なくとも必要不可欠な部分が最低限結晶化できるようにレーザー光を走査する。
【選択図】 図1
An object of the present invention is to provide a method for manufacturing a semiconductor device or a laser irradiation method using a laser crystallization method capable of increasing the efficiency of substrate processing.
An island-shaped semiconductor film (sub-island) including one or more islands is formed by patterning. Next, the crystallinity of the sub-island is enhanced by laser light irradiation, and then the island is formed by patterning the sub-island. Further, the scanning path of the laser light on the substrate is determined from the pattern information of the sub island so that at least the sub island is irradiated with the laser light. That is, in the present invention, the laser beam is scanned so that at least the indispensable part can be crystallized at least, rather than irradiating the entire substrate with the laser beam.
[Selection] Figure 1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体膜をレーザー光を用いて結晶化又はイオン注入後の活性化をするレーザー照射方法及び半導体装置の作製方法に関する。
【0002】
【従来の技術】
近年、基板上にTFTを形成する技術が大幅に進歩し、アクティブマトリクス型の半導体表示装置への応用開発が進められている。特に、多結晶半導体膜を用いたTFTは、従来の非晶質半導体膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能である。
【0003】
ところで半導体装置に用いる基板は、コストの面から単結晶シリコン基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすい。そのため、ガラス基板上にポリシリコンTFTを形成する場合において、半導体膜の結晶化にレーザーアニールを用いることは、ガラス基板の熱変形を避けるのに非常に有効である。
【0004】
レーザーアニールの特徴は、輻射加熱或いは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体又は半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどが上げられている。
【0005】
なお、ここでいうレーザーアニール法とは、半導体基板又は半導体膜に形成された損傷層を再結晶化する技術や、基板上に形成された半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。適用されるレーザー発振装置は、エキシマレーザーに代表される気体レーザー発振装置、YAGレーザーに代表される固体レーザー発振装置であり、レーザー光の照射によって半導体の表面層を数十ナノ〜数十マイクロ秒程度のごく短時間加熱して結晶化させるものとして知られている。
【0006】
レーザーはその発振方法により、パルス発振と連続発振の2種類に大別される。パルス発振のレーザーは出力エネルギーが比較的高いため、ビームスポットの大きさを数cm以上として量産性を上げることができる。特に、ビームスポットの形状を光学系を用いて加工し、長さ10cm以上の線状にすると、基板へのレーザー光の照射を効率的に行うことができ、量産性をさらに高めることができる。そのため、半導体膜の結晶化には、パルス発振のレーザーを用いるのが主流となりつつあった。
【0007】
ところが近年、半導体膜の結晶化においてパルス発振のレーザーよりも連続発振のレーザーを用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出された。半導体膜内の結晶粒径が大きくなると、該半導体膜を用いて形成されるTFTの移動度が高くなる。そのため、連続発振のレーザーはにわかに脚光を浴び始めている。
【0008】
しかし、一般的に連続発振のレーザーは、パルス発振のレーザーに比べてその最大出力エネルギーが小さいため、ビームスポットのサイズが10−3mm程度と小さい。そのため、1枚の大きな基板を処理するためには、基板におけるビームの照射位置を上下左右に移動させる必要があり、基板1枚あたりの処理時間が長くなる。よって、基板処理の効率が悪く、基板の処理速度の向上が重要な課題となっている。
【0009】
なお、スリットを用いてビームスポットの長さを調整する技術は、従来から用いられている(例えば、特許文献1、特許文献2参照)。
【0010】
【特許文献1】
特開平11−354463号公報(第3頁、第3図)
【0011】
【特許文献2】
特開平9−270393号公報(第3−4頁、第2図)
【0012】
また、半導体膜を島状にしてから連続発振のレーザ光による結晶化を行なう技術は、従来から用いられている(例えば、非特許文献1参照)。
【0013】
【非特許文献1】
Akito Hara, Yasuyoshi Mishima, Tatsuya Kakehi, Fumiyo Takeuchi, Michiko Takei, Kenichi Yoshino, Katsuyuki Suga, Mitsuru Chida, and Nobuo Sasaki, Fujitsu Laboratories Ltd., ”High Performance Poly−Si TFTs on a Glass by a Stable Scanning CW Laser Lateral Crystallization”, IEDM2001。
【発明が解決しようとする課題】
【0014】
本発明は上述した問題に鑑み、従来に比べて基板処理の効率を高めることができ、また半導体膜の移動度を高めることができるレーザー結晶化法を用いたレーザー照射方法、及びそれを用いた半導体装置の製造方法の提供を課題とする。
【0015】
【課題を解決するための手段】
本発明では、半導体膜のマスクの形状のデータ(パターン情報)をもとに、島状の半導体膜(アイランド)となる部分を把握する。そして、該アイランドを単数または複数含む島状の半導体膜(サブアイランド)をパターニングによって形成する。次に、レーザー光の照射により該サブアイランドの結晶性を高め、その後サブアイランドをパターニングすることでアイランドを形成する。
【0016】
さらに本発明では、サブアイランドのパターン情報から、少なくともサブアイランドにレーザー光が照射されるように、基板上におけるレーザー光の走査経路を定める。つまり本発明では、基板全体にレーザー光を照射するのではなく、少なくとも必要不可欠な部分が最低限結晶化できるようにレーザー光を走査する。上記構成により、サブアイランド以外の部分にレーザー光が照射される時間を省くことができ、よって、レーザー光照射にかかる時間を短縮化することができ、なおかつ基板の処理速度を向上させることができる。また不必要な部分にレーザー光を照射し、基板にダメージが与えられるのを防ぐことができる。
【0017】
なお本発明では、基板に予めレーザー光等によってマーカーを形成しておいても良いが、サブアイランドと同時にマーカーを形成しても良い。サブアイランドと同時にマーカーを形成することで、マーカー用のマスクを1枚減らすことができ、なおかつレーザー光で形成するよりもより正確な位置にマーカーを形成することができ、位置合わせの精度を向上させることができる。そして本発明では該マーカーを基準とし、サブアイランドのパターン情報をもとにレーザー光を走査する位置を定める。
【0018】
また本発明では、レーザー光を走査していき、ビームスポットがサブアイランドに達したときに、ビームスポットとサブアイランドが基板と垂直な方向から見て1点で接するように、意図的にレーザー光の走査方向を定める。例えば、基板上から見てサブアイランドが多角形を有している場合、最初にサブアイランドの角の1つとビームスポットとが接するように、レーザー光を走査する。なお、基板上から見てサブアイランドの一部または全てが曲線を描いている場合も、ビームスポットとサブアイランドの曲線を描いている部分とが、最初に1つの接点で接するように、レーザー光の走査方向を定める。1つの接点からレーザー光の照射が開始されると、該接点を含めた近傍から(100)面の配向を有する結晶が成長を開始する。そして、レーザー光を走査していき、サブアイランドへのレーザー光の照射が終了すると、サブアイランド全体の(100)面の配向率を高めることができる。
【0019】
(100)面の配向率が高いアイランドをTFTの活性層として用いると、TFTの移動度を高くすることができる。また、活性層の(100)面の配向率が高いと、その上に形成するゲート絶縁膜の膜質のバラツキを少なくすることができ、それ故にTFTのしきい値電圧のバラツキを小さくすることができる。
【0020】
また、サブアイランドにレーザー光を照射すると、基板上から見たサブアイランドのエッジの近傍において、微結晶が形成されてしまう。これはエッジの近傍と中心部とで、レーザー光により与えられた熱の、基板への拡散のし方が異なるためではないかと考えられている。
【0021】
よって本発明では、レーザー光による結晶化の後に、エッジの近傍の結晶性が芳しくない部分をパターニングにより取り除き、結晶性が比較的良好な、サブアイランドの中心部を用いてアイランドを形成する。なお、サブアイランドのいずれの部分をパターニングで除去してアイランドを形成するのかは、設計者が適宜定めることができる。このように、アイランドを直接レーザー光で結晶化するのではなく、サブアイランドをレーザー光で結晶化させたあとにアイランドを形成することで、アイランドの結晶性をより高めることができる。
【0022】
さらに本発明ではスリットを介し、ビームスポットのうちエネルギー密度の低い部分を遮蔽する。スリットを用いることで、比較的均一なエネルギー密度のレーザー光をサブアイランドに照射することができ、結晶化を均一に行うことができる。またスリットを設けることで、サブアイランドのパターン情報によって部分的にビームスポットの幅を変えることができ、サブアイランド、さらにはTFTの活性層のレイアウトにおける制約を小さくすることができる。なおビームスポットの幅とは、走査方向と垂直な方向におけるビームスポットの長さを意味する。
【0023】
なお本発明で用いるビームスポットの形状は、楕円、四角形、線形等が含まれる。
【0024】
また複数のレーザー発振装置から発振されたレーザー光を合成することで得られた1つのビームスポットを、レーザー結晶化に用いても良い。上記構成により、各レーザー光のエネルギー密度の弱い部分を補い合うことができる。
【0025】
また半導体膜を成膜した後、もしくはサブアイランドを形成した後、大気に曝さないように(例えば希ガス、窒素、酸素等の特定されたガス雰囲気または減圧雰囲気にする)レーザー光の照射を行い、半導体膜を結晶化させても良い。上記構成により、クリーンルーム内における分子レベルでの汚染物質、例えば空気の清浄度を高めるためのフィルター内に含まれるボロン等が、レーザー光による結晶化の際に半導体膜に混入するのを防ぐことができる。
【0026】
【発明の実施の形態】
以下、本発明のレーザー光の照射方法及び半導体装置の作製方法について、図1を用いて説明する。
【0027】
まず図1(A)に示すように基板10上に半導体膜11を成膜する。基板10は、後の工程の処理温度に耐えうる材質であれば良く、例えば石英基板、シリコン基板、バリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラスなどのガラス基板、金属基板またはステンレス基板の表面に絶縁膜を形成した基板を用いることができる。また、処理温度に耐えうる程度に耐熱性を有するプラスチック基板を用いてもよい。
【0028】
なお、基板10と半導体膜11との間に、基板10に含まれるアルカリ金属などの不純物が半導体膜11内に取り込まれるのを防ぐために、絶縁膜からなる下地膜を成膜しても良い。
【0029】
また半導体膜11は、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)により成膜することができる。なお、半導体膜は非晶質半導体膜であっても良いし、微結晶半導体膜、結晶性半導体膜であっても良い。
【0030】
次に、図1(B)に示すように半導体膜11をパターニングして、サブアイランド(レーザー結晶化前(LC前))12と、マーカー18とを形成する。なお、マーカーの形状は図1(B)に示す形に限定されない。
【0031】
そして、図1(C)に示すようにサブアイランド(LC前)12にレーザー光を照射し、結晶性が高められたサブアイランド(LC後)13を形成する。本発明では、ビームスポットのエネルギー密度が低い部分をスリット17を用いて遮蔽している。スリット17は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット17はスリットの幅が可変であり、該スリットの幅によってビームスポットの幅を変更することができる。
【0032】
なお、エネルギー密度は、所望の結晶を得るために必要な値を満たしてない場合、低いと判断する。なお、所望の結晶か否かの判断は、設計者が適宜判断することができる。よって設計者が望む結晶性が得られなければ、エネルギー密度が低いと判断することができる。
【0033】
レーザー光のエネルギー密度は、スリットを介して得られたビームスポットのエッジの近傍において低くなっており、そのためエッジの近傍は結晶粒が小さく、結晶の粒界に沿って突起した部分(リッジ)が出現する。そのため、レーザー光のビームスポット14の軌跡のエッジ15と、サブアイランド(LC前)12もしくは、その後に形成されるアイランドとが重ならないようにする。
【0034】
なおレーザー光の走査方向は、レーザー光を走査していって、ビームスポットがサブアイランドに達したときに、ビームスポットとサブアイランドが基板と垂直な方向から見て1点で接するように意図的に定める。1つの接点からレーザー光の照射が開始されると、該接点を含めた近傍から(100)面の配向を有する結晶が成長を開始するので、サブアイランドへのレーザー光の照射が終了すると、サブアイランド全体の(100)面の配向率を高めることができる。
【0035】
本発明では公知のレーザーを用いることができる。レーザーは、連続発振の気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Arレーザー、Krレーザーなどがあり、固体レーザーとして、YAGレーザー、YVOレーザー、YLFレーザー、YAlOレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイアレーザー、Yレーザーなどが挙げられる。固体レーザーとしては、Cr、Nd、Er、Ho、Ce、Co、Ti、Yb又はTmがドーピングされたYAG、YVO、YLF、YAlOなどの結晶を使ったレーザーが適用される。当該レーザーの基本波はドーピングする材料によって異なり、1μm前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【0036】
またさらに、固体レーザーから発せられらた赤外レーザー光を非線形光学素子でグリーンレーザー光に変換後、さらに別の非線形光学素子によって得られる紫外レーザー光を用いることもできる。
【0037】
なお、マーカー19にはレーザー光を照射してもしなくとも良い。
【0038】
次に、図1(D)に示すようにサブアイランド(LC後)13をパターニングすることで、アイランド16を形成する。アイランド16が、サブアイランドのエッジの近傍を避けて、中心部の結晶性が比較的優れている部分を用いるのが好ましい。なお、パターニングの際にマーカー19は後の工程において用いられるマスクの位置合わせのために残しておく。
【0039】
上記工程によって作製されたアイランド16は、結晶性が優れており、なおかつ(110)面の配向率が高められてる。
【0040】
次に、複数のビームスポットを重ね合わせることで合成される、ビームスポットの形状について説明する。
【0041】
図4(A)に、複数のレーザー発振装置からそれぞれ発振されるレーザー光の、スリットを介さない場合の被処理物におけるビームスポットの形状の一例を示す。図4(A)に示したビームスポットは楕円形状を有している。なお本発明において、レーザー発振装置から発振されるレーザー光のビームスポットの形状は、楕円に限定されない。ビームスポットの形状はレーザーの種類によって異なり、また光学系により成形することもできる。また、YAGレーザーから射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、所望の大きさのレーザー光をつくることもできる。
【0042】
図4(B)に図4(A)に示したビームスポットの長軸y方向におけるレーザー光のエネルギー密度の分布を示す。ビームスポットが楕円形状であるレーザー光のエネルギー密度の分布は、楕円の中心Oに向かうほど高くなっている。αは、エネルギー密度が、所望の結晶を得るために必要とする値を超えている、長軸y方向における幅に相当する。
【0043】
次に、図4に示したビームスポットを有するレーザー光を合成したときの、ビームスポットの形状を、図2(A)に示す。なお図2(A)では4つのレーザー光のビームスポットを重ね合わせることで1つの線状のビームスポットを形成した場合について示しているが、重ね合わせるビームスポットの数はこれに限定されない。
【0044】
図2(A)に示すように、各レーザー光のビームスポットは、各楕円の長軸が一致し、なおかつ互いにビームスポットの一部が重なることで合成され、1つのビームスポット18が形成されている。なお以下、各楕円の中心Oを結ぶことで得られる直線を中心軸と呼ぶ。
【0045】
図2(B)に、図2(A)に示した合成後のビームスポットの、中心軸y方向におけるレーザー光のエネルギー密度の分布を示す。なお、図2(A)に示すビームスポットは、図2(B)におけるエネルギー密度のピーク値の1/eのエネルギー密度を満たしている領域に相当する。合成前の各ビームスポットが重なり合っている部分において、エネルギー密度が加算される。例えば図示したように重なり合ったビームのエネルギー密度E1とE2を加算すると、ビームのエネルギー密度のピーク値E3とほぼ等しくなり、各楕円の中心Oの間においてエネルギー密度が平坦化される。
【0046】
なお、E1とE2を加算するとE3と等しくなるのが理想的だが、現実的には必ずしも等しい値にはならない。E1とE2を加算した値とE3との値のずれの許容範囲は、設計者が適宜設定することが可能である。
【0047】
図2(B)からわかるように、複数のレーザー光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザー光を重ね合わせないで単独で用いるよりも、半導体膜の結晶性を効率良く高めることができる。例えばビームスポットを単独で用いると、図1(B)の斜線で示した領域においてのみ、所望の結晶を得るために必要なエネルギー密度の値を超えており、その他の領域ではエネルギー密度が所望の値まで満たされていなかったと仮定する。この場合、各ビームスポットは、中心軸方向の幅がαで示される斜線の領域でしか、所望の結晶を得ることができない。しかし、ビームスポットを図2(B)で示したように重ね合わせることで、中心軸方向の幅がβ(β>4α)で示される領域において所望の結晶を得ることができ、より効率良く半導体膜を結晶化させることができる。
【0048】
なお、計算によって求めた図2(A)のB−B’、C−C’におけるエネルギー密度の分布を、図3に示す。なお、図3は、合成前のビームスポットの、ピーク値の1/eのエネルギー密度を満たしている領域を基準としている。合成前のビームスポットの短軸方向の長さを37μm、長軸方向の長さを410μmとし、中心間の距離を192μmとしたときの、B−B’、C−C’におけるエネルギー密度は、それぞれ図3(A)、(B)に示すような分布を有している。B−B’の方がC−C’よりも弱冠小さくなっているが、ほぼ同じ大きさとみなすことができ、合成前のビームスポットのピーク値の1/eのエネルギー密度を満たしている領域における、合成されたビームスポットの形状は、線状と言い表すことができる。
【0049】
なお、レーザー光を重ね合わせても、なお、エネルギー密度が所望の値まで達していない領域がある。本発明では、合成されたビームスポットのエネルギー密度の低い領域を、スリット17において遮蔽し、半導体膜11に照射されないようにする。図2(C)を用いて、合成されたビームスポットとスリットとの位置関係について説明する。
【0050】
本発明で用いられるスリット17は、スリットの幅が可変であり、その幅はコンピューターによって制御されている。図2(C)において、18は、図2(A)に示したものと同じく、合成により得られるビームスポット18の形状を示しており、17はスリットを示している。
【0051】
そして図2(D)は、図2(B)に示したビームスポットの、中心軸A−A’をy方向としたとき、y方向におけるエネルギー密度の分布を示している。図3(B)に示した場合と異なり、エネルギー密度の低い領域がスリット17によってカットされる。
【0052】
エネルギー密度の低い領域が照射された半導体膜は、結晶性が芳しくない。具体的には、エネルギー密度が満たされている領域と比べて、結晶粒が小さかったり、結晶粒の成長する方向が異なっていたりする。図5(A)に、基板上における合成されたビームスポットの形状を示す。50で示す領域が、所望のエネルギー密度を満たしている領域を示しており、51が満たしていない領域を示している。そして、ビームスポットの中心軸方向の長さをWTBWとし、エネルギー密度を満たしている領域における中心軸方向の長さをWBWとし、エネルギー密度を満たしている領域における中心軸と垂直な方向における長さをWとする。
【0053】
図5(B)に、図5(A)に示したビームスポットをスリットを介することで、中心軸方向の長さをWBW以下としたビームスポット52の走査経路と、サブアイランドのパターンとの位置関係を示す。図5(B)では、走査方向と垂直な方向における幅において、エネルギー密度の低い部分が遮蔽されたビームスポット52を走査した様子について示す。ビームスポット52はサブアイランド53を覆うように走査されており、ビームスポットの軌跡のエッジが、サブアイランド53と重なっていない。なお、ビームスポットの軌跡のエッジが、必ずしもサブアイランドと重ならないようにする必要はなく、最低限サブアイランドをパターニングすることで得られるアイランド54と重ならないようにすることが重要である。
【0054】
本発明では、エネルギー密度の低い領域が存在しない、もしくは存在してもスリットを用いない場合と比較してその幅が小さいので、レーザー光のエッジの部分とサブアイランド53とを重ねないようにするのがより容易になる。よって、スリットを設けることでエネルギー密度の低い領域がカットされるので、レーザー光の走査経路及びサブアイランド及びアイランドのレイアウトにおける制約を小さくすることができる。
【0055】
また、レーザー発振装置の出力を止めることなく、エネルギー密度を一定にしたままビームスポットの幅を変えることができるので、レーザー光のエッジが、アイランドもしくはそのチャネル形成領域と重なるのを防ぐことができる。また不必要な部分にレーザー光を照射し、基板にダメージが与えられるのを防ぐことができる。
【0056】
なお、図5ではビームスポットの中心軸方向と走査方向とが垂直に保たれている、場合について示したが、ビームスポットの中心軸と走査方向とは必ずしも垂直になっていなくとも良い。例えば、ビームスポットの中心軸と、走査方向との間に形成される鋭角θが45°±35°となるようにし、より望ましくは45°となるようにしてもよい。ビームスポットの中心軸と、走査する方向とが垂直の場合、最も基板の処理効率が高まる。一方合成後のビームスポットの中心軸と、走査する方向とが45°±35°となるように、望ましくは45°により近い値になるように走査することで、走査する方向とビームスポットの中心軸とが垂直になるように走査した場合に比べて、活性層中に存在する結晶粒の数を意図的に増やすことができ、結晶の方位や結晶粒に起因する特性のばらつきを低減することができる。また、同じ走査スピードであれば、走査する方向とビームスポットの中心軸とが垂直になるように走査した場合に比べて、基板あたりのレーザー光の照射時間を高めることができる。
【0057】
次に、サブアイランド及びアイランドの形状と、レーザー光の走査方向との関係について説明する。図6(A)に、図1(B)に示したサブアイランド12の上面図を示す。なおサブアイランド(LC前)12の内部に、破線でアイランドとなる部分16を示す。14はビームスポットであり、図6(A)では、レーザー照射前の状態を示している。
【0058】
図6(A)の状態から時間の経過と共にビームスポット14はサブアイランド(LC前)12に近づいていく。なおビームスポットの位置は基板側を走査することで移動させる。
【0059】
そして、ビームスポットがサブアイランド(LC前)12に達したとき、ビームスポット14とサブアイランド(LC前)12は1点で接する。よって、この接点近傍20からサブアイランドが結晶化され、図6(C)に示すように、ビームスポット14が移動すると共に、矢印で示した方向に結晶化が進む。この結晶化は、接点近傍17に最初に形成された種結晶をもとに進むため、(110)面の配向率が高まる。
【0060】
なおアイランドをTFTの活性層として用いる場合、レーザー光の走査方向は、チャネル形成領域のキャリアが移動する方向と平行に保つのが望ましい。
【0061】
なおビームスポット14の軌跡は、サブアイランド12を完全に覆っていなくとも良く、アイランド16を完全に覆っていれば良い。ただし、サブアイランドを完全に覆うようにレーザー光を走査させることで、レーザー光の照射されていない領域を種結晶として結晶が成長するのを防ぎ、(110)面の配向率をより高めることができる。
【0062】
図6(D)に、図6(C)のA−A’における断面図と、ビームスポットとの関係を示す。スリット17を介して基板に照射されるレーザー光は、スリットによる遮蔽で、長軸方向の幅WTDWがWBWまで狭められる。そして、サブアイランドにおけるレーザー光のビームスポットは、WBWと同じ大きさになるのが理想である。しかし実際にはスリット17とサブアイランド12とは離れているので、レーザー光はサブアイランド12におけるビームスポットの長軸方向における幅がWBW’となり、WBW’<WBWを満たす。よって、スリットの幅は、回折を考慮に入れて設定するのが望ましい。
【0063】
サブアイランド全体をレーザー光で照射しようとすると、回折を考慮に入れないとWBW>Wを満たせば良いが、回折を考慮に入れるとWBW’>Wを満たせば良い。また、アイランドだけを必要最低限レーザー光で照射しようとすると、回折を考慮に入れないとWBW>Wを満たせば良いが、回折を考慮に入れるとWBW’>Wを満たせば良い。なお、Wは、サブアイランド12の、ビームスポットの移動方向に対して垂直な方向における最長の長さであり、Wはアイランド16の、ビームスポットの移動方向に対して垂直な方向における最長の長さである。
【0064】
図7に、TFTの活性層として用いるアイランドのレイアウトと、ビームスポットの移動方向との関係を一例として示す。図7(A)では、サブアイランド30の内部に破線で示した部分31が、アイランドとなる部分に相当する。アイランド31をチャネル形成領域が1つ設けられているTFTの活性層として用いる場合、チャネル形成領域32を挟むようにソース領域またはドレイン領域となる不純物領域33、34が設けられている。35はビームスポットの形状を示している。サブアイランド30を結晶化させるとき、レーザー光の走査方向は矢印に示すように、チャネル形成領域32のキャリアが移動する方向と平行になるようにする。そして、ビームスポット35と1点で接する接点近傍36において形成された種結晶から結晶成長が進むことで、サブアイランドの(110)面の配向率を高めることができる。
【0065】
また、図7(B)では、チャネル形成領域が3つ設けられている活性層を示しており、チャネル形成領域40を挟むように不純物領域41、42が設けられている。また、チャネル形成領域43を挟むように不純物領域42、44が設けられており、さらにチャネル形成領域45を挟むように不純物領域44、46が設けられている。ビームスポットの走査方向は矢印に示すように、チャネル形成領域40、43、45のキャリアが移動する方向と平行になるようにする。
【0066】
次に、図8(A)を用いて、アクティブマトリクス型の半導体装置を作製するためにサブアイランドが形成された基板500におけるレーザー光の走査方向について説明する。図8(A)では、破線501が画素部、破線502が信号線駆動回路、破線503が走査線駆動回路の形成される部分に相当する。
【0067】
図8(A)では、基板500に対して、1回のみレーザー光をスキャンした例について示しており、基板が白抜きの矢印の方向に移動しており、実線の矢印はレーザー光の相対的な走査方向を示している。なおビームスポットの移動は、基板500を移動させても良いし、光学系を用いていても良い。図8(B)は、画素部が形成される部分501におけるビームスポット507の拡大図である。レーザー光が照射された領域にサブアイランド506がレイアウトされている。
【0068】
図8において、ビームスポットのエッジの部分が、サブアイランドをパターニングして得られるアイランド508、より望ましくはサブアイランド506と重なることのないように、レーザー光を照射することが望ましい。そして本発明では、サブアイランドのマスクのパターン情報に従って、レーザー光を走査する部分を定める。
【0069】
なお、ビームスポットの幅は、サブアイランドまたはアイランドのサイズによって適宜変えることができる。例えば、電流を比較的多く流すことが望まれる駆動回路のTFTは、チャネル幅が大きく、よってアイランドのサイズも画素部に比べて大きい傾向にある。図9に、2通りのサイズのサブアイランドに、スリットの幅を変えてレーザー光を走査する場合について示す。図9(A)に、走査方向と垂直な方向におけるサブアイランド長さが短い場合を、図9(B)に走査方向と垂直な方向におけるサブアイランド長さが長い場合の、レーザー光の走査する部分と、サブアイランドとの関係を示す。
【0070】
図9(A)におけるビームスポットの幅をWBW1、図9(B)におけるビームスポットの幅をWBW2とすると、WBW1<WBW2となる。無論、ビームスポットの幅はこれに限られず、サブアイランド間の走査方向と垂直な方向における間隔に余裕がある場合は、自由にその幅を設定することができる。
【0071】
なお本発明では、図9に示すように、レーザー光を基板全面に照射するのではなく、サブアイランドの部分を最低限結晶化できるようにレーザー光を走査する。基板全面を照射するのではなく、サブアイランドが結晶化できるように必要最低限の部分にレーザー光が照射されるので、1枚の基板にかかる処理時間を抑えることができ、基板処理の効率を高めることができる
【0072】
次に、本発明において用いられるレーザー照射装置の構成について、図10を用いて説明する。101はレーザー発振装置である。図10では4つのレーザー発振装置を用いているが、レーザー照射装置が有するレーザー発振装置はこの数に限定されない。
【0073】
なお、レーザー発振装置101は、チラー102を用いてその温度を一定に保つようにしても良い。チラー102は必ずしも設ける必要はないが、レーザー発振装置101の温度を一定に保つことで、出力されるレーザー光のエネルギーが温度によってばらつくのを抑えることができる。
【0074】
また104は光学系であり、レーザー発振装置101から出力された光路を変更したり、そのビームスポットの形状を加工したりして、レーザー光を集光することができる。さらに、図10のレーザー照射装置では、光学系104によって、複数のレーザー発振装置101から出力されたレーザー光のビームスポットを互いに一部を重ね合わせることで、合成することができる。
【0075】
なお、レーザー光の進行方向を極短時間で変化させるAO変調器103を、被処理物である基板106とレーザー発振装置101との間の光路に設けても良い。また、AO変調器の代わりに、アテニュエイター(光量調整フィルタ)を設けて、レーザー光のエネルギー密度を調整するようにしても良い。
【0076】
また、被処理物である基板106とレーザー発振装置101との間の光路に、レーザー発振装置101から出力されたレーザー光のエネルギー密度を測定する手段(エネルギー密度測定手段)115を設け、測定したエネルギー密度の経時変化をコンピューター110において監視するようにしても良い。この場合、レーザー光のエネルギー密度の減衰を補うように、レーザー発振装置110からの出力を高めるようにしても良い。
【0077】
合成されたビームスポットは、スリット105を介して被処理物である基板106に照射される。スリット105は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット105はスリットの幅が可変であり、該スリットの幅によってビームスポットの幅を変更することができる。
【0078】
なお、スリット105を介さない場合の、レーザー発振装置101から発振されるレーザー光の基板106におけるビームスポットの形状は、レーザーの種類によって異なり、また光学系により成形することもできる。
【0079】
基板106はステージ107上に載置されている。図10では、位置制御手段108、109が、被処理物におけるビームスポットの位置を制御する手段に相当しており、ステージ107の位置が、位置制御手段108、109によって制御されている。
【0080】
図10では、位置制御手段108がX方向におけるステージ107の位置の制御を行っており、位置制御手段109はY方向におけるステージ107の位置制御を行う。
【0081】
また図10のレーザー照射装置は、中央演算処理装置及びメモリ等の記憶手段を兼ね備えたコンピューター110とを有している。コンピューター110は、レーザー発振装置101の発振を制御し、なおかつレーザー光のビームスポットがマスクのパターン情報に従って定められる領域を覆うように、位置制御手段108、109を制御し、基板を所定の位置に移動させることができる。
【0082】
さらに本発明では、コンピューター110によって、該スリット105の幅を制御し、マスクのパターン情報に従ってビームスポットの幅を変更することができる。
【0083】
さらにレーザー照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザー光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ107に基板を加熱するための手段(基板加熱手段)を設けるようにしても良い。
【0084】
なお、マーカーをレーザーで形成する場合、マーカー用のレーザー発振装置を設けるようにしても良い。この場合、マーカー用のレーザー発振装置の発振を、コンピューター110において制御するようにしても良い。さらにマーカー用のレーザー発振装置を設ける場合、マーカー用のレーザー発振装置から出力されたレーザー光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザーは、代表的にはYAGレーザー、COレーザー等が挙げられるが、無論この他のレーザーを用いて形成することは可能である。
【0085】
またマーカーを用いた位置合わせのために、CCDカメラ113を1台、場合によっては数台設けるようにしても良い。
【0086】
なお、マーカーを設けずに、CCDカメラ113によってサブアイランドのパターンを認識し、位置合わせを行うようにしても良い。この場合、コンピューター110に入力されたマスクによるサブアイランドのパターン情報と、CCDカメラ113において収集された実際のサブアイランドのパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。
【0087】
なお、図10では、レーザー発振装置を複数台設けたレーザー照射装置の構成について示したが、レーザー発振装置は1台であってもよい。図11にレーザー発振装置が1台の、レーザー照射装置の構成を示す。図11において、201はレーザー発振装置、202はチラーである。また215はエネルギー密度測定装置、203はAO変調器、204は光学系、205はスリット、213はCCDカメラである。基板206はステージ207上に設置し、ステージ207の位置はX方向位置制御手段208、Y方向位置制御手段209によって制御されている。そして図10に示したものと同様に、コンピューター210によって、レーザー照射装置が有する各手段の動作が制御されており、図10と異なるのはレーザー発振装置が1つであることである。また光学系204は図10の場合と異なり、1つのレーザー光を集光する機能を有していれば良い。
【0088】
次に、本発明の半導体装置の作製方法のフローについて説明する。
【0089】
図12に、生産フローをフローチャートで示す。まずCADを用いて半導体装置の設計を行う。具体的には、まずアイランドのマスクを設計し、次に、該アイランドを1つまたは複数含むようなサブアイランドのマスクを設計する。このとき、1つのサブアイランドに含まれるアイランドは、全てチャネル形成領域のキャリアが移動する方向を揃えるようにすることが望ましいが、用途に応じて意図的に方向を揃えない様にしても良い。
【0090】
また、このときサブアイランドと共にマーカーが形成されるように、サブアイランドのマスクを設計するようにしても良い。
【0091】
そして、設計されたサブアイランドのマスクの形状に関する情報(パターン情報)を、レーザー照射装置が有するコンピューターに入力する。コンピューターでは、入力されたサブアイランドのパターン情報に基づき、走査方向に対して垂直方向における、各サブアイランドの幅Wを算出する。そして、各サブアイランドの幅Wをもとに、走査方向に対して垂直方向におけるスリットの幅WBWを設定する。
【0092】
そして、スリットの幅WBWをもとに、マーカーの位置を基準として、レーザー光の走査経路を定める。
【0093】
一方、半導体膜を基板上に成膜し、サブアイランドのマスクを用いて該半導体膜をパターニングし、サブアイランドを形成する。そしてサブアイランドが形成された基板を、レーザー照射装置のステージに設置する。
【0094】
そしてマーカーを基準にして、定められた走査経路にしたがってレーザー光を照射し、サブアイランドをねらって結晶化する。
【0095】
そして、レーザー光を照射した後、レーザー光照射により結晶性が高められたサブアイランドをパターニングし、アイランドを形成する。以下、アイランドからTFTを作製する工程が行われる。TFTの具体的な作製工程はTFTの形状によって異なるが、代表的にはゲート絶縁膜を成膜し、アイランドに不純物領域を形成する。そして、ゲート絶縁膜及びゲート電極を覆うように層間絶縁膜を形成し、該層間絶縁膜にコンタクトホールを形成し、不純物領域の一部を露出させる。そして該コンタクトホールを介して不純物領域に接するように層間絶縁膜上に配線を形成する。
【0096】
次に、マーカーを形成せずに、CCDカメラによって基板とマスクの位置合わせを行う例について説明する。
【0097】
図13に、生産フローをフローチャートで示す。まず図12の場合と同様に、CADを用いて半導体装置の設計を行う。具体的には、まずアイランドのマスクを設計し、次に、該アイランドを1つまたは複数含むようなサブアイランドのマスクを設計する。
【0098】
そして、設計されたサブアイランドのマスクの形状に関する情報(パターン情報)を、レーザー照射装置が有するコンピューターに入力する。コンピューターでは、入力されたサブアイランドのパターン情報に基づき、走査方向に対して垂直方向における、各サブアイランドの幅Wを算出する。そして、各サブアイランドの幅Wをもとに、走査方向に対して垂直方向におけるスリットの幅WBWを設定する。
【0099】
一方、半導体膜を基板上に成膜し、サブアイランドのマスクを用いて該半導体膜をパターニングし、サブアイランドを形成する。そしてサブアイランドが形成された基板を、レーザー照射装置のステージに設置する。
【0100】
そして、ステージに設置された基板上のサブアイランドのパターン情報を、CCDカメラにより検出し、コンピュータに情報として入力する。コンピューターではCADによって設計されたサブアイランドのパターン情報と、CCDカメラによって得られる、実際に基板上に形成されたサブアイランドのパターン情報とを照らし合わせ、基板とマスクとの位置合わせを行う。
【0101】
また該スリットの幅WBWと、CCDカメラによるサブアイランドの位置情報とをもとに、レーザー光の走査経路を決定する。
【0102】
そして、定められた走査経路にしたがってレーザー光を照射し、サブアイランドをねらって結晶化する。
【0103】
次に、レーザー光を照射した後、レーザー光照射により結晶性が高められたサブアイランドをパターニングし、アイランドを形成する。以下、アイランドからTFTを作製する工程が行われる。TFTの具体的な作製工程はTFTの形状によって異なるが、代表的にはゲート絶縁膜を成膜し、アイランドに不純物領域を形成する。そして、ゲート絶縁膜及びゲート電極を覆うように層間絶縁膜を形成し、該層間絶縁膜にコンタクトホールを形成し、不純物領域の一部を露出させる。そして該コンタクトホールを介して不純物領域に接するように層間絶縁膜上に配線を形成する。
【0104】
次に、図14に、レーザー光の照射が2回の場合の、生産方法のフローをフローチャートで示す。
【0105】
図14に、生産フローをフローチャートで示す。まずCADを用いて半導体装置の設計を行う。具体的には、まずアイランドのマスクを設計し、次に、該アイランドを1つまたは複数含むようなサブアイランドのマスクを設計する。このときサブアイランドと共にマーカーが形成されるように、サブアイランドのマスクを設計するようにしても良い。
【0106】
そして、設計されたサブアイランドのマスクの形状に関する情報(パターン情報)を、レーザー照射装置が有するコンピューターに入力する。コンピューターでは、入力されたサブアイランドのパターン情報に基づき、2つの各走査方向それぞれに対して垂直方向における、各サブアイランドの幅Wを2通り算出する。そして、各サブアイランドの幅Wをもとに、2つの各走査方向に対して垂直方向におけるスリットの幅WBWをそれぞれ算出する。
【0107】
そして、2つの各走査方向において、それぞれ定められたスリットの幅WBWをもとに、マーカーの位置を基準として、レーザー光の走査経路を定める。
【0108】
一方、半導体膜を基板上に成膜し、サブアイランドのマスクを用いて該半導体膜をパターニングし、サブアイランドを形成する。そしてサブアイランドが形成された基板を、レーザー照射装置のステージに設置する。
【0109】
そしてマーカーを基準にして、定められた2つの走査経路のうち、第1の走査経路にしたがって第1のレーザー光を照射し、サブアイランドをねらって結晶化する。
【0110】
なお、1回目のレーザー光の走査方向と2回目のレーザー光の走査方向の角度は、予めメモリ等に記憶しておいても良いし、手動でその都度入力するようにしても良い。そしてマーカーを基準にして、1回目のレーザー光の走査部分にレーザー光を照射し、サブアイランドをねらって結晶化する。
【0111】
そして、走査方向を変え、第2の走査経路にしたがって、第2のレーザー光を照射し、サブアイランドを狙って結晶化する。
【0112】
なお図14では、同じサブアイランドに2回レーザー光を照射する例について示したが、AO変調器等を用いることで、場所指定して走査方向を変えることも可能である。例えば信号線駆動回路における走査方向と画素部及び走査線駆動回路における走査方向とを異ならせ、AO変調器を用いて信号線駆動回路となる部分においてレーザー光を照射する場合は、AO変調器を用いて画素部及び走査線駆動回路となる部分においてレーザー光が照射されないようにし、画素部及び走査線駆動回路となる部分においてレーザー光を照射する場合は、AO変調器を用いて信号線駆動回路となる部分においてレーザー光が照射されないようにすることができる。そしてこの場合、コンピューターにおいてAO変調器を位置制御手段と同期させるようにする。
【0113】
なお、レーザー光を照射した後、レーザー光照射により結晶性が高められたサブアイランドをパターニングし、アイランドを形成する。以下、アイランドからTFTを作製する工程が行われる。TFTの具体的な作製工程はTFTの形状によって異なるが、代表的にはゲート絶縁膜を成膜し、アイランドに不純物領域を形成する。そして、ゲート絶縁膜及びゲート電極を覆うように層間絶縁膜を形成し、該層間絶縁膜にコンタクトホールを形成し、不純物領域の一部を露出させる。そして該コンタクトホールを介して不純物領域に接するように層間絶縁膜上に配線を形成する。
【0114】
比較対象のために、図15に従来の半導体装置の生産方法のフローを示す。図15に示すように、CADによる半導体装置のマスク設計が行われる。一方で、基板に非晶質半導体膜を成膜され、該非晶質半導体膜が成膜された基板をレーザー照射装置に設置する。そして、非晶質半導体膜全体にレーザー光が照射されるように走査し、非晶質半導体膜全体を結晶化させる。そして、結晶化により得られた多結晶半導体膜にマーカーを形成し、該マーカーを基準として多結晶半導体膜をパターニングしてアイランドを形成する。そして該アイランドを用いてTFTを作製する。
【0115】
このように本発明では、図15に示すような従来の場合とは異なり、マーカーをレーザー光を用いて非晶質半導体膜を結晶化させる前に形成する。そして、半導体膜のパターニングのマスクの情報に従って、レーザー光を走査させる。
【0116】
上記構成により、半導体膜を結晶化させた後パターニングにより除去される部分にレーザー光を照射する時間を省くことができるので、レーザー光照射にかかる時間を短縮化することができ、なおかつ基板の処理速度を向上させることができる。
【0117】
なお、触媒を用いて半導体膜を結晶化させる工程を含んでいても良い。触媒元素を用いる場合、特開平7−130652号公報、特開平8−78329号公報で開示された技術を用いることが望ましい。
【0118】
触媒を用いて半導体膜を結晶化させる工程を含んでいる場合、非晶質半導体膜を成膜後にNiを用いて結晶化させる工程(NiSPC)を含んでいる。例えば特開平7−130652号公報に開示されている技術を用いる場合、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を非晶質半導体膜に塗布してニッケル含有層を形成し、500℃、1時間の脱水素工程の後、500〜650℃で4〜12時間、例えば550℃、8時間の熱処理を行い結晶化する。尚、使用可能な触媒元素は、ニッケル(Ni)の以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)、といった元素を用いても良い。
【0119】
そして、レーザー光照射により、NiSPCにより結晶化された半導体膜の結晶性をさらに高める。レーザー光照射により得られた多結晶半導体膜は触媒元素を含んでおり、レーザー光照射後にその触媒元素を結晶質半導体膜から除去する工程(ゲッタリング)を行う。ゲッタリングは特開平10−135468号公報または特開平10−135469号公報等に記載された技術を用いることができる。
【0120】
具体的には、レーザー照射後に得られる多結晶半導体膜の一部にリンを添加し、窒素雰囲気中で550〜800℃、5〜24時間、例えば600℃、12時間の熱処理を行う。すると多結晶半導体膜のリンが添加された領域がゲッタリングサイトとして働き、多結晶半導体膜中に存在するリンをニッケルが添加された領域に偏析させることができる。その後、多結晶半導体膜のリンが添加された領域をパターニングにより除去することで、触媒元素の濃度を1×1017atoms/cm以下好ましくは1×1016 atoms /cm程度にまで低減されたアイランドを得ることができる。
【0121】
次に、図16を用いて、ビームスポットの中心軸を走査方向に対して45°に保った場合の、スリットとビームスポットとの位置関係について説明する。130は合成後のビームスポットであり、105はスリットである。スリット105はビームスポット130と重なっていない。矢印は走査方向であり、ビームスポット130の中心軸との間の角度θが45°に保たれている。
【0122】
図16(B)はスリット105によって一部が遮蔽され、幅が狭くなったビームスポット131の様子を示している。本発明では、スリット105は、走査方向と垂直な方向におけるビームスポットの幅Qを制御し、レーザー光の照射が均一に行われるようにする。
【0123】
このように本発明では、半導体膜全体にレーザー光を走査して照射するのではなく、少なくとも必要不可欠な部分を最低限結晶化できるようにレーザー光を走査する。上記構成により、半導体膜を結晶化させた後パターニングにより除去される部分にレーザー光を照射する時間を省くことができ、基板1枚あたりにかかる処理時間を大幅に短縮することができる。
【0124】
【実施例】
以下、本発明の実施例について説明する。
【0125】
(実施例1)
本実施例では、本発明に用いられるレーザー照射装置の光学系と、各光学系とスリットとの位置関係について説明する。
【0126】
図17に本実施例の光学系を図示する。図17(A)に示す光学系は、2つのシリンドリカルレンズ401、402を有している。そして、矢印の方向から入射したレーザー光は、2つのシリンドリカルレンズ401、402によってそのビームスポットの形状が成形され、スリット404を通って被処理物403に照射される。なお、被処理物403により近いシリンドリカルレンズ402は、シリンドリカルレンズ401に比べて、その焦点距離が小さい。なお、戻り光を防ぎ、また均一な照射を行なうために、レーザー光の基板への入射角度を0°より大きく、望ましくは5〜30°に保つのが望ましい。
【0127】
図17(B)に示す光学系は、ミラー405と、平凸球面レンズ406とを有している。そして、矢印の方向から入射したレーザー光は、ミラー405において反射され、平凸球面レンズ406においてそのビームスポットの形状が成形され、スリット408を通って被処理物407に照射される。なお平凸球面レンズの曲率半径は、設計者が適宜設定することが可能である。なお、戻り光を防ぎ、また均一な照射を行なうために、レーザー光の基板への入射角度を0°より大きく、望ましくは5〜30°に保つのが望ましい。
【0128】
図17(C)に示す光学系は、ミラー410、411と、レンズ412、413、414とを有している。そして、矢印の方向から入射したレーザー光は、ミラー410、411において反射され、レンズ412、413、414においてそのビームスポットの形状が成形され、スリット416を通って被処理物415に照射される。なお、戻り光を防ぎ、また均一な照射を行なうために、レーザー光の基板への入射角度を0°より大きく、望ましくは5〜30°に保つのが望ましい。
【0129】
図17(D)は、実施例2に示したビームスポットを4つ合成して1つのビームスポットにする場合の光学系を示している。図17(D)に示す光学系は、6つのシリンドリカルレンズ417〜422を有している。矢印の方向から入射した4つのレーザー光は、4つのシリンドリカルレンズ419〜422のそれぞれに入射する。そしてシリンドリカルレンズ419、421において成形された2つのレーザー光は、シリンドリカルレンズ417において再びそのビームスポットの形状が成形されて、スリット424を通って被処理物423に照射される。一方シリンドリカルレンズ420、422において成形された2つのレーザー光は、シリンドリカルレンズ418において再びそのビームスポットの形状が成形されて、スリット424を通って被処理物423に照射される。
【0130】
被処理物423における各レーザー光のビームスポットは、互いに一部重なることで合成されて1つのビームスポットを形成している。
【0131】
各レンズの焦点距離及び入射角は設計者が適宜設定することが可能であるが、被処理物423に最も近いシリンドリカルレンズ417、418の焦点距離は、シリンドリカルレンズ419〜422の焦点距離よりも小さくする。例えば、被処理物423に最も近いシリンドリカルレンズ417、418の焦点距離を20mmとし、シリンドリカルレンズ419〜422の焦点距離を150mmとする。そしてシリンドリカルレンズ417、418から被処理物400へのレーザー光の入射角は、本実施例では25°とし、シリンドリカルレンズ419〜422からシリンドリカルレンズ417、418へのレーザー光の入射角を10°とするように各レンズを設置する。なお、戻り光を防ぎ、また均一な照射を行なうために、レーザー光の基板への入射角度を0°より大きく、望ましくは5〜30°に保つのが望ましい。
【0132】
図17(D)では、4つのビームスポットを合成する例について示しており、この場合4つのレーザー発振装置にそれぞれ対応するシリンドリカルレンズを4つと、該4つのシリンドリカルレンズに対応する2つのシリンドリカルレンズとを有している。合成するビームスポットの数はこれに限定されず、合成するビームスポットの数は2以上8以下であれば良い。n(n=2、4、6、8)のビームスポットを合成する場合、nのレーザー発振装置にそれぞれ対応するnのシリンドリカルレンズと、該nのシリンドリカルレンズに対応するn/2のシリンドリカルレンズとを有している。n(n=3、5、7)のビームスポットを合成する場合、nのレーザー発振装置にそれぞれ対応するnのシリンドリカルレンズと、該nのシリンドリカルレンズに対応する(n+1)/2のシリンドリカルレンズとを有している。
【0133】
そして、ビームスポットを5つ以上重ね合わせるとき、光学系を配置する場所及び干渉等を考慮すると、5つ目以降のレーザー光は基板の反対側から照射するのが望ましく、その場合スリットを基板の反対側にも設ける必要がある。また、基板は透過性を有していることが必要である。
【0134】
なお、戻り光がもときた光路をたどって戻るのを防ぐために、基板に対する入射角は、0より大きく90°より小さくなるように保つようにするのが望ましい。
【0135】
また、均一なレーザー光の照射を実現するためには、照射面に垂直な平面であって、かつ合成前の各ビームの形状をそれぞれ長方形と見立てたときの短辺を含む面または長辺を含む面のいずれか一方を入射面と定義すると、前記レーザー光の入射角度θは、入射面に含まれる前記短辺または前記長辺の長さがW、前記照射面に設置され、かつ、前記レーザー光に対して透光性を有する基板の厚さがdであるとき、θ≧arctan(W/2d)を満たすのが望ましい。この議論は合成前の個々のレーザー光について成り立つ必要がある。なお、レーザー光の軌跡が、前記入射面上にないときは、該軌跡を該入射面に射影したものの入射角度をθとする。この入射角度θでレーザー光が入射されれば、基板の表面での反射光と、前記基板の裏面からの反射光とが干渉せず、一様なレーザー光の照射を行うことができる。以上の議論は、基板の屈折率を1として考えた。実際は、基板の屈折率が1.5前後のものが多く、この数値を考慮に入れると上記議論で算出した角度よりも大きな計算値が得られる。しかしながら、ビームスポットの長手方向の両端のエネルギーは減衰があるため、この部分での干渉の影響は少なく、上記の算出値で十分に干渉減衰の効果が得られる。
【0136】
なお本発明に用いられるレーザー照射装置が有する光学系は、本実施例で示した構成に限定されない。
【0137】
(実施例2)
本実施例では、複数のレーザー発振装置を用いた場合において、レーザー光照射の途中で、AO変調器によりレーザー光のビームスポットの幅を変更する例について説明する。
【0138】
本実施例では、コンピューターにおいて、入力されたマスクの情報に基づきレーザー光の走査経路を把握する。さらに本実施例では、AO変調器を用いて、複数のレーザー発振装置のうちのいずれかから出力されるレーザー光の方向を変更し、結果的に該レーザ光が被処理物に照射されないようにして、マスクの形状に合わせてビームスポットの幅を変える。この場合、AO変調器によりビームスポットの幅が変わっても、走査方向に対し垂直な方向において、ビームスポットのエネルギー密度の低い領域を遮蔽する必要があり、スリットの幅の制御と、AO変調器によるレーザー光の遮蔽とを同期させる必要がある。
【0139】
図18(A)に、レーザー光を1回照射する場合の、半導体膜のパターニングのマスクの形状と、ビームスポットの幅の関係を一例として示す。560は半導体膜のパターニングのマスクの形状を示しており、レーザー照射による結晶化の後、該マスクに従って半導体膜がパターニングされる。
【0140】
561と562は、レーザー光が照射された部分を示している。なお561と562は、4つのレーザー発振装置から出力されたレーザー光を重ね合わせて合成することで得られるビームスポットを、走査した部分である。562は561よりもビームスポットの幅が狭くなるように、スリットによって制御されている。
【0141】
なお本実施例のように、AO変調器を用いることで、全てのレーザー発振装置の出力を止めずにビームスポットの幅を自在に変えることができ、レーザー発振装置の出力を止めることで出力が不安定になるのを避けることができる。
【0142】
上記構成により、レーザー光の軌跡の幅を変えることができるので、レーザー光の軌跡のエッジが、パターニングによって得られる半導体と重なるのを防ぐことができる。また不必要な部分にレーザー光を照射することで基板に与えられるダメージをさらに軽減することができる。
【0143】
次に、レーザー光照射の途中で、AO変調器によりレーザー光を遮り、所定の部分にのみレーザー光を照射する例について説明する。なお本実施例ではAO変調器を用いてレーザー光をレーザー光の方向を変更することで、結果的にレーザ光を遮っているが、本発明はこれに限定されず、レーザー光を遮蔽できればどのような手段を用いても良い。
【0144】
本発明では、コンピューターにおいて、入力されたマスクの情報に基づきレーザー光を走査する部分を把握する。さらに本実施例では、走査するべき部分のみにレーザー光が照射されるようにAO変調器を用いてレーザー光の方向を変更することで、結果的にレーザ光を遮る。このときAO変調器は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。
【0145】
図18(B)に、半導体膜のパターニングのマスクの形状と、レーザー光が照射される部分の関係を一例として示す。570は半導体膜のパターニングのマスクの形状を示しており、レーザー光照射による結晶化の後、該マスクに従って半導体膜がパターニングされる。
【0146】
571は、レーザー光が照射された部分を示している。破線で囲まれている部分はAO変調器でレーザー光の方向を変更することで、結果的にレーザ光が遮られている部分を示しており、本実施例では結晶化させる必要のない部分にはレーザー光を照射しないか、照射されていてもそのエネルギー密度が低くなるようにすることができる。したがって、不必要な部分にレーザー光を照射することで基板に与えられるダメージをさらに軽減することができる。
【0147】
次に、画素部、信号線駆動回路及び走査線駆動回路が備えられた半導体表示装置の作製工程において、AO変調器を用い、画素部、信号線駆動回路及び走査線駆動回路に1回づつ選択的にレーザー光を照射する場合について説明する。
【0148】
まず図19(A)に示すように、信号線駆動回路302及び画素部301に、矢印の方向に走査してレーザー光を照射する。このとき、レーザー光は基板全面に照射するのではなく、走査線駆動回路303にレーザー光が照射されないように、AO変調器を用いてレーザー光の方向を変更することで、結果的にレーザ光を遮る。
【0149】
次に、図19(B)に示すように、走査線駆動回路303に、矢印の方向に走査してレーザー光を照射する。このとき、信号線駆動回路302及び画素部301にはレーザー光を照射しない。
【0150】
次に、AO変調器を用い、画素部、信号線駆動回路及び走査線駆動回路に1回づつ選択的にレーザー光を照射する場合の、他の例について説明する。
【0151】
まず図19(C)に示すように、走査線駆動回路303及び画素部301に、矢印の方向に走査してレーザー光を照射する。このとき、レーザー光は基板全面に照射するのではなく、信号線駆動回路302にレーザー光が照射されないように、AO変調器を用いてレーザー光の方向を変更することで、結果的にレーザ光を遮る。
【0152】
次に、図19(D)に示すように、信号線駆動回路302に、矢印の方向に走査してレーザー光を照射する。このとき、走査線駆動回路303及び画素部301にはレーザー光を照射しない。
【0153】
このように、AO変調器を用いて選択的にレーザー光を照射することができるので、各回路が有する活性層のチャネル形成領域のレイアウトに合わせて、回路ごとにレーザー光の走査方向を変更することができる。そして同じ回路に2回レーザー光が照射されるのを避けることができるので、2回目のレーザー光のエッジの部分とレイアウトされた活性層とが重ならないようにするための、レーザー光の経路の設定及び活性層のレイアウトにおける制約がなくなる。
【0154】
次に、AO変調器を用い、画素部、信号線駆動回路及び走査線駆動回路に1回づつ選択的にレーザー光を照射する場合の、大型の基板から複数のパネルを作製する例について説明する。
【0155】
まず図20に示すように、各パネルの信号線駆動回路382及び画素部381に、矢印の方向に走査してレーザー光を照射する。このとき、レーザー光は基板全面に照射するのではなく、走査線駆動回路383にレーザー光が照射されないように、AO変調器を用いてレーザー光の方向を変更することで、結果的にレーザ光を遮る。
【0156】
次に、各パネルの走査駆動回路383に、矢印の方向に走査してレーザー光を照射する。このとき、信号線駆動回路382及び画素部381にはレーザー光を照射しない。なお385は基板386のスクライブラインである。
【0157】
本実施例は、実施例1と組み合わせて実施することが可能である。
【0158】
(実施例3)
本実施例では、ビームスポットを重ね合わせたときの、各ビームスポットの中心間の距離と、エネルギー密度との関係について説明する。
【0159】
図21に、各ビームスポットの中心軸方向におけるエネルギー密度の分布を実線で、合成されたビームスポットのエネルギー密度の分布を破線で示す。ビームスポットの中心軸方向におけるエネルギー密度の値は、一般的にガウス分布に従っている。
【0160】
合成前のビームスポットにおいて、ピーク値の1/e以上のエネルギー密度を満たしている中心軸方向の距離を1としたときの、各ピーク間の距離をXとする。合成後のピーク値と、バレー値の平均値に対するピーク値の割増分をYとする。シミュレーションで求めたXとYの関係を、図38に示す。なお図38では、Yを百分率で表した。
【0161】
図38において、エネルギー差Yは以下の式1の近似式で表される。
【0162】
【式1】
Y=60−293X+340X(Xは2つの解のうち大きい方とする)
【0163】
式1に従えば、例えばエネルギー差を5%程度にしたい場合、X≒0.584となるようにすれば良いということがわかる。Y=0となるのが理想的だが、それではビームスポットの長さが短くなるので、スループットとのバランスでXを決定すると良い。
【0164】
次に、Yの許容範囲について説明する。図39に、ビームスポットが楕円形状を有している場合の、中心軸方向におけるビーム幅に対するYVOレーザーの出力(W)の分布を示す。斜線で示す領域は、良好な結晶性を得るために必要な出力エネルギーの範囲であり、3.5〜6Wの範囲内に合成したレーザー光の出力エネルギーが納まっていれば良いことがわかる。
【0165】
合成後のビームスポットの出力エネルギーの最大値と最小値が、良好な結晶性を得るために必要な出力エネルギー範囲にぎりぎりに入るとき、良好な結晶性が得られるエネルギー差Yが最大になる。よって図39の場合は、エネルギー差Yが±26.3%となり、上記範囲にエネルギー差Yが納まっていれば良好な結晶性が得られることがわかる。
【0166】
なお、良好な結晶性を得るために必要な出力エネルギーの範囲は、どこまでを結晶性が良好だと判断するかによって変わり、また出力エネルギーの分布もビームスポットの形状によって変わってくるので、エネルギー差Yの許容範囲は必ずしも上記値に限定されない。設計者が、良好な結晶性を得るために必要な出力エネルギーの範囲を適宜定め、用いるレーザーの出力エネルギーの分布からエネルギー差Yの許容範囲を設定する必要がある。
【0167】
本実施例は、実施例1または2と組み合わせて実施することが可能である。
【0168】
(実施例4)
本実施例では、ビームスポットの重ね合わせ方について説明する。図22は、合成前のビームスポットの、1/e×ピーク値のエネルギー密度を満たす領域における、ビームスポットについて示している。
【0169】
図22(A)は、4つのビームスポットを重ね合わせる際に、ビームスポットの各中心が、他のビームスポットと重なっていない場合について示している。
【0170】
図22(B)は、4つのビームスポットを重ね合わせる際に、ビームスポットの各中心が、他のビームスポットのエッジと重なっている場合について示している。
【0171】
図22(C)は、4つのビームスポットを重ね合わせる際に、ビームスポットの各中心が、2つ隣りのビームスポットのエッジと重なっている場合について示している。
【0172】
なお本発明はこの構成に限定されない。ビームスポットの重ね具合は、設計者が適宜設定することができる。本実施例は、実施例1〜3と組み合わせて実施することが可能である。
【0173】
(実施例5)
本実施例では、本発明のレーザー結晶化法を用いた、アクティブマトリクス基板の作製方法について図23〜図26を用いて説明する。本明細書ではCMOS回路、及び駆動回路と、画素TFT、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【0174】
まず、本実施例ではバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板600を用いる。なお、基板600としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0175】
次いで、基板600上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜601を公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)により形成する。本実施例では下地膜601として下地膜601a、601bの2層の下地膜を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い(図23(A))。
【0176】
次いで、下地膜601上に、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)により25〜80nm(好ましくは30〜60nm)の厚さで非晶質半導体膜692を形成する(図23(B))。なお、本実施例では非晶質半導体膜を成膜しているが、微結晶半導体膜、結晶性半導体膜であっても良い。また、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を用いても良い。
【0177】
次に、非晶質半導体膜692をパターニングし、フッ化ハロゲン、例えば、ClF、ClF、BrF、BrF、IF、IF等を含む雰囲気で異方性ドライエッチング法によりエッチングすることで、サブアイランド693a、693b、693cを形成する。
【0178】
次に、サブアイランド693a、693b、693cをレーザー結晶化法により結晶化させる。レーザー結晶化法は、本発明のレーザー照射方法を用いて行なう。具体的には、レーザー照射装置のコンピューターに入力されたマスクの情報に従って、サブアイランド693a、693b、693cに選択的にレーザー光を照射する。もちろん、レーザー結晶化法だけでなく、他の公知の結晶化法(RTAやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等)と組み合わせて行ってもよい。
【0179】
非晶質半導体膜の結晶化に際し、連続発振が可能な固体レーザーを用い、基本波の第2高調波〜第4高調波を用いることで、大粒径の結晶を得ることができる。代表的には、Nd:YVOレーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、連続発振のYVOレーザーから射出されたレーザー光を非線形光学素子により高調波に変換し、出力10Wのレーザー光を得る。また、共振器の中にYVO結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、10〜2000cm/s程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射する。
【0180】
なおレーザー照射は、連続発振の気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Arレーザー、Krレーザーなどがあり、固体レーザーとして、YAGレーザー、YVOレーザー、YLFレーザー、YAlOレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイアレーザー、Yレーザーなどが挙げられる。固体レーザーとしては、Cr、Nd、Er、Ho、Ce、Co、Ti、Yb又はTmがドーピングされたYAG、YVO、YLF、YAlOなどの結晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、1μm前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【0181】
上述したレーザー結晶化によって、サブアイランド693a、693b、693cにレーザー光が照射され、結晶性が高められたサブアイランド694a、694b、694cが形成される(図23(B))。
【0182】
次に、結晶性が高められたサブアイランド694a、694b、694cを所望の形状にパターニングして、結晶化されたアイランド602〜606を形成する(図23(C))。
【0183】
また、アイランド602〜606を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【0184】
次いで、アイランド602〜606を覆うゲート絶縁膜607を形成する。ゲート絶縁膜607はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0185】
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とOとを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cmで放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【0186】
次いで、ゲート絶縁膜607上に膜厚20〜100nmの第1の導電膜608と、膜厚100〜400nmの第2の導電膜609とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜608と、膜厚370nmのW膜からなる第2の導電膜609を積層形成した。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タングステン(WF)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができる。
【0187】
なお、本実施例では、第1の導電膜608をTaN、第2の導電膜609をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をWとする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
【0188】
また、2層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金(Al−Si)膜、窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。
【0189】
なお、導電膜の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である。
【0190】
次に、フォトリソグラフィ法を用いてレジストからなるマスク610〜615を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。(図24(B))本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCFとClとOとを用い、それぞれのガス流量比を25:25:10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。
【0191】
この後、レジストからなるマスク610〜615を除去せずに第2のエッチング条件に変え、エッチング用ガスにCFとClとを用い、それぞれのガス流量比を30:30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CFとClを混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
【0192】
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層617〜622(第1の導電層617a〜622aと第2の導電層617b〜622b)を形成する。616はゲート絶縁膜であり、第1の形状の導電層617〜622で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
【0193】
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。(図24(C))ここでは、エッチングガスにCFとClとOとを用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第2の導電層628b〜633bを形成する。一方、第1の導電層617a〜622aは、ほとんどエッチングされず、第2の形状の導電層628〜633を形成する。
【0194】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、アイランドにn型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1014atoms/cmとし、加速電圧を40〜80kVとして行う。本実施例ではドーズ量を1.5×1013atoms/cmとし、加速電圧を60kVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いる。この場合、導電層628〜633がn型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域623〜627が形成される。不純物領域623〜627には1×1018〜1×1020/cmの濃度範囲でn型を付与する不純物元素を添加する。
【0195】
レジストからなるマスクを除去した後、新たにレジストからなるマスク634a〜634cを形成して第1のドーピング処理よりも高い加速電圧で第2のドーピング処理を行う。イオンドープ法の条件はドーズ量を1×1013〜1×1015 atoms/cmとし、加速電圧を60〜120kVとして行う。ドーピング処理は第2の導電層628b〜632bを不純物元素に対するマスクとして用い、第1の導電層のテーパー部の下方のアイランドに不純物元素が添加されるようにドーピングする。続いて、第2のドーピング処理より加速電圧を下げて第3のドーピング処理を行って図25(A)の状態を得る。イオンドープ法の条件はドーズ量を1×1015〜1×1017 atoms/cmとし、加速電圧を50〜100kVとして行う。第2のドーピング処理および第3のドーピング処理により、第1の導電層と重なる低濃度不純物領域636、642、648には1×1018〜5×1019/cmの濃度範囲でn型を付与する不純物元素を添加され、高濃度不純物領域635、641、644、647には1×1019〜5×1021/cmの濃度範囲でn型を付与する不純物元素を添加される。
【0196】
もちろん、適当な加速電圧にすることで、第2のドーピング処理および第3のドーピング処理は1回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【0197】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク650a〜650cを形成して第4のドーピング処理を行う。この第4のドーピング処理により、pチャネル型TFTの活性層となるアイランドに前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域653、654、659、660を形成する。第2の導電層628a〜632aを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域653、654、659、660はジボラン(B)を用いたイオンドープ法で形成する。(図25(B))この第4のドーピング処理の際には、nチャネル型TFTを形成するアイランドはレジストからなるマスク650a〜650cで覆われている。第1乃至3のドーピング処理によって、不純物領域653と654、659と660にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を1×1019〜5×1021atoms/cmとなるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【0198】
以上までの工程で、それぞれのアイランドに不純物領域が形成される。
【0199】
次いで、レジストからなるマスク650a〜650cを除去して第1の層間絶縁膜661を形成する。この第1の層間絶縁膜661としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化珪素膜を形成した。勿論、第1の層間絶縁膜661は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0200】
次いで、図25(C)に示すように、活性化処理としてレーザー照射方法を用いる。レーザーアニール法を用いる場合、結晶化の際に用いたレーザーを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、0.01〜100MW/cm程度(好ましくは0.01〜10MW/cm)のエネルギー密度が必要となる。また結晶化の際には連続発振のレーザーを用い、活性化の際にはパルス発振のレーザーを用いるようにしても良い。
【0201】
また、第1の層間絶縁膜を形成する前に活性化処理を行っても良い。
【0202】
そして、加熱処理(300〜550℃で1〜12時間の熱処理)を行うと水素化を行うことができる。この工程は第1の層間絶縁膜661に含まれる水素によりアイランドのダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)や、3〜100%の水素を含む雰囲気中で300〜650℃で1〜12時間の加熱処理を行っても良い。この場合は、第1の層間絶縁膜の存在に関係なく半導体層を水素化することができる。
【0203】
次いで、第1の層間絶縁膜661上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜662を形成する。本実施例では、膜厚1.6μmのアクリル樹脂膜を形成した。次に、第2の層間絶縁膜662を形成した後、第2の層間絶縁膜662に接するように、第3の層間絶縁膜672を形成する。
【0204】
そして、駆動回路686において、各不純物領域とそれぞれ電気的に接続する配線663〜668を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、AlとTiに限らない。例えば、TaN膜上にAlやCuを形成し、さらにTi膜を形成した積層膜をパターニングして配線を形成してもよい。(図26)
【0205】
また、画素部687においては、画素電極670、ゲート配線669、接続電極668を形成する。この接続電極668によりソース配線(643aと643bの積層)は、画素TFTと電気的な接続が形成される。また、ゲート配線669は、画素TFTのゲート電極と電気的な接続が形成される。また、画素電極670は、画素TFTのドレイン領域690と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能するアイランド685と電気的な接続が形成される。また、本願では画素電極と接続電極とを同じ材料で形成しているが、画素電極670としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【0206】
以上の様にして、nチャネル型TFT681とpチャネル型TFT682からなるCMOS回路、及びnチャネル型TFT683を有する駆動回路686と、画素TFT684、保持容量685とを有する画素部687を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【0207】
駆動回路686のnチャネル型TFT681はチャネル形成領域637、ゲート電極の一部を構成する第1の導電層628aと重なる低濃度不純物領域636(GOLD(Gate Overlapped LDD)領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域652を有している。このnチャネル型TFT681と電極666で接続してCMOS回路を形成するpチャネル型TFT682にはチャネル形成領域640、ソース領域またはドレイン領域として機能する高濃度不純物領域653と、p型を付与する不純物元素が導入された不純物領域654を有している。また、nチャネル型TFT683にはチャネル形成領域643、ゲート電極の一部を構成する第1の導電層630aと重なる低濃度不純物領域642(GOLD領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域656を有している。
【0208】
画素部の画素TFT684にはチャネル形成領域646、ゲート電極の外側に形成される低濃度不純物領域645(LDD領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域658を有している。また、保持容量685の一方の電極として機能するアイランドには、n型を付与する不純物元素およびp型を付与する不純物元素が添加されている。保持容量685は、絶縁膜616を誘電体として、電極(632aと632bの積層)と、アイランドとで形成している。
【0209】
本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【0210】
本実施例は、実施例1〜実施例4と組み合わせて実施することが可能である。
【0211】
(実施例6)
本実施例では、実施例5で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図27を用いる。
【0212】
まず、実施例5に従い、図26の状態のアクティブマトリクス基板を得た後、図26のアクティブマトリクス基板上、少なくとも画素電極670上に配向膜867を形成しラビング処理を行う。なお、本実施例では配向膜867を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ872を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【0213】
次いで、対向基板869を用意する。次いで、対向基板869上に着色層870、871、平坦化膜873を形成する。赤色の着色層870と青色の着色層871とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【0214】
本実施例では、実施例5に示す基板を用いている。従って、少なくともゲート配線669と画素電極670の間隙と、ゲート配線669と接続電極668の間隙と、接続電極668と画素電極670の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【0215】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【0216】
次いで、平坦化膜873上に透明導電膜からなる対向電極876を少なくとも画素部に形成し、対向基板の全面に配向膜874を形成し、ラビング処理を施した。
【0217】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材868で貼り合わせる。シール材868にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料875を注入し、封止剤(図示せず)によって完全に封止する。液晶材料875には公知の液晶材料を用いれば良い。このようにして図27に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板(図示しない)を貼りつけた。そして、公知の技術を用いてFPCを貼りつけた。
【0218】
以上のようにして作製される液晶表示装置はエネルギー分布が周期的または一様なレーザー光が照射され、大粒径の結晶粒が形成された半導体膜を用いて作製されたTFTを有しており、前記液晶表示装置の動作特性や信頼性を十分なものとなり得る。そして、このような液晶表示装置は各種電子機器の表示部として用いることができる。
【0219】
なお、本実施例は実施例1〜実施例5と組み合わせて実施することが可能である。
【0220】
(実施例7)
本実施例では、実施例5で示したアクティブマトリクス基板を作製するときのTFTの作製方法を用いて、発光装置を作製する例を以下に説明する。発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにTFT等を実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(発光層)と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)があり、これらのうちどちらか、あるいは両方の発光を含む。
【0221】
なお、本明細書中では、発光素子において陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。
【0222】
なお本実施例で用いられる発光素子は、正孔注入層、電子注入層、正孔輸送層または電子輸送層等が、無機化合物単独で、または有機化合物に無機化合物が混合されている材料で形成されている形態をも取り得る。また、これらの層どうしが互いに一部混合していても良い。
【0223】
図28(A)は、第3の層間絶縁膜750まで形成した時点での、本実施例の発光装置の断面図である。図28(A)において、基板700上に設けられたスイッチングTFT733、電流制御TFT734は実施例5の作製方法を用いて形成される。本実施例ではスイッチングTFT733は、チャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ以上形成される構造であっても良い。また、本実施例では電流制御TFT734は、チャネル形成領域が一つ形成されるシングルゲート構造としているが、チャネル形成領域が二つ以上形成される構造であっても良い。
【0224】
基板700上に設けられた駆動回路が有するnチャネル型TFT731、pチャネル型TFT732は実施例5の作製方法を用いて形成される。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【0225】
第3の層間絶縁膜750は、発光装置の場合、第2の層間絶縁膜751に含まれる水分が有機発光層に入るのを防ぐのに効果的である。第2の層間絶縁膜751が有機樹脂材料を有している場合、有機樹脂材料は水分を多く含むため、第3の層間絶縁膜750を設けることは特に有効である。
【0226】
実施例5の第3の層間絶縁膜を作製する工程まで終了したら、本実施例では第3の層間絶縁膜750上に画素電極711を形成する。
【0227】
なお、画素電極711は、透明導電膜からなる画素電極(発光素子の陽極)である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極711は、配線を形成する前に平坦な第3の層間絶縁膜750上に形成する。本実施例においては、樹脂からなる第2の層間絶縁膜751を用いてTFTによる段差を平坦化することは非常に重要である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【0228】
次に、図28(B)に示すように、第3の層間絶縁膜750を覆うように黒色染料、カーボンまたは黒色の顔料などを分散した樹脂膜を成膜し、発光素子となる部分に開口部を形成することで、遮蔽膜770を成膜する。なお樹脂として、代表的にはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等が挙げられるが、上記材料に限定されない。また有機樹脂の他に、遮蔽膜の材料として例えば、珪素、酸化珪素、酸化窒化珪素などに黒色染料、カーボンまたは黒色の顔料を混入したものを用いることも可能である。遮蔽膜770は、配線701〜707において反射した外光が、観察者の目に入るのを防ぐ効果がある。
【0229】
次に、画素電極711形成後、ゲート絶縁膜752、第1の層間絶縁膜753、第2の層間絶縁膜751、第3の層間絶縁膜750、遮蔽膜770にコンタクトホールを形成する。そして画素電極711を覆って遮蔽膜770上に導電膜を形成し、該導電膜をエッチングすることで、各TFTの不純物領域とそれぞれ電気的に接続する配線701〜707を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、AlとTiに限らない。例えば、TaN膜上にAlやCuを形成し、さらにTi膜を形成した積層膜をパターニングして配線を形成してもよい。(図28(A))
【0230】
また、配線707は電流制御TFTのソース配線(電流供給線に相当する)であり、706は電流制御TFTのドレイン領域と画素電極711とを電気的に接続する電極である。
【0231】
配線701〜707を形成後、樹脂材料でなるバンク712を形成する。バンク712は1〜2μm厚のアクリル膜またはポリイミド膜をパターニングして画素電極711の一部を露出させるように形成する。
【0232】
画素電極711の上には発光層713が形成される。なお、図28(B)では一画素しか図示していないが、本実施例ではR(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(Alq)膜を設けた積層構造としている。Alqにキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。
【0233】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として20nmのポリチオフェン(PEDOT)膜をスピン塗布法により設け、その上に発光層として100nm程度のパラフェニレンビニレン(PPV)膜を設けた積層構造としても良い。なお、PPVのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【0234】
次に、発光層713の上には導電膜からなる陰極714が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg膜(マグネシウムと銀との合金膜)を用いても良い。陰極材料としては、周期表の1族もしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【0235】
この陰極714まで形成された時点で発光素子715が完成する。なお、ここでいう発光素子715は、画素電極(陽極)711、発光層713及び陰極714で形成されたダイオードを指す。
【0236】
発光素子715を完全に覆うようにして保護膜754を設けても良い。保護膜754としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【0237】
この際、カバレッジの良い膜を保護膜754として用いることが好ましく、炭素膜、特にDLC(ダイヤモンドライクカーボン)膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層713の上方にも容易に成膜することができる。また、DLC膜は酸素に対するブロッキング効果が高く、発光層713の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層713が酸化するといった問題を防止できる。
【0238】
本実施例では、発光層と713は全てバリア性の高い炭素膜、窒化珪素、窒化酸化珪素、窒化アルミニウムもしくは窒化酸化アルミニウム等の無機絶縁膜で覆われているため、水分や酸素等が発光層に入って発光層が劣化するのをより効果的に防ぐことができる。
【0239】
特に第3絶縁膜750、パッシベーション膜712、保護膜754を、シリコンをターゲットとしたスパッタリング法により作製される窒化珪素膜を用いることで、より発光層への不純物の侵入を防ぐことができる。成膜条件は適宜選択すれば良いが、特に好ましくはスパッタガスには窒素(N)又は窒素とアルゴンの混合ガスを用い、高周波電力を印加してスパッタリングを行う。基板温度は室温の状態とし、加熱手段を用いなくても良い。既に有機絶縁膜や有機化合物層を形成した後は、基板を加熱せずに成膜することが望ましい。但し、吸着又は吸蔵している水分を十分除去するために、真空中で数分〜数時間、50〜100℃程度で加熱して脱水処理することは好ましい。
【0240】
室温でシリコンをターゲットとし、13.56MHzの高周波電力を印加し、窒素ガスのみ用いたスパッタリング法で形成された窒化珪素膜は、その赤外吸収スペクトルにおいてN−H結合とSi−H結合の吸収ピークが観測されず、またSi−Oの吸収ピークも観測されていないことが特徴的であり、膜中に酸素濃度及び水素濃度は1原子%以下であることがわかっている。このことからも、より効果的に酸素や水分などの不純物の侵入を防ぐことができるのがわかる。
【0241】
さらに、発光素子715を覆って封止材717を設け、カバー材718を貼り合わせる。封止材717としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材718はガラス基板や石英基板やプラスチック基板(プラスチックフィルムも含む)の両面に炭素膜(好ましくはダイヤモンドライクカーボン膜)を形成したものを用いる。
【0242】
こうして図28(B)に示すような構造の発光装置が完成する。なお、バンク712を形成した後、保護膜を形成するまでの工程を、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材718を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【0243】
こうして、基板700上にnチャネル型TFT731、732、スイッチングTFT(nチャネル型TFT)733および電流制御TFT(nチャネル型TFT)734が形成される。
【0244】
なお本実施例では遮蔽膜770を第3の層間絶縁膜750とバンク712の間に形成したが、本発明はこの構成に限定されない。配線701〜707において反射した外光が、観察者の目に入るのを防ぐことができる位置に設けることが肝要である。例えば、本実施例のように発光素子715から発せられる光が基板700側に向かっている場合、第1の層間絶縁膜753と第2の層間絶縁膜751の間に遮蔽膜を設けるようにしても良い。そしてこの場合においても、遮蔽膜は発光素子からの光が通過できるように開口部を有する。
【0245】
さらに、図28を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いnチャネル型TFTを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【0246】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【0247】
以上のようにして作製される発光装置はエネルギー分布が周期的または一様なレーザー光が照射され、大粒径の結晶粒が形成された半導体膜を用いて作製されたTFTを有しており、前記発光装置の動作特性や信頼性を十分なものとなり得る。そして、このような発光装置は各種電子機器の表示部として用いることができる。
【0248】
なお、本実施例では、発光素子から発せられる光がTFT側に向かっているが、発光素子がTFTとは反対側に向かっていても良い。この場合、バンクに黒色染料、カーボンまたは黒色の顔料を混入した樹脂を用いることができる。図33に、発光素子からの発光がTFTとは反対の方に向いている発光装置の断面図を示す。
【0249】
図33では、第3の層間絶縁膜1950を形成した後、ゲート絶縁膜1952、第1の層間絶縁膜1953、第2の層間絶縁膜1951、第3の層間絶縁膜1950にコンタクトホールを形成する。そして第3の層間絶縁膜1950上に導電膜を形成し、該導電膜をエッチングすることで、各TFTの不純物領域とそれぞれ電気的に接続する配線1901〜1907を形成する。なお、これらの配線は、300nm厚のアルミニウム合金膜(1wt%のチタンを含有したアルミニウム膜)をパターニングして形成する。もちろん、単層構造に限らず、二層以上の積層構造にしてもよい。また、配線の材料としては、AlとTiに限らない。そして、配線1906の一部は画素電極を兼ねている。
【0250】
配線1901〜1907を形成後、樹脂材料でなるバンク1912を形成する。バンク1912は1〜2μm厚の黒色染料、カーボンまたは黒色の顔料を混入した樹脂をパターニングして画素電極1906の一部を露出させるように形成する。なお樹脂として、代表的にはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等が挙げられるが、上記材料に限定されない。
【0251】
画素電極1906の上には発光層1913が形成される。そして、発光層1913を覆って透明導電膜からなる対向電極(発光素子の陽極)が形成される。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【0252】
画素電極906、発光層1913、対向電極1914とによって発光素子1915が形成される。
【0253】
遮蔽膜1970は、配線1901〜1907において反射した外光が、観察者の目に入るのを防ぐ効果がある。
【0254】
なお、本実施例は実施例1〜実施例6のいずれか一と組み合わせて実施することが可能である。
【0255】
(実施例8)
本実施例では、本発明の半導体装置の1つである発光装置の画素の構成について説明する。図29に本実施例の発光装置の画素の断面図を示す。
【0256】
図29において、911は基板、912は下地となる絶縁膜(以下、下地膜という)である。基板911としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。
【0257】
8201はスイッチングTFT、8202は電流制御TFTであり、それぞれnチャネル型TFT、pチャネル型TFTで形成されている。有機発光層の発光方向が基板の下面(TFT及び有機発光層が設けられていない面)の場合、上記構成であることが好ましい。しかしスイッチングTFTと電流制御TFTは、nチャネル型TFTでもpチャネル型TFTでも、どちらでも構わない。
【0258】
スイッチングTFT8201は、ソース領域913、ドレイン領域914、LDD領域915a〜915d、分離領域916及びチャネル形成領域963、964を含む活性層と、ゲート絶縁膜918と、ゲート電極919a、919bと、第1層間絶縁膜920と、ソース信号線921と、ドレイン配線922とを有している。なお、ゲート絶縁膜918又は第1層間絶縁膜920は基板上の全TFTに共通であっても良いし、回路又は素子に応じて異ならせても良い。
【0259】
また、図29に示すスイッチングTFT8201はゲート電極917a、917bが電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造(直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造)であっても良い。
【0260】
マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチングTFTのオフ電流を十分に低くすれば、それだけ電流制御TFT8202のゲート電極に接続された保持容量が必要とする最低限の容量を抑えることができる。即ち、保持容量の面積を小さくすることができるので、マルチゲート構造とすることは発光素子の有効発光面積を広げる上で有効である。
【0261】
さらに、スイッチングTFT8201においては、LDD領域915a〜915dは、ゲート絶縁膜918を介してゲート電極919a、919bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、LDD領域915a〜915dの長さ(幅)は0.5〜3.5μm、代表的には2.0〜2.5μmとすれば良い。なお、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域916(ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域)がオフ電流の低減に効果的である。
【0262】
次に、電流制御TFT8202は、ソース領域926、ドレイン領域927及びチャネル形成領域905を含む活性層と、ゲート絶縁膜918と、ゲート電極930と、第1層間絶縁膜920と、ソース信号線931並びにドレイン配線932を有して形成される。本実施例において電流制御TFT8202はpチャネル型TFTである。
【0263】
また、スイッチングTFT8201のドレイン領域914は電流制御TFT8202のゲート930に接続されている。図示してはいないが、具体的には電流制御TFT8202のゲート電極930はスイッチングTFT8201のドレイン領域914とドレイン配線(接続配線とも言える)922を介して電気的に接続されている。なお、ゲート電極930はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、電流制御TFT8202のソース信号線931は電源供給線(図示せず)に接続される。
【0264】
以上は画素内に設けられたTFTの構造について説明したが、このとき同時に駆動回路も形成される。図29には駆動回路を形成する基本単位となるCMOS回路が図示されている。
【0265】
図29においては極力動作速度を落とさないようにしつつホットキャリア注入を低減させる構造を有するTFTをCMOS回路のnチャネル型TFT8204として用いる。なお、ここでいう駆動回路としては、ソース信号側駆動回路、ゲート信号側駆動回路を指す。勿論、他の論理回路(レベルシフタ、A/Dコンバータ、信号分割回路等)を形成することも可能である。
【0266】
CMOS回路のnチャネル型TFT8204の活性層は、ソース領域935、ドレイン領域936、LDD領域937及びチャネル形成領域962を含み、LDD領域937はゲート絶縁膜918を介してゲート電極939と重なっている。
【0267】
ドレイン領域936側のみにLDD領域937を形成しているのは、動作速度を落とさないための配慮である。また、このnチャネル型TFT8204はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、LDD領域937は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【0268】
また、CMOS回路のpチャネル型TFT8205は、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。従って活性層はソース領域940、ドレイン領域941及びチャネル形成領域961を含み、その下にはゲート絶縁膜918とゲート電極943が設けられる。勿論、nチャネル型TFT8204と同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。
【0269】
なお942、938、917a、917b、929はチャネル形成領域961〜965を形成するためのマスクである。
【0270】
また、nチャネル型TFT8204及びpチャネル型TFT8205はそれぞれソース領域上に第1層間絶縁膜920を間に介して、ソース信号線944、945を有している。また、ドレイン配線946によってnチャネル型TFT8204とpチャネル型TFT8205とのドレイン領域は互いに電気的に接続される。
【0271】
本発明のレーザー照射方法は、半導体膜の成膜、活性層の結晶化、活性化またはその他レーザーアニールを用いる工程において使用することができる。
【0272】
図30に、本実施例の発光装置を作製する場合の生産フローを示す。まずCADを用いて半導体装置の設計を行う。具体的には、まずアイランドのマスクを設計し、次に、該アイランドを1つまたは複数含むようなサブアイランドのマスクを設計する。
【0273】
そして、設計されたサブアイランドのマスクの形状に関する情報(パターン情報)を、レーザー照射装置が有するコンピューターに入力する。コンピューターでは、入力されたサブアイランドのパターン情報に基づき、走査方向に対して垂直方向における、各サブアイランドの幅Wを算出する。そして、各サブアイランドの幅Wをもとに、走査方向に対して垂直方向におけるスリットの幅WBWを設定する。次に、スリットの幅WBWをもとに、マーカーの位置を基準として、レーザー光の走査経路を定める。
【0274】
一方、基板に形成されたマーカーに従って、ゲート電極を形成する。このときゲート電極とマーカーを同時に形成しても良い。そして、ゲート電極を覆うようにゲート絶縁膜を形成し、ゲート絶縁膜に接するように半導体膜を形成する。そして、サブアイランドのマスクを用いて該半導体膜をパターニングし、サブアイランドを形成する。そしてサブアイランドが形成された基板を、レーザー照射装置のステージに設置する。
【0275】
次に、マーカーを基準にして、定められた走査経路にしたがってレーザー光を照射し、サブアイランドをねらって結晶化する。
【0276】
そして、レーザー光を照射した後、レーザー光照射により結晶性が高められたサブアイランドをパターニングし、アイランドを形成する。以下の具体的な作製工程はTFTの形状によって異なるが、代表的にはアイランドに不純物領域を形成する。そして、アイランドを覆うように層間絶縁膜を形成し、該層間絶縁膜にコンタクトホールを形成し、不純物領域の一部を露出させる。そして該コンタクトホールを介して不純物領域に接するように層間絶縁膜上に配線を形成する。
【0277】
なお本実施例の構成は、実施例1〜7と自由に組み合わせて実施することが可能である。
【0278】
(実施例9)
本実施例では、本発明のレーザー照射方法を用いて作製された発光装置の画素の構成について説明する。図31に本実施例の発光装置の画素の断面図を示す。
【0279】
1751はnチャネル型TFTであり、1752はpチャネル型TFTである。nチャネル型TFT1751は、半導体膜1753と、第1の絶縁膜1770と、第1の電極1754、1755と、第2の絶縁膜1771と、第2の電極1756、1757とを有している。そして、半導体膜1753は、第1濃度の一導電型不純物領域1758と、第2濃度の一導電型不純物領域1759と、チャネル形成領域1760、1761を有している。
【0280】
第1の電極1754、1755とチャネル形成領域1760、1761とは、それぞれ第1の絶縁膜1770を間に挟んで重なっている。また、第2の電極1756、1757と、チャネル形成領域1760、1761とは、それぞれ第2の絶縁膜1771を間に挟んで重なっている。
【0281】
pチャネル型TFT1752は、半導体膜1780と、第1の絶縁膜1770と、第1の電極1782と、第2の絶縁膜1771と、第2の電極1781とを有している。そして、半導体膜1780は、第3濃度の一導電型不純物領域1783と、チャネル形成領域1784を有している。
【0282】
第1の電極1782とチャネル形成領域1784とは、それぞれ第1の絶縁膜1770を間に挟んで重なっている。第2の電極1781とチャネル形成とは、それぞれ第2の絶縁膜1771を間に挟んで重なっている。
【0283】
そして、第1の電極1782と第2の電極1781とは、配線1790を介して電気的に接続されている。
【0284】
本発明のレーザー照射方法は、半導体膜1753、1780の成膜、結晶化、活性化またはその他レーザーアニールを用いる工程において使用することができる。
【0285】
本実施例では、スイッチング素子として用いるTFT(本実施例の場合nチャネル型TFT1751)は、第1の電極に一定の電圧を印加している。第1の電極に一定の電圧を印加することで、電極が1つの場合に比べて閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。
【0286】
また、スイッチング素子として用いるTFTよりも大きな電流を流すTFT(本実施例の場合pチャネル型TFT1752)は、第1の電極と第2の電極とを電気的に接続している。第1の電極と第2の電極に同じ電圧を印加することで、実質的に半導体膜の膜厚を薄くしたのと同じように空乏層が早く広がるので、サブスレッショルド係数を小さくすることができ、オン電流を大きくすることができる。よって、この構造のTFTを駆動回路に使用することにより、駆動電圧を低下させることができる。また、オン電流を大きくすることができるので、TFTのサイズ(特にチャネル幅)を小さくすることができる。そのため集積密度を向上させることができる。
【0287】
図32に、本実施例の発光装置を作製する場合の生産フローを示す。まずCADを用いて半導体装置の設計を行う具体的には、まずアイランドのマスクを設計し、次に、該アイランドを1つまたは複数含むようなサブアイランドのマスクを設計する。そして、設計されたサブアイランドのパターン情報を、レーザー照射装置が有するコンピューターに入力する。
【0288】
コンピューターでは、入力されたサブアイランドのパターン情報に基づき、走査方向に対して垂直方向における、各サブアイランドの幅Wを算出する。そして、各サブアイランドの幅Wをもとに、走査方向に対して垂直方向におけるスリットの幅WBWを設定する。次に、スリットの幅WBWをもとに、マーカーの位置を基準として、レーザー光の走査経路を定める。
【0289】
一方、基板に形成されたマーカーに従って、第1の電極を形成する。このとき第1の電極とマーカーを同時に形成しても良い。そして、第1の電極を覆うように第1の絶縁膜を形成し、第1の絶縁膜に接するように半導体膜を形成する。そして、サブアイランドのマスクを用いて該半導体膜をパターニングし、サブアイランドを形成する。そしてサブアイランドが形成された基板を、レーザー照射装置のステージに設置する。
【0290】
次に、マーカーを基準にして、定められた走査経路にしたがってレーザー光を照射し、サブアイランドをねらって結晶化する。
【0291】
そして、レーザー光を照射した後、レーザー光照射により結晶性が高められたサブアイランドをパターニングし、アイランドを形成する。以下の具体的な作製工程はTFTの形状によって異なるが、代表的にはアイランドに不純物領域を形成する。そして、レーザー光を照射した後、アイランドを覆うように第2の絶縁膜と第2の電極とを順に形成し、アイランドに不純物領域を形成する。そして、第2の絶縁膜及び第2の電極を覆うように層間絶縁膜を形成し、該層間絶縁膜にコンタクトホールを形成し、不純物領域の一部を露出させる。そして該コンタクトホールを介して不純物領域に接するように層間絶縁膜上に配線を形成する。
【0292】
なお、本実施例は実施例1〜実施例8のいずれか一と組み合わせて実施することが可能である。
【0293】
(実施例10)
本実施例では、本発明のレーザー照射方法を用いて駆動回路(信号線駆動回路または走査線駆動回路)を作製し、非晶質半導体膜で形成された画素部にTABまたはCOG等を用いて実装されている例について説明する。
【0294】
図40(A)に、駆動回路をTABに実装し、該TABを用いて画素部と、外付のコントローラ等が形成されたプリント基板とを接続している例を示す。ガラス基板5000に画素部5001が形成されており、TAB5005を介して本発明のレーザー照射方法で作製された駆動回路5002と接続されている。また駆動回路5002はTAB5005を介して、プリント基板5003と接続されている。またプリント基板5003には外部のインターフェースと接続するための端子5004が設けられている。
【0295】
図40(B)に、駆動回路と画素部をCOGで実装している例を示す。ガラス基板5100に画素部5101が形成されており、ガラス基板上に本発明のレーザー照射方法で作製された駆動回路5102が実装されている。また基板5100には外部のインターフェースと接続するための端子5104が設けられている。
【0296】
このように、本発明のレーザー照射方法で作製したTFTはチャネル形成領域の結晶性がより高められるため、高速動作が可能であり、画素部に比べて高速動作が要求される駆動回路を構成するのにより適している。また、画素部と駆動回路を別個に作製することで、歩留まりを高めることができる。
【0297】
なお、本実施例は実施例1〜実施例9のいずれか一と組み合わせて実施することが可能である。
【0298】
(実施例11)
本実施例では、本発明のレーザー照射方法を用いたTFTの作製方法について説明する。
【0299】
まず、図34(A)に示すように、絶縁表面上に非晶質半導体膜を成膜し、該非晶質半導体膜をエッチングすることで、島状の半導体膜6001、6002を形成する。図34(G)は、図34(A)の上面図であり、A−A‘における断面図が図34(A)に相当する。次に図34(B)に示すように、島状の半導体膜6001、6002を覆うように非晶質半導体膜6003を成膜する。図34(H)は、図34(B)の上面図であり、A−A‘における断面図が図34(B)に相当する。
【0300】
次に、図34(C)に示すように、非晶質半導体膜6003をパターニングすることで、島状の半導体膜6001、6002を覆ったサブアイランド6004が形成される。図34(I)は、図34(C)の上面図であり、A−A‘における断面図が図34(C)に相当する。次に、図34(D)に示すように、島状の半導体膜6001、6002と、サブアイランド6004に、選択的にレーザー光を照射して、結晶性が高められた島状の半導体膜6005、6006と、サブアイランド6007とを形成する。このとき、結晶性が高められた島状の半導体膜6005、6006と、サブアイランド6007とは、レーザー光の照射条件によっては、その境界がある程度不鮮明になる場合もある。一応ここでは区別して示すが、1つのサブアイランドとして見なしても良い。図34(J)は、図34(D)の上面図であり、A−A‘における断面図が図34(D)に相当する。
【0301】
次に、図34(E)に示すように、結晶性が高められたサブアイランド6007をパターニングし、アイランド6008を形成する。図34(K)は、図34(E)の上面図であり、A−A‘における断面図が図34(E)に相当する。そして、図34(F)に示すように、アイランド6008を用いて、TFTを形成する。以下の具体的な作製工程はTFTの形状によって異なるが、代表的にはアイランド6008に接するようにゲート絶縁膜6009を形成する工程と、ゲート絶縁膜上にゲート電極6010を形成する工程と、アイランド6008に不純物領域6011、6012とチャネル形成領域6013を形成する工程と、ゲート絶縁膜6009、ゲート電極6010及びアイランド6008を覆って層間絶縁膜6014を形成する工程と、不純物領域6011、6012に接続した配線6015、6016を層間絶縁膜6014上に形成する工程とが行われる。図34(L)は、図34(F)の上面図であり、A−A‘における断面図が図34(F)に相当する。
【0302】
なお、不純物領域6011、6012は、島状の半導体膜6005、6006と、アイランド6008の一部とで形成されている。よって、不純物領域6011、6012の厚さが、チャネル形成領域6013のよりも厚くなっており、不純物領域の抵抗を下げることができる。
【0303】
なお、図34では、レーザー光のみでサブアイランドを結晶化しているが、触媒を用いて半導体膜を結晶化させる工程を含んでいても良い。
【0304】
図35に、触媒元素とレーザー光を共に用いて、アイランドを作る作製方法について説明する。触媒元素を用いる場合、特開平7−130652号公報、特開平8−78329号公報で開示された技術を用いることが望ましい。
【0305】
まず、図35(A)に示すように、絶縁表面上に非晶質半導体膜を成膜し、該非晶質半導体膜をエッチングすることで、島状の半導体膜6101、6102を形成する。次に図35(B)に示すように、島状の半導体膜6101、6102を覆うように非晶質半導体膜6103を成膜する。次に、図35(C)に示すように、非晶質半導体膜6103上に重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を非晶質半導体膜に塗布してニッケル含有層を形成し、500℃、1時間の脱水素工程の後、500〜650℃で4〜12時間、例えば550℃、8時間の熱処理を行い結晶化することで、結晶性が高められた島状の半導体膜6104、6105と、半導体膜6106が形成される。尚、使用可能な触媒元素は、ニッケル(Ni)以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)、といった元素を用いても良い。
【0306】
半導体膜6106、島状の半導体膜6104、6105は触媒元素を含んでおり、その触媒元素を結晶質半導体膜から除去する工程(ゲッタリング)を行う。ゲッタリングは特開平10−135468号公報または特開平10−135469号公報等に記載された技術を用いることができる。そして図35(D)に示すように、結晶性の高められた半導体膜6106の一部6107、6108にリンを添加し、窒素雰囲気中で550〜800℃、5〜24時間、例えば600℃、12時間の熱処理を行う。するとのリンが添加された領域6107、6108がゲッタリングサイトとして働き、半導体膜6106、島状の半導体膜6104、6105中に存在するニッケルをリンが添加された領域に偏析させることができる。その後、多結晶半導体膜のリンが添加された領域をパターニングにより除去することで、触媒元素の濃度を1×1017 atoms /cm以下好ましくは1×1016 atoms /cm程度にまで低減されたアイランドを得ることができる。
【0307】
次に、図35(E)に示すように、ゲッタリングされた島状の半導体膜をパターニングし、サブアイランド6109を形成する。そして、図35(F)に示すように、選択的なレーザー光照射により、サブアイランド6109の結晶性をさらに高める。次に結晶性が高められたサブアイランド6109をパターニングすることで、アイランド6110が形成される。
【0308】
次に、図36を用いて、触媒元素とレーザー光を共に用いて、アイランドを作る別の作製方法について説明する。
【0309】
まず、図36(A)に示すように、絶縁表面上に非晶質半導体膜を成膜し、該非晶質半導体膜をエッチングすることで、島状の半導体膜6201、6202を形成する。次に図36(B)に示すように、島状の半導体膜6201、6202を覆うように非晶質半導体膜6203を成膜する。次に、図36(C)に示すように、非晶質半導体膜6203をパターニングしてサブアイランドを形成し、サブアイランド上に重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層を形成し、レーザー光を照射して加熱することで、結晶性が高められた島状の半導体膜6204、6205と、サブアイランド6206が形成される。尚、使用可能な触媒元素は、ニッケル(Ni)の以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)、といった元素を用いても良い。
【0310】
サブアイランド6206、島状の半導体膜6204、6205は触媒元素を含んでおり、その触媒元素を結晶質半導体膜から除去する工程(ゲッタリング)を行う。
【0311】
次いで、図36(D)に示すように、サブアイランド6206上に珪素を主成分とするバリア層6207を形成する。なお、このバリア層6207は極薄いものでよく、自然酸化膜であってもよいし、酸素を含む雰囲気下において紫外線の照射によりオゾンを発生させて酸化させる酸化膜であってもよい。また、このバリア層6207として、炭素、即ち有機物の除去のために行われるヒドロ洗浄と呼ばれる表面処理に使用するオゾンを含む溶液で酸化させた酸化膜であってもよい。このバリア層6207は、主にエッチングストッパーとして用いるものである。また、このバリア層6207を形成した後、チャネルドープを行い、その後、強光を照射して活性化させてもよい。
【0312】
次いで、バリア層6207上に第2の半導体膜6208を形成する。この第2の半導体膜6208は非晶質構造を有する半導体膜であってもよいし、結晶構造を有する半導体膜であってもよい。この第2の半導体膜6208の膜厚は、5〜50nm、好ましくは10〜20nmとする。第2の半導体膜6208には、酸素(SIMS分析での濃度が5×1018/cm以上、好ましくは1×1019/cm以上)を含有させてゲッタリング効率を向上させることが望ましい。
【0313】
次いで、第2の半導体膜6208上に希ガス元素を含む第3の半導体膜(ゲッタリングサイト)6209を形成する。この第3の半導体膜6209はプラズマCVD法、減圧熱CVD法、またはスパッタ法を用いた非晶質構造を有する半導体膜であってもよいし、結晶構造を有する半導体膜であってもよい。第3の半導体膜は、成膜段階で希ガス元素を含む半導体膜であってもよいし、希ガス元素を含んでいない半導体膜の成膜後に希ガス元素を添加してもよい。本実施例では成膜段階で希ガス元素を含む第3の半導体膜6209を形成した後、さらに希ガス元素を選択的に添加して第3の半導体膜6209を形成した例を示した。(図36(E))また、第2の半導体膜と第3の半導体膜とを大気に触れることなく連続的に成膜してもよい。また、第2の半導体膜の膜厚と第3の半導体膜の膜厚との和は30〜200nm、例えば50nmとすればよい。
【0314】
本実施例は、第2の半導体膜6208によって、サブアイランド6206及び島状の半導体膜6204、6205と第3の半導体膜(ゲッタリングサイト)6209との間隔を空けている。ゲッタリングの際、サブアイランド6206及び島状の半導体膜6204、6205中に存在する金属等の不純物元素は、ゲッタリングサイトの境界付近に集まりやすい傾向があるため、本実施例のように第2の半導体膜6208によって、ゲッタリングサイトの境界をサブアイランド6206及び島状の半導体膜6204、6205から遠ざけてゲッタリング効率を向上させることが望ましい。加えて、第2の半導体膜6208は、ゲッタリングの際、ゲッタリングサイトに含まれる不純物元素が拡散してサブアイランド6206の界面に達することがないようにブロッキングする効果も有している。また、第2の半導体膜6208は、希ガス元素を添加する場合、サブアイランド6206にダメージを与えないように保護する効果も有している。
【0315】
次いで、ゲッタリングを行う。ゲッタリングを行う工程としては、窒素雰囲気中で450〜800℃、1〜24時間、例えば550℃にて14時間の熱処理を行えばよい。また、熱処理に代えて強光を照射してもよい。また、熱処理に加えて強光を照射してもよい。また、加熱したガスを噴射して基板を加熱するようにしても良い。この場合、600℃〜800℃、より望ましくは650℃〜750℃で1〜60分加熱を行えば良く。時間を短縮化することができる。このゲッタリングにより、図36(F)中の矢印の方向に不純物元素が移動し、バリア層6207で覆われたサブアイランド6206及び島状の半導体膜6204、6205に含まれる不純物元素の除去、または不純物元素の濃度の低減が行われる。ここでは、不純物元素がサブアイランド6206及び島状の半導体膜6204、6205に偏析しないよう全て第3の半導体膜6209に移動させ、サブアイランド6206及び島状の半導体膜6204、6205に含まれる不純物元素がほとんど存在しない、即ち膜中の不純物元素濃度が1×1018/cm以下、望ましくは1×1017/cm以下になるように十分ゲッタリングする。
【0316】
次いで、バリア層6207をエッチングストッパーとして、6208、6209で示した半導体膜のみを選択的に除去した後、サブアイランド6206を公知のパターニング技術を用いて所望の形状のアイランド6210を形成する。(図36(G))
【0317】
なお、本実施例は実施例1〜実施例10のいずれか一と組み合わせて実施することが可能である。
【0318】
(実施例12)
本実施例では、本発明のレーザー照射方法を用いて形成されるTFTの構造について説明する。
【0319】
図37(A)に示すTFTは、チャネル形成領域7001と、チャネル形成領域7001を挟んでいる第1の不純物領域7002と、第1の不純物領域7002とチャネル形成領域7001との間に形成された第2の不純物領域7003とを含む活性層を有している。そして該活性層に接しているゲート絶縁膜7004と、該ゲート絶縁膜上に形成されたゲート電極7005とを有している。該ゲート電極の側面に接するように、サイドウォール7006が形成されている。
【0320】
サイドウォール7006はゲート絶縁膜7004を間に介して第2の不純物領域7003と重なっており、導電性を有していても絶縁性を有していても良い。サイドウォール7006が導電性を有する場合、サイドウォール7006を含めてゲート電極としても良い。
【0321】
図37(B)に示すTFTは、チャネル形成領域7101と、チャネル形成領域7101を挟んでいる第1の不純物領域7102と、第1の不純物領域7102とチャネル形成領域7101との間に形成された第2の不純物領域7103とを含む活性層を有している。そして該活性層に接しているゲート絶縁膜7104と、該ゲート絶縁膜上に積層された2層の導電膜7105、7106からなるゲート電極とを有している。該導電膜7105の上面及び導電膜7106の側面に接するように、サイドウォール7107が形成されている。
【0322】
サイドウォール7107は導電性を有していても絶縁性を有していても良い。サイドウォール7107が導電性を有する場合、サイドウォール7107を含めてゲート電極としても良い。
【0323】
図37(C)に示すTFTは、チャネル形成領域7201と、チャネル形成領域7201を挟んでいる第1の不純物領域7202と、第1の不純物領域7202とチャネル形成領域7201との間に形成された第2の不純物領域7203とを含む活性層を有している。そして該活性層に接しているゲート絶縁膜7204と、該ゲート絶縁膜上に導電膜7205と、該導電膜7205の上面と側面を覆っている導電膜7206と、該導電膜7206の側面に接するサイドウォール7207が形成されている。導電膜7205と、導電膜7206とはゲート電極として機能している。
【0324】
サイドウォール7207は導電性を有していても絶縁性を有していても良い。サイドウォール7207が導電性を有する場合、サイドウォール7207を含めてゲート電極としても良い。
【0325】
なお、本実施例は実施例1〜実施例11のいずれか一と組み合わせて実施することが可能である。
【0326】
(実施例13)
図41を用いて、本発明の発光装置の画素の構成について説明する。
【0327】
図41において、基板6000に、下地膜6001が形成されており、該下地膜6001上にトランジスタ6002が形成されている。トランジスタ6002は活性層6003と、ゲート電極6005と、活性層6003とゲート電極6005の間に挟まれたゲート絶縁膜6004と、を有している。
【0328】
活性層6003は多結晶半導体膜を用いるのが好ましく、該多結晶半導体膜は、本発明のレーザー照射装置を用いて形成することができる。
【0329】
なお、活性層は珪素だけではなくシリコンゲルマニウムを用いるようにしても良い。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。また窒化炭素が添加された珪素を用いていても良い。
【0330】
またゲート絶縁膜6004は、酸化珪素、窒化珪素または酸化窒化珪素を用いることができる。またそれらを積層した膜、例えばSiO上にSiNを積層した膜を、ゲート絶縁膜として用いても良い。またSiO2は、
プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とOとを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)、電力密度0.5〜0.8W/cmで放電させて、酸化シリコン膜を形成した。このようにして作製される酸化シリコン膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。また窒化アルミニウムをゲート絶縁膜として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、TFTで発生した熱を効果的に拡散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜として用いても良い。また、SiをターゲットとしたRFスパッタ法を用いて形成されたSiOをゲート絶縁膜として用いても良い。
【0331】
またゲート電極6005として、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また単層の導電膜ではなく、複数の層からなる導電膜を積層したものであっても良い。
【0332】
例えば、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をWとする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をTiとする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をAlとする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をCuとする組み合わせで形成することが好ましい。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。
【0333】
また、2層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金(Al−Si)膜、窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。
【0334】
なお、導電膜の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である。
【0335】
またトランジスタ6002は、第1の層間絶縁膜6006で覆われており、第1の層間絶縁膜6006上には第2の層間絶縁膜6007と、第3の層間絶縁膜6008とが積層されている。
【0336】
第1の層間絶縁膜6006は、プラズマCVD法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第1の層間絶縁膜6006として用いても良い。
【0337】
なお、第1の層間絶縁膜6006を成膜した後、加熱処理(300〜550℃で1〜12時間の熱処理)を行うと、第1の層間絶縁膜6006に含まれる水素により、活性層6003に含まれる半導体のダングリングボンドを終端する(水素化)ことができる。
【0338】
また第2の層間絶縁膜6007は、非感光性のアクリルを用いることができる。
【0339】
第3の層間絶縁膜6008は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。
【0340】
また図41において6010は陽極、6011は電界発光層、6012は陰極であり、陽極6010と電界発光層6011と陰極6012が重なっている部分が発光素子6013に相当する。トランジスタ6002は、発光素子6013に供給する電流を制御する駆動用トランジスタであり、発光素子6013と直接、または他の回路素子を介して直列に接続されている。
【0341】
電界発光層6011は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。
【0342】
陽極6010は第3の層間絶縁膜6008上に形成されている。また第3の層間絶縁膜6008上には隔壁として用いる有機樹脂膜6014が形成されている。有機樹脂膜6014は開口部6015を有しており、該開口部において陽極6010と電界発光層6011と陰極6012が重なり合うことで発光素子6013が形成されている。
【0343】
そして有機樹脂膜6014及び陰極6012上に、保護膜6016が成膜されている。保護膜6016は第3の層間絶縁膜6008と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
【0344】
また有機樹脂膜6014は、電界発光層6011が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、100℃〜200℃、0.5〜1時間程度、真空雰囲気下で加熱処理を行なう。望ましくは3×10−7Torr以下とし、可能であるならば3×10−8Torr以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。
【0345】
また有機樹脂膜6014の開口部6015における端部は、有機樹脂膜6014上に一部重なって形成されている電界発光層6011に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。
【0346】
上記構成により、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、陽極6010と陰極6012が電界発光層6011に形成された穴においてショートするのを防ぐことができる。また電界発光層6011の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
【0347】
なお図41では、有機樹脂膜6014として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて有機樹脂膜6014を形成しても良い。
【0348】
ネガ型のアクリルを用いて有機樹脂膜6014を形成した場合、開口部6015における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。
【0349】
陽極6010は透明導電膜を用いることができる。ITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。図41では陽極6010としITOを用いている。陽極6010は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄(ベルクリン洗浄)で研磨しても良い。またCMP法を用いた研磨後に、陽極6010の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【0350】
また陰極6012は、仕事関数の小さい導電膜であれば公知の他の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。
【0351】
なお図41では、発光素子から発せられる光が基板6000側に照射される構成を示しているが、光が基板とは反対側に向かうような構造の発光素子としても良い。
【0352】
また図41ではトランジスタ6002と発光素子の陽極6010が接続されているが、本発明はこの構成に限定されず、トランジスタ6002と発光素子の陰極6001が接続されていても良い。この場合、陰極は第3の層間絶縁膜6008上に形成される。そしてTiN等を用いて形成される。
【0353】
なお、実際には図41まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のカバー材でパッケージング(封入)することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりするとOLEDの信頼性が向上する。
【0354】
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。また本実施例は、実施例1〜実施例13と自由に組み合わせることが可能である。
【0355】
【発明の効果】
本発明では、半導体膜全体にレーザー光を走査して照射するのではなく、少なくとも必要不可欠な部分を最低限結晶化できるようにレーザー光を走査する。上記構成により、半導体膜を結晶化させた後パターニングにより除去される部分にレーザー光を照射する時間を省くことができ、基板1枚あたりにかかる処理時間を大幅に短縮することができる。
【0356】
また、複数のレーザー光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザー光を重ね合わせないで単独で用いるよりも、半導体膜の結晶性を効率良く高めることができる
【0357】
なお、本発明では複数のレーザー発振装置から発振されたレーザー光を合成して用いる場合について説明したが、本発明は必ずしもこの構成に限定されない。レーザー発振装置の出力エネルギーが比較的高く、ビームスポットの面積を小さくしなくても所望の値のエネルギー密度を得ることができるのであれば、レーザー発振装置を1つだけ用いることも可能である。なおこの場合においても、スリットを用いることで、レーザー光のエネルギー密度の低い部分を遮蔽することができ、またパターン情報に従ってビームスポットの幅を制御することができる。
【図面の簡単な説明】
【図1】本発明のレーザー照射方法を示す図。
【図2】レーザービームの形状及びエネルギー密度の分布を示す図。
【図3】レーザービームのエネルギー密度の分布を示す図。
【図4】レーザービームの形状及びエネルギー密度の分布を示す図。
【図5】レーザービームの形状及びサブアイランドとの位置関係を示す図。
【図6】レーザー光の照射部分とマスクとの位置関係を示す図。
【図7】レーザー光の照射部分とマスクとの位置関係を示す図。
【図8】被処理物においてレーザー光の移動する方向とマスクとの位置関係を示す図。
【図9】レーザー光の照射部分とマスクとの位置関係を示す図。
【図10】レーザー照射装置の図。
【図11】レーザー照射装置の図。
【図12】本発明の生産フローを示す図。
【図13】本発明の生産フローを示す図。
【図14】本発明の生産フローを示す図。
【図15】従来の生産フローを示す図。
【図16】スリットとビームスポットとの位置関係を示す図。
【図17】レーザー照射装置の光学系の図。
【図18】レーザー光の照射部分とマスクとの位置関係を示す図。
【図19】被処理物においてレーザー光の移動する方向を示す図。
【図20】被処理物においてレーザー光の移動する方向を示す図。
【図21】重ね合わせたビームスポットの中心軸方向におけるエネルギー密度の分布を示す図。
【図22】ビームスポットの重ね合わせ方を示す図。
【図23】本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図。
【図24】本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図。
【図25】本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図。
【図26】本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図。
【図27】本発明のレーザー照射方法を用いて作製された液晶表示装置の図。
【図28】本発明のレーザー照射方法を用いた発光装置の作製方法を示す図。
【図29】本発明のレーザー照射方法を用いた発光装置の断面図。
【図30】本発明の生産フローを示す図。
【図31】本発明のレーザー照射方法を用いた発光装置の作製方法を示す図。
【図32】本発明の生産フローを示す図。
【図33】本発明のレーザー照射方法を用いた発光装置の断面図。
【図34】本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図。
【図35】本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図。
【図36】本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図。
【図37】本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図。
【図38】ビームスポットの中心間の距離とエネルギー差の関係を示す図。
【図39】ビームスポットの中心軸方向における出力エネルギーの分布を示す図。
【図40】駆動回路をパネルに実装している図。
【図41】本発明のレーザー装置を用いて作製された発光装置の断面図。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a laser irradiation method in which a semiconductor film is crystallized using laser light or activated after ion implantation, and a method for manufacturing a semiconductor device.
[0002]
[Prior art]
In recent years, a technology for forming a TFT on a substrate has greatly advanced, and application development to an active matrix semiconductor display device has been advanced. In particular, a TFT using a polycrystalline semiconductor film has higher field effect mobility (also referred to as mobility) than a TFT using a conventional amorphous semiconductor film, and thus can operate at high speed. For this reason, it is possible to perform control of a pixel, which has been conventionally performed by a drive circuit provided outside the substrate, with a drive circuit formed on the same substrate as the pixel.
[0003]
By the way, as a substrate used for a semiconductor device, a glass substrate is considered promising rather than a single crystal silicon substrate in terms of cost. A glass substrate is inferior in heat resistance and easily deforms by heat. Therefore, in the case where a polysilicon TFT is formed on a glass substrate, using laser annealing for crystallization of the semiconductor film is very effective for avoiding thermal deformation of the glass substrate.
[0004]
The characteristics of laser annealing are that the processing time can be greatly shortened compared to annealing methods using radiation heating or conduction heating, and the substrate or semiconductor film is selectively and locally heated to cause almost thermal damage to the substrate. Is not given.
[0005]
The laser annealing method here refers to a technique for recrystallizing a damaged layer formed on a semiconductor substrate or a semiconductor film, or a technique for crystallizing a semiconductor film formed on a substrate. Moreover, the technique applied to planarization and surface modification of a semiconductor substrate or a semiconductor film is also included. The laser oscillation device to be applied is a gas laser oscillation device typified by an excimer laser, or a solid-state laser oscillation device typified by a YAG laser, and a semiconductor surface layer is irradiated with laser light for several tens of nano to several tens of microseconds. It is known to be crystallized by heating for a very short time.
[0006]
Lasers are roughly classified into two types, pulse oscillation and continuous oscillation, depending on the oscillation method. Pulsed lasers have a relatively high output energy, so the size of the beam spot should be several cm. 2 As described above, mass productivity can be improved. In particular, when the shape of the beam spot is processed using an optical system to form a linear shape having a length of 10 cm or more, the substrate can be efficiently irradiated with laser light, and mass productivity can be further improved. For this reason, it has become the mainstream to use a pulsed laser for crystallization of the semiconductor film.
[0007]
However, in recent years, it has been found that the crystal grain size formed in a semiconductor film is larger when a continuous wave laser is used than when a pulsed laser is used for crystallization of a semiconductor film. As the crystal grain size in the semiconductor film increases, the mobility of TFTs formed using the semiconductor film increases. For this reason, continuous wave lasers are starting to attract attention.
[0008]
However, in general, a continuous wave laser has a smaller maximum output energy than a pulsed laser, and therefore the beam spot size is 10. -3 mm 2 About small. Therefore, in order to process one large substrate, it is necessary to move the irradiation position of the beam on the substrate vertically and horizontally, and the processing time per substrate becomes long. Therefore, the efficiency of substrate processing is poor, and improvement of the substrate processing speed is an important issue.
[0009]
In addition, the technique which adjusts the length of a beam spot using a slit is conventionally used (for example, refer patent document 1 and patent document 2).
[0010]
[Patent Document 1]
JP 11-354463 A (page 3, FIG. 3)
[0011]
[Patent Document 2]
Japanese Patent Laid-Open No. 9-270393 (page 3-4, FIG. 2)
[0012]
A technique of crystallizing with a continuous wave laser beam after making a semiconductor film into an island shape has been conventionally used (see, for example, Non-Patent Document 1).
[0013]
[Non-Patent Document 1]
Akito Hara, Yasuyoshi Misima, Tatsuya Kakehi, Fumiyo Takeuchi, Michiko Takei, Kenichi Yoshino, Katsyuyuki Sugai. , "High Performance Poly-Si TFTs on a Glass by a Stable Scanning CW Laser Lateral Crystallization", IEDM2001.
[Problems to be solved by the invention]
[0014]
In view of the above-described problems, the present invention can increase the efficiency of substrate processing as compared with the prior art, and can also increase the mobility of a semiconductor film, and a laser irradiation method using a laser crystallization method that uses the same. An object is to provide a method for manufacturing a semiconductor device.
[0015]
[Means for Solving the Problems]
In the present invention, a portion to be an island-shaped semiconductor film (island) is grasped based on the data (pattern information) of the mask shape of the semiconductor film. Then, an island-shaped semiconductor film (sub island) including one or a plurality of the islands is formed by patterning. Next, the crystallinity of the sub-island is enhanced by laser light irradiation, and then the island is formed by patterning the sub-island.
[0016]
Furthermore, in the present invention, the scanning path of the laser beam on the substrate is determined based on the sub-island pattern information so that at least the sub-island is irradiated with the laser beam. That is, in the present invention, the laser beam is scanned so that at least the indispensable part can be crystallized at least, rather than irradiating the entire substrate with the laser beam. With the above configuration, it is possible to save time for laser light irradiation to a portion other than the sub-island, and thus it is possible to shorten the time required for laser light irradiation and improve the processing speed of the substrate. . Further, unnecessary portions can be irradiated with laser light to prevent the substrate from being damaged.
[0017]
In the present invention, a marker may be formed on the substrate by laser light or the like in advance, but a marker may be formed simultaneously with the sub island. By forming a marker at the same time as a sub island, the mask for the marker can be reduced by one, and the marker can be formed at a more accurate position than that formed by laser light, improving the alignment accuracy. Can be made. In the present invention, the position where the laser beam is scanned is determined based on the sub-island pattern information using the marker as a reference.
[0018]
In the present invention, the laser beam is intentionally scanned so that when the beam spot reaches the sub-island, the beam spot and the sub-island contact each other at one point when viewed from the direction perpendicular to the substrate. The scanning direction is determined. For example, when the sub-island has a polygonal shape as viewed from above the substrate, the laser beam is first scanned so that one of the corners of the sub-island is in contact with the beam spot. In addition, even when a part or all of the sub-island is curved when viewed from the substrate, the laser beam is used so that the beam spot and the curved part of the sub-island first contact each other at one contact point. The scanning direction is determined. When laser light irradiation is started from one contact, a crystal having a (100) plane orientation starts growing from the vicinity including the contact. When the laser light is scanned and the irradiation of the laser light to the sub island is completed, the orientation rate of the (100) plane of the entire sub island can be increased.
[0019]
If an island having a high (100) plane orientation ratio is used as the TFT active layer, the mobility of the TFT can be increased. Also, if the orientation ratio of the (100) plane of the active layer is high, the variation in the film quality of the gate insulating film formed thereon can be reduced, and therefore the variation in the threshold voltage of the TFT can be reduced. it can.
[0020]
Further, when the sub island is irradiated with laser light, microcrystals are formed in the vicinity of the edge of the sub island as viewed from above the substrate. This is thought to be because the way of diffusion of heat applied by the laser beam to the substrate differs between the vicinity of the edge and the central portion.
[0021]
Therefore, in the present invention, after crystallization by laser light, a portion having poor crystallinity in the vicinity of the edge is removed by patterning, and an island is formed using the center portion of the sub-island having relatively good crystallinity. Note that the designer can appropriately determine which part of the sub-island is removed by patterning to form the island. In this way, the island crystallinity can be further enhanced by forming the island after crystallizing the sub-island with laser light instead of directly crystallizing the island with laser light.
[0022]
Furthermore, in the present invention, a portion of the beam spot having a low energy density is shielded through the slit. By using the slit, it is possible to irradiate the sub-island with laser light having a relatively uniform energy density, and to perform crystallization uniformly. Further, by providing the slit, the width of the beam spot can be partially changed according to the sub-island pattern information, and the restrictions on the layout of the sub-island and the active layer of the TFT can be reduced. The beam spot width means the length of the beam spot in a direction perpendicular to the scanning direction.
[0023]
The shape of the beam spot used in the present invention includes an ellipse, a quadrangle, a linear shape, and the like.
[0024]
One beam spot obtained by synthesizing laser beams oscillated from a plurality of laser oscillators may be used for laser crystallization. With the above configuration, it is possible to compensate for the weak energy density of each laser beam.
[0025]
In addition, after the semiconductor film is formed or the sub-island is formed, laser light irradiation is performed so as not to be exposed to the atmosphere (for example, a specified gas atmosphere such as a rare gas, nitrogen, oxygen, or a reduced pressure atmosphere). The semiconductor film may be crystallized. With the above configuration, contaminants at the molecular level in the clean room, such as boron contained in a filter for increasing the cleanliness of air, can be prevented from being mixed into the semiconductor film during crystallization by laser light. it can.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a laser light irradiation method and a semiconductor device manufacturing method of the present invention will be described with reference to FIGS.
[0027]
First, as shown in FIG. 1A, a semiconductor film 11 is formed over a substrate 10. The substrate 10 may be made of any material that can withstand the processing temperature of the subsequent process. For example, a quartz substrate, a silicon substrate, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a metal substrate, or a stainless steel substrate is provided with an insulating film. A substrate on which is formed can be used. Further, a plastic substrate having heat resistance enough to withstand the processing temperature may be used.
[0028]
Note that a base film made of an insulating film may be formed between the substrate 10 and the semiconductor film 11 in order to prevent impurities such as alkali metals contained in the substrate 10 from being taken into the semiconductor film 11.
[0029]
The semiconductor film 11 can be formed by a known means (sputtering method, LPCVD method, plasma CVD method, etc.). Note that the semiconductor film may be an amorphous semiconductor film, a microcrystalline semiconductor film, or a crystalline semiconductor film.
[0030]
Next, as shown in FIG. 1B, the semiconductor film 11 is patterned to form a sub-island (before laser crystallization (before LC)) 12 and a marker 18. Note that the shape of the marker is not limited to the shape shown in FIG.
[0031]
Then, as shown in FIG. 1C, the sub-island (before LC) 12 is irradiated with laser light to form a sub-island (after LC) 13 with improved crystallinity. In the present invention, the portion where the energy density of the beam spot is low is shielded by using the slit 17. The slit 17 is preferably formed of a material that can block the laser beam and that is not deformed or damaged by the laser beam. The slit 17 has a variable slit width, and the width of the beam spot can be changed according to the width of the slit.
[0032]
The energy density is determined to be low when the value necessary for obtaining the desired crystal is not satisfied. The designer can appropriately determine whether or not the crystal is desired. Therefore, if the crystallinity desired by the designer is not obtained, it can be determined that the energy density is low.
[0033]
The energy density of the laser beam is low in the vicinity of the edge of the beam spot obtained through the slit. Therefore, the crystal grain is small in the vicinity of the edge, and a portion (ridge) protruding along the crystal grain boundary is present. Appear. Therefore, the edge 15 of the locus of the laser light beam spot 14 is not overlapped with the sub-island (before LC) 12 or an island formed thereafter.
[0034]
The scanning direction of the laser beam is intentional so that when the laser beam is scanned and the beam spot reaches the sub-island, the beam spot and the sub-island touch at a single point when viewed from the direction perpendicular to the substrate. Stipulated in When laser light irradiation is started from one contact point, a crystal having an orientation of (100) plane starts from the vicinity including the contact point. Therefore, when irradiation of the laser light to the sub island is finished, The orientation rate of the (100) plane of the entire island can be increased.
[0035]
In the present invention, a known laser can be used. As the laser, a continuous wave gas laser or solid laser can be used. There are excimer laser, Ar laser, Kr laser, etc. as gas laser, and YAG laser, YVO as solid laser. 4 Laser, YLF laser, YAlO 3 Laser, glass laser, ruby laser, alexandride laser, Ti: sapphire laser, Y 2 O 3 A laser etc. are mentioned. Solid lasers include YAG, YVO doped with Cr, Nd, Er, Ho, Ce, Co, Ti, Yb or Tm. 4 , YLF, YAlO 3 Lasers using crystals such as are applied. The fundamental wave of the laser differs depending on the material to be doped, and laser light having a fundamental wave of around 1 μm can be obtained. The harmonic with respect to the fundamental wave can be obtained by using a nonlinear optical element.
[0036]
Furthermore, after converting infrared laser light emitted from a solid-state laser into green laser light using a nonlinear optical element, ultraviolet laser light obtained by another nonlinear optical element can also be used.
[0037]
The marker 19 may or may not be irradiated with laser light.
[0038]
Next, as shown in FIG. 1D, the island 16 is formed by patterning the sub-island (after LC) 13. It is preferable that the island 16 avoids the vicinity of the edge of the sub-island and uses a portion having relatively excellent crystallinity at the center. In the patterning, the marker 19 is left for alignment of a mask used in a later process.
[0039]
The island 16 produced by the above process has excellent crystallinity and an increased orientation ratio of the (110) plane.
[0040]
Next, the shape of the beam spot synthesized by superimposing a plurality of beam spots will be described.
[0041]
FIG. 4A shows an example of the shape of the beam spot on the object to be processed when the laser light emitted from each of the plurality of laser oscillation devices does not pass through the slit. The beam spot shown in FIG. 4A has an elliptical shape. In the present invention, the shape of the beam spot of the laser light emitted from the laser oscillation device is not limited to an ellipse. The shape of the beam spot varies depending on the type of laser, and can also be shaped by an optical system. The shape of the laser light emitted from the YAG laser is circular if the rod shape is cylindrical, and rectangular if it is slab type. By further shaping such laser light with an optical system, laser light of a desired size can be produced.
[0042]
FIG. 4B shows the energy density distribution of the laser beam in the major axis y direction of the beam spot shown in FIG. The energy density distribution of the laser beam having a beam spot having an elliptical shape becomes higher toward the center O of the ellipse. α corresponds to the width in the major axis y direction where the energy density exceeds the value required to obtain the desired crystal.
[0043]
Next, FIG. 2A shows the shape of the beam spot when the laser beam having the beam spot shown in FIG. 4 is synthesized. Note that FIG. 2A illustrates the case where one linear beam spot is formed by superimposing the beam spots of four laser beams; however, the number of beam spots to be superimposed is not limited thereto.
[0044]
As shown in FIG. 2A, the beam spots of the respective laser beams are synthesized by matching the major axes of the respective ellipses and overlapping a part of the beam spots to form one beam spot 18. Yes. Hereinafter, a straight line obtained by connecting the centers O of the ellipses is referred to as a central axis.
[0045]
FIG. 2B shows the energy density distribution of the laser light in the central axis y direction of the combined beam spot shown in FIG. Note that the beam spot shown in FIG. 2A is 1 / e of the peak value of the energy density in FIG. 2 This corresponds to a region satisfying the energy density of. The energy density is added at the portion where the beam spots before synthesis are overlapped. For example, when the energy densities E1 and E2 of the overlapping beams are added as shown in the figure, the energy density peak value E3 is approximately equal, and the energy density is flattened between the centers O of the ellipses.
[0046]
Note that when E1 and E2 are added, it is ideally equal to E3, but in reality, it is not necessarily equal. The allowable range of deviation between the value obtained by adding E1 and E2 and the value of E3 can be appropriately set by the designer.
[0047]
As can be seen from FIG. 2B, by superimposing a plurality of laser beams and complementing each other with a low energy density, the semiconductor film can be used rather than using a plurality of laser beams without overlapping. Crystallinity can be increased efficiently. For example, when a beam spot is used alone, it exceeds the energy density value necessary for obtaining a desired crystal only in the region indicated by the oblique lines in FIG. 1B, and the energy density is desired in other regions. Assume that the value was not met. In this case, each beam spot can obtain a desired crystal only in a hatched region whose width in the central axis direction is indicated by α. However, by superimposing the beam spots as shown in FIG. 2B, a desired crystal can be obtained in a region where the width in the central axis direction is represented by β (β> 4α), and the semiconductor is more efficiently produced. The film can be crystallized.
[0048]
In addition, the distribution of energy density in BB 'and CC' of FIG. 2 (A) calculated | required by calculation is shown in FIG. 3 shows 1 / e of the peak value of the beam spot before synthesis. 2 The region that satisfies the energy density is used as a reference. The energy density at BB ′ and CC ′ when the length in the minor axis direction of the beam spot before synthesis is 37 μm, the length in the major axis direction is 410 μm, and the distance between the centers is 192 μm is The distributions are as shown in FIGS. 3 (A) and 3 (B), respectively. Although BB ′ is slightly weaker than CC ′, it can be regarded as almost the same size and is 1 / e of the peak value of the beam spot before synthesis. 2 The shape of the combined beam spot in the region satisfying the energy density of can be expressed as a linear shape.
[0049]
Note that there are regions where the energy density does not reach the desired value even when the laser beams are superimposed. In the present invention, the low energy density region of the synthesized beam spot is shielded by the slit 17 so that the semiconductor film 11 is not irradiated. The positional relationship between the synthesized beam spot and the slit will be described with reference to FIG.
[0050]
The slit 17 used in the present invention has a variable slit width, and the width is controlled by a computer. In FIG. 2 (C), 18 indicates the shape of the beam spot 18 obtained by synthesis, and 17 indicates a slit, similar to that shown in FIG. 2 (A).
[0051]
FIG. 2D shows the energy density distribution in the y direction when the central axis AA ′ of the beam spot shown in FIG. Unlike the case shown in FIG. 3B, a region having a low energy density is cut by the slit 17.
[0052]
A semiconductor film irradiated with a region having a low energy density has poor crystallinity. Specifically, the crystal grains are smaller than the region where the energy density is satisfied, or the directions in which the crystal grains grow are different. FIG. 5A shows the shape of the synthesized beam spot on the substrate. A region indicated by 50 indicates a region satisfying a desired energy density, and 51 indicates a region not satisfied. The length of the beam spot in the direction of the central axis is W TBW And the length in the central axis direction in the region satisfying the energy density is W BW And the length in the direction perpendicular to the central axis in the region satisfying the energy density is W C And
[0053]
In FIG. 5B, the length in the central axis direction is set to W by passing the beam spot shown in FIG. BW The following shows the positional relationship between the scanning path of the beam spot 52 and the sub-island pattern. FIG. 5B shows a state in which the beam spot 52 in which a portion having a low energy density is shielded in the width in the direction perpendicular to the scanning direction is scanned. The beam spot 52 is scanned so as to cover the sub island 53, and the edge of the trajectory of the beam spot does not overlap the sub island 53. Note that the edge of the beam spot trajectory does not necessarily overlap with the sub-island, and it is important that the beam spot does not overlap with the island 54 obtained by patterning the sub-island as a minimum.
[0054]
In the present invention, a region having a low energy density does not exist, or even if it exists, its width is small compared to the case where no slit is used. It will be easier. Therefore, since a region having a low energy density is cut by providing the slit, restrictions on the laser light scanning path and the layout of the sub-islands and islands can be reduced.
[0055]
In addition, the width of the beam spot can be changed while keeping the energy density constant without stopping the output of the laser oscillation device, so that the edge of the laser beam can be prevented from overlapping the island or its channel formation region. . Further, unnecessary portions can be irradiated with laser light to prevent the substrate from being damaged.
[0056]
Although FIG. 5 shows the case where the central axis direction of the beam spot and the scanning direction are kept perpendicular, the central axis of the beam spot and the scanning direction are not necessarily perpendicular to each other. For example, the acute angle θ formed between the central axis of the beam spot and the scanning direction A May be 45 ° ± 35 °, and more preferably 45 °. When the central axis of the beam spot is perpendicular to the scanning direction, the substrate processing efficiency is most enhanced. On the other hand, by scanning so that the central axis of the combined beam spot and the scanning direction are 45 ° ± 35 °, preferably closer to 45 °, the scanning direction and the center of the beam spot Compared to scanning with the axis perpendicular, the number of crystal grains present in the active layer can be intentionally increased, and the variation in characteristics due to crystal orientation and crystal grains can be reduced. Can do. Further, when the scanning speed is the same, the irradiation time of the laser beam per substrate can be increased as compared with the case where scanning is performed so that the scanning direction and the central axis of the beam spot are perpendicular.
[0057]
Next, the relationship between the shape of the sub islands and islands and the scanning direction of the laser light will be described. FIG. 6A shows a top view of the sub-island 12 shown in FIG. A portion 16 that becomes an island is indicated by a broken line inside the sub-island (before LC) 12. Reference numeral 14 denotes a beam spot, and FIG. 6A shows a state before laser irradiation.
[0058]
The beam spot 14 approaches the sub-island (before LC) 12 as time elapses from the state of FIG. The position of the beam spot is moved by scanning the substrate side.
[0059]
When the beam spot reaches the sub-island (before LC) 12, the beam spot 14 and the sub-island (before LC) 12 touch each other at one point. Therefore, the sub-island is crystallized from the vicinity 20 of the contact point, and as shown in FIG. 6C, the beam spot 14 moves and crystallization proceeds in the direction indicated by the arrow. Since this crystallization proceeds based on the seed crystal formed first in the contact vicinity 17, the orientation rate of the (110) plane increases.
[0060]
When the island is used as the active layer of the TFT, it is desirable to keep the scanning direction of the laser light parallel to the direction in which the carriers in the channel formation region move.
[0061]
Note that the trajectory of the beam spot 14 does not have to completely cover the sub-island 12 but only needs to completely cover the island 16. However, by scanning the laser beam so as to completely cover the sub-island, it is possible to prevent the crystal from growing using a region not irradiated with the laser beam as a seed crystal and to further increase the orientation rate of the (110) plane. it can.
[0062]
FIG. 6D illustrates a relationship between a cross-sectional view taken along line AA ′ in FIG. 6C and a beam spot. The laser beam applied to the substrate through the slit 17 is shielded by the slit and has a width W in the major axis direction. TDW Is W BW It is narrowed to. The beam spot of the laser beam on the sub island is W BW Ideally, it should be the same size as. However, since the slit 17 and the sub island 12 are actually separated from each other, the laser beam has a width W in the major axis direction of the beam spot on the sub island 12. BW 'Become W BW '<W BW Meet. Therefore, it is desirable to set the width of the slit in consideration of diffraction.
[0063]
If you try to irradiate the whole sub island with laser light, W BW > W S If the diffraction is taken into account, W BW '> W S Should be satisfied. Also, if you want to irradiate only the island with the minimum necessary laser light, it is necessary to take diffraction into account. BW > W I If the diffraction is taken into account, W BW '> W I Should be satisfied. W S Is the longest length of the sub island 12 in the direction perpendicular to the moving direction of the beam spot, and W I Is the longest length of the island 16 in the direction perpendicular to the moving direction of the beam spot.
[0064]
FIG. 7 shows an example of the relationship between the layout of islands used as the active layer of the TFT and the moving direction of the beam spot. In FIG. 7A, a portion 31 indicated by a broken line inside the sub-island 30 corresponds to a portion that becomes an island. When the island 31 is used as an active layer of a TFT having one channel formation region, impurity regions 33 and 34 serving as a source region or a drain region are provided so as to sandwich the channel formation region 32. Reference numeral 35 denotes the shape of the beam spot. When the sub-island 30 is crystallized, the scanning direction of the laser light is made parallel to the direction in which the carriers in the channel formation region 32 move, as shown by the arrows. Then, the crystal growth proceeds from the seed crystal formed in the contact vicinity 36 in contact with the beam spot 35 at one point, whereby the orientation rate of the (110) plane of the sub island can be increased.
[0065]
FIG. 7B shows an active layer provided with three channel formation regions, and impurity regions 41 and 42 are provided so as to sandwich the channel formation region 40. Impurity regions 42 and 44 are provided so as to sandwich the channel formation region 43, and impurity regions 44 and 46 are provided so as to sandwich the channel formation region 45. The scanning direction of the beam spot is set to be parallel to the direction in which the carriers in the channel forming regions 40, 43, 45 move as indicated by arrows.
[0066]
Next, with reference to FIG. 8A, a laser beam scanning direction in the substrate 500 over which a sub-island is formed in order to manufacture an active matrix semiconductor device will be described. In FIG. 8A, a broken line 501 corresponds to a pixel portion, a broken line 502 corresponds to a signal line driver circuit, and a broken line 503 corresponds to a portion where a scanning line driver circuit is formed.
[0067]
FIG. 8A shows an example in which the laser beam is scanned only once with respect to the substrate 500, the substrate is moved in the direction of the white arrow, and the solid arrow indicates the relative position of the laser beam. The scanning direction is shown. The beam spot may be moved by moving the substrate 500 or using an optical system. FIG. 8B is an enlarged view of a beam spot 507 in a portion 501 where a pixel portion is formed. A sub-island 506 is laid out in the region irradiated with the laser light.
[0068]
In FIG. 8, it is desirable to irradiate the laser beam so that the edge portion of the beam spot does not overlap with the island 508 obtained by patterning the sub-island, more preferably, the sub-island 506. In the present invention, the laser beam scanning portion is determined according to the pattern information of the sub-island mask.
[0069]
Note that the width of the beam spot can be appropriately changed depending on the size of the sub-island or the island. For example, a TFT of a driving circuit in which a relatively large amount of current is desired to flow has a large channel width, and thus the island size tends to be larger than that of the pixel portion. FIG. 9 shows a case where laser light is scanned on sub-islands of two sizes while changing the slit width. 9A shows a case where the sub-island length in the direction perpendicular to the scanning direction is short, and FIG. 9B shows a case where the sub-island length in the direction perpendicular to the scanning direction is long. The relationship between the part and the sub-island is shown.
[0070]
The width of the beam spot in FIG. BW1 , The width of the beam spot in FIG. BW2 Then, W BW1 <W BW2 It becomes. Of course, the width of the beam spot is not limited to this, and if there is a margin in the interval between the sub-islands in the direction perpendicular to the scanning direction, the width can be freely set.
[0071]
In the present invention, as shown in FIG. 9, the laser beam is scanned so that the sub-island portion can be crystallized at least, rather than irradiating the entire surface of the substrate with the laser beam. Instead of irradiating the entire surface of the substrate, the laser light is irradiated to the minimum necessary part so that the sub-island can be crystallized, so that the processing time for one substrate can be suppressed, and the efficiency of the substrate processing can be reduced. Can be increased
[0072]
Next, the structure of the laser irradiation apparatus used in the present invention will be described with reference to FIG. Reference numeral 101 denotes a laser oscillation device. Although four laser oscillation devices are used in FIG. 10, the number of laser oscillation devices included in the laser irradiation device is not limited to this number.
[0073]
Note that the laser oscillation device 101 may use a chiller 102 to keep the temperature constant. Although the chiller 102 is not necessarily provided, by keeping the temperature of the laser oscillation device 101 constant, it is possible to suppress the energy of the output laser light from varying depending on the temperature.
[0074]
Reference numeral 104 denotes an optical system which can focus the laser beam by changing the optical path output from the laser oscillation device 101 or processing the shape of the beam spot. Furthermore, in the laser irradiation apparatus of FIG. 10, the optical system 104 can synthesize laser beam spots output from the plurality of laser oscillation apparatuses 101 by partially overlapping each other.
[0075]
Note that the AO modulator 103 that changes the traveling direction of the laser light in an extremely short time may be provided in the optical path between the substrate 106 that is an object to be processed and the laser oscillation device 101. Further, an attenuator (light quantity adjustment filter) may be provided instead of the AO modulator to adjust the energy density of the laser light.
[0076]
Further, a means (energy density measuring means) 115 for measuring the energy density of the laser beam output from the laser oscillation device 101 is provided in the optical path between the substrate 106 that is the object to be processed and the laser oscillation device 101, and measurement is performed. The computer 110 may monitor the change in energy density over time. In this case, the output from the laser oscillation device 110 may be increased so as to compensate for the attenuation of the energy density of the laser beam.
[0077]
The combined beam spot is irradiated to the substrate 106 as the object to be processed through the slit 105. The slit 105 is preferably formed of a material that can block the laser beam and that is not deformed or damaged by the laser beam. The slit 105 has a variable slit width, and the width of the beam spot can be changed according to the width of the slit.
[0078]
Note that the shape of the beam spot on the substrate 106 of the laser beam oscillated from the laser oscillation device 101 when not passing through the slit 105 differs depending on the type of laser and can also be formed by an optical system.
[0079]
The substrate 106 is placed on the stage 107. In FIG. 10, position control means 108 and 109 correspond to means for controlling the position of the beam spot on the object to be processed, and the position of the stage 107 is controlled by the position control means 108 and 109.
[0080]
In FIG. 10, the position control means 108 controls the position of the stage 107 in the X direction, and the position control means 109 controls the position of the stage 107 in the Y direction.
[0081]
Further, the laser irradiation apparatus of FIG. 10 has a computer 110 having both a central processing unit and storage means such as a memory. The computer 110 controls the oscillation of the laser oscillation device 101 and controls the position control means 108 and 109 so that the laser beam spot covers an area determined according to the mask pattern information, so that the substrate is placed at a predetermined position. Can be moved.
[0082]
Further, in the present invention, the width of the slit 105 can be controlled by the computer 110, and the width of the beam spot can be changed in accordance with the mask pattern information.
[0083]
Further, the laser irradiation apparatus may include a means for adjusting the temperature of the object to be processed. Further, since the laser light is light having high directivity and energy density, a damper may be provided to prevent the reflected light from being irradiated to an inappropriate place. The damper desirably has a property of absorbing reflected light, and cooling water may be circulated in the damper to prevent the temperature of the partition wall from rising due to absorption of the reflected light. Further, a means for heating the substrate (substrate heating means) may be provided on the stage 107.
[0084]
When the marker is formed by a laser, a marker laser oscillation device may be provided. In this case, the computer 110 may control the oscillation of the marker laser oscillator. Further, in the case where a marker laser oscillation device is provided, an optical system for condensing the laser light output from the marker laser oscillation device is separately provided. The laser used for forming the marker is typically a YAG laser or CO. 2 A laser or the like can be mentioned, but it is of course possible to form using other lasers.
[0085]
Further, one CCD camera 113 may be provided for positioning using the marker, and in some cases, several CCD cameras 113 may be provided.
[0086]
Note that the sub-island pattern may be recognized by the CCD camera 113 without providing the marker, and the alignment may be performed. In this case, the sub-island pattern information by the mask input to the computer 110 and the actual sub-island pattern information collected by the CCD camera 113 can be collated to grasp the position information of the substrate. In this case, it is not necessary to provide a marker separately.
[0087]
Note that although FIG. 10 shows the configuration of a laser irradiation apparatus provided with a plurality of laser oscillation apparatuses, the number of laser oscillation apparatuses may be one. FIG. 11 shows a configuration of a laser irradiation apparatus having one laser oscillation apparatus. In FIG. 11, 201 is a laser oscillation device, and 202 is a chiller. Reference numeral 215 denotes an energy density measuring device, 203 denotes an AO modulator, 204 denotes an optical system, 205 denotes a slit, and 213 denotes a CCD camera. The substrate 206 is placed on the stage 207, and the position of the stage 207 is controlled by the X direction position control means 208 and the Y direction position control means 209. As in the case shown in FIG. 10, the computer 210 controls the operation of each means included in the laser irradiation apparatus. The difference from FIG. 10 is that there is one laser oscillation apparatus. Further, unlike the case of FIG. 10, the optical system 204 only needs to have a function of condensing one laser beam.
[0088]
Next, a flow of a method for manufacturing a semiconductor device of the present invention will be described.
[0089]
FIG. 12 is a flowchart showing the production flow. First, a semiconductor device is designed using CAD. Specifically, an island mask is first designed, and then a sub-island mask is designed that includes one or more islands. At this time, it is desirable that all the islands included in one sub-island align the direction in which the carriers in the channel formation region move, but the directions may not be intentionally aligned according to the application.
[0090]
At this time, the mask of the sub island may be designed so that the marker is formed together with the sub island.
[0091]
Then, information (pattern information) on the shape of the designed sub-island mask is input to a computer included in the laser irradiation apparatus. In the computer, based on the input sub-island pattern information, the width W of each sub-island in the direction perpendicular to the scanning direction. S Is calculated. And the width W of each sub island S Based on the above, the slit width W in the direction perpendicular to the scanning direction BW Set.
[0092]
And slit width W BW Based on the above, the scanning path of the laser beam is determined based on the marker position.
[0093]
On the other hand, a semiconductor film is formed on the substrate, and the semiconductor film is patterned using a sub-island mask to form a sub-island. Then, the substrate on which the sub island is formed is placed on the stage of the laser irradiation apparatus.
[0094]
Then, using the marker as a reference, laser light is irradiated along a predetermined scanning path to crystallize the sub-island.
[0095]
Then, after irradiating the laser beam, the sub-island whose crystallinity is enhanced by the laser beam irradiation is patterned to form an island. Thereafter, a process of manufacturing a TFT from the island is performed. A specific manufacturing process of the TFT differs depending on the shape of the TFT, but typically, a gate insulating film is formed and an impurity region is formed in the island. Then, an interlayer insulating film is formed so as to cover the gate insulating film and the gate electrode, a contact hole is formed in the interlayer insulating film, and a part of the impurity region is exposed. Then, a wiring is formed on the interlayer insulating film so as to be in contact with the impurity region through the contact hole.
[0096]
Next, an example in which a substrate and a mask are aligned by a CCD camera without forming a marker will be described.
[0097]
FIG. 13 is a flowchart showing the production flow. First, as in the case of FIG. 12, a semiconductor device is designed using CAD. Specifically, an island mask is first designed, and then a sub-island mask is designed that includes one or more islands.
[0098]
Then, information (pattern information) on the shape of the designed sub-island mask is input to a computer included in the laser irradiation apparatus. In the computer, based on the input sub-island pattern information, the width W of each sub-island in the direction perpendicular to the scanning direction. S Is calculated. And the width W of each sub island S Based on the above, the slit width W in the direction perpendicular to the scanning direction BW Set.
[0099]
On the other hand, a semiconductor film is formed on the substrate, and the semiconductor film is patterned using a sub-island mask to form a sub-island. Then, the substrate on which the sub island is formed is placed on the stage of the laser irradiation apparatus.
[0100]
Then, the sub-island pattern information on the substrate placed on the stage is detected by the CCD camera and input to the computer as information. The computer compares the sub-island pattern information designed by CAD with the sub-island pattern information actually formed on the substrate obtained by the CCD camera, and aligns the substrate and the mask.
[0101]
The width W of the slit BW The scanning path of the laser light is determined based on the sub-island position information obtained by the CCD camera.
[0102]
Then, laser light is irradiated along a predetermined scanning path, and crystallization is performed aiming at the sub-island.
[0103]
Next, after irradiating the laser beam, the sub-island whose crystallinity is enhanced by the laser beam irradiation is patterned to form an island. Thereafter, a process of manufacturing a TFT from the island is performed. A specific manufacturing process of the TFT differs depending on the shape of the TFT, but typically, a gate insulating film is formed and an impurity region is formed in the island. Then, an interlayer insulating film is formed so as to cover the gate insulating film and the gate electrode, a contact hole is formed in the interlayer insulating film, and a part of the impurity region is exposed. Then, a wiring is formed on the interlayer insulating film so as to be in contact with the impurity region through the contact hole.
[0104]
Next, FIG. 14 is a flowchart showing the flow of the production method when the laser beam is irradiated twice.
[0105]
FIG. 14 is a flowchart showing the production flow. First, a semiconductor device is designed using CAD. Specifically, an island mask is first designed, and then a sub-island mask is designed that includes one or more islands. At this time, the mask of the sub island may be designed so that the marker is formed together with the sub island.
[0106]
Then, information (pattern information) on the shape of the designed sub-island mask is input to a computer included in the laser irradiation apparatus. In the computer, based on the input sub-island pattern information, the width W of each sub-island in the direction perpendicular to each of the two scanning directions. S Are calculated in two ways. And the width W of each sub island S The width W of the slit in the direction perpendicular to each of the two scanning directions BW Are calculated respectively.
[0107]
Then, in each of the two scanning directions, the slit width W determined respectively. BW Based on the above, the scanning path of the laser beam is determined based on the marker position.
[0108]
On the other hand, a semiconductor film is formed on the substrate, and the semiconductor film is patterned using a sub-island mask to form a sub-island. Then, the substrate on which the sub island is formed is placed on the stage of the laser irradiation apparatus.
[0109]
Then, using the marker as a reference, the first laser beam is irradiated according to the first scanning path out of the two defined scanning paths, and crystallization is performed aiming at the sub-island.
[0110]
Note that the angle between the scanning direction of the first laser beam and the scanning direction of the second laser beam may be stored in advance in a memory or the like, or may be manually input each time. Then, using the marker as a reference, the first laser beam scanning portion is irradiated with the laser beam to crystallize the sub-island.
[0111]
Then, the scanning direction is changed, the second laser beam is irradiated along the second scanning path, and crystallization is aimed at the sub island.
[0112]
Although FIG. 14 shows an example in which laser light is irradiated twice on the same sub-island, it is also possible to change the scanning direction by specifying a place by using an AO modulator or the like. For example, when the scanning direction in the signal line driver circuit is different from the scanning direction in the pixel portion and the scanning line driver circuit, and the AO modulator is used to irradiate the laser light in the portion that becomes the signal line driver circuit, the AO modulator is used. In the case where the laser beam is not irradiated on the pixel portion and the portion serving as the scanning line driving circuit, and the laser beam is irradiated on the portion serving as the pixel portion and the scanning line driving circuit, a signal line driving circuit is used using an AO modulator. It is possible to prevent the laser beam from being irradiated on the portion to be. In this case, the AO modulator is synchronized with the position control means in the computer.
[0113]
Note that, after irradiation with laser light, a sub-island whose crystallinity is enhanced by laser light irradiation is patterned to form an island. Thereafter, a process of manufacturing a TFT from the island is performed. A specific manufacturing process of the TFT differs depending on the shape of the TFT, but typically, a gate insulating film is formed and an impurity region is formed in the island. Then, an interlayer insulating film is formed so as to cover the gate insulating film and the gate electrode, a contact hole is formed in the interlayer insulating film, and a part of the impurity region is exposed. Then, a wiring is formed on the interlayer insulating film so as to be in contact with the impurity region through the contact hole.
[0114]
For comparison, FIG. 15 shows a flow of a conventional semiconductor device production method. As shown in FIG. 15, a semiconductor device mask is designed by CAD. On the other hand, an amorphous semiconductor film is formed on a substrate, and the substrate on which the amorphous semiconductor film is formed is placed in a laser irradiation apparatus. Then, scanning is performed so that the entire amorphous semiconductor film is irradiated with laser light, and the entire amorphous semiconductor film is crystallized. Then, a marker is formed on the polycrystalline semiconductor film obtained by crystallization, and an island is formed by patterning the polycrystalline semiconductor film using the marker as a reference. Then, a TFT is manufactured using the island.
[0115]
Thus, in the present invention, unlike the conventional case as shown in FIG. 15, the marker is formed before the amorphous semiconductor film is crystallized by using laser light. Then, laser light is scanned in accordance with information on the mask for patterning the semiconductor film.
[0116]
With the above structure, it is possible to reduce the time for irradiating the laser light to the portion removed by patterning after crystallization of the semiconductor film, so that the time required for the laser light irradiation can be shortened and the substrate is processed. Speed can be improved.
[0117]
Note that a step of crystallizing the semiconductor film using a catalyst may be included. In the case of using a catalyst element, it is desirable to use the techniques disclosed in Japanese Patent Application Laid-Open Nos. 7-130652 and 8-78329.
[0118]
In the case where the step of crystallizing the semiconductor film using a catalyst is included, the step of crystallizing the amorphous semiconductor film using Ni after the formation of the amorphous semiconductor film (NiSPC) is included. For example, when using the technique disclosed in Japanese Patent Application Laid-Open No. 7-130652, a nickel-containing layer is formed by applying a nickel acetate salt solution containing 10 ppm of nickel on a weight basis to an amorphous semiconductor film. After the 1-hour dehydrogenation step, crystallization is performed by heat treatment at 500 to 650 ° C. for 4 to 12 hours, for example, 550 ° C. for 8 hours. In addition to nickel (Ni), usable catalyst elements include germanium (Ge), iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt (Co), platinum ( Elements such as Pt), copper (Cu), and gold (Au) may be used.
[0119]
Then, the crystallinity of the semiconductor film crystallized by NiSPC is further increased by laser light irradiation. The polycrystalline semiconductor film obtained by laser light irradiation contains a catalytic element, and after the laser light irradiation, a step (gettering) of removing the catalytic element from the crystalline semiconductor film is performed. For the gettering, a technique described in JP-A-10-135468 or JP-A-10-135469 can be used.
[0120]
Specifically, phosphorus is added to part of the polycrystalline semiconductor film obtained after laser irradiation, and heat treatment is performed in a nitrogen atmosphere at 550 to 800 ° C. for 5 to 24 hours, for example, 600 ° C. for 12 hours. Then, the region of the polycrystalline semiconductor film to which phosphorus is added functions as a gettering site, and phosphorus existing in the polycrystalline semiconductor film can be segregated to the region to which nickel is added. Thereafter, the region of the polycrystalline semiconductor film to which phosphorus is added is removed by patterning, so that the concentration of the catalytic element is 1 × 10 6. 17 atoms / cm 3 Preferably 1 × 10 16 atoms / cm 3 An island reduced to a certain extent can be obtained.
[0121]
Next, the positional relationship between the slit and the beam spot when the central axis of the beam spot is maintained at 45 ° with respect to the scanning direction will be described with reference to FIG. Reference numeral 130 denotes a combined beam spot, and reference numeral 105 denotes a slit. The slit 105 does not overlap the beam spot 130. The arrow indicates the scanning direction, and the angle θ with respect to the central axis of the beam spot 130 is maintained at 45 °.
[0122]
FIG. 16B shows a state of the beam spot 131 that is partially blocked by the slit 105 and narrowed. In the present invention, the slit 105 controls the width Q of the beam spot in the direction perpendicular to the scanning direction so that the laser beam is irradiated uniformly.
[0123]
Thus, in the present invention, the laser beam is scanned so that at least the indispensable part can be crystallized at least, instead of scanning and irradiating the entire semiconductor film with the laser beam. With the above structure, it is possible to omit the time for irradiating a portion of the semiconductor film that is removed by patterning after crystallization, and to significantly reduce the processing time per substrate.
[0124]
【Example】
Examples of the present invention will be described below.
[0125]
Example 1
In this embodiment, the optical system of the laser irradiation apparatus used in the present invention and the positional relationship between each optical system and the slit will be described.
[0126]
FIG. 17 illustrates the optical system of the present embodiment. The optical system shown in FIG. 17A has two cylindrical lenses 401 and 402. Then, the laser beam incident from the direction of the arrow is shaped into a beam spot by two cylindrical lenses 401 and 402, and is irradiated to the object 403 through the slit 404. Note that the cylindrical lens 402 closer to the workpiece 403 has a shorter focal length than the cylindrical lens 401. In order to prevent return light and perform uniform irradiation, it is desirable to keep the incident angle of the laser light on the substrate larger than 0 °, preferably 5 to 30 °.
[0127]
The optical system shown in FIG. 17B includes a mirror 405 and a plano-convex spherical lens 406. The laser light incident from the direction of the arrow is reflected by the mirror 405, the shape of the beam spot is shaped by the plano-convex spherical lens 406, and is irradiated to the object 407 through the slit 408. The radius of curvature of the plano-convex spherical lens can be set as appropriate by the designer. In order to prevent return light and perform uniform irradiation, it is desirable to keep the incident angle of the laser light on the substrate larger than 0 °, preferably 5 to 30 °.
[0128]
The optical system illustrated in FIG. 17C includes mirrors 410 and 411 and lenses 412, 413, and 414. Then, the laser beam incident from the direction of the arrow is reflected by the mirrors 410 and 411, the shape of the beam spot is formed by the lenses 412, 413 and 414, and is irradiated to the object 415 through the slit 416. In order to prevent return light and perform uniform irradiation, it is desirable to keep the incident angle of the laser light on the substrate larger than 0 °, preferably 5 to 30 °.
[0129]
FIG. 17D shows an optical system in the case where four beam spots shown in the second embodiment are combined into one beam spot. The optical system illustrated in FIG. 17D includes six cylindrical lenses 417 to 422. The four laser beams incident from the direction of the arrows are incident on the four cylindrical lenses 419 to 422, respectively. The two laser beams shaped by the cylindrical lenses 419 and 421 are shaped again by the cylindrical lens 417 and the shape of the beam spot is shaped, and the object 423 is irradiated through the slit 424. On the other hand, the shape of the beam spot of the two laser beams formed by the cylindrical lenses 420 and 422 is formed again by the cylindrical lens 418, and the object 423 is irradiated through the slit 424.
[0130]
The beam spots of the respective laser beams on the workpiece 423 are combined by overlapping each other to form one beam spot.
[0131]
The focal length and incident angle of each lens can be appropriately set by the designer, but the focal lengths of the cylindrical lenses 417 and 418 closest to the object 423 are smaller than the focal lengths of the cylindrical lenses 419 to 422. To do. For example, the focal lengths of the cylindrical lenses 417 and 418 closest to the object to be processed 423 are set to 20 mm, and the focal lengths of the cylindrical lenses 419 to 422 are set to 150 mm. In this embodiment, the incident angle of laser light from the cylindrical lenses 417 and 418 to the workpiece 400 is 25 °, and the incident angle of laser light from the cylindrical lenses 419 to 422 to the cylindrical lenses 417 and 418 is 10 °. Install each lens as you want. In order to prevent return light and perform uniform irradiation, it is desirable to keep the incident angle of the laser light on the substrate larger than 0 °, preferably 5 to 30 °.
[0132]
FIG. 17D shows an example of synthesizing four beam spots. In this case, four cylindrical lenses respectively corresponding to the four laser oscillation devices, two cylindrical lenses corresponding to the four cylindrical lenses, and have. The number of beam spots to be combined is not limited to this, and the number of beam spots to be combined may be 2 or more and 8 or less. When combining n (n = 2, 4, 6, 8) beam spots, n cylindrical lenses corresponding to the n laser oscillation devices, and n / 2 cylindrical lenses corresponding to the n cylindrical lenses, have. When combining n (n = 3, 5, 7) beam spots, n cylindrical lenses respectively corresponding to the n laser oscillation devices, and (n + 1) / 2 cylindrical lenses corresponding to the n cylindrical lenses, have.
[0133]
Then, when superposing five or more beam spots, it is desirable to irradiate the fifth and subsequent laser beams from the opposite side of the substrate in consideration of the location where the optical system is arranged and interference, etc. It must also be provided on the opposite side. Further, the substrate needs to have transparency.
[0134]
In order to prevent the return light from returning along the original optical path, it is desirable to keep the incident angle with respect to the substrate larger than 0 and smaller than 90 °.
[0135]
Also, in order to realize uniform laser light irradiation, a plane or long side that is a plane perpendicular to the irradiation surface and includes a short side when the shape of each beam before synthesis is regarded as a rectangle is obtained. If any one of the surfaces to be included is defined as an incident surface, the incident angle θ of the laser light is set such that the length of the short side or the long side included in the incident surface is W, and is set on the irradiation surface, and It is desirable that θ ≧ arctan (W / 2d) is satisfied when the thickness of the substrate having translucency with respect to the laser beam is d. This argument needs to hold for each laser beam before synthesis. When the locus of the laser beam is not on the incident surface, the incident angle of the projection of the locus onto the incident surface is defined as θ. If the laser light is incident at this incident angle θ, the reflected light from the surface of the substrate and the reflected light from the back surface of the substrate do not interfere with each other, and uniform laser light irradiation can be performed. In the above discussion, the refractive index of the substrate was considered as 1. Actually, in many cases, the refractive index of the substrate is around 1.5, and if this value is taken into consideration, a calculated value larger than the angle calculated in the above discussion can be obtained. However, since the energy at both ends in the longitudinal direction of the beam spot is attenuated, the influence of interference in this portion is small, and the effect of interference attenuation can be sufficiently obtained with the above calculated value.
[0136]
Note that the optical system included in the laser irradiation apparatus used in the present invention is not limited to the structure shown in this embodiment.
[0137]
(Example 2)
In this embodiment, an example in which the width of a laser beam spot is changed by an AO modulator in the middle of laser light irradiation when a plurality of laser oscillation devices are used will be described.
[0138]
In the present embodiment, the scanning path of the laser beam is grasped by the computer based on the inputted mask information. Furthermore, in this embodiment, an AO modulator is used to change the direction of the laser beam output from any one of the plurality of laser oscillation devices so that the object to be processed is not irradiated with the laser beam. Then, change the beam spot width according to the mask shape. In this case, even if the beam spot width is changed by the AO modulator, it is necessary to shield a region where the energy density of the beam spot is low in the direction perpendicular to the scanning direction. It is necessary to synchronize the shielding of the laser beam by.
[0139]
FIG. 18A shows an example of the relationship between the shape of a mask for patterning a semiconductor film and the width of a beam spot when laser light is irradiated once. Reference numeral 560 denotes the shape of a mask for patterning a semiconductor film. After crystallization by laser irradiation, the semiconductor film is patterned according to the mask.
[0140]
Reference numerals 561 and 562 denote portions irradiated with laser light. Reference numerals 561 and 562 denote scanned portions of beam spots obtained by superimposing and synthesizing laser beams output from four laser oscillation devices. 562 is controlled by a slit so that the width of the beam spot is narrower than that of 561.
[0141]
As in this embodiment, by using an AO modulator, the width of the beam spot can be freely changed without stopping the output of all laser oscillation devices, and the output can be reduced by stopping the output of the laser oscillation device. It can avoid becoming unstable.
[0142]
With the above configuration, the width of the locus of the laser beam can be changed, so that the edge of the locus of the laser beam can be prevented from overlapping with the semiconductor obtained by patterning. Moreover, the damage given to a board | substrate can further be reduced by irradiating a laser beam to an unnecessary part.
[0143]
Next, an example will be described in which laser light is blocked by an AO modulator in the course of laser light irradiation, and laser light is irradiated only on a predetermined portion. In this embodiment, the laser beam is changed by changing the direction of the laser beam by using an AO modulator. As a result, the present invention is not limited to this, and any laser beam can be shielded. Such means may be used.
[0144]
In the present invention, the computer scans the portion of the laser beam that is scanned based on the input mask information. Furthermore, in this embodiment, the laser light is changed by using the AO modulator so that only the portion to be scanned is irradiated with the laser light, thereby blocking the laser light as a result. At this time, the AO modulator is preferably formed of a material that can block the laser beam and that is not deformed or damaged by the laser beam.
[0145]
FIG. 18B shows an example of the relationship between the shape of a mask for patterning a semiconductor film and a portion irradiated with laser light. Reference numeral 570 denotes the shape of a mask for patterning the semiconductor film. After crystallization by laser light irradiation, the semiconductor film is patterned according to the mask.
[0146]
Reference numeral 571 denotes a portion irradiated with laser light. The portion surrounded by the broken line shows the portion where the laser beam is blocked as a result of changing the direction of the laser beam by the AO modulator. In this embodiment, the portion that does not need to be crystallized is shown. Is not irradiated with laser light, or even if it is irradiated, its energy density can be lowered. Therefore, the damage given to the substrate can be further reduced by irradiating unnecessary portions with laser light.
[0147]
Next, in a manufacturing process of a semiconductor display device including a pixel portion, a signal line driver circuit, and a scanning line driver circuit, an AO modulator is used to select the pixel portion, the signal line driver circuit, and the scanning line driver circuit once. A case of irradiating laser light will be described.
[0148]
First, as shown in FIG. 19A, the signal line driver circuit 302 and the pixel portion 301 are scanned in the direction of the arrow and irradiated with laser light. At this time, the laser light is not irradiated on the entire surface of the substrate, but the direction of the laser light is changed by using an AO modulator so that the scanning line driving circuit 303 is not irradiated with the laser light. Block.
[0149]
Next, as shown in FIG. 19B, the scanning line driver circuit 303 is scanned in the direction of the arrow and irradiated with laser light. At this time, the signal line driver circuit 302 and the pixel portion 301 are not irradiated with laser light.
[0150]
Next, another example in which an AO modulator is used to selectively irradiate a pixel portion, a signal line driver circuit, and a scanning line driver circuit once each will be described.
[0151]
First, as shown in FIG. 19C, the scanning line driver circuit 303 and the pixel portion 301 are scanned in the direction of the arrow and irradiated with laser light. At this time, the laser light is not irradiated on the entire surface of the substrate, but the direction of the laser light is changed by using an AO modulator so that the signal line driving circuit 302 is not irradiated with the laser light. Block.
[0152]
Next, as shown in FIG. 19D, the signal line driver circuit 302 is irradiated with laser light by scanning in the direction of the arrow. At this time, the scanning line driving circuit 303 and the pixel portion 301 are not irradiated with laser light.
[0153]
As described above, since the laser beam can be selectively irradiated using the AO modulator, the scanning direction of the laser beam is changed for each circuit in accordance with the layout of the channel formation region of the active layer included in each circuit. be able to. Since the same circuit can be prevented from being irradiated with the laser beam twice, the path of the laser beam to prevent the edge of the second laser beam from overlapping the active layer that has been laid out is avoided. There are no restrictions on the setting and layout of the active layer.
[0154]
Next, an example in which a plurality of panels are manufactured from a large substrate when an AO modulator is used to selectively irradiate a pixel portion, a signal line driver circuit, and a scan line driver circuit once each time will be described. .
[0155]
First, as shown in FIG. 20, the signal line driver circuit 382 and the pixel portion 381 of each panel are scanned in the direction of the arrow and irradiated with laser light. At this time, the laser beam is not irradiated on the entire surface of the substrate, but the direction of the laser beam is changed by using an AO modulator so that the scanning line driving circuit 383 is not irradiated with the laser beam. Block.
[0156]
Next, the scanning drive circuit 383 of each panel is scanned in the direction of the arrow and irradiated with laser light. At this time, the signal line driver circuit 382 and the pixel portion 381 are not irradiated with laser light. Reference numeral 385 denotes a scribe line for the substrate 386.
[0157]
This embodiment can be implemented in combination with the first embodiment.
[0158]
Example 3
In the present embodiment, the relationship between the distance between the centers of the beam spots and the energy density when the beam spots are superimposed will be described.
[0159]
In FIG. 21, the energy density distribution in the central axis direction of each beam spot is indicated by a solid line, and the energy density distribution of the synthesized beam spot is indicated by a broken line. The value of the energy density in the direction of the central axis of the beam spot generally follows a Gaussian distribution.
[0160]
At the beam spot before synthesis, 1 / e of the peak value 2 Let X be the distance between each peak when the distance in the central axis direction satisfying the above energy density is 1. Let Y be the percent increment of the peak value after the synthesis and the average value of the valley values. The relationship between X and Y obtained by simulation is shown in FIG. In FIG. 38, Y is expressed as a percentage.
[0161]
In FIG. 38, the energy difference Y is expressed by the approximate expression of Expression 1 below.
[0162]
[Formula 1]
Y = 60-293X + 340X 2 (X is the larger of the two solutions)
[0163]
According to Equation 1, for example, when it is desired to make the energy difference about 5%, it can be understood that X≈0.584. Ideally, Y = 0. However, since the length of the beam spot is shortened, it is preferable to determine X in balance with the throughput.
[0164]
Next, the allowable range of Y will be described. FIG. 39 shows YVO with respect to the beam width in the central axis direction when the beam spot has an elliptical shape. 4 The distribution of laser output (W) is shown. The region indicated by hatching is the range of output energy necessary for obtaining good crystallinity, and it is understood that the output energy of the synthesized laser beam should be within the range of 3.5 to 6 W.
[0165]
When the maximum value and the minimum value of the output energy of the beam spot after synthesis enter the limit of the output energy range necessary for obtaining good crystallinity, the energy difference Y for obtaining good crystallinity is maximized. Therefore, in the case of FIG. 39, the energy difference Y is ± 26.3%, and it can be seen that good crystallinity can be obtained if the energy difference Y is within the above range.
[0166]
Note that the range of output energy required to obtain good crystallinity varies depending on how far the crystallinity is judged to be good, and the distribution of output energy also varies depending on the shape of the beam spot. The allowable range of Y is not necessarily limited to the above value. The designer needs to appropriately determine the range of output energy necessary for obtaining good crystallinity, and set the allowable range of the energy difference Y from the distribution of the output energy of the laser used.
[0167]
This embodiment can be implemented in combination with Embodiment 1 or 2.
[0168]
Example 4
In this embodiment, how to superimpose beam spots will be described. FIG. 22 shows the 1 / e of the beam spot before synthesis. 2 X A beam spot in a region satisfying the energy density of the peak value is shown.
[0169]
FIG. 22A shows a case where the centers of the beam spots do not overlap other beam spots when the four beam spots are overlapped.
[0170]
FIG. 22B shows a case where the centers of the beam spots overlap the edges of other beam spots when the four beam spots are overlapped.
[0171]
FIG. 22C shows a case where the centers of the beam spots overlap the edges of two adjacent beam spots when the four beam spots are overlapped.
[0172]
The present invention is not limited to this configuration. The degree of beam spot overlap can be set as appropriate by the designer. This embodiment can be implemented in combination with the first to third embodiments.
[0173]
(Example 5)
In this embodiment, a method for manufacturing an active matrix substrate using the laser crystallization method of the present invention will be described with reference to FIGS. In this specification, a substrate in which a pixel portion having a CMOS circuit, a driver circuit, a pixel TFT, and a storage capacitor is formed over the same substrate is referred to as an active matrix substrate for convenience.
[0174]
First, in this embodiment, a substrate 600 made of glass such as barium borosilicate glass or alumino borosilicate glass is used. Note that as the substrate 600, a quartz substrate, a silicon substrate, a metal substrate, or a stainless steel substrate on which an insulating film is formed may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used.
[0175]
Next, a base film 601 formed of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed over the substrate 600 by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like). In this embodiment, a base film 601a and a base film 601b are used as the base film 601; however, a single layer film of the insulating film or a structure in which two or more layers are stacked may be used (FIG. 23A). .
[0176]
Next, an amorphous semiconductor film 692 is formed on the base film 601 with a thickness of 25 to 80 nm (preferably 30 to 60 nm) by a known means (sputtering method, LPCVD method, plasma CVD method, or the like) (FIG. 23). (B)). Note that although an amorphous semiconductor film is formed in this embodiment, a microcrystalline semiconductor film or a crystalline semiconductor film may be used. Alternatively, a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used.
[0177]
Next, the amorphous semiconductor film 692 is patterned and halogen fluoride, for example, ClF, ClF. 3 , BrF, BrF 3 , IF, IF 3 The sub islands 693a, 693b, and 693c are formed by etching using an anisotropic dry etching method in an atmosphere including the like.
[0178]
Next, the sub-islands 693a, 693b, and 693c are crystallized by a laser crystallization method. Laser crystallization is performed using the laser irradiation method of the present invention. Specifically, the sub islands 693a, 693b, and 693c are selectively irradiated with laser light in accordance with mask information input to the computer of the laser irradiation apparatus. Of course, not only the laser crystallization method but also other known crystallization methods (thermal crystallization method using RTA or furnace annealing furnace, thermal crystallization method using metal element for promoting crystallization, etc.) You may go.
[0179]
When the amorphous semiconductor film is crystallized, a crystal having a large grain size can be obtained by using a solid-state laser capable of continuous oscillation and using the second to fourth harmonics of the fundamental wave. Typically, Nd: YVO 4 It is desirable to use the second harmonic (532 nm) or the third harmonic (355 nm) of a laser (fundamental wave 1064 nm). Specifically, continuous wave YVO 4 Laser light emitted from the laser is converted into a harmonic by a non-linear optical element to obtain laser light with an output of 10 W. Also, YVO in the resonator 4 There is also a method of emitting harmonics by inserting a crystal and a nonlinear optical element. Preferably, the laser beam is shaped into a rectangular or elliptical shape on the irradiation surface by an optical system, and the object to be processed is irradiated. The energy density at this time is 0.01 to 100 MW / cm. 2 Degree (preferably 0.1-10 MW / cm 2 )is required. Then, irradiation is performed by moving the semiconductor film relative to the laser light at a speed of about 10 to 2000 cm / s.
[0180]
For laser irradiation, a continuous wave gas laser or solid laser can be used. There are excimer laser, Ar laser, Kr laser, etc. as gas laser, and YAG laser, YVO as solid laser. 4 Laser, YLF laser, YAlO 3 Laser, glass laser, ruby laser, alexandride laser, Ti: sapphire laser, Y 2 O 3 A laser etc. are mentioned. Solid lasers include YAG, YVO doped with Cr, Nd, Er, Ho, Ce, Co, Ti, Yb or Tm. 4 , YLF, YAlO 3 Lasers using crystals such as can also be used. The fundamental wave of the laser differs depending on the material to be doped, and laser light having a fundamental wave of around 1 μm can be obtained. The harmonic with respect to the fundamental wave can be obtained by using a nonlinear optical element.
[0181]
By the laser crystallization described above, the sub islands 693a, 693b, and 693c are irradiated with laser light, so that the sub islands 694a, 694b, and 694c with improved crystallinity are formed (FIG. 23B).
[0182]
Next, the sub-islands 694a, 694b, and 694c with improved crystallinity are patterned into a desired shape to form crystallized islands 602 to 606 (FIG. 23C).
[0183]
Further, after the islands 602 to 606 are formed, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.
[0184]
Next, a gate insulating film 607 covering the islands 602 to 606 is formed. The gate insulating film 607 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) with a thickness of 110 nm is formed by plasma CVD. Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0185]
In the case of using a silicon oxide film, TEOS (Tetraethyl Orthosilicate) and O2 are formed by plasma CVD. 2 The reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56 MHz) power density is 0.5 to 0.8 W / cm. 2 And can be formed by discharging. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by thermal annealing at 400 to 500 ° C. thereafter.
[0186]
Next, a first conductive film 608 with a thickness of 20 to 100 nm and a second conductive film 609 with a thickness of 100 to 400 nm are stacked over the gate insulating film 607. In this example, a first conductive film 608 made of a TaN film with a thickness of 30 nm and a second conductive film 609 made of a W film with a thickness of 370 nm were stacked. The TaN film is formed by sputtering, and is sputtered in a nitrogen-containing atmosphere using a Ta target. The W film was formed by sputtering using a W target. In addition, tungsten hexafluoride (WF 6 It can also be formed by a thermal CVD method using In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and the resistivity of the W film is desirably 20 μΩcm or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in the W film, the crystallization is hindered and the resistance is increased. Therefore, in this embodiment, a sputtering method using a target of high purity W (purity 99.9999%) is used, and the W film is formed with sufficient consideration so that impurities are not mixed in from the gas phase during film formation. By forming, a resistivity of 9 to 20 μΩcm can be realized.
[0187]
In this embodiment, the first conductive film 608 is TaN and the second conductive film 609 is W. However, there is no particular limitation, and all of them are Ta, W, Ti, Mo, Al, Cu, Cr, Nd. You may form with the element selected from these, or the alloy material or compound material which has the said element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, an AgPdCu alloy may be used. In addition, the first conductive film is formed using a tantalum (Ta) film, the second conductive film is formed using a W film, the first conductive film is formed using a titanium nitride (TiN) film, and the second conductive film is formed. The first conductive film is formed of tantalum nitride (TaN), the second conductive film is formed of W, the first conductive film is formed of a tantalum nitride (TaN) film, Alternatively, the second conductive film may be a combination of Al films, the first conductive film may be a tantalum nitride (TaN) film, and the second conductive film may be a Cu film.
[0188]
The structure is not limited to the two-layer structure, and for example, a three-layer structure in which a tungsten film, an aluminum-silicon alloy (Al-Si) film, and a titanium nitride film are sequentially stacked may be employed. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten, or an aluminum / titanium alloy film (Al—Ti) is used instead of an aluminum / silicon alloy film (Al—Si) film. Alternatively, a titanium film may be used instead of the titanium nitride film.
[0189]
Note that it is important to select an optimum etching method and etchant type depending on the material of the conductive film.
[0190]
Next, resist masks 610 to 615 are formed by photolithography, and a first etching process for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. (FIG. 24B) In this embodiment, ICP (Inductively Coupled Plasma) etching is used as the first etching condition, and CF is used as an etching gas. 4 And Cl 2 And O 2 Each gas flow rate ratio is set to 25:25:10 (sccm), and 500 W of RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1 Pa to generate plasma and perform etching. . 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under this first etching condition so that the end portion of the first conductive layer is tapered.
[0191]
Thereafter, the resist masks 610 to 615 are not removed and the second etching condition is changed, and the etching gas is changed to CF. 4 And Cl 2 Each gas flow rate ratio is set to 30:30 (sccm), 500 W RF (13.56 MHz) power is applied to the coil-type electrode at a pressure of 1 Pa, and plasma is generated for about 30 seconds. Etching was performed. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF 4 And Cl 2 Under the second etching condition in which is mixed, the W film and the TaN film are etched to the same extent. Note that in order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%.
[0192]
In the first etching process, the end of the first conductive layer and the second conductive layer are tapered by the effect of the bias voltage applied to the substrate side by making the shape of the resist mask suitable. It becomes. The angle of this taper portion is 15 to 45 °. Thus, the first shape conductive layers 617 to 622 (the first conductive layers 617 a to 622 a and the second conductive layers 617 b to 622 b) composed of the first conductive layer and the second conductive layer by the first etching treatment. Form. Reference numeral 616 denotes a gate insulating film. A region that is not covered with the first shape conductive layers 617 to 622 is etched by about 20 to 50 nm to form a thinned region.
[0193]
Next, a second etching process is performed without removing the resist mask. (FIG. 24C) Here, CF is used as an etching gas. 4 And Cl 2 And O 2 Then, the W film is selectively etched. At this time, second conductive layers 628b to 633b are formed by a second etching process. On the other hand, the first conductive layers 617a to 622a are hardly etched, and the second shape conductive layers 628 to 633 are formed.
[0194]
Then, a first doping process is performed without removing the resist mask, and an impurity element imparting n-type is added to the island at a low concentration. The doping process may be performed by ion doping or ion implantation. The condition of the ion doping method is a dose of 1 × 10 13 ~ 5x10 14 atoms / cm 2 The acceleration voltage is 40 to 80 kV. In this embodiment, the dose is 1.5 × 10 13 atoms / cm 2 The acceleration voltage is 60 kV. As an impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As), is used here, but phosphorus (P) is used. In this case, the conductive layers 628 to 633 serve as a mask for the impurity element imparting n-type, and the impurity regions 623 to 627 are formed in a self-aligning manner. Impurity regions 623 to 627 have 1 × 10 18 ~ 1x10 20 / Cm 3 An impurity element imparting n-type is added in a concentration range of.
[0195]
After removing the resist mask, new resist masks 634a to 634c are formed, and the second doping process is performed at an acceleration voltage higher than that of the first doping process. The condition of the ion doping method is a dose of 1 × 10 13 ~ 1x10 15 atoms / cm 2 The acceleration voltage is set to 60 to 120 kV. In the doping treatment, the second conductive layers 628b to 632b are used as masks against the impurity element, and doping is performed so that the impurity element is added to the island below the tapered portion of the first conductive layer. Subsequently, the third doping process is performed by lowering the acceleration voltage than the second doping process to obtain the state of FIG. The condition of the ion doping method is a dose of 1 × 10 15 ~ 1x10 17 atoms / cm 2 And an acceleration voltage of 50 to 100 kV. The low-concentration impurity regions 636, 642, and 648 overlapping with the first conductive layer by the second doping process and the third doping process have 1 × 10 18 ~ 5x10 19 / Cm 3 An impurity element imparting n-type is added in a concentration range of 1 × 10 in the high-concentration impurity regions 635, 641, 644 and 647. 19 ~ 5x10 21 / Cm 3 An impurity element imparting n-type is added in a concentration range of.
[0196]
Needless to say, by setting the acceleration voltage to be appropriate, the second and third doping processes can be performed in a single doping process to form the low-concentration impurity region and the high-concentration impurity region.
[0197]
Next, after removing the resist mask, new resist masks 650a to 650c are formed, and a fourth doping process is performed. By this fourth doping treatment, impurity regions 653, 654, 659, and 660 in which an impurity element imparting a conductivity type opposite to the one conductivity type is added to the island that becomes the active layer of the p-channel TFT are formed. . The second conductive layers 628a to 632a are used as masks for the impurity element, and an impurity element imparting p-type is added to form an impurity region in a self-aligning manner. In this embodiment, the impurity regions 653, 654, 659, and 660 are diborane (B 2 H 6 ) Using an ion doping method. (FIG. 25B) In the fourth doping process, the islands forming the n-channel TFTs are covered with resist masks 650a to 650c. By the first to third doping treatments, phosphorus is added to the impurity regions 653 and 654 and 659 and 660 at different concentrations. In any of these regions, the concentration of the impurity element imparting p-type is 1 ×. 10 19 ~ 5x10 21 atoms / cm 3 By performing the doping treatment so as to become, no problem arises because it functions as the source region and drain region of the p-channel TFT.
[0198]
Through the above steps, impurity regions are formed in each island.
[0199]
Next, the resist masks 650a to 650c are removed, and a first interlayer insulating film 661 is formed. The first interlayer insulating film 661 is formed of an insulating film containing silicon with a thickness of 100 to 200 nm using a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film having a thickness of 150 nm is formed by a plasma CVD method. Needless to say, the first interlayer insulating film 661 is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0200]
Next, as shown in FIG. 25C, a laser irradiation method is used as the activation treatment. When the laser annealing method is used, it is possible to use a laser used for crystallization. In the case of activation, the moving speed is the same as that of crystallization, and 0.01-100 MW / cm. 2 Degree (preferably 0.01 to 10 MW / cm 2 ) Energy density is required. Further, a continuous wave laser may be used for crystallization, and a pulsed laser may be used for activation.
[0201]
In addition, an activation process may be performed before forming the first interlayer insulating film.
[0202]
Then, hydrogenation can be performed by heat treatment (heat treatment at 300 to 550 ° C. for 1 to 12 hours). This step is a step of terminating the dangling bonds of the islands with hydrogen contained in the first interlayer insulating film 661. As other means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) or heat treatment at 300 to 650 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen good. In this case, the semiconductor layer can be hydrogenated regardless of the presence of the first interlayer insulating film.
[0203]
Next, a second interlayer insulating film 662 made of an inorganic insulating film material or an organic insulating material is formed over the first interlayer insulating film 661. In this example, an acrylic resin film having a thickness of 1.6 μm was formed. Next, after the second interlayer insulating film 662 is formed, a third interlayer insulating film 672 is formed so as to be in contact with the second interlayer insulating film 662.
[0204]
Then, wirings 663 to 668 that are electrically connected to the impurity regions are formed in the driver circuit 686. Note that these wirings are formed by patterning a laminated film of a Ti film having a thickness of 50 nm and an alloy film (alloy film of Al and Ti) having a thickness of 500 nm. Of course, not only a two-layer structure but also a single-layer structure or a laminated structure of three or more layers may be used. Further, the wiring material is not limited to Al and Ti. For example, a wiring may be formed by patterning a laminated film in which Al or Cu is formed on a TaN film and a Ti film is further formed. (Fig. 26)
[0205]
In the pixel portion 687, a pixel electrode 670, a gate wiring 669, and a connection electrode 668 are formed. With this connection electrode 668, the source wiring (stacked layer of 643a and 643b) is electrically connected to the pixel TFT. The gate wiring 669 is electrically connected to the gate electrode of the pixel TFT. In addition, the pixel electrode 670 is electrically connected to the drain region 690 of the pixel TFT, and is further electrically connected to an island 685 that functions as one electrode forming a storage capacitor. In the present application, the pixel electrode and the connection electrode are formed of the same material, but the pixel electrode 670 is made of a highly reflective material such as a film containing Al or Ag as a main component or a laminated film thereof. It is desirable to use it.
[0206]
As described above, the CMOS circuit including the n-channel TFT 681 and the p-channel TFT 682, the driving circuit 686 having the n-channel TFT 683, and the pixel portion 687 having the pixel TFT 684 and the storage capacitor 685 are formed over the same substrate. can do. Thus, the active matrix substrate is completed.
[0207]
The n-channel TFT 681 of the driver circuit 686 includes a channel formation region 637, a low-concentration impurity region 636 (GOLD (Gate Overlapped LDD) region) overlapping with the first conductive layer 628a that forms part of the gate electrode, a source region, or a drain region. A high-concentration impurity region 652 functioning as The p-channel TFT 682, which is connected to the n-channel TFT 681 by the electrode 666 to form a CMOS circuit, includes a channel formation region 640, a high-concentration impurity region 653 functioning as a source region or a drain region, and an impurity element imparting p-type conductivity Has an impurity region 654 into which is introduced. In the n-channel TFT 683, a channel formation region 643, a low-concentration impurity region 642 (GOLD region) that overlaps with the first conductive layer 630a that forms part of the gate electrode, and a high-concentration impurity that functions as a source region or a drain region A region 656 is included.
[0208]
The pixel TFT 684 in the pixel portion includes a channel formation region 646, a low concentration impurity region 645 (LDD region) formed outside the gate electrode, and a high concentration impurity region 658 functioning as a source region or a drain region. Further, an impurity element imparting n-type conductivity and an impurity element imparting p-type conductivity are added to the island that functions as one electrode of the storage capacitor 685. The storage capacitor 685 is formed of an electrode (stack of 632a and 632b) and an island using the insulating film 616 as a dielectric.
[0209]
In the pixel structure of this embodiment, the end portions of the pixel electrodes are arranged and formed so as to overlap the source wiring so that the gap between the pixel electrodes is shielded from light without using a black matrix.
[0210]
This embodiment can be implemented in combination with the first to fourth embodiments.
[0211]
(Example 6)
In this embodiment, a process for manufacturing a reflective liquid crystal display device from the active matrix substrate manufactured in Embodiment 5 will be described below. FIG. 27 is used for the description.
[0212]
First, after obtaining the active matrix substrate in the state of FIG. 26 according to the fifth embodiment, an alignment film 867 is formed on at least the pixel electrode 670 on the active matrix substrate of FIG. In this embodiment, before the alignment film 867 is formed, a columnar spacer 872 for maintaining the distance between the substrates is formed by patterning an organic resin film such as an acrylic resin film. Further, instead of the columnar spacers, spherical spacers may be scattered over the entire surface of the substrate.
[0213]
Next, a counter substrate 869 is prepared. Next, colored layers 870 and 871 and a planarization film 873 are formed over the counter substrate 869. The red colored layer 870 and the blue colored layer 871 are overlapped to form a light shielding portion. Further, the light shielding portion may be formed by partially overlapping the red colored layer and the green colored layer.
[0214]
In this example, the substrate shown in Example 5 is used. Accordingly, at least the gap between the gate wiring 669 and the pixel electrode 670, the gap between the gate wiring 669 and the connection electrode 668, and the gap between the connection electrode 668 and the pixel electrode 670 need to be shielded from light. In this example, the respective colored layers were arranged so that the light-shielding portions formed by the lamination of the colored layers overlapped at the positions where light shielding should be performed, and the counter substrate was bonded.
[0215]
As described above, the number of steps can be reduced by shielding the gap between the pixels with the light shielding portion formed by the lamination of the colored layers without forming a light shielding layer such as a black mask.
[0216]
Next, a counter electrode 876 made of a transparent conductive film was formed over the planarization film 873 at least in the pixel portion, an alignment film 874 was formed over the entire surface of the counter substrate, and a rubbing process was performed.
[0217]
Then, the active matrix substrate on which the pixel portion and the driver circuit are formed and the counter substrate are attached to each other with a sealant 868. A filler is mixed in the sealing material 868, and two substrates are bonded to each other with a uniform interval by the filler and the columnar spacer. Thereafter, a liquid crystal material 875 is injected between both substrates and completely sealed with a sealant (not shown). A known liquid crystal material may be used for the liquid crystal material 875. In this way, the reflection type liquid crystal display device shown in FIG. 27 is completed. If necessary, the active matrix substrate or the counter substrate is divided into a desired shape. Further, a polarizing plate (not shown) was attached only to the counter substrate. And FPC was affixed using the well-known technique.
[0218]
The liquid crystal display device manufactured as described above includes a TFT manufactured using a semiconductor film in which a laser beam having a periodic or uniform energy distribution is irradiated and crystal grains having a large particle size are formed. Therefore, the operation characteristics and reliability of the liquid crystal display device can be sufficient. And such a liquid crystal display device can be used as a display part of various electronic devices.
[0219]
Note that this embodiment can be implemented in combination with the first to fifth embodiments.
[0220]
(Example 7)
In this example, an example of manufacturing a light-emitting device using the manufacturing method of a TFT when manufacturing an active matrix substrate shown in Example 5 will be described below. The light emitting device is a general term for a display panel in which a light emitting element formed on a substrate is sealed between the substrate and a cover material, and a display module in which a TFT or the like is mounted on the display panel. Note that the light-emitting element includes a layer (light-emitting layer) containing an organic compound from which luminescence (Electro Luminescence) generated by applying an electric field is obtained, an anode layer, and a cathode layer. In addition, luminescence in an organic compound includes light emission (fluorescence) when returning from a singlet excited state to a ground state and light emission (phosphorescence) when returning from a triplet excited state to a ground state, one of these, Or both luminescence is included.
[0221]
In the present specification, all layers formed between the anode and the cathode in the light emitting element are defined as organic light emitting layers. Specifically, the organic light emitting layer includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, a light emitting element has a structure in which an anode layer, a light emitting layer, and a cathode layer are sequentially laminated. In addition to this structure, an anode layer, a hole injection layer, a light emitting layer, a cathode layer, and an anode layer , A hole injection layer, a light emitting layer, an electron transport layer, a cathode layer and the like may be laminated in this order.
[0222]
Note that the light-emitting element used in this example is formed using a material in which a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, or the like is an inorganic compound alone or an organic compound is mixed with an inorganic compound. It can also take the form which is made. These layers may be partially mixed with each other.
[0223]
FIG. 28A is a cross-sectional view of the light-emitting device of this example at the time when the third interlayer insulating film 750 is formed. In FIG. 28A, a switching TFT 733 and a current control TFT 734 provided over a substrate 700 are formed by using the manufacturing method of Embodiment 5. In this embodiment, the switching TFT 733 has a double gate structure in which two channel forming regions are formed, but may have a single gate structure in which one channel forming region is formed or a structure in which three or more channel forming regions are formed. In this embodiment, the current control TFT 734 has a single gate structure in which one channel formation region is formed, but may have a structure in which two or more channel formation regions are formed.
[0224]
The n-channel TFT 731 and the p-channel TFT 732 included in the driver circuit provided over the substrate 700 are formed using the manufacturing method of Embodiment 5. In this embodiment, a single gate structure is used, but a double gate structure or a triple gate structure may be used.
[0225]
In the case of a light emitting device, the third interlayer insulating film 750 is effective for preventing moisture contained in the second interlayer insulating film 751 from entering the organic light emitting layer. In the case where the second interlayer insulating film 751 includes an organic resin material, since the organic resin material contains a large amount of moisture, it is particularly effective to provide the third interlayer insulating film 750.
[0226]
When the process up to the production of the third interlayer insulating film of Example 5 is completed, the pixel electrode 711 is formed on the third interlayer insulating film 750 in this example.
[0227]
Note that the pixel electrode 711 is a pixel electrode (anode of a light emitting element) made of a transparent conductive film. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. Moreover, you may use what added the gallium to the said transparent conductive film. The pixel electrode 711 is formed on the flat third interlayer insulating film 750 before the wiring is formed. In this embodiment, it is very important to flatten the step due to the TFT using the second interlayer insulating film 751 made of resin. Since the light emitting layer formed later is very thin, the presence of a step may cause a light emission failure. Therefore, it is desirable to planarize the pixel electrode before forming it so that the light emitting layer can be formed as flat as possible.
[0228]
Next, as shown in FIG. 28B, a resin film in which black dye, carbon, black pigment, or the like is dispersed is formed so as to cover the third interlayer insulating film 750, and an opening is formed in a portion serving as a light emitting element. The shielding film 770 is formed by forming the part. Typical examples of the resin include polyimide, polyamide, acrylic, and BCB (benzocyclobutene), but are not limited to the above materials. In addition to the organic resin, for example, silicon, silicon oxide, silicon oxynitride, or the like mixed with a black dye, carbon, or black pigment can be used as a material for the shielding film. The shielding film 770 has an effect of preventing external light reflected by the wirings 701 to 707 from entering the eyes of the observer.
[0229]
Next, after the pixel electrode 711 is formed, contact holes are formed in the gate insulating film 752, the first interlayer insulating film 753, the second interlayer insulating film 751, the third interlayer insulating film 750, and the shielding film 770. Then, a conductive film is formed over the shielding film 770 so as to cover the pixel electrode 711, and the conductive film is etched to form wirings 701 to 707 that are electrically connected to the impurity regions of the TFTs, respectively. Note that these wirings are formed by patterning a laminated film of a Ti film having a thickness of 50 nm and an alloy film (alloy film of Al and Ti) having a thickness of 500 nm. Of course, not only a two-layer structure but also a single-layer structure or a laminated structure of three or more layers may be used. Further, the wiring material is not limited to Al and Ti. For example, a wiring may be formed by patterning a laminated film in which Al or Cu is formed on a TaN film and a Ti film is further formed. (Fig. 28 (A))
[0230]
A wiring 707 is a source wiring (corresponding to a current supply line) of the current control TFT, and 706 is an electrode for electrically connecting the drain region of the current control TFT and the pixel electrode 711.
[0231]
After forming the wirings 701 to 707, a bank 712 made of a resin material is formed. The bank 712 is formed so as to expose a part of the pixel electrode 711 by patterning an acrylic film or a polyimide film having a thickness of 1 to 2 μm.
[0232]
A light emitting layer 713 is formed on the pixel electrode 711. Although only one pixel is shown in FIG. 28B, in this embodiment, light emitting layers corresponding to R (red), G (green), and B (blue) colors are separately formed. In this embodiment, a low molecular weight organic light emitting material is formed by a vapor deposition method. Specifically, a copper phthalocyanine (CuPc) film having a thickness of 20 nm is provided as a hole injection layer, and a tris-8-quinolinolato aluminum complex (Alq) having a thickness of 70 nm is formed thereon as a light emitting layer. 3 ) A laminated structure provided with a film. Alq 3 The emission color can be controlled by adding a fluorescent dye such as quinacridone, perylene, or DCM1.
[0233]
However, the above example is an example of an organic light emitting material that can be used as a light emitting layer, and it is not absolutely necessary to limit to this. A light emitting layer (a layer for emitting light and moving carriers therefor) may be formed by freely combining a light emitting layer, a charge transport layer, or a charge injection layer. For example, in this embodiment, an example in which a low molecular weight organic light emitting material is used as the light emitting layer is shown, but a medium molecular weight organic light emitting material or a high molecular weight organic light emitting material may be used. Note that in this specification, an organic light-emitting material that does not have sublimation and has 20 or less molecules or a chain molecule length of 10 μm or less is referred to as a medium molecular organic light-emitting material. As an example of using a polymer organic light emitting material, a 20 nm polythiophene (PEDOT) film is provided by a spin coating method as a hole injection layer, and a paraphenylene vinylene (PPV) film of about 100 nm is provided thereon as a light emitting layer. Alternatively, a laminated structure may be used. If a PPV π-conjugated polymer is used, the emission wavelength can be selected from red to blue. It is also possible to use an inorganic material such as silicon carbide for the charge transport layer or the charge injection layer. Known materials can be used for these organic light emitting materials and inorganic materials.
[0234]
Next, a cathode 714 made of a conductive film is provided on the light emitting layer 713. In this embodiment, an alloy film of aluminum and lithium is used as the conductive film. Of course, a known MgAg film (magnesium and silver alloy film) may be used. As the cathode material, a conductive film made of an element belonging to Group 1 or Group 2 of the periodic table or a conductive film added with these elements may be used.
[0235]
When the cathode 714 is formed, the light emitting element 715 is completed. Note that the light-emitting element 715 here refers to a diode formed of a pixel electrode (anode) 711, a light-emitting layer 713, and a cathode 714.
[0236]
A protective film 754 may be provided so as to completely cover the light-emitting element 715. As the protective film 754, an insulating film including a carbon film, a silicon nitride film, or a silicon nitride oxide film is used, and the insulating film is used as a single layer or a laminated layer.
[0237]
At this time, it is preferable to use a film with good coverage as the protective film 754, and it is effective to use a carbon film, particularly a DLC (diamond-like carbon) film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the light-emitting layer 713 having low heat resistance. In addition, the DLC film has a high blocking effect against oxygen and can suppress oxidation of the light-emitting layer 713. Therefore, the problem that the light emitting layer 713 is oxidized during the subsequent sealing process can be prevented.
[0238]
In this embodiment, since the light emitting layer and 713 are all covered with an inorganic insulating film such as a carbon film having high barrier properties, silicon nitride, silicon nitride oxide, aluminum nitride, or aluminum nitride oxide, moisture, oxygen, and the like are emitted from the light emitting layer. It is possible to more effectively prevent the light emitting layer from entering and deteriorating.
[0239]
In particular, when the third insulating film 750, the passivation film 712, and the protective film 754 are formed using a silicon nitride film formed by a sputtering method using silicon as a target, impurities can be prevented from entering the light emitting layer. The film formation conditions may be selected as appropriate, but nitrogen (N 2 ) Or a mixed gas of nitrogen and argon, and high frequency power is applied to perform sputtering. The substrate temperature is set to room temperature, and the heating means may not be used. After the organic insulating film or the organic compound layer is already formed, it is desirable to form the film without heating the substrate. However, in order to sufficiently remove the adsorbed or occluded water, it is preferable to perform dehydration by heating at about 50 to 100 ° C. for several minutes to several hours in a vacuum.
[0240]
A silicon nitride film formed by sputtering using silicon as a target at room temperature and applying a high frequency power of 13.56 MHz and using only nitrogen gas absorbs N—H bonds and Si—H bonds in its infrared absorption spectrum. It is characteristic that no peak is observed and no absorption peak of Si—O is observed, and it is known that the oxygen concentration and the hydrogen concentration in the film are 1 atomic% or less. This also shows that impurities such as oxygen and moisture can be prevented more effectively.
[0241]
Further, a sealing material 717 is provided to cover the light-emitting element 715, and a cover material 718 is attached. As the sealing material 717, an ultraviolet curable resin may be used, and it is effective to provide a substance having a hygroscopic effect or a substance having an antioxidant effect inside. In this embodiment, the cover material 718 is formed by forming a carbon film (preferably a diamond-like carbon film) on both surfaces of a glass substrate, a quartz substrate, or a plastic substrate (including a plastic film).
[0242]
Thus, a light emitting device having a structure as shown in FIG. 28B is completed. Note that it is effective to continuously process the steps from the formation of the bank 712 to the formation of the protective film without releasing to the atmosphere. Further, it is possible to continuously process the process up to the step of bonding the cover material 718 without releasing to the atmosphere.
[0243]
Thus, n-channel TFTs 731 and 732, a switching TFT (n-channel TFT) 733 and a current control TFT (n-channel TFT) 734 are formed on the substrate 700.
[0244]
In this embodiment, the shielding film 770 is formed between the third interlayer insulating film 750 and the bank 712, but the present invention is not limited to this configuration. It is important to provide the external light reflected by the wirings 701 to 707 at a position where it can be prevented from entering the eyes of the observer. For example, when light emitted from the light emitting element 715 is directed toward the substrate 700 as in this embodiment, a shielding film is provided between the first interlayer insulating film 753 and the second interlayer insulating film 751. Also good. Also in this case, the shielding film has an opening so that light from the light emitting element can pass therethrough.
[0245]
Further, as described with reference to FIG. 28, an n-channel TFT which is resistant to deterioration due to the hot carrier effect can be formed by providing an impurity region overlapping with the gate electrode through an insulating film. Therefore, a highly reliable light emitting device can be realized.
[0246]
Further, in this embodiment, only the configuration of the pixel portion and the drive circuit is shown. However, according to the manufacturing process of this embodiment, other logic circuits such as a signal dividing circuit, a D / A converter, an operational amplifier, and a γ correction circuit are provided. Can be formed on the same insulator, and a memory and a microprocessor can also be formed.
[0247]
The light-emitting device manufactured as described above has a TFT manufactured using a semiconductor film on which large-sized crystal grains are formed by irradiation with laser light having a periodic or uniform energy distribution. The operational characteristics and reliability of the light emitting device can be sufficient. And such a light-emitting device can be used as a display part of various electronic devices.
[0248]
In this embodiment, the light emitted from the light emitting element is directed to the TFT side, but the light emitting element may be directed to the opposite side of the TFT. In this case, a resin in which a black dye, carbon, or black pigment is mixed in the bank can be used. FIG. 33 is a cross-sectional view of a light-emitting device in which light emission from the light-emitting element is directed in the direction opposite to the TFT.
[0249]
In FIG. 33, after forming the third interlayer insulating film 1950, contact holes are formed in the gate insulating film 1952, the first interlayer insulating film 1953, the second interlayer insulating film 1951, and the third interlayer insulating film 1950. . Then, a conductive film is formed over the third interlayer insulating film 1950, and the conductive film is etched to form wirings 1901 to 1907 that are electrically connected to the impurity regions of the TFTs, respectively. These wirings are formed by patterning a 300 nm thick aluminum alloy film (aluminum film containing 1 wt% titanium). Of course, it is not limited to a single layer structure, and may be a laminated structure of two or more layers. Further, the wiring material is not limited to Al and Ti. A part of the wiring 1906 also serves as a pixel electrode.
[0250]
After the wirings 1901 to 1907 are formed, a bank 1912 made of a resin material is formed. The bank 1912 is formed so as to expose a part of the pixel electrode 1906 by patterning a resin mixed with a black dye, carbon, or black pigment having a thickness of 1 to 2 μm. Typical examples of the resin include polyimide, polyamide, acrylic, and BCB (benzocyclobutene), but are not limited to the above materials.
[0251]
A light emitting layer 1913 is formed on the pixel electrode 1906. Then, a counter electrode (an anode of the light emitting element) made of a transparent conductive film is formed so as to cover the light emitting layer 1913. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide, or indium oxide can be used. Moreover, you may use what added the gallium to the said transparent conductive film.
[0252]
A light emitting element 1915 is formed by the pixel electrode 906, the light emitting layer 1913, and the counter electrode 1914.
[0253]
The shielding film 1970 has an effect of preventing external light reflected by the wirings 1901 to 1907 from entering the eyes of the observer.
[0254]
In addition, a present Example can be implemented in combination with any one of Example 1- Example 6.
[0255]
(Example 8)
In this embodiment, a structure of a pixel of a light emitting device which is one of semiconductor devices of the present invention will be described. FIG. 29 shows a cross-sectional view of a pixel of the light emitting device of this embodiment.
[0256]
In FIG. 29, reference numeral 911 denotes a substrate, and reference numeral 912 denotes an insulating film serving as a base (hereinafter referred to as a base film). As the substrate 911, a light-transmitting substrate, typically a glass substrate, a quartz substrate, a glass ceramic substrate, or a crystallized glass substrate can be used. However, it must withstand the maximum processing temperature during the fabrication process.
[0257]
Reference numeral 8201 denotes a switching TFT, and 8202 denotes a current control TFT, which are formed of an n-channel TFT and a p-channel TFT, respectively. When the light emitting direction of the organic light emitting layer is the lower surface of the substrate (the surface on which the TFT and the organic light emitting layer are not provided), the above configuration is preferable. However, the switching TFT and the current control TFT may be either an n-channel TFT or a p-channel TFT.
[0258]
The switching TFT 8201 includes an active layer including a source region 913, a drain region 914, LDD regions 915a to 915d, an isolation region 916, and channel formation regions 963 and 964, a gate insulating film 918, gate electrodes 919a and 919b, and a first interlayer. An insulating film 920, a source signal line 921, and a drain wiring 922 are included. Note that the gate insulating film 918 or the first interlayer insulating film 920 may be common to all TFTs on the substrate, or may be different depending on a circuit or an element.
[0259]
A switching TFT 8201 shown in FIG. 29 has a so-called double gate structure in which gate electrodes 917a and 917b are electrically connected. Needless to say, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel formation regions connected in series) such as a triple gate structure may be used.
[0260]
The multi-gate structure is extremely effective in reducing the off-current. If the off-current of the switching TFT is made sufficiently low, the minimum capacity required for the storage capacitor connected to the gate electrode of the current control TFT 8202 can be reduced. Can be suppressed. That is, since the area of the storage capacitor can be reduced, the multi-gate structure is effective in increasing the effective light emitting area of the light emitting element.
[0261]
Further, in the switching TFT 8201, the LDD regions 915a to 915d are provided so as not to overlap with the gate electrodes 919a and 919b with the gate insulating film 918 interposed therebetween. Such a structure is very effective in reducing off current. The length (width) of the LDD regions 915a to 915d may be set to 0.5 to 3.5 μm, typically 2.0 to 2.5 μm. Note that in the case of a multi-gate structure having two or more gate electrodes, an isolation region 916 (a region to which the same impurity element is added at the same concentration as the source region or the drain region) provided between the channel formation regions is provided. It is effective for reducing the off current.
[0262]
Next, the current control TFT 8202 includes an active layer including a source region 926, a drain region 927, and a channel formation region 905, a gate insulating film 918, a gate electrode 930, a first interlayer insulating film 920, a source signal line 931, and the like. A drain wiring 932 is formed. In this embodiment, the current control TFT 8202 is a p-channel TFT.
[0263]
The drain region 914 of the switching TFT 8201 is connected to the gate 930 of the current control TFT 8202. Although not shown, specifically, the gate electrode 930 of the current control TFT 8202 is electrically connected to the drain region 914 of the switching TFT 8201 via the drain wiring (also referred to as connection wiring) 922. Note that the gate electrode 930 has a single gate structure, but may have a multi-gate structure. The source signal line 931 of the current control TFT 8202 is connected to a power supply line (not shown).
[0264]
Although the above has described the structure of the TFT provided in the pixel, a driving circuit is also formed at this time. FIG. 29 shows a CMOS circuit as a basic unit for forming a driving circuit.
[0265]
In FIG. 29, a TFT having a structure for reducing hot carrier injection while reducing the operating speed as much as possible is used as the n-channel TFT 8204 of the CMOS circuit. Note that the driver circuit here refers to a source signal side driver circuit and a gate signal side driver circuit. Of course, other logic circuits (level shifter, A / D converter, signal dividing circuit, etc.) can be formed.
[0266]
An active layer of the n-channel TFT 8204 in the CMOS circuit includes a source region 935, a drain region 936, an LDD region 937, and a channel formation region 962, and the LDD region 937 overlaps with the gate electrode 939 with a gate insulating film 918 interposed therebetween.
[0267]
The reason why the LDD region 937 is formed only on the drain region 936 side is to prevent the operation speed from being lowered. In addition, the n-channel TFT 8204 does not need to worry about the off-current value so much, and it is better to focus on the operation speed than that. Therefore, it is desirable that the LDD region 937 is completely overlapped with the gate electrode to reduce the resistance component as much as possible. That is, it is better to eliminate the so-called offset.
[0268]
Further, the p-channel TFT 8205 of the CMOS circuit is hardly concerned with deterioration due to hot carrier injection, so that it is not particularly necessary to provide an LDD region. Therefore, the active layer includes a source region 940, a drain region 941, and a channel formation region 961, and a gate insulating film 918 and a gate electrode 943 are provided thereunder. Needless to say, it is possible to provide an LDD region as in the case of the n-channel TFT 8204 and take measures against hot carriers.
[0269]
Note that 942, 938, 917a, 917b, and 929 are masks for forming channel formation regions 961 to 965.
[0270]
Each of the n-channel TFT 8204 and the p-channel TFT 8205 has source signal lines 944 and 945 over the source region with a first interlayer insulating film 920 interposed therebetween. Further, the drain regions of the n-channel TFT 8204 and the p-channel TFT 8205 are electrically connected to each other by the drain wiring 946.
[0271]
The laser irradiation method of the present invention can be used in the process of forming a semiconductor film, crystallization of an active layer, activation, or other laser annealing.
[0272]
FIG. 30 shows a production flow in the case of manufacturing the light emitting device of this example. First, a semiconductor device is designed using CAD. Specifically, an island mask is first designed, and then a sub-island mask is designed that includes one or more islands.
[0273]
Then, information (pattern information) on the shape of the designed sub-island mask is input to a computer included in the laser irradiation apparatus. In the computer, based on the input sub-island pattern information, the width W of each sub-island in the direction perpendicular to the scanning direction. S Is calculated. And the width W of each sub island S Based on the above, the slit width W in the direction perpendicular to the scanning direction BW Set. Next, slit width W BW Based on the above, the scanning path of the laser beam is determined based on the marker position.
[0274]
On the other hand, a gate electrode is formed according to the marker formed on the substrate. At this time, the gate electrode and the marker may be formed simultaneously. Then, a gate insulating film is formed so as to cover the gate electrode, and a semiconductor film is formed so as to be in contact with the gate insulating film. Then, the semiconductor film is patterned using a sub-island mask to form a sub-island. Then, the substrate on which the sub island is formed is placed on the stage of the laser irradiation apparatus.
[0275]
Next, with the marker as a reference, laser light is irradiated along a predetermined scanning path to crystallize the sub-island.
[0276]
Then, after irradiating the laser beam, the sub-island whose crystallinity is enhanced by the laser beam irradiation is patterned to form an island. Although the following specific manufacturing steps differ depending on the shape of the TFT, typically, an impurity region is formed on the island. Then, an interlayer insulating film is formed so as to cover the island, a contact hole is formed in the interlayer insulating film, and a part of the impurity region is exposed. Then, a wiring is formed on the interlayer insulating film so as to be in contact with the impurity region through the contact hole.
[0277]
In addition, the structure of a present Example can be implemented combining freely with Examples 1-7.
[0278]
Example 9
In this example, a structure of a pixel of a light-emitting device manufactured using the laser irradiation method of the present invention will be described. FIG. 31 is a cross-sectional view of a pixel of the light emitting device of this example.
[0279]
Reference numeral 1751 denotes an n-channel TFT, and reference numeral 1752 denotes a p-channel TFT. The n-channel TFT 1751 includes a semiconductor film 1753, a first insulating film 1770, first electrodes 1754 and 1755, a second insulating film 1771, and second electrodes 1756 and 1757. The semiconductor film 1753 includes a first concentration one-conductivity type impurity region 1758, a second concentration one-conductivity type impurity region 1759, and channel formation regions 1760 and 1761.
[0280]
The first electrodes 1754 and 1755 and the channel formation regions 1760 and 1761 overlap each other with the first insulating film 1770 interposed therebetween. Further, the second electrodes 1756 and 1757 and the channel formation regions 1760 and 1761 overlap with the second insulating film 1771 interposed therebetween.
[0281]
The p-channel TFT 1752 includes a semiconductor film 1780, a first insulating film 1770, a first electrode 1782, a second insulating film 1771, and a second electrode 1781. The semiconductor film 1780 includes a third-conductivity one-conductivity type impurity region 1783 and a channel formation region 1784.
[0282]
The first electrode 1782 and the channel formation region 1784 overlap with each other with the first insulating film 1770 interposed therebetween. The second electrode 1781 and the channel formation overlap with each other with the second insulating film 1771 interposed therebetween.
[0283]
The first electrode 1782 and the second electrode 1781 are electrically connected through a wiring 1790.
[0284]
The laser irradiation method of the present invention can be used in the steps of forming semiconductor films 1753 and 1780, crystallization, activation, or other laser annealing.
[0285]
In this embodiment, a constant voltage is applied to the first electrode of a TFT used as a switching element (in this embodiment, an n-channel TFT 1751). By applying a constant voltage to the first electrode, variation in threshold value can be suppressed as compared with the case where there is one electrode, and off-state current can be suppressed.
[0286]
In addition, a TFT (p-channel TFT 1752 in this embodiment) that flows a larger current than a TFT used as a switching element electrically connects the first electrode and the second electrode. By applying the same voltage to the first electrode and the second electrode, the depletion layer spreads as fast as when the film thickness of the semiconductor film is substantially reduced, so that the subthreshold coefficient can be reduced. The on-current can be increased. Therefore, the driving voltage can be lowered by using the TFT having this structure in the driving circuit. In addition, since the on-current can be increased, the TFT size (especially the channel width) can be reduced. Therefore, the integration density can be improved.
[0287]
FIG. 32 shows a production flow in the case of manufacturing the light-emitting device of this example. First, a semiconductor device is designed using CAD. Specifically, an island mask is first designed, and then a sub-island mask including one or more islands is designed. Then, the designed sub-island pattern information is input to a computer included in the laser irradiation apparatus.
[0288]
In the computer, based on the input sub-island pattern information, the width W of each sub-island in the direction perpendicular to the scanning direction. S Is calculated. And the width W of each sub island S Based on the above, the slit width W in the direction perpendicular to the scanning direction BW Set. Next, slit width W BW Based on the above, the scanning path of the laser beam is determined based on the marker position.
[0289]
On the other hand, the first electrode is formed according to the marker formed on the substrate. At this time, the first electrode and the marker may be formed at the same time. Then, a first insulating film is formed so as to cover the first electrode, and a semiconductor film is formed so as to be in contact with the first insulating film. Then, the semiconductor film is patterned using a sub-island mask to form a sub-island. Then, the substrate on which the sub island is formed is placed on the stage of the laser irradiation apparatus.
[0290]
Next, with the marker as a reference, laser light is irradiated along a predetermined scanning path to crystallize the sub-island.
[0291]
Then, after irradiating the laser beam, the sub-island whose crystallinity is enhanced by the laser beam irradiation is patterned to form an island. Although the following specific manufacturing steps differ depending on the shape of the TFT, typically, an impurity region is formed on the island. Then, after irradiating the laser light, a second insulating film and a second electrode are sequentially formed so as to cover the island, and an impurity region is formed in the island. Then, an interlayer insulating film is formed so as to cover the second insulating film and the second electrode, a contact hole is formed in the interlayer insulating film, and a part of the impurity region is exposed. Then, a wiring is formed on the interlayer insulating film so as to be in contact with the impurity region through the contact hole.
[0292]
In addition, a present Example can be implemented in combination with any one of Example 1- Example 8.
[0293]
(Example 10)
In this embodiment, a driver circuit (a signal line driver circuit or a scanning line driver circuit) is manufactured using the laser irradiation method of the present invention, and TAB or COG or the like is used for a pixel portion formed using an amorphous semiconductor film. An example of implementation will be described.
[0294]
FIG. 40A illustrates an example in which a driver circuit is mounted on a TAB and the pixel portion is connected to a printed board on which an external controller or the like is formed using the TAB. A pixel portion 5001 is formed on a glass substrate 5000 and connected to a driver circuit 5002 manufactured by the laser irradiation method of the present invention through a TAB 5005. The drive circuit 5002 is connected to the printed circuit board 5003 through a TAB 5005. The printed circuit board 5003 is provided with a terminal 5004 for connecting to an external interface.
[0295]
FIG. 40B illustrates an example in which the driver circuit and the pixel portion are mounted with COG. A pixel portion 5101 is formed on a glass substrate 5100, and a driving circuit 5102 manufactured by the laser irradiation method of the present invention is mounted on the glass substrate. The substrate 5100 is provided with a terminal 5104 for connection to an external interface.
[0296]
As described above, since the TFT manufactured by the laser irradiation method of the present invention has higher crystallinity in the channel formation region, it can operate at high speed and constitutes a driving circuit that requires high-speed operation compared to the pixel portion. More suitable for. In addition, the yield can be increased by separately manufacturing the pixel portion and the driver circuit.
[0297]
In addition, a present Example can be implemented in combination with any one of Example 1- Example 9.
[0298]
(Example 11)
In this example, a method for manufacturing a TFT using the laser irradiation method of the present invention will be described.
[0299]
First, as illustrated in FIG. 34A, an amorphous semiconductor film is formed over an insulating surface, and the amorphous semiconductor film is etched, whereby island-shaped semiconductor films 6001 and 6002 are formed. FIG. 34G is a top view of FIG. 34A, and a cross-sectional view taken along line AA ′ corresponds to FIG. Next, as illustrated in FIG. 34B, an amorphous semiconductor film 6003 is formed so as to cover the island-shaped semiconductor films 6001 and 6002. FIG. 34H is a top view of FIG. 34B, and a cross-sectional view taken along line AA ′ corresponds to FIG.
[0300]
Next, as shown in FIG. 34C, by patterning the amorphous semiconductor film 6003, a sub-island 6004 covering the island-shaped semiconductor films 6001 and 6002 is formed. FIG. 34I is a top view of FIG. 34C, and a cross-sectional view taken along line AA ′ corresponds to FIG. Next, as illustrated in FIG. 34D, the island-shaped semiconductor films 6001 and 6002 and the sub-island 6004 are selectively irradiated with laser light to improve the crystallinity. , 6006 and a sub-island 6007 are formed. At this time, the boundary between the island-shaped semiconductor films 6005 and 6006 with improved crystallinity and the sub-island 6007 may be blurred to some extent depending on the irradiation condition of laser light. For the time being, they are shown separately, but may be regarded as one sub-island. FIG. 34 (J) is a top view of FIG. 34 (D), and a cross-sectional view along AA ′ corresponds to FIG. 34 (D).
[0301]
Next, as illustrated in FIG. 34E, the sub-island 6007 with improved crystallinity is patterned to form an island 6008. FIG. 34K is a top view of FIG. 34E, and a cross-sectional view along AA ′ corresponds to FIG. Then, as shown in FIG. 34F, a TFT is formed using an island 6008. Although the following specific manufacturing steps differ depending on the shape of the TFT, typically, a step of forming the gate insulating film 6009 so as to be in contact with the island 6008, a step of forming the gate electrode 6010 over the gate insulating film, A step of forming impurity regions 6011 and 6012 and a channel formation region 6013 in 6008, a step of forming an interlayer insulating film 6014 covering the gate insulating film 6009, the gate electrode 6010, and the island 6008, and the impurity regions 6011 and 6012 are connected. A step of forming wirings 6015 and 6016 over the interlayer insulating film 6014 is performed. FIG. 34L is a top view of FIG. 34F, and a cross-sectional view taken along line AA ′ corresponds to FIG.
[0302]
Note that the impurity regions 6011 and 6012 are formed using island-shaped semiconductor films 6005 and 6006 and part of the island 6008. Therefore, the impurity regions 6011 and 6012 are thicker than the channel formation region 6013, and the resistance of the impurity regions can be reduced.
[0303]
Note that in FIG. 34, the sub-island is crystallized only by the laser light, but a step of crystallizing the semiconductor film using a catalyst may be included.
[0304]
FIG. 35 illustrates a method for manufacturing an island using both a catalytic element and laser light. In the case of using a catalyst element, it is desirable to use the techniques disclosed in Japanese Patent Application Laid-Open Nos. 7-130652 and 8-78329.
[0305]
First, as illustrated in FIG. 35A, an amorphous semiconductor film is formed over an insulating surface, and the amorphous semiconductor film is etched, whereby island-shaped semiconductor films 6101 and 6102 are formed. Next, as illustrated in FIG. 35B, an amorphous semiconductor film 6103 is formed so as to cover the island-shaped semiconductor films 6101 and 6102. Next, as shown in FIG. 35C, a nickel-containing layer is formed by applying a nickel acetate salt solution containing nickel of 10 ppm by weight on the amorphous semiconductor film 6103 to the amorphous semiconductor film, After the dehydrogenation step at 500 ° C. for 1 hour, the island-shaped semiconductor film 6104 with improved crystallinity is obtained by crystallization by performing heat treatment at 500 to 650 ° C. for 4 to 12 hours, for example, 550 ° C. for 8 hours. , 6105 and the semiconductor film 6106 are formed. In addition to nickel (Ni), usable catalyst elements include germanium (Ge), iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt (Co), platinum (Pt). ), Copper (Cu), gold (Au), or the like may be used.
[0306]
The semiconductor film 6106 and the island-shaped semiconductor films 6104 and 6105 contain a catalytic element, and a step (gettering) of removing the catalytic element from the crystalline semiconductor film is performed. For the gettering, a technique described in JP-A-10-135468 or JP-A-10-135469 can be used. Then, as shown in FIG. 35D, phosphorus is added to portions 6107 and 6108 of the semiconductor film 6106 with increased crystallinity, and is 550 to 800 ° C. for 5 to 24 hours in a nitrogen atmosphere, for example, 600 ° C. Heat treatment is performed for 12 hours. Then, the regions 6107 and 6108 to which phosphorus is added function as gettering sites, and nickel existing in the semiconductor film 6106 and the island-shaped semiconductor films 6104 and 6105 can be segregated to the region to which phosphorus is added. Thereafter, the region of the polycrystalline semiconductor film to which phosphorus is added is removed by patterning, so that the concentration of the catalytic element is 1 × 10 6. 17 atoms / cm 3 Preferably 1 × 10 16 atoms / cm 3 An island reduced to a certain extent can be obtained.
[0307]
Next, as shown in FIG. 35E, the gettered island-shaped semiconductor film is patterned to form a sub-island 6109. Then, as shown in FIG. 35F, the crystallinity of the sub-island 6109 is further increased by selective laser light irradiation. Next, the island 6110 is formed by patterning the sub-island 6109 with increased crystallinity.
[0308]
Next, another manufacturing method for making an island using both a catalytic element and laser light will be described with reference to FIGS.
[0309]
First, as illustrated in FIG. 36A, an amorphous semiconductor film is formed over an insulating surface, and the amorphous semiconductor film is etched, whereby island-shaped semiconductor films 6201 and 6202 are formed. Next, as illustrated in FIG. 36B, an amorphous semiconductor film 6203 is formed so as to cover the island-shaped semiconductor films 6201 and 6202. Next, as shown in FIG. 36C, the amorphous semiconductor film 6203 is patterned to form a sub-island, and a nickel acetate salt solution containing 10 ppm of nickel in terms of weight is applied on the sub-island to form a nickel. By forming the inclusion layer and heating by irradiation with laser light, island-shaped semiconductor films 6204 and 6205 with improved crystallinity and a sub-island 6206 are formed. In addition to nickel (Ni), usable catalyst elements include germanium (Ge), iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt (Co), platinum ( Elements such as Pt), copper (Cu), and gold (Au) may be used.
[0310]
The sub-island 6206 and the island-shaped semiconductor films 6204 and 6205 contain a catalytic element, and a process (gettering) for removing the catalytic element from the crystalline semiconductor film is performed.
[0311]
Next, as shown in FIG. 36D, a barrier layer 6207 containing silicon as a main component is formed over the sub-island 6206. Note that the barrier layer 6207 may be an extremely thin layer, and may be a natural oxide film, or may be an oxide film that is oxidized by generating ozone by irradiation of ultraviolet rays in an atmosphere containing oxygen. The barrier layer 6207 may be an oxide film oxidized with a solution containing ozone used for surface treatment called hydro-cleaning performed for removing carbon, that is, organic substances. This barrier layer 6207 is mainly used as an etching stopper. Further, after this barrier layer 6207 is formed, channel doping may be performed, and then activated by irradiating with strong light.
[0312]
Next, a second semiconductor film 6208 is formed over the barrier layer 6207. The second semiconductor film 6208 may be a semiconductor film having an amorphous structure or a semiconductor film having a crystal structure. The thickness of the second semiconductor film 6208 is 5 to 50 nm, preferably 10 to 20 nm. The second semiconductor film 6208 includes oxygen (concentration of 5 × 10 5 in SIMS analysis). 18 / Cm 3 Or more, preferably 1 × 10 19 / Cm 3 It is desirable to improve the gettering efficiency by containing the above.
[0313]
Next, a third semiconductor film (gettering site) 6209 containing a rare gas element is formed over the second semiconductor film 6208. The third semiconductor film 6209 may be a semiconductor film having an amorphous structure using a plasma CVD method, a low pressure thermal CVD method, or a sputtering method, or may be a semiconductor film having a crystal structure. The third semiconductor film may be a semiconductor film containing a rare gas element in the film formation step, or a rare gas element may be added after the formation of the semiconductor film not containing the rare gas element. In this embodiment, the third semiconductor film 6209 containing a rare gas element is formed in the deposition step, and then the rare gas element is selectively added to form the third semiconductor film 6209. (FIG. 36E) Alternatively, the second semiconductor film and the third semiconductor film may be successively formed without exposure to the air. The sum of the thickness of the second semiconductor film and the thickness of the third semiconductor film may be 30 to 200 nm, for example, 50 nm.
[0314]
In this embodiment, the second semiconductor film 6208 separates the sub-island 6206 and the island-shaped semiconductor films 6204 and 6205 from the third semiconductor film (gettering site) 6209. During gettering, impurity elements such as metals existing in the sub-island 6206 and the island-shaped semiconductor films 6204 and 6205 tend to gather near the boundary of the gettering site. It is preferable that the gettering efficiency is improved by separating the gettering site boundary from the sub-island 6206 and the island-like semiconductor films 6204 and 6205 by the semiconductor film 6208. In addition, the second semiconductor film 6208 also has an effect of blocking impurity elements included in the gettering site from diffusing and reaching the interface of the sub-island 6206 during gettering. In addition, the second semiconductor film 6208 also has an effect of protecting the sub island 6206 from being damaged when a rare gas element is added.
[0315]
Next, gettering is performed. As a step of performing gettering, heat treatment may be performed in a nitrogen atmosphere at 450 to 800 ° C. for 1 to 24 hours, for example, at 550 ° C. for 14 hours. Moreover, you may irradiate strong light instead of heat processing. Moreover, you may irradiate strong light in addition to heat processing. Further, the substrate may be heated by injecting heated gas. In this case, heating may be performed at 600 ° C. to 800 ° C., more preferably 650 ° C. to 750 ° C. for 1 to 60 minutes. Time can be shortened. By this gettering, the impurity element moves in the direction of the arrow in FIG. 36F, and the impurity element contained in the sub-island 6206 and the island-shaped semiconductor films 6204 and 6205 covered with the barrier layer 6207 is removed, or The impurity element concentration is reduced. Here, all impurity elements are moved to the third semiconductor film 6209 so as not to segregate into the sub-island 6206 and the island-shaped semiconductor films 6204 and 6205, and the impurity elements contained in the sub-island 6206 and the island-shaped semiconductor films 6204 and 6205 are transferred. Is almost absent, that is, the impurity element concentration in the film is 1 × 10 18 / Cm 3 Below, desirably 1 × 10 17 / Cm 3 Getter enough to get:
[0316]
Next, after selectively removing only the semiconductor films 6208 and 6209 using the barrier layer 6207 as an etching stopper, an island 6210 having a desired shape is formed on the sub-island 6206 using a known patterning technique. (Fig. 36 (G))
[0317]
In addition, a present Example can be implemented in combination with any one of Example 1- Example 10.
[0318]
(Example 12)
In this embodiment, a structure of a TFT formed using the laser irradiation method of the present invention will be described.
[0319]
The TFT illustrated in FIG. 37A is formed between a channel formation region 7001, a first impurity region 7002 sandwiching the channel formation region 7001, and the first impurity region 7002 and the channel formation region 7001. The active layer includes the second impurity region 7003. A gate insulating film 7004 in contact with the active layer and a gate electrode 7005 formed on the gate insulating film are provided. A sidewall 7006 is formed so as to be in contact with the side surface of the gate electrode.
[0320]
The sidewall 7006 overlaps with the second impurity region 7003 with the gate insulating film 7004 interposed therebetween, and may be conductive or insulating. In the case where the sidewall 7006 has conductivity, the gate electrode including the sidewall 7006 may be used.
[0321]
The TFT illustrated in FIG. 37B is formed between a channel formation region 7101, a first impurity region 7102 sandwiching the channel formation region 7101, and the first impurity region 7102 and the channel formation region 7101. An active layer including the second impurity region 7103 is included. A gate insulating film 7104 in contact with the active layer and a gate electrode formed of two conductive films 7105 and 7106 stacked on the gate insulating film are provided. A sidewall 7107 is formed so as to be in contact with the upper surface of the conductive film 7105 and the side surface of the conductive film 7106.
[0322]
The sidewall 7107 may have conductivity or insulation. In the case where the sidewall 7107 has conductivity, the gate electrode including the sidewall 7107 may be used.
[0323]
The TFT illustrated in FIG. 37C is formed between the channel formation region 7201, the first impurity region 7202 sandwiching the channel formation region 7201, and the first impurity region 7202 and the channel formation region 7201. An active layer including the second impurity region 7203 is included. Then, the gate insulating film 7204 in contact with the active layer, the conductive film 7205 over the gate insulating film, the conductive film 7206 covering the top and side surfaces of the conductive film 7205, and the side surface of the conductive film 7206 are contacted. Sidewalls 7207 are formed. The conductive film 7205 and the conductive film 7206 function as gate electrodes.
[0324]
The sidewall 7207 may be conductive or insulating. In the case where the sidewall 7207 has conductivity, the gate electrode including the sidewall 7207 may be used.
[0325]
In addition, a present Example can be implemented in combination with any one of Example 1- Example 11.
[0326]
(Example 13)
A structure of a pixel of the light emitting device of the present invention will be described with reference to FIG.
[0327]
In FIG. 41, a base film 6001 is formed over a substrate 6000, and a transistor 6002 is formed over the base film 6001. The transistor 6002 includes an active layer 6003, a gate electrode 6005, and a gate insulating film 6004 sandwiched between the active layer 6003 and the gate electrode 6005.
[0328]
The active layer 6003 is preferably a polycrystalline semiconductor film, and the polycrystalline semiconductor film can be formed using the laser irradiation apparatus of the present invention.
[0329]
The active layer may be made of silicon germanium as well as silicon. When silicon germanium is used, the concentration of germanium is preferably about 0.01 to 4.5 atomic%. Further, silicon to which carbon nitride is added may be used.
[0330]
For the gate insulating film 6004, silicon oxide, silicon nitride, or silicon oxynitride can be used. Also, a film in which they are laminated, such as SiO 2 A film in which SiN is stacked may be used as the gate insulating film. In addition, SiO2
TEOS (Tetraethyl Orthosilicate) and O in plasma CVD method 2 And a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., a high frequency (13.56 MHz), and a power density of 0.5 to 0.8 W / cm. 2 Was discharged to form a silicon oxide film. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 ° C. Aluminum nitride can be used as the gate insulating film. Aluminum nitride has a relatively high thermal conductivity and can effectively diffuse the heat generated in the TFT. In addition, after forming silicon oxide or silicon oxynitride which does not contain aluminum, a laminate of aluminum nitride may be used as the gate insulating film. Also, SiO formed by RF sputtering using Si as a target. 2 May be used as a gate insulating film.
[0331]
The gate electrode 6005 is formed using an element selected from Ta, W, Ti, Mo, Al, and Cu, or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, instead of a single conductive film, a conductive film composed of a plurality of layers may be stacked.
[0332]
For example, a combination of forming the first conductive film with tantalum nitride (TaN) and the second conductive film with W, forming the first conductive film with tantalum nitride (TaN), and forming the second conductive film with Ti A combination in which the first conductive film is formed of tantalum nitride (TaN), the second conductive film is formed of Al, the first conductive film is formed of tantalum nitride (TaN), and the second conductive film is formed. It is preferable to form a combination of Cu. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used as the first conductive film and the second conductive film.
[0333]
The structure is not limited to the two-layer structure, and for example, a three-layer structure in which a tungsten film, an aluminum-silicon alloy (Al-Si) film, and a titanium nitride film are sequentially stacked may be employed. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten, or an aluminum / titanium alloy film (Al—Ti) is used instead of an aluminum / silicon alloy film (Al—Si) film. Alternatively, a titanium film may be used instead of the titanium nitride film.
[0334]
Note that it is important to select an optimum etching method and etchant type depending on the material of the conductive film.
[0335]
The transistor 6002 is covered with a first interlayer insulating film 6006, and a second interlayer insulating film 6007 and a third interlayer insulating film 6008 are stacked over the first interlayer insulating film 6006. .
[0336]
The first interlayer insulating film 6006 can be formed using a single layer or a stack of silicon oxide, silicon nitride, or silicon oxynitride films by a plasma CVD method or a sputtering method. Alternatively, a film in which a silicon oxynitride film with a higher oxygen molar ratio than nitrogen is stacked over a silicon oxynitride film with a higher nitrogen molar ratio than oxygen may be used as the first interlayer insulating film 6006.
[0337]
Note that after the first interlayer insulating film 6006 is formed, heat treatment (heat treatment at 300 to 550 ° C. for 1 to 12 hours) is performed, whereby the active layer 6003 is formed by hydrogen contained in the first interlayer insulating film 6006. It is possible to terminate (hydrogenate) the dangling bonds of the semiconductor contained in the substrate.
[0338]
The second interlayer insulating film 6007 can be formed using non-photosensitive acrylic.
[0339]
As the third interlayer insulating film 6008, a film that hardly transmits a substance that causes deterioration of the light-emitting element such as moisture or oxygen as compared with other insulating films is used. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like.
[0340]
In FIG. 41, reference numeral 6010 denotes an anode, 6011 denotes an electroluminescent layer, 6012 denotes a cathode, and a portion where the anode 6010, the electroluminescent layer 6011, and the cathode 6012 overlap corresponds to the light emitting element 6013. The transistor 6002 is a driving transistor that controls a current supplied to the light-emitting element 6013, and is connected to the light-emitting element 6013 directly or in series via another circuit element.
[0341]
The electroluminescent layer 6011 has a structure in which a light emitting layer alone or a plurality of layers including a light emitting layer are stacked.
[0342]
The anode 6010 is formed on the third interlayer insulating film 6008. An organic resin film 6014 used as a partition is formed over the third interlayer insulating film 6008. The organic resin film 6014 has an opening 6015, and the light emitting element 6013 is formed by overlapping the anode 6010, the electroluminescent layer 6011, and the cathode 6012 in the opening.
[0343]
A protective film 6016 is formed over the organic resin film 6014 and the cathode 6012. Similar to the third interlayer insulating film 6008, the protective film 6016 is a film that hardly transmits a substance that causes deterioration of the light-emitting element such as moisture or oxygen as compared with other insulating films. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like. In addition, the above-described film that hardly transmits a substance such as moisture or oxygen and a film that easily allows a substance such as moisture or oxygen to pass through can be stacked to be used as a protective film.
[0344]
The organic resin film 6014 is heated in a vacuum atmosphere before the electroluminescent layer 6011 is formed in order to remove adsorbed moisture, oxygen, and the like. Specifically, heat treatment is performed in a vacuum atmosphere at 100 ° C. to 200 ° C. for about 0.5 to 1 hour. Desirably 3x10 -7 Less than Torr, 3 × 10 if possible -8 Most preferably, it should be less than Torr. And when forming an electroluminescent layer after heat-processing to an organic resin film in a vacuum atmosphere, reliability can be improved more by keeping in a vacuum atmosphere until just before film-forming.
[0345]
Further, the end of the organic resin film 6014 in the opening 6015 is rounded so that the electroluminescent layer 6011 formed partially overlapping on the organic resin film 6014 does not have a hole in the end. Is desirable. Specifically, it is desirable that the radius of curvature of the curve drawn by the cross section of the organic resin film in the opening is about 0.2 to 2 μm.
[0346]
With the above structure, coverage of an electroluminescent layer and a cathode to be formed later can be improved, and a short circuit between the anode 6010 and the cathode 6012 in a hole formed in the electroluminescent layer 6011 can be prevented. Further, by relaxing the stress of the electroluminescent layer 6011, defects called “shrink” in which a light emitting region is reduced can be reduced, and reliability can be improved.
[0347]
Note that FIG. 41 illustrates an example in which a positive photosensitive acrylic resin is used as the organic resin film 6014. The photosensitive organic resin includes a positive type in which a portion exposed to energy rays such as light, electrons, and ions is removed, and a negative type in which the exposed portion remains. In the present invention, a negative organic resin film may be used. Alternatively, the organic resin film 6014 may be formed using photosensitive polyimide.
[0348]
When the organic resin film 6014 is formed using negative acrylic, an end portion of the opening 6015 has an S-shaped cross-sectional shape. At this time, it is desirable that the radius of curvature at the upper end and the lower end of the opening is 0.2 to 2 μm.
[0349]
A transparent conductive film can be used for the anode 6010. In addition to ITO, a transparent conductive film in which indium oxide is mixed with 2 to 20% zinc oxide (ZnO) may be used. In FIG. 41, ITO is used as the anode 6010. The anode 6010 may be polished by a CMP method or a polyvinyl alcohol-based porous material by wiping (Berclin cleaning) so that the surface thereof is planarized. Further, after polishing using the CMP method, the surface of the anode 6010 may be subjected to ultraviolet irradiation, oxygen plasma treatment, or the like.
[0350]
The cathode 6012 can be formed using other known materials as long as the conductive film has a low work function. For example, Ca, Al, CaF, MgAg, AlLi, etc. are desirable.
[0351]
Note that FIG. 41 illustrates a structure in which light emitted from the light-emitting element is emitted to the substrate 6000 side; however, a light-emitting element having a structure in which light is directed to the opposite side of the substrate may be used.
[0352]
In FIG. 41, the transistor 6002 and the anode 6010 of the light-emitting element are connected; however, the present invention is not limited to this structure, and the transistor 6002 and the cathode 6001 of the light-emitting element may be connected. In this case, the cathode is formed on the third interlayer insulating film 6008. And it forms using TiN etc.
[0353]
In actuality, when completed up to FIG. 41, packaging with a protective film (laminate film, ultraviolet curable resin film, etc.) or a translucent cover material that is highly airtight and less degassed so as not to be exposed to the outside air ( (Encapsulation) is preferable. At that time, if the inside of the cover material is made an inert atmosphere or if a hygroscopic material (for example, barium oxide) is arranged inside, the reliability of the OLED is improved.
[0354]
Note that the present invention is not limited to the manufacturing method described above, and can be manufactured using a known method. This embodiment can be freely combined with Embodiments 1 to 13.
[0355]
【The invention's effect】
In the present invention, the entire semiconductor film is not scanned and irradiated with the laser beam, but the laser beam is scanned so that at least an indispensable portion can be crystallized at a minimum. With the above structure, it is possible to omit the time for irradiating a portion of the semiconductor film that is removed by patterning after crystallization, and to significantly reduce the processing time per substrate.
[0356]
Also, by superimposing a plurality of laser beams and complementing each other with low energy density portions, the crystallinity of the semiconductor film can be improved more efficiently than using a plurality of laser beams alone without overlapping. it can
[0357]
In the present invention, the case where laser beams emitted from a plurality of laser oscillation apparatuses are combined and used has been described. However, the present invention is not necessarily limited to this configuration. If the output energy of the laser oscillation device is relatively high and a desired energy density can be obtained without reducing the area of the beam spot, it is possible to use only one laser oscillation device. Even in this case, by using the slit, it is possible to shield a portion where the energy density of the laser light is low, and to control the width of the beam spot according to the pattern information.
[Brief description of the drawings]
FIG. 1 is a diagram showing a laser irradiation method of the present invention.
FIG. 2 is a diagram showing a laser beam shape and energy density distribution.
FIG. 3 is a diagram showing a distribution of energy density of a laser beam.
FIG. 4 is a diagram showing a laser beam shape and energy density distribution.
FIG. 5 is a view showing a shape of a laser beam and a positional relationship with a sub island.
FIG. 6 is a diagram illustrating a positional relationship between a laser light irradiation portion and a mask.
FIG. 7 is a diagram illustrating a positional relationship between a laser light irradiation portion and a mask.
FIG. 8 is a diagram showing a positional relationship between a moving direction of laser light and a mask in an object to be processed.
FIG. 9 is a diagram showing a positional relationship between a laser light irradiation portion and a mask.
FIG. 10 is a diagram of a laser irradiation apparatus.
FIG. 11 is a diagram of a laser irradiation apparatus.
FIG. 12 shows a production flow of the present invention.
FIG. 13 shows a production flow of the present invention.
FIG. 14 is a diagram showing a production flow of the present invention.
FIG. 15 is a diagram showing a conventional production flow.
FIG. 16 is a diagram showing a positional relationship between a slit and a beam spot.
FIG. 17 is a diagram of an optical system of a laser irradiation apparatus.
FIG. 18 is a diagram showing a positional relationship between a laser light irradiation portion and a mask.
FIG. 19 is a diagram showing a direction in which laser light moves in an object to be processed.
FIG. 20 is a diagram showing a direction in which laser light moves in an object to be processed.
FIG. 21 is a diagram showing an energy density distribution in a central axis direction of superimposed beam spots.
FIG. 22 is a diagram showing how to superimpose beam spots.
FIG 23 illustrates a method for manufacturing a semiconductor device using a laser irradiation method of the present invention.
FIGS. 24A to 24C illustrate a method for manufacturing a semiconductor device using a laser irradiation method of the present invention. FIGS.
FIGS. 25A and 25B illustrate a method for manufacturing a semiconductor device using a laser irradiation method of the present invention. FIGS.
FIG 26 illustrates a method for manufacturing a semiconductor device using a laser irradiation method of the present invention.
FIG. 27 is a diagram of a liquid crystal display device manufactured using the laser irradiation method of the present invention.
FIGS. 28A and 28B illustrate a method for manufacturing a light-emitting device using the laser irradiation method of the present invention. FIGS.
FIG. 29 is a cross-sectional view of a light-emitting device using the laser irradiation method of the present invention.
FIG. 30 shows a production flow of the present invention.
FIG. 31 shows a method for manufacturing a light-emitting device using the laser irradiation method of the present invention.
FIG. 32 shows a production flow of the present invention.
FIG. 33 is a cross-sectional view of a light-emitting device using the laser irradiation method of the present invention.
34A to 34C are diagrams illustrating a method for manufacturing a semiconductor device using a laser irradiation method of the present invention.
FIG 35 illustrates a method for manufacturing a semiconductor device using a laser irradiation method of the present invention.
36 is a diagram showing a method for manufacturing a semiconductor device using a laser irradiation method of the present invention. FIG.
FIG 37 is a view showing a method for manufacturing a semiconductor device using a laser irradiation method of the present invention.
FIG. 38 is a diagram showing the relationship between the distance between the centers of beam spots and the energy difference.
FIG. 39 is a diagram showing a distribution of output energy in the direction of the central axis of a beam spot.
FIG. 40 is a diagram in which a driving circuit is mounted on a panel.
41 is a cross-sectional view of a light-emitting device manufactured using the laser device of the present invention. FIG.

Claims (9)

基板上に成膜された半導体膜をパターニングすることで得られるサブアイランドのパターン情報から、マーカーを基準として前記サブアイランドを含むように、前記基板においてレーザー光を照射する特定の領域を定め、
複数のレーザー発振装置から出力された複数のレーザー光のビームスポットを、光学系により互いに一部重ね合わせることで1つのビームスポットを形成し、
スリットを用いて、前記形成されたビームスポットの走査方向と垂直な方向における幅を制限し、
前記特定の領域に前記幅が制限されたビームスポットを走査することで、前記サブアイランドの結晶性を高め、
前記結晶性が高められたサブアイランドをパターニングすることでアイランドを形成することを特徴とするレーザー照射方法。
From the sub-island pattern information obtained by patterning the semiconductor film formed on the substrate, a specific region to be irradiated with laser light is determined on the substrate so that the sub-island is included with reference to the marker,
A beam spot of a plurality of laser beams output from a plurality of laser oscillation devices is partially overlapped with each other by an optical system to form one beam spot,
Using a slit, limit the width in the direction perpendicular to the scanning direction of the formed beam spot,
By scanning a beam spot with a limited width in the specific region, the crystallinity of the sub-island is increased,
A laser irradiation method, wherein an island is formed by patterning a sub-island having improved crystallinity.
基板上に成膜された半導体膜をパターニングすることで得られるサブアイランドのパターン情報から、マーカーを基準として前記サブアイランドを含むように、前記基板においてレーザー光を照射する特定の領域を定め、
複数のレーザー発振装置から出力された複数のレーザー光のビームスポットを、光学系により各中心が直線を描くように互いに一部重ね合わせることで1つのビームスポットを形成し、
スリットを用いて、前記形成されたビームスポットの走査方向と垂直な方向における幅を制限し、
前記特定の領域に前記幅が制限されたビームスポットを走査することで、前記サブアイランドの結晶性を高め、
前記結晶性が高められたサブアイランドをパターニングすることでアイランドを形成することを特徴とするレーザー照射方法。
From the sub-island pattern information obtained by patterning the semiconductor film formed on the substrate, a specific region to be irradiated with laser light is determined on the substrate so that the sub-island is included with reference to the marker,
A beam spot of a plurality of laser beams output from a plurality of laser oscillation devices is partially overlapped with each other so that each center draws a straight line by an optical system, thereby forming one beam spot.
Using a slit, limit the width in the direction perpendicular to the scanning direction of the formed beam spot,
By scanning a beam spot with a limited width in the specific region, the crystallinity of the sub-island is increased,
A laser irradiation method, wherein an island is formed by patterning a sub-island having improved crystallinity.
請求項1または請求項2において、
前記各中心によって描かれる直線と前記基板の移動する方向とが10°以上80°以下であることを特徴とするレーザー照射方法。
In claim 1 or claim 2,
The laser irradiation method, wherein a straight line drawn by each center and a moving direction of the substrate are 10 ° or more and 80 ° or less.
請求項1または請求項2において、
前記各中心によって描かれる直線と前記基板の移動する方向とがほぼ直角であることを特徴とするレーザー照射方法。
In claim 1 or claim 2,
A laser irradiation method, wherein a straight line drawn by each center and a direction in which the substrate moves are substantially perpendicular to each other.
請求項1乃至請求項4のいずれか1項において、
レーザー光の照射が減圧雰囲気下または不活性ガス雰囲気下において行われることを特徴とするレーザー照射方法。
In any one of Claims 1 thru | or 4,
A laser irradiation method, wherein the laser beam irradiation is performed under a reduced pressure atmosphere or an inert gas atmosphere.
請求項1乃至請求項5のいずれか一項において、前記レーザー光は、YAGレーザー、YVOレーザー、YLFレーザー、YAlOレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイアレーザーまたはYレーザーから選ばれた一種または複数種を用いて出力されていることを特徴とするレーザー照射方法。6. The laser beam according to claim 1, wherein the laser beam is a YAG laser, a YVO 4 laser, a YLF laser, a YAlO 3 laser, a glass laser, a ruby laser, an alexandride laser, a Ti: sapphire laser, or Y 2. A laser irradiation method characterized in that the light is output using one or more selected from an O 3 laser. 請求項1乃至請求項6のいずれか1項において、前記レーザー光は連続発振であることを特徴とするレーザー照射方法。The laser irradiation method according to claim 1, wherein the laser light is continuous wave. 請求項1乃至請求項7のいずれか一項において、前記レーザー光は第2高調波であることを特徴とするレーザー照射方法。8. The laser irradiation method according to claim 1, wherein the laser beam is a second harmonic. 請求項1乃至請求項8のいずれか一項において、前記レーザー発振装置は2以上8以下であることを特徴とするレーザー照射方法。9. The laser irradiation method according to claim 1, wherein the laser oscillation device is 2 or more and 8 or less.
JP2002356604A 2002-12-09 2002-12-09 Laser irradiation method Withdrawn JP2004193201A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002356604A JP2004193201A (en) 2002-12-09 2002-12-09 Laser irradiation method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001376549 2001-12-11
JP2002356604A JP2004193201A (en) 2002-12-09 2002-12-09 Laser irradiation method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002356339A Division JP3967259B2 (en) 2001-12-11 2002-12-09 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2004193201A JP2004193201A (en) 2004-07-08
JP2004193201A5 JP2004193201A5 (en) 2006-03-23
JP2004193201A6 true JP2004193201A6 (en) 2006-10-12

Family

ID=32756897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002356604A Withdrawn JP2004193201A (en) 2002-12-09 2002-12-09 Laser irradiation method

Country Status (1)

Country Link
JP (1) JP2004193201A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812283B2 (en) 2004-03-26 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for fabricating semiconductor device
JP5352040B2 (en) * 2004-08-23 2013-11-27 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US8304313B2 (en) 2004-08-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP4597730B2 (en) * 2005-03-22 2010-12-15 シャープ株式会社 Thin film transistor substrate and manufacturing method thereof
KR101284201B1 (en) 2005-05-02 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Laser irradiation apparatus and laser irradiation method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409724A (en) * 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
JPH05226790A (en) * 1992-02-18 1993-09-03 Hitachi Ltd Laser annealing equipment
JP3477888B2 (en) * 1995-02-07 2003-12-10 ソニー株式会社 Method for manufacturing thin film semiconductor device
JP3778456B2 (en) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 Method for manufacturing insulated gate thin film semiconductor device
JPH09260681A (en) * 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device
JPH09270393A (en) * 1996-03-29 1997-10-14 Sanyo Electric Co Ltd Laser light irradiation device
JP2000277450A (en) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd Laser annealing apparatus and method of manufacturing thin film transistor using this apparatus
JP3897965B2 (en) * 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 Laser apparatus and laser annealing method

Similar Documents

Publication Publication Date Title
JP4053412B2 (en) Method for manufacturing semiconductor device
US7560397B2 (en) Laser irradiation method and method of manufacturing a semiconductor device
JP3980466B2 (en) Laser apparatus and laser irradiation method
JP5427753B2 (en) Method for manufacturing semiconductor device
US7135389B2 (en) Irradiation method of laser beam
JP2004179474A6 (en) Laser irradiation device
US7037809B2 (en) Method of manufacturing semiconductor device using a laser irradiation process
JP4030758B2 (en) Method for manufacturing semiconductor device
CN1331189C (en) Semiconductor device and mfg. method thereof
JP2004158720A6 (en) Laser apparatus and laser irradiation method
US6844523B2 (en) Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
KR20030011724A (en) Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
KR20030036034A (en) Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device
JP3967259B2 (en) Method for manufacturing semiconductor device
JP2003224084A (en) Semiconductor manufacturing equipment
JP2004193201A6 (en) Laser irradiation method
JP4531330B2 (en) Laser light irradiation method
JP2004193201A (en) Laser irradiation method