JP2004172305A

JP2004172305A - 多層配線基板

Info

Publication number: JP2004172305A
Application number: JP2002335676A
Authority: JP
Inventors: Kiyomi Hagiwara; 清己萩原
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-11-19
Filing date: 2002-11-19
Publication date: 2004-06-17

Abstract

【課題】コンデンサ素子を内蔵した多層配線基板において、コンデンサ素子周辺にクラックが発生することのない配線導体層の導通信頼性およびコンデンサ素子と配線導体層との接続信頼性に優れた多層配線基板を提供すること。
【解決手段】樹脂を含有する絶縁層１ａが複数積層されているとともに内部に形成された空洞５にコンデンサ素子３がその表面を空洞５の内面に密着させて設置されている絶縁基体１と、この絶縁基体１の表面および／または内層に形成された配線導体層２とを具備しており、コンデンサ素子３は、電極層６およびセラミック層７が交互に積層されている素子本体部に、電極層６に電気的に接続された貫通導体８およびこの貫通導体８の上下端にそれぞれ形成されるとともに配線導体層２に電気的に接続された電極部９が設けられており、側面と上下面との間がそれぞれ曲率半径０．０１乃至０．１ｍｍの円弧状の曲面とされている。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、各種ＡＶ機器や家電機器，通信機器，コンピュータおよびその周辺機器等の電子機器に使用されるコンデンサ素子を内蔵した多層配線基板に関する。
【０００２】
【従来の技術】
従来、多層配線基板は、アルミナ等のセラミック材料から成る絶縁層あるいはガラスエポキシ樹脂等の樹脂材料から成る絶縁層の内部および表面に複数の配線導体層を形成し、上下に位置する配線導体層間を絶縁層に形成した貫通導体を介して電気的に接続することにより形成される。そして、この多層配線基板の表面に半導体素子やコンデンサ素子、抵抗素子等の電子素子を搭載取着するとともにこれらの電極を各配線導体層に接続することによって電子機器に使用される電子装置とすることができる。
【０００３】
近年、電子機器は、移動体通信機器に代表されるように小型化，薄型化，軽量化が要求されてきており、このような電子機器に搭載される多層配線基板も小型化、高密度化が要求されるようになってきている。また、搭載される半導体素子の駆動周波数も高くなってきており、数１００ＭＨｚ以上の高周波領域においてはコンデンサ素子と半導体素子とをつなぐ配線導体層の長さに起因するインダクタンス成分が無視できなくなるため、多層配線基板の低インダクタンス化も要求されるようになってきている。
【０００４】
このような要求に対応するために、多層配線基板の表面に搭載される電子素子の数を減らして多層配線基板を小型化する目的およびコンデンサ素子と半導体素子とをつなぐ配線導体層の長さを短くして低インダクタンス化する目的で、多層配線基板にコンデンサ素子を内蔵することが提案されている（例えば、下記の特許文献１参照）。
【０００５】
しかしながら、特許文献１に示されるような多層配線基板は、内蔵するコンデンサ素子が側面から上面の縁部および下面の縁部にかけて被着した端面電極を有する構造であるため、コンデンサ素子内部の各電極層からコンデンサ素子側面の端面電極への電極引き出し、さらにはコンデンサ素子の上面の縁部および下面の縁部への端面電極の引き出しがあるため、引き出し長さに起因するコンデンサ素子自身のインダクタンス成分が大きく、多層配線基板の低インダクタンス化はわずかであるという問題点を有していた。
【０００６】
このような問題点を解決するため、本出願人は特願２００１−３３３２８１号において内蔵するコンデンサ素子自身のインダクタンスを低減するために、電極層およびセラミック誘電体層を交互に積層して成り、電極層に対して垂直方向に貫通する貫通孔に導体が充填されて成る引き出し電極部を有するコンデンサ素子を内蔵したコンデンサ素子内蔵多層配線基板を提案した。
【０００７】
【特許文献１】
特開２００１−３３２４３７号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、特願２００１−３３３２８１号のコンデンサ素子内蔵多層配線基板は低インダクタンス化に優れたものであるが、特に縦および横の長さが３ｍｍを超えるような大面積で容量の大きいコンデンサ素子を内蔵した場合、コンデンサ素子と絶縁層の熱膨張係数が異なるために、半導体素子等の電子素子を搭載する際等に熱が加えられたり、電子素子の作動時に発生する熱が繰り返し加えられたりすると、コンデンサ素子と絶縁層との熱膨張係数の差により両者間に大きな応力が発生してコンデンサ素子の角部付近の絶縁層にクラックが発生し、その結果、絶縁層表面に配設した配線導体層が断線して配線導体層の導通信頼性が低くなるというという問題点を有していた。
【０００９】
また、貫通導体や配線導体層を形成した複数の絶縁層を内部にコンデンサ素子を配設して積層し、圧力を加えながら加熱硬化して多層配線基板を作製する際、圧力を大きくし過ぎると可撓性の小さいセラミックスから成るコンデンサ素子が割れ易くなり、逆に、圧力を小さくし過ぎるとコンデンサ素子の引き出し電極部と絶縁層に形成した貫通導体または配線導体層との接続強度が小さくなって接続不良が発生し易くなる。即ち、コンデンサ素子の面積が大きくなるほどコンデンサ素子は割れ易くなるため、多層配線基板を作製するのに最適な圧力の上限値と下限値はコンデンサ素子の大きさに比例して非常に接近し、圧力設定が非常に困難となる。その結果、コンデンサ素子の引き出し電極部と絶縁層の貫通導体または配線導体層との間における接続信頼性が低くなるという問題点を有していた。
【００１０】
従って、本発明はかかる従来技術の問題点に鑑み完成されたものであり、その目的は配線導体層の導通信頼性およびコンデンサ素子と配線導体層との接続信頼性に優れた多層配線基板を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の多層配線基板は、樹脂を含有する絶縁層が複数積層されているとともに内部に形成された空洞にコンデンサ素子がその表面を前記空洞の内面に密着させて設置されている絶縁基体と、該絶縁基体の表面および／または内層に形成された配線導体層とを具備しており、前記コンデンサ素子は、電極層およびセラミック層が交互に積層されているとともに最外層がセラミック層とされた素子本体部に、前記電極層に電気的に接続された貫通導体および該貫通導体の上下端にそれぞれ形成されるとともに前記配線導体層に電気的に接続された電極部が設けられており、側面と上下面との間がそれぞれ曲率半径０．０１乃至０．１ｍｍの円弧状の曲面とされていることを特徴とする。
【００１２】
本発明の多層配線基板は、コンデンサ素子本体部の側面と上下面との間をそれぞれ曲率半径０．０１乃至０．１ｍｍの円弧状の曲面としたことから、半導体素子等の電子素子を搭載する際等に熱が加えられた場合、または、電子素子の作動時に発生する熱が繰り返し加えられた場合に、コンデンサ素子と絶縁層との熱膨張係数の差に起因する応力がコンデンサ素子の側面と上下面との間の角部に集中することなく良好に分散され、その結果、絶縁層にクラックが発生して配線導体層が断線するのを有効に抑制することができる。
【００１３】
本発明の多層配線基板において、好ましくは、前記コンデンサ素子の上面と前記絶縁基体の上面との間の厚みおよび前記コンデンサ素子の下面と前記絶縁基体の下面との間の厚みがそれぞれ１５０乃至８００μｍであることを特徴とする。
【００１４】
本発明の多層配線基板は、上記構成により、貫通導体や配線導体層を形成した複数の絶縁層を内部にコンデンサ素子を配設して積層し、圧力を加えながら加熱硬化して多層配線基板を作製する際、可撓性の小さいコンデンサ素子に加わる圧力をコンデンサ素子と絶縁基体の上下面との間の絶縁層により吸収して緩和することができるためコンデンサ素子が割れ難くなる。従って、多層配線基板を作製するのに最適な圧力の上限値と下限値の間の幅は大きくなり、圧力設定がより容易になる。その結果、コンデンサ素子の電極部と絶縁層の貫通導体または配線導体層との間における接続信頼性をより高くすることができる。
【００１５】
【発明の実施の形態】
次に本発明の多層配線基板を添付の図面に基づいて詳細に説明する。
【００１６】
図１は、本発明の多層配線基板の実施の形態の一例を示す断面図であり、本例では、コンデンサ素子を１個内蔵した場合を示している。また、図２は、本発明の多層配線基板に内蔵されるコンデンサ素子の実施の形態の一例を示す断面図である。これらの図において、１は絶縁基体、２は配線導体層、３はコンデンサ素子で、主にこれらで本発明の多層配線基板４が構成されている。なお、本例の多層配線基板４は、絶縁層１ａを３層積層して絶縁基体１が構成されるとともに絶縁基体１の内部には絶縁層１ａに形成した貫通孔から成る空洞５が形成されており、その内部にはコンデンサ素子３が嵌入されている。
【００１７】
また、コンデンサ素子３は、電極層６およびセラミック層７が交互に積層されているとともに最外層がセラミック層７とされた素子本体部に電極層６に電気的に接続された貫通導体８が形成されており、これらの貫通導体８はその上下端に形成された電極部９により配線導体層２と電気的に接続されている。
【００１８】
絶縁層１ａは、エポキシ樹脂やビスマレイミドトリアジン樹脂，熱硬化性ポリフェニレンエーテル樹脂，液晶ポリマー樹脂等の樹脂材料から成り、配線導体層２やコンデンサ素子３を支持する。
【００１９】
また、絶縁層１ａは、機械的強度を向上させるためのシラン系やチタネート系等のカップリング剤や、熱安定性を改善するための酸化防止剤、耐光性を改善するための紫外線吸収剤等の光安定剤、難燃性を向上させるためのハロゲン系もしくはリン酸系の難燃剤、アンチモン系化合物やホウ酸亜鉛，メタホウ酸バリウム，酸化ジルコニウム等の難燃助剤、潤滑性を改善するための高級脂肪酸や高級脂肪酸エステル，高級脂肪酸金属塩，フルオロカーボン系界面活性剤等の滑剤、熱膨張係数を調整するためや機械的強度を向上させるための酸化アルミニウム，酸化珪素，酸化チタン，酸化バリウム，酸化ストロンチウム，酸化ジルコニウム，酸化カルシウム，ゼオライト，窒化珪素，窒化アルミニウム，炭化珪素，ホウ酸アルミニウム，スズ酸バリウム，ジルコン酸バリウム，ジルコン酸ストロンチウム等の無機絶縁物粉末から成る充填材を含有してもよい。
【００２０】
なお、上記充填材等の粒子形状は、略球状、針状、フレーク状等があり、充填性の観点からは略球状が好ましい。また、粒子径は、通常０．１〜１５μｍ程度であり絶縁層１ａの厚みよりも小さいことがよい。
【００２１】
また、絶縁層１ａは繊維状ガラスを布状に織り込んだガラスクロス等や耐熱性有機樹脂繊維から成る不織布等の基材を内部に有してもよい。これにより、絶縁層１ａの曲げ強度を向上させることができる。あるいは、絶縁層１ａは液晶ポリマー樹脂等のエンジニアリングプラスチックから成るフィルムの上下面に熱硬化性樹脂等の接着剤層を形成して成るフィルムであってもよい。これにより、絶縁層１ａに貫通導体１０を形成するための貫通孔の微細加工性が向上し、また、絶縁層１ａの誘電率や誘電体損失を小さくすることができ、高周波伝送特性に優れた多層配線基板４とすることができる。
【００２２】
このような絶縁層１ａは、例えば、熱硬化性樹脂と無機絶縁物粉末との複合材料を用いる場合、まず、前述した無機絶縁物粉末に熱硬化性樹脂を無機絶縁物粉末量が１７〜８０体積％となるように溶媒とともに加えた混合物を得、この混合物を混練機（ニーダ）や３本ロール等の手段によって混練してペーストを作製する。
そして、このペーストを圧延法や押し出し法，射出法，ドクターブレード法などのシート成形法を採用してシート状に成形した後、熱硬化性樹脂が完全硬化しない温度に加熱して乾燥することにより絶縁層１ａとなる前駆体シートを作製し、次に前駆体シートにコンデンサ素子３が収容される空洞５となる貫通孔を形成するための適当な打ち抜き加工やレーザ穿設加工を施した後、別の前駆体シートを上下に複数枚積層して硬化させることによって形成される。
【００２３】
なお、絶縁層１ａ用のペーストは、主に熱硬化性樹脂と無機絶縁物粉末の複合材料に、トルエン，酢酸ブチル，メチルエチルケトン，メタノール，メチルセロソルブアセテート，イソプロピルアルコール，メチルイソブチルケトン，ジメチルホルムアミド等の溶媒を添加してなる所定の粘度を有する流動体であり、その粘度は、シート成形法にもよるが１００〜３０００ポイズが好ましい。
【００２４】
また、各絶縁層１ａの表面には配線導体層２が被着形成されている。配線導体層２は、銅，金，銀，アルミニウム等の金属から成り、その一部にはコンデンサ素子３の電極部９が電気的に接続されており、搭載する電子素子や内蔵するコンデンサ素子３の電極部９を外部電気回路基板の配線導体層２に電気的に接続している。
【００２５】
このような配線導体層２は、めっき法やパターン状の導電体を転写する方法（転写法）、導電性ペーストを印刷する方法等により形成することができる。例えば、転写法の場合、ポリエチレンテレフタレートやポリエチレンナフタレート，ポリイミド，ポリフェニレンサルファイド，塩化ビニル，ポリプロピレン等の樹脂やステンレス，アルミニウム等の金属から成る支持体上に、めっき法あるいは金属箔をサブトラクティブ法によりパターン化する方法等によりパターン状に形成された配線導体層２を予め被着させておくとともに、その配線導体層２を絶縁層１ａ用の前駆体シートの表面に転写しておくことにより、絶縁層１ａの表面に被着される。
【００２６】
なお、配線導体層２の転写は、パターン状に形成された配線導体層２が表面に形成された支持体を前駆体シートの表面へ重ね合わせ、しかる後、圧力が０．５〜１０ＭＰａ、温度が６０〜１５０℃の条件で加圧加熱した後、配線導体層２を前駆体シート上に残して支持体を剥がすことにより行なわれる。
【００２７】
また、絶縁層１ａには貫通導体１０が形成されていてもよく、この貫通導体１０により絶縁層１ａの上下に位置する配線導体層２同士を電気的に接続することができる。さらに、コンデンサ素子３の表面の電極部９と配線導体層２とを貫通導体１０を介して電気的に接続してもよい。
【００２８】
このような貫通導体１０は、絶縁層１ａ用の前駆体シートに貫通導体１０を設けるための貫通孔を形成しておくとともに、その貫通孔内に主に銅，銀，金，半田等の金属粉末とポリフェニレンエーテル樹脂，エポキシ樹脂等の熱硬化性樹脂とから成る導電性ペーストを従来周知のスクリーン印刷法等を採用して充填し、それを絶縁層１ａ用の前駆体シートとともに熱硬化させることによって形成される。
【００２９】
本発明の多層配線基板４に内蔵されるコンデンサ素子３は、その形状が直方体等の角柱や円柱であり、図２に断面図で示すように、電極層６およびセラミック層７が交互に積層されているとともに最外層がセラミック層７とされた素子本体部に、電極層６に電気的に接続された貫通導体８およびこの貫通導体８の上下端にそれぞれ電極部９が形成されている。そして、多層配線基板４の内部に形成された空洞５の内面にコンデンサ素子３がその表面を密着させて設置されるとともに上下面の電極部９と配線導体層２とが直接または貫通導体１０を介して電気的に接続されている。
【００３０】
このようなコンデンサ素子３におけるセラミック層７の材料としては、種々の誘電体セラミック材料を用いることができ、例えば、ＢａＴｉＯ_３やＬａＴｉＯ_３，ＣａＴｉＯ_３，ＳｒＴｉＯ_３等のセラミック組成物、あるいは、ＢａＴｉＯ_３の構成元素であるＢａをＣａで、ＴｉをＺｒやＳｎで部分的に置換した固溶体等のチタン酸バリウム系材料や、鉛系ペロブスカイト型構造化合物等が挙げられる。
【００３１】
また、電極層６や電極部９を形成する材料としては、例えばＰｄやＡｇ，Ａｕ，Ｐｔ，Ｎｉ，Ｃｕ，Ａｌ，Ｐｂ等の金属やそれらの合金が用いられる。特に電極部９に半田等の低融点金属を用いると、配線導体層２と電極部９とを直接または貫通導体１０を介して電気的に接続する際、電極部９を加熱により溶融した後、冷却固化することにより電極部９と配線導体層２または電極部９と貫通導体１０との接続を強固なものとすることができる。
【００３２】
このようなコンデンサ素子３は、次の方法により作製される。まず、周知のシート成形法により作成されたセラミック層７と成る、例えばＢａＴｉＯ_３誘電体セラミックグリーンシート表面に、周知のペースト作成法により作成したＮｉを含む導電性ペーストをスクリーン印刷法により所定形状と成るように印刷して未焼成の電極層６を形成し、これらを所定順序に積層し、圧着して積層体を得る。
そして、レーザ穿設加工法や打ち抜き加工法により貫通孔を形成し、この貫通孔にＮｉを含む導電性ペーストをスクリーン印刷法等により埋入することにより貫通導体８を形成する。しかる後、これを８００〜１６００℃の温度で焼成した後、半田を含む導電性ペーストを焼成体の上下表面に露出した貫通導体８の上にスクリーン印刷法により電極部９を形成することにより作製される。
【００３３】
なお、電極部９は貫通導体８の一部から形成されていてもよく、コンデンサ素子３の上下面に貫通導体８が露出した部分を電極部９として用いることができる。
【００３４】
また、コンデンサ素子３は表面を粗化することにより絶縁基体１との密着性を向上することが好ましい。コンデンサ素子３の表面の粗化は、焼成後にブラスト処理や薬品処理，プラズマ処理等を施すことにより行なうことができる。または、焼成前のグリーンシート積層体の段階で積層体の表面を、ブラシ研磨等による粗化方法や、予め凹凸加工した平板を押し付ける等の方法で物理的に凹凸を付ける方法、あるいはレーザによりグリーンシート積層体表面に非貫通孔を穿設することによりディンプル加工を施す方法により表面処理した後、焼成することにより所望の表面粗さとしてもよい。
【００３５】
さらに、コンデンサ素子３の表面を粗化する方法として、セラミック層７に用いられるセラミック材料よりも焼成時の耐熱性が高くてセラミック材料と反応しない平均粒径が１０μｍ以上のセラミック粉末、あるいはセラミック層７に用いられるセラミック材料の一部と反応性を有し平均粒径が１０μｍ以上のセラミック粉末を一部が埋入するようにグリーンシート積層体表面に付着させて焼成してもよい。即ち、セラミック層７のセラミック材料と反応しない上記セラミック粉末は焼成後、セラミック層７から容易に剥離除去されるため、セラミック層７の表面に凹状の穴が形成され所望の表面粗さとなる。また、セラミック層７のセラミック材料の一部と反応性を有する上記セラミック粉末は、コンデンサ素子３の表面の突起となることにより所望の表面粗さとなる。
【００３６】
このようなコンデンサ素子３は、絶縁層１ａ用の前駆体シートに形成された空洞５となる貫通孔にコンデンサ素子３を嵌入後、その上下に前駆体シートをコンデンサ素子３の電極部９と前駆体シートの配線導体層２または貫通導体１０とが接続されるように位置合わせして積層し、次にそれらを温度が１５０〜３００℃、圧力が０．５〜１０ＭＰａの条件で３０分〜２４時間ホットプレスして前駆体シート完全硬化させることにより絶縁基体１の空洞５の内面に密着されて内蔵される。
【００３７】
また、コンデンサ素子３は、側面と上下面との間がそれぞれ曲率半径０．０１乃至０．１ｍｍの円弧状の曲面とされている。これにより、半導体素子等の電子素子を搭載する際等に熱が加えられた場合、または、電子素子の作動時に発生する熱が繰り返し加えられた場合に、コンデンサ素子３と絶縁層１ａとの熱膨張係数の差に起因する応力がコンデンサ素子の側面と上下面との間の角部に集中することなく良好に分散され、その結果、絶縁層１ａにクラックが発生して配線導体層２が断線するのを有効に抑制することができる。
【００３８】
コンデンサ素子３の側面と上下面との間の曲面の曲率半径が０．０１ｍｍ未満の場合、コンデンサ素子３と絶縁層１ａとの間に発生する応力を良好に分散することができず、絶縁層１ａにクラックが発生し易くなる。また、０．１ｍｍを超える場合、コンデンサ素子３を空洞５となる絶縁層１ａに形成した貫通孔に嵌入し、その上下に絶縁層１ａを積層して圧力を加えながら加熱硬化する際、コンデンサ素子３の側面と上下面との間の曲面全体にまで絶縁層１ａの樹脂が行き渡らずボイドが生じ易くなり、その結果、このボイドを起点として絶縁層１ａにクラックが発生したり、コンデンサ素子３と絶縁層１ａとの間に剥離が発生し易くなる。
【００３９】
このようなコンデンサ素子３の側面と上下面との間の円弧状の曲面は、焼成後の角柱や円柱状のコンデンサ素子３をバレル研磨によって所定時間研磨することによって、側面と上下面との間の各角部を所望の曲率半径の円弧状の曲面とすることにより形成される。
【００４０】
また、コンデンサ素子３の上面と絶縁基体１の上面との間の厚みおよびコンデンサ素子３の下面と絶縁基体１の下面との間の厚みをそれぞれ１５０乃至８００μｍとすることが好ましい。これにより、貫通導体１０や配線導体層２を形成した複数の絶縁層１ａを内部にコンデンサ素子３を配設して積層し、圧力を加えながら加熱硬化して多層配線基板４を作製する際、可撓性の小さいコンデンサ素子３に加わる圧力をコンデンサ素子３と絶縁基体１の上下面との間の絶縁層１ａにより吸収して緩和することができるためコンデンサ素子３が割れ難くなる。従って、多層配線基板４を作製するのに最適な圧力の上限値と下限値の間の幅は大きくなり、圧力設定がより容易になる。その結果、コンデンサ素子３の電極部９と絶縁層１ａの貫通導体１０または配線導体層２との間における接続信頼性をより高くすることができる。
【００４１】
コンデンサ素子３の上面と絶縁基体１の上面との間の厚みは、１５０μｍ未満であると、圧力を加えながら加熱硬化して多層配線基板４を作製する際、可撓性の小さいコンデンサ素子３に加わる圧力をコンデンサ素子３と絶縁基体１の上下面との間の絶縁層１ａにより吸収して緩和する効果が小さくなり易く、コンデンサ素子３が割れ易くなる。
【００４２】
また、８００μｍを超えると、多層配線基板４を作製する際の圧力をコンデンサ素子３と絶縁基体１の上下面との間の絶縁層１ａが吸収して緩和する効果はあるが、コンデンサ素子３と多層配線基板４に接続される電子素子（図示せず）や外部電源（図示せず）との距離も大きくなって多層配線基板４のインダクタンスが大きくなり易いとともに、多層配線基板を小型化し難くなる。
【００４３】
【実施例】
次に本発明の多層配線基板４を、以下の試料を作製して評価した。
【００４４】
（実施例１）
先ず、熱硬化性ポリフェニレンエーテル樹脂に平均粒径が０．６μｍの球状溶融シリカをその含有量が４０体積％となるように加え、これに溶剤としてトルエン、さらに樹脂の硬化を促進させるための触媒を添加し、１時間混練してワニスを作製した。次に、厚みが５０μｍの液晶ポリマーフィルムを用意し、この表面を、真空プラズマ装置を用いて、電圧を２７ｋＶ、雰囲気をＯ_２およびＣＦ_４（ガス流量がそれぞれ８０ｃｍ^３／分）とし、片面１５分×２回の条件でプラズマ処理して、トリアリルイソシアヌレートとの接触角が３５°で、かつ表面エネルギーが６０ｍＪ／ｍ^２、算術平均粗さＲａが０．１４μｍとなるようにし、この液晶ポリマーフィルムの上面に上記ワニスをドクターブレード法により塗布し、熱硬化性ポリフェニレンエーテル接着剤層を形成した。そして、この液晶ポリマーフィルムの下面にも同様に熱硬化性ポリフェニレンエーテル接着剤層を形成し、厚みが７５μｍの３層構造のフィルム状の前駆体シートを作製した。
【００４５】
次に、この前駆体シートを４枚積層して圧力が３ＭＰａ、温度が１００℃の条件で加圧加熱して圧着し、この積層体の一部に、ＵＶ−ＹＡＧレーザによりコンデンサ素子３を収容するための空洞５となる貫通孔を形成した。
【００４６】
次に、コンデンサ素子３を収納するための空洞５となる貫通孔内にセラミック層７と電極層６とを積層して成る縦および横がそれぞれ４ｍｍで高さが０．３ｍｍの直方体のコンデンサ素子３を嵌入した。
【００４７】
なお、上記コンデンサ素子３は、以下に示す方法により作製したものを用いた。先ず、ＢａＴｉＯ_３誘電体から成るセラミックグリーンシート表面に、周知のペースト作成法により作成したＮｉを含む導電性ペーストをスクリーン印刷法により所定形状と成るように印刷して未焼成の電極層６を形成し、続いてこれらを所定順序に積層し、圧着して積層体を得た。そして、この積層体にＵＶ−ＹＡＧレーザにより貫通孔を形成後、Ｎｉを含む導電性ペーストを貫通孔に埋入した。
しかる後、１２００℃の温度で焼成を行なった後、この焼結体表面をブラシ研磨により粗化処理を施し、コンデンサ素子３の表面に露出した貫通導体８の上下端の上に半田を含む導電性ペーストをスクリーン印刷法により印刷して電極部９を形成した。そして、このコンデンサ素子３を表１に示す研磨条件によって、バレル研磨することで各角部を所望の曲率の円弧状の曲面とすることによりコンデンサ素子３を作製した。
【００４８】
また、別の８枚の絶縁層１ａとなる前駆体シートを用意し、これらにＵＶ−ＹＡＧレーザにより直径５０μｍの円形の貫通孔を形成した。そして、この貫通孔に銅粉末と有機バインダを含有する導電性ペーストをスクリーン印刷により埋め込むことにより貫通導体１０を形成した。
【００４９】
次に、厚みが１２μｍで、回路パターを形成した銅箔が付いた転写用支持体と、貫通導体１０が形成された前駆体シートとを位置合わせして真空積層機により３ＭＰａの圧力で３０秒加圧した後、支持体を剥離して配線導体層２を貫通導体１０が形成された前駆体シート上に埋設した。
【００５０】
最後に、空洞５となる貫通孔内にコンデンサ素子３が嵌入された前駆体シート積層体の上下にそれぞれ配線導体層２が転写された前駆体シートを４枚づつ積層し、３ＭＰａの圧力下で２００℃の温度で５時間加熱処理して完全硬化させて多層配線基板４（試料Ｎｏ．１〜９）を得た。なお、これらの試料のコンデンサ素子３の上面と絶縁基体１の上面との間の厚みおよびコンデンサ素子３の下面と絶縁基体１の下面との間の厚みはどちらも３００μｍであった。
【００５１】
これらの評価は、試料を液槽にて−５５℃に５分、１２５℃に５分を１サイクルとする熱衝撃試験を５００サイクル行ない、コンデンサ素子３の側面と上下面との間の曲面部周辺の絶縁層１ａのクラック発生状態を確認することにより判断した。表１にその評価結果を示す。
【００５２】
【表１】

【００５３】
表１から、コンデンサ素子３の側面と上下面との間の曲面の曲率半径が０．０１ｍｍに満たない試料（Ｎｏ．１，６，７）では熱衝撃試験５００サイクル後にコンデンサ素子３の側面と上下面との間の曲面の周辺に多くのクラックが見られた。これは温度サイクル試験中に発生する熱ストレスにより、コンデンサ素子３と絶縁層１ａとの熱膨張係数の違いから生じる内部応力によりクラックが発生したものと考えられる。また、曲率半径が０．１ｍｍを超える試料（Ｎｏ．５）においても同様にクラックが発生した。この試料Ｎｏ．５は、コンデンサ素子３の側面と上下面との間の曲面と絶縁層１ａとの間にボイドがあり、熱衝撃試験によって繰り返し掛かる内部応力によりこのボイドを起点としてコンデンサ素子３と絶縁層１ａとの間に界面剥離が発生し、この界面剥離に伴ってクラックが発生したものと考えられる。
【００５４】
それらに対して、曲率半径が０．０１乃至０．１ｍｍの試料（試料Ｎｏ．２〜４，８，９）では熱衝撃試験５００サイクル後でも全くコンデンサ素子３の曲面部周辺にクラックは発生していなかった。
【００５５】
（実施例２）
コンデンサ素子３の側面と上下面との間の曲面の曲率半径が０．０５ｍｍであるコンデンサ素子３を内蔵し、コンデンサ素子３の上面と絶縁基体１の上面との間の厚みを表２に示す種々の値にすること以外は実施例１と同様にして多層配線基板４（試料Ｎｏ．１０〜１５）を各２０個作製した。
【００５６】
これらの評価は、作製後の試料の内蔵されたコンデンサ素子３とこれと電気的に接続された配線導体層２とから成る回路の電気抵抗を測定し、導通抵抗が１００ｍΩ未満を良とし、１００ｍΩ以上を不良とした。また、上記回路のインダクタンスを測定し、２０個の平均値を算出した。インダクタンスの平均値が１００ｐＨ以下を良とし、１００ｐＨより大きいものを不良とした。表２にその結果を示す。
【００５７】
【表２】

【００５８】
表２から、コンデンサ素子３の上面と絶縁基体１の上面との間の厚みが１５０μｍ未満の試料（試料Ｎｏ．１０）は不良率が高く、導通信頼性が低いことがわかった。また、コンデンサ素子３の上面と絶縁基体１の上面との間の厚みが８００μｍを超える試料（試料Ｎｏ．１５）は、不良率が低く導通信頼性は高いが、インダクタンスが高いことがわかった。それらに対して、コンデンサ素子３の上面と絶縁基体１の上面との間の厚みが１５０乃至８００μｍの試料（試料Ｎｏ．１１〜１４）では不良率が低く導通信頼性に優れていることがわかった。また、インダクタンスも低く優れていることがわかった。
【００５９】
なお、本発明の多層配線基板４は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例では３層の絶縁層１ａを積層することによって多層配線基板４を作製したが、４層以上の絶縁層１ａを積層して多層配線基板４を作製してもよい。また、コンデンサ素子３を１個の多層配線基板４に２個以上内蔵してもよい。
【００６０】
また、上述の実施例ではコンデンサ素子３を収容するための空洞５を１層の絶縁層１ａに貫通孔を形成することにより形成したが、２層以上の連続した絶縁層１ａに形成した貫通孔により形成してもよい。さらに、空洞５の上部および／または下部を絶縁層１ａに形成した凹部により形成してもよい。
【００６１】
また、内蔵するコンデンサ素子３に形成した貫通導体８の数は一つの電極層６につき２個以上形成してもよい。この場合、コンデンサ素子３のインダクタンスをより小さくすることができる。
【００６２】
【発明の効果】
本発明の多層配線基板は、樹脂を含有する絶縁層が複数積層されているとともに内部に形成された空洞にコンデンサ素子がその表面を空洞の内面に密着させて設置されている絶縁基体と、この絶縁基体の表面および／または内層に形成された配線導体層とを具備しており、コンデンサ素子は、電極層およびセラミック層が交互に積層されているとともに最外層がセラミック層とされた素子本体部に、電極層に電気的に接続された貫通導体およびこの貫通導体の上下端にそれぞれ形成されるとともに配線導体層に電気的に接続された電極部が設けられており、側面と上下面との間がそれぞれ曲率半径０．０１乃至０．１ｍｍの円弧状の曲面とされていることから、半導体素子等の電子素子を搭載する際等に熱が加えられた場合、または、電子素子の作動時に発生する熱が繰り返し加えられた場合に、コンデンサ素子と絶縁層との熱膨張係数の差に起因する応力がコンデンサ素子の側面と上下面との間の角部に集中することなく良好に分散され、その結果、絶縁層にクラックが発生して配線導体層が断線するのを有効に抑制することができる。
【００６３】
本発明の多層配線基板は、上記構成において、コンデンサ素子の上面と絶縁基体の上面との間の厚みおよびコンデンサ素子の下面と絶縁基体の下面との間の厚みがそれぞれ１５０乃至８００μｍであることから、貫通導体や配線導体層を形成した複数の絶縁層を内部にコンデンサ素子を配設して積層し、圧力を加えながら加熱硬化して多層配線基板を作製する際、可撓性の小さいコンデンサ素子に加わる圧力をコンデンサ素子と絶縁基体の上下面との間の絶縁層により吸収して緩和することができるためコンデンサ素子が割れ難くなる。従って、多層配線基板を作製するのに最適な圧力の上限値と下限値の間の幅は大きくなり、圧力設定がより容易になる。その結果、コンデンサ素子の電極部と絶縁層の貫通導体または配線導体層との間における接続信頼性をより高くすることができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す断面図である。
【図２】本発明の多層配線基板に内蔵されるコンデンサ素子の実施の形態の一例を示す断面図である。
【符号の説明】
１・・・・・・・・・絶縁基体
１ａ・・・・・・・・絶縁層
２・・・・・・・・・配線導体層
４・・・・・・・・・多層配線基板
５・・・・・・・・・空洞
６・・・・・・・・・電極層
７・・・・・・・・・セラミック層
８・・・・・・・・・貫通導体
９・・・・・・・・・電極部

Claims

樹脂を含有する絶縁層が複数積層されているとともに内部に形成された空洞にコンデンサ素子がその表面を前記空洞の内面に密着させて設置されている絶縁基体と、該絶縁基体の表面および／または内層に形成された配線導体層とを具備しており、前記コンデンサ素子は、電極層およびセラミック層が交互に積層されているとともに最外層がセラミック層とされた素子本体部に、前記電極層に電気的に接続された貫通導体および該貫通導体の上下端にそれぞれ形成されるとともに前記配線導体層に電気的に接続された電極部が設けられており、側面と上下面との間がそれぞれ曲率半径０．０１乃至０．１ｍｍの円弧状の曲面とされていることを特徴とする多層配線基板。
前記コンデンサ素子の上面と前記絶縁基体の上面との間の厚みおよび前記コンデンサ素子の下面と前記絶縁基体の下面との間の厚みがそれぞれ１５０乃至８００μｍであることを特徴とする請求項１記載の多層配線基板。