JP2004158970A

JP2004158970A - 薄膜圧電共振器を用いた帯域フィルタ

Info

Publication number: JP2004158970A
Application number: JP2002321210A
Authority: JP
Inventors: Kosuke Nishimura; 浩介西村; Masataka Fujinaga; 昌孝藤永; Masahide Kondo; 正英近藤
Original assignee: Ube Industries Ltd
Current assignee: Ube Corp
Priority date: 2002-11-05
Filing date: 2002-11-05
Publication date: 2004-06-03
Also published as: US20040085160A1; US6885262B2

Abstract

【課題】薄膜圧電共振器で梯子型フィルタを構成する場合にフィルタ全体のサイズを変えることなしに、さらに挿入損失の劣化もなく、阻止域減衰特性を改善するフィルタを提供する。
【解決手段】特性インピーダンスがそれぞれＺ０である第１端子と第２端子とを有し、前記第１端子と第２端子との間に直列素子及び分路素子を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも１つの素子の特性インピーダンスをＺ１、前記分路素子のうち少なくとも１つ素子の特性インピーダンスをＺ２としたとき、前記Ｚ０、Ｚ１およびＺ２とが、１＜（Ｚ１／Ｚ０）＜２、かつ、０．５＜（Ｚ２／Ｚ０）＜１の関係にある。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、通信機器の技術分野に属するものであり、特に薄膜圧電共振器を用いた帯域フィルタに関するものである。
【０００２】
【従来の技術】
小型で高周波で使用可能なフィルタとして薄膜圧電共振器を用いたフィルタがある。薄膜圧電共振器の代表的等価回路を図８に示す。図８からわかるように薄膜圧電共振器はＳＡＷ共振器と同じように１つで直列共振及び並列共振を持つ。この共振器を用いてフィルタを構成する一般的な方法として梯子型フィルタがある（例えば特許文献１参照）。梯子型フィルタの周波数応答は、深いノッチと、急勾配の傾斜を持つ上部及び下部の通過帯域エッジを典型的に有する。
【０００３】
【特許文献１】
特開平１１−８８１１１号公報（第５頁、図１８）
【０００４】
【発明が解決しようとする課題】
しかしながら、これらの種類の梯子型フィルタは貧弱な阻止域減衰特性を示す傾向がある。即ち、通過帯域より高い周波数の阻止帯域および、通過帯域より低い周波数の阻止帯域において、減衰特性が十分でないという問題がある。
【０００５】
貧弱な阻止域減衰特性を改善する方法としては、追加の薄膜圧電共振器をフィルタ構成に加えることが考えられるが素子数の増加に伴い挿入損失が劣化する。また、共振器の数が増えることでフィルタ全体のサイズが大きくなる。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、薄膜圧電共振器で梯子型フィルタを構成する場合にフィルタ全体のサイズを変えることなしに、さらに挿入損失の劣化もなく、阻止域減衰特性を改善するフィルタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記のような問題点を解決するためになされたもので、特性インピーダンスがそれぞれＺ０である第１端子と第２端子とを有し、前記第１端子と第２端子との間に直列素子及び分路素子を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも１つの素子の特性インピーダンスをＺ１、前記分路素子のうち少なくとも１つ素子の特性インピーダンスをＺ２としたとき、前記Ｚ０、Ｚ１およびＺ２とが、１＜（Ｚ１／Ｚ０）＜２、かつ、０．５＜（Ｚ２／Ｚ０）＜１の関係にあることを特徴とする帯域フィルタに関する。
【０００８】
また、本発明は、前記直列素子のうち少なくとも１つの素子の特性インピーダンスをＺ１とし、前記分路素子のうち少なくとも１つ素子の特性インピーダンスをＺ２としたとき、前記Ｚ０、Ｚ１およびＺ２とが、１．３＜（Ｚ１／Ｚ０）＜１．７、かつ、０．６＜（Ｚ２／Ｚ０）＜０．８の関係にあることを特徴とする前記帯域フィルタに関する。
【０００９】
【発明の実施の形態】
薄膜圧電共振器の各素子の特性インピーダンスＺは作製するフィルタの中心周波数付近では次のように表せる。
Ｚ＝１／２πｆＣ
Ｃ＝ε_０ε_ｒＳ／Ｔ
【００１０】
ここでＳは対向する電極の面積、ｆはフィルタの中心周波数、ε_ｒは薄膜圧電体の比誘電率、ε_０は真空中の誘電率、Ｔは薄膜圧電体の厚みを表す。また、Ｃは対向する電極からなる容量を示す。
【００１１】
先の例で示したように梯子型フィルタでは各素子の特性インピーダンスは接続線路の特性インピーダンスと同じものを用いて構成するのが一般的である。しかし、先に述べた問題点がある。今回、直列素子の一部の特性インピーダンスを線路の特性インピーダンスより大きくし、また、分路素子の一部の特性インピーダンスを線路の特性インピーダンスより逆に小さくすることでフィルタ全体のサイズを変えることなしに、さらに挿入損失の劣化もなく、阻止域減衰特性を改善するフィルタを提供できることが示された。
【００１２】
以下に、本発明における薄膜圧電共振器を用いた帯域フィルタの実施形態について、図面を用いて詳細に説明する。
【００１３】
図１に６つの薄膜圧電共振器から構成された梯子型回路からなる本発明の帯域フィルタの一実施形態を示す。
【００１４】
本発明の薄膜圧電共振器を用いた帯域フィルタは、特性インピーダンスがそれぞれＺ０である第１端子１と第２端子２とを有し、前記第１端子１と第２端子２との間に直列素子２３，２５，２７及び分路素子２２，２４，２６を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも１つの素子の特性インピーダンスをＺ１、前記分路素子のうち少なくとも１つ素子の特性インピーダンスをＺ２としたとき、前記Ｚ０とＺ１およびＺ２とが、１＜（Ｚ１／Ｚ０）＜２、かつ、０．５＜（Ｚ２／Ｚ０）＜１の関係にあることを特徴とする。すべての直列素子の（Ｚ１／Ｚ０）が１以下では、阻止域減衰特性の改善効果がなく、すべての直列素子の（Ｚ１／Ｚ０）が２以上では、通過帯域特性の損失が悪くなり、好ましくない。また、すべての分路素子の（Ｚ２／Ｚ０）が０．５以下では、通過帯域特性がくずれ、また、阻止域との選択性が急峻でなくなり、すべての分路素子の（Ｚ２／Ｚ０）が１以上では、阻止域減衰特性の改善効果がなく、好ましくない。
【００１５】
さらに、少なくとも一つの直列素子、少なくとも１つの分路素子に関して、前記Ｚ０、Ｚ１およびＺ２とが、１．３＜（Ｚ１／Ｚ０）＜１．７、かつ、０．６＜（Ｚ２／Ｚ０）＜０．８の関係になるようにすることにより、調整電極の変更による共振周波数の調整等、各素子を変更することなく減衰特性の改善が容易に得られる。なお、調整電極とは、共振周波数を調整するために上部電極のうえにさらに形成する電極のことである。
【００１６】
通常、帯域フィルタを構成する直列素子および分路素子の特性インピーダンスは、第１端子および第２端子の特性インピーダンスＺ０に合わせられ、Ｚ０と大きく異なる特性インピーダンスとすると帯域フィルタとしての機能を果たさなくなる。本発明では、すべての直列素子の特性インピーダンスは、０．９Ｚ０以上であることが好ましく、Ｚ１の上限である２Ｚ０より小さいことが好ましい。また、すべての分路素子の特性インピーダンスは、１．２Ｚ０以下であることが好ましく、Ｚ２の下限である０．５Ｚ０より大きいことが好ましい。
【００１７】
また、素子の特性インピーダンスの調整は、上部電極と下部電極で構成される対向電極の面積を調整することにより任意に行なうことができる。また、一対の電極にサンドイッチ状に挟まれた圧電層の厚みや比誘電率を変化させることでも可能である。
【００１８】
本発明において、特性インピーダンスがＺ０である第１の端子とは薄膜圧電共振器から構成されるフィルタの第２の端子側をそれに接続する線路の特性インピーダンスで終端したときに第１の端子側からながめた場合の特性インピーダンスがＺ０ということである。同様に特性インピーダンスがＺ０である第２の端子とは、第１の端子をそれに接続する線路の特性インピーダンスで終端し第２の端子側からフィルタ全体をながめた場合の特性インピーダンスがＺ０ということである。本発明において、梯子型回路の段数、即ち、直列素子および分路素子の数は特に限定されない。
【００１９】
また、前記直列素子および分路素子を構成する薄膜圧電共振器としては、従来より知られている、圧電体薄膜の厚み振動を利用した薄膜バルク波共振子（ＴｈｉｎＦｉｌｍＢｕｌｋＡｃｏｕｓｔｉｃＲｅｓｏｎａｔｏｒ：ＦＢＡＲ）や積層型薄膜バルク波共振器及びフィルタ（ＳｔａｃｋｅｄＴｈｉｎＦｉｌｍＢｕｌｋＡｃｏｕｓｔｉｃＷａｖｅＲｅｓｏｎａｔｏｒｓａｎｄＦｉｌｔｅｒｓ：ＳＢＡＲ）などが挙げられる。これらは、基板に設けられた薄い支持膜の上に、主として圧電体よりなる薄膜と、これを駆動する電極とを形成したものであり、ギガヘルツ帯での基本共振が可能である。
【００２０】
薄膜圧電共振器の一例を図２および図３に示す。図２は、薄膜圧電共振器の平面図であり、図３は、図２のＸ−Ｘ’における断面図である。概ね符号５０で示される薄膜圧電共振器は、シリコンＳｉ、ガリウム砒素ＧａＡｓのような半導体基板５２上に、両面が一対の電極５６，５８にサンドイッチ状に挟まれた圧電層５４が形成されている。半導体基板側の一方の電極の半導体基板に対向する面には、必要に応じて絶縁体層を形成してもよい。
【００２１】
このような弾性波を利用した共振器、フィルター等に応用されるＦＢＡＲ、ＳＢＡＲなどの薄膜圧電振動子は、例えば、以下のようにして製造される。
【００２２】
シリコンなどの半導体単結晶、シリコンウエハー上に形成された多結晶ダイヤモンド、エリンバーなどの恒弾性金属などの基板上に、種々の薄膜形成方法によって、誘電体薄膜、導電体薄膜、またはこれらを積層した下地膜を形成する。この下地膜上に圧電体薄膜を形成し、さらに必要に応じた上部構造を形成する。各層の形成後に、または全層を形成した後に、各々の膜に物理的処理または化学的処理を施すことにより、微細加工、パターニングを行う。湿式法に基づく異方性エッチングにより基板から振動部の下に位置する部分を除去した浮き構造を作製した後、最後に１デバイス単位に分離することにより薄膜圧電デバイスを得る。
【００２３】
例えば、特開昭５８−１５３４１２号公報や特開昭６０−１４２６０７号公報に記載された薄膜圧電振動子は、基板の上面上に下地膜、下部電極、圧電体薄膜および上部電極を形成した後に、基板の下面側から振動部となる部分の下にある基板部分を除去して、ビアホールを形成することにより製造されている。基板がシリコンからなるものであれば、加熱ＫＯＨ水溶液を使用してシリコン基板の一部を裏面からエッチングして取り去ることにより、ビアホールを形成する。これにより、シリコン基板の上面側において、圧電材料の層が複数の金属電極の間に挟み込まれた構造体の縁部をビアホールの周囲の部分で支持した形態を有する共振器を作製できる。
【００２４】
薄膜圧電デバイスに応用されるＦＢＡＲ、ＳＢＡＲなどの薄膜圧電共振器を製造する従来技術の他の方法は、例えば特開平２−１３１０９号公報に記載のように、空気ブリッジ式ＦＢＡＲデバイスを作ることである。通常、最初に犠牲層（Ｓａｃｒｉｆｉｃｉａｌｌａｙｅｒ）を設置し、次にこの犠牲層の上に圧電共振器を製作する。プロセスの終わりまたは終わり近くに、犠牲層を除去して、振動部を形成する。処理はすべてウェハー前面で行なわれるから、この方法は、ウェハー両面におけるパターンの整列および大面積のウェハー裏面側開口部を必要としない。特開２０００−６９５９４号公報には、犠牲層として燐石英ガラス（ＰＳＧ）を使用した空気ブリッジ式のＦＢＡＲ／ＳＢＡＲデバイスの構成と製造方法が記載されている。
【００２５】
また、本発明に用いる薄膜圧電共振器として、振動空間を有する基板と、該基板上に形成された圧電積層構造体とからなる薄膜圧電共振器であって、該圧電積層構造体は少なくとも圧電体膜と該圧電体膜の両面の一部に形成された金属電極とを有し、前記振動空間がＤＥＥＰＲＩＥ（深彫り型反応性イオンエッチング）法により前記基板の一面から対向面に向かって垂直に近いテーパー角で形成されている薄膜圧電共振器を好適に用いることができる。
【００２６】
この型の薄膜圧電共振器は、半導体あるいは絶縁体からなる基板の上面に、圧電材料の層が複数の金属電極の間に挟み込まれた構造を有する振動部を形成するにあたり、プラズマを利用した深いトレンチエッチングであるＤｅｅｐＲＩＥ（深彫り型反応性イオンエッチング）法によって、振動部となる部分の下にある基板部分を基板の下面側から異方的に除去して、振動空間となるビアホールを形成する。即ち、ＤｅｅｐＲＩＥ法の適用により、前記基板の一面から対向面に向かって垂直に近いテーパー角で形成されて、振動空間に下部電極または絶縁体層が面した部位であるダイアフラムの寸法と基板下面開口部の寸法との差が小さなビアホールを形成して、電気的に接続された隣り合う薄膜圧電共振器の中心間距離を短くすることができる。ここでテーパー角とは、基板の一面から対向面に向かって形成された側壁を代表する平均平面と基板下面との為す角度であり、テーパー角８０〜１００度あれば、垂直に近いと言える。このように、ＦＢＡＲ共振器の集積化が可能となり、圧電体層を挟む金属電極の電気抵抗を小さく抑えて、集積化された複数個の薄膜圧電共振器を組み合わせることにより、挿入損失が小さくて高特性、高性能な帯域フィルタを製造することができる。
【００２７】
薄膜圧電デバイス用の圧電材料としては、公知のように、窒化アルミニウム（ＡｌＮ），酸化亜鉛（ＺｎＯ），硫化カドミウム（ＣｄＳ），チタン酸鉛（ＰＴ（ＰｂＴｉＯ_３）），チタン酸ジルコン酸鉛（ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３））などが用いられている。
【００２８】
電極（下部電極および上部電極）としては、公知のように、モリブデン（Ｍｏ）、タングステン（Ｗ）、白金（Ｐｔ）などの導電膜を用いることができる。Ｍｏは熱弾性損失がＡｌの約１／５６と低いことから、特に高周波で振動する振動部を構成するのに好適である。Ｍｏ単体、Ｗ単体だけでなく、ＭｏまたはＷを主成分（好ましくは含有量が８０原子％以上）とする合金を使用することも可能である。下部電極および上部電極の厚さは、例えば５０〜２５０ｎｍである。下部電極および上部電極の形成方法としては、スパッタリング法または真空蒸着法が例示され、さらに必要に応じて所望の形状へのパターン形成のためにフォトリソグラフィー技術が適用される。
【００２９】
必要により基板と下部電極との間に形成される絶縁体層としては、公知のように、酸化シリコン（ＳｉＯ_２）または窒化シリコン（Ｓｉ_３Ｎ_４またはＳｉＮ_Ｘ）を主成分とする誘電体膜を用いることができる。この絶縁体層の材質について、主成分とは、誘電体膜中の含有量が５０当量％以上である成分を指す。誘電体膜は、単層からなるものであっても良いし、密着性を高めるための層などを付加した複数層からなるものであっても良い。
【００３０】
上記のような薄膜圧電共振器を適切に配列して梯子型フィルタを構成することができる。その配列の一例を図４に示す。フィルタ７０の電極７６，７８は圧電層７４を挟んで平行になって各共振器を構成するとともに隣の共振器との接続の役目をしている。
【００３１】
本発明では、第１端子と第２端子の特性インピーダンスＺ０に対して、直列素子のうち少なくとも１つの素子のインピーダンスＺ１を大きくし、かつ、第１端子と第２端子の特性インピーダンスＺ０に対して、分路素子のうち少なくとも１つの素子のインピーダンスＺ２を小さく設定することにより、阻止域減衰特性が改善される。特に、Ｚ０とＺ１およびＺ２とが、１＜（Ｚ１／Ｚ０）＜２、かつ、０．５＜（Ｚ２／Ｚ０）＜１の関係にある場合、好ましい阻止域減衰特性を得ることが出来る。
【００３２】
さらに、前記Ｚ０とＺ１およびＺ２とが、１．３＜（Ｚ１／Ｚ０）＜１．７、かつ、０．６＜（Ｚ２／Ｚ０）＜０．８の関係になるようにすることにより、調整電極の変更による共振周波数の調整等、各素子に変更を加えることなく減衰特性の改善が容易に得られる。
【００３３】
【実施例】
以下に実施例および比較例を示し、本発明をさらに詳細に説明する。
【００３４】
〔実施例１〕
表１に記載の通りに構成部材の材質及び厚みを調整して図３に示す形態のＦＢＡＲを有する図１に示した６素子のＦＢＡＲからなる梯子型フィルタを形成した。即ち、直列素子のうち１つの素子の特性インピーダンスＺ１を第１および第２の端子の特性インピーダンスＺ０（ここでは５０Ω）よりも大きい７０Ωに設定し、分路素子のうち１つの素子の特性インピーダンスＺ２を第１および第２の端子の特性インピーダンスＺ０（ここでは５０Ω）より小さい３５Ωとした。このフィルタの周波数応答を図５に示す。直列素子と分路素子の特性インピーダンスを特定の範囲とすることにより、図５に示すような阻止域減衰特性の優れた帯域フィルタを得ることができた。次に示す比較例１に比べて、１０ｄＢ以上の阻止域減衰特性の改善が見られることがわかる。
【００３５】
【表１】

【００３６】
〔実施例２〕
表２に記載の通りに構成部材の材質及び厚みを調整して図３に示す形態のＦＢＡＲを有する図１に示した６素子のＦＢＡＲからなる梯子型フィルタを形成した。即ち、直列素子のうち１つの素子の特性インピーダンスＺ１を第１および第２の端子の特性インピーダンスＺ０（ここでは５０Ω）よりも大きい９５Ωに設定し、分路素子のうち１つの素子の特性インピーダンスＺ２を第１および第２の端子の特性インピーダンスＺ０（ここでは５０Ω）より小さい２８Ωとした。さらに、通過周波数帯域幅を調整するために、分路素子の一つ（素子２４）の調整電極の厚みを増した。
このようにすることにより、実施例１で示した周波数特性とほぼ同一の周波数特性を得ることができた。
【表２】

〔比較例１〕
表３に記載の通りに構成部材の材質及び厚みを調整して図３に示す形態のＦＢＡＲを有する図１に示した６素子のＦＢＡＲからなる梯子型フィルタを形成した。即ち、梯子型フィルタを構成する直列素子および分路素子の各共振器の特性インピーダンスを第１および第２の端子の特性インピーダンス５０Ωと同一とした。このフィルタの周波数応答を図６に示す。阻止域減衰特性の劣っていることが分かる。
【００３７】
【表３】

【００３８】
〔比較例２〕
表４に記載の通りに構成部材の材質及び厚みを調整して図３に示す形態のＦＢＡＲを有する図１に示した６素子のＦＢＡＲからなる梯子型フィルタを形成した。即ち、各素子の特性インピーダンスが本発明の指定範囲からはずれ、直列素子のうち１つの素子の特性インピーダンスＺ１が、第１および第２の端子の特性インピーダンスＺ０（ここでは５０Ω）の２倍より大きく、分路素子のうち１つの素子の特性インピーダンスＺ２が第１および第２の端子の特性インピーダンスＺ０（ここでは５０Ω）の１／２より小さく構成されている。このフィルタの周波数応答を図７に示す。図７より、通過帯域内のマッチングが悪くなりリップルが大きく挿入損失が悪くなることがわかる。
【００３９】
【表４】

【００４０】
【発明の効果】
以上説明したように、特性インピーダンスがそれぞれＺ０である第１端子と第２端子とを有し、前記第１端子と第２端子との間に直列素子及び分路素子を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも１つの素子の特性インピーダンスをＺ１、前記分路素子のうち少なくとも１つ素子の特性インピーダンスをＺ２としたとき、前記Ｚ０とＺ１およびＺ２とが、１＜（Ｚ１／Ｚ０）＜２、かつ、０．５＜（Ｚ２／Ｚ０）＜１の関係を有するようにすることにより、フィルタ全体のサイズを変えることなしに、さらに挿入損失の劣化もなく、阻止域減衰特性を改善するフィルタを提供することができる。
【図面の簡単な説明】
【図１】本発明の１実施形態である６素子の梯子型フィルタの模式図である。
【図２】本発明に係る薄膜圧電共振器の１実施形態の平面図である
【図３】本発明に係る薄膜圧電共振器の１実施形態の断面図である。
【図４】本発明の１実施形態の６素子からなる梯子型フィルタの平面図である。
【図５】実施例１の周波数応答図である。
【図６】比較例１の周波数応答図である。
【図７】比較例２の周波数応答図である。
【図８】薄膜圧電共振器の等価回路図である。
【符号の説明】
１第１の端子
２第２の端子
２０梯子型フィルタ
２３，２５，２７直列素子（ＦＢＡＲ）
２２，２４，２６分路素子（ＦＢＡＲ）
５０薄膜圧電共振器
５２半導体基板
５６，５８電極
５４圧電層
５５振動空間
７０梯子型フィルタ
７２半導体基板
７４圧電層
７６，７８電極

Claims

特性インピーダンスがそれぞれＺ０である第１端子と第２端子とを有し、前記第１端子と第２端子との間に直列素子及び分路素子を備えた梯子型回路を構成し、前記直列素子及び前記分路素子に薄膜圧電共振器を含む帯域フィルタであって、前記直列素子のうち少なくとも１つの素子の特性インピーダンスをＺ１、前記分路素子のうち少なくとも１つ素子の特性インピーダンスをＺ２としたとき、前記Ｚ０、Ｚ１およびＺ２とが、１＜（Ｚ１／Ｚ０）＜２、かつ、０．５＜（Ｚ２／Ｚ０）＜１の関係にあることを特徴とする帯域フィルタ。
前記直列素子のうち少なくとも１つの素子の特性インピーダンスをＺ１とし、前記分路素子のうち少なくとも１つ素子の特性インピーダンスをＺ２としたとき、前記Ｚ０、Ｚ１およびＺ２とが、１．３＜（Ｚ１／Ｚ０）＜１．７、かつ、０．６＜（Ｚ２／Ｚ０）＜０．８の関係にあることを特徴とする請求項１記載の帯域フィルタ。