JP2004153081A - Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 - Google Patents
Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 Download PDFInfo
- Publication number
- JP2004153081A JP2004153081A JP2002317634A JP2002317634A JP2004153081A JP 2004153081 A JP2004153081 A JP 2004153081A JP 2002317634 A JP2002317634 A JP 2002317634A JP 2002317634 A JP2002317634 A JP 2002317634A JP 2004153081 A JP2004153081 A JP 2004153081A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- region
- soi
- silicon
- soi wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 87
- 239000010703 silicon Substances 0.000 claims abstract description 87
- 239000013078 crystal Substances 0.000 claims abstract description 81
- 230000007547 defect Effects 0.000 claims abstract description 79
- 238000000151 deposition Methods 0.000 claims abstract description 46
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 6
- -1 hydrogen ions Chemical class 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 7
- 230000032798 delamination Effects 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 24
- 238000004140 cleaning Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 165
- 239000010410 layer Substances 0.000 description 74
- 230000008021 deposition Effects 0.000 description 27
- 238000009826 distribution Methods 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000008034 disappearance Effects 0.000 description 7
- 238000002438 flame photometric detection Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000001556 precipitation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910002804 graphite Inorganic materials 0.000 description 4
- 239000010439 graphite Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000011835 investigation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
- C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Element Separation (AREA)
Abstract
【課題】例えば、厚さが２００ｎｍ以下といった極めて薄いＳＯＩ層を形成した場合であっても、フッ酸洗浄等により微小ピットが発生せずに優れた電気特性を持ち、しかも、工数を増やさずに製造することができるＳＯＩウェーハを提供する。
【解決手段】ボンドウェーハ２１の表面から水素イオン等をイオン注入してウェーハ内部にイオン注入層２４を形成し、該ボンドウエーハのイオン注入された側の表面とベースウェーハ２２の表面とを酸化膜２３を介してまたは直接貼り合わせた後、熱処理により前記ボンドウェーハの一部を前記イオン注入層で剥離してＳＯＩウェーハを形成するＳＯＩウェーハの製造方法において、前記ボンドウェーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないシリコンウエーハを用いる。
【選択図】 図１
【解決手段】ボンドウェーハ２１の表面から水素イオン等をイオン注入してウェーハ内部にイオン注入層２４を形成し、該ボンドウエーハのイオン注入された側の表面とベースウェーハ２２の表面とを酸化膜２３を介してまたは直接貼り合わせた後、熱処理により前記ボンドウェーハの一部を前記イオン注入層で剥離してＳＯＩウェーハを形成するＳＯＩウェーハの製造方法において、前記ボンドウェーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないシリコンウエーハを用いる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はＳＯＩウェーハに関し、さらに詳しくは、シリコン活性層が薄く形成されている場合であっても電気的信頼性が極めて高いＳＯＩウェーハ、及びそのようなＳＯＩウエーハの製造方法に関する。
【０００２】
【従来の技術】
従来、デバイス用基板として、支持基板上にシリコン活性層（ＳＯＩ層）が形成されたＳＯＩウエーハが広く利用されている。このようなＳＯＩウエーハの製造方法として、例えば２枚のシリコンウエーハ同士を酸化膜を介して貼り合わせる貼り合わせ法が知られている。貼り合わせ法の一つであるイオン注入剥離法では、シリコン活性層となるシリコンウエーハ（ボンドウエーハ）あるいは支持基板となるベースウエーハの表面に酸化膜（絶縁層）を形成し、ボンドウエーハの片側の表面から水素等のイオンをイオン注入してウエーハ内部にイオン注入層を形成する。さらに、このボンドウエーハを酸化膜を介してベースウエーハに貼り合わせた後、熱処理によりイオン注入層で剥離する。これによりベースウエーハ上に酸化膜を介して薄いシリコン活性層が形成されたＳＯＩウェーハを得ることができる。
なお、絶縁性の支持基板を用い、これにボンドウエーハを直接、すなわち酸化膜を介さずに貼り合わせる場合もある。
【０００３】
上記のようにＳＯＩウェーハを製造する場合、ボンドウエーハとしては、これまでは通常、表面にサイズが５０ｎｍ以上の微小ピット欠陥が存在するシリコンウエーハを使用するのが一般的であった。しかし、近年、シリコン活性層の薄膜化要求が増し、これに適用できるシリコンウエーハの品質要求も厳しくなっている。
【０００４】
シリコン活性層の欠陥を低減させるものとして、エピタキシャル層を利用したものや、ＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローンイン（Ｇｒｏｗｎ−ｉｎ）欠陥と呼ばれる単結晶成長起因の欠陥の無い、いわゆるニュートラルな領域（Ｎ領域）のシリコン単結晶を利用したものが提案されている。
【０００５】
例えば、シリコンウエーハ（ボンドウエーハ）上にエピタキシャル層を形成し、エピタキシャル層にボロンをイオン注入した後、支持基板に酸化膜を介して貼り合わせ、さらにボンドウエーハの裏面を研削研磨することによりＳＯＩウエーハを製造する方法が提案されている（例えば、特許文献１参照。）。
しかし、このようにエピタキシャル層を形成したウエーハをボンドウエーハとして使用した場合、ＳＯＩ層の欠陥は改善されるが、エピタキシャル層を成長させる工程が増えるため、製造コストが著しく増加するという問題がある。
【０００６】
一方、ボンドウエーハとして、ＦＰＤやＣＯＰ等の微小欠陥が存在しないＮ領域で育成したシリコンウエーハを用いる場合には、シリコン単結晶の育成条件を精密に制御する必要はあるが、エピタキシャル層を形成させるような工程が不要であるという利点がある。
【０００７】
ここでＮ領域について説明しておくと、通常の結晶中固液界面近傍の温度勾配Ｇが大きい炉内構造（ホットゾーン：ＨＺ）を使用したＣＺ引上げ機で結晶軸方向に成長速度Ｖを高速から低速に変化させた場合、図９に示したような欠陥分布図として得られることが知られている。
図９においてＶ領域とは、Ｖａｃａｎｃｙ、つまりシリコン原子の不足から発生する凹部、穴のようなものが多い領域であり、Ｉ領域とは、シリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊が多い領域のことである。そして、Ｖ領域とＩ領域の間には、原子の不足や余分が無い（少ない）ニュートラル（Ｎｅｕｔｒａｌ、以下Ｎと略記することがある）領域が存在し、また、Ｖ領域の境界近辺にはＯＳＦ（酸化誘起積層欠陥、ＯｘｉｄａｔｉｏｎＩｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）と呼ばれる欠陥が、結晶成長軸に対する垂直方向の断面で見た時に、リング状に分布（以下、ＯＳＦリングということがある）していることも確認されている。
【０００８】
そして、成長速度が比較的高速の場合には、空孔型の点欠陥が集合したボイド起因とされているＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローンイン欠陥が結晶径方向全域に高密度に存在し、これらの欠陥が存在する領域はＶ領域となる。また、成長速度の低下に伴い、ＯＳＦリングが結晶の周辺から発生し、このリングの外側に格子間シリコンが集合した転位ループ起因と考えられているＬ／Ｄ（Ｌａｒｇｅ Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略号、ＬＳＥＰＤ、ＬＦＰＤ等）の欠陥（巨大転位クラスタ）が低密度に存在し、これらの欠陥が存在する領域はＩ領域（Ｌ／Ｄ領域ということがある）となる。さらに、成長速度を低速にすると、ＯＳＦリングがウエーハの中心に収縮して消滅し、全面がＩ領域となる。
【０００９】
そして、Ｖ領域とＩ領域の中間でＯＳＦリングの外側のＮ領域は、空孔起因のＦＰＤ、ＬＳＴＤ、ＣＯＰも、格子間シリコン起因のＬＳＥＰＤ、ＬＦＰＤも存在しない領域となる。なお、最近では、Ｎ領域をさらに分類すると、図９に示されているように、ＯＳＦリングの外側に隣接するＮｖ領域（空孔の多い領域）とＩ領域に隣接するＮｉ領域（格子間シリコンが多い領域）とがあり、Ｎｖ領域では、熱酸化処理した際に酸素析出量が多く、Ｎｉ領域では酸素析出が殆ど無いことがわかっている。
【００１０】
このようなＮ領域は、従来、ウエーハ面内では一部分にしか存在しなかったが、引上げ速度（Ｖ）と結晶固液界面軸方向温度勾配（Ｇ）の比であるＶ／Ｇを制御することでＮ領域が横全面（ウェーハ全面）に広がった結晶が製造できるようになっている。
【００１１】
そこで、ＳＯＩウエーハの製造においても、前記したようにボンドウエーハとして全面Ｎ領域となるシリコン単結晶ウエーハを用いる方法が提案されている。例えば、チョクラルスキー法（ＣＺ法）によりシリコン単結晶を引上げる際、引き上げ速度Ｖと引上げ軸方向の結晶固液界面の温度勾配Ｇとの比（Ｖ／Ｇ）を所定の範囲内に制御してシリコン単結晶を引上げ、ボンドウエーハとして、Ｎ領域のシリコンウエーハを使用したＳＯＩウエーハが提案されている（例えば、特許文献２及び特許文献３参照。）。
【００１２】
【特許文献１】
特開平１０−７９４９８号公報（第４−６頁、図２）
【特許文献２】
特開２００１−１４６４９８号公報（第５−８頁）
【特許文献３】
特開２００１−４４３９８号公報（第２−４頁、図１）
【００１３】
【発明が解決しようとする課題】
ボンドウェーハとベースウェーハとの貼り合わせのための酸化処理及びＳＯＩ層の厚さを調整するための酸化処理を行った後、酸化膜除去のため弗酸洗浄を行う場合があるが、ボンドウエーハとしてＮ領域で育成したシリコン単結晶を用いても、ＳＯＩ層がほぼ全面あるいは局部的に破壊するという不良が発生する場合があった。特にＳＯＩ層の厚さを薄く形成したときに上記のような不良が生じることが多かった。また、将来、さらにＳＯＩ層の薄膜化が要求されるようになった場合には、このような単にＮ領域で育成したシリコンウエーハをボンドウエーハとして使用してもＳＯＩ層が著しく劣化してしまうことが懸念されるほか、ＳＯＩ層とベースウェーハの層間絶縁酸化膜の膜質を損なうことも予想される。
【００１４】
そこで、本発明は、このような問題点に鑑みてなされたもので、例えば、厚さが２００ｎｍ以下といった極めて薄いＳＯＩ層を形成した場合であっても、弗酸洗浄等により微小ピットが発生せずに優れた電気特性を持ち、しかも、工数を増やさずに製造することができるＳＯＩウェーハを提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明によれば、少なくとも支持基板上にシリコン活性層が形成されたＳＯＩウエーハであって、少なくとも前記シリコン活性層が、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないものからなることを特徴とするＳＯＩウエーハが提供される（請求項１）。
【００１６】
このようにシリコン活性層が、Ｎ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないシリコン単結晶からなるＳＯＩウエーハとすれば、シリコン活性層には極めて微小な欠陥すら存在しないことになるので、これを弗酸洗浄した場合でも微小ピットが発生せず、優れた電気特性を持つＳＯＩウェーハとなる。また、このようなＳＯＩウエーハであれば、エピウエーハを用いる場合のような工数を増やさずに製造することができるので、製造コストが低く抑えられたものとなる。
【００１７】
この場合、シリコン活性層の厚さは、２００ｎｍ以下とすることができる（請求項２）。
近年、ＳＯＩ層の薄膜化が要求されているが、本発明に係るＳＯＩウエーハのシリコン活性層にはＣｕデポジッション法により検出される極めて微小な欠陥すら存在しないので、シリコン活性層の厚さを２００ｎｍ以下としても、弗酸洗浄等により欠陥が拡大してシリコン活性層が破壊されることがなく、高品質のＳＯＩウエーハとすることができる。
【００１８】
また、前記シリコン活性層が、酸化膜を介して前記支持基板に貼り合わされて形成されているものであることが好ましく（請求項３）、この場合、前記酸化膜の厚さが２ｎｍ〜３０００ｎｍの範囲内にあることが好ましい（請求項４）。
このようにシリコン活性層が酸化膜を介して支持基板に貼り合わされて形成されているものであれば、通常の貼り合わせ法により容易に製造することができる。また、上記範囲内の厚さの酸化膜であれば、熱処理等により容易に形成することができる上、シリコン活性層が酸化膜により確実に接合されるとともに絶縁されて高品質のＳＯＩウエーハとなる。
【００１９】
また、前記ＳＯＩウエーハは、イオン注入剥離法により製造されたものとすることができる（請求項５）。
このようにイオン注入剥離法により製造されたものであれば、シリコン活性層が極めて薄く厚さの均一なものとすることができる上、欠陥の無い極めて高品質のＳＯＩウエーハとなる。
【００２０】
さらに本発明では、上記のようなＳＯＩウエーハを製造する方法も提供される。すなわち、シリコン活性層となるボンドウエーハと支持基板となるベースウエーハのうち、前記ボンドウェーハの表面から水素イオン、希ガスイオンあるいはこれらの混合ガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、該ボンドウエーハのイオン注入された側の表面と前記ベースウェーハの表面とを酸化膜を介してまたは直接貼り合わせた後、熱処理により前記ボンドウェーハの一部を前記イオン注入層で剥離してＳＯＩウェーハを形成するＳＯＩウェーハの製造方法において、前記ボンドウェーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないシリコンウエーハを用いることを特徴とするＳＯＩウエーハの製造方法が提供される（請求項６）。
【００２１】
このような方法によりＳＯＩウエーハを製造すれば、シリコン活性層がボンドウエーハの性質を反映したもの、すなわち、Ｎ領域であって、且つＣｕデポジション法により検出される欠陥領域すら存在しないものとなり、極めて高品質のＳＯＩウエーハを得ることができる。また、工数が増えることもないので、製造コストを低く抑えることができる。
【００２２】
以下、本発明についてさらに詳しく説明する。
本発明者らは、本発明の完成に先立って以下のような調査及び検討を行った。まず、シリコン単結晶を引き上げる際、結晶肩から直胴尾部にかけて高速から低速へ漸減させた場合、前記したように、ある成長速度に達したときにＯＳＦがシュリンクし、その後、さらに低速領域でＮｖ、Ｎｉ、Ｉ（巨大転位クラスタ発生）領域の順に各相が形成されることが知られている。また、最近では、図２に示されるように、Ｎｖ領域にはＯＳＦ消滅直後にＣｕデポジション法により欠陥が検出される領域が一部存在することも分かった（例えば、特開２００２−２０１０９３号公報参照。）。
【００２３】
なお、Ｃｕデポジション法とは、半導体ウエーハの欠陥の位置を正確に測定し、半導体ウエーハの欠陥に対する検出限度を向上させ、より微細な欠陥に対しても正確に測定し、分析できるウエーハの評価法である。
具体的なウエーハの評価方法は、ウエーハ表面上に所定の厚さの絶縁膜を形成させ、前記ウエーハの表面近くに形成された欠陥部位上の絶縁膜を破壊して欠陥部位にＣｕ等の電解物質を析出（デポジション）するものである。つまり、Ｃｕデポジション法は、Ｃｕイオンが溶存する液体の中で、ウエーハ表面に形成した酸化膜に電位を印加すると、酸化膜が劣化している部位に電流が流れ、ＣｕイオンがＣｕとなって析出することを利用した評価法である。酸化膜が劣化し易い部分にはＣＯＰ等の欠陥が存在していることが知られている。
【００２４】
Ｃｕデポジションされたウエーハの欠陥部位は、集光灯下や直接的に肉眼で分析してその分布や密度を評価することができ、さらに顕微鏡観察、透過電子顕微鏡（ＴＥＭ）または走査電子顕微鏡（ＳＥＭ）等でも確認することができる。
【００２５】
そして、当業者なら、ＯＳＦがシュリンクした後のＮｖ領域からＮｉ領域が消滅するまで（Ｉ領域が発生するまで）の範囲で育成したシリコン単結晶をボンドウエーハとして使用することは容易に想到できるであろう（図９参照）。
しかし、例えば厚さが２００ｎｍ以下となる極めて薄いＳＯＩ層には微小ピット欠陥さえも残留しない方が好ましい。そこで本発明者らは、これらの領域における欠陥について調査を行った。具体的には、シリコン単結晶成長の高速から低速へ漸減する際、ＯＳＦ消滅直前のＶ領域を表面検査装置（ＭＡＧＩＣＳ）による座標同定後、ＦＩＢ（集束イオンビーム）加工を施し、そのポイントのＴＥＭ観察を行ったところ、約２０ｎｍの微小ピット欠陥の存在が確認された。
【００２６】
さらに他の領域についても調査、検討を行ったところ、以下のようなことが分かった。
Ｖ領域はＯＳＦ消滅直前の領域ほどボイドが微細化するが、Ｖ領域の微小ピット欠陥は、相当微細なものであっても初期酸化膜耐圧（ＴＺＤＢ）特性を著しく劣化させる。
一方、シリコン単結晶成長の高速から低速へ漸減の際、ＯＳＦ消滅直後のＣｕデポジション欠陥領域については、Ｖ領域のように顕著な耐圧レベルの劣化はなく、ＴＺＤＢ特性が面内ほぼ１００％の領域でＣモードを示すものの、経時絶縁破壊（ＴＤＤＢ）特性においてやや劣化が見られる。
【００２７】
さらに、ＳＯＩ層表面の微小ピット欠陥の存在は、ボンドウェーハとベースウェーハの貼り合わせのための酸化、及びＳＯＩ層の厚さ調整のための酸化処理後に行われる弗酸洗浄の際、エッチングにより欠陥サイズが拡大してＳＯＩ層を破壊することがわかった。特に、空乏層を広げる目的でＳＯＩ層が１００ｎｍより薄膜化した場合、Ｃｕデポジション法で検出される、２０ｎｍのサイズを下回る十分微小な欠陥であっても、これらの欠陥が存在すると弗酸洗浄の際にエッチングにより欠陥サイズが拡大してＳＯＩ層を破壊するおそれがある。その結果、これらの微小欠陥は電気的障害を引き起こし、著しく信頼性を損なう原因となる。すなわち、上記のような領域、特にＮ領域は、本来、酸化膜耐圧はそれほど悪くないが、これをＳＯＩウエーハの活性層として用いると、たとえ欠陥のサイズがＳＯＩ層の厚さに対して十分微細であっても、電気的に信頼性を損なう可能性があることがわかった。
【００２８】
本発明者らは、以上のような調査及び検討を行った結果、シリコン活性層が、Ｎ領域であって、Ｃｕデポジション法により検出される欠陥領域さえも存在しないものとすれば、ＴＺＤＢ特性及びＴＤＤＢ特性に優れる上、弗酸洗浄を行っても欠陥サイズが拡大せず、エッチングにより破壊することのない電気特性に優れたＳＯＩウエーハとなることを見出した。そして、このようなＳＯＩウエーハを製造するには、例えば、ＣＺ法により育成されたシリコン単結晶であり、Ｎ領域であって、Ｃｕデポジション法により検出される欠陥領域が存在しないシリコンウエーハをボンドウエーハとして使用してＳＯＩ層を形成させれば良いことを見出し、本発明を完成するに至ったものである。
【００２９】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施の形態について具体的に説明するが、本発明はこれに限定されるものではない。
図１は、イオン注入剥離法により本発明に係るＳＯＩウエーハを製造する工程の一例を示すフロー図である。
まず、最初の工程（ａ）では、２枚のシリコン鏡面ウエーハ、すなわち、ＳＯＩ層となるボンドウエーハ２１と、支持基板となるベースウエーハ２２とを準備する。ここで、本発明では、ボンドウエーハ２１として、チョクラルスキー法（ＣＺ法）により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域（本発明では「Ｃｕデポジッション欠陥領域」という場合がある。）が存在しないシリコンウエーハを使用する。
【００３０】
上記のようなＮ領域であって、Ｃｕデポジッション欠陥領域の無いシリコン単結晶は、例えば、図３に示されるような単結晶製造装置を使用し、Ｖ／Ｇを制御しながら育成することができる。この単結晶引上げ装置３０は、引上げ室３１と、引上げ室３１中に設けられたルツボ３２と、ルツボ３２の周囲に配置されたヒータ３４と、ルツボ３２を回転させるルツボ保持軸３３及びその回転機構（図示せず）と、シリコンの種結晶を保持するシードチャック６と、シードチャック６を引上げるワイヤ７と、ワイヤ７を回転又は巻き取る巻取機構（図示せず）を備えている。また、ヒータ３４の外側周囲には断熱材３５が配置されている。
【００３１】
ルツボ３２は、その内側のシリコン融液（湯）２を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。
なお、最近では引上げ室３１の水平方向の外側に、図示しない磁石を設置し、シリコン融液２に水平方向あるいは垂直方向等の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長をはかる、いわゆるＭＣＺ法が用いられることも多い。
【００３２】
また、育成したシリコン単結晶１を囲むようにして筒状の黒鉛筒（遮熱板）１２が設けられており、さらに結晶の固液界面４近傍の外周に環状の外側断熱材１０が、内側には内側断熱材１１がそれぞれ設けられている。これらの断熱材１０，１１は、その下端とシリコン融液２の湯面３との間に２〜２０ｃｍの間隔を設けて設置されている。こうすれば、結晶中心部分の温度勾配Ｇｃ［℃／ｃｍ］と結晶周辺部分の温度勾配Ｇｅとの差が小さくなり、例えば結晶周辺の温度勾配の方が結晶中心より低くなるように炉内温度を制御することもできる。
黒鉛筒１２の上には冷却筒１４があって冷却媒体を流して強制冷却している。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却手段を設けてもよい。
【００３３】
このような単結晶引上げ装置３０を用いてシリコン単結晶を製造するには、まず、ルツボ３２内でシリコンの高純度多結晶原料を融点（約１４２０℃）以上に加熱して融解する。次に、ワイヤ７を巻き出すことにより融液２の表面略中心部に種結晶の先端を接触又は浸漬させる。その後、ルツボ保持軸３３を回転させるとともに、ワイヤ７を回転させながら巻き取る。これにより種結晶も回転しながら引上げられ、単結晶の育成が開始され、以後、引上げ速度と温度を適切に調節することにより略円柱形状の単結晶棒１を得ることができる。
【００３４】
そして、Ｎ領域であって、Ｃｕデポジッション欠陥領域が存在しないシリコン単結晶を育成するには、例えば、引上げ中のシリコン単結晶の成長速度を漸減した場合、ＯＳＦリングが消滅した後に残存するＣｕデポジション法に検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間転位ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成する。すなわち、引上げ中のシリコン単結晶の成長速度を結晶肩から直胴尾部にかけて高速から低速へ漸減させた場合、図２に示したように、成長速度Ｖに応じて、Ｖ領域、ＯＳＦリング領域、Ｃｕデポジション欠陥領域、Ｎｖ領域、Ｎｉ領域、Ｉ領域（巨大転位クラスタ発生領域）の順に各相が形成されるが、Ｎ領域のうち、ＯＳＦリング消滅後に残存するＣｕデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に、Ｉ領域が発生する成長速度との間の成長速度に制御して単結晶を育成する。このような方法によれば、ＦＰＤ等のＶ領域欠陥、巨大転位クラスタ（ＬＳＥＰＤ、ＬＦＰＤ）等のＩ領域欠陥、ＯＳＦ欠陥を含まず、かつＣｕデポジション法により検出される欠陥もないＮ領域のシリコン単結晶を育成することができる。
【００３５】
そして、上記のように育成したシリコン単結晶を鏡面研磨したウエーハ（ＰＷ）に加工した後、インゴットブロックごとの単位ロットからＰＷを任意に抜き取ったのちにＣｕデポジションによる評価を行い、欠陥がフリーであった場合にボンドウェーハとして採用すれば良い。
【００３６】
次に図１の工程（ｂ）では、ボンドウエーハ２１とベースウエーハ２２のうちの少なくとも一方のウエーハの表面を酸化する。ここではボンドウエーハ２１を熱酸化し、例えば、その表面に２ｎｍ〜３０００ｎｍの厚さの酸化膜２３を形成することができる。なお、酸化膜２３の厚さが２ｎｍ未満であると、絶縁性が保てないおそれがあり、一方、３０００ｎｍを超えるような酸化膜２３を形成させるとなると、熱処理時間が極めて長くなるなど生産性低下の問題も起こり得るので、上記範囲内とするのが好ましい。
【００３７】
工程（ｃ）では、表面に酸化膜２３を形成したボンドウエーハ２１の片側の表面から水素イオンをイオン注入する。なお、希ガスイオンあるいは水素イオンと希ガスイオンの混合ガスイオンをイオン注入してもよい。これにより、ウエーハ内部にイオンの平均進入深さにおいて表面に平行なイオン注入層を形成することができる。なお、この時のイオン注入層の深さは、最終的に形成されるＳＯＩ層の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、例えば２００ｎｍ以下の厚さのＳＯＩ層とすることも可能である。
【００３８】
工程（ｄ）は、ボンドウエーハ２１のイオン注入された側の表面とベースウエーハ２２の表面とを酸化膜２３を介して貼り合わせる。例えば、常温の清浄な雰囲気下で２枚のウエーハ２１，２２の表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。
【００３９】
次に、工程（ｅ）では、熱処理によりボンドウエーハ２１の一部をイオン注入層２４で剥離する。例えば、ボンドウエーハ２１とベースウエーハ２２とを貼り合わせて接着したものに対し、不活性ガス雰囲気下約５００℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウエーハ２５とＳＯＩウエーハ２６（ＳＯＩ層２７＋埋込み酸化膜２３＋ベースウエーハ２２）に分離される。
【００４０】
工程（ｆ）では、ＳＯＩウエーハ２６に対して結合熱処理を加える。この工程（ｆ）は、前記工程（ｄ）、（ｅ）の貼り合わせ工程および剥離熱処理工程で密着させたウエーハ同士の結合力では、そのままデバイス作製工程で使用するには弱いので、結合熱処理としてＳＯＩウエーハ２６に高温の熱処理を施して結合強度を十分なものとする。例えば、この熱処理は不活性ガス雰囲気下、１０５０℃〜１２００℃で３０分から２時間の範囲で行うことができる。
【００４１】
工程（ｇ）では、ＳＯＩウエーハ２６表面に形成された酸化膜を弗酸洗浄により除去するものである。このとき、従来の方法により、単にＮ領域で育成したシリコンウエーハをボンドウエーハとして用いた場合には、微小ピットが発生してしまう。しかし、本発明に係るＳＯＩウエーハ２６は、ＳＯＩ層２７がＮ領域であって、且つＣｕデポジション欠陥領域も存在しないものであるため、弗酸洗浄を行ってもピットが拡大するようなことはなく、ＳＯＩ層２７が破壊されることもない。
【００４２】
さらに工程（ｈ）では、必要に応じ、ＳＯＩ層２７の厚さを調整するための酸化を行い、次いで（Ｉ）工程では、弗酸洗浄により酸化膜２８を除去する。これにより、ＳＯＩ層の厚さを例えば２００ｎｍ以下に調整することもできる。
以上のような工程（ａ）〜（Ｉ）を経て製造されたＳＯＩウエーハは、ＳＯＩ層の表面に微小ピットが存在せず、電気的特性に極めて優れたものとなる。
【００４３】
【実施例】
以下、実施例を挙げて本発明を説明するが、本発明はこれに限定されるものではない。
（実験１）：引上げ条件の確認
図３の単結晶製造装置３０を用いて、以下のように結晶成長速度の漸減実験を行い、各領域の境界における成長速度を調べた。
まず、２４インチ（６００ｍｍ）径の石英ルツボに原料となる多結晶シリコンを１５０ｋｇチャージし、直径２１０ｍｍのシリコン単結晶を育成した。酸素濃度は２３〜２６ｐｐｍａ（ＡＳＴＭ’７９値）となるようにした。単結晶を育成する際、図４（Ａ）に示されるように、成長速度を結晶頭部から尾部にかけて０．７０ｍｍ／ｍｉｎから０．３０ｍｍ／ｍｉｎの範囲で直線的に漸減させるように制御した。
【００４４】
そして、図４（Ａ）（Ｂ）に示すとおり、引上げた単結晶の頭部から尾部にかけて結晶軸方向に縦割り切断し、その後、直径２００ｍｍのウェーハ形状の鏡面加工仕上げのサンプルを作製した。
サンプルのうち１枚は、酸素析出熱処理後のウエーハライフタイム（ＷＬＴ）測定（測定器：ＳＥＭＩＬＡＢ ＷＴ−８５）によりＶ領域、ＯＳＦ領域、Ｉ領域の各領域の分布状況および各領域境界の成長速度を確認した。さらにもう１枚は熱酸化膜形成後Ｃｕデポジション処理を施し、酸化膜欠陥の分布状況を確認した。なお、本実験における詳細な評価方法は、以下のとおりである。
【００４５】
（ａ）直径２１０ｍｍのインゴットを結晶軸方向１０ｃｍ毎の長さでブロックに切断後、結晶軸方向に縦割り切断加工し、その後図５に示されるように結晶軸に対し垂直方向に直径２００ｍｍ（８インチ）の円柱にくり抜き加工後、ウェーハ形状の鏡面加工サンプルに仕上げた。
（ｂ）上記サンプルのうち１枚目は、ウェーハ熱処理炉内６２０℃・２時間（窒素雰囲気）熱処理後、８００℃・４時間（窒素雰囲気）と１０００℃・１６時間（ドライ酸素雰囲気）の２段熱処理を施したあとに冷却し、ＳＥＭＩＬＡＢ ＷＴ−８５によるＷＬＴマップを作成した。
（ｃ）２枚目はウェーハ表面に熱酸化膜形成後Ｃｕデポジション処理を施し、酸化膜欠陥の分布状況を確認した。評価条件は次のとおりである。
１）酸化膜：２５ｎｍ
２）電界強度：６ＭＶ／ｃｍ
３）電圧印加時間：５分間
【００４６】
実験結果
上記実験から、図６（Ａ）（Ｂ）に示されるような結果が得られ、Ｖ領域、ＯＳＦ領域、Ｎ領域、Ｉ領域の各領域境界の成長速度を確認した。
Ｖ領域／ＯＳＦ領域境界 ： ０．５２３ｍｍ／ｍｉｎ
ＯＳＦ消滅境界 ： ０．５１０ｍｍ／ｍｉｎ
Ｃｕデポジション欠陥消滅境界 ： ０．５０６ｍｍ／ｍｉｎ
析出Ｎ領域／非析出Ｎ領域境界 ： ０．４９７ｍｍ／ｍｉｎ
非析出Ｎ領域／Ｉ領域境界 ： ０．４８８ｍｍ／ｍｉｎ
【００４７】
（実験２）：ＳＯＩウエーハの製造
図３に示した実験１と同じ引き上げ装置により、２４インチ石英ルツボに原料多結晶シリコンを１５０ｋｇチャージし、今度は図７に示されるように成長速度を０．５５ｍｍ／ｍｉｎから０．４５ｍｍ／ｍｉｎの範囲で直径２１０ｍｍのインゴットの結晶頭部から尾部にかけて実験１より緩やかに漸減させ、結晶直胴部の４０ｃｍから７０ｃｍの領域にＣｕデポジション欠陥を含んだＮ領域及びＣｕデポジション欠陥を含まないＮ領域が形成されるようにコントロールした。また、酸素濃度は２４〜２６ｐｐｍａ（ＡＳＴＭ‘７９）となるように作製した。そして以下の手順にしたがって品質評価およびＳＯＩ加工を行った。
【００４８】
（１） 結晶引き上げ後、各結晶ブロックの結晶軸方向に頭側から順にウェーハを切断し、切断順序がわかるようにレーザーマーキングにて番号を印字し、鏡面ウェーハに加工した。
【００４９】
（２） 各ブロック単位の頭側１枚目のＰＷは１／４サイズに分割し、ＦＰＤ、ＬＦＰＤ、ＬＳＥＰ、ＯＳＦを調査した。次いで各ブロック単位の頭側２枚目はＣｕデポジション欠陥分布を確認した。そして各ブロック単位の頭側３枚目から７枚目の合計５枚はＳＯＩウエーハ製造工程（ＳＯＩ工程）へ投入した。再び頭側８枚目はＦＰＤ、ＬＦＰＤ、ＬＳＥＰ、ＯＳＦを評価し、９枚目はＣｕデポジション欠陥分布を、１０枚目から１４枚目の合計５枚はＳＯＩ工程へ投入するという要領で、結晶軸方向７枚単位の頭側２枚を品質評価し、残り５枚をＳＯＩウエーハに加工した。
【００５０】
（３） 上記評価の結果、結晶直胴部のおよそ４０ｃｍから５０ｃｍのブロックの半ばまでがＶ領域およびＯＳＦ領域、結晶直胴部の５０ｃｍ付近までがＣｕデポジション欠陥が発生するＮ領域、結晶直胴部のおよそ５０ｃｍから７０ｃｍ付近までがＣｕデポジション欠陥が発生しないＮ領域、結晶直胴部の７０ｃｍ付近からテール側の領域はＩ領域であった。
【００５１】
（４） 上記（１）の５枚ずつのロットの鏡面ウェーハをボンドウェーハに使用し、図１に示した工程に基づきイオン注入剥離法に基づき、ベースウェーハと貼り合わせた後、５０ｎｍ厚さのＳＯＩ層を有するＳＯＩウエーハに加工した。
これらのＳＯＩウェーハのＳＯＩ層表面をパーティクルカウンター（ＫＬＡ−Ｔｅｎｃｏｒ社製、Ｓｕｒｆｓｃａｎ ＳＰ−１）により測定したところ、Ｖ領域およびＯＳＦ領域のシリコンウエーハをボンドウェーハとして使用したものでは、ほぼ完全にＳＯＩ層が破壊されていた（図８（Ａ））。
また、Ｃｕデポジション欠陥が発生するＮ領域のボンドウェーハは低密度ながら局部的にＳＯＩ層が破壊された（図８（Ｂ））。
しかし、Ｃｕデポジション欠陥が発生しないＮ領域のボンドウェーハの場合はＳＯＩ層に欠陥が見つからなかった（図８（Ｃ））。さらにＣｕデポジション欠陥が発生しないＮ領域のＳＯＩ層は５０％弗酸溶液に３０分間無攪拌のまま放置し欠陥密度測定を行った場合でもエッチピット欠陥は検出されなかった。
【００５２】
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５３】
例えば、実施形態では、２枚のシリコンウエーハを用いてイオン注入剥離法によりＳＯＩウエーハを製造する場合について説明したが、本発明はこのような製造方法に限定されるものではない。例えば、ボンドウエーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないシリコンウエーハを、酸化膜を介さずに絶縁性の支持基板、例えば石英、ＳｉＣ、サファイア等の基板に直接貼り合わせてＳＯＩウエーハを製造する場合にも適用することができる。
【００５４】
さらに、ＳＩＭＯＸ法、すなわちシリコンウエーハに酸素をイオン注入した後、熱処理してＳＯＩウエーハを製造する場合にも、使用するシリコンウエーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないものを用いることで、本発明に係るＳＯＩウエーハを製造することができる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、シリコン活性層が、Ｖ領域、ＯＳＦ領域、巨大転位クラスタ（ＬＳＥＰ、ＬＦＰＤ）領域を含まないニュートラル（Ｎ）領域であって、しかもＣｕデポジションジション欠陥領域も含まず、且つ、ＳＯＩウェーハ製造工程内で表面に微小ピットが発生しない、優れた電気特性を持つＳＯＩウェーハが提供される。
このようなＳＯＩウェーハを使用してデバイスを作製すれば、電気特性に優れたデバイスを高歩留りで作製することができる。
【図面の簡単な説明】
【図１】本発明に係るＳＯＩウエーハの製造工程の一例を示すフロー図である。
【図２】本発明に係るＳＯＩウエーハを製造する際に使用する結晶の領域を表す説明図である。
【図３】本発明で使用することができるＣＺシリコン単結晶製造装置の一例である。
【図４】（Ａ）単結晶成長速度と結晶切断位置の関係を示す関係図である。
（Ｂ）成長速度と各領域を示す説明図である。
【図５】Ｃｕデポジション評価試料の作製方法を示す説明図である。
【図６】結晶縦割り加工断面の（Ａ）ウエーハライフタイム及び（Ｂ）Ｃｕデポジッション欠陥を示す図である。
【図７】実験２おける成長速度と結晶切断位置を示す図である。
【図８】Ｃｕデポジッション法により各結晶領域の欠陥分布を示す図である。
（Ａ）Ｖ領域
（Ｂ）Ｎ領域（Ｃｕデポジッション欠陥発生）
（Ｃ）Ｎ領域（Ｃｕデポジッション欠陥なし）
【図９】ボンドウエーハとして従来使用されている結晶領域を表す説明図である。
【符号の説明】
１…成長単結晶棒、 ２…シリコン融液、 ３…湯面、 ４…固液界面、
６…シードチャック、 ７…ワイヤ、 １０…外側断熱材、
１１…内側断熱材、 １２…黒鉛筒、 ２１…ボンドウエーハ、
２２…ベースウエーハ、 ２３…酸化膜（絶縁層）、２４…イオン注入層、
２５…剥離ウエーハ、 ２６…ＳＯＩウエーハ、
２７…シリコン活性層（ＳＯＩ層）、 ２８…酸化膜、
３０…単結晶引上げ装置、 ３１…引上げ室、 ３２…ルツボ、
３３…ルツボ保持軸、 ３４…ヒータ、 ３５…断熱材。
【発明の属する技術分野】
本発明はＳＯＩウェーハに関し、さらに詳しくは、シリコン活性層が薄く形成されている場合であっても電気的信頼性が極めて高いＳＯＩウェーハ、及びそのようなＳＯＩウエーハの製造方法に関する。
【０００２】
【従来の技術】
従来、デバイス用基板として、支持基板上にシリコン活性層（ＳＯＩ層）が形成されたＳＯＩウエーハが広く利用されている。このようなＳＯＩウエーハの製造方法として、例えば２枚のシリコンウエーハ同士を酸化膜を介して貼り合わせる貼り合わせ法が知られている。貼り合わせ法の一つであるイオン注入剥離法では、シリコン活性層となるシリコンウエーハ（ボンドウエーハ）あるいは支持基板となるベースウエーハの表面に酸化膜（絶縁層）を形成し、ボンドウエーハの片側の表面から水素等のイオンをイオン注入してウエーハ内部にイオン注入層を形成する。さらに、このボンドウエーハを酸化膜を介してベースウエーハに貼り合わせた後、熱処理によりイオン注入層で剥離する。これによりベースウエーハ上に酸化膜を介して薄いシリコン活性層が形成されたＳＯＩウェーハを得ることができる。
なお、絶縁性の支持基板を用い、これにボンドウエーハを直接、すなわち酸化膜を介さずに貼り合わせる場合もある。
【０００３】
上記のようにＳＯＩウェーハを製造する場合、ボンドウエーハとしては、これまでは通常、表面にサイズが５０ｎｍ以上の微小ピット欠陥が存在するシリコンウエーハを使用するのが一般的であった。しかし、近年、シリコン活性層の薄膜化要求が増し、これに適用できるシリコンウエーハの品質要求も厳しくなっている。
【０００４】
シリコン活性層の欠陥を低減させるものとして、エピタキシャル層を利用したものや、ＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローンイン（Ｇｒｏｗｎ−ｉｎ）欠陥と呼ばれる単結晶成長起因の欠陥の無い、いわゆるニュートラルな領域（Ｎ領域）のシリコン単結晶を利用したものが提案されている。
【０００５】
例えば、シリコンウエーハ（ボンドウエーハ）上にエピタキシャル層を形成し、エピタキシャル層にボロンをイオン注入した後、支持基板に酸化膜を介して貼り合わせ、さらにボンドウエーハの裏面を研削研磨することによりＳＯＩウエーハを製造する方法が提案されている（例えば、特許文献１参照。）。
しかし、このようにエピタキシャル層を形成したウエーハをボンドウエーハとして使用した場合、ＳＯＩ層の欠陥は改善されるが、エピタキシャル層を成長させる工程が増えるため、製造コストが著しく増加するという問題がある。
【０００６】
一方、ボンドウエーハとして、ＦＰＤやＣＯＰ等の微小欠陥が存在しないＮ領域で育成したシリコンウエーハを用いる場合には、シリコン単結晶の育成条件を精密に制御する必要はあるが、エピタキシャル層を形成させるような工程が不要であるという利点がある。
【０００７】
ここでＮ領域について説明しておくと、通常の結晶中固液界面近傍の温度勾配Ｇが大きい炉内構造（ホットゾーン：ＨＺ）を使用したＣＺ引上げ機で結晶軸方向に成長速度Ｖを高速から低速に変化させた場合、図９に示したような欠陥分布図として得られることが知られている。
図９においてＶ領域とは、Ｖａｃａｎｃｙ、つまりシリコン原子の不足から発生する凹部、穴のようなものが多い領域であり、Ｉ領域とは、シリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊が多い領域のことである。そして、Ｖ領域とＩ領域の間には、原子の不足や余分が無い（少ない）ニュートラル（Ｎｅｕｔｒａｌ、以下Ｎと略記することがある）領域が存在し、また、Ｖ領域の境界近辺にはＯＳＦ（酸化誘起積層欠陥、ＯｘｉｄａｔｉｏｎＩｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）と呼ばれる欠陥が、結晶成長軸に対する垂直方向の断面で見た時に、リング状に分布（以下、ＯＳＦリングということがある）していることも確認されている。
【０００８】
そして、成長速度が比較的高速の場合には、空孔型の点欠陥が集合したボイド起因とされているＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローンイン欠陥が結晶径方向全域に高密度に存在し、これらの欠陥が存在する領域はＶ領域となる。また、成長速度の低下に伴い、ＯＳＦリングが結晶の周辺から発生し、このリングの外側に格子間シリコンが集合した転位ループ起因と考えられているＬ／Ｄ（Ｌａｒｇｅ Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略号、ＬＳＥＰＤ、ＬＦＰＤ等）の欠陥（巨大転位クラスタ）が低密度に存在し、これらの欠陥が存在する領域はＩ領域（Ｌ／Ｄ領域ということがある）となる。さらに、成長速度を低速にすると、ＯＳＦリングがウエーハの中心に収縮して消滅し、全面がＩ領域となる。
【０００９】
そして、Ｖ領域とＩ領域の中間でＯＳＦリングの外側のＮ領域は、空孔起因のＦＰＤ、ＬＳＴＤ、ＣＯＰも、格子間シリコン起因のＬＳＥＰＤ、ＬＦＰＤも存在しない領域となる。なお、最近では、Ｎ領域をさらに分類すると、図９に示されているように、ＯＳＦリングの外側に隣接するＮｖ領域（空孔の多い領域）とＩ領域に隣接するＮｉ領域（格子間シリコンが多い領域）とがあり、Ｎｖ領域では、熱酸化処理した際に酸素析出量が多く、Ｎｉ領域では酸素析出が殆ど無いことがわかっている。
【００１０】
このようなＮ領域は、従来、ウエーハ面内では一部分にしか存在しなかったが、引上げ速度（Ｖ）と結晶固液界面軸方向温度勾配（Ｇ）の比であるＶ／Ｇを制御することでＮ領域が横全面（ウェーハ全面）に広がった結晶が製造できるようになっている。
【００１１】
そこで、ＳＯＩウエーハの製造においても、前記したようにボンドウエーハとして全面Ｎ領域となるシリコン単結晶ウエーハを用いる方法が提案されている。例えば、チョクラルスキー法（ＣＺ法）によりシリコン単結晶を引上げる際、引き上げ速度Ｖと引上げ軸方向の結晶固液界面の温度勾配Ｇとの比（Ｖ／Ｇ）を所定の範囲内に制御してシリコン単結晶を引上げ、ボンドウエーハとして、Ｎ領域のシリコンウエーハを使用したＳＯＩウエーハが提案されている（例えば、特許文献２及び特許文献３参照。）。
【００１２】
【特許文献１】
特開平１０−７９４９８号公報（第４−６頁、図２）
【特許文献２】
特開２００１−１４６４９８号公報（第５−８頁）
【特許文献３】
特開２００１−４４３９８号公報（第２−４頁、図１）
【００１３】
【発明が解決しようとする課題】
ボンドウェーハとベースウェーハとの貼り合わせのための酸化処理及びＳＯＩ層の厚さを調整するための酸化処理を行った後、酸化膜除去のため弗酸洗浄を行う場合があるが、ボンドウエーハとしてＮ領域で育成したシリコン単結晶を用いても、ＳＯＩ層がほぼ全面あるいは局部的に破壊するという不良が発生する場合があった。特にＳＯＩ層の厚さを薄く形成したときに上記のような不良が生じることが多かった。また、将来、さらにＳＯＩ層の薄膜化が要求されるようになった場合には、このような単にＮ領域で育成したシリコンウエーハをボンドウエーハとして使用してもＳＯＩ層が著しく劣化してしまうことが懸念されるほか、ＳＯＩ層とベースウェーハの層間絶縁酸化膜の膜質を損なうことも予想される。
【００１４】
そこで、本発明は、このような問題点に鑑みてなされたもので、例えば、厚さが２００ｎｍ以下といった極めて薄いＳＯＩ層を形成した場合であっても、弗酸洗浄等により微小ピットが発生せずに優れた電気特性を持ち、しかも、工数を増やさずに製造することができるＳＯＩウェーハを提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明によれば、少なくとも支持基板上にシリコン活性層が形成されたＳＯＩウエーハであって、少なくとも前記シリコン活性層が、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないものからなることを特徴とするＳＯＩウエーハが提供される（請求項１）。
【００１６】
このようにシリコン活性層が、Ｎ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないシリコン単結晶からなるＳＯＩウエーハとすれば、シリコン活性層には極めて微小な欠陥すら存在しないことになるので、これを弗酸洗浄した場合でも微小ピットが発生せず、優れた電気特性を持つＳＯＩウェーハとなる。また、このようなＳＯＩウエーハであれば、エピウエーハを用いる場合のような工数を増やさずに製造することができるので、製造コストが低く抑えられたものとなる。
【００１７】
この場合、シリコン活性層の厚さは、２００ｎｍ以下とすることができる（請求項２）。
近年、ＳＯＩ層の薄膜化が要求されているが、本発明に係るＳＯＩウエーハのシリコン活性層にはＣｕデポジッション法により検出される極めて微小な欠陥すら存在しないので、シリコン活性層の厚さを２００ｎｍ以下としても、弗酸洗浄等により欠陥が拡大してシリコン活性層が破壊されることがなく、高品質のＳＯＩウエーハとすることができる。
【００１８】
また、前記シリコン活性層が、酸化膜を介して前記支持基板に貼り合わされて形成されているものであることが好ましく（請求項３）、この場合、前記酸化膜の厚さが２ｎｍ〜３０００ｎｍの範囲内にあることが好ましい（請求項４）。
このようにシリコン活性層が酸化膜を介して支持基板に貼り合わされて形成されているものであれば、通常の貼り合わせ法により容易に製造することができる。また、上記範囲内の厚さの酸化膜であれば、熱処理等により容易に形成することができる上、シリコン活性層が酸化膜により確実に接合されるとともに絶縁されて高品質のＳＯＩウエーハとなる。
【００１９】
また、前記ＳＯＩウエーハは、イオン注入剥離法により製造されたものとすることができる（請求項５）。
このようにイオン注入剥離法により製造されたものであれば、シリコン活性層が極めて薄く厚さの均一なものとすることができる上、欠陥の無い極めて高品質のＳＯＩウエーハとなる。
【００２０】
さらに本発明では、上記のようなＳＯＩウエーハを製造する方法も提供される。すなわち、シリコン活性層となるボンドウエーハと支持基板となるベースウエーハのうち、前記ボンドウェーハの表面から水素イオン、希ガスイオンあるいはこれらの混合ガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、該ボンドウエーハのイオン注入された側の表面と前記ベースウェーハの表面とを酸化膜を介してまたは直接貼り合わせた後、熱処理により前記ボンドウェーハの一部を前記イオン注入層で剥離してＳＯＩウェーハを形成するＳＯＩウェーハの製造方法において、前記ボンドウェーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないシリコンウエーハを用いることを特徴とするＳＯＩウエーハの製造方法が提供される（請求項６）。
【００２１】
このような方法によりＳＯＩウエーハを製造すれば、シリコン活性層がボンドウエーハの性質を反映したもの、すなわち、Ｎ領域であって、且つＣｕデポジション法により検出される欠陥領域すら存在しないものとなり、極めて高品質のＳＯＩウエーハを得ることができる。また、工数が増えることもないので、製造コストを低く抑えることができる。
【００２２】
以下、本発明についてさらに詳しく説明する。
本発明者らは、本発明の完成に先立って以下のような調査及び検討を行った。まず、シリコン単結晶を引き上げる際、結晶肩から直胴尾部にかけて高速から低速へ漸減させた場合、前記したように、ある成長速度に達したときにＯＳＦがシュリンクし、その後、さらに低速領域でＮｖ、Ｎｉ、Ｉ（巨大転位クラスタ発生）領域の順に各相が形成されることが知られている。また、最近では、図２に示されるように、Ｎｖ領域にはＯＳＦ消滅直後にＣｕデポジション法により欠陥が検出される領域が一部存在することも分かった（例えば、特開２００２−２０１０９３号公報参照。）。
【００２３】
なお、Ｃｕデポジション法とは、半導体ウエーハの欠陥の位置を正確に測定し、半導体ウエーハの欠陥に対する検出限度を向上させ、より微細な欠陥に対しても正確に測定し、分析できるウエーハの評価法である。
具体的なウエーハの評価方法は、ウエーハ表面上に所定の厚さの絶縁膜を形成させ、前記ウエーハの表面近くに形成された欠陥部位上の絶縁膜を破壊して欠陥部位にＣｕ等の電解物質を析出（デポジション）するものである。つまり、Ｃｕデポジション法は、Ｃｕイオンが溶存する液体の中で、ウエーハ表面に形成した酸化膜に電位を印加すると、酸化膜が劣化している部位に電流が流れ、ＣｕイオンがＣｕとなって析出することを利用した評価法である。酸化膜が劣化し易い部分にはＣＯＰ等の欠陥が存在していることが知られている。
【００２４】
Ｃｕデポジションされたウエーハの欠陥部位は、集光灯下や直接的に肉眼で分析してその分布や密度を評価することができ、さらに顕微鏡観察、透過電子顕微鏡（ＴＥＭ）または走査電子顕微鏡（ＳＥＭ）等でも確認することができる。
【００２５】
そして、当業者なら、ＯＳＦがシュリンクした後のＮｖ領域からＮｉ領域が消滅するまで（Ｉ領域が発生するまで）の範囲で育成したシリコン単結晶をボンドウエーハとして使用することは容易に想到できるであろう（図９参照）。
しかし、例えば厚さが２００ｎｍ以下となる極めて薄いＳＯＩ層には微小ピット欠陥さえも残留しない方が好ましい。そこで本発明者らは、これらの領域における欠陥について調査を行った。具体的には、シリコン単結晶成長の高速から低速へ漸減する際、ＯＳＦ消滅直前のＶ領域を表面検査装置（ＭＡＧＩＣＳ）による座標同定後、ＦＩＢ（集束イオンビーム）加工を施し、そのポイントのＴＥＭ観察を行ったところ、約２０ｎｍの微小ピット欠陥の存在が確認された。
【００２６】
さらに他の領域についても調査、検討を行ったところ、以下のようなことが分かった。
Ｖ領域はＯＳＦ消滅直前の領域ほどボイドが微細化するが、Ｖ領域の微小ピット欠陥は、相当微細なものであっても初期酸化膜耐圧（ＴＺＤＢ）特性を著しく劣化させる。
一方、シリコン単結晶成長の高速から低速へ漸減の際、ＯＳＦ消滅直後のＣｕデポジション欠陥領域については、Ｖ領域のように顕著な耐圧レベルの劣化はなく、ＴＺＤＢ特性が面内ほぼ１００％の領域でＣモードを示すものの、経時絶縁破壊（ＴＤＤＢ）特性においてやや劣化が見られる。
【００２７】
さらに、ＳＯＩ層表面の微小ピット欠陥の存在は、ボンドウェーハとベースウェーハの貼り合わせのための酸化、及びＳＯＩ層の厚さ調整のための酸化処理後に行われる弗酸洗浄の際、エッチングにより欠陥サイズが拡大してＳＯＩ層を破壊することがわかった。特に、空乏層を広げる目的でＳＯＩ層が１００ｎｍより薄膜化した場合、Ｃｕデポジション法で検出される、２０ｎｍのサイズを下回る十分微小な欠陥であっても、これらの欠陥が存在すると弗酸洗浄の際にエッチングにより欠陥サイズが拡大してＳＯＩ層を破壊するおそれがある。その結果、これらの微小欠陥は電気的障害を引き起こし、著しく信頼性を損なう原因となる。すなわち、上記のような領域、特にＮ領域は、本来、酸化膜耐圧はそれほど悪くないが、これをＳＯＩウエーハの活性層として用いると、たとえ欠陥のサイズがＳＯＩ層の厚さに対して十分微細であっても、電気的に信頼性を損なう可能性があることがわかった。
【００２８】
本発明者らは、以上のような調査及び検討を行った結果、シリコン活性層が、Ｎ領域であって、Ｃｕデポジション法により検出される欠陥領域さえも存在しないものとすれば、ＴＺＤＢ特性及びＴＤＤＢ特性に優れる上、弗酸洗浄を行っても欠陥サイズが拡大せず、エッチングにより破壊することのない電気特性に優れたＳＯＩウエーハとなることを見出した。そして、このようなＳＯＩウエーハを製造するには、例えば、ＣＺ法により育成されたシリコン単結晶であり、Ｎ領域であって、Ｃｕデポジション法により検出される欠陥領域が存在しないシリコンウエーハをボンドウエーハとして使用してＳＯＩ層を形成させれば良いことを見出し、本発明を完成するに至ったものである。
【００２９】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施の形態について具体的に説明するが、本発明はこれに限定されるものではない。
図１は、イオン注入剥離法により本発明に係るＳＯＩウエーハを製造する工程の一例を示すフロー図である。
まず、最初の工程（ａ）では、２枚のシリコン鏡面ウエーハ、すなわち、ＳＯＩ層となるボンドウエーハ２１と、支持基板となるベースウエーハ２２とを準備する。ここで、本発明では、ボンドウエーハ２１として、チョクラルスキー法（ＣＺ法）により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域（本発明では「Ｃｕデポジッション欠陥領域」という場合がある。）が存在しないシリコンウエーハを使用する。
【００３０】
上記のようなＮ領域であって、Ｃｕデポジッション欠陥領域の無いシリコン単結晶は、例えば、図３に示されるような単結晶製造装置を使用し、Ｖ／Ｇを制御しながら育成することができる。この単結晶引上げ装置３０は、引上げ室３１と、引上げ室３１中に設けられたルツボ３２と、ルツボ３２の周囲に配置されたヒータ３４と、ルツボ３２を回転させるルツボ保持軸３３及びその回転機構（図示せず）と、シリコンの種結晶を保持するシードチャック６と、シードチャック６を引上げるワイヤ７と、ワイヤ７を回転又は巻き取る巻取機構（図示せず）を備えている。また、ヒータ３４の外側周囲には断熱材３５が配置されている。
【００３１】
ルツボ３２は、その内側のシリコン融液（湯）２を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。
なお、最近では引上げ室３１の水平方向の外側に、図示しない磁石を設置し、シリコン融液２に水平方向あるいは垂直方向等の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長をはかる、いわゆるＭＣＺ法が用いられることも多い。
【００３２】
また、育成したシリコン単結晶１を囲むようにして筒状の黒鉛筒（遮熱板）１２が設けられており、さらに結晶の固液界面４近傍の外周に環状の外側断熱材１０が、内側には内側断熱材１１がそれぞれ設けられている。これらの断熱材１０，１１は、その下端とシリコン融液２の湯面３との間に２〜２０ｃｍの間隔を設けて設置されている。こうすれば、結晶中心部分の温度勾配Ｇｃ［℃／ｃｍ］と結晶周辺部分の温度勾配Ｇｅとの差が小さくなり、例えば結晶周辺の温度勾配の方が結晶中心より低くなるように炉内温度を制御することもできる。
黒鉛筒１２の上には冷却筒１４があって冷却媒体を流して強制冷却している。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却手段を設けてもよい。
【００３３】
このような単結晶引上げ装置３０を用いてシリコン単結晶を製造するには、まず、ルツボ３２内でシリコンの高純度多結晶原料を融点（約１４２０℃）以上に加熱して融解する。次に、ワイヤ７を巻き出すことにより融液２の表面略中心部に種結晶の先端を接触又は浸漬させる。その後、ルツボ保持軸３３を回転させるとともに、ワイヤ７を回転させながら巻き取る。これにより種結晶も回転しながら引上げられ、単結晶の育成が開始され、以後、引上げ速度と温度を適切に調節することにより略円柱形状の単結晶棒１を得ることができる。
【００３４】
そして、Ｎ領域であって、Ｃｕデポジッション欠陥領域が存在しないシリコン単結晶を育成するには、例えば、引上げ中のシリコン単結晶の成長速度を漸減した場合、ＯＳＦリングが消滅した後に残存するＣｕデポジション法に検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間転位ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成する。すなわち、引上げ中のシリコン単結晶の成長速度を結晶肩から直胴尾部にかけて高速から低速へ漸減させた場合、図２に示したように、成長速度Ｖに応じて、Ｖ領域、ＯＳＦリング領域、Ｃｕデポジション欠陥領域、Ｎｖ領域、Ｎｉ領域、Ｉ領域（巨大転位クラスタ発生領域）の順に各相が形成されるが、Ｎ領域のうち、ＯＳＦリング消滅後に残存するＣｕデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に、Ｉ領域が発生する成長速度との間の成長速度に制御して単結晶を育成する。このような方法によれば、ＦＰＤ等のＶ領域欠陥、巨大転位クラスタ（ＬＳＥＰＤ、ＬＦＰＤ）等のＩ領域欠陥、ＯＳＦ欠陥を含まず、かつＣｕデポジション法により検出される欠陥もないＮ領域のシリコン単結晶を育成することができる。
【００３５】
そして、上記のように育成したシリコン単結晶を鏡面研磨したウエーハ（ＰＷ）に加工した後、インゴットブロックごとの単位ロットからＰＷを任意に抜き取ったのちにＣｕデポジションによる評価を行い、欠陥がフリーであった場合にボンドウェーハとして採用すれば良い。
【００３６】
次に図１の工程（ｂ）では、ボンドウエーハ２１とベースウエーハ２２のうちの少なくとも一方のウエーハの表面を酸化する。ここではボンドウエーハ２１を熱酸化し、例えば、その表面に２ｎｍ〜３０００ｎｍの厚さの酸化膜２３を形成することができる。なお、酸化膜２３の厚さが２ｎｍ未満であると、絶縁性が保てないおそれがあり、一方、３０００ｎｍを超えるような酸化膜２３を形成させるとなると、熱処理時間が極めて長くなるなど生産性低下の問題も起こり得るので、上記範囲内とするのが好ましい。
【００３７】
工程（ｃ）では、表面に酸化膜２３を形成したボンドウエーハ２１の片側の表面から水素イオンをイオン注入する。なお、希ガスイオンあるいは水素イオンと希ガスイオンの混合ガスイオンをイオン注入してもよい。これにより、ウエーハ内部にイオンの平均進入深さにおいて表面に平行なイオン注入層を形成することができる。なお、この時のイオン注入層の深さは、最終的に形成されるＳＯＩ層の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、例えば２００ｎｍ以下の厚さのＳＯＩ層とすることも可能である。
【００３８】
工程（ｄ）は、ボンドウエーハ２１のイオン注入された側の表面とベースウエーハ２２の表面とを酸化膜２３を介して貼り合わせる。例えば、常温の清浄な雰囲気下で２枚のウエーハ２１，２２の表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。
【００３９】
次に、工程（ｅ）では、熱処理によりボンドウエーハ２１の一部をイオン注入層２４で剥離する。例えば、ボンドウエーハ２１とベースウエーハ２２とを貼り合わせて接着したものに対し、不活性ガス雰囲気下約５００℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウエーハ２５とＳＯＩウエーハ２６（ＳＯＩ層２７＋埋込み酸化膜２３＋ベースウエーハ２２）に分離される。
【００４０】
工程（ｆ）では、ＳＯＩウエーハ２６に対して結合熱処理を加える。この工程（ｆ）は、前記工程（ｄ）、（ｅ）の貼り合わせ工程および剥離熱処理工程で密着させたウエーハ同士の結合力では、そのままデバイス作製工程で使用するには弱いので、結合熱処理としてＳＯＩウエーハ２６に高温の熱処理を施して結合強度を十分なものとする。例えば、この熱処理は不活性ガス雰囲気下、１０５０℃〜１２００℃で３０分から２時間の範囲で行うことができる。
【００４１】
工程（ｇ）では、ＳＯＩウエーハ２６表面に形成された酸化膜を弗酸洗浄により除去するものである。このとき、従来の方法により、単にＮ領域で育成したシリコンウエーハをボンドウエーハとして用いた場合には、微小ピットが発生してしまう。しかし、本発明に係るＳＯＩウエーハ２６は、ＳＯＩ層２７がＮ領域であって、且つＣｕデポジション欠陥領域も存在しないものであるため、弗酸洗浄を行ってもピットが拡大するようなことはなく、ＳＯＩ層２７が破壊されることもない。
【００４２】
さらに工程（ｈ）では、必要に応じ、ＳＯＩ層２７の厚さを調整するための酸化を行い、次いで（Ｉ）工程では、弗酸洗浄により酸化膜２８を除去する。これにより、ＳＯＩ層の厚さを例えば２００ｎｍ以下に調整することもできる。
以上のような工程（ａ）〜（Ｉ）を経て製造されたＳＯＩウエーハは、ＳＯＩ層の表面に微小ピットが存在せず、電気的特性に極めて優れたものとなる。
【００４３】
【実施例】
以下、実施例を挙げて本発明を説明するが、本発明はこれに限定されるものではない。
（実験１）：引上げ条件の確認
図３の単結晶製造装置３０を用いて、以下のように結晶成長速度の漸減実験を行い、各領域の境界における成長速度を調べた。
まず、２４インチ（６００ｍｍ）径の石英ルツボに原料となる多結晶シリコンを１５０ｋｇチャージし、直径２１０ｍｍのシリコン単結晶を育成した。酸素濃度は２３〜２６ｐｐｍａ（ＡＳＴＭ’７９値）となるようにした。単結晶を育成する際、図４（Ａ）に示されるように、成長速度を結晶頭部から尾部にかけて０．７０ｍｍ／ｍｉｎから０．３０ｍｍ／ｍｉｎの範囲で直線的に漸減させるように制御した。
【００４４】
そして、図４（Ａ）（Ｂ）に示すとおり、引上げた単結晶の頭部から尾部にかけて結晶軸方向に縦割り切断し、その後、直径２００ｍｍのウェーハ形状の鏡面加工仕上げのサンプルを作製した。
サンプルのうち１枚は、酸素析出熱処理後のウエーハライフタイム（ＷＬＴ）測定（測定器：ＳＥＭＩＬＡＢ ＷＴ−８５）によりＶ領域、ＯＳＦ領域、Ｉ領域の各領域の分布状況および各領域境界の成長速度を確認した。さらにもう１枚は熱酸化膜形成後Ｃｕデポジション処理を施し、酸化膜欠陥の分布状況を確認した。なお、本実験における詳細な評価方法は、以下のとおりである。
【００４５】
（ａ）直径２１０ｍｍのインゴットを結晶軸方向１０ｃｍ毎の長さでブロックに切断後、結晶軸方向に縦割り切断加工し、その後図５に示されるように結晶軸に対し垂直方向に直径２００ｍｍ（８インチ）の円柱にくり抜き加工後、ウェーハ形状の鏡面加工サンプルに仕上げた。
（ｂ）上記サンプルのうち１枚目は、ウェーハ熱処理炉内６２０℃・２時間（窒素雰囲気）熱処理後、８００℃・４時間（窒素雰囲気）と１０００℃・１６時間（ドライ酸素雰囲気）の２段熱処理を施したあとに冷却し、ＳＥＭＩＬＡＢ ＷＴ−８５によるＷＬＴマップを作成した。
（ｃ）２枚目はウェーハ表面に熱酸化膜形成後Ｃｕデポジション処理を施し、酸化膜欠陥の分布状況を確認した。評価条件は次のとおりである。
１）酸化膜：２５ｎｍ
２）電界強度：６ＭＶ／ｃｍ
３）電圧印加時間：５分間
【００４６】
実験結果
上記実験から、図６（Ａ）（Ｂ）に示されるような結果が得られ、Ｖ領域、ＯＳＦ領域、Ｎ領域、Ｉ領域の各領域境界の成長速度を確認した。
Ｖ領域／ＯＳＦ領域境界 ： ０．５２３ｍｍ／ｍｉｎ
ＯＳＦ消滅境界 ： ０．５１０ｍｍ／ｍｉｎ
Ｃｕデポジション欠陥消滅境界 ： ０．５０６ｍｍ／ｍｉｎ
析出Ｎ領域／非析出Ｎ領域境界 ： ０．４９７ｍｍ／ｍｉｎ
非析出Ｎ領域／Ｉ領域境界 ： ０．４８８ｍｍ／ｍｉｎ
【００４７】
（実験２）：ＳＯＩウエーハの製造
図３に示した実験１と同じ引き上げ装置により、２４インチ石英ルツボに原料多結晶シリコンを１５０ｋｇチャージし、今度は図７に示されるように成長速度を０．５５ｍｍ／ｍｉｎから０．４５ｍｍ／ｍｉｎの範囲で直径２１０ｍｍのインゴットの結晶頭部から尾部にかけて実験１より緩やかに漸減させ、結晶直胴部の４０ｃｍから７０ｃｍの領域にＣｕデポジション欠陥を含んだＮ領域及びＣｕデポジション欠陥を含まないＮ領域が形成されるようにコントロールした。また、酸素濃度は２４〜２６ｐｐｍａ（ＡＳＴＭ‘７９）となるように作製した。そして以下の手順にしたがって品質評価およびＳＯＩ加工を行った。
【００４８】
（１） 結晶引き上げ後、各結晶ブロックの結晶軸方向に頭側から順にウェーハを切断し、切断順序がわかるようにレーザーマーキングにて番号を印字し、鏡面ウェーハに加工した。
【００４９】
（２） 各ブロック単位の頭側１枚目のＰＷは１／４サイズに分割し、ＦＰＤ、ＬＦＰＤ、ＬＳＥＰ、ＯＳＦを調査した。次いで各ブロック単位の頭側２枚目はＣｕデポジション欠陥分布を確認した。そして各ブロック単位の頭側３枚目から７枚目の合計５枚はＳＯＩウエーハ製造工程（ＳＯＩ工程）へ投入した。再び頭側８枚目はＦＰＤ、ＬＦＰＤ、ＬＳＥＰ、ＯＳＦを評価し、９枚目はＣｕデポジション欠陥分布を、１０枚目から１４枚目の合計５枚はＳＯＩ工程へ投入するという要領で、結晶軸方向７枚単位の頭側２枚を品質評価し、残り５枚をＳＯＩウエーハに加工した。
【００５０】
（３） 上記評価の結果、結晶直胴部のおよそ４０ｃｍから５０ｃｍのブロックの半ばまでがＶ領域およびＯＳＦ領域、結晶直胴部の５０ｃｍ付近までがＣｕデポジション欠陥が発生するＮ領域、結晶直胴部のおよそ５０ｃｍから７０ｃｍ付近までがＣｕデポジション欠陥が発生しないＮ領域、結晶直胴部の７０ｃｍ付近からテール側の領域はＩ領域であった。
【００５１】
（４） 上記（１）の５枚ずつのロットの鏡面ウェーハをボンドウェーハに使用し、図１に示した工程に基づきイオン注入剥離法に基づき、ベースウェーハと貼り合わせた後、５０ｎｍ厚さのＳＯＩ層を有するＳＯＩウエーハに加工した。
これらのＳＯＩウェーハのＳＯＩ層表面をパーティクルカウンター（ＫＬＡ−Ｔｅｎｃｏｒ社製、Ｓｕｒｆｓｃａｎ ＳＰ−１）により測定したところ、Ｖ領域およびＯＳＦ領域のシリコンウエーハをボンドウェーハとして使用したものでは、ほぼ完全にＳＯＩ層が破壊されていた（図８（Ａ））。
また、Ｃｕデポジション欠陥が発生するＮ領域のボンドウェーハは低密度ながら局部的にＳＯＩ層が破壊された（図８（Ｂ））。
しかし、Ｃｕデポジション欠陥が発生しないＮ領域のボンドウェーハの場合はＳＯＩ層に欠陥が見つからなかった（図８（Ｃ））。さらにＣｕデポジション欠陥が発生しないＮ領域のＳＯＩ層は５０％弗酸溶液に３０分間無攪拌のまま放置し欠陥密度測定を行った場合でもエッチピット欠陥は検出されなかった。
【００５２】
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５３】
例えば、実施形態では、２枚のシリコンウエーハを用いてイオン注入剥離法によりＳＯＩウエーハを製造する場合について説明したが、本発明はこのような製造方法に限定されるものではない。例えば、ボンドウエーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないシリコンウエーハを、酸化膜を介さずに絶縁性の支持基板、例えば石英、ＳｉＣ、サファイア等の基板に直接貼り合わせてＳＯＩウエーハを製造する場合にも適用することができる。
【００５４】
さらに、ＳＩＭＯＸ法、すなわちシリコンウエーハに酸素をイオン注入した後、熱処理してＳＯＩウエーハを製造する場合にも、使用するシリコンウエーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないものを用いることで、本発明に係るＳＯＩウエーハを製造することができる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、シリコン活性層が、Ｖ領域、ＯＳＦ領域、巨大転位クラスタ（ＬＳＥＰ、ＬＦＰＤ）領域を含まないニュートラル（Ｎ）領域であって、しかもＣｕデポジションジション欠陥領域も含まず、且つ、ＳＯＩウェーハ製造工程内で表面に微小ピットが発生しない、優れた電気特性を持つＳＯＩウェーハが提供される。
このようなＳＯＩウェーハを使用してデバイスを作製すれば、電気特性に優れたデバイスを高歩留りで作製することができる。
【図面の簡単な説明】
【図１】本発明に係るＳＯＩウエーハの製造工程の一例を示すフロー図である。
【図２】本発明に係るＳＯＩウエーハを製造する際に使用する結晶の領域を表す説明図である。
【図３】本発明で使用することができるＣＺシリコン単結晶製造装置の一例である。
【図４】（Ａ）単結晶成長速度と結晶切断位置の関係を示す関係図である。
（Ｂ）成長速度と各領域を示す説明図である。
【図５】Ｃｕデポジション評価試料の作製方法を示す説明図である。
【図６】結晶縦割り加工断面の（Ａ）ウエーハライフタイム及び（Ｂ）Ｃｕデポジッション欠陥を示す図である。
【図７】実験２おける成長速度と結晶切断位置を示す図である。
【図８】Ｃｕデポジッション法により各結晶領域の欠陥分布を示す図である。
（Ａ）Ｖ領域
（Ｂ）Ｎ領域（Ｃｕデポジッション欠陥発生）
（Ｃ）Ｎ領域（Ｃｕデポジッション欠陥なし）
【図９】ボンドウエーハとして従来使用されている結晶領域を表す説明図である。
【符号の説明】
１…成長単結晶棒、 ２…シリコン融液、 ３…湯面、 ４…固液界面、
６…シードチャック、 ７…ワイヤ、 １０…外側断熱材、
１１…内側断熱材、 １２…黒鉛筒、 ２１…ボンドウエーハ、
２２…ベースウエーハ、 ２３…酸化膜（絶縁層）、２４…イオン注入層、
２５…剥離ウエーハ、 ２６…ＳＯＩウエーハ、
２７…シリコン活性層（ＳＯＩ層）、 ２８…酸化膜、
３０…単結晶引上げ装置、 ３１…引上げ室、 ３２…ルツボ、
３３…ルツボ保持軸、 ３４…ヒータ、 ３５…断熱材。
Claims (6)
- 少なくとも支持基板上にシリコン活性層が形成されたＳＯＩウエーハであって、少なくとも前記シリコン活性層が、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないものからなることを特徴とするＳＯＩウエーハ。
- 前記シリコン活性層の厚さが、２００ｎｍ以下であることを特徴とする請求項１に記載のＳＯＩウエーハ。
- 前記シリコン活性層が、酸化膜を介して前記支持基板に貼り合わされて形成されているものであることを特徴とする請求項１又は請求項２に記載のＳＯＩウエーハ。
- 前記酸化膜の厚さが、２ｎｍ〜３０００ｎｍの範囲内にあることを特徴とする請求項３に記載のＳＯＩウエーハ。
- 前記ＳＯＩウエーハが、イオン注入剥離法により製造されたものであることを特徴とする請求項１ないし請求項４のいずれか１項に記載のＳＯＩウエーハ。
- シリコン活性層となるボンドウエーハと支持基板となるベースウエーハのうち、前記ボンドウェーハの表面から水素イオン、希ガスイオンあるいはこれらの混合ガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、該ボンドウエーハのイオン注入された側の表面と前記ベースウェーハの表面とを酸化膜を介してまたは直接貼り合わせた後、熱処理により前記ボンドウェーハの一部を前記イオン注入層で剥離してＳＯＩウェーハを形成するＳＯＩウェーハの製造方法において、前記ボンドウェーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するＯＳＦの外側のＮ領域であって、且つＣｕデポジション法により検出される欠陥領域が存在しないシリコンウエーハを用いることを特徴とするＳＯＩウエーハの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002317634A JP2004153081A (ja) | 2002-10-31 | 2002-10-31 | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 |
| KR1020047010436A KR20050069929A (ko) | 2002-10-31 | 2003-10-24 | Ｓｏｉ 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법 |
| PCT/JP2003/013645 WO2004040650A1 (ja) | 2002-10-31 | 2003-10-24 | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 |
| EP03758888A EP1557883A4 (en) | 2002-10-31 | 2003-10-24 | SOI WAFER AND METHOD FOR MANUFACTURING THE SAME |
| US10/500,580 US7129123B2 (en) | 2002-08-27 | 2003-10-24 | SOI wafer and a method for producing an SOI wafer |
| TW092129922A TW200413581A (en) | 2002-10-31 | 2003-10-28 | SOI wafer and method for manufacturing SOI wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002317634A JP2004153081A (ja) | 2002-10-31 | 2002-10-31 | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004153081A true JP2004153081A (ja) | 2004-05-27 |
Family
ID=32211731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002317634A Pending JP2004153081A (ja) | 2002-08-27 | 2002-10-31 | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1557883A4 (ja) |
| JP (1) | JP2004153081A (ja) |
| KR (1) | KR20050069929A (ja) |
| TW (1) | TW200413581A (ja) |
| WO (1) | WO2004040650A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210900A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| EP1785511A1 (en) * | 2004-08-25 | 2007-05-16 | SUMCO Corporation | Silicon wafer, process for producing the same and method of growing silicon single crystal |
| KR100823648B1 (ko) * | 2006-01-23 | 2008-04-21 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 제조 방법 |
| JP2008182192A (ja) * | 2006-12-26 | 2008-08-07 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| JP2015519285A (ja) * | 2012-05-23 | 2015-07-09 | エルジー・シルトロン・インコーポレーテッド | 単結晶シリコンインゴット及びウエハ、そのインゴット成長装置及び方法 |
| JP2016526000A (ja) * | 2013-05-21 | 2016-09-01 | エルジー・シルトロン・インコーポレーテッド | 半導体用シリコン単結晶インゴット、ウエハ及びインゴット成長装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4661204B2 (ja) | 2004-12-16 | 2011-03-30 | 信越半導体株式会社 | 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ |
| KR20080086893A (ko) * | 2005-12-27 | 2008-09-26 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 |
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| JP5151628B2 (ja) * | 2008-04-02 | 2013-02-27 | 信越半導体株式会社 | シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832040A (ja) * | 1994-07-14 | 1996-02-02 | Nec Corp | 半導体装置 |
| JP2000058801A (ja) * | 1998-06-02 | 2000-02-25 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| JP2001044398A (ja) * | 1999-07-30 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 張り合わせ基板およびその製造方法 |
| JP2001044441A (ja) * | 1999-07-29 | 2001-02-16 | Sony Corp | 完全空乏ｓｏｉ型半導体装置及び集積回路 |
| JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ |
| JP2001146498A (ja) * | 1999-11-12 | 2001-05-29 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ |
| JP2002184961A (ja) * | 2000-09-29 | 2002-06-28 | Canon Inc | Ｓｏｉ基板の熱処理方法およびｓｏｉ基板 |
| JP2002201093A (ja) * | 2000-12-28 | 2002-07-16 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 |
| JP2002314091A (ja) * | 2001-02-07 | 2002-10-25 | Sony Corp | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3500063B2 (ja) * | 1998-04-23 | 2004-02-23 | 信越半導体株式会社 | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP3943717B2 (ja) * | 1998-06-11 | 2007-07-11 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びその製造方法 |
| JP2002226296A (ja) * | 2001-01-31 | 2002-08-14 | Shin Etsu Handotai Co Ltd | シリコン単結晶の製造方法 |
-
2002
- 2002-10-31 JP JP2002317634A patent/JP2004153081A/ja active Pending
-
2003
- 2003-10-24 WO PCT/JP2003/013645 patent/WO2004040650A1/ja active Application Filing
- 2003-10-24 KR KR1020047010436A patent/KR20050069929A/ko not_active Application Discontinuation
- 2003-10-24 EP EP03758888A patent/EP1557883A4/en not_active Withdrawn
- 2003-10-28 TW TW092129922A patent/TW200413581A/zh not_active IP Right Cessation
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832040A (ja) * | 1994-07-14 | 1996-02-02 | Nec Corp | 半導体装置 |
| JP2000058801A (ja) * | 1998-06-02 | 2000-02-25 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| JP2001044441A (ja) * | 1999-07-29 | 2001-02-16 | Sony Corp | 完全空乏ｓｏｉ型半導体装置及び集積回路 |
| JP2001044398A (ja) * | 1999-07-30 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 張り合わせ基板およびその製造方法 |
| JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ |
| JP2001146498A (ja) * | 1999-11-12 | 2001-05-29 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ |
| JP2002184961A (ja) * | 2000-09-29 | 2002-06-28 | Canon Inc | Ｓｏｉ基板の熱処理方法およびｓｏｉ基板 |
| JP2002201093A (ja) * | 2000-12-28 | 2002-07-16 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法 |
| JP2002314091A (ja) * | 2001-02-07 | 2002-10-25 | Sony Corp | 半導体装置およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1785511A1 (en) * | 2004-08-25 | 2007-05-16 | SUMCO Corporation | Silicon wafer, process for producing the same and method of growing silicon single crystal |
| EP1785511A4 (en) * | 2004-08-25 | 2012-11-21 | Sumco Corp | SILICON WAFER, METHOD OF MANUFACTURING THEREOF, AND METHOD OF PULLING A SILICON CRYSTAL |
| JP2006210900A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| KR100823648B1 (ko) * | 2006-01-23 | 2008-04-21 | 미쓰비시덴키 가부시키가이샤 | 반도체장치의 제조 방법 |
| JP2008182192A (ja) * | 2006-12-26 | 2008-08-07 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| US7767549B2 (en) | 2006-12-26 | 2010-08-03 | Sumco Corporation | Method of manufacturing bonded wafer |
| JP2015519285A (ja) * | 2012-05-23 | 2015-07-09 | エルジー・シルトロン・インコーポレーテッド | 単結晶シリコンインゴット及びウエハ、そのインゴット成長装置及び方法 |
| JP2016526000A (ja) * | 2013-05-21 | 2016-09-01 | エルジー・シルトロン・インコーポレーテッド | 半導体用シリコン単結晶インゴット、ウエハ及びインゴット成長装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200413581A (en) | 2004-08-01 |
| EP1557883A1 (en) | 2005-07-27 |
| KR20050069929A (ko) | 2005-07-05 |
| TWI338058B (ja) | 2011-03-01 |
| EP1557883A4 (en) | 2009-12-30 |
| WO2004040650A1 (ja) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5691504B2 (ja) | シリコン単結晶育成方法 | |
| JP3624827B2 (ja) | シリコン単結晶の製造方法 | |
| WO2002053812A1 (fr) | Plaquette de silicium monocristallin et son procede de production | |
| US7129123B2 (en) | SOI wafer and a method for producing an SOI wafer | |
| EP1471578A1 (en) | Soi wafer manufacturing method and soi wafer | |
| JP2003327493A (ja) | シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法 | |
| WO2009122648A1 (ja) | シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス | |
| JP4380141B2 (ja) | シリコンウェーハの評価方法 | |
| JP2004153081A (ja) | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 | |
| US7518187B2 (en) | Soi wafer and a method for producing the same | |
| US7407866B2 (en) | Soi wafer and a method for producing the same | |
| JP5565079B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP4380162B2 (ja) | Ｓｏｉウエーハ及びその製造方法 | |
| JP2004265904A (ja) | Ｓｏｉウエーハ及びその製造方法 | |
| JP2003321297A (ja) | シリコン単結晶の製造方法及びシリコン単結晶ウェーハ | |
| JP2005072108A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090421 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090828 |