JP2004140244A - Semiconductor element storage package and semiconductor device using the same - Google Patents
Semiconductor element storage package and semiconductor device using the same Download PDFInfo
- Publication number
- JP2004140244A JP2004140244A JP2002304717A JP2002304717A JP2004140244A JP 2004140244 A JP2004140244 A JP 2004140244A JP 2002304717 A JP2002304717 A JP 2002304717A JP 2002304717 A JP2002304717 A JP 2002304717A JP 2004140244 A JP2004140244 A JP 2004140244A
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- semiconductor element
- ghz
- base
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000003860 storage Methods 0.000 title claims description 4
- 239000004020 conductor Substances 0.000 claims abstract description 115
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 abstract 1
- 239000002245 particle Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000009499 grossing Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 238000005507 spraying Methods 0.000 description 5
- 229910000531 Co alloy Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】高周波電気信号を伝送させた際、反射等を起こして伝送特性が大きく劣化する。
【解決手段】４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子６が搭載される搭載部１ａを有する基体１と、該基体１の前記搭載部１ａより下面にかけて導出されている複数個のグランド配線導体２ｂおよび第１配線導体２ａと、前記基体１の下面に形成され、前記グランド配線導体２ｂおよび第１配線導体２ａに電気的に接続している複数個のグランド用パッド３ｂおよび入出力用パッド３ａと、前記基体１の搭載部１ａより上面もしくは側面にかけて導出されている第２配線導体４と、導電性の線材５ａと絶縁性の外囲体５ｂとから成り、線材５ａが前記第２配線導体４に電気的に接続されているコネクター５とで形成され、前記第２配線導体４の外表面の凹凸が５０μｍ以下である。
【選択図】図１[PROBLEMS] When a high-frequency electric signal is transmitted, reflection or the like is caused, and transmission characteristics are largely deteriorated.
A base 1 having a mounting portion 1a on which a semiconductor element 6 for transmitting and receiving electric signals of 40 GHz to 80 GHz is mounted, and a plurality of ground wiring conductors extending from the mounting portion 1a of the base 1 to a lower surface thereof. 2b and a first wiring conductor 2a, and a plurality of ground pads 3b and input / output pads 3a formed on the lower surface of the base 1 and electrically connected to the ground wiring conductor 2b and the first wiring conductor 2a. And a second wiring conductor 4 extending from the mounting portion 1a of the base 1 to the upper surface or the side surface, and a conductive wire 5a and an insulating envelope 5b, and the wire 5a is formed of the second wiring conductor. The second wiring conductor 4 is formed of a connector 5 electrically connected to the second wiring conductor 4 and has irregularities on the outer surface of 50 μm or less.
[Selection diagram] Fig. 1
Description
【０００１】
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン、銅、銀等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の電気信号の入出力用およびグランド用の配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用の配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力用配線導体に接続され、他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力配線導体、グランド用配線導体および出入力配線導体にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、第１配線導体を介して入力される複数の周波数帯域が低い電気信号は半導体素子で合成されて一つの周波数帯域が高い電気信号となり、この周波数帯域の高い電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された周波数帯域の高い電気信号は半導体素子で複数の周波数帯域が低い電気信号に変換され、各々の周波数帯域の低い電気信号は第１配線導体を介して外部電気回路に伝送されることとなる。
【０００６】
また前記第２配線導体はタングステン、モリブデン、マンガン等の金属粉末に有機溶剤、溶媒を添加混合して得た導電ペーストを従来周知のスクリーン印刷法等の厚膜形成技術を採用することによって所定パターンに印刷するとともにこれを所定温度で焼き付けることによって形成されている。
【０００７】
更に前記コネクターは鉄−ニッケル−コバルト合金等の金属の線材の周囲をガラス等の絶縁性材料から成る外囲体で取り囲んだ構造を有しており、コネクターの線材と第２配線導体とは、通常、２ｍｍ（２０００μｍ）以上の長さにわたって接続されている。
【０００８】
【特許文献１】
特開２００２−１６４４６６号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、第２配線導体が導電ペーストをスクリーン印刷法等の厚膜形成技術を採用し、所定パターンに印刷することによって形成されており導電ペーストを所定パターンに印刷する際、にじみが発生し、第２配線導体の外表面、特に側面において深さが１００μｍ以上の凹凸が多数形成されている。そのためこの第２配線導体に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させた場合、高周波の電気信号は第２配線導体の表面に形成されている凹凸で反射を起こし、伝送特性が大きく劣化してしまうという欠点を有していた。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、第２配線導体の外表面で高周波電気信号が反射するのを有効に防止し、伝送特性の優れた半導体素子収納用パッケージおよび半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続されているコネクターとで形成され、前記第２配線導体の外表面の凹凸が５０μｍ以下であることを特徴とするものである。
【００１２】
また本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とするものである。
【００１３】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第２配線導体の外表面に形成される凹凸の深さを５０μｍ以下としたことから第２配線導体に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させたとしてもその高周波の電気信号は第２配線導体の外表面に形成されている凹凸で反射を起こすことはほとんどなく、これによって伝送特性を優れたものとなすことができる。
【００１４】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【００１５】
図１は本発明の半導体素子収納用パッケージの一実施例を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１６】
前記基体１は酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス、窒化アルミニウム質焼結体等の電気絶縁材料から成り、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート形成法を採用しシート状に形成してセラミックグリーンシート（セラミック生シート）を得、しかる後、それらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約１６００℃の高温で焼成することによって製作される。
【００１７】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド用配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１８】
前記第１配線導体２ａおよびグランド用配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００１９】
この第１配線導体２ａおよびグランド用配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００２０】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５の線材５ａに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２１】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるセラミックグリーンシートの表面に所定パターンに印刷しておくことにより形成される。
【００２２】
この第２配線導体４の基体１外表面側の一端はコネクター５の線材５ａと電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２３】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材の周囲を、絶縁性の外囲体５ｂで取り囲んだ構造である。
【００２４】
前記線材５ａと外囲体５ｂとから成るコネクター５は、例えば、鉄−ニッケル−コバルト合金から成る線材５ａを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材５ａの周囲に被着させることによって製作される。
【００２５】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド用配線導体２ｂに、例えば、ボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１の上面に封止材を介して接合させ、半導体素子６を気密に封入することによって半導体装置１１となる。
【００２６】
この半導体装置１１は基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２７】
また、この半導体装置１１に取着されているコネクター５の線材５ａに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２８】
そしてかかる半導体装置１１は、外部電気回路から供給される複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号を第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５の線材５ａを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された一つの周波数帯域が高い（４０〜８０ＧＨｚ）電気信号をコネクター５の線材５ａ及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された周波数帯域が高い（４０〜８０ＧＨｚ）電気信号を複数の周波数帯域が低い（５〜１０ＧＨｚ）電気信号に変換するとともにこれらの個々の周波数帯域が低い電気信号を第１配線導体２ａを介して外部電気回路に供給することとなる。
【００２９】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第２配線導体４の外表面に形成されている凹凸の深さを５０μｍ以下としておくことが重要である。
【００３０】
前記第２配線導体４の外表面に形成されている凹凸の深さを５０μｍ以下とすると第２配線導体４に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させた際、高周波の電気信号は第２配線導体４の外表面に形成されている凹凸で反射することはほとんどなく、その結果、第２配線導体４での伝送特性が極めて優れたものとなる。
【００３１】
前記第２配線導体４はその外表面に形成されている凹凸の深さが５０μｍを超えると第２配線導体４に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させた場合、高周波の電気信号は第２配線導体４の表面に形成されている凹凸で反射を起こし、伝送特性が大きく劣化してしまう。従って、前記第２配線導体４はその外表面に形成されている凹凸の深さを５０μｍ以下にしておく必要がある。
【００３２】
前記第２配線導体４の外表面に形成されている凹凸を５０μｍ以下の大きさとするには、例えば、第２配線導体４の外表面にブラスト処理や化学エッチング処理を施すことによって行なわれ、ブラスト処理で第２配線導体４の外表面の凹凸を５０μｍ以下とする場合には、第２配線導体４以外の領域を予めエポキシ樹脂等の有機樹脂でコーティングし、しかる後、第２配線導体４の表面に液体と研磨粒子を混合した混合物を空気圧で吹き付けて対象物の表面を平滑にすることによって行われる。
【００３３】
なお、前記液体としては水が使用され、前記研磨剤粒子としてはアルミナ、窒化珪素、ガラス等の無機物粒子が使用される。
【００３４】
また前記第２配線導体４が銅の場合、水と平均粒径が５μｍ乃至５０μｍのアルミナ粒子を混合したものを０．０５ＭＰａ乃至０．３ＭＰａの圧力で、０．０５秒乃至０．３秒の時間吹き付けることによって好適に行なわれる。
【００３５】
前記研磨剤粒子はその平均粒径が５μｍ未満となると第２配線導体４の外表面を平滑にする効果がなくなり、また５０μｍを超えると第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記研磨剤粒子は５μｍ乃至５０μｍの範囲とすると良い。
【００３６】
更に、液体と研磨剤粒子を混合した混合物を吹き付ける空気圧は０．０５ＭＰａ未満となると第２配線導体４の外表面を平滑にする研磨効果がなくなり、また０．３ＭＰａを超えると第２配線導体４の外表面を研磨しすぎて平滑にする効果がなくなることから前記空気圧は０．０５ＭＰａ乃至０．３ＭＰａの範囲とすると良い。
【００３７】
更に液体と研磨剤粒子とを混合した混合物を空気圧で吹き付ける吹き付け時間は０．０５秒未満であると第２配線導体４の外表面を平滑にする研磨効果がなくなり、また０．３秒を超えると第２配線導体４の外表面を研磨しすぎて平滑にする効果がなくなることから前記吹き付け時間は０．０５秒乃至０．３秒の範囲とすると良い。
【００３８】
また更に、化学エッチング処理を施すことによって第２配線導体４の外表面の凹凸を５０μｍ以下とする場合には、第２配線導体４以外の領域を予めエポキシ樹脂等の有機樹脂でコーティングした後、第２配線導体４の外表面を化学エッチングすることによって行なわれる。
【００３９】
前記第２配線導体４が銅の場合、１．２ｍｏｌ／ｌ乃至１．８ｍｏｌ／ｌの濃度で、温度３０℃乃至５０℃の塩化第二鉄溶液を０．０５ＭＰａ乃至０．２ＭＰａの圧力で吹き付け、第２配線導体４の外表面を化学エッチングすることによって行なわれる。
【００４０】
前記塩化第二鉄溶液はその濃度が１．２ｍｏｌ／ｌ未満となると第２配線導体４の外表面を平滑にする効果がなくなり、また１．８ｍｏｌ／ｌを超えるとエッチング速度が大きくなり第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記塩化第二鉄の濃度は１．２ｍｏｌ／ｌ乃至１．８ｍｏｌ／ｌの範囲とすると良い。
【００４１】
また前記塩化第二鉄の温度は３０℃未満となると第２配線導体４の外表面を平滑にするエッチング効果がなくなり、また５０℃を超えるとエッチング速度が大きくなり第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記温度は３０℃乃至５０℃の範囲とすると良い。
【００４２】
更に前記塩化第二鉄の吹き付け圧力は０．０５ＭＰａ未満となると第２配線導体４の外表面を平滑にするエッチング効果がなくなり、また０．２ＭＰａを超えると第２配線導体４の外表面のエッチングが激しくなりすぎて第２配線導体４の外表面の凹凸を５０μｍ以下の小さな凹凸とすることができなくなることから前記圧力は０．０５ＭＰａ乃至０．２ＭＰａの範囲とすると良い。
【００４３】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００４４】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第２配線導体の外表面に形成される凹凸の深さを５０μｍ以下としたことから第２配線導体に４０ＧＨｚ〜８０ＧＨｚの高周波の電気信号を伝送させたとしてもその高周波の電気信号は第２配線導体の外表面に形成されている凹凸で反射を起こすことはほとんどなく、これによって伝送特性を優れたものとなすことができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・第２配線導体
５・・・・・コネクター
５ａ・・・・線材
５ｂ・・・・外囲体
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor element housing package for housing a semiconductor element for transmitting and receiving high-frequency electrical signals, and a semiconductor device using the semiconductor element housing package.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, semiconductor element housing packages for housing semiconductor elements for transmitting and receiving electric signals generally include electrically insulating materials such as aluminum oxide sintered bodies, mullite sintered bodies, glass ceramics, and aluminum nitride sintered bodies. And a plurality of electrical conductors made of a metal material such as tungsten, molybdenum, manganese, copper, silver, etc., which are attached and derived from the semiconductor element mounting portion of the base to the lower surface. A wiring conductor for signal input / output and ground; a plurality of ground pads and input / output pads formed on the lower surface of the base so as to be electrically connected to the wiring conductor; It consists of an input / output wiring conductor led out to the top or side, a conductive wire and an insulating envelope, and one end of the wire is used for input / output. Is connected to the conductor, the other end is constituted by a connector that is led to the outside.
[0003]
In such a package for housing a semiconductor element, a semiconductor element for transmitting and receiving an electric signal is bonded and fixed to a mounting portion thereof via a bonding material such as an Au-Sn brazing material or solder, and electrodes of the semiconductor element are connected to an input / output wiring conductor, The semiconductor device is connected to the ground wiring conductor and the input / output wiring conductor via a bonding wire, a connection ribbon, a conductive connecting material such as solder, and then, if necessary, sealing the semiconductor element with a lid or the like. It becomes.
[0004]
Further, the semiconductor device accommodated inside the semiconductor device by connecting the ground pad and the input / output pad formed on the lower surface of the base to the circuit conductor of the external electric circuit board via a solder bump or the like, so that the semiconductor element accommodated therein is connected to the external electric circuit. The semiconductor device and the external device are connected by connecting the external device such as an external communication device to the connector via a coaxial cable or the like at the same time.
[0005]
The semiconductor element used in the semiconductor device has a function of synthesizing a plurality of electric signals and converting it into one electric signal, or separating one electric signal and converting it into a plurality of electric signals. An electric signal having a plurality of low frequency bands input through the first wiring conductor is synthesized by the semiconductor element to become an electric signal having one frequency band, and the electric signal having a high frequency band is transmitted through the second wiring conductor. The high frequency band electric signal transmitted to the external device such as a communication device outside from the connector through the connector through the connector, and transmitted from the external device through the connector is a semiconductor device having a plurality of low frequency band electric signals. The electric signal converted into a signal and having a low frequency band is transmitted to an external electric circuit via the first wiring conductor.
[0006]
The second wiring conductor has a predetermined pattern by adopting a conventionally known thick film forming technique such as a screen printing method using a conductive paste obtained by adding an organic solvent and a solvent to a metal powder such as tungsten, molybdenum, and manganese. And printed at a predetermined temperature.
[0007]
Further, the connector has a structure in which a metal wire such as an iron-nickel-cobalt alloy is surrounded by an enclosure made of an insulating material such as glass, and the wire of the connector and the second wiring conductor are: Usually, they are connected over a length of 2 mm (2000 μm) or more.
[0008]
[Patent Document 1]
JP, 2002-164466, A
[Problems to be solved by the invention]
However, in this conventional semiconductor element housing package and semiconductor device, the second wiring conductor is formed by printing a conductive paste in a predetermined pattern by employing a thick film forming technique such as a screen printing method. When a predetermined pattern is printed, bleeding occurs, and many irregularities having a depth of 100 μm or more are formed on the outer surface, particularly the side surface, of the second wiring conductor. Therefore, when a high-frequency electric signal of 40 GHz to 80 GHz is transmitted to the second wiring conductor, the high-frequency electric signal is reflected by irregularities formed on the surface of the second wiring conductor, and transmission characteristics are greatly deteriorated. Had the disadvantage that
[0010]
The present invention has been devised in view of the above-described disadvantages, and has as its object to effectively prevent a high-frequency electric signal from being reflected on the outer surface of a second wiring conductor, and to provide a semiconductor element housing package having excellent transmission characteristics. A semiconductor device is provided.
[0011]
[Means for Solving the Problems]
A semiconductor device housing package according to the present invention includes a base having a mounting portion on which a semiconductor element that transmits and receives an electric signal of 40 GHz to 80 GHz is mounted, and a plurality of ground wirings extending from the mounting portion to a lower surface of the base. A conductor and a first wiring conductor, a plurality of ground pads and input / output pads formed on the lower surface of the base and electrically connected to the ground wiring conductor and the first wiring conductor; and mounting the base. A second wiring conductor extending from the portion to the upper surface or side surface, and a connector comprising a conductive wire and an insulating envelope, wherein the wire is electrically connected to the second wiring conductor. The outer surface of the second wiring conductor has an irregularity of 50 μm or less.
[0012]
Further, a semiconductor device of the present invention comprises a semiconductor element storage package having the above configuration, and a semiconductor element for transmitting and receiving an electric signal of 40 GHz to 80 GHz. The semiconductor element is mounted and fixed on a mounting portion of the package, and Each electrode is electrically connected to a first wiring conductor and a second wiring conductor.
[0013]
According to the semiconductor element housing package and the semiconductor device of the present invention, since the depth of the unevenness formed on the outer surface of the second wiring conductor is set to 50 μm or less, a high-frequency electric signal of 40 GHz to 80 GHz is applied to the second wiring conductor. Is transmitted, the high-frequency electric signal hardly causes reflection on the irregularities formed on the outer surface of the second wiring conductor, whereby the transmission characteristics can be improved.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, the present invention will be described in detail with reference to the accompanying drawings.
[0015]
FIG. 1 shows an embodiment of a package for housing a semiconductor element according to the present invention, wherein 1 is a base, 2a is a first wiring conductor, 2b is a ground wiring conductor, 3a is an input / output pad, 3b is a ground pad, and 4 is The second wiring conductor 5 is a connector. A semiconductor
[0016]
The base 1 is made of an electrically insulating material such as an aluminum oxide sintered body, a mullite sintered body, a glass ceramic, an aluminum nitride sintered body. A suitable organic solvent, solvent, plasticizer, and dispersant are added to and mixed with raw material powders such as silicon, magnesium oxide, and calcium oxide to form a slurry, and the slurry is formed by a conventionally known doctor blade method, calender roll method, or the like. A ceramic green sheet (ceramic green sheet) is obtained by forming a sheet by adopting a sheet forming method. Thereafter, the ceramic green sheet is subjected to an appropriate punching process, and a plurality of the green sheets are laminated as necessary. It is manufactured by firing at a high temperature of 1600 ° C.
[0017]
The base 1 is formed with a plurality of
[0018]
The
[0019]
One ends of the
[0020]
The base 1 has a
[0021]
The
[0022]
One end of the
[0023]
The connector 5 functions as a connector for connecting the
[0024]
For the connector 5 composed of the
[0025]
Thus, according to the above-described semiconductor element storage package, the
[0026]
In the
[0027]
In addition, by connecting a conductor for external connection such as a coaxial cable to the
[0028]
The
[0029]
In the semiconductor element housing package of the present invention and the semiconductor device using the same, it is important that the depth of the unevenness formed on the outer surface of the
[0030]
When the depth of the unevenness formed on the outer surface of the
[0031]
When the depth of the unevenness formed on the outer surface of the
[0032]
The irregularities formed on the outer surface of the
[0033]
Note that water is used as the liquid, and inorganic particles such as alumina, silicon nitride, and glass are used as the abrasive particles.
[0034]
When the
[0035]
When the average particle diameter of the abrasive particles is less than 5 μm, the effect of smoothing the outer surface of the
[0036]
Further, if the air pressure for spraying the mixture of the liquid and the abrasive particles is less than 0.05 MPa, the polishing effect to smooth the outer surface of the
[0037]
Further, if the time for spraying the mixture of the liquid and the abrasive particles with air pressure is less than 0.05 seconds, the polishing effect for smoothing the outer surface of the
[0038]
Further, when the irregularities on the outer surface of the
[0039]
When the
[0040]
When the concentration of the ferric chloride solution is less than 1.2 mol / l, the effect of smoothing the outer surface of the
[0041]
When the temperature of the ferric chloride is lower than 30 ° C., the etching effect for smoothing the outer surface of the
[0042]
Further, when the spray pressure of the ferric chloride is less than 0.05 MPa, the etching effect for smoothing the outer surface of the
[0043]
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention.
[0044]
【The invention's effect】
According to the semiconductor element housing package and the semiconductor device of the present invention, since the depth of the unevenness formed on the outer surface of the second wiring conductor is set to 50 μm or less, a high-frequency electric signal of 40 GHz to 80 GHz is applied to the second wiring conductor. Is transmitted, the high-frequency electric signal hardly causes reflection on the irregularities formed on the outer surface of the second wiring conductor, whereby the transmission characteristics can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing one embodiment of a package for housing a semiconductor element of the present invention and a semiconductor device using the package for housing a semiconductor element.
[Explanation of symbols]
1 Base
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304717A JP3878901B2 (en) | 2002-10-18 | 2002-10-18 | Manufacturing method of semiconductor element storage package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304717A JP3878901B2 (en) | 2002-10-18 | 2002-10-18 | Manufacturing method of semiconductor element storage package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140244A true JP2004140244A (en) | 2004-05-13 |
| JP3878901B2 JP3878901B2 (en) | 2007-02-07 |
Family
ID=32452059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002304717A Expired - Fee Related JP3878901B2 (en) | 2002-10-18 | 2002-10-18 | Manufacturing method of semiconductor element storage package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3878901B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231796A (en) * | 2008-02-26 | 2009-10-08 | Kyocera Corp | Package and electronic apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248344A (en) * | 1984-05-25 | 1985-12-09 | 松下電工株式会社 | Metallic foil lined laminated board for high frequency |
| JPH0555746A (en) * | 1991-08-29 | 1993-03-05 | Hitachi Chem Co Ltd | High frequency copper clad laminated board and printed circuit board |
| JP2002016165A (en) * | 2000-06-29 | 2002-01-18 | Kyocera Corp | Device storage package |
| JP2002164466A (en) * | 2000-11-27 | 2002-06-07 | Kyocera Corp | Package for storing semiconductor elements |
-
2002
- 2002-10-18 JP JP2002304717A patent/JP3878901B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248344A (en) * | 1984-05-25 | 1985-12-09 | 松下電工株式会社 | Metallic foil lined laminated board for high frequency |
| JPH0555746A (en) * | 1991-08-29 | 1993-03-05 | Hitachi Chem Co Ltd | High frequency copper clad laminated board and printed circuit board |
| JP2002016165A (en) * | 2000-06-29 | 2002-01-18 | Kyocera Corp | Device storage package |
| JP2002164466A (en) * | 2000-11-27 | 2002-06-07 | Kyocera Corp | Package for storing semiconductor elements |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231796A (en) * | 2008-02-26 | 2009-10-08 | Kyocera Corp | Package and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3878901B2 (en) | 2007-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3878901B2 (en) | Manufacturing method of semiconductor element storage package | |
| JP2004259769A (en) | Semiconductor device | |
| JP4077769B2 (en) | Semiconductor device | |
| JP4077770B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3847249B2 (en) | Semiconductor device | |
| JP3811460B2 (en) | Semiconductor device | |
| JP3847239B2 (en) | Semiconductor device | |
| JP3847247B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP4291113B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP4002540B2 (en) | Semiconductor device | |
| JP3679090B2 (en) | Semiconductor device | |
| JP3847248B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3722796B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3808423B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3780514B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3847250B2 (en) | Mounting structure of semiconductor device | |
| JP3722793B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3811459B2 (en) | Semiconductor device | |
| JP3811447B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3808421B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP2004172298A (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP2003282784A (en) | Wiring board | |
| JP2004179180A (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP2005183461A (en) | Mounting structure of semiconductor device | |
| JP2005101210A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |