JP3847248B2 - Semiconductor element storage package and semiconductor device using the same - Google Patents
Semiconductor element storage package and semiconductor device using the same Download PDFInfo
- Publication number
- JP3847248B2 JP3847248B2 JP2002321750A JP2002321750A JP3847248B2 JP 3847248 B2 JP3847248 B2 JP 3847248B2 JP 2002321750 A JP2002321750 A JP 2002321750A JP 2002321750 A JP2002321750 A JP 2002321750A JP 3847248 B2 JP3847248 B2 JP 3847248B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- input
- wiring conductor
- base
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 91
- 238000003860 storage Methods 0.000 title description 9
- 239000004020 conductor Substances 0.000 claims description 97
- 239000000758 substrate Substances 0.000 description 22
- 229910000679 solder Inorganic materials 0.000 description 15
- 239000000463 material Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910000531 Co alloy Inorganic materials 0.000 description 3
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 zirconium (Zr) compound Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波の電気信号を送受信する半導体素子を収納する半導体素子収納用パッケージ、およびその半導体素子収納用パッケージを用いて成る半導体装置に関するものである。
【０００２】
【従来の技術】
従来、電気信号を送受信する半導体素子を収容するための半導体素子収納用パッケージは、一般に、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子の搭載部が形成された基体と、タングステン、モリブデン、マンガン等の金属材料から成り、基体の半導体素子搭載部から下面にかけて被着導出された複数の入出力用配線導体（第１配線導体）およびグランド用配線導体と、この配線導体と電気的に接続するようにして基体の下面に形成された複数個のグランド用パッドおよび入出力用パッドと、基体の搭載部より上面もしくは側面にかけて導出されている出入力用配線導体（第２配線導体）と、導電性の線材と絶縁性の外囲体とから成り、線材の一端が出入力用配線導体（第２配線導体）に接続され、他端が外部に導出されているコネクターとにより構成されている。
【０００３】
かかる半導体素子収納用パッケージは、その搭載部に電気信号を送受信する半導体素子がＡｕ−Ｓｎろう材あるいは半田等の接合材を介して接着固定されるとともに、半導体素子の電極が入出力配線導体（第１配線導体）、グランド用配線導体および出入力配線導体（第２配線導体）にボンディングワイヤや接続用リボン、半田等の導電性接続材を介して接続され、その後、必要に応じて蓋体等で半導体素子を封止することによって半導体装置となる。
【０００４】
また前記半導体装置は基体の下面に形成されているグランド用パッドおよび入出力用パッドを外部電気回路基板の回路導体に半田バンプ等を介し接続させることによって内部に収容する半導体素子が外部電気回路に接続され、同時にコネクターに同軸ケーブル等を介し外部の通信装置等の外部機器を接続させることによって半導体素子と外部機器とが接続するようになっている。
【０００５】
なお、前記半導体装置に使用されている半導体素子は複数の電気信号を合成して一つの電気信号に変換する、或いは一つの電気信号を分離して複数の電気信号に変換する機能を有しており、外部電気回路から入出力用パッド及び第１配線導体を介して入力される５〜１０ＧＨｚの複数の電気信号は半導体素子で合成されて４０〜８０ＧＨｚの一つの電気信号となり、この４０〜８０ＧＨｚの電気信号は第２配線導体を介してコネクターに伝送されるとともにコネクターより外部の通信装置等の外部機器に伝送され、またコネクターを介して外部機器より伝送された４０〜８０ＧＨｚの電気信号は半導体素子で５〜１０ＧＨｚの複数の電気信号に変換され、各々の５〜１０ＧＨｚの電気信号は第１配線導体及び入出力用パッドを介して外部電気回路に伝送されることとなる。
【０００６】
また前記酸化アルミニウム質焼結体やムライト質焼結体等から成る基体はその線膨張係数が４×１０-6／℃〜７．５×１０-6／℃であるのに対し、外部電気回路基板は一般にガラスエポキシ樹脂材で形成されており、その線膨張係数は約１５×１０-6／℃程度であり、大きく相違することから外部電気回路基板の回路導体に入出力用パッドを半田バンプ等を介して接続した後、基体と外部電気回路基板に熱が作用すると基体と外部電気回路基板の熱膨張量の相違に起因して大きな応力が発生しこの応力によって入出力用パッドが基体より剥離したり、半田バンプに破断が発生して半導体素子と外部電気回路との間の接続が破られてしまう。そのためこの従来の半導体素子収納用パッケージ等は入出力用パッドを直径が１ｍｍ以上の円形形状（平面積が０．７８５ｍｍ2以上の円形形状）とし基体と入出力用パッドとの接合強度を強くするとともに外部電気回路基板の回路導体と入出力用パッドとを接続する半田バンプ等の量を多くし破断が発生しないようにしている。
【０００７】
【特許文献１】
特開２００２−１６４４６６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージおよび半導体装置においては、第１配線導体と外部電気回路基板の回路導体とを接続する入出力用パッドが直径１ｍｍ以上の円形形状（平面積で０．７８５ｍｍ2以上の円形形状）をなし、第１配線導体の外形寸法（直径が約０．３ｍｍ以上、平面積で約０．０７ｍｍ2以上の円形形状等）に比し約１０倍大きく、入出力用パッドのインピーダンスが第１配線導体や外部電気回路基板の回路導体に比べ低いものとなっている。そのためこの入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの電気信号を伝送させた場合、５〜１０ＧＨｚの電気信号は高周波信号であるためインピーダンスが低い入出力用パッドで反射等を起こし、伝送特性が大きく劣化してしまうという欠点を有していた。
【０００９】
本発明は上記欠点に鑑み案出されたもので、その目的は入出力用パッドでの高周波の電気信号の反射等を有効に防止し、外部電気回路と半導体素子とを接続する第１配線導体および入出力用パッドでの電気信号の伝送特性を改善した半導体素子収納用パッケージおよび半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子が搭載される搭載部を有する基体と、該基体の前記搭載部より下面にかけて導出されている複数個のグランド配線導体および第１配線導体と、前記基体の下面に形成され、前記グランド配線導体および第１配線導体に電気的に接続している複数個のグランド用パッドおよび入出力用パッドと、前記基体の搭載部より上面もしくは側面にかけて導出されている第２配線導体と、導電性の線材と絶縁性の外囲体とから成り、線材が前記第２配線導体に電気的に接続され、前記基体における前記第２配線導体が形成された面と側面との間の切り欠きに、上側が開放されるように取着されたコネクターとで形成され、前記入出力用パッドの平面積が０．１９６ｍｍ２以下であり、かつ前記基体の線膨張係数が９×１０−６／℃乃至２０×１０−６／℃であることを特徴とするものである。
【００１１】
また本発明の半導体装置は、上記構成の半導体素子収納用パッケージと４０ＧＨｚ〜８０ＧＨｚの電気信号を送受信する半導体素子とから成り、前記パッケージの搭載部に半導体素子を搭載固定するとともに該半導体素子の各電極を第１配線導体および第２配線導体に電気的に接続したことを特徴とするものである。
【００１２】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第１配線導体を外部電気回路基板の回路導体に接続する入出力用パッドの平面積を０．１９６ｍｍ2以下とし、入出力用パッドのインピーダンスを第１配線導体や外部電気回路基板の回路導体のインピーダンスに近似させたことから入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００１３】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、入出力用パッドが形成されている基体の線膨張係数を９×１０-6／℃乃至２０×１０-6／℃とし、ガラスエポキシ樹脂等の樹脂材で形成されている外部電気回路基板の線膨張係数に近似させたことから外部電気回路基板の回路導体に入出力用パッドを半田バンプ等を介して接続した後、基体と外部電気回路基板に熱が作用したとしても基体と外部電気回路基板との間には両者の線膨張係数の相違に起因する大きな応力が発生することはなく、これによって入出力用パッドを基体に強固に接合させておくことができるとともに半田バンプ等に破断が発生するのを有効に防止して半導体素子と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
【００１４】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【００１５】
図１は本発明の半導体素子収納用パッケージの一実施礼を示し、１は基体、２ａは第１配線導体、２ｂはグランド配線導体、３ａは入出力用パッド、３ｂはグランド用パッド、４は第２配線導体、５はコネクターである。これら基体１、第１配線導体２ａ、グランド配線導体２ｂ、入出力用パッド３ａ、グランド用パッド３ｂ、第２配線導体４およびコネクター５により半導体素子６を収納するための半導体素子収納用パッケージ７が基本的に構成される。
【００１６】
前記基体１は線膨張係数が９×１０−６／℃乃至２０×１０−６／℃の例えば、ガラスセラミックスから成り、原料粉末に適当な有機溶剤、溶媒、可塑剤、分散剤を添加混合して泥漿物を作り、この泥漿物を従来周知のドクターブレード法やカレンダーロール法等のシート成形法を採用しシート状に形成してグリーンシート（生シート）を得、しかる後、それらグリーンシートに適当な打ち抜き加工を施すとともにこれを必要に応じて複数枚積層し、約１０００℃の温度で焼成することによって製作される。
【００１７】
また前記基体１は、半導体素子の搭載部１ａから下面にかけて複数個の第１配線導体２ａおよびグランド用配線導体２ｂが形成されており、該各配線導体２ａ、２ｂは半導体素子の電気信号入出力用、接地用の各電極を、入出力用パッド３ａやグランド用パッド３ｂに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電気信号入出力用、接地用の各電極が導電性接続材を介して電気的に接続される。
【００１８】
前記第１配線導体２ａおよびグランド用配線導体２ｂ、入出力用パッド３ａおよびグランド用パッド３ｂは、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤を添加して成る金属ペーストを基体１となるグリーンシートの表面にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
【００１９】
この第１配線導体２ａおよびグランド用配線導体２ｂの基体１下面側の一端は、それぞれ対応する入出力用パッド３ａおよびグランド用パッド３ｂと電気的に接続しており、これらの入出力用パッド３ａ、グランド用パッド３ｂを外部電気回路の所定の信号用や接地用等の回路導体に接続することにより、半導体素子６の電気信号入出力用、接地用の各電極が外部電気回路と電気的に接続される。
【００２０】
また前記基体１は、半導体素子の搭載部１ａから上面や側面等にかけて第２配線導体４が形成されており、該第２配線導体４は半導体素子６の電極をコネクター５の線材５ａに接続するための導電路として作用し、搭載部１ａ側の一端には半導体素子６の電極が導電性接続材８を介して電気的に接続される。
【００２１】
前記第２配線導体４は、上述の第１配線導体２ａ等と同様に、銅、銀、金、パラジウム等の金属材料から成り、例えば銅から成る場合であれば、銅粉末に有機溶剤等を添加して成る金属ペーストを基体１となるグリーンシートの表面にスクリーン印刷法により所定パターンに印刷しておくことによって形成される。
【００２２】
この第２配線導体４の基体１外表面側の一端はコネクター５の線材５ａと電気的に接続しており、このコネクター５を同軸ケーブル等を介して通信装置等の外部機器に接続することにより半導体素子６と外部機器との間で高周波信号の送受信が行われる。
【００２３】
前記コネクター５は、半導体素子収納用パッケージ７の第２配線導体４を同軸ケーブル等を介して外部機器に接続するための接続体として作用し、例えば、鉄−ニッケル−コバルト合金等の金属の線材５ａの周囲を、ホウ珪酸系ガラス等の絶縁性の外囲体５ｂで取り囲んだ構造である。
【００２４】
前記線材５ａと外囲体５ｂとから成るコネクター５は、例えば、鉄−ニッケル−コバルト合金から成る線材５ａを、鉄−ニッケル−コバルト合金等の金属から成る円筒状の容器の中央にセットし、容器内にホウ珪酸ガラス等のガラス粉末を充填した後、ガラス粉末を加熱溶融させて線材５ａの周囲に被着させることによって製作される。
【００２５】
かくして上述の半導体素子収納用パッケージによれば、基体１の搭載部１ａに半導体素子６を搭載するとともにガラス、樹脂、ロウ材等の接着材を介して固定し、しかる後、半導体素子６の各電極を第１配線導体２ａおよびグランド用配線導体２ｂに、例えば、ボンディングワイヤ８を介して接続し、最後に蓋体１０を基体１の上面に封止材を介して接合させ、半導体素子６を気密に封止することによって半導体装置１１となる。
【００２６】
この半導体装置１１は基体１下面の入出力用パッド３ａおよびグランド用パッド３ｂが外部電気回路基板の所定の信号用や接地用等の回路導体に半田バンプ等の外部端子を介して接続され、これによって半導体素子６の信号用、接地用の各電極は外部電気回路と電気的に接続される。
【００２７】
また、この半導体装置１１に取着されているコネクター５の線材５ａに同軸ケーブル等の外部接続用の導線を接続することにより、半導体素子６の電極が通信装置等の外部機器に接続される。
【００２８】
そしてかかる半導体装置１１は、外部電気回路から供給される５〜１０ＧＨｚの複数電気信号を入出力用パッド３ａ及び第１配線導体２ａを介して半導体素子６に入力させ、半導体素子６でこれら入力された電気信号を合成して、４０〜８０ＧＨｚの一つの電気信号とするとともにこれを第２配線導体４を介してコネクター５に出力し、該コネクター５の線材５ａを介して外部の通信装置等の外部機器に伝送する、或いは、外部の通信装置等の外部機器から伝送された４０〜８０ＧＨｚの一つの電気信号をコネクター５の線材５ａ及び第２配線導体４を介して半導体素子６に入力し、半導体素子６で入力された４０〜８０ＧＨｚの電気信号を５〜１０ＧＨｚの複数の電気信号に変換するとともにこれらの個々の電気信号を第１配線導体２ａ及び入出力用パッド３ａを介して外部電気回路に供給することとなる。
【００２９】
本発明の半導体素子収納用パッケージおよびこれを用いた半導体装置においては、第１配線導体２ａと外部電気回路基板の回路導体を接続する入出力用パッド３ａの平面積を０．１９６ｍｍ2以下としておくことが重要である。
【００３０】
前記入出力用パッド３ａの平面積を０．１９６ｍｍ2以下としておくと入出力用パッド３ａのインピーダンスが第１配線導体２ａと外部電気回路基板の回路導体等のインピーダンスに近似し、その結果、入出力用パッド３ａを介して第１配線導体２ａと外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッド３ａで大きな反射等を起こすことはなく、伝送特性が極めて優れたものとなすことができる。
【００３１】
なお、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ2を超えると第１配線導体２ａと外部電気回路基板の回路導体とを入出力用パッド３ａを介して接続した後、５〜１０ＧＨｚの高周波の電気信号が伝送された場合、入出力用パッド３ａで電気信号に反射が発生し伝送特性が大きく劣化してしまう。従って、前記入出力用パッド３ａはその平面積が０．１９６ｍｍ2以下のものに特定される。
【００３２】
また前記入出力用パッド３ａの平面積を０．１９６ｍｍ2以下にする方法としては、金属ペーストを基体１となるグリーンシートに印刷しておくことによって入出力用パッド３ａを形成する際、スクリーン印刷におけるスクリーンマスクの開口を０．１９６ｍｍ2以下としておくことによって行われる。
【００３３】
また本発明の半導体素子収納用パッケージおよび半導体装置においては入出力用パッド３ａが形成されている基体１の線膨張係数を９×１０-6／℃乃至２０×１０-6／℃の範囲としておくことが重要である。
【００３４】
前記入出力用パッド３ａが形成されている基体１の線膨張係数を９×１０-6／℃乃至２０×１０-6／℃の範囲とすると基体１の線膨張係数をガラスエポキシ樹脂等の樹脂材で形成されている外部電気回路基板の線膨張係数に近似させることができ、これによって外部電気回路基板の回路導体に入出力用パッド３ａを半田バンプ等を介して接続した後、基体１と外部電気回路基板に熱が作用したとしても基体１と外部電気回路基板との間には両者の線膨張係数の相違に起因する大きな応力が発生することはなく、その結果、入出力用パッド３ａの平面積が０．１９６ｍｍ2以下と小さいものであっても入出力用パッド３ａを基体１に強固に接合させておくことができるとともに半田バンプ等に破断が発生するのを有効に防止して半導体素子６と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
【００３５】
なお、前記基体１はその線膨張係数が９×１０-6／℃未満、或いは２０×１０-6／℃を超えると基体１と外部電気回路基板の線膨張係数が相違し、外部電気回路基板の回路導体に入出力用パッド３ａを半田バンプ等を介して接続した後、基体１と外部電気回路基板に熱が作用すると基体１と外部電気回路基板の熱膨張量の相違に起因して大きな応力が発生しこの応力によって入出力用パッド３ａが基体１より剥離したり、半田バンプに破断が発生して半導体素子と外部電気回路との間の接続が破れてしまう。従って、前記基体１はその線膨張係数が９×１０-6／℃乃至２０×１０-6／℃の範囲に特定される。
【００３６】
また前記線膨張係数が９×１０-6／℃乃至２０×１０-6／℃の基体１は具体的には、例えば、酸化バリウムを５〜６０質量％含有するガラスと、４０〜４００℃における線膨張係数が８×１０-6／以上の金属酸化物粒子を含むフィラーとからなり、前記ガラスおよび／またはフィラー中にジルコニウム（Ｚｒ）化合物をＺｒＯ2換算で０．１〜２５質量％の割合で含有させたガラスセラミック焼結体が好適に使用される。
【００３７】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば変更は可能である。
【００３８】
【発明の効果】
本発明の半導体素子収納用パッケージおよび半導体装置によれば、第１配線導体を外部電気回路基板の回路導体に接続する入出力用パッドの平面積を０．１９６ｍｍ2以下とし、入出力用パッドのインピーダンスを第１配線導体や外部電気回路基板の回路導体のインピーダンスに近似させたことから入出力用パッドを介して第１配線導体と外部電気回路基板の回路導体とを接続するとともに５〜１０ＧＨｚの高周波の電気信号を伝送させたとしても入出力用パッドで大きな反射等を起こすことはなく、伝送特性を優れたものとなすことができる。
【００３９】
また本発明の半導体素子収納用パッケージおよび半導体装置によれば、入出力用パッドが形成されている基体の線膨張係数を９×１０-6／℃乃至２０×１０-6／℃とし、ガラスエポキシ樹脂等の樹脂材で形成されている外部電気回路基板の線膨張係数に近似させたことから外部電気回路基板の回路導体に入出力用パッドを半田バンプ等を介して接続した後、基体と外部電気回路基板に熱が作用したとしても基体と外部電気回路基板との間には両者の線膨張係数の相違に起因する大きな応力が発生することはなく、これによって入出力用パッドを基体に強固に接合させておくことができるとともに半田バンプ等に破断が発生するのを有効に防止して半導体素子と外部電気回路との接続の信頼性を極めて高いものとなすことができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置の一実施例を示す断面図である。
【符号の説明】
１・・・・・基体
１ａ・・・・搭載部
２ａ・・・・第１配線導体
２ｂ・・・・グランド配線導体
３ａ・・・・入出力用パッド
３ｂ・・・・グランド用パッド
４・・・・・第２配線導体
５・・・・・コネクター
５ａ・・・・線材
５ｂ・・・・外囲体
６・・・・・半導体素子
７・・・・・半導体素子収納用パッケージ
８・・・・・ボンディングワイヤ
１０・・・・蓋体
１１・・・・半導体装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element storage package for storing a semiconductor element that transmits and receives a high-frequency electrical signal, and a semiconductor device using the semiconductor element storage package.
[0002]
[Prior art]
Conventionally, a package for housing a semiconductor element for housing a semiconductor element that transmits and receives an electrical signal is generally made of an electrically insulating material such as an aluminum oxide sintered body, a mullite sintered body, an aluminum nitride sintered body, A base having a semiconductor element mounting portion formed on the upper surface, and a plurality of input / output wiring conductors (first electrode) made of a metal material such as tungsten, molybdenum, manganese, etc. Wiring conductors) and ground wiring conductors, a plurality of ground pads and input / output pads formed on the lower surface of the substrate so as to be electrically connected to the wiring conductors, and an upper surface or a side surface from the mounting portion of the substrate Consisting of an input / output wiring conductor (second wiring conductor) that is led out to the end of the wire, a conductive wire, and an insulating envelope, and one end of the wire is connected to the input / output wiring. Is connected to the body (second wiring conductor), the other end is constituted by a connector that is led to the outside.
[0003]
In such a package for housing a semiconductor element, a semiconductor element that transmits and receives an electrical signal is bonded and fixed to the mounting portion via a bonding material such as an Au—Sn brazing material or solder, and the electrode of the semiconductor element is connected to an input / output wiring conductor ( The first wiring conductor), the ground wiring conductor and the input / output wiring conductor (second wiring conductor) are connected to each other through a conductive connecting material such as a bonding wire, a connecting ribbon, or solder, and then a lid as required. A semiconductor device is obtained by sealing the semiconductor element with, for example.
[0004]
In the semiconductor device, a ground pad and an input / output pad formed on the lower surface of the base are connected to a circuit conductor of an external electric circuit board through a solder bump or the like, so that a semiconductor element accommodated in the semiconductor device is an external electric circuit. At the same time, an external device such as an external communication device is connected to the connector via a coaxial cable or the like, so that the semiconductor element and the external device are connected.
[0005]
The semiconductor element used in the semiconductor device has a function of synthesizing and converting a plurality of electric signals into one electric signal, or separating one electric signal into a plurality of electric signals. A plurality of electrical signals of 5 to 10 GHz input from the external electrical circuit via the input / output pads and the first wiring conductor are combined by the semiconductor elements to become one electrical signal of 40 to 80 GHz, and this 40 to 80 GHz Is transmitted to the connector through the second wiring conductor and is transmitted from the connector to an external device such as an external communication device. The 40 to 80 GHz electrical signal transmitted from the external device through the connector is a semiconductor. The device converts the electrical signal into a plurality of electrical signals of 5 to 10 GHz. Each electrical signal of 5 to 10 GHz is externally connected via the first wiring conductor and the input / output pad. And thus transmitted to the road.
[0006]
To Also said substrate consisting of sintered aluminum oxide and mullite sintered body such that the linear expansion coefficient of 4 × 10 -6 /℃~7.5×10 -6 / ℃ , external electric circuit The substrate is generally made of a glass epoxy resin material, and its linear expansion coefficient is about 15 × 10 −6 / ° C., which is greatly different. Therefore, input / output pads are solder bumps on the circuit conductor of the external electric circuit substrate. After the connection is established, the heat is applied to the base and the external electric circuit board, and a large stress is generated due to the difference in thermal expansion between the base and the external electric circuit board. The connection between the semiconductor element and the external electric circuit is broken due to peeling or breakage of the solder bump. For this reason, in this conventional package for housing semiconductor elements, the input / output pads have a circular shape with a diameter of 1 mm or more (a circular shape with a flat area of 0.785 mm 2 or more), and the bonding strength between the substrate and the input / output pads is increased. At the same time, the amount of solder bumps connecting the circuit conductors of the external electric circuit board and the input / output pads is increased to prevent breakage.
[0007]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-164466
[Problems to be solved by the invention]
However, in this conventional semiconductor element housing package and semiconductor device, the input / output pads for connecting the first wiring conductor and the circuit conductor of the external electric circuit board have a circular shape with a diameter of 1 mm or more (0.785 mm in flat area). 2 or more circular shape), and about 10 times larger than the external dimensions of the first wiring conductor (circular shape with a diameter of about 0.3 mm or more and a flat area of about 0.07 mm 2 or more), for input and output The pad impedance is lower than the first wiring conductor and the circuit conductor of the external electric circuit board. For this reason, when the first wiring conductor and the circuit conductor of the external electric circuit board are connected via the input / output pad and an electric signal of 5 to 10 GHz is transmitted, the electric signal of 5 to 10 GHz is a high-frequency signal. The input / output pads with low impedance cause reflection and the like, and have the disadvantage that transmission characteristics are greatly deteriorated.
[0009]
The present invention has been devised in view of the above drawbacks, and its purpose is to effectively prevent reflection of high-frequency electrical signals at the input / output pads, and to connect the external electric circuit and the semiconductor element. Another object of the present invention is to provide a package for housing a semiconductor element and a semiconductor device with improved electrical signal transmission characteristics at an input / output pad.
[0010]
[Means for Solving the Problems]
A package for housing a semiconductor element according to the present invention includes a base having a mounting portion on which a semiconductor element that transmits and receives an electrical signal of 40 GHz to 80 GHz is mounted, and a plurality of ground wirings extending from the mounting portion to the lower surface of the base A plurality of ground pads and input / output pads formed on a lower surface of the base body and electrically connected to the ground wiring conductor and the first wiring conductor; and mounting the base body A second wiring conductor led out from the upper surface to the side surface, a conductive wire and an insulating envelope, the wire being electrically connected to the second wiring conductor, Two wiring conductors are formed in a notch between a side surface and a connector attached so that the upper side is opened, and the plane area of the input / output pad is .196mm 2 or less, and is characterized in that the linear expansion coefficient of said substrate is 9 × 10 -6 / ℃ to 20 × 10 -6 / ℃.
[0011]
A semiconductor device according to the present invention includes a semiconductor element storage package having the above-described configuration and a semiconductor element that transmits and receives an electrical signal of 40 GHz to 80 GHz. The semiconductor element is mounted and fixed on the mounting portion of the package, and each of the semiconductor elements is mounted. The electrode is electrically connected to the first wiring conductor and the second wiring conductor.
[0012]
According to the semiconductor element storage package and the semiconductor device of the present invention, the plane area of the input / output pad for connecting the first wiring conductor to the circuit conductor of the external electric circuit board is 0.196 mm 2 or less, and Since the impedance is approximated to the impedance of the first wiring conductor and the circuit conductor of the external electric circuit board, the first wiring conductor and the circuit conductor of the external electric circuit board are connected via the input / output pads, and 5-10 GHz. Even if a high-frequency electrical signal is transmitted, the input / output pad does not cause a large reflection or the like, and the transmission characteristics can be improved.
[0013]
Further, according to the semiconductor element storage package and the semiconductor device of the present invention, the linear expansion coefficient of the substrate on which the input / output pads are formed is 9 × 10 −6 / ° C. to 20 × 10 −6 / ° C. After approximating the linear expansion coefficient of the external electric circuit board formed of resin material such as resin, after connecting the input / output pads to the circuit conductor of the external electric circuit board via solder bumps etc., the base and the external Even if heat acts on the electric circuit board, no large stress is generated between the base and the external electric circuit board due to the difference in coefficient of linear expansion between the two, thereby making the input / output pads strong on the base. In addition, it is possible to effectively prevent breakage of the solder bumps and the like, and to improve the reliability of the connection between the semiconductor element and the external electric circuit.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described in detail with reference to the accompanying drawings.
[0015]
FIG. 1 shows an embodiment of a package for housing a semiconductor device according to the present invention, wherein 1 is a base, 2a is a first wiring conductor, 2b is a ground wiring conductor, 3a is an input / output pad, 3b is a ground pad, The second wiring conductor 5 is a connector. A semiconductor
[0016]
The substrate 1 is made of, for example, glass ceramic having a linear expansion coefficient of 9 × 10 −6 / ° C. to 20 × 10 −6 / ° C., and an appropriate organic solvent, solvent, plasticizer, and dispersant are added to and mixed with the raw material powder. The mud is made into a sheet by using a sheet forming method such as a doctor blade method or a calender roll method, which is conventionally known, to obtain a green sheet (raw sheet). It is manufactured by performing an appropriate punching process, stacking a plurality of sheets as necessary, and firing at a temperature of about 1000 ° C.
[0017]
The base 1 is formed with a plurality of
[0018]
The
[0019]
One end of the
[0020]
The base 1 has a
[0021]
The
[0022]
One end of the
[0023]
The connector 5 acts as a connection body for connecting the
[0024]
The connector 5 consisting of the
[0025]
Thus, according to the above-described package for housing a semiconductor element, the
[0026]
In this
[0027]
Further, by connecting an external connection conductor such as a coaxial cable to the
[0028]
The
[0029]
In the package for housing a semiconductor element and the semiconductor device using the same according to the present invention, the plane area of the input /
[0030]
If the plane area of the input /
[0031]
When the plane area of the input /
[0032]
Further, as a method for reducing the plane area of the input /
[0033]
In the semiconductor element storage package and the semiconductor device of the present invention, the linear expansion coefficient of the substrate 1 on which the input /
[0034]
When the linear expansion coefficient of the substrate 1 on which the input /
[0035]
When the linear expansion coefficient of the base 1 is less than 9 × 10 −6 / ° C. or exceeds 20 × 10 −6 / ° C., the linear expansion coefficient of the base 1 and the external electric circuit board is different, and the external electric circuit board is different. After the input /
[0036]
The substrate 1 having a linear expansion coefficient of 9 × 10 −6 / ° C. to 20 × 10 −6 / ° C. specifically includes, for example, glass containing 5 to 60% by mass of barium oxide, and 40 to 400 ° C. It consists of a filler containing metal oxide particles having a linear expansion coefficient of 8 × 10 −6 / or more, and a zirconium (Zr) compound is contained in the glass and / or filler in a proportion of 0.1 to 25% by mass in terms of ZrO 2. The glass-ceramic sintered body contained in is preferably used.
[0037]
It should be noted that the present invention is not limited to the above-described embodiments, and modifications can be made without departing from the gist of the present invention.
[0038]
【The invention's effect】
According to the semiconductor element storage package and the semiconductor device of the present invention, the plane area of the input / output pad for connecting the first wiring conductor to the circuit conductor of the external electric circuit board is 0.196 mm 2 or less, and Since the impedance is approximated to the impedance of the first wiring conductor and the circuit conductor of the external electric circuit board, the first wiring conductor and the circuit conductor of the external electric circuit board are connected via the input / output pads, and 5-10 GHz. Even if a high-frequency electrical signal is transmitted, the input / output pad does not cause a large reflection or the like, and the transmission characteristics can be improved.
[0039]
Further, according to the semiconductor element storage package and the semiconductor device of the present invention, the linear expansion coefficient of the substrate on which the input / output pads are formed is 9 × 10 −6 / ° C. to 20 × 10 −6 / ° C. After approximating the linear expansion coefficient of the external electric circuit board formed of resin material such as resin, after connecting the input / output pads to the circuit conductor of the external electric circuit board via solder bumps etc., the base and the external Even if heat acts on the electric circuit board, no large stress is generated between the base and the external electric circuit board due to the difference in the coefficient of linear expansion between the two, thereby making the input / output pads strong on the base. In addition, it is possible to effectively prevent breakage of the solder bumps and the like, and to improve the reliability of the connection between the semiconductor element and the external electric circuit.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an embodiment of a semiconductor element housing package and a semiconductor device using the semiconductor element housing package of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Base | substrate 1a ... Mounting
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321750A JP3847248B2 (en) | 2002-11-05 | 2002-11-05 | Semiconductor element storage package and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321750A JP3847248B2 (en) | 2002-11-05 | 2002-11-05 | Semiconductor element storage package and semiconductor device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158576A JP2004158576A (en) | 2004-06-03 |
| JP3847248B2 true JP3847248B2 (en) | 2006-11-22 |
Family
ID=32802183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002321750A Expired - Fee Related JP3847248B2 (en) | 2002-11-05 | 2002-11-05 | Semiconductor element storage package and semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847248B2 (en) |
-
2002
- 2002-11-05 JP JP2002321750A patent/JP3847248B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004158576A (en) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3847248B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP4077770B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3847247B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3780514B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3847250B2 (en) | Mounting structure of semiconductor device | |
| JP3808423B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3847239B2 (en) | Semiconductor device | |
| JP3811460B2 (en) | Semiconductor device | |
| JP3722796B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3847249B2 (en) | Semiconductor device | |
| JP3722793B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP4077769B2 (en) | Semiconductor device | |
| JP3679090B2 (en) | Semiconductor device | |
| JP3811447B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP4291113B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP4303564B2 (en) | Semiconductor device | |
| JP2004259769A (en) | Semiconductor device | |
| JP4002540B2 (en) | Semiconductor device | |
| JP4480390B2 (en) | Mounting structure of semiconductor device | |
| JP3808421B2 (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP3811459B2 (en) | Semiconductor device | |
| JP2004179180A (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP2004158573A (en) | Semiconductor element storage package and semiconductor device using the same | |
| JP2005101210A (en) | Semiconductor device | |
| JP2005072287A (en) | Semiconductor element storage package and semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040812 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20060210 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Effective date: 20060711 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060808 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060822 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090901 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100901 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130901 |
|
| LAPS | Cancellation because of no payment of annual fees |