[go: up one dir, main page]

JP2004134443A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004134443A
JP2004134443A JP2002294803A JP2002294803A JP2004134443A JP 2004134443 A JP2004134443 A JP 2004134443A JP 2002294803 A JP2002294803 A JP 2002294803A JP 2002294803 A JP2002294803 A JP 2002294803A JP 2004134443 A JP2004134443 A JP 2004134443A
Authority
JP
Japan
Prior art keywords
chip
recognition pattern
semiconductor chip
support member
position information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002294803A
Other languages
English (en)
Inventor
Mitsuaki Tate
楯 充明
Kunihiro Tsuchiya
土屋 邦浩
Kazunori Higuchi
樋口 和範
Taketo Mochizuki
望月 威人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Hitachi Tokyo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi Tokyo Electronics Co Ltd filed Critical Renesas Technology Corp
Priority to JP2002294803A priority Critical patent/JP2004134443A/ja
Publication of JP2004134443A publication Critical patent/JP2004134443A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】フリップチップボンダのインデックスを向上することのできる技術を提供する。
【解決手段】上視野認識カメラ2dを用いて得られた半導体チップ5のずれ量と下視野認識カメラ2dを用いて得られた配線基板3のずれ量とに基づき半導体チップ5および配線基板3の位置を補正して、チップボンディングを指定した回数行い、同時に半導体チップ5のずれ量をサンプリングして半導体チップ5のずれ量の平均値を算出する。その後、この半導体チップ5のずれ量の平均値と下視野認識カメラ2dを用いて得られた配線基板3のずれ量とに基づき半導体チップ5および配線基板3の位置を補正して、チップボンディングを行う。
【選択図】   図10

Description

【0001】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、集積回路が形成された半導体チップを支持するチップ支持部材である配線基板やリードフレームなどにダイボンディングする工程を含む半導体装置の製造に適用して有効な技術に関するものである。
【0002】
【従来の技術】
半導体チップをフリップチップ実装でチップ支持部材に接合する半導体製造装置として、フリップチップボンダが知られている。フリップチップボンダは、半導体チップの主面に設けられた電極とチップ支持部材の電極とを位置合わせして直接密着させ、熱および圧力を加えて接合するワイヤレスボンディング装置である。
【0003】
なお、種々のフリップチップボンダについては、たとえば株式会社プレスジャーナル1998年7月27日発行、「月刊 Semiconductor World 増刊号 ’99半導体組立・検査技術」、119〜123頁に記載されている。
【0004】
近年、小型化を図った半導体装置として、CSP(Chip Size Package)と呼ばれる半導体装置が開発されている。その構造は様々であり、チップ支持部材の材料、構造または内部接続構造などから種々の構造に分類される。実用機器に採用されているCSPとしては、たとえばフィルムからなる薄膜のテープ状のチップ支持部材を用い、フェイスダウン方式でチップ支持部材に半導体チップが実装されたCSPを例示することができる。
【0005】
フリップチップボンダを用いたCSPのチップボンディングでは、たとえば半導体チップの主面とテープ状のチップ支持部材のチップ支持面とを対向して配置し、さらにその間に認識用カメラを備える光学プローブを配置し、この光学プローブによって得られた位置情報に基づき半導体チップとチップ支持部材とを接合する方法が採られている。光学プローブを用いた位置認識では、上下2視野の光学系を用い、2台の認識用カメラのうち一方を半導体チップ認識用、他方をチップ支持部材認識用として用いている。
【0006】
たとえば、特開2002−110742号公報には、半導体チップの認識マークとチップ支持部材の認識マークとを対向させて配置し、光学系の1回の認識動作で半導体チップとチップ支持部材とにおける対向する認識マークの位置を求め、これを2箇所の認識マークに対して繰り返して行い、半導体チップとチップ支持部材の位置を効率良く認識して両者を接合する技術が開示されている。
【0007】
【発明が解決しようとする課題】
上下2視野の光学系を用いて位置認識を行うチップボンディングでは、まず、ボンディングヘッドのコレットによって支持された半導体チップと、これに対向するようにマウントステージに搭載されたチップ支持部材との間に、光学プローブを配置し、続いて光学プローブに搭載された上視野認識カメラおよび下視野認識カメラによって半導体チップの認識マークの画像およびチップ支持部材の認識マークの画像をそれぞれ撮像した後、画像情報をデータ処理することによって、半導体チップおよびチップ支持部材の位置を求める。
【0008】
次に、光学プローブを待避させた後、半導体チップおよびチップ支持部材の補正された位置に基づいて半導体チップとチップ支持部材とを位置合わせし、続いて半導体チップおよびチップ支持部材に荷重や熱などを付与して両者を接合する。
【0009】
しかしながら、本発明者らが検討したところ、半導体チップおよびチップ支持部材の位置を求めた後、光学プローブを待避させ、その後、半導体チップとチップ支持部材との接合を開始するため、光学プローブが待避するまで上記接合が開始できないという課題が残されている。このため、フリップチップボンダのインデックスを向上させることが困難となっている。
【0010】
本発明の目的は、フリップチップボンダのインデックスを向上することのできる技術を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0013】
本発明は、光学プローブの上視野によって半導体チップの認識パターンを撮像し、光学プローブの下視野によってチップ支持部材の認識パターンを撮像して、半導体チップの認識パターンの位置情報およびチップ支持部材の認識パターンの位置情報を求める工程と、半導体チップの認識パターンの位置情報から半導体チップのずれ量をサンプリングする工程と、半導体チップの認識パターンの位置情報およびチップ支持部材の認識パターンの位置情報からそれぞれ求められた半導体チップの位置およびチップ支持部材の位置に基づいて半導体チップとチップ支持部材とを位置合わせして、第1のチップボンディングを行う工程とを有し、
前記工程を繰り返して、指定された回数の第1のチップボンディングとサンプリングとを行い、さらにサンプリングの結果から半導体チップのずれ量の平均値を算出した後、
半導体チップを移載している間に、光学プローブの下視野によってチップ支持部材の認識パターンを撮像してチップ支持部材の認識パターンの位置情報を求める工程と、光学プローブを待避させる工程と、半導体チップのずれ量の平均値とチップ支持部材の認識パターンの位置情報から求められたチップ支持部材の位置とに基づいて半導体チップとチップ支持部材とを位置合わせして、第2のチップボンディングを行う工程とを有するものである。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0015】
(実施の形態1)
図1に、本実施の形態1であるフリップチップボンダの構成概略図、図2に、このフリップチップボンダのボンディング処理部を拡大した概略図を示す。
【0016】
フリップチップボンダは、たとえばCSPを組み立てる際に、半導体チップ(以下、単にチップという)のチップ支持部材へのボンディングを行う製造装置であり、チップとチップ支持部材との接合を行うものである。本実施の形態では、チップ支持部材の一例としてテープ状の薄膜の配線基板を用いた場合を説明する。従ってフリップチップボンダは、チップ支持部材であるテープ状の配線基板にチップをボンディングするものである。
【0017】
フリップチップボンダ1のボンディング処理部2には、配線基板3支持用のステージであるマウントステージ2aと、マウントステージ2aと対向してその上方に設けられたボンディングヘッド2bとが設置されている。半導体ウエハ4からピックアップされたチップ5は、ボンディングヘッド2bの先端のコレット2cによって吸着、保持される。
【0018】
マウントステージ2aおよびボンディングヘッド2bは、配線基板3とチップ5とに対して荷重および熱などを付与して両者を接合するものである。マウントステージ2aは、XY方向に移動自在なXYテーブル6に取付けられ、かつZ移動機構によってガイドされており、これによってXYZ方向に移動可能となっている。また、ボンディングヘッド2bは、回転可能であるとともに、XYZ方向にも移動可能に設置されている。
【0019】
さらに、ボンディング処理部2には、光学系を搭載した光学プローブ2dが、ボンディングヘッド2bのコレット2cに支持されたチップ5と、マウントステージ2aに搭載された配線基板3との間に配置可能なように移動自在に設けられている。光学系が取り込んだ情報は認識部7で処理され、情報に基づいて配線基板3の認識マーク3aおよびチップ5の認識マーク5aの位置が求められる。
【0020】
ウエハセット部8には、ダイシング済みの半導体ウエハ4が配置されたウエハ支持台8aと、このウエハ支持台8aに搭載されたダイシング済みの半導体ウエハ4からボンディングすべきチップ5をピックアップするとともに、ピックアップしたチップ5を表裏反転させてボンディングヘッド2bのコレット2cに受け渡すフリップヘッド8bとが設置されている。このウエハセット部8では、ダイシング済みの半導体ウエハ4からのチップ5のピックアップと、チップ5のボンディングヘッド2bへの移載とが行われる。
【0021】
なお、ウエハセット部8への半導体ウエハ4の移載は、ウエハリフタ9によって行われる。また、搬送部10への配線基板3の送り出しは、ローダ11によって行われ、さらにチップボンディング後の配線基板3は、アンローダ12に収容される。
【0022】
図3に、本実施の形態1であるフリップチップボンダを用いてチップボンディングが行われたCSPの要部断面図を示す。
【0023】
このCSP13は、その外観サイズがチップ5より若干大きい程度の小型のものであり、チップ5の主面5b(半導体集積回路が形成されている面)の外周部にその表面電極である複数のパッド5cが配置されている場合を説明する。パッド5cが設置される箇所については、特に限定されるものではなく、チップ5の主面5bの外周部であっても、または内放(たとえばセンターパッド配列)であっても、あるいはその両者などであってもよい。
【0024】
CSP13の構成は、チップ5のパッド5cと接続されるリード3bを有し、かつこのリード3bと接続されるとともに、外部端子であるバンプ電極14とも接続される配線3cが設けられた薄膜のテープ状の配線基板3と、配線基板3とチップ5との間に配置された弾性部材であるエラストマ15と、配線基板3の開口部3dにおいて封止樹脂などによりパッド5cとリード3bとを封止して形成された封止部16とからなる。
【0025】
ここで、薄膜のテープ状の配線基板3は、たとえばポリイミド系のフィルム基材などによって形成されたものである。また、封止部16に用いられる封止材料は、たとえばエポキシ系の熱硬化性樹脂などであり、モールドまたはポッティングなどによって樹脂封止が行われる。
【0026】
次に、本実施の形態1であるチップボンディング方法を前記図1〜図3および図4〜図10に示すフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図等を用い、2つのステップ(ステップ1、ステップ2)に分けて説明する。
【0027】
(ステップ1)
指定した回数(チップ数または配線基板3のブロック数)に達するまでチップ5と配線基板3とを接合するチップボンディングを繰り返し、同時に上視野認識動作によるサンプリング結果からチップ5のずれ量の平均値を求める。
【0028】
まず、薄膜のテープ状の配線基板3を準備し、さらにウエハセット部8のウエハ支持台8aに、ウエハリフタ9によってダイシンング済みの半導体ウエハ4をセットする。
【0029】
次に、ウエハセット部8においてチップボンディングが行われるチップ5をフリップヘッド8bによって半導体ウエハ4からピックアップし、さらにその表裏を反転させてボンディング処理部2に移動させる。その後、このチップ5の裏面5dをボンディングヘッド2bの先端に設けられたコレット2cによって吸着、保持し、チップ5をマウントステージ2aの上方で待機させる。一方、ローダ11から搬送部10に配線基板3を送り出し、搬送部10からボンディング処理部2のマウントステージ2a上に配線基板3を配置させる。
【0030】
次に、図4に示すように、ボンディングヘッド2bのコレット2cによって支持されたチップ5とこれに対向するようにマウントステージ2aに搭載された配線基板3との間に、チップ5の認識マーク5aおよび配線基板3の認識マーク3aが撮像可能な光学系を搭載した光学プローブ2dを配置する。
【0031】
さらに、下視野認識カメラ2dによって1点目の配線基板3の認識マーク3aの画像が取り込める箇所に光学プローブ2dを移動させ、続いて上視野認識カメラ2dによってチップ5の1点目の認識マーク5aの画像が取り込める箇所にボンディングヘッド2bによってチップ5を移動させる。
【0032】
続いて、上視野認識カメラ2dによってプリズム2dを介してチップ5の1点目の認識マーク5aを撮像し、同時に下視野認識カメラ2dによってプリズム2dを介して配線基板3の1点目の認識マーク3aを撮像して、光学系の1回の認識動作でチップ5の1点目の認識マーク5aの位置情報および配線基板3の1点目の認識マーク3aの位置情報を求める。その際、チップ5の1点目の認識マーク5aの画像および配線基板3の1点目の認識マーク3aの画像を上視野認識カメラ2dおよび下視野認識カメラ2dによってそれぞれ同時に取り込み、認識部7でデータ処理する。
【0033】
その後、図5に示すように、下視野認識カメラ2dによって配線基板3の2点目の認識マーク3aの画像が取り込める箇所に光学プローブ2dを移動させ、続いて上視野認識カメラ2dによってチップ5の2点目の認識マーク5aの画像が取り込める箇所にボンディングヘッド2bによってチップ5を移動させる。
【0034】
続いて、上視野認識カメラ2dによってチップ5の2点目の認識マーク5aを撮像し、同時に下視野認識カメラ2dによって配線基板3の2点目の認識マーク3aを撮像して、光学系の1回の認識動作でチップ5の2点目の認識マーク5aの位置情報および配線基板3の2点目の認識マーク3aの位置情報を求める。その際、チップ5の2点目の認識マーク5aの画像および配線基板3の2点目の認識マーク3aの画像を上視野認識カメラ2dおよび下視野認識カメラ2dによってそれぞれ同時に取り込み、認識部7でデータ処理する。
【0035】
次に、あらかじめ登録されているチップ5の認識マーク5aの位置情報および配線基板3の認識マーク3aの位置情報と、光学系の認識動作で得られたチップ5の認識マーク5aの画像および配線基板3の認識マーク3aの画像をデータ処理した位置情報とによってチップ5および配線基板3の位置をそれぞれ求める。
【0036】
さらに、図6に示すように、登録されているチップ5の認識マーク5aの位置情報と、チップ5の認識マーク5aの画像をデータ処理した位置情報とから得られるチップ5のずれ量(ΔX、ΔY)を記録する。
【0037】
続いて、チップ5および配線基板3の補正された位置に基づいてチップ5と配線基板3とを位置合わせし、マウントステージ2aとボンディングヘッド2bとによってチップ5および配線基板3に荷重や熱などを付与して両者を接合し、チップボンディングする。
【0038】
チップマウント後、配線基板3をアンローダ12に送り、そこに収容する。次に、リードボンディングを行う。ここでは、チップ5のパッド5cと配線基板3のリード3bとをインナリードボンダなどを用いて接続する。
【0039】
次に、封止を行う。ここでは、封止樹脂を用いてポッティングなどによってチップ5のパッド5cおよびリード3bの樹脂封止を行い、これにより、封止部16を形成する。
【0040】
続いて、ボール付けを行う。ここでは、配線基板3の配線3cとつながる所定位置のランドにそれぞれ1つずつ外部端子である半田ボールを搭載して所定数のバンプ電極14を形成する。その後、選別・マークを行って前記図3に示すCSPが略完成する。
【0041】
次に、前記したチップ5と配線基板3とを接合するチップボンディングを指定された回数(n回)繰り返し、同時に、チップ5のずれ量をn回サンプリングする。続いてn回サンプリングされたX方向のずれ量(ΔX1〜ΔXn)およびY方向のずれ量(ΔY1〜ΔYn)をサンプリング結果として保存し、チップ5のX方向のずれ量の平均値およびY方向のずれ量の平均値を算出する。
【0042】
図7に、上視野認識によって取得された複数のチップ5のX方向のずれ量(ΔX1〜ΔXn)およびY方向のずれ量(ΔY1〜ΔYn)をプロットしたグラフ図の一例を示す。図中、網掛けのハッチングで示した領域はサンプリング結果の母集団であり、丸で囲まれたチップのずれ量は、サンプリング結果から算出されたチップのずれ量の平均値である。
【0043】
(ステップ2)
前記チップボンディングおよび前記サンプリングを指定された回数行った後、前記サンプリング結果から算出されたチップ5のずれ量の平均値と下視野認識動作から求められた配線基板3のずれ量とに基づいてチップ5および配線基板3の位置を補正し、チップボンディングを行う。
【0044】
まず、図8に示すように、チップ5をフリップヘッド8bによって半導体ウエハ4からピックアップし、ボンディングヘッド2bをチップ5の受け渡し位置まで移動させる。この際、搬送部10からボンディング処理部2のマウントステージ2a上に配線基板3が配置され、さらにマウントステージ2aに搭載された配線基板3の認識マーク3aの画像が下視野認識カメラ2dによって取り込める箇所に光学プローブ2dが配置されている。
【0045】
次に、下視野認識カメラ2dによって配線基板3の1点目の認識マーク3aを撮像して光学系の認識動作で配線基板3の1点目の認識マーク3aの画像を取り込んでデータ処理し、続いて光学プローブ2dを移動させた後、下視野認識カメラ2dによって配線基板3の2点目の認識マーク3aを撮像して光学系の認識動作で配線基板3の2点目の認識マーク3aの画像を取り込んでデータ処理する。
【0046】
その後、あらかじめ登録されている配線基板3の認識マーク3aの位置情報と、光学系の認識動作で得られた配線基板3の認識マーク3aの画像をデータ処理した位置情報とによって配線基板3の位置を求め、さらに配線基板3のずれ量を求める。
【0047】
次に、図9に示すように、チップ5の裏面5dをボンディングヘッド2bの先端に設けられたコレット2cによって吸着、保持し、チップ5をフリップヘッド8bからボンディングヘッド2bへ受け渡す。この際、光学プローブd2をマウントステージ2aの上方から待避させる。
【0048】
次に、図10に示すように、マウントステージ2aに搭載された配線基板3に対向するようにコレット2cによって支持されたチップ5を移動する。ここで、前記サンプリング結果から算出されたチップ5のずれ量の平均値と下視野認識カメラ2dを用いた光学系の認識動作から求められた配線基板3のずれ量とに基づいて、チップ5および配線基板3の位置の補正が行われる。
【0049】
続いて、チップ5および配線基板3の補正された位置に基づいてチップ5と配線基板3とを位置合わせし、マウントステージ2aとボンディングヘッド2bとによってチップ5および配線基板3に荷重や熱などを付与して両者を接合し、チップボンディングする。
【0050】
なお、サンプリング結果から算出されたチップ5のずれ量の平均値と下視野認識動作から求められた配線基板3のずれ量とに基づいてチップ5および配線基板3の位置が補正されるチップボンディングの回数を指定することは可能であり、このチップボンディングを指定された回数行った後、再度、上視野認識動作から求められたチップ5のずれ量と下視野認識動作から求められた配線基板3のずれ量とに基づいてチップ5および配線基板3の位置が補正されて、チップボンディングが行われる。
【0051】
チップマウント後は、前述したように、リードボンディング、封止、ボール付け、さらに選別・マークを行って前記図3に示すCSPが略完成する。
【0052】
このように、本実施の形態1によれば、まず、上視野認識動作から求められたチップ5のずれ量と下視野認識動作から求められた配線基板3のずれ量とに基づきチップ5および配線基板3の位置を補正して、チップボンディング(ステップ1)を指定した回数行い、同時にチップ5のずれ量をサンプリングして、その平均値を算出した後、チップ5のずれ量の平均値と下視野認識動作から求められた配線基板3のずれ量とに基づきチップ5および配線基板3の位置を補正して、チップボンディング(ステップ2)が行われる。従って、サンプリング結果から算出されたチップ5のずれ量の平均値に基づいてチップ5の位置補正が行われるチップボンディング(ステップ2)では、チップ5をフリップヘッド8bからボンディングヘッド2bへ受け渡している間に、下視野認識カメラ2dを用いた配線基板3の認識パターン3aの撮像、位置情報のデータ処理による配線基板3の位置の確定、および光学プローブ2dの待避を行うことができる。これにより、フリップチップボンダ1のインデックスを向上することができる。
【0053】
(実施の形態2)
本実施の形態2であるチップボンディング方法を図11〜図13に示すフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図を用いて説明する。なお、本実施の形態2では配線基板3をマルチタブとし、一度の搬送によって、それぞれにチップ5を接合することができる複数のタブがマウントステージ2aに搭載される。
【0054】
まず、前記実施の形態1と同様にして、上視野認識動作から求められたチップ5のずれ量と下視野認識動作から求められた配線基板3のずれ量とに基づきチップ5および配線基板3の位置を補正して、指定した回数に達するまでチップボンディングを繰り返し、さらにサンプリング結果からチップ5のずれ量の平均値を求める(前記実施の形態1のステップ1)。続いて、上記チップ5のずれ量の平均値と下視野認識動作から求められた配線基板3のずれ量とに基づきチップ5および配線基板3の位置を補正して、チップボンディングが行われる(前記実施の形態1のステップ2)。
【0055】
しかし、本実施の形態2のステップ2のチップボンディングでは、下視野認識カメラ2dによる配線基板3の認識マーク3aの撮像は、配線基板3の1回の搬送に付き1タブ目のみ行い、2タブ目以降は認識マーク3aの撮像は行わず、2タブ目以降の配線基板3のずれ量に1タブ目で得られた配線基板3のずれ量を用いて、チップ5と配線基板3とを位置合わせし、チップボンディングする。
【0056】
すなわち、2タブ目にチップ5を接合する場合、図11に示すように、まず、チップ5をフリップヘッド8bによって半導体ウエハ4からピックアップし、ボンディングヘッド2bをチップ5の受け渡し位置まで移動させる。この際、マウントステージ2a上に配線基板3は配置されるが、光学プローブ2dはマウントステージ2aの上方から待避させている。
【0057】
次に、図12に示すように、チップ5の裏面5dをボンディングヘッド2bの先端に設けられたコレット2cによって吸着、保持し、チップ5をフリップヘッド8bからボンディングヘッド2bへ受け渡す。
【0058】
次に、図13に示すように、マウントステージ2aに搭載された配線基板3に対向するようにコレット2cによって支持されたチップ5を移動する。ここで、前記サンプリング結果から算出されたチップ5のずれ量の平均値と下視野認識動作から求められた1タブ目のずれ量とに基づいて、チップ5および配線基板3の位置の補正が行われる。
【0059】
続いて、チップ5および配線基板3の補正された位置に基づいてチップ5と配線基板3とを位置合わせし、マウントステージ2aとボンディングヘッド2bとによってチップ5および配線基板5に荷重や熱などを付与して両者を接合し、チップボンディングする。
【0060】
チップマウント後は、前述したように、リードボンディング、封止、ボール付け、さらに選別・マークを行って前記図3に示すCSPが略完成する。
【0061】
このように、本実施の形態2によれば、マルチタブの配線基板3において、サンプリング結果から算出されたチップ5のずれ量の平均値と下視野認識動作から求められた配線基板3のずれ量とに基づきチップ5および配線基板3の位置を補正して、チップボンディングする際、下視野認識カメラ2dによる配線基板3の認識マーク3aの撮像は、配線基板3の1回の搬送に付き1タブ目に対して1回行うのみで、2タブ目以降の配線基板3のずれ量には、1タブ目で得られた配線基板3のずれ量が用いられる。これにより、2タブ目以降のチップボンディングでは、下視野認識カメラ2dを用いた配線基板3の認識マーク3aの撮像を行わないので、常に光学プローブ2dを待避した状態でチップ5と配線基板3とが接合される。これにより、フリップチップボンダ1のインデックスを向上することができる。
【0062】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0063】
たとえば、前記実施の形態では、本発明を半導体装置がCSPの場合の製造方法について説明したが、チップとチップ支持部材とが前記実施の形態のチップボンディング方法によって接合されて組み立てられたものであれば、いかなる半導体装置の製造方法にも適用することができる。
【0064】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0065】
複数のチップのずれ量をサンプリングし、その平均値に基づきチップの位置を補正することにより、チップを移載している間に、光学プローブに備わる下視野認識カメラを用いてチップ支持部材の認識パターンを撮像し、位置情報をデータ処理してチップ支持部材のずれ量を求めてその位置を確定し、さらに光学プローブを待避させることができる。これにより、フリップチップボンダのインデックスを向上することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1であるフリップチップボンダの構造を示す構成概略図である。
【図2】本発明の実施の形態1であるチップボンディング時の状態の一例を示す概略図である。
【図3】本発明の実施の形態1であるフリップチップボンダを用いて製造された半導体装置の一例であるCSPの構造を示す断面図である。
【図4】本発明の実施の形態1であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図5】本発明の実施の形態1であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図6】本発明の実施の形態1である上視野認識によって取得されたチップのX方向のずれ量およびY方向のずれ量をプロットしたグラフ図である。
【図7】本発明の実施の形態1である上視野認識によって取得された複数のチップのX方向のずれ量およびY方向のずれ量をプロットしたグラフ図である。
【図8】本発明の実施の形態1であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図9】本発明の実施の形態1であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図10】本発明の実施の形態1であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図11】本発明の実施の形態2であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図12】本発明の実施の形態2であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【図13】本発明の実施の形態2であるフリップチップボンダにおけるチップ・基板位置認識方法の一例を示す認識原理図である。
【符号の説明】
1 フリップチップボンダ
2 ボンディング処理部
2a マウントステージ
2b ボンディングヘッド
2c コレット
2d 光学プローブ
2d 下視野認識カメラ
2d 上視野認識カメラ
2d プリズム
2d プリズム
3 配線基板
3a 認識マーク
3b リード
3c 配線
3d 開口部
4 半導体ウエハ
5 半導体チップ
5a 認識マーク
5b 主面
5c パッド
5d 裏面
6 XYテーブル
7 認識部
8 ウエハセット部
8a ウエハ支持台
8b フリップヘッド
9 ウエハリフタ
10 搬送部
11 ローダ
12 アンローダ
13 CSP
14 バンプ電極
15 エラストマ
16 封止部

Claims (5)

  1. (a)光学プローブの上視野によって半導体チップの認識パターンを撮像し、前記光学プローブの下視野によってチップ支持部材の認識パターンを撮像して、前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (b)前記半導体チップの認識パターンの位置情報から前記半導体チップのずれ量をサンプリングする工程と、
    (c)前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報からそれぞれ求められた前記半導体チップの位置および前記チップ支持部材の位置に基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第1のチップボンディングを行う工程とを有し、
    前記(a)〜(c)工程を繰り返して、指定された回数の前記第1のチップボンディングと前記サンプリングとを行い、さらに前記サンプリングの結果から前記半導体チップのずれ量の平均値を算出した後、
    (d)半導体チップを移載している間に、前記光学プローブの下視野によって前記チップ支持部材の認識パターンを撮像して前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (e)前記光学プローブを待避させる工程と、
    (f)前記半導体チップのずれ量の平均値と前記チップ支持部材の認識パターンの位置情報から求められた前記チップ支持部材の位置とに基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第2のチップボンディングを行う工程とを有することを特徴とする半導体装置の製造方法。
  2. (a)光学プローブの上視野によって半導体チップの認識パターンを撮像し、前記光学プローブの下視野によってチップ支持部材の認識パターンを撮像して、前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (b)前記半導体チップの認識パターンの位置情報から前記半導体チップのずれ量をサンプリングする工程と、
    (c)前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報からそれぞれ求められた前記半導体チップの位置および前記チップ支持部材の位置に基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第1のチップボンディングを行う工程とを有し、
    前記(a)〜(c)工程を繰り返して、指定された回数の前記第1のチップボンディングと前記サンプリングとを行い、さらに前記サンプリングの結果から前記半導体チップのずれ量の平均値を算出した後、
    (d)半導体チップを移載している間に、前記光学プローブの下視野によって前記チップ支持部材の認識パターンを撮像して前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (e)前記光学プローブを待避させる工程と、
    (f)前記半導体チップのずれ量の平均値と前記チップ支持部材の認識パターンの位置情報から求められた前記チップ支持部材の位置とに基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第2のチップボンディングを行う工程とを有し、
    前記(a)〜(c)工程を繰り返す回数は、前記半導体チップの数または前記チップ支持部材のブロックの数で指定されることを特徴とする半導体装置の製造方法。
  3. (a)光学プローブの上視野によって半導体チップの認識パターンを撮像し、前記光学プローブの下視野によってチップ支持部材の認識パターンを撮像して、前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (b)前記半導体チップの認識パターンの位置情報から前記半導体チップのずれ量をサンプリングする工程と、
    (c)前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報からそれぞれ求められた前記半導体チップの位置および前記チップ支持部材の位置に基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第1のチップボンディングを行う工程とを有し、
    前記(a)〜(c)工程を繰り返して、指定された回数の前記第1のチップボンディングと前記サンプリングとを行い、さらに前記サンプリングの結果から前記半導体チップのずれ量の平均値を算出した後、
    (d)半導体チップを移載している間に、前記光学プローブの下視野によって前記チップ支持部材の認識パターンを撮像して前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (e)前記光学プローブを待避させる工程と、
    (f)前記半導体チップのずれ量の平均値と前記チップ支持部材の認識パターンの位置情報から求められた前記チップ支持部材の位置とに基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第2のチップボンディングを行う工程とを有し、
    前記(d)〜(f)工程を繰り返して、指定された回数の前記第2のチップボンディングを行うことを特徴とする半導体装置の製造方法。
  4. (a)光学プローブの上視野によって半導体チップの認識パターンを撮像し、前記光学プローブの下視野によってチップ支持部材の認識パターンを撮像して、前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (b)前記半導体チップの認識パターンの位置情報から前記半導体チップのずれ量をサンプリングする工程と、
    (c)前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報からそれぞれ求められた前記半導体チップの位置および前記チップ支持部材の位置に基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第1のチップボンディングを行う工程とを有し、
    前記(a)〜(c)工程を繰り返して、指定された回数の前記第1のチップボンディングと前記サンプリングとを行い、さらに前記サンプリングの結果から前記半導体チップのずれ量の平均値を算出した後、
    (d)半導体チップを移載している間に、前記光学プローブの下視野によって前記チップ支持部材の認識パターンを撮像して前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (e)前記光学プローブを待避させる工程と、
    (f)前記半導体チップのずれ量の平均値と前記チップ支持部材の認識パターンの位置情報から求められた前記チップ支持部材の位置とに基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第2のチップボンディングを行う工程とを有し、
    前記(d)〜(f)工程を繰り返して、指定された回数の前記第2のチップボンディングを行った後、再度前記(a)〜(c)工程を繰り返して、指定された回数の前記第1のチップボンディングと前記サンプリングとを行うことを特徴とする半導体装置の製造方法。
  5. (a)光学プローブの上視野によって半導体チップの認識パターンを撮像し、前記光学プローブの下視野によってチップ支持部材の認識パターンを撮像して、前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (b)前記半導体チップの認識パターンの位置情報から前記半導体チップのずれ量をサンプリングする工程と、
    (c)前記半導体チップの認識パターンの位置情報および前記チップ支持部材の認識パターンの位置情報からそれぞれ求められた前記半導体チップの位置および前記チップ支持部材の位置に基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第1のチップボンディングを行う工程とを有し、
    前記(a)〜(c)工程を繰り返して、指定された回数の前記第1のチップボンディングと前記サンプリングとを行い、さらに前記サンプリングの結果から前記半導体チップのずれ量の平均値を算出した後、
    (d)半導体チップを移載している間に、前記光学プローブの下視野によって前記チップ支持部材の認識パターンを撮像して前記チップ支持部材の認識パターンの位置情報を求める工程と、
    (e)前記光学プローブを待避させる工程と、
    (f)前記半導体チップのずれ量の平均値と前記チップ支持部材の認識パターンの位置情報から求められた前記チップ支持部材の位置とに基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、第2のチップボンディングを行う工程とを有し、
    前記(d)〜(f)工程を1回行った後、前記光学プローブを待避させた状態で、前記半導体チップのずれ量の平均値と前記チップ支持部材の認識パターンの位置情報から求められた前記チップ支持部材の位置とに基づいて前記半導体チップと前記チップ支持部材とを位置合わせし、前記第2のチップボンディングする工程とを有することを特徴とする半導体装置の製造方法。
JP2002294803A 2002-10-08 2002-10-08 半導体装置の製造方法 Pending JP2004134443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002294803A JP2004134443A (ja) 2002-10-08 2002-10-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002294803A JP2004134443A (ja) 2002-10-08 2002-10-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004134443A true JP2004134443A (ja) 2004-04-30

Family

ID=32285241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002294803A Pending JP2004134443A (ja) 2002-10-08 2002-10-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004134443A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016135915A1 (ja) * 2015-02-26 2016-09-01 富士機械製造株式会社 部品実装機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016135915A1 (ja) * 2015-02-26 2016-09-01 富士機械製造株式会社 部品実装機
JPWO2016135915A1 (ja) * 2015-02-26 2017-12-07 富士機械製造株式会社 部品実装機
US10743447B2 (en) 2015-02-26 2020-08-11 Fuji Corporation Component mounting machine

Similar Documents

Publication Publication Date Title
JP5151053B2 (ja) 半導体装置の製造方法
EP0680803B1 (en) Bonding flip chips to a substrate
JP4796271B2 (ja) 半導体装置の製造方法
US6392433B2 (en) Method and apparatus for testing semiconductor devices
JP2001223297A (ja) 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
JP4339309B2 (ja) 半導体装置
JP4083533B2 (ja) 半導体装置の製造方法
JP2000040676A (ja) 半導体装置の製造方法
US8664039B2 (en) Methods and apparatus for alignment in flip chip bonding
JPH0779152B2 (ja) フリップチップ型半導体装置の実装方法
US20020084535A1 (en) Chip scale package
JP2004134443A (ja) 半導体装置の製造方法
JP3747054B2 (ja) ボンディング装置及びボンディング方法
JP2002110742A (ja) 半導体装置の製造方法および半導体製造装置
US20030096451A1 (en) Bare chip mounting method and bare chip mounting system
JP4371719B2 (ja) 半導体装置及びその製造方法
JP2002305266A (ja) 半導体装置の製造方法
TW202515679A (zh) 製造半導體裝置之方法和半導體製造裝置
US20250112201A1 (en) Bonding systems, and methods of bonding a semiconductor element to a substrate
JP3759703B2 (ja) Cofフィルムを用いた半導体装置及びその製造方法
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JP2003068793A (ja) 半導体装置及びその製造方法
JP2003188193A (ja) 半導体装置の製造方法
JP2005026278A (ja) チップ積層装置