[go: up one dir, main page]

JP2004119863A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2004119863A
JP2004119863A JP2002284032A JP2002284032A JP2004119863A JP 2004119863 A JP2004119863 A JP 2004119863A JP 2002284032 A JP2002284032 A JP 2002284032A JP 2002284032 A JP2002284032 A JP 2002284032A JP 2004119863 A JP2004119863 A JP 2004119863A
Authority
JP
Japan
Prior art keywords
insulating resin
conductive pattern
shield layer
circuit device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002284032A
Other languages
English (en)
Inventor
Takeshi Nakamura
中村　岳史
Yuusuke Igarashi
五十嵐　優助
Noriaki Sakamoto
坂本　則明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2002284032A priority Critical patent/JP2004119863A/ja
Priority to US10/668,545 priority patent/US20040136123A1/en
Priority to CNA031603351A priority patent/CN1497717A/zh
Publication of JP2004119863A publication Critical patent/JP2004119863A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】回路装置１０の上面にシールド層１４を形成する。
【解決手段】導電パターン１１の裏面を露出させて、回路素子１２、金属細線１６および導電パターン１１を被覆する絶縁性樹脂１３の上面に、銅等の金属からなるシールド層１４を形成する。絶縁性樹脂１３の一部を削除することにより形成される貫通孔２０には、接続手段１５が形成され、接続手段１５によりシールド層１４と導電パターン１１Ｂとは電気的に接続されている。貫通孔２０が形成される箇所の導電パターン１１Ｂは、接地電位となる導電パターンなので、シールド層１４を零電位にすることができる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、樹脂層の上面に導電材料から成るシールド層を設けた回路装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１５のように、プリント基板ＰＳに実装される（例えば、特許文献１参照）。
【０００３】
またこのパッケージ型半導体装置６１は、半導体チップ６２の周囲を樹脂層６３で被覆し、この樹脂層６３の側部から外部接続用のリード端子６４が導出されたものである。しかし、このパッケージ型半導体装置６１は、リード端子６４が樹脂層６３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００４】
図１６は、支持基板としてガラスエポキシ基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここではガラスエポキシ基板６５にトランジスタチップＴが実装されたものとして説明していく。
【０００５】
このガラスエポキシ基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０と第２の裏面電極７１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極６７と第１の裏面電極７０が、第２の電極６８と第２の裏面電極７１が電気的に接続されている。またダイパッド６９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続され、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板６５に樹脂層７３が設けられている。
【０００６】
前記ＣＳＰ６６は、ガラスエポキシ基板６５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極７０、７１までの延在構造が簡単であり、安価に製造できるメリットを有する。また前記ＣＳＰ６６は、図１５のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６６、パッケージ型半導体装置６１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられていた。
【０００７】
【特許文献１】
特開２００１−３３９１５１号公報（第１頁、第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、上述したようなＣＳＰ６９等の半導体装置では、装置上面に於けるシールディングが施されていない。従って、ＣＳＰ６９の周辺部に高速デジタル・高周波数の装置が実装された場合、これらの装置から発生する電磁的なノイズにより、ＣＳＰ６９に内蔵されたトランジスタチップが誤動作してしまう問題があった。更に、ＣＳＰ６９に内蔵されるトランジスタチップＴが高周波で動作した場合、ＣＳＰ６９から電磁波が発生するので、このことがＣＳＰ６９の周囲に実装される他の装置に悪影響を及ぼす恐れがあった。
【０００９】
更に、ＣＳＰ６９のシールディングの為に、個別にシールドを行う機構を設けた場合、このことが装置の縮小化を妨げてしまう問題があった。
【００１０】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、シールディングが施された回路装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、第１に、回路素子が実装される導電パターンと、下面から前記導電パターンの裏面を露出させて前記回路素子および前記導電パターンを被覆する絶縁性樹脂と、前記絶縁性樹脂の上面に設けたシールド層と、前記導電パターンと前記シールド層とを電気的に接続する接続手段とを有することを特徴とする。
【００１２】
本発明は、第２に、前記導電パターンの表面を部分的に露出させるように絶縁性樹脂に貫通孔を設け、前記貫通孔の底面および側面に前記接続手段を形成することを特徴とする。
【００１３】
本発明は、第３に、前記シールド層と電気的に接続する前記導電パターンは、接地電位となる導電パターンであることを特徴とする。
【００１４】
本発明は、第４に、前記シールド層は銅等の金属から形成されることを特徴とする。
【００１５】
本発明は、第５に、前記シールド層と前記接続層は、一体して同一材料で形成されることを特徴とする。
【００１６】
本発明は、第６に、前記シールド層と前記接続層は、メッキ膜により形成されることを特徴とする。
【００１７】
本発明は、第７に、前記絶縁性樹脂の上面は、凹凸に形成されることを特徴とする。
【００１８】
本発明は、第８に、導電箔を用意する工程と、前記導電箔にその厚みよりも浅い分離溝を形成して複数個の導電パターンを形成する工程と、前記導電パターンに回路素子を固着する工程と、前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、前記導電パターンが露出するように前記絶縁性樹脂に貫通孔を形成する工程と、前記絶縁性樹脂の表面にシールド層を形成し、同時に前記貫通孔の側面および底面に接続手段を形成する工程と、前記絶縁性樹脂が露出するまで前記導電箔の裏面を除去する工程と、前記絶縁性樹脂をダイシングすることにより各回路装置に分離する工程とを有することを特徴とする。
【００１９】
本発明は、第９に、前記貫通孔は、レーザーを用いて形成されることを特徴とする。
【００２０】
本発明は、第１０に、前記シールド層および前記接続層は、メッキ法により形成されることを特徴とする。
【００２１】
本発明は、第１１に、前記各回路装置部の境界線に対応する箇所の前記シールド層は除去されることを特徴とする。
【００２２】
【発明の実施の形態】
（回路装置１０の構成を説明する第１の実施の形態）
図１を参照して、本発明の回路装置１０の構成等を説明する。図１（Ａ）は回路装置１０の断面図であり、図１（Ｂ）は図１（Ａ）Ｘ−Ｘ’線での平面図である。
【００２３】
図１（Ａ）および図１（Ｂ）を参照して、回路装置１０は次のような構成を有する。即ち、回路素子１２が実装される導電パターン１１と、下面から導電パターン１１の裏面を露出させて回路素子１２および導電パターン１１を被覆する絶縁性樹脂１３と、絶縁性樹脂１３の上面に設けたシールド層１４と、導電パターン１１とシールド層１４とを電気的に接続する接続手段１５とから回路装置１０は構成されている。このような各構成要素を以下にて説明する。
【００２４】
導電パターン１１は、銅箔等の金属から成り、裏面を露出させて絶縁性樹脂１３に埋め込まれている。ここでは、導電パターン１１は、半導体素子等である回路素子１２が実装されるダイパッドを形成する導電パターン１１Ａと、ボンディングパッドとなる導電パターン１１Ｂを形成している。導電パターン１１Ａは、中央部に配置されており、その上部にはロウ材を介して回路素子１２が固着されている。絶縁性樹脂１３から露出する導電パターン１１Ａの裏面は、ソルダーレジスト１９により保護されている。導電パターン１１Ｂは、導電パターン１１Ａを囲むように複数個が回路装置の周辺部に配置されており、金属細線１６を介して回路素子１２の電極と電気的に接続されている。また、導電パターン１１Ｂの裏面には、半田等のロウ材から成る外部電極１８が形成されている。更に、導電パターン１１Ｂの表面には、露出部２１が形成されており、絶縁性樹脂１３に形成された貫通孔に導電パターン１１Ｂの表面の一部が露出している。
【００２５】
絶縁性樹脂１３は、導電パターン１１の裏面を露出させて、全体を封止している。ここでは、半導体素子１３、金属細線１６および導電パターン１１を封止している。絶縁性樹脂１３の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００２６】
回路素子１２は例えば半導体素子であり、ここでは、ＩＣチップがフェイスアップで導電パターン１１Ａ上に固着されている。そして、回路素子の電極と導電パターン１１Ｂとは、金属細線１６を介して電気的に接続されている。半導体素子である回路素子１２は、フェイスアップで固着されているが、フェイスダウンで固着されても良い。また、回路素子１２としては、ＩＣチップ等の他にも、トランジスタチップ、ダイオード等の能動素子や、チップ抵抗、チップコンデンサ等の受動素子を採用することができる。更にまた、これらの能動素子および受動素子の複数個を、導電パターン１１上に配置することも可能である。
【００２７】
貫通孔２０は、絶縁性樹脂１３の一部を削除することにより形成され、底部には導電パターン１１Ｂの表面の一部である露出部２１が露出している。この貫通孔２０の側面部および露出部２１には、金属膜から成る接続手段１５が形成され、絶縁性樹脂１３の表面に形成されたシールド層１４と、露出部２１が形成された導電パターン１１Ｂとを電気的に接続する働きを有する。また、貫通孔２０の形状は、平面方向の断面がほぼ円形に形成され、絶縁性樹脂１３の表面付近の断面が、露出部２１付近の断面よりも大きく形成されている。
【００２８】
シールド層１４は、同等の金属から構成されており、電解メッキ法または無電界メッキ法等により絶縁性樹脂１３の表面に形成されている。シールド層１４は、外部からの電磁波が回路装置１０の内部に侵入して回路素子１２に悪影響を及ぼすのを防止する働きを有し、更に、回路素子１２から発生する電磁波が装置外部に漏れるのを防止する働きを有する。また、シールド層１４の表面は、その表面の保護を目的としてレジスト層１７Ａが形成されている。
【００２９】
接続手段１５は、絶縁性樹脂１３を削除することにより形成された貫通孔２０の側面および底面に形成された金属層であり、シールド層１４と導電パターン１１Ｂとを電気的に接続する働きを有する。シールド層１４と電気的に接続される導電パターン１１Ｂは接地電位となる導電パターンであるので、シールド層１４の電位を零電位にすることが可能となり、シールド層１４のシールド効果を向上させることができる。また、図１（Ａ）を参照して、貫通孔２０に充填されるように接続手段１５を形成することも可能である。
【００３０】
上記したシールド層１４と接続手段１５とは、メッキ法により一体して形成されている。メッキ法により、絶縁性樹脂１３の表面、貫通孔２０の側面および導電パターン１１Ｂの露出部２１に均等な厚みの金属層を形成することができる。従って、シールド層１４と一体化して形成された接続手段１５により、シールド層１４と導電パターン１１Ｂとは電気的に確実に接続される。
【００３１】
図２を参照して他の形態の回路装置１０Ａに関して説明する。同図に示す回路装置１０Ａは、回路素子１２が実装される導電パターン１１と、下面から導電パターン１１の裏面を露出させて回路素子１２および導電パターン１１を被覆する絶縁性樹脂１３と、絶縁性樹脂の上面に設けたシールド層１４と、導電パターン１１とシールド層１４とを電気的に接続する接続手段１５とから回路装置１０は構成されており、絶縁性樹脂１３の上面は凹凸に形成されている。このように、回路装置１０の構成は、図１に示した回路装置１０とほぼ同様であるが、絶縁性樹脂１３の上面が凹凸に形成されている。このことを以下に説明する。
【００３２】
絶縁性樹脂１３の上面には凹凸部２２が形成されている。凹凸部２２は、絶縁性樹脂１３の上面に一定方向に溝を形成することにより形成される。更に、絶縁性樹脂１３の上面に格子状に溝を形成することにより、凹凸部２２を形成しても良い。このように、絶縁性樹脂１３の上面に凹凸部２２を形成することにより、絶縁性樹脂１３の上面の表面積を増大させることができるので、この箇所の放熱効果を向上させることができる。
【００３３】
本発明の特徴は、絶縁性樹脂１３の上面にシールド層１４を設けて、シールド層１４と導電パターン１１Ｂとを電気的に接続したことにある。具体的には、絶縁性樹脂１３の上面には金属膜から成るシールド層１４が形成され、貫通孔２０に設けた接続手段１５を介して、シールド層１４と導電パターン１１Ｂとは電気的に接続されている。従って、シールド層１４により、外部からの電磁波が回路装置１０内部に侵入するのを防止することができる。更に、接地電位となる導電パターン１１Ｂとシールド層１４とを電気的に接続することにより、シールド層１４のシールド効果を更に向上させることができる。
【００３４】
更に、本発明の特徴は、絶縁性樹脂１３の一部を削除することにより設けた貫通孔２０を介して、シールド層１４と導電パターン１１Ｂとを電気的に接続することにある。具体的には、貫通孔２０の側面およびその底面から露出する露出部２１には、金属膜から成る接続手段１５が形成される。そして接続手段１５とシールド層１４とはメッキ法等により一体的に形成されるので、シールド層１４と導電パターン１１Ｂとは電気的に接続されている。このことにより、シールド層１４と導電パターン１１Ｂとを電気的に接続するための他の構成要素を追加する必要が無い。
【００３５】
更にまた、本発明の特徴は、実装基板を不要にして回路装置１０を構成したことにある。具体的には、回路装置１０は導電パターン１１および回路素子１２等を封止する絶縁性樹脂１３により全体が支持されており、従来例に於ける実装基板を不要にした構成となっている。更に、絶縁性樹脂１３の上面に形成されるシールド層１４は、絶縁性樹脂１３に設けられた貫通孔２０を介して、導電パターン１１Ｂに電気的に接続している。従って、回路装置１０は非常に薄型に構成されている。
【００３６】
また、上記の説明では、導電パターン１１は単層の配線構造を有するが、導電パターンを多層の配線構造に形成することも可能である。具体的には、絶縁層を介して複数の層を形成する導電パターンを形成し、各層の導電パターンを接続手段で電気的に接続することにより、多層の配線構造を実現することができる。
【００３７】
（回路装置１０の製造方法を説明する第２の実施の形態）
本実施例では、回路装置１０の製造方法を説明する。本実施の形態では、回路装置１０は次の様な工程で製造される。即ち、導電箔３０を用意する工程と、導電箔３０にその厚みよりも浅い分離溝３２を形成して複数個の導電パターン１１を形成する工程と、導電パターンに回路素子１２を固着する工程と、回路素子１２を被覆し、分離溝３２に充填されるように絶縁性樹脂１３でモールドする工程と、導電パターン１１が露出するように絶縁性樹脂１３に貫通孔２０を形成する工程と、絶縁性樹脂１３の表面にシールド層１４を形成し、同時に貫通孔２０の側面および底面に接続手段１５を形成する工程と、絶縁性樹脂１３が露出するまで導電箔３０の裏面を除去する工程と、絶縁性樹脂１３をダイシングすることにより各回路装置に分離する工程から構成されている。以下に、本発明の各工程を図３〜図１４を参照して説明する。
【００３８】
第１工程：図３から図５参照
本工程は、導電箔３０を用意し、導電箔３０にその厚みよりも浅い分離溝３２を形成して複数個の導電パターン１１を形成することにある。
【００３９】
本工程では、まず図３の如く、シート状の導電箔３０を用意する。この導電箔３０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００４０】
導電箔の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましいが、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔３０の厚みよりも浅い分離溝３２が形成できればよい。
【００４１】
尚、シート状の導電箔３０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔３０が用意され、後述する各工程に搬送されても良い。続いて、導電パターンを形成する。
【００４２】
まず、図４に示す如く、導電箔３０の上に、ホトレジスト（耐エッチングマスク）３１を形成し、導電パターン１１となる領域を除いた導電箔３０が露出するようにホトレジストＰＲをパターニングする。
【００４３】
そして、図５を参照して、導電箔３０を選択的にエッチングする。ここでは、導電パターン１１は、ダイパッドを形成する導電パターン１１Ａと、ボンディングパッドを構成する導電パターン１１Ｂを構成する。
【００４４】
第２工程：図６参照
本工程は、導電パターン１１Ａに回路素子１２を固着し、回路素子１２と導電パターン１１Ｂとを電気的に接続することにある。
【００４５】
図６を参照して、導電パターン１１Ａにロウ材を介して回路素子１２を実装する。ここで、ロウ材としては、半田またはＡｇペースト等の導電性のペーストが使用される。更に、回路素子１２の電極と所望の導電パターン１１Ｂとのワイヤボンディングを行う。具体的には、導電パターン１１Ａに実装された回路素子１２の電極と所望の導電パターン１１Ｂとを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。
【００４６】
ここでは、回路素子１２として、１つのＩＣチップが導電パターン１１Ａに固着されているが、回路素子１２としては、ＩＣチップ以外の素子を採用することもできる。具体的には、回路素子１２として、ＩＣチップ等の他にも、トランジスタチップ、ダイオード等の能動素子や、チップ抵抗、チップコンデンサ等の受動素子を採用することができる。更にまた、これらの能動素子および受動素子の複数個を、導電パターン１１上に配置することも可能である。
【００４７】
第３工程：図７参照
本工程は、回路素子１２を被覆し、分離溝３２に充填されるように絶縁性樹脂１３でモールドすることにある。
【００４８】
本工程では、図７に示すように、絶縁性樹脂１３は回路素子１２および複数の導電パターン１１を完全に被覆し、分離溝３２には絶縁性樹脂１３が充填され、分離溝３２と嵌合して強固に結合する。そして絶縁性樹脂１３により導電パターン１１が支持されている。また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４９】
本工程の特徴は、絶縁性樹脂１３を被覆するまでは、導電パターン１１となる導電箔３０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔３０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００５０】
また分離溝３２は、導電箔の厚みよりも浅く形成されているため、導電箔３０が導電パターン１１として個々に分離されていない。従ってシート状の導電箔３０として一体で取り扱え、絶縁性樹脂１３をモールドする際、金型への搬送、金型への実装の作業が非常に容易になる特徴を有する。
【００５１】
第４工程：図８参照
本工程は、導電パターン１１が露出するように絶縁性樹脂１３に貫通孔２０を形成することにある。
【００５２】
本工程では、絶縁性樹脂１３の一部を削除して貫通孔２０を形成することにより、導電パターン１１Ｂの表面を露出させる。具体的には、レーザーで絶縁性樹脂１３の一部を取り除くことにより貫通孔２０を形成して、露出部２１を露出させる。ここで、レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁性樹脂１３を蒸発させた後、露出部２１に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【００５３】
レーザーにより形成された貫通孔２０の平面的な形状は円形に形成される。また、貫通孔２０の平面的な断面の大きさは、貫通孔２０の底部に近い方が小さく形成される。
【００５４】
更に、レーザーを用いて絶縁性樹脂１３の上面に所望の厚みの溝を設けることにより、絶縁性樹脂１３の上面に凹凸部を設けることができる。このように絶縁性樹脂１３の上面を凹凸に形成することにより、絶縁性樹脂１３の表面積を増大させることができるので、絶縁性樹脂１３上面からの放熱効果を向上させることができる。
【００５５】
第５工程：図９および図１０参照
本工程は、絶縁性樹脂１３の表面にシールド層１４を形成し、同時に貫通孔２０の側面および底面に接続手段１５を形成することにある。
【００５６】
本工程では、電界メッキ法または無電界メッキ法により、絶縁性樹脂１３の上面、貫通孔２０の側面部および露出部２１に銅等の金属から成るメッキ膜を形成して、シールド層１４および接続手段１５を構成する。電界メッキ法によりメッキ膜を構成する場合は、導電箔３０の裏面を電極として用いる。図９では、貫通孔２０の側面部および露出部２１にも、シールド層１４と銅等の厚みを有するメッキ膜が形成されているが、貫通孔２０をメッキ材で埋め込むことも可能である。貫通孔２０を金属で埋め込む場合には、添加剤を加えられたメッキ液を使用し、このようなメッキは一般的にフィリングメッキと呼ばれている。
【００５７】
次に図１０を参照して、絶縁性樹脂１３の上面に形成されたシールド層１４を各回路装置１０毎に分離する。具体的には、先ず、各回路装置１０の境界線に対応する箇所を除いて、シールド層１４をレジスト３５で被覆する。そして、エッチングを行うことにより、各回路装置１０の境界線に対応する箇所のシールド層１４を部分的に除去する。また、エッチングが終了した後に、レジスト３５は剥離される。
【００５８】
第６工程：図１１から図１３参照
本工程は、絶縁性樹脂１３が露出するまで導電箔３０の裏面を除去することにある。なお、本工程は、上述した第５工程と同時に行っても良い。
【００５９】
図１１を参照して、本工程は、導電箔３０の裏面を化学的および／または物理的に除き、導電パターン１１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。実験では導電箔３０を全面ウェトエッチングし、分離溝３２から絶縁性樹脂１３を露出させている。その結果、導電パターン１１Ａおよび導電パターン１１Ｂとなって分離され、絶縁性樹脂１３に導電パターン１１の裏面が露出する構造となる。すなわち、分離溝３２に充填された絶縁性樹脂１３の表面と導電パターン１１の表面は、実質的に一致している構造となっている。
【００６０】
次に、図１２を参照して、絶縁性樹脂１３の表面および裏面に保護層を形成する。絶縁性樹脂１３の上面には、銅等の金属から成るシールド層１４が形成されており、シールド層１４の酸化等を防止するために、レジスト層１７Ａをシールド層１４表面に塗布する。また、絶縁性樹脂１３裏面には導電パターン１１が露出している。従って、外部電極１８が形成される箇所に開口部３３を形成して、絶縁性樹脂１３の裏面はソルダーレジスト１９が塗布される。この開口部３３は、露光および現像を行うことにより形成される。
【００６１】
次に、図１３を参照して、開口部３３から露出する導電パターン１１Ｂの裏面に外部電極１８を形成する。具体的には、スクリーン印刷等により開口部３３に半田等のロウ材を塗布し、融解させることにより、外部電極１８は形成される。
【００６２】
第７工程：図１４参照
本工程は、絶縁性樹脂１３をダイシングすることにより各回路装置に分離することにある。
【００６３】
本工程では、各回路装置１０の境界線に対応する箇所の絶縁性樹脂１３をダイシングすることにより、個別の回路装置に分離する。ダイシングライン３４に対応する箇所の導電箔３０は、裏面からの導電箔をエッチングする工程で除去されている。また、ダイシングライン３４に対応する箇所のシールド層１４も、エッチングにより除去されている。従って、本工程では、ダイシングを行うブレードは、絶縁性樹脂１３のみを切除するので、ブレードの摩耗を最小限に押さえることができる。
【００６４】
以上の工程で回路装置１０は製造され、図１または図２に示すような最終形状を得ることができる。
【００６５】
本発明の特徴は、絶縁性樹脂１３の上面に設けたシールド層１４と、シールド層１４と導電パターン１１Ｂとを電気的に接続する接続手段１５とを一括して形成することにある。具体的には、シールド層１４および接続手段１５は、一体化したメッキ膜であり、電界メッキ法または無電界メッキ法により形成される。従って、シールド層１４を形成することによる工程数の増加を極力抑えることができる。
【００６６】
更に、本発明の特徴は、レーザーを用いて絶縁性樹脂１３に貫通孔２０を形成することにある。具体的には、レーザーの出力を調節することにより、絶縁性樹脂１３のみを除去することが可能なので、レーザーによる除去を絶縁性樹脂１３と導電パターン１１との界面でストップさせることができる。
【００６７】
なお、上記の説明では、レーザーを用いることにより貫通孔２０を形成したが、レーザー以外の方法でも貫通孔２０を形成することは可能である。具体的には、絶縁性樹脂１３をモールドする工程に於いて、絶縁性樹脂１３の上面に当接する金型に貫通孔２０の形状に対応した凸部を設ける。そして、凸部の先端部を導電パターンの表面に当接させながら絶縁性樹脂１３による封止をおこなうことで、この凸部の形状に対応した形状の貫通孔２０を形成することができる。
【００６８】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００６９】
第１に、回路装置１０の構成要素を封止する絶縁性樹脂１３の上面に金属層から成るシールド層１４を設けたので、装置内部に電磁波が侵入するのを防止することができる。更に、回路装置１０に内蔵される回路装置１０から発生する電磁波が、外部に放射されるのを防止することができる。
【００７０】
第２に、絶縁性樹脂１３に設けた接続手段を介して、接地電位となる導電パターン１１Ｂと、シールド層１４とは電気的に接続されているので、シールド層１４によるシールド効果を向上させることができる。
【００７１】
第３に、シールド層１４と接続手段１５とは一体したメッキ膜で形成されるので、シールド層１４を設けることによる工程数の増加を最小にすることができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図２】本発明の回路装置を説明する断面図である。
【図３】本発明の回路装置の製造方法を説明する断面図である。
【図４】本発明の回路装置の製造方法を説明する断面図である。
【図５】本発明の回路装置の製造方法を説明する断面図である。
【図６】本発明の回路装置の製造方法を説明する断面図である。
【図７】本発明の回路装置の製造方法を説明する断面図である。
【図８】本発明の回路装置の製造方法を説明する断面図である。
【図９】本発明の回路装置の製造方法を説明する断面図である。
【図１０】本発明の回路装置の製造方法を説明する断面図である。
【図１１】本発明の回路装置の製造方法を説明する断面図である。
【図１２】本発明の回路装置の製造方法を説明する断面図である。
【図１３】本発明の回路装置の製造方法を説明する断面図である。
【図１４】本発明の回路装置の製造方法を説明する断面図である。
【図１５】従来の回路装置を説明する断面図である。
【図１６】従来の回路装置を説明する断面図である。

Claims (11)

  1. 回路素子が実装される導電パターンと、
    下面から前記導電パターンの裏面を露出させて前記回路素子および前記導電パターンを被覆する絶縁性樹脂と、
    前記絶縁性樹脂の上面に設けたシールド層と、
    前記導電パターンと前記シールド層とを電気的に接続する接続手段とを有することを特徴とする回路装置。
  2. 前記導電パターンの表面を部分的に露出させるように絶縁性樹脂に貫通孔を設け、前記貫通孔の底面および側面に前記接続手段を形成することを特徴とする請求項１記載の回路装置。
  3. 前記シールド層と電気的に接続する前記導電パターンは、接地電位となる導電パターンであることを特徴とする請求項１記載の回路装置。
  4. 前記シールド層は銅等の金属から形成されることを特徴とする請求項４記載の回路装置。
  5. 前記シールド層と前記接続層は、一体して同一材料で形成されることを特徴とする請求項１記載の回路装置。
  6. 前記シールド層と前記接続層は、メッキ膜により形成されることを特徴とする請求項１記載の回路装置。
  7. 前記絶縁性樹脂の上面は、凹凸に形成されることを特徴とする請求項１記載の回路装置。
  8. 導電箔を用意する工程と、
    前記導電箔にその厚みよりも浅い分離溝を形成して複数個の導電パターンを形成する工程と、
    前記導電パターンに回路素子を固着する工程と、
    前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
    前記導電パターンが露出するように前記絶縁性樹脂に貫通孔を形成する工程と、
    前記絶縁性樹脂の表面にシールド層を形成し、同時に前記貫通孔の側面および底面に接続手段を形成する工程と、
    前記絶縁性樹脂が露出するまで前記導電箔の裏面を除去する工程と、
    前記絶縁性樹脂をダイシングすることにより各回路装置に分離する工程とを有することを特徴とする回路装置の製造方法。
  9. 前記貫通孔は、レーザーを用いて形成されることを特徴とする請求項８記載の回路装置の製造方法。
  10. 前記シールド層および前記接続層は、メッキ法により形成されることを特徴とする請求項８記載の回路装置の製造方法。
  11. 前記各回路装置部の境界線に対応する箇所の前記シールド層は除去されることを特徴とする請求項８記載の回路装置の製造方法。
JP2002284032A 2002-09-27 2002-09-27 回路装置およびその製造方法 Pending JP2004119863A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002284032A JP2004119863A (ja) 2002-09-27 2002-09-27 回路装置およびその製造方法
US10/668,545 US20040136123A1 (en) 2002-09-27 2003-09-23 Circuit devices and method for manufacturing the same
CNA031603351A CN1497717A (zh) 2002-09-27 2003-09-26 电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002284032A JP2004119863A (ja) 2002-09-27 2002-09-27 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004119863A true JP2004119863A (ja) 2004-04-15

Family

ID=32277726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002284032A Pending JP2004119863A (ja) 2002-09-27 2002-09-27 回路装置およびその製造方法

Country Status (3)

Country Link
US (1) US20040136123A1 (ja)
JP (1) JP2004119863A (ja)
CN (1) CN1497717A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007225455A (ja) * 2006-02-23 2007-09-06 Matsushita Electric Works Ltd 赤外線検出器
JP2008026079A (ja) * 2006-07-19 2008-02-07 Matsushita Electric Works Ltd 赤外線検出器及びその製造方法
JP2008515189A (ja) * 2004-09-28 2008-05-08 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージを形成する方法、及びパッケージ構造
JP2008277362A (ja) * 2007-04-26 2008-11-13 Spansion Llc 半導体装置およびその製造方法
JP2009026805A (ja) * 2007-07-17 2009-02-05 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN100495699C (zh) * 2007-06-14 2009-06-03 日月光半导体制造股份有限公司 具有电磁屏蔽功能的半导体封装结构及其制造方法
WO2009144960A1 (ja) * 2008-05-30 2009-12-03 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2011237451A (ja) * 2011-08-08 2011-11-24 Panasonic Electric Works Co Ltd 赤外線検出器
JP2013048303A (ja) * 2012-12-05 2013-03-07 Spansion Llc 半導体装置の製造方法
JPWO2011111789A1 (ja) * 2010-03-10 2013-06-27 日本電気株式会社 磁性体装置及びその製造方法
JP2017220654A (ja) * 2016-06-11 2017-12-14 新日本無線株式会社 電磁シールドを備えた半導体装置及びその製造方法
KR20190113231A (ko) * 2018-03-28 2019-10-08 한미반도체 주식회사 반도체 자재의 부분 차폐방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930377B1 (en) * 2002-12-04 2005-08-16 National Semiconductor Corporation Using adhesive materials as insulation coatings for leadless lead frame semiconductor packages
DE102004057485B4 (de) * 2004-11-29 2007-10-18 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102005043914B4 (de) * 2005-09-14 2009-08-13 Infineon Technologies Ag Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung
KR100838511B1 (ko) * 2006-07-31 2008-06-17 주식회사 파이컴 프로브 형성 방법
CN102077700B (zh) * 2008-08-19 2014-03-26 株式会社村田制作所 电路模块及其制造方法
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
JP5213736B2 (ja) * 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置
US8362598B2 (en) * 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
US20130069529A1 (en) * 2011-09-21 2013-03-21 Dudley Allan ROBERTS Electronic device containing noise shield
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
CN104103631B (zh) * 2013-04-03 2017-02-15 环旭电子股份有限公司 电子模块及其制造方法
US9202742B1 (en) * 2014-01-15 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof
TWI618205B (zh) * 2015-05-22 2018-03-11 南茂科技股份有限公司 薄膜覆晶封裝體及其散熱方法
CN105428325B (zh) * 2015-12-22 2017-03-22 苏州日月新半导体有限公司 一种带金属屏蔽层的单层超薄基板封装结构的制备工艺及其制品
CN106061110A (zh) * 2016-06-28 2016-10-26 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
US20190181095A1 (en) * 2017-12-08 2019-06-13 Unisem (M) Berhad Emi shielding for discrete integrated circuit packages
JP7244531B2 (ja) * 2018-03-12 2023-03-22 ユマテック ゲーエムベーハー 導体要素用モールドを用いたプリント回路基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150351A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
JP3324437B2 (ja) * 1997-04-04 2002-09-17 松下電器産業株式会社 多層プリント配線板の製造方法
TW410446B (en) * 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515189A (ja) * 2004-09-28 2008-05-08 フリースケール セミコンダクター インコーポレイテッド 半導体パッケージを形成する方法、及びパッケージ構造
JP2007225455A (ja) * 2006-02-23 2007-09-06 Matsushita Electric Works Ltd 赤外線検出器
JP2008026079A (ja) * 2006-07-19 2008-02-07 Matsushita Electric Works Ltd 赤外線検出器及びその製造方法
JP2008277362A (ja) * 2007-04-26 2008-11-13 Spansion Llc 半導体装置およびその製造方法
US9418940B2 (en) 2007-04-26 2016-08-16 Cypress Semiconductor Corporation Structures and methods for stack type semiconductor packaging
CN100495699C (zh) * 2007-06-14 2009-06-03 日月光半导体制造股份有限公司 具有电磁屏蔽功能的半导体封装结构及其制造方法
US8643161B2 (en) 2007-07-17 2014-02-04 Oki Semiconductor Co., Ltd. Semiconductor device having double side electrode structure
JP2009026805A (ja) * 2007-07-17 2009-02-05 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
WO2009144960A1 (ja) * 2008-05-30 2009-12-03 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
JPWO2011111789A1 (ja) * 2010-03-10 2013-06-27 日本電気株式会社 磁性体装置及びその製造方法
JP2011237451A (ja) * 2011-08-08 2011-11-24 Panasonic Electric Works Co Ltd 赤外線検出器
JP2013048303A (ja) * 2012-12-05 2013-03-07 Spansion Llc 半導体装置の製造方法
JP2017220654A (ja) * 2016-06-11 2017-12-14 新日本無線株式会社 電磁シールドを備えた半導体装置及びその製造方法
KR20190113231A (ko) * 2018-03-28 2019-10-08 한미반도체 주식회사 반도체 자재의 부분 차폐방법
KR102531817B1 (ko) 2018-03-28 2023-05-12 한미반도체 주식회사 반도체 자재의 부분 차폐방법

Also Published As

Publication number Publication date
US20040136123A1 (en) 2004-07-15
CN1497717A (zh) 2004-05-19

Similar Documents

Publication Publication Date Title
JP2004119863A (ja) 回路装置およびその製造方法
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
TWI569398B (zh) 半導體元件封裝及其製作方法
CN102074516B (zh) 半导体元件封装及其制作方法
JP4093818B2 (ja) 半導体装置の製造方法
JPH11163022A (ja) 半導体装置、その製造方法及び電子機器
JP4749795B2 (ja) 半導体装置
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
CN107546184B (zh) 半导体封装体及其制造方法
JP2004071899A (ja) 回路装置およびその製造方法
US20050212107A1 (en) Circuit device and manufacturing method thereof
US20180240738A1 (en) Electronic package and fabrication method thereof
JP4073308B2 (ja) 回路装置の製造方法
US11302623B2 (en) Electronic device
US10818579B2 (en) Lead frame and electronic component device
US11452210B2 (en) Wiring substrate and electronic device
JP2002280491A (ja) 電子部品およびその製造方法
JP4166065B2 (ja) 回路装置の製造方法
JPH11307694A (ja) 半導体装置およびその製造方法
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP2004207278A (ja) 回路装置およびその製造方法
JP2008041693A (ja) 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法
JP2021174826A (ja) 配線基板、電子装置及び配線基板の製造方法
JP2002343927A (ja) 半導体モジュール及びその製造方法
JP4097486B2 (ja) 回路装置の製造方法