[go: up one dir, main page]

JP2004118215A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2004118215A
JP2004118215A JP2003359339A JP2003359339A JP2004118215A JP 2004118215 A JP2004118215 A JP 2004118215A JP 2003359339 A JP2003359339 A JP 2003359339A JP 2003359339 A JP2003359339 A JP 2003359339A JP 2004118215 A JP2004118215 A JP 2004118215A
Authority
JP
Japan
Prior art keywords
shift register
sealing material
display
display device
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003359339A
Other languages
Japanese (ja)
Inventor
Masashi Jinno
神野 優志
Kyoko Hirai
平井 恭子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003359339A priority Critical patent/JP2004118215A/en
Publication of JP2004118215A publication Critical patent/JP2004118215A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a driver from malfunctioning due to a peripheral sealing material in an LCD with the built-in driver. <P>SOLUTION: Although a sealing material 3 passes above a drain driver consisting of a horizontal shift register 61 and a sampling part 62, the edge line of the sealing material 3 is made straight in the area on the horizontal shift register 61. Operation characteristics of TFT elements just below the sealing material 3 varies and are different from those of TFT elements outside the area of the sealing material 3, however the operation characteristics do not differ between phases, and adverse effects for display can be prevented. <P>COPYRIGHT: (C)2004,JPO

Description

 本発明は、液晶等の光学部材を用いた表示装置に関し、特に、駆動回路を内蔵した表示装置に関する。 The present invention relates to a display device using an optical member such as a liquid crystal, and particularly to a display device having a built-in drive circuit.

 所定の電極配線が形成された一組の基板を細隙をもって貼り合わせ、その細隙に液晶を封入することで、表示画素として液晶を誘電層とした容量を構成してなる液晶表示装置(LCD)、あるいは、電流量により発光量が制御できる有機エレクトロルミネッセンス(EL)を用いた有機EL表示装置は、小型、薄型、低消費電力の利点から、OA機器、AV機器の分野において、ディスプレイとして広く用いられている。特に、LCDにおいて、各表示画素容量に表示信号電圧の書き込みと保持を制御するためにスイッチング素子として薄膜トランジスタ(TFT)を接続形成したアクティブマトリクス型は、高精細な表示を行うことができ、主流となっている。 A set of substrates on which predetermined electrode wirings are formed is attached with a small gap, and a liquid crystal is sealed in the small gap, so that a liquid crystal display device (LCD) comprising a capacitor having a liquid crystal as a dielectric layer as a display pixel. ) Or an organic EL display device using organic electroluminescence (EL), whose light emission amount can be controlled by the amount of current, is widely used as a display in the field of OA equipment and AV equipment because of its advantages of small size, thinness, and low power consumption. Used. In particular, in an LCD, an active matrix type in which a thin film transistor (TFT) is connected as a switching element to control writing and holding of a display signal voltage in each display pixel capacitor can perform high-definition display. Has become.

 図11は、LCDの全容を示す平面図である。(1)は紙面向こう側に位置するTFT基板、(2)は紙面手前に位置する対向基板、(3)は基板(1)と基板(2)とを貼り合わせる周縁シール材であり、エポキシ樹脂等の熱硬化性の接着材、UV光の照射により硬化する樹脂等からなる。TFT基板(1)と対向基板(2)との間には、不図示のスペーサにより支持された細隙があり、また、シール材(3)は一部が切り欠かれて注入孔(31)となっている。この注入孔(31)より内部の細隙に液晶を注入し、注入孔(31)を封止材(32)で塞ぐことにより液晶が密封されている。 FIG. 11 is a plan view showing the entire LCD. (1) is a TFT substrate located on the other side of the paper, (2) is a counter substrate located on the near side of the paper, (3) is a peripheral sealing material for bonding the substrate (1) and the substrate (2), and is an epoxy resin. It is made of a thermosetting adhesive such as a resin, a resin that is cured by irradiation with UV light, or the like. Between the TFT substrate (1) and the opposing substrate (2), there is a slit supported by a spacer (not shown), and the sealing material (3) is partially cut out so as to have an injection hole (31). It has become. Liquid crystal is injected into the internal gap from the injection hole (31), and the liquid crystal is sealed by closing the injection hole (31) with a sealing material (32).

 TFT基板(1)は、基板上にチャンネル層として多結晶シリコン(p−Si)を用いたTFTが形成されてなる。この基板(1)上には、複数のゲートライン(GL)とドレインライン(DL)が交差配置され、これらの交差部には画素TFT(SE)及び画素TFT(SE)に接続された表示画素容量の一方を成す画素電極(PX)が形成されてなる表示領域(4)と、表示領域(4)の周辺に、主として双方向シフトレジスタからなり画素TFT(SE)に走査信号を供給するゲートドライバー(5)、および、主として双方向シフトレジスタとアナログスイッチからなりゲートドライバー(5)の走査に同期して画素TFT(SE)に表示信号電圧を供給するドレインドライバー(6)、さらには、シフトレジスタのシフト方向を切り換えて各ドライバー(5,6)の動作方向を切り換える制御回路(7)が形成されている。これらドライバー(5,6)は、表示領域(4)と同じ構造のp−SiTFTから構成されるが、p−SiTFTは動作速度が十分に速いため、このように画素TFT(SE)としてのみならず、これを駆動するための周辺ドライバーをも構成することができ、ドライバーを表示パネルに内蔵形成したドライバー内蔵型LCDが可能となっている。これらのTFTはアクリル樹脂、SOG(SPIN ON GLASS)、BPSG(BORO-PHOSPHO SILICATE GLASS)等の平坦化絶縁膜により覆われており、表示領域(4)においては、画素電極(PX)がこの上に形成されて、平坦化絶縁膜に開けられたコンタクトホールを介して画素TFT(SE)に接続された構造となっている。(8)はこれら
ドライバーの信号入力端子である。
The TFT substrate (1) is formed by forming a TFT using polycrystalline silicon (p-Si) as a channel layer on a substrate. On the substrate (1), a plurality of gate lines (GL) and drain lines (DL) are arranged so as to intersect, and at these intersections, a pixel TFT (SE) and a display pixel connected to the pixel TFT (SE) are provided. A display region (4) in which a pixel electrode (PX) forming one of the capacitors is formed, and a gate around the display region (4) mainly composed of a bidirectional shift register and supplying a scanning signal to a pixel TFT (SE). A driver (5), a drain driver (6) mainly comprising a bidirectional shift register and an analog switch and supplying a display signal voltage to the pixel TFT (SE) in synchronization with the scanning of the gate driver (5); A control circuit (7) for switching the shift direction of the register to switch the operation direction of each driver (5, 6) is formed. These drivers (5, 6) are composed of p-Si TFTs having the same structure as that of the display area (4). However, since the operation speed of the p-Si TFT is sufficiently high, if only the pixel TFT (SE) is used in this way, Alternatively, a peripheral driver for driving the driver can be configured, and a driver-incorporated LCD in which the driver is formed in a display panel is possible. These TFTs are covered with a flattening insulating film such as acrylic resin, SOG (SPIN ON GLASS), BPSG (BORO-PHOSPHO SILICATE GLASS), and in the display area (4), the pixel electrode (PX) is overlaid. And is connected to the pixel TFT (SE) via a contact hole formed in the planarization insulating film. (8) is a signal input terminal of these drivers.

 対向基板(2)は、表示画素容量の他方を成す共通電極(9)が表示領域(4)に対応して全面的に形成されている。表示画素容量は、液晶および共通電極(9)が画素電極に区画された形で構成されている。共通電極(9)の一部は、基板(2)の角部に引き出されて第2の対極接続端子(91)とされている。また、TFT基板(1)には、共通電極(9)用の対極信号入力端子(91)が設けられており、引き回し線(82)により対極接続端子(91)に対応する領域に形成された第1の対極接続端子(83)へと引き回され、これら第1および第2の対極接続端子(91,83)が導電性接着材(92)により接続されている。 (4) The common electrode (9), which is the other of the display pixel capacitors, is entirely formed on the counter substrate (2) in correspondence with the display area (4). The display pixel capacitance is configured such that liquid crystal and a common electrode (9) are partitioned into pixel electrodes. A part of the common electrode (9) is drawn out to a corner of the substrate (2) to serve as a second counter electrode connection terminal (91). Further, a counter electrode signal input terminal (91) for the common electrode (9) is provided on the TFT substrate (1), and is formed in a region corresponding to the counter electrode connection terminal (91) by a lead wire (82). The first counter electrode connection terminal (83) is routed to the first counter electrode connection terminal (83), and the first and second counter electrode connection terminals (91, 83) are connected by a conductive adhesive (92).

 図12は、LCDの一部拡大平面図である。ゲートドライバー(5)は、図の縦辺に沿って設けられた垂直シフトレジスタ(51)とバッファ部(52)からなる。ドレインドライバー(6)は、図の横辺に沿って設けられた水平シフトレジスタ(61)と、各列毎に対応したアナログスイッチからなるサンプリング部(62)からなる。アナログスイッチは、水平シフトレジスタ(61)の各出力段によりオン/オフを制御され、各水平期間内における各列に割り当てられたドット期間に同期して、外部から供給された原画信号より表示信号電圧をサンプリングして各列に出力する。
特開平8−220560号
FIG. 12 is a partially enlarged plan view of the LCD. The gate driver (5) includes a vertical shift register (51) and a buffer unit (52) provided along the vertical side of the figure. The drain driver (6) includes a horizontal shift register (61) provided along the horizontal side of the figure and a sampling unit (62) including an analog switch corresponding to each column. The analog switch is turned on / off by each output stage of the horizontal shift register (61), and synchronizes with a dot period assigned to each column in each horizontal period, and outputs a display signal from an externally supplied original image signal. The voltage is sampled and output to each column.
JP-A-8-220560

 シール材(3)であるエポキシ樹脂やUV樹脂中には、塗布時の乾燥後に残る水分や、外気中の水分や不純物イオン等が含まれていることがあり、シール材(3)の下地となっている平坦化絶縁膜に分極を発生させ、平坦化絶縁膜下にあるTFTのバックチャネル効果を招いて閾値の変動をさせる。このため、図11に示すように、シール材(3)が、ゲートドライバー(5)やドレインドライバー(6)の領域上を通過する構成において、特に、シフトレジスタのような論理回路がシール材(3)直下にあり、それらの各TFT素子の動作特性が変わると、誤動作、更には、不動作の問題を招く。 The epoxy resin or the UV resin serving as the sealing material (3) may contain moisture remaining after drying at the time of application, moisture in the outside air, impurity ions, and the like. Polarization is generated in the flattened insulating film, which causes a back channel effect of the TFT under the flattened insulating film to change the threshold value. For this reason, as shown in FIG. 11, in a configuration in which the sealing material (3) passes over the area of the gate driver (5) or the drain driver (6), in particular, a logic circuit such as a shift register uses the sealing material (3). 3) If the operating characteristics of each of the TFT elements change immediately below, a problem of a malfunction and a further malfunction is caused.

 更に、TFT素子の特性変化が僅かであっても、図12に示すように、シール材(3)の特に外側縁線が湾曲した部分がドレインドライバー(6)上にあるような形状になっている場合、ドレインドライバー(6)の各出力段の中で、シール材(3)下にあるものとそれ以外のものとで動作に違いが生じる。この結果、シール材(3)下にある出力段に対応する表示領域(4)の列と、シール材(3)以外の領域にある列とでは、表示特性が異なってしまう。ゲートドライバー(5)側に関しても同様に、ゲートドライバー(5)の対応する段がシール材(3)の直下にある行と、シール材(3)以外の領域にある行とでも表示特性異なる。図において、影部を付した領域は、ゲートドライバー(5)またはドレインドライバー(6)の対応する段がシール材(3)以外の領域にあり、影部を付さな
い領域は対応する段がシール材(3)の直下にある。影部を付した領域は表示特性の変動が無い領域であり、影部を付さない領域には表示特性の変動がある領域であるが、表示上は、影部を付した領域が他の領域と異なって見える。また、シール材(3)の湾曲した外側の縁部には大きな力がかかり、その下にあるTFT素子の特性に影響を与えるため、対応するドライバー(5,6)の段がシール材(3)の湾曲部分にある領域は、他の領域と異なって見える。このように、表示領域(4)内に、表示特性の異なる領域が混在すると、表示品位を低下させる。
Further, even if the change in the characteristics of the TFT element is slight, as shown in FIG. 12, the sealing material (3) has a shape in which the curved portion, particularly the outer edge line, is on the drain driver (6). If there is, in each output stage of the drain driver (6), there is a difference in operation between the one under the sealing material (3) and the other. As a result, the display characteristics are different between the row of the display area (4) corresponding to the output stage below the seal material (3) and the row in the area other than the seal material (3). Similarly, on the gate driver (5) side, display characteristics are different between a row in which the corresponding step of the gate driver (5) is directly below the sealing material (3) and a row in a region other than the sealing material (3). In the figure, the shaded area is where the corresponding step of the gate driver (5) or the drain driver (6) is in the area other than the sealing material (3), and the area without shade is the corresponding step. It is directly below the sealing material (3). The region with the shadow is a region where there is no change in the display characteristics, and the region without the shadow is a region where there is a change in the display characteristics. Looks different from the area. In addition, since a large force is applied to the curved outer edge of the sealing material (3) and affects the characteristics of the TFT element thereunder, the corresponding step of the driver (5, 6) has the sealing material (3). The region in the curved portion of ()) looks different from other regions. As described above, when areas having different display characteristics are mixed in the display area (4), display quality is reduced.

 また、制御回路(7)が動作不良となると、ドライバー(5,6)の動作方向の切り換えを行うことができず、ドライバーを内蔵したLCDにあって汎用性が低下する問題がある。 If the control circuit (7) malfunctions, it is not possible to switch the operation direction of the drivers (5, 6), and there is a problem that the versatility of the LCD incorporating the driver is reduced.

 本発明は、前述の課題を解決するために成され、対向面上に、行列状に配列された画素電極群と各画素電極に表示信号電圧を供給する第1の薄膜トランジスタ群が形成された表示領域、前記表示領域の周辺に形成された第2の薄膜トランジスタ群からなり前記第1の薄膜トランジスタを駆動する複数の駆動回路領域及び前記駆動回路を制御するための制御回路領域とが設けられた第1の基板と、共通電極が形成された第2の基板とが、周縁に設けられた接着材により光学部材を間に挟んで貼り合わせてなる表示装置において、前記接着材は、前記駆動回路領域上にある縁線が、前記駆動回路領域の長辺方向に延びる直線状にされている構成である。 The present invention has been made to solve the above-mentioned problem, and has a display in which a pixel electrode group arranged in a matrix and a first thin film transistor group for supplying a display signal voltage to each pixel electrode are formed on an opposing surface. A first region including a plurality of driving circuit regions each including a region, a second thin film transistor group formed around the display region for driving the first thin film transistor, and a control circuit region for controlling the driving circuit; And a second substrate on which a common electrode is formed and a second substrate on which a common electrode is formed, and the optical member is sandwiched by an adhesive provided on a peripheral edge of the display device. Is formed in a straight line extending in the long side direction of the drive circuit region.

 これにより、駆動回路内において段間で接着材により異なる影響を受けることが防がれ、表示領域内で表示が異なる領域が混在することを無くせる。 (4) This prevents the adhesive from being affected differently between the stages in the drive circuit, and prevents the display regions from being mixed in different display regions.

 特に、前記接着材は、前記制御回路領域を回避している構成である。 Particularly, the adhesive is configured to avoid the control circuit area.

 これにより、駆動回路の動作方向の切り換えが良好に行われる。 (4) Thereby, the operation direction of the drive circuit can be favorably switched.

 また、対向面上に、行列状に配列された画素電極群と各画素電極に表示信号電圧を供給する第1の薄膜トランジスタ群が形成された表示領域、前記表示領域の周辺に形成された第2の薄膜トランジスタ群からなり前記第1の薄膜トランジスタを駆動する複数の駆動回路領域が設けられた第1の基板と、共通電極が形成された第2の基板とが、周縁に設けられた接着材により光学部材を間に挟んで貼り合わせてなる表示装置において、前記接着材は、前記駆動回路領域上にある前記接着材の縁線が、前記駆動回路領域の長辺方向に延びる直線状に設けられている構成である。 A display region on which a pixel electrode group arranged in a matrix and a first thin film transistor group for supplying a display signal voltage to each pixel electrode are formed on a facing surface; a second region formed around the display region; A first substrate including a plurality of thin film transistor groups and provided with a plurality of drive circuit regions for driving the first thin film transistor, and a second substrate on which a common electrode is formed are optically bonded by an adhesive provided on a peripheral edge. In a display device in which a member is interposed therebetween, the adhesive is provided such that an edge line of the adhesive on the drive circuit region is provided in a linear shape extending in a long side direction of the drive circuit region. Configuration.

 これにより、駆動回路内において段間で接着材により異なる影響を受けることが防がれ、表示領域内で表示が異なる領域が混在することを無くせる。 (4) This prevents the adhesive from being affected differently between the stages in the drive circuit, and prevents the display regions from being mixed in different display regions.

 また、対向面上に、行列状に配列された画素電極群と各画素電極に表示信号電圧を供給する第1の薄膜トランジスタ群が形成された表示領域、前記表示領域の周辺に形成された第2の薄膜トランジスタ群からなり前記第1の薄膜トランジスタを駆動する複数の駆動回路領域が設けられた第1の基板と、共通電極が形成された第2の基板とが、周縁に設けられた接着材により光学部材を間に挟んで貼り合わせてなる表示装置において、前記接着材は、前記駆動回路領域上を回避して設けられている構成である。 A display region on which a pixel electrode group arranged in a matrix and a first thin film transistor group for supplying a display signal voltage to each pixel electrode are formed on a facing surface; a second region formed around the display region; A first substrate including a plurality of thin film transistor groups and provided with a plurality of drive circuit regions for driving the first thin film transistor, and a second substrate on which a common electrode is formed are optically bonded by an adhesive provided on a peripheral edge. In a display device in which members are attached to each other with the members interposed therebetween, the adhesive is provided so as to avoid over the drive circuit region.

 これにより、シフトレジスタが接着材による影響を受けて動作不良となることが防がれる。 (4) This prevents the shift register from being malfunctioned due to the influence of the adhesive.

 また、対向面上に、行列状に配列された画素電極群と各画素電極に表示信号電圧を供給する第1の薄膜トランジスタ群が形成された表示領域、前記表示領域の周辺に形成された第2の薄膜トランジスタ群からなり前記第1の薄膜トランジスタを駆動する複数の駆動回路領域及び前記駆動回路を制御するための制御回路領域とが設けられた第1の基板と、共通電極が形成された第2の基板とが、周縁に設けられた接着材により光学部材を間に挟んで貼り合わせてなる表示装置において、前記接着材は、前記駆動回路領域上または/及び前記制御回路領域上を回避して設けられている構成である。 A display region on which a pixel electrode group arranged in a matrix and a first thin film transistor group for supplying a display signal voltage to each pixel electrode are formed on a facing surface; a second region formed around the display region; A first substrate provided with a plurality of drive circuit regions for driving the first thin film transistor and a control circuit region for controlling the drive circuit; and a second substrate on which a common electrode is formed. In a display device in which a substrate and an optical member are sandwiched by an adhesive provided on a peripheral edge thereof, the adhesive is provided so as to avoid over the drive circuit area and / or the control circuit area. Configuration.

 これにより、シフトレジスタや制御回路が接着材による影響を受けて動作不良となることが防がれる。 (4) This prevents the shift register and the control circuit from malfunctioning due to the influence of the adhesive.

 特に、前記駆動回路は、少なくともシフトレジスタ及びシフトレジスタの各出力段からの出力に基づく駆動信号出力部とからなり、前記接着材は、前記シフトレジスタ領域または/及び前記制御回路領域を回避して設けられている構成である。 In particular, the drive circuit includes at least a shift register and a drive signal output unit based on an output from each output stage of the shift register, and the adhesive avoids the shift register area and / or the control circuit area. This is the configuration provided.

 これにより、シフトレジスタや制御回路が接着材による影響を受けて動作不良となることが防がれる。 (4) This prevents the shift register and the control circuit from malfunctioning due to the influence of the adhesive.

 更に、対向面上に、行列状に配列された画素電極群と各画素電極に表示信号電圧を供給する第1の薄膜トランジスタ群が形成された表示領域、前記表示領域の周辺に形成された第2の薄膜トランジスタ群からなり前記第1の薄膜トランジスタを駆動する複数の駆動回路領域及び前記駆動回路を制御するための制御回路領域とが設けられた第1の基板と、共通電極が形成された第2の基板とが、周縁に設けられた接着材により光学部材を間に挟んで貼り合わせてなる表示装置において、前記駆動回路は、少なくともシフトレジスタ及びシフトレジスタの各出力段からの出力に基づく駆動信号出力部とからなり、前記接着材は、前記シフトレジスタ領域または前記駆動信号出力部のいずれかの領域を全て覆う構成である。 Further, on a facing surface, a display region in which a pixel electrode group arranged in a matrix and a first thin film transistor group for supplying a display signal voltage to each pixel electrode are formed, and a second region formed around the display region is formed. A first substrate provided with a plurality of drive circuit regions for driving the first thin film transistor and a control circuit region for controlling the drive circuit; and a second substrate on which a common electrode is formed. In a display device in which a substrate and an optical member are sandwiched by an adhesive provided on a peripheral edge of the display device, the drive circuit outputs at least a shift register and a drive signal output based on an output from each output stage of the shift register. And the adhesive covers the entire shift register area or the drive signal output area.

 これにより、シフトレジスタ内の全ての段に関して、接着材により受ける影響が等しくなり、全ての段の動作特性が均一になるので、表示領域内において表示が異なる領域が混在することが防がれる。 (4) With this, the influence of the adhesive on all the steps in the shift register becomes equal, and the operation characteristics of all the steps become uniform, so that the display areas are prevented from being mixed in different display areas.

 特に、前記接着材は、前記駆動回路領域の全てを覆う構成である。 Particularly, the adhesive is configured to cover the entire drive circuit area.

 これにより、駆動回路内の全ての段に関して、接着材により受ける影響が等しくなり、全ての段の動作特性が均一になるので、表示領域内において表示が異なる領域が混在することが防がれる。 (4) With this, the influence of the adhesive material on all the stages in the drive circuit becomes equal, and the operating characteristics of all the stages become uniform, so that the display regions are prevented from being mixed in different display regions.

 本発明により、駆動回路を内蔵した表示装置において、対向する一組の電極基板を貼り合わせるための接着材により、駆動回路が動作不良となることが防がれ、良好な表示を行うことができるようになった。 According to the present invention, in a display device having a built-in drive circuit, an adhesive for bonding a pair of electrode substrates facing each other can prevent the drive circuit from malfunctioning, and can perform favorable display. It became so.

 図1は、本発明の第1の実施の形態にかかる液晶表示装置の一部平面図である。(1)及び(2)は各々、p−SiTFTが形成されたTFT基板と対向基板で、平面的にエッジを一致させている。TFT基板(1)は、複数のゲートライン(GL)及びドレインライン(DL)が互いに交差して配置され、それらの交差部には画素TFT(SE)及び画素TFT(SE)に接続され表示画素容量の一方を成す画素電極(PX)がマトリクス状に配列されてなる表示領域(4)を有している。また、表示領域(4)の周辺には、双方向の垂直シフトレジスタ(51)とその出力部であるバッファ部(52)からなるゲートドライバー、及び、双方向の水平シフトレジスタ(61)とこれに制御される出力部であるサンプリング部(52)からなるドレインドライバーが設けられている。更に、表示領
域(4)の周辺には、これらシフトレジスタ(51,61)のシフト方向を切り換えて、ドライバーの動作方向を正逆に切り換えるための制御回路(7)が設けられている。対向基板(2)には不図示である共通電極が設けられている。
FIG. 1 is a partial plan view of the liquid crystal display device according to the first embodiment of the present invention. (1) and (2) are a TFT substrate on which a p-Si TFT is formed and a counter substrate, whose edges are coincident in a plane. In the TFT substrate (1), a plurality of gate lines (GL) and drain lines (DL) are arranged so as to intersect with each other. It has a display area (4) in which pixel electrodes (PX) forming one of the capacitors are arranged in a matrix. In the vicinity of the display area (4), a gate driver including a bidirectional vertical shift register (51) and a buffer section (52) as an output section thereof, and a bidirectional horizontal shift register (61) are provided. A drain driver including a sampling unit (52), which is an output unit controlled by the control unit, is provided. Further, a control circuit (7) is provided around the display area (4) to switch the shift direction of the shift registers (51, 61) to switch the operation direction of the driver between forward and reverse. A common electrode (not shown) is provided on the counter substrate (2).

 図2は、ゲートドライバー部(51,52)の等価回路図である。下段が垂直シフトレジスタ(51)部であり、上段が出力バッファ部(52)である。垂直シフトレジスタ(51)の各段は、第1のクロックドインバータ(53)とインバータ(54)及びインバータ(54)に逆方向に並列接続された第2のクロックドインバータ(55)からなる。これら隣接する各段からの出力はANDゲート(56)により論理積が取られて出力される。これらの垂直シフトレジスタ(51)からの各出力段からの段出力は、複数のインバータ(57)が直列接続されてなるバッファ部(52)を介して、所望の振幅を有した走査信号として、表示領域(4)の対応する各行のゲートライン(GL)へと出力され、同一行の各画素TFT(SE)のゲートへ共通に入力される。 FIG. 2 is an equivalent circuit diagram of the gate driver units (51, 52). The lower stage is a vertical shift register (51) unit, and the upper stage is an output buffer unit (52). Each stage of the vertical shift register (51) includes a first clocked inverter (53), an inverter (54), and a second clocked inverter (55) connected in parallel to the inverter (54) in the reverse direction. The outputs from the adjacent stages are ANDed by the AND gate (56) and output. The stage output from each output stage from the vertical shift register (51) is converted into a scanning signal having a desired amplitude via a buffer unit (52) in which a plurality of inverters (57) are connected in series. The signal is output to the gate line (GL) of each corresponding row in the display area (4), and is commonly input to the gate of each pixel TFT (SE) in the same row.

 図3は、ドレインドライバー部(61,62)の等価回路図である。下段が双方向の水平シフトレジスタ(61)、上段がサンプリング部(62)である。水平シフトレジスタ(61)の各段は、第1のクロックドインバータ(63)とインバータ(64)及びインバータ(64)に逆方向に並列接続された第2のクロックドインバータ(65)からなる。これら各出力段からの出力は、複数のインバータ(66)が直列接続されてなるバッファ部を介してサンプリング部(62)へと送られる。サンプリング部(62)は、ゲートをバッファ部(66)の対応する各段に接続したアナログスイッチ(67)と、外部からの原画信号が乗せられたビデオライン(68)とよりなる。アナログスイッチ(67)はビデオライン(68)に接続されているとともに、水平シフトレジスタ(61)部の各段からの出力によりオン/オフが制御され、原画信号から各表示画素へ供給すべき表示信号をサンプリングし、表示領域(4)の対応する各列のドレインライン(DL)へ出力し、同一列の画素TFT(SE)へ供給される。 FIG. 3 is an equivalent circuit diagram of the drain driver units (61, 62). The lower stage is a bidirectional horizontal shift register (61), and the upper stage is a sampling unit (62). Each stage of the horizontal shift register (61) includes a first clocked inverter (63), an inverter (64), and a second clocked inverter (65) connected in parallel to the inverter (64) in the opposite direction. The output from each of these output stages is sent to a sampling unit (62) via a buffer unit in which a plurality of inverters (66) are connected in series. The sampling section (62) includes an analog switch (67) having a gate connected to each corresponding stage of the buffer section (66), and a video line (68) on which an original image signal from the outside is placed. The analog switch (67) is connected to the video line (68), and its on / off is controlled by the output from each stage of the horizontal shift register (61), and the display to be supplied from the original image signal to each display pixel. The signal is sampled, output to the drain line (DL) of each corresponding column of the display area (4), and supplied to the pixel TFT (SE) of the same column.

 本発明では、図1に示されるように、シール材(3)は、一部がドレインドライバー、特に、水平シフトレジスタ(61)上を通過するが、その縁線は、水平シフトレジスタ(61)上の領域においては直線状になっている。水平シフトレジスタ(61)は、一つのシフトレジスタ回路が図における表示領域(4)の横辺について全域にわたって設けられているか、複数のシフトレジスタ回路が直列に接続された形で横辺の全域にわたって設けられている。いずれにしても、シール材(3)は、同一辺に関して水平シフトレジスタ(61)上の全域にわたって、直線状の縁線をもって水平シフトレジスタ(61)上を通過している。このため、たとえシール材(3)直下のTFT素子の特性が変動して、シール材(3)直下とそれ以外の領域のTFT素子の特性に違いが生じても、水平シフトレジスタ(61)の段間で動作特性が異なることは防がれる。従って、表示領域(4)においても列間方向に関して表示が異なる領域が混在することが無くされる。 In the present invention, as shown in FIG. 1, a part of the sealing material (3) passes over the drain driver, in particular, the horizontal shift register (61), and its edge line is the horizontal shift register (61). The upper region is linear. The horizontal shift register (61) has one shift register circuit provided over the entire side of the display area (4) in the figure, or has a plurality of shift register circuits connected in series over the entire side. Is provided. In any case, the sealing material (3) passes over the horizontal shift register (61) with a straight edge line over the entire area on the horizontal shift register (61) with respect to the same side. For this reason, even if the characteristics of the TFT element immediately below the sealing material (3) fluctuate and the characteristics of the TFT element immediately below the sealing material (3) and the other area are different, the characteristics of the horizontal shift register (61) are changed. Differences in operating characteristics between the stages are prevented. Therefore, even in the display area (4), areas having different displays in the column direction are not mixed.

 同様に、ゲートドライバー側についても、シール材(3)は、一部が図における表示領域(4)の縦辺の全域にわたって垂直シフトレジスタ(51)上を通過するが、その縁線は垂直シフトレジスタ(51)上では直線状になっている。このため、シール材(3)直下のTFT素子の特性が変動しても、垂直シフトレジスタ(51)の段間で動作特性が異なることが防がれ、表示領域(4)においても行間方向に関して表示が異なる領域が混在することが無くされる。 Similarly, also on the gate driver side, a part of the sealing material (3) passes over the vertical shift register (51) over the entire vertical side of the display area (4) in the figure, but its edge line is vertically shifted. It is linear on the register (51). For this reason, even if the characteristics of the TFT element immediately below the sealing material (3) fluctuate, the operation characteristics are prevented from being different between the stages of the vertical shift register (51), and the display region (4) is also prevented from changing in the line spacing direction. Regions with different displays are not mixed.

 また、シール材(3)は、制御回路(7)上を回避しているので、制御回路(7)の動作不良となることが防がれ、ドライバー(5,6)の動作方向の切り換えを自在に行うことができる。 In addition, since the seal member (3) avoids the control circuit (7), it is possible to prevent the control circuit (7) from malfunctioning and to switch the operation direction of the driver (5, 6). It can be done freely.

 更に、シール材(3)の湾曲部分が、ドライバー(5,6)上、制御回路(7)上のいずれの領域にも無いので、シール材(3)の湾曲部分に応力がかかっても表示に影響を及ぼすことが防がれる。 Further, since the curved portion of the sealing material (3) is not present in any area on the driver (5, 6) or the control circuit (7), even if the curved portion of the sealing material (3) is stressed, it is displayed. Is prevented from being affected.

 図4は、本発明の第2の実施の形態にかかる液晶表示装置の一部平面図である。本実施の形態では、シール材(3)は、全幅が、水平シフトレジスタ(61)とサンプリング部(62)からなるドレインドライバー上を通過しているが、これらドレインドライバー(61,62)上領域におけるシール材(3)の縁線は直線状とされている。このため、シール材(3)の直下領域とそれ以外の領域でTFT素子の特性が異なっていても、ドレインドライバー(61,62)の段間での動作に差が生じることは無く、表示領域(4)内において列間で表示が異なることが防がれる。 FIG. 4 is a partial plan view of the liquid crystal display device according to the second embodiment of the present invention. In the present embodiment, the entire width of the sealing material (3) passes over the drain driver including the horizontal shift register (61) and the sampling unit (62). The edge line of the sealing material (3) is linear. For this reason, even if the characteristics of the TFT element are different between the region immediately below the sealing material (3) and the other region, there is no difference in operation between the steps of the drain drivers (61, 62), and the display region is not changed. In (4), the display is prevented from being different between columns.

 特に、本実施の形態では、図4におけるシール材(3)の外側の縁線は、より詳細には図3のX線にて示すように水平シフトレジスタ(61)部のシフトレジスタ回路部(63,64,65)とバッファ部(66)の間に位置している。即ち、バッファ部(66)はシール材(3)の直下領域にあり、シフトレジスタ回路部(63,64,65)はシール材(3)の領域外にある。シール材(3)の直下においてTFT素子の閾値が変動すると論理動作に影響を及ぼすことがあるが、バッファ部(66)では、段間で差が無い限りにおいて、シフトレジスタ回路部(63,64,65)程には閾値変動の影響を受けない。また、サンプリング部(67)も同様に、閾値の変動の影響を受けにくい。このため、たとえシール材(3)がドレインドライバー(61,62)上を通過しても、シフトレジスタ回路(63,64,65)上を回避している場合は特に、シフトレジスタ回路(63,64,65)の正常な論理動作が行われるとともに、バッファ部(66)及びサンプリング部(62)において正確な振幅の表示信号の出力が行われ、ドレインドライバー(61,62)全体として良好な動作が行われる。 In particular, in the present embodiment, the outer edge line of the sealing material (3) in FIG. 4 is more specifically, as shown by the X-ray in FIG. 63, 64, 65) and the buffer section (66). That is, the buffer section (66) is located immediately below the sealing material (3), and the shift register circuit sections (63, 64, 65) are located outside the sealing material (3). Fluctuations in the threshold of the TFT element immediately below the sealing material (3) may affect the logic operation. However, in the buffer section (66), as long as there is no difference between the stages, the shift register circuit section (63, 64) , 65) is not affected by the threshold fluctuation. Similarly, the sampling section (67) is also less susceptible to the threshold fluctuation. For this reason, even if the sealing material (3) passes over the drain drivers (61, 62), especially when the sealing material (3) avoids the shift register circuits (63, 64, 65), the shift register circuits (63, 62) do not. 64, 65), the buffer section (66) and the sampling section (62) output a display signal with an accurate amplitude, and the drain driver (61, 62) operates satisfactorily as a whole. Is performed.

 ゲートドライバー側においても同様に、シール材(3)は、全幅が、垂直シフトレジスタ(51)とサンプリング部(52)からなるゲートドライバー上を通過しているが、これらゲートドライバー(51,52)上領域におけるシール材(3)の縁線は直線状とされている。従って、シール材(3)直下とそれ以外の領域とでTFT素子の特性が異なっていても段間で動作に違いが生じることが無く、表示領域(4)内において行間で表示が異なることが防がれる。また、特に、図2においてX線にて示すようにシール材(3)の外側の縁線は、シフトレジスタ回路部(53,54,55)よりも内側にされている。従って、TFT素子の閾値変動がシフトレジスタ(53,54,55)の論理動作に影響を及ぼすことが防がれる。更に、シール材(3)の外側縁線がANDゲート(56)よりも内側とすることでより安定性がより高まる。また、シール材(3)がバッファ部(52)上にかかっていても閾値変動の影響は無い。 Similarly, on the gate driver side, the entire width of the sealing material (3) passes over the gate driver including the vertical shift register (51) and the sampling unit (52). The edge line of the sealing material (3) in the upper region is linear. Therefore, even if the characteristics of the TFT elements are different between the area immediately below the sealing material (3) and the other area, there is no difference in operation between the stages, and the display is different between rows in the display area (4). Can be prevented. Particularly, as shown by X-rays in FIG. 2, the outer edge of the sealing material (3) is located inside the shift register circuit section (53, 54, 55). Accordingly, it is possible to prevent the threshold value fluctuation of the TFT element from affecting the logical operation of the shift register (53, 54, 55). Further, by setting the outer edge line of the sealing material (3) inside the AND gate (56), the stability is further improved. Further, even if the sealing material (3) is on the buffer section (52), there is no influence of the threshold value fluctuation.

 図5は本発明の第3の実施の形態にかかる液晶表示装置の一部平面図である。
本実施の形態では、シール材(3)はドレインドライバー上を通過しているが、特に、全幅が水平シフトレジスタ(61)上に位置しており、かつ、水平シフトレジスタ(61)上領域においてはシール材(3)の縁線が直線状とされている。ゲートドライバー側においても同様に、シール材(3)は、全幅が、垂直シフトレジスタ(51)上に位置しており、かつ垂直シフトレジスタ(51)上領域においてはシール材(3)の縁線は直線状とされている。従って、シール材(3)直下とそれ以外の領域とでTFT素子の特性が異なっていても段間で動作に違いが生じることが無く、表示領域(4)内で表示が異なることが防がれる。
FIG. 5 is a partial plan view of the liquid crystal display device according to the third embodiment of the present invention.
In the present embodiment, the sealing material (3) passes over the drain driver. In particular, the entire width is located on the horizontal shift register (61), and in the region above the horizontal shift register (61). The edge line of the sealing material (3) is straight. Similarly, on the gate driver side, the entire width of the sealing material (3) is located on the vertical shift register (51), and the edge of the sealing material (3) is located above the vertical shift register (51). Are linear. Therefore, even if the characteristics of the TFT element are different between the area immediately below the sealing material (3) and the other area, there is no difference in operation between the steps, and the display in the display area (4) is prevented from being different. It is.

 図6は本発明の第4の実施の形態にかかる液晶表示装置の一部平面図である。
本実施の形態では、シール材(3)はドレインドライバー上を通過しているが、特に、サンプリング部(62)上を全て覆うように位置している。アナログスイッチ(67)の動作が段間で違いが生じない限り、閾値が変動してもサンプリングに影響を及ぼすことはなく、表示が列間で異なることが防がれる。また、シール材(3)はゲートドライバーのバッファ部(52)上を全て覆うように位置しているが、この場合も、インバータ(57)を構成するTFT素子の閾値が変動しても表示に影響を及ぼすことはない。
FIG. 6 is a partial plan view of a liquid crystal display according to a fourth embodiment of the present invention.
In the present embodiment, the sealing material (3) passes over the drain driver, but is particularly located so as to entirely cover the sampling section (62). As long as the operation of the analog switch (67) does not differ between the stages, the fluctuation of the threshold does not affect the sampling, thereby preventing the display from being different between columns. Further, the sealing material (3) is located so as to cover the entire buffer portion (52) of the gate driver. In this case as well, even if the threshold value of the TFT element constituting the inverter (57) fluctuates, the display is performed. Has no effect.

 更に、シール材(3)は制御回路(7)上を回避しているので、ドライバーの切換動作が不良となることが防がれる。 (4) Further, since the sealing material (3) is avoided on the control circuit (7), it is possible to prevent the switching operation of the driver from becoming defective.

 図7は本発明の第5の実施の形態にかかる液晶表示装置の一部平面図である。
本実施の形態では、シール材(3)はドレインドライバー上を通過しているが、水平シフトレジスタ(61)を全て覆うように設けられている。このため、水平シフトレジスタ(61)内の全てのTFT素子が同様の閾値変動の影響を受けるので、段間で動作に違いが生じることが無く、結果的に、表示領域(4)内において列間で表示の異なる領域が混在することが防がれる。また、ゲートドライバーについても同様に垂直シフトレジスタ(51)を全て覆うように設けられているので、表示領域(4)において行間で表示の異なる領域が混在することが防がれる。
FIG. 7 is a partial plan view of the liquid crystal display device according to the fifth embodiment of the present invention.
In the present embodiment, the sealing material (3) passes over the drain driver, but is provided so as to entirely cover the horizontal shift register (61). For this reason, since all the TFT elements in the horizontal shift register (61) are affected by the same threshold value fluctuation, there is no difference in operation between the stages, and as a result, the column in the display area (4) It is possible to prevent areas having different displays from being mixed. Similarly, the gate driver is provided so as to cover the entire vertical shift register (51), so that the display area (4) is prevented from having different display areas between rows in the display area (4).

 図8は本発明の第6の実施の形態にかかる液晶表示装置の一部平面図である。
本実施の形態では、シール材(3)は、水平シフトレジスタ(61)及びサンプリング部(62)からなるドレインドライバーの全てを覆うように設けられている。このため、ドレインドライバー(61,62)内の全てのTFT素子が同様の閾値変動の影響を受けるので、段間で動作に違いが生じることが無く、結果的に、表示領域(4)内において列間で表示の異なる領域が混在することが防がれる。また、シール材(3)は、垂直シフトレジスタ(51)及びバッファ部(66)からなるゲートドライバーの全てを覆うように設けられている。このため、ゲートドライバー(51,52)内の全てのTFT素子が同様の閾値変動の影響を受けるので、段間で動作に違いが生じることが無く、結果的に、表示領域(4)内において行間で表示の異なる領域が混在することが防がれる。
FIG. 8 is a partial plan view of the liquid crystal display device according to the sixth embodiment of the present invention.
In the present embodiment, the sealing material (3) is provided so as to cover all of the drain driver including the horizontal shift register (61) and the sampling unit (62). For this reason, since all the TFT elements in the drain drivers (61, 62) are affected by the same threshold value fluctuation, there is no difference in operation between the stages, and as a result, in the display area (4), It is possible to prevent areas having different displays from being mixed between columns. Further, the sealing material (3) is provided so as to cover all of the gate driver including the vertical shift register (51) and the buffer unit (66). For this reason, since all the TFT elements in the gate drivers (51, 52) are affected by the same threshold fluctuation, there is no difference in operation between the stages, and as a result, in the display area (4), It is possible to prevent areas having different displays from being mixed between lines.

 図9は本発明の第7の実施の形態にかかる液晶表示装置の一部平面図である。
本実施の形態では、シール材(3)はドレインドライバー(61,62)あるいはゲートドライバー(51,52)の外側を迂回して設けられているので、シール材(3)によるTFT素子の閾値変動が全くなく、表示に悪影響を及ぼすことが完全に防がれる。また、シール材(3)は制御回路(7)上を回避しているので、ドライバーの動作方向の切換が不能となることが防がれる。
FIG. 9 is a partial plan view of the liquid crystal display device according to the seventh embodiment of the present invention.
In the present embodiment, since the sealing material (3) is provided so as to bypass the outside of the drain driver (61, 62) or the gate driver (51, 52), the threshold value variation of the TFT element due to the sealing material (3). The display is completely free of any adverse effects. In addition, since the seal member (3) avoids the control circuit (7), it is possible to prevent the switching of the operation direction of the driver from being disabled.

 図10は本発明の第8の実施の形態にかかる液晶表示装置の一部平面図である。
本実施の形態では、シール材(3)はドレインドライバー(61,62)あるいはゲートドライバー(51,52)の内側を迂回して設けられているので、シール材(3)によるTFT素子の閾値変動が全く無く、表示に悪影響を及ぼすことが完全に防がれる。また、シール材(3)は制御回路(7)上を回避しているので、ドライバーの動作方向の切換が不能となることが防がれる。
FIG. 10 is a partial plan view of the liquid crystal display device according to the eighth embodiment of the present invention.
In the present embodiment, since the sealing material (3) is provided so as to bypass the inside of the drain driver (61, 62) or the gate driver (51, 52), the threshold value variation of the TFT element due to the sealing material (3). There is no harmful effect on the display. In addition, since the seal member (3) avoids the control circuit (7), it is possible to prevent the switching of the operation direction of the driver from being disabled.

 なお、上述の本発明の各実施の形態においては制御回路を設けた場合について説明したが、制御回路を設けない場合においてもシフトレジスタが接着材による影響を受けて動作不良となることが防止できるという本発明の効果を奏することができる。 In each of the embodiments of the present invention described above, the case where the control circuit is provided is described. However, even when the control circuit is not provided, the shift register can be prevented from malfunctioning due to the influence of the adhesive. That is, the effect of the present invention can be obtained.

本発明の第1の実施の形態にかかる液晶表示装置の一部平面図である。FIG. 2 is a partial plan view of the liquid crystal display device according to the first embodiment of the present invention. 本発明の実施の形態にかかる液晶表示装置の一部等価回路図である。FIG. 2 is a partial equivalent circuit diagram of the liquid crystal display device according to the embodiment of the present invention. 本発明の実施の形態にかかる液晶表示装置の一部等価回路図である。FIG. 2 is a partial equivalent circuit diagram of the liquid crystal display device according to the embodiment of the present invention. 本発明の第2の実施の形態にかかる液晶表示装置の一部平面図である。FIG. 5 is a partial plan view of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第3の実施の形態にかかる液晶表示装置の一部平面図である。FIG. 9 is a partial plan view of a liquid crystal display device according to a third embodiment of the present invention. 本発明の第4の実施の形態にかかる液晶表示装置の一部平面図である。FIG. 14 is a partial plan view of a liquid crystal display device according to a fourth embodiment of the present invention. 本発明の第5の実施の形態にかかる液晶表示装置の一部平面図である。FIG. 15 is a partial plan view of a liquid crystal display device according to a fifth embodiment of the present invention. 本発明の第6の実施の形態にかかる液晶表示装置の一部平面図である。FIG. 14 is a partial plan view of a liquid crystal display device according to a sixth embodiment of the present invention. 本発明の第7の実施の形態にかかる液晶表示装置の一部平面図である。FIG. 15 is a partial plan view of a liquid crystal display device according to a seventh embodiment of the present invention. 本発明の第8の実施の形態にかかる液晶表示装置の一部平面図である。It is a partial top view of the liquid crystal display concerning an 8th embodiment of the present invention. 液晶表示装置の平面図である。It is a top view of a liquid crystal display device. 従来の液晶表示装置の一部平面図である。FIG. 10 is a partial plan view of a conventional liquid crystal display device.

符号の説明Explanation of reference numerals

1 TFT基板
2 対向基板
3 シール材
4 表示領域
5 ゲートドライバー
6 ドレインドライバー
7 制御回路
8 入力端子
9 共通電極
51 垂直シフトレジスタ
52 出力バッファ部
61 水平シフトレジスタ
62 サンプリング部


DESCRIPTION OF SYMBOLS 1 TFT substrate 2 Counter substrate 3 Sealing material 4 Display area 5 Gate driver 6 Drain driver 7 Control circuit 8 Input terminal 9 Common electrode 51 Vertical shift register 52 Output buffer unit 61 Horizontal shift register 62 Sampling unit


Claims (4)

対向面上に、行列状に配列された画素電極群と各画素電極に表示信号電圧を供給する第1の薄膜トランジスタ群が形成された表示領域、前記表示領域の周辺に形成された第2の薄膜トランジスタ群からなり前記第1の薄膜トランジスタを駆動する複数の駆動回路領域及び前記駆動回路を制御するための制御回路領域とが設けられた第1の基板と、共通電極が形成された第2の基板とが、周縁に設けられた接着材により光学部材を間に挟んで貼り合わせてなる表示装置において、
 前記駆動回路は、シフトレジスタ回路部及びバッファ部とを有するシフトレジスタを備えており、前記接着材の外側の縁線は、前記シフトレジスタ回路部と前記バッファ部との間に位置することを特徴とする表示装置。
A display region on which a pixel electrode group arranged in a matrix and a first thin film transistor group for supplying a display signal voltage to each pixel electrode are formed on a facing surface; a second thin film transistor formed around the display region A first substrate provided with a plurality of drive circuit regions each of which is configured to drive the first thin film transistor and a control circuit region for controlling the drive circuit; and a second substrate on which a common electrode is formed. However, in a display device that is bonded by sandwiching an optical member with an adhesive provided on the periphery,
The driving circuit includes a shift register having a shift register circuit section and a buffer section, and an outer edge line of the adhesive is located between the shift register circuit section and the buffer section. Display device.
前記接着材は、該接着材の外側の縁線が、前記駆動回路の長辺方向に延びる直線状に設けられていることを特徴とする請求項1に記載の表示装置。 The display device according to claim 1, wherein the adhesive has an outer edge line provided in a straight line extending in a long side direction of the drive circuit. 前記接着材は、前記制御回路領域上を回避して設けられていることを特徴とする請求項1または2に記載の表示装置。 The display device according to claim 1, wherein the adhesive is provided so as to avoid the control circuit area. 前記駆動回路は、少なくともシフトレジスタ及びシフトレジスタの各出力段からの出力に基づく駆動信号出力部とからなり、前記接着材は、前記シフトレジスタ領域または/及び前記制御回路領域を回避して設けられていることを特徴とする請求項1乃至3のうちいずれか1項に記載の表示装置。 The drive circuit includes at least a shift register and a drive signal output unit based on an output from each output stage of the shift register, and the adhesive is provided to avoid the shift register area and / or the control circuit area. The display device according to any one of claims 1 to 3, wherein:
JP2003359339A 1997-10-13 2003-10-20 Display device Pending JP2004118215A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003359339A JP2004118215A (en) 1997-10-13 2003-10-20 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27901897 1997-10-13
JP2003359339A JP2004118215A (en) 1997-10-13 2003-10-20 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28708398A Division JPH11194367A (en) 1997-10-13 1998-10-08 Display device

Publications (1)

Publication Number Publication Date
JP2004118215A true JP2004118215A (en) 2004-04-15

Family

ID=32300010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003359339A Pending JP2004118215A (en) 1997-10-13 2003-10-20 Display device

Country Status (1)

Country Link
JP (1) JP2004118215A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079041A (en) * 2004-09-13 2006-03-23 Samsung Electronics Co Ltd Drive unit and display device having the same
JP2006189777A (en) * 2004-12-31 2006-07-20 Lg Philips Lcd Co Ltd Liquid crystal display device and manufacturing method thereof
US7679594B2 (en) 2004-05-31 2010-03-16 Lg Display Co., Ltd. Driving circuit built-in liquid crystal display panel
CN110297342A (en) * 2019-06-28 2019-10-01 上海天马有机发光显示技术有限公司 Display panel and display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679594B2 (en) 2004-05-31 2010-03-16 Lg Display Co., Ltd. Driving circuit built-in liquid crystal display panel
JP2006079041A (en) * 2004-09-13 2006-03-23 Samsung Electronics Co Ltd Drive unit and display device having the same
JP2006189777A (en) * 2004-12-31 2006-07-20 Lg Philips Lcd Co Ltd Liquid crystal display device and manufacturing method thereof
US7595859B2 (en) 2004-12-31 2009-09-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
CN110297342A (en) * 2019-06-28 2019-10-01 上海天马有机发光显示技术有限公司 Display panel and display device
CN110297342B (en) * 2019-06-28 2022-01-07 武汉天马微电子有限公司 Display panel and display device

Similar Documents

Publication Publication Date Title
US9632378B2 (en) Display device
KR100303899B1 (en) Matrix liquid crystal display device
JP4484881B2 (en) Active matrix substrate, display device, liquid crystal display device, and television device
US7129923B2 (en) Active matrix display device
US6731260B2 (en) Display device
KR20010040322A (en) Semiconductor device, substrate for electro-optical device, electro-optical device, electronic device, and projection display
KR101528758B1 (en) Method of driving a liquid crystal display apparatus, array substrate, method of manufacturing the array substrate and liquid crystal display apparatus having the same
US6037923A (en) Active matrix display device
US6873378B2 (en) Liquid crystal display panel
US8730442B2 (en) Liquid crystal display device and manufacturing method thereof
US20150002497A1 (en) Liquid crystal display panel and liquid crystal display device
EP0412831B1 (en) An active matrix board
JP3948883B2 (en) Liquid crystal display
CN101228637A (en) Thin film circuit with transistor including light shielding portion
KR20040093107A (en) Matrix display devices
JP3657702B2 (en) Liquid crystal display
JPH08328036A (en) Liquid crystal display device
US8552973B2 (en) Liquid crystal display device having display divided into first and second display regions along a border line in a direction in which scanning signal lines extend
JPH11194367A (en) Display device
WO2011013262A1 (en) Liquid crystal display element, liquid crystal display device, and display method employed in liquid crystal display element
US20040066474A1 (en) Liquid crystal display apparatus
US5058995A (en) Pixel electrode structure for liquid crystal display devices
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
JP2004118215A (en) Display device
JP2004151716A (en) Display device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070703