JP2004104096A

JP2004104096A - 液晶表示装置

Info

Publication number: JP2004104096A
Application number: JP2003205239A
Authority: JP
Inventors: Kikuo Ono; 小野　記久雄; Masahiro Tanaka; 田中　政博; Yoshiaki Nakayoshi; 仲吉　良彰; Nobuyuki Suzuki; 鈴木　伸之
Original assignee: Hitachi Displays Ltd
Current assignee: Japan Display Inc
Priority date: 2003-08-01
Filing date: 2003-08-01
Publication date: 2004-04-02

Abstract

【課題】ＴＦＴ基板製作時の工程数を削減できると同時に明るい画面が得られる液晶表示装置およびその製造方法を提供する。
【解決手段】基板ＳＵＢ１と、走査信号線ＧＬと、第１の絶縁膜ＧＩと、映像信号線ＤＬと、薄膜トランジスタＴＦＴと、画素電極ＩＴＯ１とを有し、映像信号線ＤＬと基板ＳＵＢ１との間には、基板ＳＵＢ１側から、第２の導電層ｇ１と第１の絶縁膜ＧＩと半導体層ＡＳとが形成されていることを特徴とする液晶表示装置。
【効果】製造工程数を削減でき、明るい画面が得られる液晶表示装置の提供が可能である。
【選択図】　図３

Description

【０００１】
【産業上の利用分野】
本発明は薄膜トランジスタ（ＴＦＴ）を使用したアクティブマトリクス駆動型液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶表示装置は、マトリクス状に配列された複数の画素電極の各々に対応して、スッチング素子を設けたものである。各画素における液晶は理論的に常時駆動しているので時分割駆動方式を採用している単純マトリクス方式と比べてアクティブ方式はコントラストが高く特にカラー表示には欠かせない技術になっている。
【０００３】
従来のアクティブマトリクス方式の液晶表示装置に用いられるＴＦＴにおいては、絶縁透明基板上に走査信号線（ゲートライン）、その上部にゲート絶縁膜、その上部に半導体層、半導体層上にはドレイン電極（データライン）およびソース電極があり、ソース電極には透明な画素電極が接続されており、ドレイン電極（データライン）には映像信号電圧が供給されている。基板上にまずゲート電極が形成されているＴＦＴ構造は一般に逆スタガ構造と呼ばれている。このようなＴＦＴとして、特開昭６１−１６１７６４号公報が知られている。
【０００４】
【発明が解決しようとする課題】
ＴＦＴを用いた液晶表示装置はアクティブ駆動が可能なためにコントラストが高いと言う特長を持つ。しかし、基板上にＴＦＴを形成する工程が複雑であり、６回以上のホトリソグラフィ工程を必要とする。そのため、ＴＦＴ基板の製造コストが高く、さらに工程数が多いためにゴミ等のために歩留まりが低下すると言う問題がある。
【０００５】
工程を簡略化する方法として、従来技術では、ゲート絶縁膜と半導体層、ドレイン電極とソース電極となる金属膜を連続成膜し、この金属膜のマスクとして半導体層は加工し、その後、透明電極を形成する方法が提案されている。しかし、この従来技術では、半導体膜をエッチングする際に、ソース電極の金属膜のエッチング速度が半導体膜より小さい場合、ソース電極がひさし状に残り、透明電極がその段差のために断線しやすいと言う問題が残る。すなわち、製造時の歩留まりが十分考慮されていなかった。
【０００６】
ところで、明るい画面表示を実現するためには、透明画素電極の透過部の面積（以下、開口率）を大きくする必要がる。しかし、上記従来技術では、開口率を向上し、明るい表示画面を得ることについては考慮されていなかった。
【０００７】
本発明の目的は、製造工程数が少ない上に製造歩留まりが高いアクティブマトリクス方式の液晶表示装置の構造、製造方法を提供することにある。
【０００８】
また、他の目的は、明るい表示画面が得られるアクティブマトリクス方式の液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
〔手段１〕
透明絶縁基板上に形成した複数のゲートラインと、前記複数ゲートラインに交差するように形成された複数のデータラインと、前記ゲートラインと前記データラインの交差点付近に形成された逆スタガ構造の薄膜トラジスタと、前記薄膜トランジスタに接続された透明画素電極とからなり、前記画素電極によって液晶を駆動する機能を有する液晶表示装置における画素電極と接続されるソース金属電極端部の平面構造において、チャネル長方向において、半導体層の端部がソース金属電極の端部より延在して形成されているようにした。
【００１０】
〔手段２〕
手段１において、画素電極を構成する導電膜は、薄膜トランジスタのソース金属電極上に形成された保護絶縁膜に形成された開口部を通じて、前記ソース金属に接続されているようにした。
【００１１】
〔手段３〕
画素電極端部の輪郭線の一部は、データラインとほぼ平行でデータライン下部に形成された、データラインとは薄膜トランジスタを構成するゲート絶縁膜及び半導体層と絶縁分離された遮光膜上にあり、ゲート絶縁膜及び薄膜トランジスタ上に形成された保護絶縁膜の積層膜を介して前記位置に形成されるようにした。
【００１２】
〔手段４〕
手段３において、画素電極端部の輪郭線の一部は、前記ゲートライン上で画素電極の輪郭線が所定の間隙を持つように形成され、ゲート絶縁膜及び薄膜トランジスタ上に形成された保護絶縁膜の積層膜を介して前記位置に形成され、ゲートライン自身が遮光膜となるようにした。
【００１３】
〔手段５〕
透明絶縁基板上に形成した複数のゲートラインと、前記複数ゲートラインに交差するように形成された複数データラインと、前記複数ゲートラインと前記複数データラインの交差点付近に形成された逆スタガ構造の薄膜トラジスタと、前記薄膜トランジスタの上部に接続された透明画素電極とからなり、前記画素電極によって液晶を駆動する機能を有する液晶表示装置の製造方法において、
ゲート絶縁膜及びその上部の半導体層その上部にあるデータライン及びソース金属電極を所定の平面パターンにエッチングする工程、前記半導体層をゲート絶縁膜上で選択的にエッチングする工程、前記ソース電極上部に形成された保護絶縁膜に開口部を開けるためのエッチング工程、前記保護絶縁膜上に形成された透明画素電極をエッチングする工程を順次行なった。
【００１４】
〔手段６〕
手段５において、データライン及びソース電極形成用マスクで高濃度Ｎ型半導体層をエッチングしたのち、異なるマスクパターンでｉ型半導体層をゲート絶縁膜上で選択的にエッチングする工程を備えた。
【００１５】
〔手段７〕
手段５において、ゲート絶縁膜上で半導体層を選択的にエッチングする際に、前記データライン及びソース金属電極の一部と前記ソース電極を下部に一部含む前記金属電極及び前記半導体層上に形成したホトレジストをエッチングマスクとして加工する工程を含むことを特徴とする液晶表示装置の製造方法。ゲート絶縁膜を所定の平面パターンにエッチングした工程の後で、半導体層を所定の平面パターンにエッチングする工程を備えた。
【００１６】
【作用】
チャネル垂直方向において、半導体層の端部がソース金属電極の端部より延在して形成されているので、ソース電極の金属膜をマスクと半導体膜をエッチングしても、金属膜の端部が半導体層に対してひさし状にならないので、透明電極が断線することなく、製造工程の簡略化を図りながら製造歩留まりを向上できる。
【００１７】
また、データライン近傍および下部に遮光電極が形成され、さらに、透明画素電極の輪郭線が遮光電極上及びゲートライン上にあるため、歩留まりが高く、開口率が大きくなり、画面が明るくなる。
【００１８】
【実施例】
以下、本発明の液晶表示装置及びその製造方法を具体的な実施例を用いて説明する。
【００１９】
（実施例１）
図２に本実施例のアクティブマトリクス液晶表示装置におけるマトリクス部（表示部）の断面構造を示す。表示パネルは、透明ガラス基板ＳＵＢ１の一方の表面に薄膜トランジスタや画素電極ＩＴＯ１，各種配線などを形成したＴＦＴ基板ＴＦＴＳＵＢと、これとは別の透明ガラス基板ＳＵＢ２の一方の表面に共通電極ＩＴＯ２やカラーフィルタＦＩＬなどを形成した対向基板ＯＰＳＵＢと、両基板を対向させてその間隙に充填した液晶層ＬＣとから構成される。
【００２０】
画素電極ＩＴＯ１と共通電極ＩＴＯ２との間に画像信号電圧を印加して両電極間の液晶層ＬＣの電気光学的状態を制御し、表示パネルのこの部分の光透過状態を変化させ、所定の画像を表示する。
【００２１】
液晶パネルの対向基板ＯＰＳＵＢ側またはＴＦＴ基板ＴＦＴＳＵＢ側にはバックライトが設置され、液晶パネルの画素部を透する光をそれぞれバックライトと反対側から観察する。
【００２２】
なお、以下で説明する図面では、同一機能を有する部分に同一符号をつける。
【００２３】
《ＴＦＴ基板》
図１は、ＴＦＴ基板ＴＦＴＳＵＢを構成する各層の平面パターンを示す図であり、１画素とその周辺の領域を示す。図２は図１の２−２切断線の断面図、図３は図１の３−３切断線における断面図である。
【００２４】
次に、図１〜３を用いてＴＦＴ基板ＴＦＴＳＵＢの構造を詳しく説明する。ＴＦＴ基板の表面には互いに平行な複数のゲートライン（走査信号線または水平信号線）ＧＬと、ゲートラインと交差するように形成された互いに平行な複数のデータライン（映像信号線または垂直信号線）ＤＬが設けられている。隣接する２本のゲートラインＧＬと、隣接する２本のデータラインＤＬで囲まれた領域が画素領域となり、この領域にほぼ全面に画素電極ＩＴＯ１が形成されている。スイッチング素子としての薄膜トランジスタ（図１の破線で示した領域）は各画素電極に対応してゲートラインの凸型部分（図１では、上方に凸型の部分）に形成され、そのソース電極ＳＤ１は画素電極に接続される。ゲートラインＧＬに与えられた走査電圧はゲートラインの一部で構成されるＴＦＴのゲート電極に印加されてＴＦＴがＯＮ状態となり、この時データラインＤＬに供給された画像信号がソース電極ＳＤ１を介して画素電極ＩＴＯ１に書き込まれる。
【００２５】
《薄膜トランジスタＴＦＴ》
図３に示すように、透明ガラス基板ＳＵＢ１上には導電膜ｇ１からなるゲートラインＧＬが形成され、その上に後述のように絶縁膜、半導体層などが形成され薄膜トランジスタＴＦＴが構成される。薄膜トランジスタは、ゲートラインＧＬにバイアス電圧を印加すると、ソース−ドレイン（データラインＤＬ）間のチャネル抵抗が小さくなり、バイアス電圧をゼロにすると、チャネル抵抗は大きくなるように動作する。ゲートラインＧＬの一部であるゲート電極上に窒化シリコンからなるゲート絶縁膜ＧＩを設け、その上に意図的に不純物を添加していに非晶質シリコンからなるｉ型半導体層ＡＳ及び不純物を添加した非晶質シリコンからなるＮ型半導体層ｄ０を形成する。このｉ型半導体層ＡＳが薄膜トランジスタの能動層を構成する。さらに、その上にソース電極ＳＤ１，ドレイン電極（実施例ではデータラインＤＬの一部がドレイン電極を構成する。以下特に明記しない場合、ドレイン電極はデータラインＤＬと呼ぶ。）を形成し、薄膜トランジスタとする。
【００２６】
ゲート絶縁膜ＧＩとしては、例えば．プラズマＣＶＤで形成された窒化シリコン膜が選ばれ、２０００〜５０００Åの厚さに（本実施例では、３５００Å程度）形成される。
【００２７】
ｉ型半導体層ＡＳは、５００〜２５００Åの厚さ（本実施例では、２０００Å程度）で形成される。Ｎ型半導体層ｄ０は、５００Å以下の厚さで薄く形成され、ｉ型半導体層ＡＳとオーミックコンタクトを形成するために設けられ、リン（Ｐ）をドープした非晶質シリコン半導体で形成される。
【００２８】
ソース電極、ドレイン電極の呼称は本来その間のバイアスの極性によって決められる。本発明の液晶表示装置では、動作中にその極性が反転するのでソース電極、ドレイン電極が入れ替わるが、以下の説明では、便宜上一方をソース電極、他方をドレイン電極と固定して呼ぶことにする。
【００２９】
《ソース電極》
図３に示すように、ソース電極ＳＤ１はＮ型半導体層ｄ０上に形成され、第１導電層ｄ１により構成されている。第１導電層ｄ１は厚さ６００〜２０００Å（本実施例では、１８００Å程度）のクロム（Ｃｒ）膜で形成される。第１導電膜は、Ｃｒ以外の高融点金属（Ｔｉ，Ｔａ，Ｗ，Ｍｏ）で形成されても良いし、これらの金属の合金で形成されても良い。
【００３０】
前記ソース電極ＳＤ１は、図１、図３に示すように、１画素領域の内側に形成されたｉ型半導体層ＡＳ及びＮ型半導体層ｄ０上部に形成され、しかも、少なくとも、チャネル長方向において、ソース金属電極ＳＤ１の端部は、ｉ型半導体層ＡＳの端部から延在するように加工されている。また、その上部にある導電膜ｄ２で構成された透明画素電極ＩＴＯ１は、保護絶縁膜ＰＳＶ１に開けられた開口部ＣＮ（以下、コンタクト穴と呼ぶ）を通じてソース電極ＳＤ１と接続され、保護絶縁膜ＰＳＶ１上に形成されている。
【００３１】
このような構造により、透明導電膜ｄ２は下層の下層のソース電極ＳＤ１である第１導電膜ｄ１の段差のところで断線することなく、その段差を良好に乗り越えることができる。これについては、後の製造方法のところでさらに詳しく述べる。特に、本実施例のように、第２導電膜ｄ２としてＩＴＯを用いる場合にこのような効果が顕著になる。ＩＴＯは結晶粒径が大きいために、結晶粒界部分と結晶粒のエッチング速度が異なり、粒界の部分が速い。従って、第２導電膜ｄ２下部の断面が良好形状に加工されていなければ、この下部段差で容易に断線する。
【００３２】
その点で、特開昭６１−１６１７６４号公報に記載のように半導体膜上で金属膜をマスクとして半導体をエッチングした場合、金属膜に比べて半導体膜のエッチング速度が大きいので、断面構造において金属膜がひさし状に形成され、この部分で透明導電膜が断線しやすい。これに対して、本実施例では、上述のように段差部でのＩＴＯの断線は非常に起こりにくい。
【００３３】
《画素電極》
画素電極は第２導電層ｄ２である酸化インジウム錫（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ，以下略してＩＴＯと呼ぶ）などの透明導電膜ＩＴＯ１でそれぞれ形成される。これは、薄膜トランジスタのソース電極ＳＤ１に接続される。透明導電膜ＩＴＯ１はＩＴＯのスパッタリング膜によって形成され、その厚さは３００〜３０００Å（本実施例では１４００Å程度）である。
【００３４】
《ゲートラインＧＬ》
図２、図３に示すように、ゲートラインＧＬは、単層の導電膜ｇ１で形成されている。導電膜ｇ１としては厚さ６００〜２０００Å（本実施例では、１８００Å程度）のスパッリングで形成されたクロム（Ｃｒ）膜が用いられる。これも、第１導電膜ｄ１同様、他の高融点金属あるいは合金でも良い。
【００３５】
《データラインＤＬ》
図２、図３に示すように、データラインＤＬは、透明ガラス基板ＳＵＢ１上のゲート絶縁膜ＧＩ及びその上部にある半導体層ＡＳ、ｄ０上に形成され、その断面構造において、ｉ型半導体層ＡＳ、Ｎ型半導体層ｄ０、第１導電膜ｄ１である透明導電膜のほぼ同一平面パターンを有する積層構造となっている。ほぼ同一平面パターンとなるのは、後の製造方法で示すように、この部分で前記ｉ型半導体層ＡＳをデータラインＤＬの第１導電膜ｄ１をマスクとして加工するための特徴である。これらの層または膜のうち主として電気伝導に寄与し、信号を伝達するのは第１導電膜ｄ１である。
【００３６】
《保持容量Ｃａｄｄ、寄生容量Ｃｇｓ》
保持容量ＣａｄｄはＴＦＴが形成されたゲートラインＧＬとは異なる前段のゲートラインＧＬとゲート絶縁膜ＧＩ及び保護絶縁膜ＰＳＶ１の積層膜を挟んで画素電極ＩＴＯ１（ｄ２）との交差領域の容量で構成される。この保持容量Ｃａｄｄは液晶層ＬＣの容量の減衰やＴＦＴのオフ時の電圧低下を防止する働きがある。
【００３７】
寄生容量ＣｇｓはＴＦＴが形成されたゲートラインＧＬである自段のゲートラインＧＬとゲート絶縁膜ＧＩ及び保護絶縁膜ＰＳＶ１の積層膜を挟んで画素電極ＩＴＯ１（ｄ２）との交差領域の容量で構成される。また、前記ＣａｄｄとＣｇｓは図２に示す様に、ゲートラインＧＬ上でその透明導電膜ｄ２が所定の間隔になるように設定してある。
【００３８】
このように、寄生容量Ｃｇｓを設けることにより、自段のゲートラインＧＬと透明導電膜ｄ２を重ねない構造に比べ、ゲートラインＧＬと画素電極ＩＴＯ１（ｄ２）の間隙を対向基板ＯＰＳＵＢに形成するブラックマトリクスＢＭで覆い隠す必要がなく、開口率が向上する。
【００３９】
《遮光電極ＳＫＤ》
図１、図２に示すように遮光電極ＳＫＤはＴＦＴ基板ＴＦＴＳＵＢの透明ガラス基板ＳＵＢ１上にゲートラインＧＬを構成する導電膜ｇ１で形成される。
【００４０】
この遮光電極ＳＫＤは平面構造上は図１に示すようにドレインラインＤＬに沿って画素電極ＩＴＯ１とオーバラップし、しかも、データラインＤＬの下部をふさぐように形成されている。一方、断面構造的には図２に示すように、遮光電極ＳＫＤはデータラインＤＬとゲート絶縁膜ＧＩ及び半導体層ＡＳ、ｄ０によって絶縁分離されている。このため、遮光電極ＳＫＤとデータラインＤＬが短絡する可能性は小さい。また、画素電極ＩＴＯ１と遮光電極ＳＫＤはゲート絶縁膜ＧＩ及び保護絶縁膜ＰＳＶ１で絶縁分離されている。
【００４１】
遮光電極ＳＫＤは、前記寄生容量Ｃｇｓ同様、１画素の画素に対する画素電極の透過部の面積、すなわち開口率を向上させ、表示パネルの明るさを向上させる機能を有する。図１に示した表示パネルにおいて、バックライトはＴＦＴ基板ＳＵＢ１を有するＴＦＴＳＵＢ側の一方に設定される。以下では、便宜上バックライトがＴＦＴ基板ＳＵＢ１から照射され、対向基板ＯＰＳＵＢ側から観察する場合を示す。照射光は対向基板のガラス基板ＳＵＢ１を透過し、このガラス基板ＳＵＢ１の一方の表面にスパッタりリングで形成された配線ラインのクロム（Ｃｒ）が形成されていない部分から液晶層ＬＣに入る。この光は対向基板に形成された透明共通電極ＩＴＯ２とＴＦＴ基板に形成された画素電極ＩＴＯ１間に印加された電圧で制御される。
【００４２】
表示パネルがノーマリホワイトモードでは，本実施例のように遮光電極ＳＫＤや寄生容量Ｃｇｓが形成されていない場合、対向基板ＯＰＳＵＢにはブラックマトリクスＢＭが広く必要になり、これがないと、データラインＤＬあるいはゲートラインＧＬと画素電極ＩＴＯ１の隙間から電圧で制御されない漏光が通過し、表示のコントラストが低下する。また、上下、すなわち、対向基板ＯＰＳＵＢとＴＦＴ基板ＴＦＴＳＵＢは液晶を挾んで張り合わせてあり、合わせマージンを大きくとる必要があり、ＴＦＴ基板上のみで遮光電極構造とする本実施例に比べて開口率が小さくなる。
【００４３】
さらに、上記遮光電極ＳＫＤ及びゲートラインＧＬはバックライト光を一旦反射し、これをバックライト下部にある導光板に戻し、さらに、これを再度開口部に反射、透過させる働きがあり、本実施例構造は開口率以上に画面が明るくなる。特に、データラインＤＬの下部に半導体層ＡＳ、ｄ０が形成された構造では、半導体層は光吸収層の働きがあるため、遮光層金属ＳＫＤがデータラインＤＬ下部半導体層のさらに下部に形成されていない場合、反射率が低下し、画面が暗くなる。
【００４４】
本実施例における、データラインＤＬ下部の半導体は、データラインＤＬをマスクとして加工しているため、データラインの第１導電膜ｄ１は半導体層の段差を横切ることがなく、断線不良を低減する効果がある。従って、本実施例における、遮光電極ＳＫＤと上記データラインＤＬの組合せは画面を明るくする効果を得る上で、新たに得られた効果である。
【００４５】
また、本実施例では、ゲートラインＧＬ及び遮光電極ＳＫＤには、スパッタリングで形成されたクロム（Ｃｒ）を使用したが、低反射の遮光電極構造とするために、酸化クロムを基板側に形成した後、クロムを連続スパッタリングで形成した多層膜とすうことも可能である。
【００４６】
《保護膜》
図１、図３に示すように、ＴＦＴ基板ＴＦＴＳＵＢの薄膜トランジスタＴＦＴを形成した側の表面は、ソース電極ＳＤ１と画素電極を接続するコンタクト穴ＣＮ、及び後述のようにＴＦＴ基板の周辺部に設けられゲート端子部及びドレイン端子部などを除いて保護膜ＰＳＶ１で覆われる。
【００４７】
《ゲート端子部ＧＴＭ》
図４はＴＦＴ基板上のゲートラインＧＬの終端部付近から外部の駆動回路との接続部分であるゲート端子ＧＴＭまでの部分の平面図、図５は図４の５−５切断線における断面図である。
【００４８】
ゲート端子ＧＴＭは、透明導電膜ｄ２からなっており、透明導電膜ｄ２が外界に露出している。ゲート端子ＧＴＭの透明導電膜は、画素電極やデータラインを構成する透明導電膜ＩＴＯ１と同時に形成される。また、導電膜ｇ１よりも第２導電膜ｄ２の方が大きめのパターンになっている。これは、薬品、水分等が浸入し、Ｃｒからなる導電膜ｇ１が腐食されることを防止するためである。本構造では、保護膜ＰＳＶ１以外で外界に露出している部分は透明導電膜ＩＴＯ１（ｄ２）のみである。ＩＴＯはその名のように、酸化物であり、腐食の原因と酸化反応には著しく強く、従って、この構造は信頼性が高い。
【００４９】
このように、ＴＦＴを用いた液晶表示装置においては、ゲート端子ＧＴＭを構成する材料としてＩＴＯとしなければ、歩留まり、信頼性を保つことができない。《ドレイン端子部ＤＴＭ》
図６はＴＦＴ基板上のデータラインＤＬの終端部付近から外部の駆動回路との接続部分であるドレイン端子ＤＴＭまでの部分の平面図であり、図７は図６の７−７切断線における断面図である。
【００５０】
ドレイン端子ＤＴＭは上述のゲート端子ＧＴＭの場合と同等の理由により透明電極ｄ２で形成されている。透明電極ｄ２は第１導電膜ｄ１より広いパターンで形成されている。また、ドレイン端子部は外部回路との接続を行うために、保護膜ＰＳＶ１は除去されている。
【００５１】
また、断面構造である図７においては、前述のソース電極ＳＤ１同様、そのデータラインＤＬ端部において、ｉ型半導体層ＡＳがデータラインＤＬより幅広く形成されている。これにより、データラインＤＬの段差において透明電極ＩＴＯ１（ｄ２）が断線することを低減する構造となっている。
【００５２】
図８は表示パネル周辺部の概略的な構造を示す平面図である。ＴＦＴ基板ＴＦＴＳＵＢ（ＳＵＢ１）の周辺部では各ゲートラインに対応して複数のゲート端子ＧＴＭが並べて配置され、ゲート端子群Ｔｇを構成する。同様に、各データタインに対応して複数のドレイン端子ＤＴＭが並べて配置され、ドレイン端子群Ｔｄを構成する。また、図８のＩＮＪは対向基板ＳＵＢ２の張り合わせのシールパターンＳＬが設けられいない部分で、両基板の張り合わせ後、ここより液晶が封入される。
【００５３】
《対向基板ＯＰＳＵＢ》
図２に示すように、透明ガラス基板ＳＵＢ２の一方の面には赤、緑、青のカラーフィルタＦＩＬ，保護膜ＰＳＶ２，共通透明画素電極ＩＴＯ２及び配向膜ＯＰＲＩ２が順次積層して設けられている。また、透明ガラス基板ＳＵＢ２の他方の面上には偏光板ＰＯＬ２が張り合わせてあり、これとＴＦＴ基板ＴＦＴＳＵＢのＴＦＴが形成されていない他方の面にある偏光板ＰＯＬ１で透過光を偏光する。
【００５４】
同図のガラス基板ＳＵＢ２には、ブラックマトリクス遮光膜ＢＭは形成されていないが、実際には、図１のＴＦＴ部分に光が照射し、ＴＦＴのリーク電流が増加しない程度の面積、Ｃｒのスパッタリング膜あるいはＣｒ酸化物とＣｒの積層、あるいは、さらに樹脂材料で形成されている。
【００５５】
《ＴＦＴ基板ＴＦＴＳＵＢの製造方法》
次に、上述した液晶表示装置のＴＦＴ基板ＴＦＴＳＵＢの製造方法を図９〜図１５を用いて説明する。図９は製造工程の流れを各工程の名称を用いてフローチャートとしてまとめたものである。各工程をあるサブ単位でまとめて、それに（Ａ）、（Ｂ）、（Ｃ）などと記号をつけてある。この（Ａ）から（Ｆ）までの各々のサブ工程での断面構造が図１０〜１５に対応する。ここで、（Ｂ）工程（図１１）を除く、断面構造は、各工程で薄膜をエッチング加工した直後の断面構造であり、説明上、各断面にはマスクとして使用したホトレジストが薄膜上に剥離せず残してある。これらの図は、ＴＦＴ基板の薄膜トランジスタと画素電極接続部付近（図３の断面図と対応）の断面図である。なお、図９のＨの最終工程での対応する断面構造は図３である。工程（Ａ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）のサブ工程にはそれぞれ写真（ホト）処理工程が含まれている。ここで、ホト処理工程とは本発明ではホトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとする。図９から明らかなように、本発明ではＴＦＴ基板を５回のホト処理工程を経て製造される。
【００５６】
以下、各工程を順を追って説明する。
【００５７】
透明ガラス基板ＳＵＢ１を準備し、その一方面上全面にＣｒ膜をスパッタリングにより形成する。このＣｒ膜上にホト処理（第１ホト）によって所定パターンのマスクをホトレジストＰＲＥＳで形成した後、Ｃｒ膜を選択的にエッチングし、所定パターンの導電膜ｇ１を形成する（工程（Ａ），図１０）。これが、ゲートラインＧＬや遮光電極ＳＫＤを構成する。
【００５８】
次に、透明ガラス基板ＳＵＢ１の一方面上に設けた導電膜ｇ１上に、プラズマＣＶＤ装置により窒化Ｓｉ膜ＧＩ、ｉ型非晶質Ｓｉ膜ＡＳ，Ｎ型の非晶質Ｓｉ膜ｄ０を順次形成する。さらに、引き続き、スパッタリング法でＣｒ膜を形成、これが第１導電膜ｄ１である（工程（Ｂ），図１１）。ここで、半導体層ＡＳ，ｄ０をホトレジスト工程を用いず連続的に行なうために、レジストによる半導体層の表面酸化を低減でき、Ｎ型半導体層ｄ０と導電膜ｄ１のコンタクト抵抗を低減し、薄膜トランジスタの移動度を向上できる。
【００５９】
ホト処理（第２ホト）によって所定のパターンのマスクをホトレジストＰＲＥＳで形成した後、Ｃｒ膜を選択的にエッチングして、所定のパターンの導電膜ｄ１を形成する。続いて、前記ホトレズストＰＲＥＳを用いて、Ｎ型半導体ｄ０をドライエッチング除去する（工程（Ｃ），図１２）。
【００６０】
この際、Ｃｒ膜はウエットエッチングで除去し、ホトレジストＰＲＥＳ端部からＣｒ膜エッチング端部は通常０．５から１μｍ程度後退する。さらに、Ｎ型半導体ｄ０は前述のように、その厚さは５００Å以下と非常に薄く、またエッチングとして異方性の強いドライエッチングも用いるので、前記ホトレジストＰＲＥＳ端部からのエッチング後退量は０．３μｍ程度と小さく、ソース電極ＳＤ１下部がエッチングされず、ひさし形状とはならない。
次に、ホト処理（第３ホト）によって所定のパターンのマスクをホトレジストＰＲＥＳで形成した後、ｉ型半導体層ＡＳをゲート絶縁膜ＧＩ上で選択的にエッチング除去する（工程（Ｄ），図１３）。
【００６１】
この際のホトレジストＰＲＥＳパターンはソース電極ＳＤ１端部ではソース電極より幅広くして、後に形成される透明導電膜がソース電極端部で断線しないようにパターン化し、逆に図２に示したデータラインＤＬ部やゲートラインＧＬとデータラインＤＬ部分はホトレジストＰＲＥＳは形成せずデータラインＤＬの導電層ｄ１をマスクとして加工する。これにより、上記ホトレジストＰＲＥＳを形成していないデータライン付近では、ｉ型半導体層ＡＳがデータラインからはみ出さず、高精度の加工ができ、開口率が向上やゲート配線の遅延時間低減に必要なゲート容量が低減できる効果がある。
【００６２】
本発明者等の実験結果では、ｉ型半導体ＡＳのホトレジストＰＲＥＳパターンをソース電極ＳＤ１より幅広く設定せず、ソース電極の導電膜ｄ１自身をマスクとしてエッチングした場合、ｉ型半導体ＡＳの厚さがＮ型半導体ｄ０より厚いためソース電極ＳＤ１端部より下部の半導体層が後退し、これがひさし形状となった。これにより、後に成膜される画素電極ＩＴＯ１がこの段差部で断線する率が非常に高くなった。
【００６３】
次に、プラズマＣＶＤ装置により窒化ＳｉＮ膜からなる保護絶縁膜ＰＳＶ１を形成する。ホト処理（第４ホト）によってホトレジストＰＲＥＳのマスクを形成後、保護絶縁膜ＰＳＶ１をエッチングし、コンタクト穴ＣＮや配線端子部の保護膜ＰＳＶ１を除去する（工程（Ｅ），図１４）。
【００６４】
次に、ＩＴＯ膜からなる第２導電膜ｄ２をスパッタリングにより設ける。ホト処理（第５ホト）によってホトレジストＰＲＥＳでマスクを形成後、第２導電膜ｄ２を選択的にエッチングし、画素電極ＩＴＯ１などにＩＴＯパターンを残す（工程（Ｆ），図１５））。
【００６５】
本実施例によれば、高開口率で明るい液晶表示装置を実現できる。
【００６６】
また、表示パネルを構成するＴＦＴ基板を５回のホトレジスト工程を含む簡略な工程で製造できるため、安価な液晶表示装置を提供できる効果がある。さらに、断線しやすいＩＴＯからなる導電膜下部の段差の形状を良好に保つことができ、製造時の歩留まりを向上できる。
【００６７】
【発明の効果】
本発明により、開口率が高く、明るい表示画面が得られる液晶表示装置を提供することができる。
【００６８】
また、表示パネルを構成するＴＦＴ基板を５回のホトレジスト工程を含む簡略な工程で製造できるため、安価な液晶表示装置及びその製造方法を提供することができる。
【００６９】
さらに、ＩＴＯからなる導電膜下部の段差の部分での断線がなく、製造時の歩留まりが高い液晶表示装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】実施例１におけるＴＦＴ基板の１画素とその周辺部の各層の平面パターン図である。
【図２】本発明の実施例１における液晶表示パネルの断面図である（図１の２−２線における断面図）。
【図３】本発明の実施例１における薄膜トランジスタ基板の薄膜トランジスタ、画素電極付近の断面図である（図１の３−３線における断面図）。
【図４】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す平面図である。
【図５】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す断面図である。
【図６】ドレイン端子ＤＴＭとデータ配線ＤＬの接続部近辺を示す平面図である。
【図７】ドレイン端子ＤＴＭとデータ配線ＤＬの接続部近辺を示す断面図である。
【図８】表示パネルのマトリクス周辺部の構成を説明するための平面図である。
【図９】実施例１における液晶表示装置のＴＦＴ基板ＴＦＴＳＵＢの製造方法を示すフローチャートである。
【図１０】図９における工程Ａに対応した断面図である。
【図１１】図９における工程Ｂに対応した断面図である。
【図１２】図９における工程Ｃに対応した断面図である。
【図１３】図９における工程Ｄに対応した断面図である。
【図１４】図９における工程Ｅに対応した断面図である。
【図１５】図９における工程Ｆに対応した断面図である。
【符号の説明】
ＳＵＢ１，ＳＵＢ２……透明ガラス基板、ＧＬ……ゲートライン（走査信号線）、ＤＬ……データライン（映像信号線）、ＧＩ……ゲート絶縁膜、ＡＳ……ｉ型半導体層、ｄ０……Ｎ型半導体層、ＳＤ１……ソース電極、ＩＴＯ１……透明導電膜、ｇ……導電膜、ｄ１……第１導電膜、ｄ２……第２導電膜、ＴＦＴ……薄膜トランジスタ、ＴＦＴＳＵＢ……ＴＦＴ基板、ＯＰＳＵＢ……対向基板、ＰＳＶ……保護膜、ＧＴＭ……ゲート端子、ＤＴＭ……ドレイン端子、ＳＫＤ……遮光電極、Ｃａｄｄ……保持容量、ＬＣ……液晶、ＢＭ……ブラックマトリクス。

Claims

基板と、
前記基板上に形成された走査信号線と、
前記走査信号線と前記基板との上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、第１の導電層を有する映像信号線と、
前記第１の絶縁膜上に形成された半導体層と、前記映像信号線と接続された第１の電極と、第２の電極とを有する薄膜トランジスタと、
前記映像信号線と前記薄膜トランジスタとの上に形成された第２の絶縁膜と、前記第２の絶縁膜に形成された開口を介して前記第２の電極に接続された画素電極とを有し、
前記映像信号線と前記基板との間には、基板側から、第２の導電層と前記第１の絶縁膜と半導体層とが形成されていることを特徴とする液晶表示装置。
前記薄膜トランジスタが有する半導体層と、前記映像信号線と前記基板との間に形成されている半導体層とは、前記基板側に形成されたｉ型半導体層と、前記ｉ型半導体層の上に形成された不純物を添加した半導体層とが積層されたものであることを特徴とする請求項１記載の液晶表示装置。
前記薄膜トランジスタが有する半導体層と、前記映像信号線と前記基板との間に形成されている半導体層とは、同一の層であることを特徴とする請求項１又は２に記載の液晶表示装置。
前記第２の導電層とは、前記走査信号線と同じ導電膜で形成されていることを特徴とする請求項１乃至３の何れかに記載の液晶表示装置。
前記第２の導電膜は、前記映像信号線側から前記基板を見た場合、前記映像信号線よりも幅が広いことを特徴とする請求項１乃至４の何れかに記載の液晶表示装置。
前記第２の導電膜と前記走査信号線とは、多層膜であることを特徴とする請求項１乃至５の何れかに記載の液晶表示装置。