JP2004103724A - 半導体装置及び半導体装置の実装構造 - Google Patents
半導体装置及び半導体装置の実装構造 Download PDFInfo
- Publication number
- JP2004103724A JP2004103724A JP2002261710A JP2002261710A JP2004103724A JP 2004103724 A JP2004103724 A JP 2004103724A JP 2002261710 A JP2002261710 A JP 2002261710A JP 2002261710 A JP2002261710 A JP 2002261710A JP 2004103724 A JP2004103724 A JP 2004103724A
- Authority
- JP
- Japan
- Prior art keywords
- heat transfer
- heat
- semiconductor device
- semiconductor element
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 230000005855 radiation Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体パッケージに収納される半導体素子からの放熱特性を向上させる。
【解決手段】半導体素子２２を収納する半導体パッケージ１３が接点としてバンプ１７を有すると共に該バンプの接点面より突出する伝熱部２１を具備し、前記半導体素子は前記伝熱部に設けられている。
【選択図】 図１
【解決手段】半導体素子２２を収納する半導体パッケージ１３が接点としてバンプ１７を有すると共に該バンプの接点面より突出する伝熱部２１を具備し、前記半導体素子は前記伝熱部に設けられている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高出力半導体素子用パッケージ、特にＢＧＡパッケージの半導体パッケージ構造を有する半導体装置に於いて、半導体素子の放熱特性を向上させたものである。
【０００２】
【従来の技術】
近年のＬＳＩの高集積化、高機能化により消費電力の増加、発熱の増加を伴い、特に増幅素子（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）等の高発熱素子は発熱の増大が大きく、該発熱の増大は温度上昇による半導体素子の破壊を招く虞れがあり、半導体素子パッケージに於ける効果的な放熱特性が要求されている。
【０００３】
半導体パッケージの１つとしてＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージがある。ＢＧＡパッケージは、基板との接点にバンプを使用したものであり、接点の狭ピッチ化、多ピン化が容易であり、パッケージの小型化、接続距離の短縮による電気的特性の向上という利点を持っている。
【０００４】
図６により従来のＢＧＡパッケージの構造を具備した半導体装置について説明する。
【０００５】
図中、１は回路基板、３はパッケージ基板を示している。
【０００６】
該パッケージ基板３には開口部４が設けられ、該開口部４を閉塞する様に前記パッケージ基板３の下面に伝熱板５が固着されて、該伝熱板５の上面に半導体素子６が固着されている。前記パッケージ基板３の上面にパターン７が形成され、該パターン７と前記半導体素子６とはボンディングワイヤ８によって接続されている。前記パッケージ基板３の下面にはハンダ製のバンプ２が設けられ、該バンプ２は前記パッケージ基板３を貫通するバイアホール９によって前記パターン７に接続される。
【０００７】
上記構成の半導体装置が前記回路基板１に実装される。実装は前記バンプ２が前記回路基板１の配線パターンにハンダ付けされることで成される。
【０００８】
尚、図示していないが前記回路基板１は放熱板に固着されている。
【０００９】
前記半導体素子６が動作し、該半導体素子６から発せられる熱は、前記伝熱板５を介して前記回路基板１に伝達され、更に該回路基板１から放熱板を介して放熱されていた。
【００１０】
【発明が解決しようとする課題】
上記半導体パッケージの構造では、前記半導体素子６からの熱は前記伝熱板５、回路基板１を介して放熱板（図示せず）に伝達されており、前記伝熱板５と前記放熱板との間に前記回路基板１が介在しており、該回路基板１が熱伝達に於ける抵抗となっていた。
【００１１】
この為、大きな発熱がある半導体素子６では充分な放熱ができない虞れがあった。
【００１２】
本発明は斯かる実情に鑑み、半導体素子と放熱板間の熱抵抗を減少させ、或は半導体素子からの放熱特性を向上させた半導体装置及び半導体装置の実装構造を提供するものである。
【００１３】
【課題を解決するための手段】
本発明は、半導体素子を収納する半導体パッケージが接点としてバンプを有すると共に該バンプの接点面より突出する伝熱部を具備し、前記半導体素子は前記伝熱部に設けられている半導体装置に係り、又回路基板に逃げ孔が穿設され、半導体装置の伝熱部が前記逃げ孔に挿入された状態で前記半導体装置が前記回路基板に実装される半導体装置の実装構造に係るものである。
【００１４】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態を説明する。
【００１５】
図１、図２は第１の実施の形態を示しており、放熱板１１に回路基板１２が固着され、該回路基板１２に逃げ孔１４が穿設され、該逃げ孔１４と中心が同一となる様に、前記回路基板１２の表面に半導体装置１０が実装されている。以下、該半導体装置１０について説明する。
【００１６】
半導体パッケージ１３の下面には下面パターン１５が形成され、該下面パターン１５にバンプ１７が設けられている。
【００１７】
前記半導体パッケージ１３は凹部１８が形成された箱状となっており、該凹部１８の底面には前記逃げ孔１４と同心の開口部１９が形成されている。該開口部１９には熱伝導性を有する伝熱部２１が嵌合固着されている。該伝熱部２１は下方に延び前記バンプ１７の下面より突出している。
【００１８】
前記伝熱部２１の上面には半導体素子２２が固着され、前記凹部１８の前記開口部１９の周囲には上面パターン２３が形成され、前記半導体素子２２と前記上面パターン２３とはボンディングワイヤ２４により接続されている。前記凹部１８の底部にはバイアホール２５が貫通し、前記上面パターン２３と前記下面パターン１５とを接続している。
【００１９】
前記半導体パッケージ１３の上面にはパッケージカバー２６が設けられ、該パッケージカバー２６によって前記凹部１８が気密に閉塞される。
【００２０】
上記半導体装置１０を前記回路基板１２に実装する場合は、前記伝熱部２１を前記回路基板１２の前記逃げ孔１４に嵌入する。前記伝熱部２１の嵌入により前記半導体装置１０の前記回路基板１２に対する位置決めがなされ、前記半導体装置１０のセッティングが容易になる。
【００２１】
前記バンプ１７による配線パターン１６に対するハンダ付けがなされる。前記半導体装置１０が前記バンプ１７を介して前記回路基板１２に固着された状態では、前記伝熱部２１の下面が前記放熱板１１の上面に密着する様に前記伝熱部２１の突出寸法が設定されている。
【００２２】
而して、前記半導体素子２２は前記ボンディングワイヤ２４、上面パターン２３、バイアホール２５、下面パターン１５、バンプ１７を介して前記配線パターン１６に接続されている。前記半導体素子２２は前記伝熱部２１を介して前記放熱板１１に対して熱的に抵抗なく接続されている。
【００２３】
前記半導体素子２２が動作し、発熱があった場合は、熱は前記伝熱部２１に伝達され、該伝熱部２１から前記放熱板１１に直接熱伝達される。
【００２４】
而して、前記伝熱部２１と前記放熱板１１間には熱抵抗となる部材が介在していないので、前記半導体素子２２から前記放熱板１１への熱伝達率は大きく、前記半導体素子２２の効果的な放熱が行われる。
【００２５】
尚、前記伝熱部２１と前記放熱板１１間とをハンダ付け等すると前記伝熱部２１と放熱板１１間の熱抵抗が更に小さくなると共に、前記伝熱部２１と放熱板１１を接合するハンダが凝固する際に収縮するので、前記バンプ１７と配線パターン１６間の接続が一層堅固になる。
【００２６】
【実施例】
前記半導体パッケージ１３としては、セラミックパッケージが用いられ、前記伝熱部２１としてはコバール、銅タングステン等の熱膨張の小さい金属に金メッキしたものが用いられ、前記伝熱部２１は前記開口部１９にロウ付け等で固着される。
【００２７】
図３により第２の実施の形態を説明する。尚、図３中、図１中で示したものと同一のものには同符号を付してある。
【００２８】
該第２の実施の形態では前記伝熱部２１を別部品とせず、半導体パッケージ１３の下面から下方に突出する伝熱部２８を一体成形したものである。
【００２９】
該伝熱部２８と前記放熱板１１間には熱抵抗となる部材が介在していないので、前記半導体素子２２から前記放熱板１１への熱伝達率は大きく、前記半導体素子２２の効果的な放熱が行われる。前記伝熱部２８と前記放熱板１１間とをハンダ付け等すると前記伝熱部２８と放熱板１１間の熱抵抗が更に小さくなると共に、前記伝熱部２８と放熱板１１を接合するハンダが凝固する際に収縮するので、前記バンプ１７と配線パターン１６間の接続が一層堅固になる等、第１の実施の形態と同等の効果が得られる。尚、半導体パッケージ１３の材質として、セラミックを使用した場合は、前記伝熱部２８より熱伝導率は悪くなるが、製作が容易になり、コストが低減するという利点がある。又、絶縁性を有し、高熱伝導率を有する材質を選択することで、放熱特性を向上させることができる。
【００３０】
図４は第３の実施の形態を示すものである。図４中、図１中で示したものと同一のものには同符号を付してある。
【００３１】
第３の実施の形態では第２の実施の形態に於ける伝熱部２８の熱伝導性の改善を図ったものである。
【００３２】
半導体パッケージ１３下面から突出する伝熱部２８に貫通孔を穿設し、該貫通孔に高熱伝導率を有する金属導体２９を埋設したものであり、該金属導体２９により前記半導体素子２２と前記放熱板１１とを熱的に接続したものである。前記金属導体２９を設けることで、前記半導体素子２２と放熱板１１間の熱抵抗が低減する。
【００３３】
図５は第４の実施の形態を示している。
【００３４】
該第４の実施の形態は第１の実施の形態に於ける伝熱部２１の放熱特性を改善したものである。又、第４の実施の形態は前記回路基板１２を前記放熱板１１に固着できない様な場合に有効である。
【００３５】
前記伝熱部２１に該伝熱部２１の軸心と直交するフィン３１を所要間隔で形成したものである。該フィン３１を形成することで、前記伝熱部２１の放熱面積が増大し、放熱特性が向上する。尚、前記放熱板１１が設けられない場合は、図示の如く前記伝熱部２１が前記回路基板１２から突出する様にする。又、前記フィン３１の形状は軸心と平行に且つ軸心を中心として放射状に形成してもよい。該フィン３１を軸心と平行に設けた場合は、前記逃げ孔１４を流通する空気により放熱が更に促進される。
【００３６】
【発明の効果】
以上述べた如く本発明によれば、半導体素子を収納する半導体パッケージが接点としてバンプを有すると共に該バンプの接点面より突出する伝熱部を具備し、前記半導体素子は前記伝熱部に設けられているので、前記半導体素子から発せられる熱は前記伝熱部を介して半導体パッケージの外部に直接放熱され、熱抵抗が小さく、放熱特性が向上するという優れた効果を発揮する。
【００３７】
又、回路基板に逃げ孔が穿設され、半導体装置の伝熱部が前記逃げ孔に挿入された状態で前記半導体装置が前記回路基板に実装されるので、前記半導体素子から発せられる熱は前記伝熱部を介して回路基板の外部に直接放熱され、熱抵抗が小さく、放熱特性が向上するという優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図である。
【図２】図１のＡ−Ａ矢視図である。
【図３】本発明の第２の実施の形態を示す断面図である。
【図４】本発明の第３の実施の形態を示す断面図である。
【図５】本発明の第４の実施の形態を示す断面図である。
【図６】従来例を示す断面図である。
【符号の説明】
１０ 半導体装置
１１ 放熱板
１２ 回路基板
１３ 半導体パッケージ
１４ 逃げ孔
１７ バンプ
１９ 開口部
２１ 伝熱部
２８ 伝熱部
２９ 金属導体
【発明の属する技術分野】
本発明は、高出力半導体素子用パッケージ、特にＢＧＡパッケージの半導体パッケージ構造を有する半導体装置に於いて、半導体素子の放熱特性を向上させたものである。
【０００２】
【従来の技術】
近年のＬＳＩの高集積化、高機能化により消費電力の増加、発熱の増加を伴い、特に増幅素子（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）等の高発熱素子は発熱の増大が大きく、該発熱の増大は温度上昇による半導体素子の破壊を招く虞れがあり、半導体素子パッケージに於ける効果的な放熱特性が要求されている。
【０００３】
半導体パッケージの１つとしてＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージがある。ＢＧＡパッケージは、基板との接点にバンプを使用したものであり、接点の狭ピッチ化、多ピン化が容易であり、パッケージの小型化、接続距離の短縮による電気的特性の向上という利点を持っている。
【０００４】
図６により従来のＢＧＡパッケージの構造を具備した半導体装置について説明する。
【０００５】
図中、１は回路基板、３はパッケージ基板を示している。
【０００６】
該パッケージ基板３には開口部４が設けられ、該開口部４を閉塞する様に前記パッケージ基板３の下面に伝熱板５が固着されて、該伝熱板５の上面に半導体素子６が固着されている。前記パッケージ基板３の上面にパターン７が形成され、該パターン７と前記半導体素子６とはボンディングワイヤ８によって接続されている。前記パッケージ基板３の下面にはハンダ製のバンプ２が設けられ、該バンプ２は前記パッケージ基板３を貫通するバイアホール９によって前記パターン７に接続される。
【０００７】
上記構成の半導体装置が前記回路基板１に実装される。実装は前記バンプ２が前記回路基板１の配線パターンにハンダ付けされることで成される。
【０００８】
尚、図示していないが前記回路基板１は放熱板に固着されている。
【０００９】
前記半導体素子６が動作し、該半導体素子６から発せられる熱は、前記伝熱板５を介して前記回路基板１に伝達され、更に該回路基板１から放熱板を介して放熱されていた。
【００１０】
【発明が解決しようとする課題】
上記半導体パッケージの構造では、前記半導体素子６からの熱は前記伝熱板５、回路基板１を介して放熱板（図示せず）に伝達されており、前記伝熱板５と前記放熱板との間に前記回路基板１が介在しており、該回路基板１が熱伝達に於ける抵抗となっていた。
【００１１】
この為、大きな発熱がある半導体素子６では充分な放熱ができない虞れがあった。
【００１２】
本発明は斯かる実情に鑑み、半導体素子と放熱板間の熱抵抗を減少させ、或は半導体素子からの放熱特性を向上させた半導体装置及び半導体装置の実装構造を提供するものである。
【００１３】
【課題を解決するための手段】
本発明は、半導体素子を収納する半導体パッケージが接点としてバンプを有すると共に該バンプの接点面より突出する伝熱部を具備し、前記半導体素子は前記伝熱部に設けられている半導体装置に係り、又回路基板に逃げ孔が穿設され、半導体装置の伝熱部が前記逃げ孔に挿入された状態で前記半導体装置が前記回路基板に実装される半導体装置の実装構造に係るものである。
【００１４】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態を説明する。
【００１５】
図１、図２は第１の実施の形態を示しており、放熱板１１に回路基板１２が固着され、該回路基板１２に逃げ孔１４が穿設され、該逃げ孔１４と中心が同一となる様に、前記回路基板１２の表面に半導体装置１０が実装されている。以下、該半導体装置１０について説明する。
【００１６】
半導体パッケージ１３の下面には下面パターン１５が形成され、該下面パターン１５にバンプ１７が設けられている。
【００１７】
前記半導体パッケージ１３は凹部１８が形成された箱状となっており、該凹部１８の底面には前記逃げ孔１４と同心の開口部１９が形成されている。該開口部１９には熱伝導性を有する伝熱部２１が嵌合固着されている。該伝熱部２１は下方に延び前記バンプ１７の下面より突出している。
【００１８】
前記伝熱部２１の上面には半導体素子２２が固着され、前記凹部１８の前記開口部１９の周囲には上面パターン２３が形成され、前記半導体素子２２と前記上面パターン２３とはボンディングワイヤ２４により接続されている。前記凹部１８の底部にはバイアホール２５が貫通し、前記上面パターン２３と前記下面パターン１５とを接続している。
【００１９】
前記半導体パッケージ１３の上面にはパッケージカバー２６が設けられ、該パッケージカバー２６によって前記凹部１８が気密に閉塞される。
【００２０】
上記半導体装置１０を前記回路基板１２に実装する場合は、前記伝熱部２１を前記回路基板１２の前記逃げ孔１４に嵌入する。前記伝熱部２１の嵌入により前記半導体装置１０の前記回路基板１２に対する位置決めがなされ、前記半導体装置１０のセッティングが容易になる。
【００２１】
前記バンプ１７による配線パターン１６に対するハンダ付けがなされる。前記半導体装置１０が前記バンプ１７を介して前記回路基板１２に固着された状態では、前記伝熱部２１の下面が前記放熱板１１の上面に密着する様に前記伝熱部２１の突出寸法が設定されている。
【００２２】
而して、前記半導体素子２２は前記ボンディングワイヤ２４、上面パターン２３、バイアホール２５、下面パターン１５、バンプ１７を介して前記配線パターン１６に接続されている。前記半導体素子２２は前記伝熱部２１を介して前記放熱板１１に対して熱的に抵抗なく接続されている。
【００２３】
前記半導体素子２２が動作し、発熱があった場合は、熱は前記伝熱部２１に伝達され、該伝熱部２１から前記放熱板１１に直接熱伝達される。
【００２４】
而して、前記伝熱部２１と前記放熱板１１間には熱抵抗となる部材が介在していないので、前記半導体素子２２から前記放熱板１１への熱伝達率は大きく、前記半導体素子２２の効果的な放熱が行われる。
【００２５】
尚、前記伝熱部２１と前記放熱板１１間とをハンダ付け等すると前記伝熱部２１と放熱板１１間の熱抵抗が更に小さくなると共に、前記伝熱部２１と放熱板１１を接合するハンダが凝固する際に収縮するので、前記バンプ１７と配線パターン１６間の接続が一層堅固になる。
【００２６】
【実施例】
前記半導体パッケージ１３としては、セラミックパッケージが用いられ、前記伝熱部２１としてはコバール、銅タングステン等の熱膨張の小さい金属に金メッキしたものが用いられ、前記伝熱部２１は前記開口部１９にロウ付け等で固着される。
【００２７】
図３により第２の実施の形態を説明する。尚、図３中、図１中で示したものと同一のものには同符号を付してある。
【００２８】
該第２の実施の形態では前記伝熱部２１を別部品とせず、半導体パッケージ１３の下面から下方に突出する伝熱部２８を一体成形したものである。
【００２９】
該伝熱部２８と前記放熱板１１間には熱抵抗となる部材が介在していないので、前記半導体素子２２から前記放熱板１１への熱伝達率は大きく、前記半導体素子２２の効果的な放熱が行われる。前記伝熱部２８と前記放熱板１１間とをハンダ付け等すると前記伝熱部２８と放熱板１１間の熱抵抗が更に小さくなると共に、前記伝熱部２８と放熱板１１を接合するハンダが凝固する際に収縮するので、前記バンプ１７と配線パターン１６間の接続が一層堅固になる等、第１の実施の形態と同等の効果が得られる。尚、半導体パッケージ１３の材質として、セラミックを使用した場合は、前記伝熱部２８より熱伝導率は悪くなるが、製作が容易になり、コストが低減するという利点がある。又、絶縁性を有し、高熱伝導率を有する材質を選択することで、放熱特性を向上させることができる。
【００３０】
図４は第３の実施の形態を示すものである。図４中、図１中で示したものと同一のものには同符号を付してある。
【００３１】
第３の実施の形態では第２の実施の形態に於ける伝熱部２８の熱伝導性の改善を図ったものである。
【００３２】
半導体パッケージ１３下面から突出する伝熱部２８に貫通孔を穿設し、該貫通孔に高熱伝導率を有する金属導体２９を埋設したものであり、該金属導体２９により前記半導体素子２２と前記放熱板１１とを熱的に接続したものである。前記金属導体２９を設けることで、前記半導体素子２２と放熱板１１間の熱抵抗が低減する。
【００３３】
図５は第４の実施の形態を示している。
【００３４】
該第４の実施の形態は第１の実施の形態に於ける伝熱部２１の放熱特性を改善したものである。又、第４の実施の形態は前記回路基板１２を前記放熱板１１に固着できない様な場合に有効である。
【００３５】
前記伝熱部２１に該伝熱部２１の軸心と直交するフィン３１を所要間隔で形成したものである。該フィン３１を形成することで、前記伝熱部２１の放熱面積が増大し、放熱特性が向上する。尚、前記放熱板１１が設けられない場合は、図示の如く前記伝熱部２１が前記回路基板１２から突出する様にする。又、前記フィン３１の形状は軸心と平行に且つ軸心を中心として放射状に形成してもよい。該フィン３１を軸心と平行に設けた場合は、前記逃げ孔１４を流通する空気により放熱が更に促進される。
【００３６】
【発明の効果】
以上述べた如く本発明によれば、半導体素子を収納する半導体パッケージが接点としてバンプを有すると共に該バンプの接点面より突出する伝熱部を具備し、前記半導体素子は前記伝熱部に設けられているので、前記半導体素子から発せられる熱は前記伝熱部を介して半導体パッケージの外部に直接放熱され、熱抵抗が小さく、放熱特性が向上するという優れた効果を発揮する。
【００３７】
又、回路基板に逃げ孔が穿設され、半導体装置の伝熱部が前記逃げ孔に挿入された状態で前記半導体装置が前記回路基板に実装されるので、前記半導体素子から発せられる熱は前記伝熱部を介して回路基板の外部に直接放熱され、熱抵抗が小さく、放熱特性が向上するという優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図である。
【図２】図１のＡ−Ａ矢視図である。
【図３】本発明の第２の実施の形態を示す断面図である。
【図４】本発明の第３の実施の形態を示す断面図である。
【図５】本発明の第４の実施の形態を示す断面図である。
【図６】従来例を示す断面図である。
【符号の説明】
１０ 半導体装置
１１ 放熱板
１２ 回路基板
１３ 半導体パッケージ
１４ 逃げ孔
１７ バンプ
１９ 開口部
２１ 伝熱部
２８ 伝熱部
２９ 金属導体
Claims (2)
- 半導体素子を収納する半導体パッケージが接点としてバンプを有すると共に該バンプの接点面より突出する伝熱部を具備し、前記半導体素子は前記伝熱部に設けられていることを特徴とする半導体装置。
- 回路基板に逃げ孔が穿設され、半導体装置の伝熱部が前記逃げ孔に挿入された状態で前記半導体装置が前記回路基板に実装されることを特徴とする半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002261710A JP2004103724A (ja) | 2002-09-06 | 2002-09-06 | 半導体装置及び半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002261710A JP2004103724A (ja) | 2002-09-06 | 2002-09-06 | 半導体装置及び半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004103724A true JP2004103724A (ja) | 2004-04-02 |
Family
ID=32262008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002261710A Pending JP2004103724A (ja) | 2002-09-06 | 2002-09-06 | 半導体装置及び半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004103724A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015176971A (ja) * | 2014-03-14 | 2015-10-05 | 三菱電機株式会社 | 半導体パッケージ、およびその製造方法 |
| JP2018037676A (ja) * | 2014-11-20 | 2018-03-08 | 日本精工株式会社 | 放熱基板 |
| CN111278237A (zh) * | 2020-02-16 | 2020-06-12 | 苏州浪潮智能科技有限公司 | 一种通孔填孔融合hdi加工工艺 |
-
2002
- 2002-09-06 JP JP2002261710A patent/JP2004103724A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015176971A (ja) * | 2014-03-14 | 2015-10-05 | 三菱電機株式会社 | 半導体パッケージ、およびその製造方法 |
| JP2018037676A (ja) * | 2014-11-20 | 2018-03-08 | 日本精工株式会社 | 放熱基板 |
| CN111278237A (zh) * | 2020-02-16 | 2020-06-12 | 苏州浪潮智能科技有限公司 | 一种通孔填孔融合hdi加工工艺 |
| CN111278237B (zh) * | 2020-02-16 | 2021-08-20 | 苏州浪潮智能科技有限公司 | 一种通孔填孔融合hdi加工工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| JP2004140286A (ja) | 半導体装置及びその製造方法 | |
| JP2008060172A (ja) | 半導体装置 | |
| JP2011108924A (ja) | 熱伝導基板及びその電子部品実装方法 | |
| JPH10247702A (ja) | ボールグリッドアレイパッケージ及びプリントボード | |
| JPH10247703A (ja) | ボールグリッドアレイパッケージ及びプリントボード | |
| JP3733783B2 (ja) | 発熱素子の放熱構造を有するモジュール | |
| JP2002184915A (ja) | Ｌｓｉの放熱方式 | |
| CN101322450A (zh) | 具有内部散热结构的ic封装 | |
| JP3922809B2 (ja) | 半導体装置 | |
| JP2000058741A (ja) | ハイブリッドモジュール | |
| JP2004103724A (ja) | 半導体装置及び半導体装置の実装構造 | |
| JP2004214460A (ja) | 半導体装置 | |
| JP4934915B2 (ja) | 半導体装置 | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JP4797492B2 (ja) | 半導体装置 | |
| JP4193702B2 (ja) | 半導体パッケージの実装構造 | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
| JP2000059003A (ja) | ハイブリッドモジュール | |
| JP4225243B2 (ja) | 半導体装置及び基板接続構造 | |
| JP2006041199A (ja) | 電子装置 | |
| JP2001352015A (ja) | 半導体パッケージ | |
| KR20010015387A (ko) | Ｂｇａ 형 반도체 장치 패키지 | |
| JP2919313B2 (ja) | プリント配線基板及びその実装方法 |