JP2004029409A - 液晶表示装置およびその駆動回路 - Google Patents

Abstract

【課題】液晶パネルのデータ線の終端側での輝度むらを防止する。
【解決手段】バイアス回路部５０にバイアス切り換え信号ＢＩＣの“Ｈ”レベルを供給することにより演算増幅器２０のバイアス電流を高バイアスに設定する際、走査線の位置に応じたｍ＝２ビットの走査線位置信号“ＧＳＢ，ＧＳＡ”、例えば、データ線終端側に近い第４走査線領域に対応する走査線位置信号“ＧＳＢ＝１，ＧＳＡ＝１”を供給することにより、データ線給電側よりデータ線終端側で演算増幅器２０のバイアス電流の高バイアスのレベルが高く設定される。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明はアクティブマトリックス方式の液晶表示装置およびその駆動回路に関する。
【０００２】
【従来の技術】
アクティブマトリックス方式の液晶表示装置の液晶表示モジュールは、図５に示すように、液晶パネル（ＬＣＤパネル）１と、半導体集積回路装置（以下、ＩＣという）からなる制御回路（以下、コントローラという）２と、ＩＣからなる複数個の走査側駆動回路（以下、走査側ドライバという）３およびデータ側駆動回路（以下、データ側ドライバという）４とを具備している。液晶パネル１は、詳細を図示しないが、透明な画素電極および薄膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面全体に１つの透明な電極を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなり、対向基板電極に所定の電圧（以下、コモン電圧Ｖｃｏｍという）を供給するとともに、スイッチング機能を持つＴＦＴを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示するものである。ここで、画像を中間調表示（階調表示）するために各画素電極には所定の電圧として可変の電圧（以下、階調電圧という）が印加される。半導体基板上には、各画素電極へ印加する階調電圧を送るデータ線と、ＴＦＴのスイッチング制御信号（走査信号）を送る走査線とが配線されている。
【０００３】
コントローラ２は、入力側がＰＣ（パソコン）５に接続され、出力側が走査側ドライバ３およびデータ側ドライバ４に接続されている。走査側ドライバ３およびデータ側ドライバ４の出力側は、液晶パネル１の走査線およびデータ線にそれぞれ接続されている。走査側ドライバ３およびデータ側ドライバ４は、製造上の制限よりチップサイズが制限され、従って、ＩＣ１個で出力できる走査線およびデータ線に対応する出力数も制限され、液晶パネル１のサイズが大きい場合、それぞれ複数個を液晶パネル１の外周に配置する必要がある。例えばＸＧＡ（１０２４×７６８画素）カラー表示の液晶パネルの場合の各ドライバ３，４のモジュールへの実装は、
▲１▼走査側ドライバ３は、７６８本のゲート線を駆動する必要があり、例えば１９２本分の駆動能力を有する場合、４個必要とし、液晶パネル１の左側外周にカスケード接続で片側配置される。
▲２▼データ側ドライバ４は、１画素をカラー表示するためにデータ線はＲ（赤）、Ｇ（緑）、Ｂ（青）用の３本が必要なため、１０２４×３＝３０７２本のデータ線を駆動する必要があり、例えば、３８４本分の駆動能力を有する場合、８個を必要とし、液晶パネル１の上側外周にカスケード接続で片側配置される。
尚、図示しないが、対向基板電極には、コモン電圧Ｖｃｏｍを供給するための電源回路が接続されている。
【０００４】
ＰＣ５から画像データが液晶表示モジュールのコントローラ２に送られ、コントローラ２から走査側ドライバ３には、クロック信号等が各走査側ドライバ３に並列に送られ、垂直同期用のスタート信号ＳＴＶが初段の走査側ドライバ３に送られ、カスケード接続された次段以降の走査側ドライバ３に順次転送されていく。また、コントローラ２からデータ側ドライバ４には、クロック信号等のタイミング信号やデータ信号が各データ側ドライバ４に並列に送られ、水平同期用のスタート信号ＳＴＨが初段のデータ側ドライバ４に送られ、カスケード接続された次段以降のデータ側ドライバ４に順次転送されていく。そして、走査側ドライバ３から各走査線にはパルス状の走査信号が送られ、走査線に印加された走査信号がハイレベルのとき、その走査線につながるＴＦＴが全てオンとなり、そのときデータ側ドライバ４からデータ線に送られた階調電圧が、オンとなったＴＦＴを介して画素電極に印加される。このとき、図示しない電源回路から対向基板電極にコモン電圧Ｖｃｏｍが供給される。そして、走査信号がローレベルとなり、ＴＦＴがオフ状態に変化すると、画素電極と対向基板電極との電位差は、次の階調電圧が画素電極に印加されるまでの間保持される。そして、各走査線に順次走査信号を送ることにより、全ての画素電極に所定の階調電圧が印加され、フレーム周期で階調電圧の書き替えを行うことにより画像を表示することができる。
【０００５】
データ側ドライバ４により各画素電極を駆動するとき、液晶固有の特性から対向基板電極の電位に対して交流駆動する必要がある。代表的な交流駆動方法として、データ側ドライバ４からの階調電圧を１走査線を駆動する期間（以下、１水平期間という）ごとにコモン電圧Ｖｃｏｍに対して正電圧と負電圧を、１走査線単位で切り換えるライン反転駆動法や、１画素電極単位で切り換えるドット反転駆動法がある。ライン反転駆動法は、データ側ドライバ４からの階調電圧を、例えば、＋５Ｖ以下の低電圧に設定し、コモン電圧Ｖｃｏｍを１水平期間ごとに変化させることにより極性反転して交流駆動する方法である。これに対して、ドット反転駆動法は、コモン電圧Ｖｃｏｍを一定電圧に固定し、データ側ドライバ４からの階調電圧としてコモン電圧Ｖｃｏｍに対して、極性が正の電圧（以下、正極性階調電圧という）と、極性が負の電圧（以下、負極性階調電圧という）をそれぞれ対称となるように設定して、正極性階調電圧と負極性階調電圧を１水平期間ごとに交互に供給する方法である。例えば、６４階調表示の場合、正極性階調電圧ＶＰ１〜ＶＰ６４としてＶｃｏｍ＜ＶＰ６４＜…＜ＶＰ１、および負極性階調電圧ＶＮ１〜ＶＮ６４としてＶｃｏｍ＞ＶＮ６４＞…＞ＶＮ１で、正極性階調電圧ＶＰ１〜ＶＰ６４と負極性階調電圧ＶＮ１〜ＶＮ６４とがコモン電圧Ｖｃｏｍに対してそれぞれ対称に設定される。そして、正極性階調電圧ＶＰ１〜ＶＰ６４のうちのひとつの階調電圧ＶＰｘと、負極性階調電圧ＶＮ１〜ＶＮ６４のうちのひとつの階調電圧ＶＮｘとが１水平期間ごとに交互に供給される。
【０００６】
以下に、データ側ドライバ４の従来例として、ドット反転駆動法を用いたデータ側ドライバ１００について、データ線３８４本分の駆動能力を有するものとして、図６を参照して説明する。データ側ドライバ１００は、３８４本のデータ線に対応して、画像データとしてｎ（ｎは２以上の整数）ビット、例えば、ｎ＝６ビットのデータ信号ＤＡＴＡを供給することにより、２のｎ乗＝６４階調の正極性および負極性階調電圧ＶＰ１〜ＶＰ６４、ＶＮ１〜ＶＮ６４のうちデータ信号ＤＡＴＡの論理に対応した１つの階調電圧ＶＰｘ、ＶＮｘを３８４本の各データ線に奇数線と偶数線とで極性が互い違いとなるようにして１水平期間ごとに交互に出力するもので、データ線３８４本に対応してデータ信号ＤＡＴＡをシリアル／パラレル変換し、さらに階調電圧ＶＰｘ、ＶＮｘにデジタル／アナログ変換して出力する前段回路部１０と、データ線３８４本に対応して前段回路部１０の出力が接続される３８４個のボルテージホロワ接続の演算増幅器２０と、演算増幅器２０の出力が接続される出力スイッチ回路部３０と、各演算増幅器２０にバイアス電流を供給するバイアス回路部４０とを備えている。
【０００７】
前段回路部１０は、図７に示すように、主回路として、シフトレジスタ１１、データレジスタ１２、データラッチ１３、レベルシフタ１４およびＤＡコンバータ１５を有している。シフトレジスタ１１は、例えば、６４ビット双方向性でシフト方向切換え信号Ｒ／Ｌにより、例えば、右シフト・スタートパルス入出力ＳＴＨＲが選択され、１水平期間ごとに、クロック信号ＣＬＫのエッジでスタートパルスＳＴＨＲの“Ｈ”レベルを読込み、データ取込み用の制御信号Ｃ１、Ｃ２、…、Ｃ６４を順次生成し、データレジスタ１２に供給する。データレジスタ１２は、１水平期間ごとに、シフトレジスタ１１の制御信号Ｃ１、Ｃ２、…、Ｃ６４に基づき、６ビット×６ドット（ＲＧＢ×２）の３６ビット幅で供給されるデータ線３８４本に対応する１走査線分のデータ信号ＤＡＴＡを取込む。データラッチ１３は、１水平期間ごとに、データレジスタ１２に取込まれた１走査線分のデータ信号ＤＡＴＡをストローブ信号ＳＴＢの立ち上がりに同期して保持するとともにレベルシフタ１４に一括供給する。レベルシフタ１４は、１水平期間ごとに、データラッチ１３からのデータ信号ＤＡＴＡを電圧レベルを高めてＤＡコンバータ１５に供給する。ＤＡコンバータ１５は、データ線３８４本に対応して、１水平期間ごとに、データ線の奇数線と偶数線とで極性が互い違いとなるようにして、階調電圧ＶＰｘ、ＶＮｘを各演算増幅器２０に供給する。
【０００８】
各演算増幅器２０は、図８に示すように、差動段２１と出力段２２とを有し、差動段２１は、演算増幅器２０内にバイアス電流を流すために、バイアス回路部４０の後述するＰチャネルＭＯＳトランジスタＱ２５にミラー接続されるＰチャネルＭＯＳトランジスタＱ１とＮチャネルＭＯＳトランジスタＱ２７にミラー接続されるＮチャネルＭＯＳトランジスタＱ２とを含み、出力段２２は、立ち上がり波形と立ち下がり波形を出力するためのＰチャネルＭＯＳトランジスタＱ３とＮチャネルＭＯＳトランジスタＱ４とを含んでいる。各演算増幅器２０は、１水平期間ごとに、供給された階調電圧ＶＰｘ、ＶＮｘを駆動能力を高めて、データ線の奇数線と偶数線とで極性が互い違いとなるようにして、出力スイッチ回路部３０に供給する。
【０００９】
出力スイッチ回路部３０は、各演算増幅器２０の出力端に接続された３８４個のＣＭＯＳトランスファゲート３１を有し、ストローブ信号ＳＴＢがＰチャネルゲートとインバータ３２を介してＮチャネルゲートとに供給され、ストローブ信号ＳＴＢの立ち上がりに同期して各トランスファゲート３１がオフ制御され各演算増幅器２０の出力端がハイインピーダンスとなり、ストローブ信号ＳＴＢの立ち下がりに同期して、各トランスファゲート３１はオン制御され、各演算増幅器２０の出力端が各データ線に接続される。
【００１０】
バイアス回路部４０は、図９に示すように、バイアス電流源４１とバイアス電圧取出し回路４２とを備えている。バイアス電流源４１は、相異なるオン抵抗Ｒ１、Ｒ２（Ｒ１＞Ｒ２）を有する並列接続のバイアス電流源用ＰチャネルＭＯＳトランジスタＱ２１、Ｑ２２と、インバータＩＮＶとを有している。ＭＯＳトランジスタＱ２１、Ｑ２２は、ソースを高電圧側端子ＶＤＤに接続し、ドレインをバイアス電圧取出し回路４２に接続している。ＭＯＳトランジスタＱ２１のゲートとインバータＩＮＶを介したＭＯＳトランジスタＱ２２のゲートには、バイアス切り換え信号ＢＩＣが供給される。
【００１１】
バイアス電圧取出し回路４２は、バイアス電流源４１と低電圧側端子ＶＳＳ間に接続されたＮチャネルＭＯＳトランジスタＱ２３と、ＭＯＳトランジスタＱ２３にミラー接続されたＮチャネルＭＯＳトランジスタＱ２４と、高電圧側端子ＶＤＤと低電圧側端子ＶＳＳ間にＭＯＳトランジスタＱ２４とで直列接続されたＰチャネルＭＯＳトランジスタＱ２５と、ＭＯＳトランジスタＱ２５にミラー接続されたＰチャネルＭＯＳトランジスタＱ２６と、高電圧側端子ＶＤＤと低電圧側端子ＶＳＳ間にＭＯＳトランジスタＱ２６とで直列接続されたＮチャネルＭＯＳトランジスタＱ２７とを有している。ＭＯＳトランジスタＱ２３は、ドレインをＭＯＳトランジスタＱ２１、Ｑ２２のドレインに接続し、ソースを低電圧側端子ＶＳＳに接続し、ドレインとゲートとを短絡させてダイオード接続している。ＭＯＳトランジスタＱ２４は、ドレインをＭＯＳトランジスタＱ２５のドレインに接続し、ソースを低電圧側端子ＶＳＳに接続し、ゲートをＭＯＳトランジスタＱ２３のゲートに接続している。ＭＯＳトランジスタＱ２５は、ソースを高電圧側端子ＶＤＤに接続し、ドレインとゲートとを短絡させＰバイアスとして演算増幅器２０のＰチャネルＭＯＳトランジスタＱ１にミラー接続している。ＭＯＳトランジスタＱ２６は、ソースを高電圧側端子ＶＤＤに接続し、ドレインをＭＯＳトランジスタＱ２７のドレインに接続し、ゲートをＭＯＳトランジスタＱ２５のゲートに接続している。ＭＯＳトランジスタＱ２７は、ソースを低電圧側端子ＶＳＳに接続し、ドレインとゲートとを短絡させＮバイアスとして演算増幅器２０のＮチャネルＭＯＳトランジスタＱ２にミラー接続している。
【００１２】
次に上記のバイアス回路部４０の動作を説明する。バイアス電流源４１に“Ｌ”レベルのバイアス切り換え信号ＢＩＣが供給されるとＭＯＳトランジスタＱ２１がオン制御されバイアス電流源４１の抵抗はＭＯＳトランジスタＱ２１のオン抵抗Ｒ１（＞Ｒ２）となり、バイアス電流源４１にはオン抵抗Ｒ１に対応した電流がオン抵抗Ｒ２に対応した場合より小さい電流で流れ、バイアス電圧取出し回路４２からはオン抵抗Ｒ２に対応した場合よりＰバイアス端子により小さい（ＶＤＤにより近い）バイアス電圧が供給され、Ｎバイアス端子により小さい（ＶＳＳにより近い）バイアス電圧が供給される。これにより、バイアス回路部４０は低バイアスに設定される。バイアス電流源４１に“Ｈ”レベルのバイアス切り換え信号ＢＩＣが供給されるとＭＯＳトランジスタＱ２２がオン制御されバイアス電流源４１の抵抗はＭＯＳトランジスタＱ２２のオン抵抗Ｒ２（＜Ｒ１）となり、バイアス電流源４１にはオン抵抗Ｒ２に対応した電流がオン抵抗Ｒ１に対応した場合より大きい電流で流れ、バイアス電圧取出し回路４２からはオン抵抗Ｒ１に対応した場合よりＰバイアス端子に、より大きい（ＶＤＤからより遠い）バイアス電圧が供給され、Ｎバイアス端子に、より大きい（ＶＳＳからより遠い）バイアス電圧が供給される。これにより、バイアス回路部４０は高バイアスに設定される。
【００１３】
次にデータ側ドライバ１００を液晶パネルに接続したときの動作を図１０を参照して説明する。前段回路部１０に３８４本の各データ線に対応するｎ＝６ビットのデータ信号ＤＡＴＡがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号ＳＴＢが時刻ｔ１に立ち上がると、この立ち上がりに同期して各データ線に対応する階調電圧ＶＰｘ、ＶＮｘにアナログ変換され、各演算増幅器２０に供給される。このとき、ストローブ信号ＳＴＢの立ち上がりに同期して出力スイッチ回路部３０の各トランスファゲート３１はオフ制御され、時刻ｔ２のストローブ信号ＳＴＢの立ち下がりまで各トランスファゲート３１はオフ制御された状態で各演算増幅器２０の出力がハイインピーダンスとなっている。また、このとき、バイアス回路部４０にストローブ信号ＳＴＢの立ち上がりに同期した“Ｈ”レベルのバイアス切り換え信号ＢＩＣが供給され、演算増幅器２０のバイアス電流がバイアス回路部４０で高バイアスに設定される。そして、ストローブ信号ＳＴＢが立ち下がると、これに同期して出力スイッチ回路部３０の各トランスファゲート３１はオン制御され、バイアス電流が高バイアスに設定された演算増幅器２０で各階調電圧ＶＰｘ、ＶＮｘの駆動能力を上げて出力Ｓ１、Ｓ２、…、Ｓ３８４として液晶パネルの対応する各データ線に供給される。そして、ストローブ信号ＳＴＢの立ち下がりから所定期間、例えば、ストローブ信号ＳＴＢのパルス幅分経過後に、バイアス回路部４０に“Ｌ”レベルのバイアス切り換え信号ＢＩＣが供給され、演算増幅器２０のバイアス電流がバイアス回路部４０で低バイアスに設定される。
【００１４】
以上のように、ドット反転駆動により、負極性階調電圧ＶＮｘから正極性階調電圧ＶＰｘへの立ち上がり波形と正極性階調電圧ＶＰｘから負極性階調電圧ＶＮｘへの立ち下がり波形の電圧が交互に各データ線に出力されるとき、一定期間、演算増幅器２０のバイアス電流がバイアス回路部４０で高バイアスに設定され、演算増幅器２０から各データ線に高駆動電流が流れることにより、この立ち上がり波形および立ち下がり波形の傾きを急峻にして液晶パネルへの書き込みが正常に行なわれるようにしている。尚、この立ち上がり波形および立ち下がり波形の立ち上がりおよび立ち下がり時間は、液晶パネルの負荷が一定とした場合、演算増幅器２０のスルーレートにより決定され、正極性階調電圧ＶＰｘと負極性階調電圧ＶＮｘとの前後の電圧差が大きくなるほど長くなり、その電圧差が最大となるとき最長となるため、このスルーレートはこの最長時間を考慮して決定されている。また、この立ち上がり波形および立ち下がり波形は、バイアス電流が一定の場合、液晶パネルが大型化して各データ線の負荷が大きくなるに従い、または、演算増幅器に含まれるＭＯＳトランジスタのバイアス電流が小さくなるに従い、緩やかな傾きとなり、逆に液晶パネルの負荷が小さくなるに従い、または、演算増幅器に含まれるＭＯＳトランジスタのバイアス電流が大きくなるに従い急な傾きとなる。従って、液晶パネルへの書き込みが正常に行なわれ、かつ、バイアス電流による消費電流が小さくなる適正な立ち上がり波形および立ち下がり波形の傾きとなるように、液晶パネルの負荷の大きさに応じて演算増幅器２０のバイアス電流が高バイアスのときのバイアス回路部４０を設計して設定される。
【００１５】
【発明が解決しようとする課題】
ところで、液晶パネルは、昨今の液晶表示装置の需要の高まりとともに、大型化してきており、この大型化はデータ線における信号伝送距離の増大を招来する。その結果、液晶パネル面内において、データ線の配線抵抗および配線容量が大きくなり、これらと液晶の容量により形成されるＣＲ分布定数回路により、例えば、図５に示す液晶パネルの走査線をデータ線の給電側より終端側に、第１走査線領域〜第４走査線領域に分けたときの終端側に近い、第３走査線領域や第４走査線領域では、階調電圧波形が歪み、階調電圧の実効値の低下となり、液晶パネルにおいて、データ線の給電側と終端側の位置とで輝度の相違が生じ、いわゆる輝度むらが発生して液晶パネル面内で画質が不均一になるという問題がある。また、終端側での階調電圧波形の歪みを防止するため、駆動能力を終端側で合わせようとすると、給電側では過剰な駆動能力となり、消費電流が増加するという問題がある。
本発明は上記問題点に鑑みてなされたものであり、消費電流を増加させることなく、液晶パネル面内で画質の均一化が可能となる液晶表示装置およびその駆動回路を提供することである。
【００１６】
【課題を解決するための手段】
（１）本発明の液晶表示装置は、液晶パネルの走査線を線順次に駆動するごとに、データ側駆動回路に含まれる演算増幅器から液晶パネルのデータ線へ階調電圧を出力する際、演算増幅器のバイアス電流設定を所定期間の高バイアス設定の後に低バイアス設定に切り換えるアクティブマトリックス方式の液晶表示装置において、高バイアス設定のレベルを、データ線給電側よりデータ線終端側で高くしたことを特徴とする。
（２）本発明の液晶表示装置は、上記（１）項において、データ側駆動回路が、ｍ（ｍは２以上の整数）ビットの走査線位置信号に基づき、２のｍ乗の異なるレベルの高バイアス設定のうち走査線位置信号の論理に対応した１つのレベルの高バイアス設定を選択するバイアス回路部を含むことを特徴とする．
（３）本発明の液晶表示装置は、上記（２）項において、データ側駆動回路が、リセット信号として垂直同期用のスタート信号、およびカウント信号として水平同期用のスタート信号が供給されることにより、走査線位置信号が生成されるカウンタを含むことを特徴とする。
（４）本発明の液晶表示装置の駆動回路は、液晶パネルの走査線を線順次に駆動するごとに、液晶パネルのデータ線へ階調電圧を出力する演算増幅器と、階調電圧を出力する際、演算増幅器のバイアス電流設定をバイアス切り換え信号のパルス幅により規定される高バイアス設定の期間の後に低バイアス設定に切り換えるバイアス回路部とを備えたアクティブマトリックス方式の液晶表示装置の駆動回路において、高バイアス設定のレベルを、データ線給電側よりデータ線終端側で高くしたことを特徴とする。
（５）本発明の液晶表示装置の駆動回路は、上記（４）項において、バイアス回路部が、ｍ（ｍは２以上の整数）ビットの走査線位置信号に基づき、２のｍ乗の異なるレベルの高バイアス設定のうち走査線位置信号の論理に対応した１つのレベルの高バイアス設定を選択することを特徴とする。
（６）本発明の液晶表示装置の駆動回路は、上記（５）項において、リセット信号として垂直同期用のスタート信号、およびカウント信号として水平同期用のスタート信号が供給されることにより、走査線位置信号が生成されるカウンタを含むことを特徴とする。
【００１７】
【発明の実施の形態】
以下に、本発明に基づき、データ側ドライバ４としての第１実施例のドット反転駆動法を用いたデータ側ドライバ２００について、データ線３８４本分の駆動能力を有するものとして、図１を参照して説明する。尚、図６に示したデータ側ドライバ１００と同一部分は同一符号を付して、重複する説明を省略する。データ側ドライバ２００は、データ側ドライバ１００と同様に、前段回路部１０と、３８４個の演算増幅器２０と、出力スイッチ回路部３０とを備え、バイアス回路部４０の替わりにバイアス回路部５０を備えている。
【００１８】
バイアス回路部５０がバイアス回路部４０と異なるのは、図２に示すように、バイアス電流源４１の替わりにバイアス電流源５１を備え、バイアス電流源５１に、バイアス切り換え信号ＢＩＣに加え、ｍ（ｍは２以上の整数）ビット、例えば、ｍ＝２ビットの走査線位置信号“ＧＳＢ，ＧＳＡ”が供給される点である。走査線位置信号“ＧＳＢ，ＧＳＡ”は、液晶パネルの走査線をデータ線の給電側より終端側に、例えば、図５に示すように、第１走査線領域、第２走査線領域、第３走査線領域および第４走査線領域の４（＝２のｍ乗）グループに分けたとき、駆動される走査線がどのグループに位置するかを規定する。バイアス電流源５１は、バイアス電流源４１の構成に加え、バイアス電流源用ＰチャネルＭＯＳトランジスタＱ２１、Ｑ２２に並列接続のオン抵抗Ｒ３、Ｒ４（Ｒ３＞Ｒ４＞Ｒ２）を有するバイアス電流源用ＰチャネルＭＯＳトランジスタＱ２８、Ｑ２９と、ＭＯＳトランジスタＱ２８、Ｑ２９のゲートを高電圧側端子ＶＤＤにそれぞれ接続するためのＰチャネルＭＯＳトランジスタＱ３０、Ｑ３１と、ＭＯＳトランジスタＱ２８、Ｑ２９のゲートをＭＯＳトランジスタＱ２２のゲートにそれぞれ共通接続するためのＣＭＯＳトランスファゲートＴＧ１、ＴＧ２と、トランスファゲートＴＧ１，ＴＧ２に走査線位置信号ＧＳＡ、ＧＳＢをそれぞれ供給するためにトランスファゲートＴＧ１、ＴＧ２のＰチャネルゲートにそれぞれ接続されたインバータＩＮＶ２、ＩＮＶ３とを有している。尚、バイアス電流源５１のインバータＩＮＶ１は、図９に示したバイアス電流源４１のインバータＩＮＶに相当する。
【００１９】
次に上記のバイアス回路部５０の動作について説明する。バイアス電流源５１に“Ｌ”レベルのバイアス切り換え信号ＢＩＣが供給されると、ＭＯＳトランジスタＱ２１がオン制御されバイアス電流源５１の抵抗はＭＯＳトランジスタＱ２１のオン抵抗Ｒ１（＞Ｒ２）となり、バイアス電流源５１にはオン抵抗Ｒ１に対応した電流がオン抵抗Ｒ２に対応した場合より小さい電流で流れ、バイアス電圧取出し回路４２からはオン抵抗Ｒ２に対応した場合よりＰバイアス端子により小さい（ＶＤＤにより近い）バイアス電圧が供給され、Ｎバイアス端子により小さい（ＶＳＳにより近い）バイアス電圧が供給される。これにより、バイアス回路部５０は低バイアスに設定される。
【００２０】
バイアス電流源５１に“Ｈ”レベルのバイアス切り換え信号ＢＩＣが供給されると、ＭＯＳトランジスタＱ２２がオン制御されるが、ＭＯＳトランジスタＱ２８、Ｑ２９は、走査線位置信号“ＧＳＢ，ＧＳＡ”によりオン／オフ制御されるので、以下、走査線位置信号“ＧＳＢ，ＧＳＡ”の状態に分けて説明する。
▲１▼走査線位置信号“ＧＳＢ＝０，ＧＳＡ＝０”の場合
ＭＯＳトランジスタＱ２８、Ｑ２９はオフ制御され、バイアス電流源５１の抵抗はＭＯＳトランジスタＱ２２のオン抵抗Ｒ２（＜Ｒ１）となり、バイアス電流源５１にはオン抵抗Ｒ２に対応した電流がオン抵抗Ｒ１に対応した場合より大きい電流で流れ、バイアス電圧取出し回路４２からはオン抵抗Ｒ１に対応した場合よりＰバイアス端子に、より大きい（ＶＤＤからより遠い）バイアス電圧が供給され、Ｎバイアス端子に、より大きい（ＶＳＳからより遠い）バイアス電圧が供給される。これにより、バイアス回路部５０は第１レベルの高バイアスに設定される。
▲２▼走査線位置信号“ＧＳＢ＝０，ＧＳＡ＝１”の場合
ＭＯＳトランジスタＱ２８はオン制御、Ｑ２９はオフ制御され、バイアス電流源５１の抵抗はＭＯＳトランジスタＱ２２のオン抵抗Ｒ２とＱ２８のオン抵抗Ｒ３の並列接続オン抵抗Ｒ２・Ｒ３／（Ｒ２＋Ｒ３））（＜Ｒ２）となり、バイアス電流源５１にはオン抵抗Ｒ２・Ｒ３／（Ｒ２＋Ｒ３）に対応した電流がオン抵抗Ｒ２に対応した場合より大きい電流で流れ、バイアス電圧取出し回路４２からはオン抵抗Ｒ２に対応した場合よりＰバイアス端子に、より大きい（ＶＤＤからより遠い）バイアス電圧が供給され、Ｎバイアス端子に、より大きい（ＶＳＳからより遠い）バイアス電圧が供給される。これにより、バイアス回路部５０は第１レベルの高バイアスより高い第２レベルの高バイアスに設定される。
▲３▼走査線位置信号“ＧＳＢ＝１，ＧＳＡ＝０”の場合
ＭＯＳトランジスタＱ２８はオフ制御、Ｑ２９はオン制御され、バイアス電流源５１の抵抗はＭＯＳトランジスタＱ２２のオン抵抗Ｒ２とＱ２９のオン抵抗Ｒ４の並列接続オン抵抗Ｒ２・Ｒ４／（Ｒ２＋Ｒ４）（＜Ｒ２・Ｒ３／（Ｒ２＋Ｒ３））となり、バイアス電流源５１にはオン抵抗Ｒ２・Ｒ４／（Ｒ２＋Ｒ４）に対応した電流がオン抵抗Ｒ２・Ｒ３／（Ｒ２＋Ｒ３）に対応した場合より大きい電流で流れ、バイアス電圧取出し回路４２からはオン抵抗Ｒ２・Ｒ３／（Ｒ２＋Ｒ３）に対応した場合よりＰバイアス端子に、より大きい（ＶＤＤからより遠い）バイアス電圧が供給され、Ｎバイアス端子に、より大きい（ＶＳＳからより遠い）バイアス電圧が供給される。これにより、バイアス回路部５０は第２レベルの高バイアスより高い第３レベルの高バイアスに設定される。
▲４▼走査線位置信号“ＧＳＢ＝１，ＧＳＡ＝１”の場合
ＭＯＳトランジスタＱ２８、Ｑ２９はオン制御され、バイアス電流源５１の抵抗はＭＯＳトランジスタＱ２２のオン抵抗Ｒ２とＱ２８，Ｑ２９のオン抵抗Ｒ３，Ｒ４の並列接続オン抵抗Ｒ２・Ｒ３・Ｒ４／（Ｒ２・Ｒ３＋Ｒ２・Ｒ４＋Ｒ３・Ｒ４）（＜Ｒ２・Ｒ４／（Ｒ２＋Ｒ４））となり、バイアス電流源５１にはオン抵抗Ｒ２・Ｒ３・Ｒ４／（Ｒ２・Ｒ３＋Ｒ２・Ｒ４＋Ｒ３・Ｒ４）に対応した電流がオン抵抗Ｒ２・Ｒ４／（Ｒ２＋Ｒ４）に対応した場合より大きい電流で流れ、バイアス電圧取出し回路４２からはオン抵抗Ｒ２・Ｒ４／（Ｒ２＋Ｒ４）に対応した場合よりＰバイアス端子に、より大きい（ＶＤＤからより遠い）バイアス電圧が供給され、Ｎバイアス端子に、より大きい（ＶＳＳからより遠い）バイアス電圧が供給される。これにより、バイアス回路部５０は第３レベルの高バイアスより高い第４レベルの高バイアスに設定される。
【００２１】
次にデータ側ドライバ２００を液晶パネルに接続したときの動作を図３を参照して説明する。液晶パネルの第１走査線領域〜第４走査線領域の各走査線に対応して、１水平期間ごとに、前段回路部１０に３８４本の各データ線に対応するｎ＝６ビットのデータ信号ＤＡＴＡがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号ＳＴＢが時刻ｔ１に立ち上がると、この立ち上がりに同期して各データ線に対応する奇数線と偶数線とで極性が異なる階調電圧ＶＰｘ、ＶＮｘにアナログ変換され、各演算増幅器２０に供給される。このとき、ストローブ信号ＳＴＢの立ち上がりに同期して出力スイッチ回路部３０の各トランスファゲート３１はオフ制御され、時刻ｔ２のストローブ信号ＳＴＢの立ち下がりまで各トランスファゲート３１はオフ制御された状態で各演算増幅器２０の出力がハイインピーダンスとなっている。
【００２２】
また、このとき、バイアス回路部５０にストローブ信号ＳＴＢの立ち上がりに同期した“Ｈ”レベルのバイアス切り換え信号ＢＩＣが供給されるとともに、液晶パネルの第１走査線領域〜第４走査線領域に対応する走査線位置信号“ＧＳＢ，ＧＳＡ”が供給され、第１走査線領域〜第４走査線領域の各走査線に対応して、バイアス回路部５０で演算増幅器２０のバイアス電流が、バイアス回路部５０の動作で上述したように高バイアスに設定される。すなわち、▲１▼走査線位置信号“ＧＳＢ＝０，ＧＳＡ＝０”の場合、第１レベルの高バイアスに設定され、▲２▼走査線位置信号“ＧＳＢ＝０，ＧＳＡ＝１”の場合、第１レベルの高バイアスより高い第２レベルの高バイアスに設定され、▲３▼走査線位置信号“ＧＳＢ＝１，ＧＳＡ＝０”の場合、第２レベルの高バイアスより高い第３レベルの高バイアスに設定され、▲４▼走査線位置信号“ＧＳＢ＝１，ＧＳＡ＝１”の場合、第３レベルの高バイアスより高い第４レベルの高バイアスに設定される。
【００２３】
そして、ストローブ信号ＳＴＢが立ち下がると、これに同期して出力スイッチ回路部３０の各トランスファゲート３１はオン制御され、バイアス電流が第１走査線領域〜第４走査線領域の各走査線に対応して高バイアスに設定された演算増幅器２０で各階調電圧ＶＰｘ、ＶＮｘの駆動能力を上げて出力Ｓ１、Ｓ２、…、Ｓ３８４として液晶パネルの対応する各データ線に供給される。そして、各走査線領域の各走査線に対応して、バイアス切り換え信号ＢＩＣは時刻ｔ３に“Ｌ”レベルとなり、演算増幅器２０のバイアス電流がバイアス回路部５０で低バイアスに設定される。
【００２４】
次に、第２実施例のドット反転駆動法を用いたデータ側ドライバ３００について、図４を参照して説明する。尚、図１に示したデータ側ドライバ２００と同一部分は同一符号を付して、重複する説明を省略する。データ側ドライバ３００は、データ側ドライバ２００と同様に、前段回路部１０と、３８４個の演算増幅器２０と、出力スイッチ回路部３０と、バイアス回路部５０とを備え、更に、カウンタ６０を備えている。
【００２５】
カウンタ６０は、垂直同期用のスタート信号ＳＴＶがリセット信号として、水平同期用のスタート信号ＳＴＨがカウント信号として供給されることにより、駆動される走査線のアドレスがカウントされ、そのカウント値に基づいて、ｍビット、例えば、ｍ＝２ビットの走査線位置信号“ＧＳＢ，ＧＳＡ”をバイアス回路部５０に供給する。例えば、実施例１と同様に、図５に示す第１走査線領域に対応して走査線位置信号“ＧＳＢ＝０，ＧＳＡ＝０”、第２走査線領域に対応して走査線位置信号“ＧＳＢ＝０，ＧＳＡ＝１”、第３走査線領域に対応して走査線位置信号“ＧＳＢ＝１，ＧＳＡ＝０”、および第４走査線領域に対応して走査線位置信号“ＧＳＢ＝１，ＧＳＡ＝１”の信号を供給する。尚、データ側ドライバ３００を液晶パネルに接続したときの動作については、走査線位置信号“ＧＳＢ，ＧＳＡ”がカウンタ６０からバイアス回路部５０に供給される以外は、データ側ドライバ２００と同様であり、説明を省略する。
【００２６】
以上、第１および第２実施例で説明したように、データ線の終端側に近い走査線領域の走査期間では、演算増幅器２０のバイアス電流の高バイアスのレベルをデータ線の給電側よりも高くして駆動するので、ＣＲ分布定数回路の影響を受けるデータ線の終端側に近い走査線領域の走査期間においても、正常な階調電圧波形で液晶パネルのデータ線を駆動することができる。
【００２７】
尚、上記実施例では、走査線を第１から第４走査線領域の４グループに分けて説明したが、液晶パネルの大きさや要求される表示品質により必要に応じてグループ数を設定すればよい。また、上記実施例では、バイアス回路部として、バイアス回路部５０を例に説明したが、必要数の高バイアスのレベルを切り換え可能であれば、本発明の主旨を逸脱しない範囲で、他のバイアス回路を用いることができる。また、上記実施例では、ドット反転駆動法を用いたデータ側ドライバについて説明したが、ライン反転駆動法を用いたデータ側ドライバにも適用可能である。また、デジタルのデータ信号によるデータ側ドライバについて説明したが、アナログのデータ信号によるデータ側ドライバにも適用可能である。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、演算増幅器のバイアス電流の高バイアスのレベルを、走査線の位置に応じて、データ線給電側よりデータ線終端側で、高くして駆動するので、液晶パネルが大型化しても、液晶パネル面内で画質の均一化が可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例のデータ側ドライバのブロック図。
【図２】図１のデータ側ドライバに用いられる一例のバイアス回路部の回路図。
【図３】図１のデータ側ドライバの回路動作を示すタイミング図。
【図４】本発明の第２実施例のデータ側ドライバのブロック図。
【図５】液晶表示装置の概略構成図。
【図６】従来のデータ側ドライバのブロック図。
【図７】図６のデータ側ドライバに用いられる一例の前段回路部のブロック図。
【図８】図６のデータ側ドライバに用いられる演算増幅器の要部回路図。
【図９】図６のデータ側ドライバに用いられる一例のバイアス回路部の回路図。
【図１０】図６のデータ側ドライバの回路動作を示すタイミング図。
【符号の説明】
２００、３００　データ側ドライバ
２０　演算増幅器
５０　バイアス回路部
６０　カウンタ

Claims (6)

1. 液晶パネルの走査線を線順次に駆動するごとに、データ側駆動回路に含まれる演算増幅器から液晶パネルのデータ線へ階調電圧を出力する際、演算増幅器のバイアス電流設定を所定期間の高バイアス設定の後に低バイアス設定に切り換えるアクティブマトリックス方式の液晶表示装置において、
   前記高バイアス設定のレベルを、データ線給電側よりデータ線終端側で高くしたことを特徴とする液晶表示装置。
2. 前記データ側駆動回路が、ｍ（ｍは２以上の整数）ビットの走査線位置信号に基づき、２のｍ乗の異なるレベルの高バイアス設定のうち走査線位置信号の論理に対応した１つのレベルの高バイアス設定を選択するバイアス回路部を含むことを特徴とする請求項１記載の液晶表示装置。
3. 前記データ側駆動回路が、リセット信号として垂直同期用のスタート信号、およびカウント信号として水平同期用のスタート信号が供給されることにより、前記走査線位置信号が生成されるカウンタを含むことを特徴とする請求項２記載の液晶表示装置。
4. 液晶パネルの走査線を線順次に駆動するごとに、液晶パネルのデータ線へ階調電圧を出力する演算増幅器と、階調電圧を出力する際、演算増幅器のバイアス電流設定をバイアス切り換え信号のパルス幅により規定される高バイアス設定の間の後に低バイアス設定に切り換えるバイアス回路部とを備えたアクティブマトリックス方式の液晶表示装置の駆動回路において、
   前記高バイアス設定のレベルを、データ線給電側よりデータ線終端側で高くしたことを特徴とする液晶表示装置の駆動回路。
5. 前記バイアス回路部が、ｍ（ｍは２以上の整数）ビットの走査線位置信号に基づき、２のｍ乗の異なるレベルの高バイアス設定のうち走査線位置信号の論理に対応した１つのレベルの高バイアス設定を選択することを特徴とする請求項４記載の液晶表示装置の駆動回路。
6. リセット信号として垂直同期用のスタート信号、およびカウント信号として水平同期用のスタート信号が供給されることにより、前記走査線位置信号が生成されるカウンタを含むことを特徴とする請求項５記載の液晶表示装置の駆動回路。

Images