JP2004020704A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2004020704A JP2004020704A JP2002172728A JP2002172728A JP2004020704A JP 2004020704 A JP2004020704 A JP 2004020704A JP 2002172728 A JP2002172728 A JP 2002172728A JP 2002172728 A JP2002172728 A JP 2002172728A JP 2004020704 A JP2004020704 A JP 2004020704A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- display device
- driving
- organic
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000011159 matrix material Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 3
- 238000005401 electroluminescence Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、画素として有機EL(Electro Luminescence)素子等が形成された表示装置に係り、特に同一基板上に各画素の発光制御を行うための駆動素子を有する表示装置に関する。
【0002】
【従来の技術】
表示装置には、発光素子として、例えば有機EL素子がマトリックス状に多数配置されており、これら有機EL素子のそれぞれが1つの画素を構成している。この表示装置では、各画素が映像信号に応じて選択的に駆動されることによって、画像や文字の表示が行われる。
【0003】
このような表示装置の各画素に設けられた有機EL素子の駆動方式には、アクティブマトリックス方式がある。このアクティブマトリックス方式の表示装置には、有機EL素子毎に発光制御を行う駆動素子が設けられている。
【0004】
駆動素子としては、一般的に、直接基板に半導体プロセスを施すことによって形成されたTFT(Thin Film Transistor)などのトランジスタが用いられている。これに対して、近年、駆動素子としてブロック状のマイクロICチップを用い、このマイクロIC(Integrated Circuit)チップを基板に形成された窪みに配設する技術が提案されている。なお、基板の窪みにマイクロICチップを配設する手法としては、多くの駆動素子が形成されたシリコンウエハを、表示装置の画素の数に対応した個数となるように、非常に小さなブロック状のマイクロICチップに分割した後、これらマイクロICチップを窪みに配設するといったものがある(特表平9−506742号公報参照)。なお、マイクロICチップは、一対の対向する上面および下面を有し、その上面の面積が下面のよりも大きなものである。
【0005】
図7は、駆動素子としてマイクロICチップ120を適用した表示装置100の構成を表し、図8はマイクロICチップ120を拡大して表したものである。表示装置100では、透明基板111に多数の窪み111Aが形成されており、これらの窪み111AのそれぞれにマイクロICチップ120が配設されている。マイクロICチップ120の上面には画素駆動端子125が設けられている。また、透明基板111の上には、マイクロICチップ120の画素駆動端子125を通じて駆動されるアノード電極141がマトリックス状に形成されている。
【0006】
マイクロICチップ120の上面におけるX方向縁部には、画素駆動端子125の他に、電源配線131と接続される電源端子121、走査配線132と接続される走査信号入力端子122、および、GND配線133と接続されるGND端子123がそれぞれ設けられている。また、マイクロICチップ120の上面における一対の対向するY方向の縁部のそれぞれには、データ配線134と接続されるデータ信号端子124aおよびデータ信号端子124bが設けられている。なお、図7では、データ配線134および走査配線132のそれぞれに接続される駆動回路、および、有機EL素子の有機EL層より上の構成は省略されている。
【0007】
【発明が解決しようとする課題】
ところで、上述のような表示装置100では、例えばXGA表示のような高精細な表示を行うためには2,359,296個の画素が必要とされる。しかし、図8に示したマイクロICチップ120では画素駆動端子125が1個しか設けられていないために、1個のマイクロICチップ120につき1つの画素だけしか駆動することができない。そのために、その画素の数に対応した数、すなわち2,359,296個のマイクロICチップ120が必要となる。
【0008】
このように従来の表示装置100では、画素の数に対応して多くのマイクロICチップ120を透明基板111に配設しなければならないため、マイクロICチップ120のサイズが小さくなり、マイクロICチップ120を窪み111Aに配設する等のプロセスにおいて、その作業が困難となる。また、データ配線134および走査配線132のそれぞれと駆動回路との接続ピッチが小さくなるため配線形成のプロセスが困難となり、その結果、製造の歩留まりが低下するという問題があった。
【0009】
また、1つのマイクロチップ120の大きさが例えば80μmの場合、2,359,296個のマイクロICチップ120をシリコンウエハに作製するために必要な面積は15,000mm2 程度となり、これは120mm2 程度のダイの面積に相当することになりダイの面積が非常に大きくなってしまう。更に、データ配線134および走査配線132のそれぞれの本数が多くなり、また、これらの配線と接続される駆動回路の出力本数が多くなってしまう。その結果、コストが増大するという問題があった。
【0010】
本発明はかかる問題点に鑑みてなされたもので、その目的は、表示素子を駆動するための駆動素子の数を低減でき、製造の歩留まりを向上させることができると共にコストの低減を図ることができる表示装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明による表示装置は、基板と、基板の上にマトリックス状に配置されると共に複数の組に分割された多数の表示素子と、各々前記分割された表示素子を組ごとに一括して駆動する複数の駆動素子とを備えたものであり、1の駆動素子によって複数の表示素子が一括して駆動される。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0013】
図1は本発明の一実施の形態に係る表示装置10の構成を表すものである。この表示装置10は表示素子として例えば有機EL素子40を有している。有機EL素子40は透明基板11の上に配設されている。図2は、マイクロICチップ20(以下、ICチップ20という)が配設された透明基板11の構成を表すものである。図3はICチップ20を拡大して表したものである。
【0014】
表示装置10は例えばプラスチックからなる透明基板11を備えており、この透明基板11には複数の窪み11AがY方向およびX方向のそれぞれに、例えば数十μmの間隔をあけて等間隔に設けられている。ここで、複数の窪み11Aが、従来と比較してY方向およびX方向のそれぞれにおいて倍のピッチで形成されており、これら窪み11Aの個数は、全体として従来のものの4分の1となっている。
【0015】
窪み11Aには、有機EL素子40の駆動素子として、ICチップ20が配設されている。このICチップ20は、例えば、複数の駆動素子が形成されたシリコンウエハが上面と下面を有するブロック状に分割されたものである。このICチップ20は、上面の面積は下面のよりも大きくなっており、その上面の大きさは80μm程度である。
【0016】
ICチップ20の上面には、このICチップ20の上面での4隅のそれぞれに画素駆動端子25a〜25dが設けられている。ICチップ20の上面において、X方向の縁部のうち、画素駆動端子25a,25cの間には、外部から電力を供給するための電源端子21、走査信号が入力される走査信号入力端子22、およびGND端子23のそれぞれが設けられている。また、ICチップ20の上面において、一対の対向するY方向の縁部のそれぞれには、データ信号入力端子24aおよびデータ信号入力端子24bが設けられている。
【0017】
このICチップ20では、データ信号入力端子24aからアナログデータ信号電圧が入力され、走査信号入力端子22によって選択されたタイミングのデータ信号を保持されて、画素駆動端子25a〜25dのそれぞれからデータ信号電圧に比例したデータ電流が各有機EL素子40に流れるように電圧電流変換がなされる。
【0018】
これらICチップ20の各端子には、Y方向およびX方向に形成された配線が電気的に接続されている。例えば、Y方向では、ICチップ20の電源端子21に対して電源配線31、走査信号入力端子22に対して走査配線(ロウ(Raw )電極)32、GND端子23に対してGND配線33がそれぞれが接続されている。また、X方向では、データ信号入力端子24aおよびデータ信号入力端子24bに対してデータ配線34(コラム(Colum )電極)が接続されている。データ配線34は、データ信号入力端子24aおよびデータ信号入力端子24bのそれぞれに接続されることによって、Y方向の各配線と交わらないようになっている。なお、Y方向に形成された走査配線32は透明基板11のX方向の縁部に設けられたロウ電極駆動回路(図示せず)に電気的に接続されている。また、X方向に形成されたデータ配線34は透明基板11のY方向の縁部に設けられたコラム電極駆動回路(図示せず)に電気的に接続されている。
【0019】
これらY方向に形成された各配線およびX方向に形成された配線を避けるようにして、例えば、酸化インジウム錫(Indium Tin Oxide:ITO)からなる多数のアノード電極41がマトリックス状に形成されている。これらアノード電極41は、ICチップ20の画素駆動端子25a〜25dのうちの1つとそれぞれ電気的に接続されている。具体的には、アノード電極41a〜41dのそれぞれは、これらのアノード電極41a〜41dによって囲まれるICチップ20の画素駆動端子25a〜25dと接続されている。ここで、Y方向およびX方向の各配線の数は従来と比較して2分の1となっている。
【0020】
アノード電極41が形成されていない領域には絶縁膜(図示せず)が形成されている。アノード電極41および絶縁膜の上には有機EL層42が形成されている。なお、有機EL層42は、正孔が輸送される有機正孔輸送層、電子と正孔が再結合し白色の蛍光が発光される有機発光層、および、電子が輸送される電子輸送層が順に積層された構成を有する。有機EL層42の上には、アノード電極41に対向するようにして、例えばアルミニウム(Al)などの金属からなるカソード電極43が形成されている。
【0021】
これらアノード電極41、有機EL層42およびカソード電極43から有機EL素子40が構成されており、この有機EL素子40によって表示パネルが構成される。なお、1つのアノード電極41の形成領域に対応して1つの有機EL素子40が形成されており、この有機EL素子40によって1の画素が構成される。
【0022】
本実施の形態では、1個のICチップ20に4つの画素駆動端子25a〜25dが設けられると共に、多数の有機EL素子40がICチップ20の数に対応した複数の組に分割されており、1組の有機EL素子40、すなわち1つのICチップ20を取り囲んでいる4つの有機EL素子40には画素駆動端子25a〜25dが個別に接続される。これによって、ICチップ20の数は、従来と比較して4分の1となりダイの面積が小さくなる。また、従来に比較して大きなサイズのICチップ20を透明基板11に配設することができる。更に、Y方向およびX方向の各配線の数は従来と比較して2分の1となるので、画素の面積が大きくなる。加えて、これらの配線と接続される駆動回路の出力本数が少なくなる。更に、これらの配線と駆動回路との接続ピッチを大きくすることができる。
【0023】
次に、このような構成を有する表示装置10の製造方法について、図4および図1乃至図3を参照して説明する。
【0024】
まず、透明基板11に、エンボス加工法によって、上面と下面を有する数十μmの大きさの複数の窪み11AをX方向およびY方向のそれぞれに数十μmの間隔をあけて等間隔に形成する。この窪み11Aの上面は下面の面積よりも大きいものとする。続いて、セルフアセンブル法を用いて、図4に示したように、複数の窪み11AのそれぞれにICチップ20を嵌合して固定する。このとき、従来と比較して、透明基板11に搭載するICチップ20の数が少なくなるので、ICチップ20の実装時間が削減される。また、ICチップ20のサイズを大きくすることが可能となり、これによりICチップ20の窪み11Aへの実装が容易となる。
【0025】
ここで、これらICチップ20は、表示装置10の窪み11Aの数に対応した個数になるように、駆動素子が形成されたシリコンウエハをブロック状に分割することによって作製する。このとき、ICチップ20の上面に、このICチップ20の上面での4隅のそれぞれに画素駆動端子25a〜25dを設ける。ICチップ20上面において、X方向の縁部のうち、画素駆動端子25a,25cの間に、外部から電力が供給される電源端子21、走査信号が入力される走査信号入力端子22およびGND端子23のそれぞれを設ける。また、ICチップ20の上面において、一対の対向するY方向の縁部のそれぞれに、データ信号入力端子24aおよびデータ信号入力端子24bを設ける。
【0026】
次に、フォトリソグラフィ法や印刷法を用いることによって、透明基板11のY方向およびX方向のそれぞれに、ICチップ20の各端子と電気的に接続するようにして各配線を形成する。
【0027】
具体的に、Y方向には、ICチップ20の電源端子21に接続される電源配線31、走査信号入力端子22に接続される走査配線32、およびGND端子23に接続されるGND配線33を形成する。また、X方向には、ICチップ20のデータ信号入力端子24aおよびデータ信号入力端子24bに接続されるデータ配線34を形成する。このデータ配線34は、Y方向の各配線と交わらないようにするために、データ信号入力端子24aおよびデータ信号入力端子24bのそれぞれに接続させる。このとき、透明基板11にデータ配線34および走査配線32のそれぞれを形成する本数が少なくなるので、これらの配線と接続される駆動回路の出力本数が少なくなり、また、これらの配線と駆動回路との接続ピッチを大きくすることが可能となる。
【0028】
続いて、スパッタ法によって、透明基板11の上に、これらY方向に形成された各配線、および、X方向に形成された配線を避けるようにして、例えば、酸化インジウム錫からなる多数のアノード電極41をマトリックス状に形成する。これらアノード電極41は、ICチップ20の画素駆動端子25a〜25dのうちの1つと電気的に接続されるように形成する。
【0029】
次いで、アノード電極41が形成されていない領域に、絶縁膜(図示せず)を形成する。絶縁膜を形成した後、蒸着法や、印刷法、スピンコート法などを用いて、アノード電極41および絶縁膜の上に、有機EL層42を形成する。この有機EL層42は、正孔が輸送される有機正孔輸送層、電子と正孔が再結合して白色の蛍光が発光される有機発光層、および、電子が輸送される電子輸送層が順に積層された構成を有する。最後に、有機EL層42の上に、アノード電極41に対向するようにして、カソード電極43を形成する。このカソード電極43は、例えばアルミニウムなどの金属とする。以上のようにして、図1に示した表示装置10が作製される。
【0030】
次に、この表示装置10の動作および駆動方法について、図5および図6を参照して、従来の表示装置100と比較して説明する。なお、図5は、本実施の形態の表示装置10の一部を模式的に表したものであり、マトリックス状に形成された多数の画素の位置のそれぞれを例えば(1,1)のように(x,y)座標で表している。なお、(1,1)はサブピクセルである。
【0031】
従来の表示装置100では、図9に示したように、1つのICチップ120に、1つの画素が電気的に接続されている。このような表示装置100の駆動方式では、図10(A)に示したように、データ配線134Aを通じて、アナログデータ信号が、X方向に(1,1)、(2,1)、・・・・のように連続的に送られる。また、データ配線134B〜134Dのそれぞれにおいても、データ配線134Aと同様に、アナログデータ信号がX方向に連続的に送られる(図10(B),(C),(D))。
【0032】
このとき、図10(E)に示したように、ラッチパルスが、走査配線132Aを通じてデータ配線134Aに連続的に送られたアナログデータ信号を(1,1)、(1,2)、・・・の各画素に取り込むようなタイミングで順次走査される。また、走査配線132B〜132Dのそれぞれにおいても、走査配線132Aと同様に、ラッチパルスがY方向に連続的に送られる(図10(F),(G),(H))。これにより各走査配線のラッチパルスによってラッチされたデータ信号がICチップ120に設けられた画素駆動端子125に送られる。
【0033】
これに対して、本実施の形態の表示装置10では、図5に示したように、1つのICチップ20に、1組の画素、すなわち1つのICチップ20を取り囲んでいる4つの画素が電気的に接続されている。このような表示装置10の駆動方式において、各データ配線では、アナログデータ信号の周波数が、従来方式の1本のデータ配線での周波数の倍のものとなり、従来方式の2本分のデータ配線のアナログデータ信号が1本のデータ配線に混合されて入力される。他方、各走査配線では、従来方式の4本分の走査配線のラッチパルスが1本の走査配線に入力される。
【0034】
具体的には、図6(A)に示したように、データ配線34Aを通じて、アナログデータ信号が、X方向に(1,1)、(1,2)、(2,1)、(2,2)、・・・・のように連続的に送られる。また、データ配線34Bにおいても、データ配線34Aと同様に、アナログデータ信号がX方向に連続的に送られる(図6(B))。このとき、図6(C)に示したように、ラッチパルスが、走査配線32Aを通じて、データ配線34Aに連続的に送られたアナログデータ信号を(1,1)、(1,2)、(2,1)、(2,2)、・・・の各画素に取り込むようなタイミングで順次走査されている。また、走査配線32Bにおいても、走査配線32Aと同様に、ラッチパルスがY方向に連続的に送られる(図6(D))。
【0035】
本実施の形態の表示装置10では、データ配線34A,34Bのそれぞれに連続的に送られたアナログデータ信号が走査配線32A,32Bのそれぞれでラッチされ、このラッチされたデータ信号が1つのICチップ20に設けられた4つ画素駆動端子25a〜25dのそれぞれに送られる。このとき、ICチップ20では、画素駆動端子25a〜25dのそれぞれに送られたデータ信号が、これらデータ信号に比例したデータ電流が各画素に流れるように電圧電流変換がなされる。これにより各画素に配設された有機EL素子40に電流が供給され、この有機EL素子40の有機EL層42が発光する。この発光した光が透明基板11を通じて透過されて画像表示がなされる。
【0036】
このように本実施の形態によれば、1個のICチップ20によって4個の有機EL素子40を一括して駆動するようにしたので、全体としてICチップ20の数を少なくすることができる。よって、ICチップ20のサイズを大きくすることが可能となり、これによって透明基板11に形成された窪み11AへのICチップ20の実装時間を削減することができる。また、ダイの面積を小さくすることが可能となる。更に、データ配線34および走査配線32の本数を少なくすることがすることができ、これらの配線と接続される駆動回路の出力本数を少なくすることができる。加えて、これらの配線と駆動回路との接続ピッチを大きくすることができる。その結果、製造の歩留まりを向上させることができ、また、コストの低減を図ることもできる。
【0037】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態では、1個のICチップ20によって4個の有機EL素子40を一括して駆動するようにしたが、数は限定されるものではなく、例えば2個の有機EL素子を一括して駆動させるようにしてもよい。また、表示素子としては、有機EL素子に限らず、その他の素子、例えば液晶素子やLED(Light Emitting Diode)素子を適用するようにしてもよい。
【0038】
【発明の効果】
以上説明したように本発明の表示装置によれば、1の駆動素子によって複数の表示素子を一括して駆動させるようにしたので、全体として駆動素子の数を削減することができる。よって、駆動素子のサイズを大きくすることが可能となり、これにより基板に形成された窪みへの駆動素子の実装時間等の作業時間を短くすることができる。また、ダイの面積を小さくすることも可能となる。更に、データ配線および走査配線のそれぞれの本数を削減することができ、これらの配線と接続される駆動回路の出力本数を少なくすることが可能となる。加えて、これらの配線と駆動回路との接続ピッチを大きくすることができる。その結果、製造の歩留まりを向上させることができると共にコストの低減を図ることが可能になる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る表示装置の概略構成図である。
【図2】図1に示した表示装置のICチップが配設された透明基板の概略構成図である。
【図3】図1に示した表示装置のICチップの概略構成図である。
【図4】図1に示した表示装置の製造方法を説明するための工程図である。
【図5】図1に示した表示装置の駆動方式を説明するための表示装置の模式図である。
【図6】図1に示した表示装置の駆動方式を説明するためのタイムチャート図である。
【図7】従来の表示装置のマイクロICチップが配設された透明基板の概略構成図である。
【図8】図7に示した表示装置のマイクロICチップの概略構成図である。
【図9】従来の表示装置の駆動方式を説明するための表示装置の模式図である
【図10】従来の表示装置の駆動方式を説明するためのタイムチャート図である。
【符号の説明】
10・・・ 表示装置、11・・・ 透明基板、11A・・・ 窪み、20・・・ ICチップ、21・・・ 電源端子、22・・・ 走査信号入力端子、23・・・ GND端子、24a,24b・・・ データ信号入力端子、25a,25b,25c,25d・・・ 画素駆動端子、31・・・ 電源配線、32・・・ 走査配線、33・・・ GND配線、34・・・ データ配線、40・・・ 有機EL素子、41・・・ アノード電極、42・・・ 有機EL層、43・・・ カソード電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a display device in which an organic EL (Electro Luminescence) element or the like is formed as a pixel, and particularly to a display device having a driving element for controlling light emission of each pixel on the same substrate.
[0002]
[Prior art]
In the display device, for example, a large number of organic EL elements are arranged in a matrix as light emitting elements, and each of these organic EL elements constitutes one pixel. In this display device, an image or a character is displayed by selectively driving each pixel according to a video signal.
[0003]
As a driving method of the organic EL element provided in each pixel of such a display device, there is an active matrix method. This active matrix display device is provided with a drive element for controlling light emission for each organic EL element.
[0004]
Generally, a transistor such as a TFT (Thin Film Transistor) formed by directly performing a semiconductor process on a substrate is used as a driving element. On the other hand, in recent years, a technique has been proposed in which a block-shaped micro IC chip is used as a driving element, and the micro IC (Integrated Circuit) chip is disposed in a depression formed in a substrate. As a method of disposing the micro IC chip in the depression of the substrate, a silicon wafer on which many driving elements are formed is formed in a very small block shape so as to correspond to the number of pixels of the display device. After dividing into micro IC chips, there is a method in which these micro IC chips are disposed in depressions (see Japanese Patent Application Laid-Open No. 9-506742). The micro IC chip has a pair of opposed upper and lower surfaces, and the area of the upper surface is larger than that of the lower surface.
[0005]
FIG. 7 illustrates a configuration of the
[0006]
On the upper edge of the
[0007]
[Problems to be solved by the invention]
By the way, in the above-described
[0008]
As described above, in the
[0009]
When the size of one
[0010]
The present invention has been made in view of such a problem, and an object of the present invention is to reduce the number of driving elements for driving a display element, improve the manufacturing yield, and reduce the cost. It is to provide a display device which can be used.
[0011]
[Means for Solving the Problems]
The display device according to the present invention includes a substrate, a plurality of display elements arranged in a matrix on the substrate and divided into a plurality of sets, and collectively driving each of the divided display elements for each set. A plurality of driving elements are provided, and a plurality of display elements are collectively driven by one driving element.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0013]
FIG. 1 shows a configuration of a
[0014]
The
[0015]
In the
[0016]
On the upper surface of the
[0017]
In the
[0018]
Wirings formed in the Y and X directions are electrically connected to each terminal of the
[0019]
A large number of
[0020]
An insulating film (not shown) is formed in a region where the
[0021]
An
[0022]
In the present embodiment, one
[0023]
Next, a method for manufacturing the
[0024]
First, a plurality of
[0025]
Here, these IC chips 20 are manufactured by dividing the silicon wafer on which the driving elements are formed into blocks so as to have a number corresponding to the number of the
[0026]
Next, by using a photolithography method or a printing method, each wiring is formed in the Y direction and the X direction of the
[0027]
Specifically, in the Y direction, a power supply line 31 connected to the power supply terminal 21 of the
[0028]
Subsequently, a large number of anode electrodes made of, for example, indium tin oxide are formed on the
[0029]
Next, an insulating film (not shown) is formed in a region where the
[0030]
Next, an operation and a driving method of the
[0031]
In the
[0032]
At this time, as shown in FIG. 10E, the latch pulse causes the analog data signal continuously sent to the data wiring 134A through the
[0033]
On the other hand, in the
[0034]
Specifically, as shown in FIG. 6A, the analog data signal is transmitted through the data wiring 34A in the X direction at (1, 1), (1, 2), (2, 1), (2, 1). 2) Sent continuously as in. Also, analog data signals are continuously transmitted in the X direction on the data wiring 34B, similarly to the data wiring 34A (FIG. 6B). At this time, as shown in FIG. 6C, the latch pulse causes the analog data signal continuously transmitted to the data wiring 34A via the scanning wiring 32A to be (1, 1), (1, 2), ( .. Are sequentially scanned at timings to be taken in each pixel of (2, 1), (2, 2),. Also, in the scanning wiring 32B, similarly to the scanning wiring 32A, the latch pulse is continuously transmitted in the Y direction (FIG. 6D).
[0035]
In the
[0036]
As described above, according to the present embodiment, the four
[0037]
As described above, the present invention has been described with reference to the embodiment. However, the present invention is not limited to the above embodiment, and various modifications are possible. For example, in the above-described embodiment, four
[0038]
【The invention's effect】
As described above, according to the display device of the present invention, a plurality of display elements are collectively driven by one drive element, so that the number of drive elements can be reduced as a whole. Therefore, it is possible to increase the size of the driving element, thereby shortening the operation time such as the mounting time of the driving element in the depression formed in the substrate. Also, the area of the die can be reduced. Further, the number of data wirings and the number of scanning wirings can be reduced, and the number of outputs of a driving circuit connected to these wirings can be reduced. In addition, the connection pitch between these wirings and the driving circuit can be increased. As a result, the manufacturing yield can be improved and the cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a display device according to an embodiment of the present invention.
FIG. 2 is a schematic configuration diagram of a transparent substrate on which an IC chip of the display device shown in FIG. 1 is provided.
FIG. 3 is a schematic configuration diagram of an IC chip of the display device shown in FIG.
FIG. 4 is a process chart for explaining a method of manufacturing the display device shown in FIG.
FIG. 5 is a schematic diagram of a display device for explaining a driving method of the display device shown in FIG. 1;
FIG. 6 is a time chart for explaining a driving method of the display device shown in FIG. 1;
FIG. 7 is a schematic configuration diagram of a transparent substrate provided with a micro IC chip of a conventional display device.
8 is a schematic configuration diagram of a micro IC chip of the display device shown in FIG.
FIG. 9 is a schematic diagram of a display device for explaining a driving method of a conventional display device. FIG. 10 is a time chart diagram for explaining a driving method of a conventional display device.
[Explanation of symbols]
DESCRIPTION OF
Claims (8)
前記基板の上にマトリックス状に配置されると共に複数の組に分割された多数の表示素子と、
各々前記分割された表示素子を組ごとに一括して駆動する複数の駆動素子と
を備えたことを特徴とする表示装置。Board and
A number of display elements arranged in a matrix on the substrate and divided into a plurality of sets,
A display device, comprising: a plurality of driving elements each of which drives the divided display elements collectively for each set.
ことを特徴とする請求項1記載の表示装置。The display device according to claim 1, wherein the driving element has a plurality of driving terminals, and individually drives different display elements through each driving terminal.
ことを特徴とする請求項2記載の表示装置。3. The display device according to claim 2, wherein the driving elements have the same number of driving terminals as the number of display elements in each set.
ことを特徴とする請求項1記載の表示装置。The display device according to claim 1, wherein the driving element is an IC chip.
ことを特徴とする請求項1記載の表示装置。The display device according to claim 1, wherein the display element is an organic EL element.
ことを特徴とする請求項4記載の表示装置。5. The display device according to claim 4, wherein the IC chip has a pair of opposed upper and lower surfaces, and the upper surface has a larger area than the lower surface.
ことを特徴とする請求項6記載の表示装置。The display device according to claim 6, wherein a plurality of depressions are formed in the substrate, and the IC chip is provided in the depressions.
ことを特徴とする請求項1記載の表示装置。The display device according to claim 1, wherein the substrate is a transparent substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002172728A JP2004020704A (en) | 2002-06-13 | 2002-06-13 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002172728A JP2004020704A (en) | 2002-06-13 | 2002-06-13 | Display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004020704A true JP2004020704A (en) | 2004-01-22 |
Family
ID=31172208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002172728A Pending JP2004020704A (en) | 2002-06-13 | 2002-06-13 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004020704A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006062858A3 (en) * | 2004-12-07 | 2006-08-03 | Eastman Kodak Co | Oled displays with a varying sized pixels |
-
2002
- 2002-06-13 JP JP2002172728A patent/JP2004020704A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006062858A3 (en) * | 2004-12-07 | 2006-08-03 | Eastman Kodak Co | Oled displays with a varying sized pixels |
US7382384B2 (en) | 2004-12-07 | 2008-06-03 | Eastman Kodak Company | OLED displays with varying sized pixels |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10062744B2 (en) | Display module | |
CN1242371C (en) | Image display apparatus and manufacturing method thereof | |
US8264426B2 (en) | Organic light emitting display device and a method for generating scan signals for driving an organic light emitting display device having a scan driver | |
CN100421145C (en) | Light-emitting display and method of constructing the light-emitting display | |
US12198616B2 (en) | Pixel group and column token display architectures | |
US10909914B2 (en) | Display device and driving method thereof having a display area in a peripheral region | |
CN116613184A (en) | LED display panel | |
US12039917B2 (en) | Displays with hybrid-control pixel clusters | |
KR20170080233A (en) | Display device haivng narrow bezel | |
JP2004020704A (en) | Display device | |
WO2022052058A1 (en) | Light emitting panel and preparation method therefor, and electronic device | |
TW202129620A (en) | Light emitting display apparatus and pixel circuit chip of light emitting display apparatus | |
US7091657B2 (en) | Organic electro-luminescent display device and method for manufacturing the same | |
KR100645535B1 (en) | Organic light emitting display device and manufacturing method | |
CN119866519A (en) | Display module | |
CN115831040A (en) | Pixel island, display device and light field display device | |
KR20230015384A (en) | Display device using semiconductor light emitting device and manufacturing method thereof | |
KR20030057967A (en) | Active matrix flat panel display panel |