[go: up one dir, main page]

JP2004014595A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004014595A
JP2004014595A JP2002162458A JP2002162458A JP2004014595A JP 2004014595 A JP2004014595 A JP 2004014595A JP 2002162458 A JP2002162458 A JP 2002162458A JP 2002162458 A JP2002162458 A JP 2002162458A JP 2004014595 A JP2004014595 A JP 2004014595A
Authority
JP
Japan
Prior art keywords
group
width
groove
plating film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002162458A
Other languages
English (en)
Inventor
Takehiro Aritoku
有得　武浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002162458A priority Critical patent/JP2004014595A/ja
Priority to TW092113537A priority patent/TW200408056A/zh
Priority to US10/442,048 priority patent/US20030222351A1/en
Priority to KR10-2003-0035586A priority patent/KR20030094508A/ko
Publication of JP2004014595A publication Critical patent/JP2004014595A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】太幅配線をより狭い幅で、かつ製造プロセスから決まるディッシングやエロージョンが起きない幅に制限することにより、抵抗値の変動見積もりを小さくでき高速設計に適した半導体装置及びその製造方法を提供する。
【解決手段】絶縁膜１中に形成された第１の配線幅を有する細溝群２と、絶縁膜１中に形成された第１の配線幅よりも広い第２の配線幅を有する太溝群３と、細溝群２と太溝群３内及び絶縁膜１上に形成されたメッキ膜６とを有する半導体装置であって、太溝群３の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限した。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁膜中に形成された細溝群及び太溝群と、太溝群と細溝群内及び絶縁膜上に形成されたＣｕ等のメッキ膜とを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置では、高性能な配線を実現するためにＣｕ等の溝配線を適用することが重要な要素の一つとなっている。このため、図３あるいは図４に示すように、絶縁膜４０，５０に配線部分となる溝を掘りバリアメタルやシードＣｕ層４１，５１をスパッタ成膜する。
【０００３】
そして、Ｃｕ等のメッキ膜４２，５２をメッキ法で成膜したあとＣＭＰ法（化学的機械的研磨）により溝内部以外の飛び出た不要なＣｕを除去する。
【０００４】
しかし、上記ＣＭＰ法では太い幅の配線部やその密集個所にディッシング（図４参照）やエロージョン（図５参照）という削れ過ぎ現象がおこり、配線抵抗の上昇が起こることが知られている。
【０００５】
そこで、通常、ディッシング対策としては配線幅の制限を、エロージョン対策としては太い幅配線間隔を広く取るという制限を設けるという手法が採用されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、制限されている配線幅がまだ太く、ディッシングをある程度容認している。このため、細幅配線と太幅配線とのシート抵抗値（Ω／□）に違いがあること（太幅配線の抵抗値が高いこと）により、抵抗値の変動幅見積もりを大きくとらなければならない。このことは、ＬＳＩ（大規模集積回路）の高速設計に大きな障害となるという問題を生じさせる。
【０００７】
また、エロージョン対策として太幅配線の間隔を大きくとらなければならず、ＬＳＩの高密度設計の妨げとなるという問題も生じさせる。
【０００８】
そこで、本発明は、上記従来技術の問題点に鑑みて成されたものであり、その目的とするところは、太幅配線をより狭い幅で、かつ製造プロセスから決まるディッシングやエロージョンが起きない幅に制限することにより、抵抗値の変動見積もりを小さくでき高速設計に適した半導体装置及びその製造方法を提供することにある。
【０００９】
さらに、本発明の他の目的は、許される太幅間の間隔に最小間隔を使用できるようにすると共に、高集積な設計を可能にした半導体装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明では、絶縁膜中に形成された第１の配線幅を有する細溝群と、絶縁膜中に形成された第１の配線幅よりも広い第２の配線幅を有する太溝群と、細溝群と太溝群内及び絶縁膜上に形成されたメッキ膜とを有する半導体装置において、上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限したことを特徴とする。
【００１１】
ここで、前記ボトムアップ効果は、前記溝の段差部で前記メッキ膜が厚く形成されるという特性を表わす。
【００１２】
前記絶縁膜上には、さらに溝のない平坦部が形成されており、前記メッキ膜の表面を基準にした場合に、前記太溝群上のメッキ膜の高さと、前記細溝群上のメッキ膜の高さと、上記平坦部上のメッキ膜の高さとがほぼ同等である。
【００１３】
このような状況の下、上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限することにより、前記メッキ膜の単位面積当たりの抵抗値を前記配線幅に依存させないようにした。
【００１４】
また、上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限することにより、前記太溝群の間隔を最小間隔に設定した。
【００１５】
好ましくは、前記メッキ膜は銅により形成されており、かつ前記絶縁膜と前記メッキ膜との間にはバリアメタルとシード層が介在する。
【００１６】
例えば、前記第２の配線幅は、最大幅で４μｍ程度である。
【００１７】
また、本発明では、絶縁膜を有する半導体装置の製造方法において、リソグラフィー技術とエッチング技術とを用いて、上記絶縁膜中に第１の配線幅を有する細溝群と、第１の配線幅よりも広い第２の配線幅を有する太溝群とをそれぞれ形成し、上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限した状態で、太溝群と細溝群内及び絶縁膜上にメッキ法によりメッキ膜を形成し、化学的機械的研磨処理を用いて、溝部から飛び出ている余分なメッキ膜を除去することにより、太溝群と細溝群内に太溝配線群と細溝配線群とをそれぞれ形成することを特徴とする。
【００１８】
ここで、前記ボトムアップ効果は、前記溝の段差部で前記メッキ膜が厚く形成されるという特性を表わす。
【００１９】
前記絶縁膜上には、さらに溝のない平坦部が形成されており、前記メッキ膜の表面を基準にした場合に、前記太溝群上のメッキ膜の高さと、前記細溝群上のメッキ膜の高さと、上記平坦部上のメッキ膜の高さとがほぼ同等である。
【００２０】
この場合、前記化学的機械的研磨処理の際に、前記太溝群上と前記細溝群上と上記平坦部上の各部分で、前記メッキ膜の研磨量が実質的に同一である。前記各部分でのメッキ膜の研磨量を実質的に同一にすることにより、ディッシングあるいはエロージョンが起こらないようにした。
【００２１】
また、前記エロージョンを起こらせないことにすることにより、前記太溝群の間隔を最小間隔に設定した。
【００２２】
このような状況の下、上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限することにより、前記メッキ膜の単位面積当たりの抵抗値を前記配線幅に依存させないようにした。
【００２３】
好ましくは、前記メッキ膜を銅により形成し、かつ前記絶縁膜と前記メッキ膜との間にバリアメタルとシード層をそれぞれ形成した。
【００２４】
【発明の実施の形態】
本発明の実施の形態を、図面を参照しながら以下に詳述する。
【００２５】
本発明の実施の形態の特徴は、溝配線を有する半導体装置において、太幅の配線幅を溝を埋めるメッキ時にボトムアップ効果が及ぶ幅以内に制限することにより、単位面積当たりの抵抗値に配線幅依存性のない高集積可能な設計を可能にしたことにある。
【００２６】
まず、図３を参照して、上記ボトムアップ効果について説明する。
【００２７】
絶縁膜３０中に細溝群３１及び太溝群３２とが形成されている。さらに、細溝群３１と太溝群３２内及び絶縁膜３０上にＣｕ等のメッキ膜３３が形成されている。
【００２８】
ここで、上述したボトムアップ効果とは溝の端の部分（段差部）があるところにメッキ膜が厚く成膜されるという特性である。具体的には、図３に示すように、細溝群３１のところと太溝群３２の段差部にメッキ膜３３が厚く成膜されている。
【００２９】
次に、図１及び図２を参照して、本発明の実施の形態について説明する。
【００３０】
絶縁膜１中に細溝群２及び太溝群３とが形成されている。さらに、細溝群２と太溝群３内及び絶縁膜１上にＣｕ等のメッキ膜６が形成されている。さらに、絶縁膜１とメッキ膜６との間には、バリアメタル４及びシードＣｕ膜５とが形成されている。
【００３１】
このような構成の下、本発明の実施の形態では、太溝を上述のボトムアップ効果の生じる幅以内に制限してあるので、メッキ膜６の表面で高さを見た場合、細溝群２上と、太溝群上３と、溝のない平坦な部分上７との各部分においてほぼ同等の高さになっている。
【００３２】
これにより、図２に示すように、次工程のＣｕ等のメッキ膜６のＣＭＰ（化学的機械的研磨）を行うとき、各部分での必要研磨量が同一つとなり、ディッシング（図４参照）やエロージョン（図５参照）が起きないという効果が得られる。また、エロージョン（図５参照）が起きないので、太溝群３の間隔を最小間隔に設定できる。
【００３３】
従来のように、ボトムアップ効果の及ばない幅を許容すると、図３に示すようになり、太幅溝３２の中ほど部分は表面高さが低い状態となり、これを研磨するとどうしてもディッシングやエロージョンが起こることになり、ディッシングによる太溝配線の抵抗上昇を設計に見込まなければならない。また、極端なエロージョンの発生を押さえるために、太幅溝３２の間隔も広くしておかなければならない。
【００３４】
図３を図１及び図２を比較すると明らかなように、図１及び図２はトータル溝配線幅で同じだけの配線幅であるが、間隔を含めると本発明のほうが、ＬＳＩ等の半導体装置を高集積に製造することが可能である。
【００３５】
【実施例】
図１及び図２を参照して、本発明の一実施例について詳細に説明する。
【００３６】
まず、絶縁膜１に、リソグラフィー技術とエッチング技術を用い、深さ４０００Ａ程度の細溝群２と太溝群３（最大幅４μｍ程度）を形成する。
【００３７】
さらに、バリアメタル４及びシードＣｕ膜５（膜厚１０００Ａ程度）を形成する。その後、Ｃｕメッキ法によりメッキ膜６（膜厚７０００Ａ程度）を形成する。この時、従来技術では、図３に示すように、溝の段差部でボトムアップ効果（段差部に厚く成膜される現象）が生じるが、本発明の実施例では、太溝の幅をボトムアップ効果の及ぶ幅以内に制限しているので図１のような形状となる。
【００３８】
図１のような形状とは、メッキ膜６の表面で高さを見た場合、細溝群２上と、太溝群上３と、溝のない平坦な部分上７との各部分においてほぼ同等の高さとなっていることである。
【００３９】
次に、図２に示すように、ＣＭＰ（化学的機械的研磨）により溝部から飛び出ている余分なＣｕを除去し、溝配線（細溝配線群８と太溝配線群９）を形成する。
【００４０】
このＣＭＰのときに削るべきＣｕの厚さがどのパターン部分でも同等なため、ディッシングやエロージョンが起こることはないという効果が得られる。また、エロージョンが起こらないので太溝の間隔も最小間隔が使用できる。
【００４１】
ここで、本発明のボトムアップ効果のある幅は、メッキ液の能力によるところがおおきい。
【００４２】
【発明の効果】
本発明によれば、太幅配線をより狭い幅で、かつ製造プロセスから決まるディッシングやエロージョンが起きない幅に制限することにより、抵抗値の変動見積もりを小さくでき高速設計に適した半導体装置及びその製造方法を提供することができる。
【００４３】
さらに、本発明によれば、許される太幅間の間隔に最小間隔を使用できるようにすると共に、高集積な設計を可能にした半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例としての要部断面図である。
【図２】本発明の一実施例としての要部断面図である。
【図３】ボトムアップ効果について説明する要部断面図である。
【図４】ディッシングによる削れ過ぎ現象を示す要部断面図である。
【図５】エロージョンによる削れ過ぎ現象を示す要部断面図である。
【符号の説明】
１　　絶縁膜
２　　細溝群
３　　太溝群
４　　バリアメタル
５　　シードＣｕ膜
６　　メッキ膜
７　　溝のない平坦部
８　　細溝配線群
９　　太溝配線群

Claims (15)

  1. 絶縁膜中に形成された第１の配線幅を有する細溝群と、絶縁膜中に形成された第１の配線幅よりも広い第２の配線幅を有する太溝群と、細溝群と太溝群内及び絶縁膜上に形成されたメッキ膜とを有する半導体装置において、
    上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限したことを特徴とする半導体装置。
  2. 前記ボトムアップ効果は、前記溝の段差部で前記メッキ膜が厚く形成されるという特性を表わすことを特徴とする請求項１に記載の半導体装置。
  3. 前記絶縁膜上には、さらに溝のない平坦部が形成されており、前記メッキ膜の表面を基準にした場合に、前記太溝群上のメッキ膜の高さと、前記細溝群上のメッキ膜の高さと、上記平坦部上のメッキ膜の高さとがほぼ同等であることを特徴とする請求項１に記載の半導体装置。
  4. 上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限することにより、前記メッキ膜の単位面積当たりの抵抗値を前記配線幅に依存させないようにしたことを特徴とする請求項１に記載の半導体装置。
  5. 上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限することにより、前記太溝群の間隔を最小間隔に設定したことを特徴とする請求項１に記載の半導体装置。
  6. 前記メッキ膜は銅により形成されており、かつ前記絶縁膜と前記メッキ膜との間にはバリアメタルとシード層が介在することを特徴とする請求項１に記載の半導体装置。
  7. 前記第２の配線幅は、最大幅で４μｍ程度であることを特徴とする請求項１に記載の半導体装置。
  8. 絶縁膜を有する半導体装置の製造方法において、
    リソグラフィー技術とエッチング技術とを用いて、上記絶縁膜中に第１の配線幅を有する細溝群と、第１の配線幅よりも広い第２の配線幅を有する太溝群とをそれぞれ形成し、
    上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限した状態で、太溝群と細溝群内及び絶縁膜上にメッキ法によりメッキ膜を形成し、
    化学的機械的研磨処理を用いて、溝部から飛び出ている余分なメッキ膜を除去することにより、太溝群と細溝群内に太溝配線群と細溝配線群とをそれぞれ形成することを特徴とする半導体装置の製造方法。
  9. 前記ボトムアップ効果は、前記溝の段差部で前記メッキ膜が厚く形成されるという特性を表わすことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記絶縁膜上には、さらに溝のない平坦部が形成されており、前記メッキ膜の表面を基準にした場合に、前記太溝群上のメッキ膜の高さと、前記細溝群上のメッキ膜の高さと、上記平坦部上のメッキ膜の高さとがほぼ同等であることを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記化学的機械的研磨処理の際に、前記太溝群上と前記細溝群上と上記平坦部上の各部分で、前記メッキ膜の研磨量が実質的に同一であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記各部分でのメッキ膜の研磨量を実質的に同一にすることにより、ディッシングあるいはエロージョンが起こらないようにしたことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記エロージョンを起こらせないことにすることにより、前記太溝群の間隔を最小間隔に設定したことを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 上記太溝群の第２の配線幅をボトムアップ効果の及ぶ幅以内に制限することにより、前記メッキ膜の単位面積当たりの抵抗値を前記配線幅に依存させないようにしたことを特徴とする請求項８に記載の半導体装置の製造方法。
  15. 前記メッキ膜を銅により形成し、かつ前記絶縁膜と前記メッキ膜との間にバリアメタルとシード層をそれぞれ形成したことを特徴とする請求項８に記載の半導体装置の製造方法。
JP2002162458A 2002-06-04 2002-06-04 半導体装置及びその製造方法 Pending JP2004014595A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002162458A JP2004014595A (ja) 2002-06-04 2002-06-04 半導体装置及びその製造方法
TW092113537A TW200408056A (en) 2002-06-04 2003-05-20 Semiconductor device with thick interconnections free of dishing and erosion, and method of manufacturing such semiconductor device
US10/442,048 US20030222351A1 (en) 2002-06-04 2003-05-21 Semiconductor device with thick interconnections free of dishing and erosion, and method of manufacturing such semiconductor device
KR10-2003-0035586A KR20030094508A (ko) 2002-06-04 2003-06-03 디싱과 에로전이 없는 광폭 배선을 가진 반도체 장치 및그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002162458A JP2004014595A (ja) 2002-06-04 2002-06-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004014595A true JP2004014595A (ja) 2004-01-15

Family

ID=29561673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002162458A Pending JP2004014595A (ja) 2002-06-04 2002-06-04 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20030222351A1 (ja)
JP (1) JP2004014595A (ja)
KR (1) KR20030094508A (ja)
TW (1) TW200408056A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033796A (ja) * 2010-08-02 2012-02-16 Panasonic Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045435A (en) * 1997-08-04 2000-04-04 Motorola, Inc. Low selectivity chemical mechanical polishing (CMP) process for use on integrated circuit metal interconnects
US6346479B1 (en) * 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US6943112B2 (en) * 2002-07-22 2005-09-13 Asm Nutool, Inc. Defect-free thin and planar film processing
US6861354B2 (en) * 2002-02-04 2005-03-01 Asm Nutool Inc Method and structure to reduce defects in integrated circuits and substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033796A (ja) * 2010-08-02 2012-02-16 Panasonic Corp 半導体装置

Also Published As

Publication number Publication date
TW200408056A (en) 2004-05-16
US20030222351A1 (en) 2003-12-04
KR20030094508A (ko) 2003-12-12

Similar Documents

Publication Publication Date Title
KR100383504B1 (ko) 반도체 장치 및 그 제조 방법
US9768031B2 (en) Semiconductor device manufacturing methods
KR19980018523A (ko) 얕은 트랜치 분리를 위한 갭 충진 및 평탄화 방법
US6048771A (en) Shallow trench isolation technique
KR101701573B1 (ko) 견고한 금속화 프로파일을 위한 이중층 하드 마스크
US6541349B2 (en) Shallow trench isolation using non-conformal dielectric and planarizatrion
US7470630B1 (en) Approach to reduce parasitic capacitance from dummy fill
US6716743B2 (en) Method of manufacturing a semiconductor device
JP2000150641A (ja) 半導体装置の製造方法
US20060099794A1 (en) Interconnect structure to reduce stress induced voiding effect
JP2004014595A (ja) 半導体装置及びその製造方法
KR100689839B1 (ko) 반도체장치의 더미패턴 설계방법
JP2003520449A (ja) ダマスク構造体とダマスク構造体を形成する方法
EP0597603A2 (en) Trench isolation planarization using a hard mask
CN102412198B (zh) 半导体器件制作方法
KR100807026B1 (ko) 반도체 장치 제조 방법
KR100347533B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2010010449A (ja) 半導体装置の製造方法
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100497165B1 (ko) 반도체 소자의 금속배선 형성방법
JPH02262338A (ja) 半導体装置の製造方法
KR100557916B1 (ko) 금속막 화학적기계연마 방법
KR100456419B1 (ko) 반도체 소자의 제조방법
KR20040032352A (ko) 금속 배선의 형성 방법
JP2006165376A (ja) 電子装置及びその設計方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050223

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050622