[go: up one dir, main page]

JP2004006724A - 半導体装置およびその製造方法、電気光学装置、液晶表示装置、電子機器 - Google Patents

半導体装置およびその製造方法、電気光学装置、液晶表示装置、電子機器 Download PDF

Info

Publication number
JP2004006724A
JP2004006724A JP2003076904A JP2003076904A JP2004006724A JP 2004006724 A JP2004006724 A JP 2004006724A JP 2003076904 A JP2003076904 A JP 2003076904A JP 2003076904 A JP2003076904 A JP 2003076904A JP 2004006724 A JP2004006724 A JP 2004006724A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
substrates
circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003076904A
Other languages
English (en)
Other versions
JP4329368B2 (ja
Inventor
Mutsumi Kimura
木村　睦
Satoshi Inoue
井上　聡
Sumio Utsunomiya
宇都宮　純夫
Hiroyuki Hara
原　弘幸
Wakao Miyazawa
宮沢　和加雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003076904A priority Critical patent/JP4329368B2/ja
Priority to US10/392,191 priority patent/US7101729B2/en
Priority to KR10-2003-0019123A priority patent/KR100515774B1/ko
Priority to CNB031082947A priority patent/CN100339939C/zh
Priority to TW092106986A priority patent/TWI239078B/zh
Publication of JP2004006724A publication Critical patent/JP2004006724A/ja
Application granted granted Critical
Publication of JP4329368B2 publication Critical patent/JP4329368B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明は、薄膜回路の基板間転写技術を使用して大型の半導体装置を製造することを目的とする。
【解決手段】複数の第２基板（２１）をタイル状に配置することでより大型化する。第２基板（２１）として、両面配線や多層配線のプリント基板やフレキシブルプリント回路を用いる。複数の第２基板（２１）はそれぞれ独立に駆動し、複数の第２基板（２１）を互いに重ね合い、重ね合う部分に駆動回路（２３）を配置する。また、複数の第２基板（２１）を互いに重ね合い、重ね合う部分で互いの回路を接続する。
【選択図】　図４

Description

【０００１】
【発明の属する技術分野】
本発明は、基板に形成した薄膜チップを剥離し、これを他の基板に転写して半導体装置を組み立てる剥離転写技術を使用した半導体装置や電気光学装置に関する。また、半導体装置及び電気光学装置の製造方法に関する。
【０００２】
【背景技術】
半導体装置、例えば、液晶表示装置や有機ＥＬ表示装置等の電気光学装置では、薄膜トランジスタや有機エレクトロルミネッセンス（ＥＬ）素子等の一定の機能を果たす機能素子と、これ等機能素子間の配線や支持基板を含む表示パネルを備えている。ここで、電気光学装置とは、電気的作用によって発光あるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子としては、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子が挙げられ、これを備えた表示装置等を電気光学装置という。
【０００３】
通常、電気光学装置の表示パネルにおける機能素子の占める面積の割合は全体の一部分であり、配線、電極、支持基板等がその殆どを占めている。しかし、所望の性能の機能素子を作成するために高度で複雑な製造プロセスが必要とされる。表示パネル等を製造する場合には、支持基板、機能素子、配線等を一連のプロセスによって形成するので複雑な製造プロセスは不可避的であり、一般的に、製造コストは高額になる傾向がある。
【０００４】
もし、機能素子と、配線や支持基板とを別個に作成し、配線や支持基板上の必要とされる部分にだけ機能素子を配置することができれば、全体として平均すれば、この表示パネル（大面積の半導体装置）の製造コストを低減することが可能である。製造システムとして見れば、半導体装置や電気光学装置の製造コストを低減することが期待できる。
【０００５】
また、機能素子を大型の基板に逐次転写配置することによって大画面の電気光学装置等のように極めて大型の半導体装置を製造することも可能となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、被転写対象として大型の基板を用いた場合、転写対象の素子チップと該基板との位置決めを正確に行うことは案外に難しい。この一因として、被転写対象の基板が大型であると当該基板の伸縮が大きくなることが挙げられる。特に、プリント基板やフレキシブルプリント回路では、当該基板の伸縮が大きい。また、被転写対象の基板が大型になると関連する製造装置も大型化する必要が生じる。基板が大型になると製造時のハンドリングも難しくなる。
【０００７】
よって、本発明は、剥離転写技術を使用して大型の基板の半導体装置や電気光学装置を製造することを容易にする技術を提供することを目的とする。
【０００８】
また、本発明は、この技術を使用した半導体装置や電気光学装置を提供する際の、素子チップと第２基板の位置決めや製造時のハンドリングを容易にするために、小型の第２基板を用いながら、大型の半導体装置の製造を可能とすることを目的とする。
【０００９】
また、本発明は、剥離転写技術を使用して大型の基板の半導体装置、電気光学装置、電子機器等を製造する製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため本発明は、第１基板上で回路素子などとしての機能を果たす機能素子を形成し、この機能素子を１つ以上含む素子チップを剥離して第２基板上へ転写することにより、又は、上記素子チップを第１基板から剥離して第３基板上へ転写し、更に第３基板から上記素子チップを第２基板上へ転写することにより第２基板に回路を形成してなる半導体装置（あるいは電気光学装置）において、第２の基板をタイル上に複数配置して接続し、当該装置をより大型化することを特徴とする。
【００１１】
この構成によれば、素子チップと第２基板の位置決めや製造時のハンドリングを容易にするために、小型の第２基板を用いながら、大型の半導体装置（あるいは電気光学装置）の製造が可能となる。
【００１２】
また、本発明は、上記半導体装置において、複数の第２基板にそれぞれ形成された各回路は各基板毎に独立に駆動される。また、各基板もそれぞれ独立に駆動することが可能である。
【００１３】
この構成によれば、第２基板の回路や第２基板自体の、配線遅延や時定数増大を気にすることなく、複数の第２基板を確実に駆動できる。
【００１４】
また、本発明は、上記半導体装置において、第２基板の素子チップを転写するのとは反対側に駆動回路を配置することを特徴とする。
【００１５】
また、本発明は、上記半導体装置において、第２基板をフレキシブルプリント回路で形成し、複数の第２基板の少なくとも一部を互いに重ね合い、重ね合う部分に駆動回路を配置することを特徴とする。
【００１６】
これらの構成によれば、第２基板の素子チップを転写する側を有効に利用することができる。
【００１７】
また、本発明は、上記半導体装置において、複数の第２基板上の回路を互いに接続することを特徴とする。
【００１８】
この構成によれば、第２基板毎に駆動回路を設ける必要がないので、製造コスト低減や使用時信頼性向上が実現可能となる。
【００１９】
また、本発明は、上記半導体装置において、タイル状に配置した第２基板を１つの第４基板に貼りつけ、第２基板上の回路同士を第４基板の配線（あるいは接続手段）を介して接続することを特徴とする。
【００２０】
また、本発明は、上記半導体装置において、タイル状に配置される複数の第２基板に複数の第４基板を貼りつけ、互いに隣接する第２基板の回路同士を第４基板の配線（あるいは接続手段）を介して接続することを特徴とする。
【００２１】
また、本発明は、上記半導体装置において、第２基板をフレキシブルプリント回路で形成し、複数の第２基板同士の少なくとも一部を互いに重ね合せ、重なり合う部分で互いの回路を接続することを特徴とする。
【００２２】
また、本発明は、上記半導体装置において、１種類の第２基板を互いに重ね合せ、重なり合う部分で互いの回路を接続することを特徴とする。
【００２３】
また、本発明は、上記半導体装置において、第２基板をフレキシブルプリント回路で形成し、第１の種類の第２基板と第２の種類の第２基板とを交互に重ね合せ、第１の種類の第２基板の素子チップを転写する側と、第２の種類の第２基板の素子チップを転写するのとは反対側で、互いの回路を接続することを特徴とする。
【００２４】
また、本発明は、上記半導体装置において、フレキシブル基板を第１及び第２のフレキシブルプリント回路基板で形成し、第１及び第２のフレキシブルプリント回路基板を交互に配置すると共に、第２のフレキシブルプリント回路基板の両側をそれぞれ隣接する第１のフレキシブルプリント回路基板に乗り上げるように重ね合わせて両基板の回路同士を接続することを特徴とする。
【００２５】
また、本発明は、上記半導体装置において、異方性導電材料により、複数の第２基板上の回路を互いに接続することを特徴とする。
【００２６】
また、本発明は、上記半導体装置において、ワイヤボンディングにより、複数の第２基板上の回路を互いに接続することを特徴とする。
【００２７】
また、本発明は、上記半導体装置において、インクジェット（液滴吐出）方式により導電性材料を吐出して配線を形成し、複数の第２基板上の回路を互いに接続することを特徴とする。
【００２８】
また、本発明は、上記半導体装置において、インクジェット方式により絶縁材などの埋設材料を吐出して複数配置された第２基板相互間の溝や隙間を埋め、その後にインクジェット方式により導電性材料を吐出して配線を形成し、互いに隣接する第２基板上の回路同士を接続することを特徴とする。
【００２９】
また、本発明は、上記半導体装置において、インクジェット方式により撥液材料を吐出して撥液線（線状の撥液膜）を形成し、その後インクジェット方式により導電性材料を吐出して配線を形成し、互いに隣接する第２基板の回路同士を接続することを特徴とする。
【００３０】
また、本発明は、上記半導体装置において、光インターコネクトにより、複数の第２基板上の回路を互いに接続する、あるいは互いに隣接する第２基板の回路同士を接続することを特徴とする。
【００３１】
これらの構成によれば、複数の第２基板上の回路を互いに接続する具体的な方法が与えられる。特に、タイル状に配置される複数の第２基板を１つの第４基板に貼りつけ、第２基板相互の回路同士を第４基板の配線を介して接続することで、第４基板により半導体装置の強度が向上する。また、第２基板を曲げる必要がないので、より確実に、複数の第２基板上の回路を互いに接続することができる。この場合、複数の第２基板を、複数の第４基板に貼り付け、互いに隣接する第２基板の回路同士を第４基板の配線を介して接続してもよい。また、フレキシブルプリント回路基板は、１つの種類のものを互いに重ね合わせるのであれば、１種類の第２基板を用意するだけでよい。また、異方性導電材料により複数の第２基板上の回路を互いに接続すれば、より簡単に、複数の第２基板上の回路を互いに接続することができる。また、光インターコネクトにより、互いに隣接する第２基板の回路同士を接続すれば、電気的に接続する必要がないので、より確実な接続が保証できる。
【００３２】
また、本発明は、上記半導体装置において、隣接する第２基板にそれぞれ相補的な凸凹部を形成し、当該凹凸部同士の嵌め合わせを繰り返すことによってタイル状配置とすることを特徴とする。
【００３３】
この構成によれば、第２基板を自己整合的に正確に配置することができる。
【００３４】
また、本発明は、上記に記載の半導体装置において、機能素子が薄膜トランジスタであることを特徴とする。
【００３５】
また、本発明は、上記に記載の半導体装置において、機能素子が有機エレクトロルミネッセンス素子であることを特徴とする。
【００３６】
また、本発明は、上記半導体装置において、第４基板上に有機エレクトロルミネッセンス素子を備えることを特徴とする。
【００３７】
これらの構成によれば、機能素子が薄膜トランジスタや有機エレクトロルミネッセンス素子である、又は、第４基板上に有機エレクトロルミネッセンス素子を備える半導体装置において、素子チップと第２基板の位置決めや製造時のハンドリングを容易にするために、小型の第２基板を用いながら、大型の半導体装置の製造が可能となる。
【００３８】
また本発明は、上記の半導体装置において、素子チップの剥離や転写に、レーザー照射を用いることを特徴とする。
【００３９】
この方法によれば、本発明で用いる剥離や転写が、難なく可能となる。
【００４０】
また本発明は、上記いずれかの半導体装置を備えてなることを特徴とする電気光学装置である。
【００４１】
この構成によれば、一般に、より大型化の要請が強い電気光学装置に対して、素子チップと第２基板の位置決めや製造時のハンドリングを容易にするために、小型の第２基板を用いながら、大型の電気光学装置の製造が可能となる。電気光学装置には、液晶表示装置、有機ＥＬ表示装置、電気泳動素子が含まれる。
【００４２】
また、本発明は上述の電気光学装置を表示部として用いる電子機器である。ここで、電子機器にはビデオカメラ、テレビ、大型スクリーン、携帯電話機、パーソナルコンピュータ、携帯型情報端末装置（いわゆるＰＤＡ）、その他各種のものが含まれる。
【００４３】
また、本発明の液晶表示装置は、支持基板と、上記支持基板上に画面の単位表示領域を構成する単位表示パネルを複数配列してなる液晶表示パネルと、上記単位表示パネルの画素素子群を駆動する駆動回路と、上記駆動回路を制御するドライバＩＣと、を備える。
【００４４】
かかる構成とすることによって、大画面の液晶表示装置を構成することができる。
【００４５】
好ましくは、上記駆動回路は、上記液晶表示パネルの外周に形成されて液晶を封止するシール部、又は上記単位表示パネル相互間の境界領域に形成されて上記液晶の保持空間を確保するスペーサ部に配置されてなる。それにより、回路の設置による表示領域の減少を回避する。
【００４６】
好ましくは、上記支持基板に各単位表示パネルへの信号配線を担う配線層が形成され、この配線層を利用して前記ドライバＩＣから各駆動回路への信号が供給される。
【００４７】
また、本発明の電気光学装置は、支持基板と、上記支持基板上に画面の単位表示領域を構成する単位表示パネルを複数配列してなる表示パネルと、上記単位表示パネルの画素素子群を駆動する駆動回路と、上記駆動回路を制御するドライバＩＣと、を備える。
【００４８】
かかる構成とすることによって大画面の電気光学装置を得ることができる。
【００４９】
好ましくは、上記支持基板に各単位表示パネルへの信号配線を担う配線層が形成され、この配線層を利用して上記ドライバＩＣから各駆動回路への信号が供給される。
【００５０】
また、本発明の液晶表示装置（電気光学装置）は、支持基板と、上記支持基板上に画面の単位表示領域を構成する単位表示パネルを複数配列してなる液晶表示パネルと、上記液晶表示パネルの外周に形成されて液晶を封止するシール部又は単位表示パネル相互間の境界領域に形成されて液晶の保持空間を確保するスペーサ部に配置されて前記単位表示パネルの画素素子群を駆動する駆動回路と、を備える。
【００５１】
かかる構成とすることによって、全体画面の一部の表示を担う単位表示パネルを組み合わせて大型の表示装置（大画面）を形成することを可能とする。また、液晶の封止領域やスペーサ領域を駆動回路（駆動チップ）の配置場所とすることによって画像形成に使用されないシール等部分の有効活用がなされ、液晶表示パネルの開口効率が低下することを防止することが出来る。
【００５２】
好ましくは、上記支持基板に各単位表示パネルへの信号配線を担う配線層が形成され、この配線層を利用して画面全体の画像を制御するドライバＩＣから各駆動回路への信号が供給される。それにより、大型（液晶）表示パネルの信号配線を確保することが出来る。
【００５３】
好ましくは、上記単位表示パネルが、第１基板上に回路素子としての機能を果たす機能素子を形成し、この機能素子を１つ以上含む素子チップを剥離して第２基板上へ転写することにより、又は、上記素子チップを上記第１基板から剥離して第３基板に転写し、さらに上記第３基板から上記素子チップを上記第２基板上へ転写することにより該第２の基板に回路を形成してなる。
【００５４】
かかる構成とすることによって剥離転写技術による素子チップ基板によって単位表示パネルを構成することができる。
【００５５】
また、本発明の半導体装置の製造方法は、第１基板に剥離層を介して薄膜素子又は薄膜回路を含む回路チップを形成する転写基板形成工程と、上記第１基板に形成した回路チップを剥離して直接に又は第３基板への転写を介して第２基板に転写する剥離転写工程と、上記回路チップが転写された第２基板を下地基板上にタイル状に複数配列する第２基板配列工程と、を含む。
【００５６】
かかる構成によれば、回路チップと第２基板の位置決めや製造時のハンドリングを容易にするために相対的に小型の第２基板を用いながら、大型の半導体装置（あるいは電気光学装置）の製造が可能となる。
【００５７】
好ましくは、上記第２基板配列工程は、更に、上記タイル状に複数配列された第２基板のうち互いに隣接する第２基板同士を上記下地基板に形成された配線によって電気的に接続する接続工程、を含む。
【００５８】
かかる構成とすることによって、第２基板同士を電気的に接続することが可能となる。
【００５９】
好ましくは、上記第２基板配列工程は、更に、上記タイル状に複数配列された第２基板のうち互いに隣接する第２基板同士の少なくとも一部を重ね合せ、この重ね合わせた部分で隣接する第２基板相互の電気的接続を行う接続工程、を含む。
【００６０】
かかる構成とすることによって、重ね合わせ部分で第２基板同士を電気的に接続することが可能となる。
【００６１】
また、本発明の半導体装置の製造方法は、第１基板に剥離層を介して薄膜素子又は薄膜回路を含む回路チップを形成する転写基板形成工程と、上記第１基板に形成した回路チップを剥離して直接に又は第３基板への転写を介して第２基板に転写する剥離転写工程と、上記回路チップが転写された第２基板をタイル状に複数配列すると共に、配列された第２基板同士の境界上に該境界を跨ぐ第４の基板を配置し、この第４基板を介して互いに隣接する第２基板同士を電気的に接続する第２基板配列工程と、を含む。
【００６２】
かかる構成としても隣接する第２基板同士を電気的に接続することが可能となる。
【００６３】
好ましくは、上記第２基板同士の電気的接続を異方性導電膜を介して行う。それにより、比較的簡単に基板間を接続することが可能となる。
【００６４】
好ましくは、上記第２基板をフレキシブルプリント回路で形成する。それにより、基板同士の重ね合わせが容易となる。
【００６５】
また、半導体装置の製造方法は、第１基板に剥離層を介して薄膜素子又は薄膜回路を含む回路チップを形成する転写基板形成工程と、上記第１基板に形成した回路チップを剥離して直接に又は第３基板への転写を介して第２基板に転写する剥離転写工程と、上記回路チップが転写された第２基板をタイル状に複数配列する第２基板配列工程と、配列された上記第２基板上にインクジェット方式により配線を形成し、上記第２基板相互を電気的に接続する接続工程と、を含む。
【００６６】
かかる構成とすることによって配列された各第２基板の電気的接続を行うことが可能となる。
【００６７】
好ましくは、上記接続工程は、インクジェット方式により撥液線を形成し、その後にインクジェット方式により配線を形成し、複数の上記第２基板上の回路を互いに接続する。それにより、インクジェット方式による配線のより確実化を図ることが可能となる。
【００６８】
好ましくは、上記接続工程の前に、更に、配列された上記第２基板相互間の溝や隙間を埋設する埋設工程を含む。それにより、インクジェット式配線の断線を回避することが可能となる。
【００６９】
好ましくは、上記第２基板配列工程は、隣接する２つの上記第２基板のそれぞれに互いに相補的な形状となる部分を予め形成しておき、これ等相補的形状部分の嵌め合わせを各第２基板について繰り返すことによって上記第２の基板をタイル状に配置する。それにより、各第２の基板の配置位置を一意に決めることが可能となる。
【００７０】
好ましくは、上記薄膜素子は薄膜トランジスタ又は有機エレクトロルミネッセンス素子である。薄膜素子や薄膜回路は剥離転写の適用が容易である。
【００７１】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について説明する。
【００７２】
（第１の実施例）
図１は、本発明の第１の実施例の半導体装置の製造過程を説明する工程図である。
【００７３】
まず、図１（ａ）に示すように、石英ガラスなどの透明な第１基板１１上にアモルファスシリコンなどの剥離層１０を介して機能素子１２を１つ以上含む機能素子チップ１３を複数形成する。各機能素子チップ１３上には、導電性材料からなる第１パッド１５が回路接続用の端子として形成される。
【００７４】
図１（ｂ）は、機能素子チップ１３を転写すべき第２基板１４を示している。第２基板１４は、例えば、プリント配線回路基板であり、上面に導電性材料からなる第２パッド１６、下面に配線１７、第２パッド１６及び配線１７を接続するビアプラグ１８（ビアホールを埋設する導電体）などが形成されている。
【００７５】
次に、図１（ｃ）に示すように、第１基板１１０及び第２基板１４を張り合わせ、転写対象となる機能素子チップ１３のパッド１５と第２基板１４のパッド１６とを接続し、機能素子チップ１３の回路と第２基板１４の回路配線とを接続する。そして、接着剤などの張り合わせ手段を介して転写対象となる機能素子チップ１３を第２の基板１４に貼り合わせる。
【００７６】
次に、図１（ｃ）に示すように、基板剥離転写技術によって第１基板１１から素子チップ１３を剥離して第２基板１４側に転写する。
【００７７】
すなわち、第１基板１１の背面から転写対象の機能素子チップ１３の下地の剥離層１０にレーザを照射してアブレーションを生じさせ、機能素子チップ１３と第１基板１１間を遊離する。接着剤などの接着（あるいは接合）手段を介して機能素子チップ１３を第２基板基板１４側に固定して、第１の基板を第２の基板から離間し、機能素子チップ１３を第１基板１１から剥離し、第２の基板１４側に移動する。なお、剥離転写技術については後述する。
【００７８】
機能素子１２を１つ以上含む素子チップ１３を剥離し、第２基板１４上へ転写し、素子チップ１３上の回路と第２基板１４上の回路を接続することにより、半導体装置を形成する。第１パッド１５と第２パッド１６の導通をとることにより、機能素子チップ１３上の回路と第２基板１４上の回路を接続する。第１パッド１５と第２パッド１６との導通をとるのは、剥離転写前でも後でもよい。
【００７９】
このようにして、機能素子チップ１３を第２基板１４に転写してチップ転写第２基板２１が形成される。
【００８０】
次に、図２に示すように、複数のチップ転写第２基板２１を更に支持基板２３の上にタイル状に複数配置あるいは配列することでより大型の半導体装置を形成する。
【００８１】
同図に示すように、複数のチップ転写第２基板２１をタイル状に配置することで半導体装置をより大型化している。これ等のチップ転写第２基板２１はそれぞれ独立に電源や信号の供給を受けて、搭載回路や画素等が独立して駆動可能になされている。電源や信号の供給は下地基板２３に形成された配線を介して行うことが可能である。また、後述するように、配列されたチップ転写第２基板２１上に配線を更に形成して電源や信号の供給を行うこととしても良い。図示の例では、チップ転写第２基板２１の素子チップを転写した面と反対側の面に駆動回路２２を配置している。それにより、個々のチップ転写第２基板２１毎に独立に駆動可能としている。
【００８２】
なお、上述した、第１基板１１、機能素子１２、素子チップ１３、第２基板１４、第１パッド１５、第２パッド１６、配線１７、ビアプラグ１８などの材料、製造方法、構造などは、同等の他の手段、材料、均等物等への置き換えが可能であり、このようなものも本発明の思想の範囲内にある。また、支持基板２３は必須のものではなく、なくとも良い。
【００８３】
（第２の実施例）
図３は、本発明の第２の実施例の半導体装置の製造過程を説明する工程図である。この例では、第３の基板（仮転写基板）を使用している。
【００８４】
まず、同図（ａ）に示すように、石英ガラス等の透明な第１基板１１上にアモルファスシリコン等による剥離層１０を形成する。この上に、機能素子１２を１つ又はそれ以上含む機能素子チップ１３を複数形成する。
【００８５】
図３（ｂ）に示すように、仮転写基板としての第３基板１９に仮接着層１９ａを形成する。
【００８６】
図３（ｃ）に示すように、第１基板１１と第３基板１９とを仮接着層１９ａを介して貼り合わせる。第１基板１１の背面側から転写対象の機能素子チップ１３の下地の剥離層１０にレーザを照射し、剥離層１０にアブレーションを生じさせる。第１及び第３基板を離間して機能素子チップ１３を第１基板１１から剥離し、第３基板１９に仮転写する。
【００８７】
次に、図３（ｄ）に示すように、第３基板１９に仮転写された機能素子チップ１３に接着剤を塗布して第２基板１４と貼り合わせる。第２基板は、例えば、多層配線のフレキシブルプリント回路であり、前述したように、第２パッド１６、配線１７、ビアプラグ１８等が形成されている。
【００８８】
図３（ｅ）に示すように、第基板１９の背面からレーザ照射などによって仮接着層１９ａの接着力を失わせる。第３基板を第２基板から離間して、機能チップ１３を第３基板から剥離し、第２基板１４側に転写する。機能チップのパッド１５と第２基板１４のパッド１６とを金やアルミニウムなどのパッド配線２０によって接続する。第１パッド１５と第２パッド１６の導通をとることにより、素子チップ１３上の回路と第２基板１４上の回路を接続する。なお、後述するように、ワイヤボンディング以外の接続手段によって基板１４の電気回路や配線と接続しても良い。
【００８９】
このようにして、機能素子チップ１３を搭載したチップ転写第２基板２１が形成される。
【００９０】
次に、図４に示すように、複数のチップ転写第２基板２１を更に支持基板２３の上にタイル状に複数配置あるいは配列することでより大型の半導体装置を形成する。
【００９１】
図４に示す例では、チップ転写第２基板２１の片側が隣接するチップ転写基板２１の上に一部乗り上げるようにしている。この基板２１同士が重畳した部分で両基板間の回路の接続を行うことができる。この実施例も同様に、複数のチップ転写第２基板２１はそれぞれ独立に駆動されている。チップ転写第２基板２１の素子チップを転写した面とは反対側の面に駆動回路２２を配置している。また、チップ転写第２基板２１をフレキシブルプリント回路（ＦＰＣ）で形成し、複数の第２基板２１同士を互いに重ね合せ、重なり合う部分に駆動回路２２を配置している。なお、この場合、チップ転写第２基板２１は、その端部において積層されているが、重なり合うそれぞれのチップ転写第２基板２１の端部の間に駆動回路２２を配置することが好ましい。
【００９２】
なお、上述した、第１基板１１、機能素子１２、素子チップ１３、第２基板１４、第１パッド１５、第２パッド１６、配線１７、ビアプラグ１８などの材料、製造方法、構造などは、同等の他の手段、材料、均等物等への置き換えが可能であり、このようなものも本発明の思想の範囲内にある。また、支持基板２３は必須のものではなく、なくとも良い。
【００９３】
（第３の実施例）
図５は、本発明の第３の実施例の半導体装置の構造を示す図である。チップ転写第２基板２１やこれらの製造過程は、前述した第１及び第２の実施例と略同様である。
【００９４】
本実施例では、複数のチップ転写第２基板２１間で搭載している回路同士を互いに接続している。また、タイル状に配置したチップ転写第２基板２１を１つの第４基板２４に貼りつけ、第２基板２１上の回路を、異方性導電材料２５や第４基板２４上に形成された接続配線２６を介して接続している。なお、支持基板２３は第４基板２４として兼用することが出来る。この場合、第４基板２４上に、接続配線２６が形成されるように、凹部を設けることが好ましい。その際には、凹部の中心が、タイル状に配置されるチップ転写基板２１のつなぎ目に位置するようにするとよい。
【００９５】
（第４の実施例）
図６は、本発明の第４の実施例の半導体装置の構造を示す図である。第２基板２１やこれらの製造方法は、第１と第２の実施例と概略は同一である。本実施例では、複数のチップ転写第２基板２１上の回路を互いに接続している。また、タイル状に配置したチップ転写第２基板２１に複数の第４基板２４を貼りつけ、チップ転写第２基板２１上の回路を、異方性導電材料２５や第４基板２４上に形成された接続配線２６を介して接続している。
【００９６】
なお、チップ転写第２基板２１、第４基板２４、異方性導電材料２５、接続配線２６等の材料、製造方法、構造等は、同等の他の手段、材料、均等物等への置き換えが可能であり、このようなものも本発明の思想の範囲内にある。
【００９７】
（第５の実施例）
図７は、本発明の第５の実施例の半導体装置の構造を示す図である。チップ転写第２基板２１やこれらの製造方法は、第１と第２の実施例と概略は同一である。本実施例では、基板２３条に複数のチップ転写第２基板２１がタイル状に配列されている。また、配列されたチップ転写第２基板２１の相互間に光トランシーバ（光送信機、光受信機）Ｔ１、Ｔ２、Ｔ３…Ｔｎをそれぞれ配置し、光インターコネクト（光相互接続）によって互いに接続している。光信号でデータや画像情報の伝送を確保している。
【００９８】
なお、光トランシーバは所要数を配置することが可能である。また、画像等のデータ信号をシリアル信号で伝送することによって光信号数（トランシーバ数）を減らすことが可能である。
【００９９】
（第６の実施例）
図８は、本発明の第６の実施例の半導体装置の構造を示す図である。チップ転写第２基板２１やこれらの製造方法は、前述の第１及び第２の実施例と同様である。
【０１００】
本実施例では、チップ転写第２基板２１をフレキシブルプリント回路で形成している。複数のチップ転写第２基板２１を互いに重ね合わせ、互いに重なり合う部分において、異方性導電材料２５を介して互いの回路を接続している。また、この実施例では、１種類のチップ転写第２基板２１の複数を、瓦のように互いに重ね合わせている。
【０１０１】
なお、チップ転写第２基板２１、異方性導電材料２５などの材料、製造方法、構造等は、同等の他の手段、材料、均等物等への置き換えが可能であり、このようなものも本発明の思想の範囲内にある。
【０１０２】
（第７の実施例）
図９は、本発明の第７の実施例の半導体装置の構造を示す図である。チップ転写第２基板２１やこれらの製造方法は、第１及び第２の実施例と同様である。
【０１０３】
本実施例では、チップ転写第２基板２１をフレキシブルプリント回路で形成している。複数のチップ転写第２基板２１を互いに重ね合わせ、重なり合う部分で異方性導電材料２５を介して互いの回路を接続している。また、平坦な形状の第１種類のチップ転写第２基板２１ａと、両端部が持ち上がった形状の第２の種類のチップ転写第２基板２１ｂとを交互に配置する。該両端部でそれぞれチップ転写第２基板２１ａの上にチップ転写基板２１ｂが乗り上げるように重ね合わせ、第１の種類のチップ転写第２基板２１ａの素子チップを転写した側の面と、第２の種類のチップ転写第２基板２１ｂの素子チップを転写した側とは反対側の面とで、互いの回路を接続している。
【０１０４】
そして、隣接するチップ転写第２基板２１ａと２１ｂとでそれぞれ相補的な凹凸部を形成し、凹凸部の嵌め合せを繰り返すことによってチップ転写第２基板をタイル状に配置する。
【０１０５】
なお、第７の実施例の、チップ転写第２基板２１、第４基板２４、異方性導電材料２５、接続配線２６などの材料、製造方法、構造等は、同等の他の手段、材料、均等物等への置き換えが可能であり、このようなものも本発明の思想の範囲内にある。
【０１０６】
なお、第３乃至第７の実施例では、異方性導電材料２５や光結合によって複数のチップ転写第２基板２１上の回路を互いに接続している。しかしながら、ワイヤボンディングにより、複数のチップ転写第２基板２１上の回路を互いに接続してもよい。
【０１０７】
また、インクジェット方式により配線を形成し、複数のチップ転写第２基板２１上の回路を互いに接続してもよい。
【０１０８】
また、インクジェット方式によりチップ転写第２基板２１相互間の溝や隙間を埋め、その後、インクジェット方式により導電性配線材料を吐出して配線を形成し、複数の第２基板２１上の回路を互いに接続してもよい。
【０１０９】
また、インクジェット方式により撥液材料を吐出して撥液線（線状の撥液膜）を形成し、そのあとインクジェット方式により導電性材料を撥液線間に吐出してより確実に配線を形成し、複数の第２基板２１上の回路を互いに接続してもよい。
【０１１０】
また、光インターコネクト（光相互接続）により、複数のチップ転写第２基板２１上の回路を互いに非接触型（発光器・受光器）で接続してもよい。
【０１１１】
また、第１乃至第７の実施例において、隣接するチップ転写第２基板２１にそれぞれ相補的な形状の凸部及び凹部を形成し、この凹部と凸部とを嵌合するとチップ転写第２基板２１同士が連結し、タイル状に配置されるようにしても良い。
【０１１２】
また、第１から第７の実施例では、機能素子１２が薄膜トランジスタであってもよい。機能素子１２が有機エレクトロルミネッセンス素子であってもよい。
【０１１３】
また、上述した第３の実施例では、第４基板２４上に有機エレクトロルミネッセンス素子を備えていてもよい。
【０１１４】
（第８の実施例）
図１０は、本発明の第８の実施例の電気光学装置３０の表示素子の構造を示す図である。第１乃至第７のいずれかの実施例と略同一な構造や製造方法による半導体装置を用いている。
【０１１５】
同図に示すように、表示領域３１は、複数のチップ転写第２基板３２によって構成されている。チップ転写第２基板３２上には、素子チップ３３がマトリクス状に配置され、配線３４が格子状に形成されている。
【０１１６】
この構造によれば、電気光学装置３０は、一般に、機能素子３３よりも機能素子３３に対する配線や支持基板の面積比率が大きいので、配線や支持基板を別個に作成し、必要とされる部分にだけ機能素子を配置することによる製造コストの低減の効果が、より有効となる。電気光学装置３０は、例えば、有機ＥＬ表示装置や液晶表示装置が該当する。チップ転写第２基板を多数（複数）使用することによって大画面の表示装置を実現可能となる。
【０１１７】
（剥離転写方法の例）
図１１は、本発明に使用する剥離転写技術を説明する説明図である。
【０１１８】
まず、図１１（ａ）に示すように、石英やガラスでできた第１基板４１上に、ＳｉＨ４を用いたＰＥＣＶＤや、Ｓｉ２Ｈ６を用いたＬＰＣＶＤにより、非晶質シリコン膜４２を成膜する。次に、その上に、機能素子４３を形成する。最上層には、第１パッド４４を形成する。
【０１１９】
図１１（ｂ）に示すように、これを上下逆にして、第２基板４５に貼り合わせ、石英やガラスでできているため透明な第１基板４１を通して、剥離転写したい素子チップ４７にのみ、レーザー４６を照射する。
【０１２０】
すると、図１１（ｃ）に示すように、レーザー４６が照射したところのみ、非晶質シリコン膜４２がアブレーションして剥離し、素子チップ４７が第２基板４５に転写される。素子チップ４７の剥離や転写に、レーザー４６の照射を用いている。この構造によれば、素子チップ４７の剥離や転写を、確実に行うことが可能となる。
【０１２１】
（薄膜トランジスタの製造方法の例）
図１２は、機能素子チップ４７の製造過程の例を説明する工程図である。この例は、機能素子の１例としての薄膜トランジスタについて、その製造過程を説明する。ここでは、レーザー結晶化多結晶薄膜トランジスタを例にとっている。
【０１２２】
まず、図１２（ａ）に示すように、石英やガラスでできた第１基板５１上に、ＳｉＨ４を用いたＰＥＣＶＤや、Ｓｉ２Ｈ６を用いたＬＰＣＶＤにより、非晶質シリコン膜を成膜する。この非晶質膜にレーザ５３を照射することにより熱処理を行うと、非晶質シリコン膜は結晶化し、多結晶シリコン膜５２となる。
【０１２３】
図１２（ｂ）に示すように、多結晶シリコン膜５２をパターニングした後、ゲート絶縁膜５４を成膜し、ゲート電極５５を成膜およびパターニングする。リンやボロンなどの不純物をゲート電極５５を用いて自己整合的に多結晶シリコン膜５２に打ち込み、活性化し、ＣＭＯＳ構造のソース領域およびドレイン領域５６を形成する。
【０１２４】
図１２（ｃ）に示すように、層間絶縁膜５７を成膜し、コンタクトホールを開穴し、ソース電極およびドレイン電極５８を成膜およびパターニングする。
【０１２５】
このようにして、第１の基板上に薄膜トランジスタチップ４７が形成される。
【０１２６】
（有機エレクトロルミネッセンス素子の製造方法の例）
図１３は、機能素子の１つとしての有機エレクトロルミネッセンス素子についてその製造過程を説明する説明図である。
【０１２７】
まず、図１３（ａ）に示すように、石英やガラスでできた第１基板６１上に、透明電極６２を成膜し、密着層６３を成膜し、発光させたい領域に開口部を形成する。ポリイミドやアクリルによりバンク６４を成膜し、発光させたい領域に開口部を形成する。
【０１２８】
次に、図１３（ｂ）に示すように、酸素プラズマやＣＦ４プラズマなどのプラズマ処理により、基板表面の濡れ性を制御する。その後、正孔注入層６５および発光層６６を、スピンコート、スキージ塗り、インクジェットプロセス等の液相プロセスや、スパッタ、蒸着などの真空プロセスにより成膜する。仕事関数を小さくするためにアルカリ金属を含んだ陰極６７を成膜し、封止剤６８により封止し、完成する。
【０１２９】
なお、本有機エレクトロルミネッセンス素子の製造過程の例は、第４基板に形成する有機エレクトロルミネッセンス素子の製造方法としても用いることもできる。
【０１３０】
（第９の実施例）
図１４及び図１５は、本発明を使用して大画面の表示装置を形成する例を説明する説明図である。この例では、表示装置の具体的として電気光学装置である液晶表示装置を示している。
【０１３１】
図１４に示すように、大画面の液晶表示装置７０は図１０に示した例と同様に大画面の表示領域を複数の単位表示パネル７１の組み合わせによって構成している。この行列状に配置された単位表示パネル７１各々をチップ転写第２基板２１（図１０の３２に相当する）によって構成している。単位表示パネル７１上には、行列状に配列された多数の図示しない画素電極を駆動する素子チップが各画素電極毎に配置されている。各素子チップは格子状の配線を介して単位表示パネル７１毎に設けられた駆動回路２２によって駆動される。
【０１３２】
液晶表示装置７０には大画面の表示領域に表示すべき全体の画像情報（映像信号）が供給されるドライバＩＣ２９が設けられている。このドライバＩＣ２９によって画面全体の画像情報が複数の小画面領域に分割され、各小画面の画像情報が該当する単位表示パネル７１の駆動回路２２に送られる。駆動回路２２は小画面の画像情報を単位表示パネル７１の各画素に割り当てて各素子チップの動作を制御する。このようにすることによって、大画面の表示装置を構成することが出来る。
【０１３３】
なお、ドライバＩＣ２９は基板２３（あるいは表示画面）の大きさに対応して１辺に複数個配置する構成としても良い。また、シリアル伝送やバスライン形式とすること等によってドライバＩＣ２９とこれによって駆動される複数の駆動回路２２間の配線の一部を共用する構成としても良い。
【０１３４】
図１５（ａ）は、図１４中に点線で示すＡ部を拡大した説明図である。また、同図（ｂ）は、図１５（ａ）中のＢ−Ｂ方向における断面を概略的に示している。
【０１３５】
同図に示すように、単位表示パネル７１は、いわゆるＴＦＴアレイ基板７２とカラーフィルタ基板７３との間にシール材７４、スペーサ７５を介して隙間を確保し、この隙間に液晶７６を保持する構成としている。ＴＦＴアレイ基板７２はチップ転写第２基板２１によって形成され、これが予め配線が形成された第５基板２８上に行列状に複数配列されている。第５基板２８は、支持基板２３と、この上に形成されたドライバＩＣ２９と各駆動回路２２とを接続する接続パターンを担う配線膜２６と、この配線膜２６を絶縁する絶縁膜２７を含んで構成される。第５基板２８に形成された配線パターンはシール材７４、スペーサ７５の配置パターンに対応して形成されており、表示画素の開口効率を低下させないように配慮されている。チップ転写第２基板２１の駆動回路２２と配線２６とは基板２１及び絶縁膜２７に形成されたビアプラグを介して接続される。
【０１３６】
配列されたカラーフィルタ基板７３には、図示しない透明電極やカラーフィルタ、配向膜等が形成されている。カラーフィルタ基板７３相互間は、例えば、接着材によって密閉される。単位表示パネル７１に設けられる駆動回路２２は、好ましくは、シール材７４あるいはスペーサ７５の内部に配置される。
【０１３７】
上述した実施例によれば、予め配線した第５基板上に素子転写基板（ＴＦＴアレイ基板）とカラーフィルタを含む単位表示パネル７１を配列して大画面を形成するので、技術的に開発が困難な大型のＴＦＴパネル製造設備を使用せずに製造することが可能となる。
【０１３８】
（第１０の実施例）
図１６は、第１０の実施例を示している。同図において図１４及び図１５と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【０１３９】
この例では、チップ転写第２基板２１にフレキシブル印刷配線基板（ＦＰＣ）を使用し、このフレキシブル基板ＦＰＣ内に形成された配線２６を利用してドライバＩＣ２９と隣接基板２１の駆動回路２２との接続を行うことで支持基板２３上の配線膜形成を不要としている。また、大型のＦＰＣ基板を転写対象体とすることによって支持基板２３を不要とした薄膜表示装置等を形成することも可能である。この場合の単位表示パネル２１としては、反射型液晶パネル、トップエミッション型の有機ＥＬパネルなどが該当する。
【０１４０】
（第１１の実施例）
図１７は、第１１の実施例を示している。同図において図１４及び図１５と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【０１４１】
この例もチップ転写第２基板２１にフレキシブル印刷配線基板（ＦＰＣ）を使用し、支持基板２３上の配線膜形成を不要としている。この例では、ＦＰＣの配線２６と駆動回路２２とがビアプラグを介して接続されている。
【０１４２】
（第１２の実施例）
図１８は、第１２の実施例を示している。同図において図４と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【０１４３】
この例では、フレキシブル回路（ＦＰＣ）等を使用することによって行列状に配置された各チップ転写第２基板２１の片側が隣接するチップ転写第２基板２１の駆動回路２２上に一部乗り上げるようにしている。このチップ転写第２基板２１の乗り上げた部分の下面の接続端子と駆動回路２２との間で、駆動回路２２と配線２６との間で、また、チップ転写第２基板２１の下面に接続端子と配線２３６との間で、それぞれ回路接続が可能である。前述したように、接続には異方性導電膜や接続端子、導電性接着剤などが使用可能である。それにより、回路接続の容易化が図られる。また、組み合わされた全体の基板の突起部の高さが略同じ高さとなり、例えば、液晶の封止や有機ＥＬのパッケージの際に組み立てがより容易になる。
【０１４４】
（電気光学装置及び電子機器への適用例）
図１９に、上述の発明の構成を有する表示装置８０の回路接続の例を示す。本実施例の表示装置８０は、各画素領域に電界発光効果により発光可能な発光層ＯＬＥＤ、それを駆動するための電流を記憶する保持容量Ｃを備え、さらに本発明の製造方法で製造される薄膜トランジスタＴ１およびＴ２を備えて構成されている。ドライバ領域８１からは、選択信号線Ｖｓｅｌが各画素領域に供給されている。ドライバ領域８２からは、信号線Ｖｓｉｇおよび電源線Ｖｄｄが各画素領域に供給されている。選択信号線Ｖｓｅｌと信号線Ｖｓｉｇを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＬＥＤによる発光が制御される。ここで、ドライバ領域８１及びドライバ領域８２は上述した駆動回路２２に対応する。
【０１４５】
なお、表示装置８０の接続回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。また発光要素に液晶表示素子を利用することも回路構成を種々変更することにより可能である。
【０１４６】
さらに本実施形態の表示装置８０は、種々の電子機器に適用可能である。図２０に、本表示パネル８０を適用可能な電子機器の例を挙げる。
【０１４７】
図２０（ａ）は携帯電話への適用例であり、当該携帯電話９０は、アンテナ部９１、音声出力部９２、音声入力部９３、操作部９４、および本発明の表示パネル８０を備えている。このように本発明の表示装置は表示部として利用可能である。
【０１４８】
図２０（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ１００は、受像部１０１、操作部１０２、音声入力部１０３、および本発明の表示装置８０を備えている。このように本発明の表示装置は、ファインダーや表示部として利用可能である。
【０１４９】
図２０（ｃ）は携帯型パーソナルコンピュータへの適用例であり、当該コンピュータ１１０は、カメラ部１１１、操作部１１２、および本発明の表示装置８０を備えている。このように本発明の表示装置は、表示部として利用可能である。
【０１５０】
図２０（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ１２０は、バンド１２１、光学系収納部１２２および本発明の表示装置８０を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【０１５１】
図２０（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター１３０は、筐体１３１に、光源１３２、合成光学系１３３、ミラー１３４、ミラー１３５、スクリーン１３６、および本発明の表示装置８０を備えている。このように本発明の表示装置は画像表示源として利用可能である。
【０１５２】
図２０（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター１４０は、筐体１４２に光学系１４１および本発明の表示装置８０を備え、画像をスクリーン１４３に表示可能としている。このように本発明の表示装置は画像表示源として利用可能である。
【０１５３】
上記例に限らず本発明の表示装置８０は、アクティブマトリクス型の表示装置を適用可能なあらゆる電子機器に適用可能である。例えば上記の大画面用表示装置に限定されずに、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１５４】
上述した各実施例、特に、図２、図４乃至図９の配列と接続に関する各実施例は適宜に組み合わせて実施することが可能である。
【０１５５】
以上説明したように、本発明の半導体装置においては、回路基板間転写技術によって、形成した基板を複数組み合わせることが可能であるので、大型の装置を比較的に小型の製造装置で組み立てることが可能となって好ましい。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の製造方法を示す図である。
【図２】本発明の第１の実施例の半導体装置の構造を示す図である。
【図３】本発明の第２の実施例の半導体装置の製造方法を示す図である。
【図４】本発明の第２の実施例の半導体装置の構造を示す図である。
【図５】本発明の第３の実施例の半導体装置の構造を示す図である。
【図６】本発明の第４の実施例の半導体装置の構造を示す図である。
【図７】本発明の第５の実施例の半導体装置の構造を示す図である。
【図８】本発明の第６の実施例の半導体装置の構造を示す図である。
【図９】本発明の第７の実施例の半導体装置の構造を示す図である。
【図１０】本発明の第８の実施例の電気光学装置の表示素子の構造を説明する図である。
【図１１】本発明の剥離転写方法の例を示す図ある。
【図１２】本発明の薄膜トランジスタの製造方法の例を示す図ある。
【図１３】本発明の有機エレクトロルミネッセンス素子の製造方法の例を示す図ある。
【図１４】本発明の第８の実施例の大画面の表示装置を形成する例を説明する説明図である。
【図１５】本発明の第８の実施例の大画面の表示装置を形成する例を説明する部分拡大図及びその断面図である。
【図１６】本発明の第９の実施例を説明する説明図である。
【図１７】本発明の第１０の実施例を説明する説明図である。
【図１８】本発明の第１１の実施例を説明する説明図である。
【図１９】本発明の第１２の実施例を説明する説明図である。
【図２０】本発明を適用した電気光学装置として有機ＥＬを使用した表示装置の系を説明する説明図である。
【符号の説明】
１１，４１，６１，５１…第１基板、１２，４３…機能素子、１３…素子チップ、１４，２１，３２，４５…第２基板、１５…第１パッド、１６…第２パッド、１７，３４…配線、１８…ビアプラグ、１９…第３基板、２０…パッド配線、２２…駆動回路、２３…支持基板、２４…第４基板、２５…異方性導電材料、２６…接続配線、２７…絶縁膜、２８…第５基板

Claims (27)

  1. 第１基板上に回路素子としての機能を果たす機能素子を形成し、この機能素子を１つ以上含む素子チップを剥離して第２基板上へ転写することにより、又は、前記素子チップを前記第１基板から剥離して第３基板に転写し、さらに前記第３基板から前記素子チップを前記第２基板上へ転写することにより該第２の基板に回路を形成してなる半導体装置であって、
    前記第２基板をタイル状に複数配置して接続し、前記回路をより大型化する、ことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    複数の前記第２基板にそれぞれ形成された各回路は各基板毎に独立に駆動されてなる、ことを特徴とする半導体装置。
  3. 請求項２記載の半導体装置であって、
    前記第２基板の前記素子チップが転写される側とは反対側に、駆動回路がを配置されてなる、ことを特徴とする半導体装置。
  4. 請求項２記載の半導体装置であって、
    前記第２基板はフレキシブルプリント回路基板で形成されてなり、該フレキシブルプリント回路基板同士の少なくとも一部が互いに重ね合わされてなり、重なり合う部分に駆動回路が配置されてなる、ことを特徴とする半導体装置。
  5. 請求項１記載の半導体装置であって、
    隣接する前記第２基板の回路同士が接続されてなる、ことを特徴とする半導体装置。
  6. 請求項５記載の半導体装置であって、
    前記タイル状に配置される複数の前記第２基板が１つの第４基板に貼りつけられてなり、前記第２基板相互の回路同士が前記第４基板の配線を介して接続されてなる、ことを特徴とする半導体装置。
  7. 請求項５記載の半導体装置であって、
    前記タイル状に配置される複数の前記第２基板が複数の第４基板を貼りつけられてなり、互いに隣接する前記第２基板の回路同士が前記第４基板の配線を介して接続されてなる、ことを特徴とする半導体装置。
  8. 請求項５記載の半導体装置であって、
    前記タイル状に配置される複数の前記第２基板はフレキシブルプリント回路基板で形成されてなり、該フレキシブルプリント回路基板同士の少なくとも一部が互いに重ね合わされてなり、重なり合う部分で互いの基板の回路が接続されてなる、ことを特徴とする半導体装置。
  9. 請求項８記載の半導体装置であって、
    前記フレキシブル回路基板を第１及び第２のフレキシブルプリント回路基板で形成し、前記第１及び第２のフレキシブルプリント回路基板を交互に配置すると共に、前記第２のフレキシブルプリント回路基板の両側をそれぞれ隣接する前記第１のフレキシブルプリント回路基板に乗り上げるように重ね合わせて両基板の回路同士を接続する、ことを特徴とする半導体装置。
  10. 請求項５記載の半導体装置であって、
    光インターコネクトにより、互いに隣接する前記第２基板の回路同士を接続する、ことを特徴とする半導体装置。
  11. 請求項１記載の半導体装置であって、
    隣接する前記第２基板にそれぞれ相補的な凹凸部を形成し、当該凹凸部同士の嵌め合わせを繰り返すことによって前記第２の基板をタイル状に配置する、ことを特徴とする半導体装置。
  12. 請求項１乃至請求項１１のいずれかに記載の半導体装置であって、
    前記機能素子が薄膜トランジスタ又は有機エレクトロルミネッセンス素子である、ことを特徴とする半導体装置。
  13. 請求項６記載の半導体装置であって、
    前記第４基板上に有機エレクトロルミネッセンス素子を備える、ことを特徴とする半導体装置。
  14. 請求項１乃至請求項１３のいずれかに記載の半導体装置であって、
    前記素子チップの剥離や転写にレーザー照射を用いる、ことを特徴とする半導体装置。
  15. 請求項１乃至請求項１４のいずれかに記載の半導体装置を用いている、ことを特徴とする電気光学装置。
  16. 請求項１５に記載の電気光学装置を備えた電子機器。
  17. 支持基板と、
    前記支持基板上に画面の単位表示領域を構成する単位表示パネルを複数配列してなる液晶表示パネルと、
    前記単位表示パネルの画素素子群を駆動する駆動回路と、
    前記駆動回路を制御するドライバＩＣと、
    を備える液晶表示装置。
  18. 請求項１７に記載の液晶表示装置であって、
    前記駆動回路は、前記液晶表示パネルの外周に形成されて液晶を封止するシール部、又は前記単位表示パネル相互間の境界領域に形成されて前記液晶の保持空間を確保するスペーサ部に配置されてなる、ことを特徴とする液晶表示装置。
  19. 請求項１７又は１８に記載の液晶表示装置であって、
    前記支持基板に各単位表示パネルへの信号配線を担う配線層が形成され、
    この配線層を利用して前記ドライバＩＣから各駆動回路への信号が供給される、液晶表示装置。
  20. 支持基板と、
    前記支持基板上に画面の単位表示領域を構成する単位表示パネルを複数配列してなる表示パネルと、
    前記単位表示パネルの画素素子群を駆動する駆動回路と、
    前記駆動回路を制御するドライバＩＣと、
    を備える電気光学装置。
  21. 請求項２０に記載の電気光学装置であって、
    前記支持基板に各単位表示パネルへの信号配線を担う配線層が形成され、
    この配線層を利用して前記ドライバＩＣから各駆動回路への信号が供給される、電気光学装置。
  22. 第１基板に剥離層を介して薄膜素子又は薄膜回路を含む回路チップを形成する転写基板形成工程と、
    前記第１基板に形成した回路チップを剥離して直接に又は第３基板への転写を介して第２基板に転写する剥離転写工程と、
    前記回路チップが転写された第２基板を下地基板上にタイル状に複数配列する第２基板配列工程と、
    を含む半導体装置の製造方法。
  23. 請求項２２記載の半導体装置の製造方法であって、
    前記第２基板配列工程は、更に、
    前記タイル状に複数配列された第２基板のうち互いに隣接する第２基板同士を前記下地基板に形成された配線によって電気的に接続する接続工程、を含む半導体装置の製造方法。
  24. 請求項２２記載の半導体装置の製造方法であって、
    前記第２基板配列工程は、更に、
    前記タイル状に複数配列された第２基板のうち互いに隣接する第２基板同士の少なくとも一部を重ね合せ、この重ね合わせた部分で隣接する第２基板相互の電気的接続を行う接続工程、を含む半導体装置の製造方法。
  25. 第１基板に剥離層を介して薄膜素子又は薄膜回路を含む回路チップを形成する転写基板形成工程と、
    前記第１基板に形成した回路チップを剥離して直接に又は第３基板への転写を介して第２基板に転写する剥離転写工程と、
    前記回路チップが転写された第２基板をタイル状に複数配列すると共に、配列された第２基板同士の境界上に該境界を跨ぐ第４の基板を配置し、この第４基板を介して互いに隣接する第２基板同士を電気的に接続する第２基板配列工程と、
    を含む半導体装置の製造方法。
  26. 請求項２２乃至２５のいずれかに記載の半導体装置の製造方法であって、
    前記第２基板配列工程は、隣接する２つの前記第２基板のそれぞれに互いに相補的な形状となる部分を予め形成しておき、これ等相補的形状部分の嵌め合わせを各第２基板について繰り返すことによって前記第２の基板をタイル状に配置する、半導体装置の製造方法。
  27. 請求項２２乃至２６のいずれかに記載の記載の半導体装置の製造方法であって、
    前記薄膜素子が薄膜トランジスタ又は有機エレクトロルミネッセンス素子である半導体装置の製造方法。
JP2003076904A 2002-03-28 2003-03-20 半導体装置及びその製造方法 Expired - Fee Related JP4329368B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003076904A JP4329368B2 (ja) 2002-03-28 2003-03-20 半導体装置及びその製造方法
US10/392,191 US7101729B2 (en) 2002-03-28 2003-03-20 Method of manufacturing a semiconductor device having adjoining substrates
KR10-2003-0019123A KR100515774B1 (ko) 2002-03-28 2003-03-27 반도체 장치의 제조 방법, 전기 광학 장치 및 전자 기기
CNB031082947A CN100339939C (zh) 2002-03-28 2003-03-27 半导体装置以及其制造方法、电光学装置和电子机器
TW092106986A TWI239078B (en) 2002-03-28 2003-03-27 Semiconductor device and the manufacturing method thereof, photoelectric device, liquid crystal display, and electronic machine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002093321 2002-03-28
JP2003076904A JP4329368B2 (ja) 2002-03-28 2003-03-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004006724A true JP2004006724A (ja) 2004-01-08
JP4329368B2 JP4329368B2 (ja) 2009-09-09

Family

ID=28793506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003076904A Expired - Fee Related JP4329368B2 (ja) 2002-03-28 2003-03-20 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7101729B2 (ja)
JP (1) JP4329368B2 (ja)
KR (1) KR100515774B1 (ja)
CN (1) CN100339939C (ja)
TW (1) TWI239078B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010504645A (ja) * 2006-09-21 2010-02-12 スリーエム イノベイティブ プロパティズ カンパニー 熱伝導性ｌｅｄ組立体
JP2010211647A (ja) * 2009-03-11 2010-09-24 Seiko Epson Corp タッチパネル装置、電気光学装置および電子機器
WO2011043099A1 (ja) * 2009-10-08 2011-04-14 シャープ株式会社 発光部を有する複数のパネルを繋げてなる発光パネル装置、それを備えた画像表示装置および照明装置
WO2011068158A1 (ja) * 2009-12-03 2011-06-09 シャープ株式会社 画像表示装置、パネルおよびパネルの製造方法
JP2012238001A (ja) * 2005-07-01 2012-12-06 Ind Technol Res Inst 電子標識のためのタイル状ディスプレイ
JP2013504092A (ja) * 2009-09-08 2013-02-04 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 重なり合うフレキシブル基板を用いるタイル型ディスプレイ
JP2015129891A (ja) * 2014-01-08 2015-07-16 パナソニック株式会社 ディスプレイ装置及びパネルユニット
JP2015534703A (ja) * 2012-09-06 2015-12-03 クーレッジ ライティング インコーポレイテッド アレイベースの電子素子のための配線板
WO2018074611A1 (ja) * 2016-10-19 2018-04-26 株式会社オルガノサーキット アクティブマトリクスｌｅｄディスプレイ
JPWO2021235114A1 (ja) * 2020-05-20 2021-11-25
WO2022238799A1 (ja) * 2021-05-13 2022-11-17 株式会社半導体エネルギー研究所 電子機器

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585703B2 (en) * 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
JP3956955B2 (ja) * 2004-04-22 2007-08-08 セイコーエプソン株式会社 半導体基板の製造方法、電気光学装置の製造方法
JP4016968B2 (ja) * 2004-05-24 2007-12-05 セイコーエプソン株式会社 Ｄａ変換器、データ線駆動回路、電気光学装置、その駆動方法及び電子機器
EP2650907B1 (en) * 2004-06-04 2024-10-23 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
WO2006011664A1 (en) * 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2007000695A2 (en) * 2005-06-29 2007-01-04 Koninklijke Philips Electronics N.V. Package, subassembly and methods of manufacturing thereof
JP4897882B2 (ja) * 2006-07-05 2012-03-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 硬質担体を基板に暫定的に取り付ける方法
KR100826982B1 (ko) * 2006-12-29 2008-05-02 주식회사 하이닉스반도체 메모리 모듈
WO2009011699A1 (en) * 2007-07-18 2009-01-22 Nanolumens Acquisition, Inc. Voltage partitioned display
DE102007061473A1 (de) * 2007-09-27 2009-04-02 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung
CN101556966B (zh) * 2008-04-10 2010-12-15 中芯国际集成电路制造(上海)有限公司 一种可减小等离子体损伤效应的mos管
JP5401831B2 (ja) * 2008-04-15 2014-01-29 株式会社リコー 表示装置
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
TWI490426B (zh) * 2011-07-29 2015-07-01 Light emitting device
KR102049735B1 (ko) * 2013-04-30 2019-11-28 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102396760B1 (ko) * 2015-04-08 2022-05-11 삼성디스플레이 주식회사 표시 장치
CN112542468A (zh) * 2016-07-05 2021-03-23 群创光电股份有限公司 显示装置
KR102512945B1 (ko) * 2017-07-11 2023-03-22 코닝 인코포레이티드 타일링된 디스플레이들 및 그 제조 방법들
KR102599722B1 (ko) * 2018-12-28 2023-11-09 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 타일드 표시 장치
TWI694280B (zh) * 2019-03-05 2020-05-21 友達光電股份有限公司 顯示裝置及其製造方法
KR102084353B1 (ko) * 2019-05-21 2020-03-03 김종하 태양광을 이용한 시트지형 led 조명장치 및 그 제조방법
KR102105806B1 (ko) * 2020-02-12 2020-04-28 김종하 태양광을 이용한 시트지형 led 조명장치 및 그 제조방법
CN112599030B (zh) * 2020-12-11 2022-09-30 季华实验室 一种拼接缝隙填充装置以及led显示屏

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548470A (en) * 1984-06-11 1985-10-22 Apogee, Inc. Projection screen
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB9106720D0 (en) * 1991-03-28 1991-05-15 Secr Defence Large area liquid crystal displays
JPH05127605A (ja) * 1991-04-23 1993-05-25 Hitachi Ltd 大画面液晶表示装置
JP3131354B2 (ja) 1994-09-02 2001-01-31 シャープ株式会社 液晶表示装置
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
KR100229676B1 (ko) * 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
CN1179228C (zh) * 1997-12-25 2004-12-08 夏普公司 液晶显示装置
JPH11272209A (ja) 1998-01-30 1999-10-08 Hewlett Packard Co <Hp> 表示用集積回路ビデオ・タイル
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
CN1262499A (zh) * 1999-01-29 2000-08-09 张云祥 液晶组合式大型彩色显示器
JP3539555B2 (ja) * 1999-10-21 2004-07-07 シャープ株式会社 液晶表示装置
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6855384B1 (en) * 2000-09-15 2005-02-15 3M Innovative Properties Company Selective thermal transfer of light emitting polymer blends
EP1313149A1 (en) * 2001-11-14 2003-05-21 STMicroelectronics S.r.l. Process for fabricating a dual charge storage location memory cell
KR100662780B1 (ko) * 2002-12-18 2007-01-02 엘지.필립스 엘시디 주식회사 테스트화소를 구비한 액정표시장치 및 이를 이용한 블랙 매트릭스를 제작하는 방법

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238001A (ja) * 2005-07-01 2012-12-06 Ind Technol Res Inst 電子標識のためのタイル状ディスプレイ
JP2010504645A (ja) * 2006-09-21 2010-02-12 スリーエム イノベイティブ プロパティズ カンパニー 熱伝導性ｌｅｄ組立体
JP2010211647A (ja) * 2009-03-11 2010-09-24 Seiko Epson Corp タッチパネル装置、電気光学装置および電子機器
JP2013504092A (ja) * 2009-09-08 2013-02-04 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 重なり合うフレキシブル基板を用いるタイル型ディスプレイ
US8674370B2 (en) 2009-10-08 2014-03-18 Sharp Kabushiki Kaisha Light emitting panel device wherein a plurality of panels respectively having light emitting sections are connected, and image display device and illuminating device provided with the light emitting panel device
WO2011043099A1 (ja) * 2009-10-08 2011-04-14 シャープ株式会社 発光部を有する複数のパネルを繋げてなる発光パネル装置、それを備えた画像表示装置および照明装置
CN102576508A (zh) * 2009-10-08 2012-07-11 夏普株式会社 将具有发光部的多个面板连接而成的发光面板装置、具备该装置的图像显示装置和照明装置
JPWO2011043099A1 (ja) * 2009-10-08 2013-03-04 シャープ株式会社 発光部を有する複数のパネルを繋げてなる発光パネル装置、それを備えた画像表示装置および照明装置
US9024936B2 (en) 2009-12-03 2015-05-05 Sharp Kabushiki Kaisha Image display device, panel and panel manufacturing method
JP5254469B2 (ja) * 2009-12-03 2013-08-07 シャープ株式会社 画像表示装置、パネルおよびパネルの製造方法
WO2011068158A1 (ja) * 2009-12-03 2011-06-09 シャープ株式会社 画像表示装置、パネルおよびパネルの製造方法
JP2015534703A (ja) * 2012-09-06 2015-12-03 クーレッジ ライティング インコーポレイテッド アレイベースの電子素子のための配線板
JP2015129891A (ja) * 2014-01-08 2015-07-16 パナソニック株式会社 ディスプレイ装置及びパネルユニット
WO2018074611A1 (ja) * 2016-10-19 2018-04-26 株式会社オルガノサーキット アクティブマトリクスｌｅｄディスプレイ
JPWO2018074611A1 (ja) * 2016-10-19 2019-09-12 株式会社オルガノサーキット アクティブマトリクスｌｅｄディスプレイ
JP7015024B2 (ja) 2016-10-19 2022-02-02 株式会社オルガノサーキット アクティブマトリクスｌｅｄディスプレイ
JPWO2021235114A1 (ja) * 2020-05-20 2021-11-25
WO2021235114A1 (ja) * 2020-05-20 2021-11-25 ソニーグループ株式会社 表示モジュール、表示装置、およびセンサモジュール
JP7622742B2 (ja) 2020-05-20 2025-01-28 ソニーグループ株式会社 表示モジュールおよび表示装置
WO2022238799A1 (ja) * 2021-05-13 2022-11-17 株式会社半導体エネルギー研究所 電子機器

Also Published As

Publication number Publication date
US20040080032A1 (en) 2004-04-29
KR100515774B1 (ko) 2005-09-23
TWI239078B (en) 2005-09-01
TW200403817A (en) 2004-03-01
US7101729B2 (en) 2006-09-05
CN100339939C (zh) 2007-09-26
CN1448987A (zh) 2003-10-15
KR20030085471A (ko) 2003-11-05
JP4329368B2 (ja) 2009-09-09

Similar Documents

Publication Publication Date Title
KR100515774B1 (ko) 반도체 장치의 제조 방법, 전기 광학 장치 및 전자 기기
JP5392424B2 (ja) 電気光学装置及び電子機器
CN117460301A (zh) 透明有机发光显示设备及其制造方法
KR100670984B1 (ko) 박막 회로 장치의 제조 방법
CN103811501A (zh) 柔性显示装置
CN114188381B (zh) 显示面板及显示装置
CN110911453B (zh) 显示装置及其制造方法
US7341894B2 (en) Semiconductor, electrooptic apparatus and electronic apparatus
CN114597242A (zh) 电致发光显示装置
KR100657394B1 (ko) 유기 일렉트로루미네선스 표시 장치, 유기일렉트로루미네선스 표시 장치의 제조 방법, 대형 유기일렉트로루미네선스 표시 장치 및 전자 기기
TW200420961A (en) Electro-optical device, electronic machine having the electro-optical device, and manufacturing method of the electro-optical device
KR20200080617A (ko) 표시 장치 및 이의 제조 방법
CN116390536A (zh) 显示面板
CN115989538A (zh) 显示设备和用于制造该显示设备的方法
CN217562201U (zh) 拼接显示器组件及显示装置
TW202306456A (zh) 電子裝置
WO2024239131A1 (zh) 显示面板及其制作方法、显示装置
WO2023077545A1 (zh) 拼接显示面板和显示装置
CN118281029A (zh) 具有可修复子像素的显示装置
WO2023077546A1 (zh) 拼接显示面板和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090608

R150 Certificate of patent or registration of utility model

Ref document number: 4329368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees