JP2003533013A - 支持基板上に配置された電気的および／または電子的構成部材を静電放電から保護するための装置 - Google Patents

Abstract

(57)【要約】 本発明は支持基板上に配置された電気的および／または電子的構成部材を静電放電から保護するための装置に関しており、本発明では、放電時に前記構成部材と接続された支持基板の接触素子に生じる過電圧は、前記構成素子を迂回してアース端子へと導かれる。保護装置は、危険にさらされた接触素子と導通接続された第１の導電性構造部と、これに加えて、支持基板上で隣位に配置され且つアース端子と導通接続された第２の導電性構造部とを有しており、これら導電性構造部の互いに対向する部分は、決められた空隙により空間的に相互に分離されており、接触素子に伝わる過電圧は、空隙内の火花放電により、第１の導電性構造部から第２の導電性構造部へ、そしてアース端子へと導かれる。

Description

【発明の詳細な説明】

【０００１】 本発明は、請求項１の上位概念において示されている特徴を有する、支持基板
上に配置された電気的または電子的構成部材を静電放電から保護するための装置
に関する。このような装置は当該技術分野ではＥＳＤ保護装置（ＥＳＤ＝Electr
ostatic Discharge）として公知である。

【０００２】 支持基板上のＥＳＤ保護装置によって、例えば支持基板の接触素子が誤って接
触した場合、またはコネクタ部が接触素子に取付られた場合、または支持基板が
電気的装置に取付られた後、装置コネクタ、ワイヤリングハーネスおよびアセン
ブリから電圧を印加する際に、接触素子と接続された支持基板の敏感な電子的素
子に静電放電およびＥＳＤインパルスが伝わるのを防ぐことができる。ＥＳＤ保
護装置を用いて、静電電流が構成部材に届く前にアース端子に放電電流を導くこ
とができる。請求項１の上位概念に基づいたこのようなＥＳＤ保護装置は、例え
ばUS 4 179 178号明細書から公知である。この明細書で示されている保護装置は
支持基板上に取付られた接触バネ素子を有しており、この接触バネ素子はバイア
スのもとで支持基板の接触素子全体に接し、その結果これらの接触素子は当面の
間短絡接続される。コネクタ部の取付の際に、接触バネ素子はコネクタのアース
接触部と接触し、生じる可能性のある放電電流をアースに導く。さらにコネクタ
部を挿入すると、接触バネ素子は接触素子から分離され、続いて接触素子へのコ
ネクタの接触が押し開けられ、個々のコネクタピンに印加される過電圧が支持基
板の接触素子およびそこから構成部材に伝わるのを防ぐことができない。その上
、全体の構成が機械的に比較的複雑であり高価である。

【０００３】 さらにプリント基板上のＥＳＤ保護装置が公知であり、このＥＳＤ保護装置は
、プリント基板上に配置された電子的構成素子の接触導体路を、ダイオード、バ
リスタまたはサージアレスタを介してアース端子と電気的に接続する。接触導体
路上に静電放電が伝わった場合には、バリスタ、ダイオードおよびサージアレス
タを介して放電電流がアースに導かれる。このような解決策では、プリント基板
に付加的な構成素子を装備する必要があり、これら付加的な構成素子はプリント
基板上のスペースを要し、故に導体路のレイアウトの変更が余儀なくされる。

【０００４】 発明の利点 請求項１の特徴を有するＥＳＤ保護装置は、例えばプリント基板またはセラミ
ック多層基板のような支持基板上にあるＥＳＤに対して敏感な電気的および／ま
たは電子的構成素子、特に電気的回路の割安かつ信頼性の高い保護を可能とする
。このＥＳＤ保護装置は比較的簡単に製造することができ、高価な専用構成素子
を必要としない。この装置は２つの導電性構造部しか有しておらず、これら導電
性構造部の互いに対向するインタフェースは、接触素子に伝わった過電圧が火花
放電によりインタフェース間の空隙に伝わり、アース端子に導かれるように、精
密に作製された空隙によって空間的に相互に分離されている。空隙の幅は、一方
では導電性構造部の直流電気による接触が確実に遮断され、他方では所定の電圧
値を上回った場合にアース端子と接続された導電性構造部への火花連絡が生じる
ように、設定することができる。

【０００５】 本発明の有利な実施形態および変更例は、従属請求項に含まれている特徴によ
り可能となる。

【０００６】 原則的に、導電性構造部およびこの導通構造を分離する空隙はさまざまな仕方
で作製することができる。しかし、導電性構造部を支持基板の共通の主表面上に
配置された導体路の形態で形成すると特に有利である。この場合、導体路は互い
に対向する突起部を有しており、これら突起部は精密に作製された空隙により分
離されている。導体路は公知の製造方法により支持基板の主表面上に安価で作製
することができる。導体路の互いに対向する突起部の断面は導体路を始点として
先細りしているため、突起部の互いに対向する端部間で正確な火花連絡が行われ
る。有利な実施例では、突起部は実質的に三角形状に先細りしており、互いに対
向する尖端部を有している。これら尖端部の間の間隔が空隙幅を決める。この場
合、火花放電は支持基板の表面上で直接行われるので、空隙内の破壊電圧は、支
持基板の表面上の火花−沿面放電プロセスにより有利に低減される。

【０００７】 導体構造の互いに対向する突起部の間の空隙は、例えばプリント基板技術から
周知のエッチング技術を用いて作製することができる。第１および第２の導電性
構造部の互いに対向する突起部の間の空隙を、支持基板の導体路構造にレーザー
カットを入れることにより形成すると特に有利である。レーザーを用いると非常
に小さな空隙を高精度で作製することができる。このようにして、２０μｍまで
の小さな空隙幅を実現することができ、その結果、すでに低い破壊電圧のもとで
空隙内で火花連絡が行われる。その上、これにより放電経路のビルドアップ時間
が最小化される。空隙幅は有利には３０〜４０μｍとなる。

【０００８】 別の実施例では、支持基板として多層基板の使用が予定されており、この場合
、第１の導電性構造部は、多層基板の主表面上に配置された第１の導体路により
形成され、第２の導電性構造部は、多層基板の内部層状に配置され且つ絶縁面に
より第１の導体路から分離された第２の導体路により形成されている。ここで、
第１の導体路および絶縁面には、エッチング、ボーリングまたは他の仕方で袋小
路状の窪みが組み込まれており、その底面が第２の導体路を形成している。この
実施例では、例えばセラミック多層基板または多層プリント基板の製造から周知
の技術を、根本的な変更を要することなく広範囲に使用することができる。第１
および第２の構造の間の空隙は、このケースでは、第１および第２の構造の間に
配置された絶縁層の厚さにより決められる。火花連絡は、エアギャップとしての
袋小路状の窪み内部で、上方縁部においてこの窪みを囲んでいる第１の構造の導
体路の一部から窪みの底面を形成する第２の構造の導体路の一部までにおいて生
じる。

【０００９】 多層基板を用いたさらなる類似の実施例では、第１の導電性構造部は、多層基
板の任意の第１層上に配置された導体路により形成されており、第２の導電性構
造部は、多層基板の第２層上に配置され且つ絶縁面により第１の導体路から分離
された第２の導体路により形成されており、第１の導体路、絶縁面および第２の
導体路には、多層基板を貫通する窪み、特に孔部が組み込まれており、窪みによ
って形成された、第１および第２の導体路の内壁部分間の空隙において火花放電
が行われる。

【００１０】 有利には、第２の導体路は多層基板の大規模アース面、例えば貫通銅層により
形成することができる。

【００１１】 さらなる実施例では、導電性構造部は、支持基板から間隔を置いて配置され且
つ支持基板の導体路と導通接続された離散した２つの導電素子により形成され、
支持基板と接続されていない端部は互いに対向し、決められた空隙により分離さ
れている。火花放電は導電素子の端部間の空隙において生じる。しかしながら、
この解決策は、支持基板の導電素子内に構造を集積するよりもいくらか面倒であ
るが、例えば金属製のコンタクトピンのような離散した導電素子は環境の影響に
対して高い耐久性を有しており、そのため、環境の影響に起因する空隙幅の変動
が無視できるほど小さい。

【００１２】 その上混合形態も可能であり、この混合形態では、第１の導電性構造部は導電
素子の形態で形成されており、この導電素子の第１の端部は接触素子、例えばコ
ネクタピンと接続されており、この接触素子は、放電電流にさらされておらず、
支持基板から間隔を置いて配置され、支持基板の導体路と接続されており、前記
導電素子の他方の端部は、導体路の形態で形成されている第２の導電性構造部に
対向しており、空隙によりこの導体路から隔離されており、前記第２の導電性構
造部は支持基板上に配置されており、アース端子と導通接続されている。

【００１３】 特に有利な実施例では、精密に作製された空隙により分離された、支持基板の
装着面に配置された２つの互いに対向する導体路の一部が、支持基板上に取付ら
れた付加的な能動または受動電気素子によって覆われる。空隙を覆う構成素子は
、有利には、不純物や、２つの導体路間の短絡により生じ得る導体粒子の沈着か
ら空隙を保護する。能動または受動素子は、構成素子の第１の端子が生じる可能
性のある過電圧にさらされていない第１の導体路と電気的に導通接続され、構成
素子の第２の端子がアース端子と電気的に導通接続されるように、放電区間に対
して平行に接続することもできる。その上、放電空隙の保護のために、構成素子
の縁部を接着剤によって支持基板と接続することも予定されており、この接着剤
が構成素子と支持基板との間の隙間を密封する。

【００１４】 図面 本発明の実施例を図示し、以下の記述においてより詳細に説明する。

【００１５】 図１は、支持基板の主表面上の導体路により形成された、静電放電に対する保
護装置を有する本発明の第１の実施例の平面図であり、 図２ａおよび２ｂは、レーザーを用いて支持基板の導体路構造に空隙を入れる
実施例を示しており、 図３は、離散した２つの導電素子を有するＥＳＤ保護装置の実施例を示してお
り、 図４は、導電素子および導体路を有する実施例を示しており、 図５は、袋小路状の窪みを有する多層基板に関する実施例を示しており、 図６は、貫通する窪みを有する多層基板に関する実施例を示しており、 図７は、放電空隙上に配置された能動または受動電気素子を有する本発明のさ
らなる実施例の平面図であり、 図８は、図７の断面図である。

【００１６】 実施例の説明 図１はプリント基板の表面の平面図を示しており、このプリント基板上には複
数の電気的および／または電子的素子２、例えばマイクロプロセッサ、メモリ素
子、半導体チップ、抵抗素子、誘導素子または他の素子が配置されている。プリ
ント基板１の一方の面には接触面３，４が設けられており、この接触面はプリン
ト基板とコネクタ部の接続に使用され、この場合、接触面３は例えば信号ライン
の接続のため、接触面４はプリント基板１へのアース接触部の接続のために設け
られている。さらに図１から分かるように、接触面３は導体路１３を介して構成
素子２の入力側と接続されている。接触面４は別の導体路１４を介して構成素子
２のアース接触部と接続されている。アース側導体路１４は必ずしも構成素子２
のアース接触部と接続されている必要はない。ここでは、接触素子４を介してア
ースに接続されているのは、任意の導体路である。この場合、アース端子は、放
電電流を導くのに適した導体への端子として理解されるべきである。これは、金
属製のケーシング部、または過電圧を導くのに適した給電ラインであってもよい
。プリント基板上で隣位に配置されている導体路１３，１４には、互いに対向す
る突起部１３ａ，１４ａが形成されており、狭い空隙１６により相互に分離され
ている。見て分かるように、突起部は導体路１３，１４から三角形状に先細りし
ており、尖端部を有している。これら端部間の間隔ａが空隙幅を決めている。突
起部１３ａ，１４ａおよび空隙１６が設けられている導体路１３，１４の領域は
、プリント基板上に、静電放電から保護するための装置１０を形成している。例
えば、接触面３が静電気の蓄積された対向プラグまたは他の電荷担体と接触した
場合、電荷はそこから突起部１３ａに流れる。過電圧は、電圧が所要の破壊電圧
を上回るとすぐに、部分的に沿面放電プロセスとして行われる火花連絡により突
起部１４ａに放電され、そしてそこからアース端子に放電される。静電放電によ
る電流はもはや構成素子２に達しない。これにより破損を防ぐことができる。Ｅ
ＳＤ保護装置なしでは、放電電流は妨げられることなく導体路１３を介して構成
素子２に伝わってしまう。もちろんここに図示されているプリント基板の代わり
に、他の支持基板を使用することもできる。例えば、セラミック厚膜基板、プリ
ントされたスタンプ格子またはＭＩＤ基板を使用することもできる。導電性構造
部１３，１４の間の空隙ａは、図１の実施例では、プリント基板製造から周知の
エッチング法を用いて作製することができる。しかし、これによっては１００μ
ｍ以下の空隙幅ａを実現することはほとんどできない。それゆえ、図２ａおよび
２ｂに示されている有利な実施例では、空隙はレーザーを用いて作製される。こ
の目的で、図２ａに示されているように、まず導体路構造を通常のエッチング技
術を用いてプリント基板上に造る。この場合、導体路１３は初めのうちは狭幅な
導体路ウェブ１５により導体路１４と接続されている。続いて、図２ｂに示され
ているように、ウェブ１５にレーザーカットを入れることにより空隙１６が造ら
れ、この空隙１６によって、導体路１３と１４は相互に分離される。レーザーを
用いると、２０μｍの空隙幅ａを実現することができる。有利な実施形態では、
空隙幅は３０〜４０μｍである。

【００１７】 図１〜２に示されている実施例では、第１および第２の導電性構造部は、導体
路１３，１４により支持基板上に作製される。しかし、他の実施例も可能である
。図３は、接触面３，４を有するプリント基板の断面を示している。接触面３は
、図示されていない仕方で、プリント基板上にあるＥＳＤに対して敏感な構成素
子と接続されている。接触面４はアース端子と接続されている。図３に示されて
いるように、導電性構造部は、プリント基板から間隔を置いて配置された２つの
導電素子１３，１４により形成されている。これらの導電素子は、屈曲した金属
線としてプリント基板の窪みの中に固定されており、接触面３，４と導通接続さ
れている。金属線の互いに対向する端部１３ａ，１４ａは、空隙１６によって相
互に分離されている。放電時には、導体路１３に印加される過電圧が、空隙１６
における火花放電により導電素子１４に放電され、そこからアースへと流れる。

【００１８】 さらなる実施例が図４に示されている。図４は、コネクタピン３を有するプリ
ント基板を示しており、このコネクタピンは、通常の仕方でプリント基板の接触
開口部内に挿入され、プリント基板の裏面において導体路とはんだ付けされてお
り、導体路は他方で電子的構成素子２と接続されている。コネクタピン３の半分
の高さの所からピン状の導電素子１３が分岐しており、この導電素子の一方の端
部は一体的にコネクタピン３と接続されており、コネクタピンから離れている他
方の端部１３ａはプリント基板１の表側に向けられている。プリント基板の表側
には、アース導体路１４が配置されている。導電素子１３の端部１３ａは、導体
路１４の領域１４ａの上部に直接配置されており、空隙１６によって領域１４ａ
から分離されている。カウンタープラグの挿入の際にコネクタピン３に伝わる静
電放電は、空隙１６内の火花放電によって導電素子１３から導体路１４へ伝わる
。

【００１９】 図５に示されている実施例では、支持基板１として多層プリント基板またはセ
ラミック多層基板が使用される。支持基板の表側にある導体路１３は、ＥＳＤに
対して敏感な素子２を支持基板の図示されていない接触素子、例えばコネクタピ
ンと接続している。多層基板の内部層１４は大規模アース面として形成されてい
る。このアース面１４は、絶縁層１８により表側の導体路１３から分離されてい
る。別の絶縁層１９は、アース面を多層基板の裏面の導体路１７から分離してい
る。袋小路状の窪みは、導体路１３と絶縁層１８の中に組み込まれている。袋小
路状の窪みの底面１４ａはアース面１４により形成されている。導体路１３上に
過電圧が伝わった場合には、この過電圧は、空隙１６によって底面１４ａから分
離された、窪みを囲む導体路１３の内側縁部１３ａにも印加される。縁部１３ａ
からアース面４の底面１４aへの火花連絡によって、過電圧は構成素子２に達す
る前にアースへと導かれる。導体路の縁部１３ａと窪み１６ａの底面１４ａとの
間の空隙の幅は、絶縁層１８の厚さによって決められる。

【００２０】 多層プリント基板のための類似の実施例が図６に示されている。多層プリント
基板１は、絶縁層１８，１９，２０と導電層とを有している。隣位の２つの内部
層に第１の導体路１３と第２の導体路１４が配置されており、これらの導体路は
絶縁層１８により分離されている。導体路１３，１４は、任意の隣位層に配置し
てもよい。上のように、導体路１３はＥＳＤに対して敏感な素子２と接続されて
おり、導体路１４はアース端子と接続されている。多層基板では、導体路１３，
１４の領域に貫通孔部が組み込まれている。この孔部を囲む導体路１３の内側縁
部１３ａと導体路１４の内側縁部１４ａは、この孔部により絶縁層１８内に形成
された空隙１６によって分離されている。過電圧時には、ＥＳＤインパルスが、
第１の導体路１３の内側縁部１３ａから空隙１６を通って第２の導体路１４の内
側縁部１４ａへ放電される。

【００２１】 本発明のさらなる実施例が図７の抜粋および図８に示されている。例えばプリ
ント基板である支持基板１は、表側に２つの導体路１３，１４を有しており、こ
れらの導体路は狭い空隙１６によって分離されている。導体路１３，１４は、共
通の導体路として支持基板上に造られ、続いてレーザーカットにより分離される
。そうすることによって、隣位にある導体路の端部１３ａおよび１４ａは、空隙
の大きさａだけ相互に分離される。導体路１３は、図示されていない仕方で、Ｅ
ＳＤに対して敏感な素子２と接続されており、導体路１４はアース端子と接続さ
れている。部分１３ａ，１４ａを覆う能動または受動電気素子５、例えばコンデ
ンサまたは抵抗は、空隙１６を保護するためのものであり、導体路上で空隙１６
を覆うように配置されている。原則的に、ここに図示した実施例は、図１におい
て付加的な構成素子５が導体路１３および１４の上に配置される、ということに
基づいている。ＥＳＤに対して敏感な構成部材２とは別の構成素子５は、ＥＳＤ
インパルスに対して不感の構成素子であることが分かる。この構成素子５は、例
えばＥＭＣ保護コンデンサであってもよい。有利な実施形態では、構成素子５は
ＳＭＤ技術（表面実装技法）によって支持基板上に配置されている。この構成素
子の第１の端子５ａは導体路１３と、第２の端子５ｂは導体路１４とはんだ付け
されており、そのため、この構成素子５は放電区間に対して平行に接続されてい
る。はんだ付けの位置６は図７および図８に示されている。構成素子のはんだ付
けは、例えばリフローはんだ付け方法または他の適切な仕方で導体路１３，１４
と電気的に接続してもよい。しかし、構成素子をボンディングワイヤを用いて導
体路１３，１４と電気的に接続することも可能である。構成素子５の縁部領域に
は接着剤７が塗布される。この接着剤はぐるりと塗布してもよく、この場合、は
んだ付け位置６の空間を残しておいてもよい。接着剤７によって、構成素子５と
支持基板１との間の隙間が密閉される。これにより、不純物が構成素子５と支持
基板１との間の隙間に入り込み、空隙１６に達するのを回避することができる。
この実施例は、空隙１６と、起こり得るＥＤＳ放電の放電区間とに対する有利な
保護を提供する。

【図面の簡単な説明】

【図１】 支持基板の主表面上の導体路により形成された、静電放電に対する保護装置を
有する本発明の第１の実施例の平面図である。

【図２ａ】 レーザーを用いて支持基板の導体路構造に空隙を入れる実施例を示す。

【図２ｂ】 レーザーを用いて支持基板の導体路構造に空隙を入れる実施例を示す。

【図３】 離散した２つの導電素子を有するＥＳＤ保護装置の実施例を示す。

【図４】 導電素子および導体路を有する実施例を示す。

【図５】 袋小路状の窪みを有する多層基板に関する実施例を示す。

【図６】 貫通する窪みを有する多層基板に関する実施例を示す。

【図７】 放電空隙上に配置された能動または受動電気素子を有する本発明のさらなる実
施例の平面図である。

【図８】 図７の断面図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＪＰ，Ｋ Ｒ，ＵＳ (72)発明者 ヴォルフガング シリング ドイツ連邦共和国 シュヴィーバーディン ゲン リヒャルト−ヴァーグナー−シュト ラーセ 16 (72)発明者 ハンス ザイテル ドイツ連邦共和国 エスリンゲン ロスベ ルクシュトラーセ 22 (72)発明者 トーマス ヴィーツェマン ドイツ連邦共和国 ルートヴィヒスブルク ハイメンガッセ 19 (72)発明者 ラインハルト プフェントナー ドイツ連邦共和国 ビーティッヒハイム− ビッシンゲン ブーフシュトラーセ 28 (72)発明者 ヴェルナー ブチュカウ ドイツ連邦共和国 ビーティッヒハイム− ビッシンゲン ヴェステントシュトラーセ 35 (72)発明者 ヴォルフガング ヒラー ドイツ連邦共和国 ビーティッヒハイム− ビッシンゲン カスターニエンヴェーク 12／１ (72)発明者 シュテファン ヨステン ドイツ連邦共和国 シユツツトガルト コ ルンターラー シュトラーセ 176 Ｆターム(参考） 5E021 FB01 FC13 FC17 LA06 MA16 MA17 MA29 MA30 5E338 AA03 BB02 BB19 BB25 BB75 CC07 CD07 CD14 EE12

Claims (16)

【特許請求の範囲】
1. 【請求項１】 支持基板上に配置された電気的および／または電子的構成部
   材を静電放電から保護するための装置であって、 放電時に構成部材（２）と接続されている支持基板の接触素子（３）に生じる
   過電圧が、前記構成部材を迂回してアース端子（４）へと導かれる形式の保護装
   置において、 保護装置（１０）は、危険にさらされた接触素子（３）と導通接続している第
   １の導電性構造部（１３）と、これに加えて、支持基板（１）上に隣位に配置さ
   れ且つアース端子（４）と導通接続された第２の導電性構造部（１４）とを有し
   ており、 前記導電性構造部（１３，１４）の互いに対向する部分（１３ａ１４ａ）は、
   接触素子（３）に伝わる過電圧が空隙（１６）内の火花放電により前記第１の導
   電性構造部（１３）の対向部（１３ａ）から前記第２の導電性構造部（１４）の
   対向部（１４ａ）に伝わり、さらに前記アース端子（４）に導かれるように、精
   密に作製された空隙（１６）により空間的に相互に分離されている、ことを特徴
   とする保護装置。
2. 【請求項２】 前記第１および第２の導電性構造部（１３，１４）は、前記
   支持基板（１）の共通の主表面上に配置された導体路により形成されており、 前記導体路は互いに対向する突起部（１３ａ，１４ａ）を有しており、 前記突起部（１３ａ，１４ａ）は精密に作製された空隙（１６）により相互に
   分離されている（図１，２ａ，２ｂ）、請求項１記載の装置。
3. 【請求項３】 前記導体路の互いに対向する突起部（１３ａ，１４ａ)の断
   面は、導体路（１３，１４）を始点として先細形状である、請求項２記載の装置
   。
4. 【請求項４】 前記突起部（１３ａ，１４ａ）は、実質的に三角形状に先細
   りしており、互いに対向する尖端部を有している、請求項３記載の装置。
5. 【請求項５】 前記第１および第２の導電性構造部（１３，１４）の互いに
   対向する突起部（１３ａ，１４ａ）の間の空隙（１６）は、前記支持基板（１）
   の導体路構造（１５）へのレーザーカットにより作製されている（図２ａ，２ｂ
   ）、請求項２から４のいずれか１項記載の装置。
6. 【請求項６】 前記支持基板（１）は多層基板であり、 前記第１の導電性構造部（１３）は前記多層基板の主表面上に配置された第１
   の導体路により形成され、 前記第２の導電性構造部（１４）は、前記多層基板の内部層に配置され且つ絶
   縁面（１８）により前記第１の導体路から分離された第２の導体路により形成さ
   れ、 前記第１の導体路（１３）および絶縁面（１８）には、袋小路状の窪みが組み
   込まれており、 当該窪みの底面は前記第２の導体路を形成しており、 前記袋小路状の窪みにより形成された空隙（１６）において、前記第１の導体
   路の内壁の対向部（１３ｂ）と前記窪みの底面（１４ｂ）との間で火花放電が行
   われる（図５）、請求項１記載の装置。
7. 【請求項７】 前記支持基板（１）は多層基板であり、 前記第１の導電性構造部（１３）は前記多層基板の第１の層に配置された第１
   の導体路により形成され、 前記第２の導電性構造部（１４）は、前記多層基板の第２の層に配置され且つ
   絶縁面（１８）により前記第１の導体路から分離された第２の導体路により形成
   され、 前記第１の導体路（１３）、前記絶縁面（１８）および前記第２の導体路（１
   ４）には、前記多層基板を貫通する窪み（１６ｂ）、とりわけ孔部が組み込まれ
   ており、 前記窪み（１６ｂ）により形成された、前記第１および第２の導体路の内壁の
   対向部（１３ｂ，１４ｂ）の間の空隙（１６）内で火花放電が行われる（図６）
   、請求項１記載の装置。
8. 【請求項８】 前記第２の導体路（１４）は前記多層基板（１）の広大なア
   ース面により形成されている、請求項６または７記載の装置。
9. 【請求項９】 前記導電性構造部（１３，１４）は、前記支持基板（１）か
   ら間隔を置いて配置され且つ前記支持基板（１）の導体路（３，４）と導通接続
   された離散した２つの導電素子により形成されており、 前記支持基板（１）と接続されていない導電素子の端部は、互いに対向し、決
   められた空隙（１６）により相互に分離されている（図３）、請求項１記載の装
   置。
10. 【請求項１０】 前記第１の導電性構造部（１３）は導電素子の形態で形成
    されており、 前記導電素子の第１の端部は接触素子（３）と接続されており、 前記接触素子（３）は、放電電流にさらされ、前記支持基板から間隔を置いて
    配置されており、さらに前記支持基板の導体路と接続されており、 前記導電素子の他方の端部は、前記第２の導電性構造部（１４）に対向してお
    り、前記空隙（１６）により前記第２の導電性構造部から隔離されており、 前記第２の導電性構造部は、支持基板上に配置され、アース端子と導通接続さ
    れ、さらに導体路の形態で形成されている（図４）、請求項１記載の装置。
11. 【請求項１１】 前記接触素子（３）は、前記支持基板上に配置されたコネ
    クタ部の接触素子である、請求項１０記載の装置。
12. 【請求項１２】 前記導体路（１３，１４）、および前記精密に作製された
    空隙（１６）の互いに対向する部分（１３ａ，１４ａ）は、前記支持基板（１）
    上に配置された能動または受動電気素子（５）により覆われる（図７、図８）、
    請求項２から５のいずれか１項記載の装置。
13. 【請求項１３】 前記構成素子（５）の第１の端子（５ａ）は前記第１の導
    体路（１３）と電気的に導通接続されており、 前記構成素子（５）の第２の端子（５ｂ）は前記第２の導体路と電気的に導通
    接続されている、請求項１２記載の装置。
14. 【請求項１４】 前記構成素子（５）の縁部領域は、接着剤（７）により前
    記支持基板（１）と接続されており、 前記接着剤（７）は、前記構成素子（５）と前記支持基板（１）との間の隙間
    を密封している、請求項１２または１３記載の装置。
15. 【請求項１５】 前記空隙（１６）は２０〜２００μｍの幅である、請求項
    １から１４のいずれか１項記載の装置。
16. 【請求項１６】 請求項１から１５のいずれか１項による、支持基板（１）
    上に配置された電気的および／または電子的構成部材（２）を静電放電から保護
    するための装置（１０）を有する、ことを特徴とする支持基板。