JP2003526205A - Method of making an opening or cavity in a substrate for receiving an electronic component - Google Patents
Method of making an opening or cavity in a substrate for receiving an electronic componentInfo
- Publication number
- JP2003526205A JP2003526205A JP2001564387A JP2001564387A JP2003526205A JP 2003526205 A JP2003526205 A JP 2003526205A JP 2001564387 A JP2001564387 A JP 2001564387A JP 2001564387 A JP2001564387 A JP 2001564387A JP 2003526205 A JP2003526205 A JP 2003526205A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- opening
- cavity
- layer
- laser ablation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000000608 laser ablation Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- -1 polyethylene Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000012286 potassium permanganate Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0397—Tab
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 電子部品を受け取る基体の開口又はキャビティを作る方法を提供する。この方法は、基体の第1の主要な表面上に又はそれに隣接させて、パターンを付けた不透明マスク層を提供すること、ここでこのマスク層は、基体に開口又はキャビティを作る場所に重なる開口を有する、並びに開口を通してレーザー除去を行うことによって、前記基体から材料を除去し、それによって電子部品を受け取るのに適当な大きさの開口又はキャビティを前記基体に作ること、を含む又はこれらからなる。 (57) Abstract: A method is provided for forming an opening or cavity in a substrate that receives an electronic component. The method includes providing a patterned opaque mask layer on or adjacent a first major surface of a substrate, wherein the mask layer has openings overlying locations where openings or cavities are to be made in the substrate. Removing material from the substrate by performing laser ablation through the opening, thereby creating an opening or cavity in the substrate of an appropriate size to receive electronic components. .
Description
【0001】
[発明の背景]
本発明は、基体に開口又はキャビティを作る方法に関する。この基体は好まし
くは、電子部品又は集積回路を具備することができるタイプのものである。この
ような基体の例は、プリント回路板(PCB)である。BACKGROUND OF THE INVENTION The present invention relates to a method of making an opening or cavity in a substrate. This substrate is preferably of the type which can be equipped with electronic components or integrated circuits. An example of such a substrate is a printed circuit board (PCB).
【0002】
電子部品、特に集積回路の回路密度は増加してきているので、プリント回路板
(PCB)の接続部及び導電体にそれらを接続することに関する問題も対応して
増加してきている。多数の相互接続が存在する場合に、この問題は特に深刻であ
る(例えばマイクロプロセッサーデバイスの場合)。As the circuit density of electronic components, especially integrated circuits, has increased, so has the problem of connecting them to the connections and conductors of printed circuit boards (PCBs). This problem is especially acute when a large number of interconnects are present (eg in the case of microprocessor devices).
【0003】
[従来技術]
既知のはんだ付及びワイヤボンディング技術は費用がかかり、また製造プロセ
スを効率的に実施するには複雑な設備を必要とする。更にはんだを2回加熱する
必要がある。すなわち、PCBの製造のときに初めに加熱し、その後PCBへの
部品の取り付けの際に再び加熱する。Prior Art Known soldering and wire bonding techniques are costly and require complex equipment to perform the manufacturing process efficiently. Furthermore, it is necessary to heat the solder twice. That is, it is heated first during the manufacture of the PCB and then again during the mounting of the components on the PCB.
【0004】
電子部品のための基体に開口を作る技術は既知である。これについては米国特
許第3,480,836号明細書を参照。ここでは、基体に予め打ち抜きにより
孔を開け、その後でキャビティ上に突出したタブを有する導電体リードを取り付
ける。この技術は、例えば米国特許第4,927,491号明細書で更に開発さ
れており、ここでは基体は可撓性のテープである。Techniques for making openings in a substrate for electronic components are known. See U.S. Pat. No. 3,480,836 for this. Here, a hole is previously punched in the base body, and then a conductor lead having a tab protruding above the cavity is attached. This technique has been further developed, for example in US Pat. No. 4,927,491, where the substrate is a flexible tape.
【0005】
特開平第10−098081号明細書は、炭素ガスレーザーを使用して、両面
に積層された銅箔を有する基体に開口を作るのために周縁部トレンチを切断する
ことを開示している。ここでは、残っている基体材料は第2の工程で除去する。
その後、銅箔はリソグラフィーによってパターンを付け、エッチングして部品を
保持するリードを作る。JP-A-10-098081 discloses the use of a carbon gas laser to cut a peripheral trench to make an opening in a substrate having a copper foil laminated on both sides. There is. Here, the remaining base material is removed in the second step.
The copper foil is then lithographically patterned and etched to create the leads that hold the component.
【0006】
[発明の概略]
本発明は、PCB上の比較的小さい相互接続寸法を提供し、それによってそれ
を比較的薄く作ることを可能にし、また合成プラスチックリードチップキャリア
(PLCC)の必要をなくすことを目的としている。また本発明は、有益な性能
で比較的低コストのチップキャリアを製造するために使用できる。SUMMARY OF THE INVENTION The present invention provides a relatively small interconnect dimension on a PCB, thereby allowing it to be made relatively thin, and also eliminates the need for synthetic plastic lead chip carriers (PLCC). The purpose is to lose. The invention can also be used to produce relatively low cost chip carriers with beneficial performance.
【0007】
本発明の第1の面では、請求項1〜8で特定される方法を提供する。本発明の
第2の態様では、請求項9で特定される基体を提供する。本発明の更なる面では
、請求項10で特定されるデバイスを提供する。In a first aspect of the present invention there is provided a method as specified in claims 1-8. In a second aspect of the invention there is provided a substrate as specified in claim 9. In a further aspect of the invention there is provided a device as specified in claim 10.
【0008】 以下では図を参照して、本発明の態様を例示によって説明する。[0008] Hereinafter, embodiments of the present invention will be described by way of example with reference to the drawings.
【0009】
[特定の有利な態様の詳細な説明]
図1は、基体12に相互接続を作る設備10の全体図である。設備10は、適
当なレンズ系16を通して集束するレーザー発振14を含み、これは使用におい
てはミラー18で反射させる。好ましい態様では、出力が50〜500Wでビー
ム直径が480μmのCO2レーザーを使用する。しかしながら、比較的大きい
出力及び比較的大きい直径は、処理量を増加させるために望ましい。あるいは、
エキシマレーザー又はYAGレーザーを使用することができる。Detailed Description of Certain Advantageous Embodiments FIG. 1 is a general view of a facility 10 for making interconnections to a substrate 12. The installation 10 includes a lasing 14 focused through a suitable lens system 16, which in use reflects off a mirror 18. In a preferred embodiment, a CO 2 laser with a power of 50-500 W and a beam diameter of 480 μm is used. However, higher power and larger diameter are desirable to increase throughput. Alternatively,
Excimer lasers or YAG lasers can be used.
【0010】
この設備を完全に理解するためには、他の機器と組み合わせてこの設備を考慮
することが必要である。これらとしては、基体を輸送する手段、例えばフラット
ベッドテーブル24を挙げることができる。材料の第1の層から選択的に領域を
除去する手段としては、光画像設備(図示せず)及びエッチング浴(図示せず)
を挙げることができる。基体の体積を除去する設備は、レーザー発振器14又は
イオンビームエッチング装置(図示せず)又はプラズマエッチング装置(図示せ
ず)を挙げることができる。第2の表面から材料を除去する手段は、導電体をエ
ッチングすることができる変更エッチング浴でよい。これらは設備と組み合わせ
て、一連のマイクロプロセッサ(図示せず)によって制御する。To fully understand this equipment, it is necessary to consider it in combination with other equipment. These include means for transporting the substrate, such as the flatbed table 24. Photoimaging equipment (not shown) and etching baths (not shown) as a means of selectively removing areas from the first layer of material.
Can be mentioned. The equipment for removing the volume of the substrate may include the laser oscillator 14, an ion beam etching apparatus (not shown), or a plasma etching apparatus (not shown). The means for removing material from the second surface may be a modified etching bath capable of etching the conductor. These are controlled by a series of microprocessors (not shown) in combination with the equipment.
【0011】
レーザー14の出力は、マイクロプロセッサ20によって制御する。レーザー
14のパルス期間及びエネルギーを制御することと並んで、マイクロプロセッサ
20はミラー18の向きを調節し、これを使用してレンズ系16を通してレーザ
ー14を集束させることができる。The output of laser 14 is controlled by microprocessor 20. Along with controlling the pulse duration and energy of the laser 14, the microprocessor 20 can adjust the orientation of the mirror 18 and use it to focus the laser 14 through the lens system 16.
【0012】
異なる深さのキャビティは、エネルギー源からのパルス数を比較的多くするこ
とによって、又はそれぞれのパルスの期間を長くすることによって作ることがで
きる。同様にキャビティ列を作ることができ、このキャビティ列のキャビティの
数及び大きさを変更して、異なる生成物を作ること又は異なるデバイスに適応さ
せることができる。Cavities of different depths can be created by a relatively large number of pulses from the energy source or by lengthening the duration of each pulse. Similarly, an array of cavities can be made and the number and size of the cavities in this array of cavities can be varied to make different products or to accommodate different devices.
【0013】
図2において詳細に示されている基体12は、積層シート又はテープ状である
。銅(又はアルミニウム)のような金属材料2つの層21a及び21bに挟まれ
た可撓性基体12は、ポリエチレン(トリ−タルメート(tri−thalma
te))(PET)のようなエッチング可能ポリマーを含む。基体12は可撓性
であるので、ロール又はドラム22aで提供する。基体12は可撓性であるので
、部品と接続した後で、部品を保持する基体を他のロール22bに巻き取ること
ができる。The substrate 12 shown in detail in FIG. 2 is in the form of a laminated sheet or tape. A flexible substrate 12 sandwiched between two layers 21a and 21b of a metallic material such as copper (or aluminum) comprises a polyethylene (tri-talmate).
te)) (PET). Since the substrate 12 is flexible, it is provided by a roll or drum 22a. Since the base body 12 is flexible, the base body holding the component can be wound on another roll 22b after being connected to the component.
【0014】
この態様では、基体の厚さは190μmであるが、100μm〜600μmの
厚さを使用することができる。理想的には、シリコンチップを挿入する場合、こ
れは背面から研磨して、基体の厚さと同様な厚さにする。あるいは、基体の厚さ
は、半導体チップの厚さに従って選択する。In this embodiment, the substrate has a thickness of 190 μm, but a thickness of 100 μm to 600 μm can be used. Ideally, when inserting a silicon chip, it is polished from the back to a thickness similar to that of the substrate. Alternatively, the thickness of the substrate is selected according to the thickness of the semiconductor chip.
【0015】
非金属基体材料、例えばPET基体12は、接着ボンディング剤を使用して金
属のシートを積層することによって、又はベース材料に触媒作用を及ぼしそして
ベース材料を均一な厚さでコーティングする金属層をメッキすることによって、
その表面の少なくとも1つに金属材料を被覆する。A non-metallic substrate material, such as PET substrate 12, is a metal that catalyzes the base material and coats the base material with a uniform thickness by laminating sheets of metal using adhesive bonding agents. By plating the layers
At least one of its surfaces is coated with a metallic material.
【0016】
基体12は、部分的に仕上げた状態又は「未処理」の状態で導入することがで
きる。基体12が未処理である場合には、これは処理する必要がある。これは、
初めに基体にフォトレジストを適用することによって達成する。これは、薄い均
一な噴霧によるカーテンコーティングとして適用すること、又は他の既知の技術
を使用して適用することができる。The substrate 12 can be introduced in a partially finished or “green” condition. If the substrate 12 is untreated, it needs to be treated. this is,
This is accomplished by first applying a photoresist to the substrate. It can be applied as a curtain coating with a thin uniform spray, or using other known techniques.
【0017】
導電体トラック、相互接続及びダイボンディング部位を、両面に光画像処理す
る。これは、プリント回路板プロセスで一般的な工程である。The conductor tracks, interconnects and die bonding sites are photoimaged on both sides. This is a common step in printed circuit board processes.
【0018】
光画像及びエッチング法を使用して、基体の金属被覆表面に回路パターンを作
る。回路パターンは、結合箇所52を有する。この結合箇所52は、基体に作ら
れたキャビティに導入され、相互接続に結合される半導体部品(図示せず)の結
合パッド寸法及び箇所に対応している。A circuit pattern is created on the metallized surface of the substrate using photoimaging and etching techniques. The circuit pattern has a coupling point 52. This bond location 52 corresponds to the bond pad size and location of the semiconductor component (not shown) introduced into the cavity created in the substrate and bonded to the interconnect.
【0019】
回路パターンと反対側の材料面では、取り付ける半導体部品の寸法に対応する
領域に、対応する回路パターンの結合パッドが存在する。On the material side opposite the circuit pattern, bond pads of the corresponding circuit pattern are present in the area corresponding to the dimensions of the semiconductor component to be mounted.
【0020】
上側材料から領域を除去した後で、レーザー除去によって、基体を作っている
下側のポリマー層を除去する。基体で使用するポリマーとしてPETに言及して
きたが、様々な他の材料がこの用途のために適当である。例えば液晶ポリマー(
LCP)、ポリアミド、PEN/ポリエチレンナパタルメート(napa th
almate)、ポリ塩化ビニル、及びMylar(商標)を、基体に導入する
こと又はこれらから基体を作ることができる。チップキャリアを作るための他の
適当な材料は、Thermount(商標)(Dupontから入手可能なラン
ダムストランドアラミド強化積層材料)である。但しこの材料は端部成形性が劣
った材料であり、除去が非常に容易な材料である。After removing the region from the upper material, the lower polymer layer forming the substrate is removed by laser ablation. Although PET has been mentioned as the polymer for use in the substrate, various other materials are suitable for this application. For example, liquid crystal polymer (
LCP), polyamide, PEN / polyethylene napatamate (napa th)
Almate), polyvinyl chloride, and Mylar ™ can be incorporated into or made from the substrate. Another suitable material for making chip carriers is Thermomount ™ (random strand aramid reinforced laminate material available from Dupont). However, this material has a poor end formability and is very easy to remove.
【0021】
レーザー除去は非常に高速であり、典型的に300〜800パルス/秒である
。マイクロプロセッサ20は、レーザー発振器14からのパルスの速さ及び期間
を変化させる。この組み合わせは、気化速度を制御し、基体材料の特定の性質に
関して調節することを可能にする。結果として、特定の領域にわたって作られる
M行×N列のキャビティ列のために、所定の深さまで既知の領域にわたって正確
なX及びY位置で除去が行われる。Laser ablation is very fast, typically 300-800 pulses / sec. The microprocessor 20 changes the speed and duration of the pulses from the laser oscillator 14. This combination allows the vaporization rate to be controlled and adjusted with respect to the particular properties of the substrate material. As a result, due to the M rows by N columns of cavities created over a particular region, the removal occurs at the correct X and Y locations over a known region to a given depth.
【0022】
製造プロセスにおけるイベントはモジュール状である。初めに基体にコーティ
ングをし、そして光画像処理をする。次に、エッチング及びストリッピングを行
う。次に、開口又はキャビティのレーザー除去を行う。次の工程は例えば過マン
ガン酸カリウム溶液を使用する湿式化学清浄化及び/又はプラズマ清浄化である
。この清浄化工程の後で、作ったそのような機械的タブ構造(又はコンタクト)
に金属を堆積させる。これは、溶液からの浸漬合金堆積によって達成する。これ
は無電解法であるが、代わりに電解メッキを使用することができる。選択する合
金は、選択する用途又は結合法に適合するものでなければならない。典型的な材
料としては、スズ、金又は銀に基づく材料を挙げることができる。Events in the manufacturing process are modular. The substrate is first coated and then photoimaged. Next, etching and stripping are performed. Next, laser removal of the opening or cavity is performed. The next step is wet chemical cleaning and / or plasma cleaning, for example using potassium permanganate solution. Such mechanical tab structure (or contact) made after this cleaning process
Deposit metal on. This is accomplished by immersion alloy deposition from solution. This is an electroless method, but electrolytic plating can be used instead. The alloy selected should be compatible with the application or bonding method selected. Typical materials can include materials based on tin, gold or silver.
【0023】
レーザー除去工程の間に、キャビティから除去した材料が基体の他の部分に再
堆積することがある。そのような堆積物は通常、プラズマ及び/又は湿式清浄化
工程の間に除去される。しかしながら、レーザー除去する材料がポリイミドであ
る場合、除去が困難なことがある。この除去を補助するために、随意の犠牲層を
、レーザー除去工程の前に基体の1又は複数の表面に堆積させることができる。
この犠牲層は例えば、フォトレジストでよい。レーザー除去の後で、この層はプ
ラズマ及び/又は湿式清浄化によって容易に除去することができ、任意の再堆積
した材料を同時に除去することができる。During the laser ablation process, material removed from the cavities may redeposit on other parts of the substrate. Such deposits are typically removed during plasma and / or wet cleaning steps. However, when the material to be removed by laser is polyimide, the removal may be difficult. To aid in this removal, an optional sacrificial layer can be deposited on one or more surfaces of the substrate prior to the laser ablation step.
This sacrificial layer may be photoresist, for example. After laser ablation, this layer can be easily removed by plasma and / or wet cleaning to remove any redeposited material simultaneously.
【0024】
その後、PCBを所定の形状に切断し、仕上げる。この輪郭形成工程は、CN
Cルーティング、ダイパンチング、又はYAGレーザー輪郭形成によって達成す
ることができる。After that, the PCB is cut into a predetermined shape and finished. This contour forming process is
It can be achieved by C routing, die punching, or YAG laser profiling.
【0025】
電極は、エッチング法によって予め範囲を定める。互いに間隔を開けて配置し
並べてキャビティ又はダイに挿入する部品又はダイの接続部を有する抵抗器にす
る一連の突起のあるコネクタは、誘電体のレーザー除去の前に金属エッチングプ
ロセスによって作る。あるいは、電極は、誘電体材料を除去した後で、キャビテ
ィの底部の金属層にレーザーエッチングすることができる。あるいは、予めエッ
チングしたこの層のパターンへの変更は、キャビティを作った後でレーザーによ
って行うことができる(例えばタブを除去して、長い構造の端部を自由にするこ
とによって)。The electrodes are preliminarily defined by an etching method. The connector with a series of protrusions, which are spaced apart from each other and side-by-side, into a resistor with components or die connections to be inserted into the cavity or die are made by a metal etching process prior to laser ablation of the dielectric. Alternatively, the electrodes can be laser etched into the metal layer at the bottom of the cavity after removing the dielectric material. Alternatively, changes to the pattern of this pre-etched layer can be made by the laser after the cavity is created (eg by removing the tab and freeing the end of the long structure).
【0026】
1つの表面上に定められたコンタクトを有する穿孔基体は、電子部品(50)
を受け取る段のある凹部として作用する。最も単純な態様は、例えばキャパシタ
ーを受け取るのに適当な1又は2つのコンタクトを有する態様である(図3a)
。トランジスタは3つのコンタクトを作ることを必要とし、これについては図3
bで示している。より複雑なデバイス、例えば集積回路(IC)、リードオンリ
ーメモリ(ROM)、ランダムアクセスメモリ(RAM)又はマイクロプロセッ
サは、多くのコンタクトを必要とする(51)。この例は図3cで示している。A perforated substrate having contacts defined on one surface is an electronic component (50).
Acts as a stepped recess. The simplest version is one with one or two contacts suitable for receiving a capacitor, for example (Fig. 3a).
. The transistor needs to make three contacts, which is shown in FIG.
It is shown by b. More complex devices, such as integrated circuits (ICs), read only memories (ROMs), random access memories (RAMs) or microprocessors, require many contacts (51). An example of this is shown in Figure 3c.
【0027】
電気的接触を作る長い金属結合リード又はタブは、2つの機能を行う。第1に
、これらは部品からの/部品への電気的経路として作用する。第2に、これらは
、その機械的性質によって、少なくとも製造工程の間に部品を保持する。例えば
デバイスは押し付けて取り付けることができ、この場合にはデバイスの挿入が突
出したタブを折り畳み、デバイスをその場に保持する弾性のクリップ構造を作る
。銀でコーティングされたコンタクトタブは、この用途に特に有利であることが
分かっている。The long metal bond leads or tabs that make the electrical contact perform two functions. First, they act as electrical paths to / from the component. Secondly, due to their mechanical properties, they hold the part at least during the manufacturing process. For example, the device can be attached by pressing, in which case insertion of the device folds the protruding tabs, creating an elastic clip structure that holds the device in place. Contact tabs coated with silver have been found to be particularly advantageous for this application.
【0028】
それぞれの表面のそれぞれのエッチングされる領域の位置決めは重要である。
しかしながら、ある程度の誤差は許容され、ダイの位置が相殺されて、電気的部
品を受け取って保持することができる適当な機械的凹部を提供することができる
ことが分かっている。The positioning of each etched area on each surface is important.
However, some error has been tolerated and it has been found that the die positions can be offset to provide a suitable mechanical recess that can receive and hold electrical components.
【0029】
例えば超音波結合及び/又は圧力結合によって、部品は、キャビティに隣接す
る突出している電極に結合することができる。あるいは、収縮包装フィルムを使
用して、電極に対して部品を押し付けること、又は接着テープ若しくはタブを使
用することができる。The component can be bonded to the protruding electrode adjacent to the cavity, for example by ultrasonic and / or pressure bonding. Alternatively, shrink wrap films can be used to press the components against the electrodes, or adhesive tape or tabs can be used.
【0030】
本発明を使用して、キャビティ列を作ることができる。この方法の利点は、複
数のデバイスを単一の基体上で作れることである。The present invention can be used to create an array of cavities. The advantage of this method is that multiple devices can be made on a single substrate.
【0031】
基体は可撓性でよく、巻き取ること又は折り重ねることができ、それによって
そのかさを小さくして容易に輸送することができる。例えば製造の前及び/又は
後で、基体をスプール上で貯蔵することができる。The substrate can be flexible and can be rolled or folded, thereby reducing its bulk and allowing for easy shipping. For example, the substrate can be stored on spools before and / or after manufacture.
【0032】
部品は、任意の既知の技術によって、例えばピック−アンド−プレイス装置で
、空気ジェット(真空)又は手によって、予め作られたキャビティ内に導入する
ことができる。1つの表面において減圧を作ることによる方法は特に便利である
。圧力差で電子部品をそれぞれのキャビティ内に入れ、それによって部品(例え
ば半導体チップ又はダイ)を基体に結合することができる。The parts can be introduced into the prefabricated cavity by any known technique, for example with a pick-and-place device, by means of an air jet (vacuum) or by hand. The method by creating a vacuum at one surface is particularly convenient. The pressure differential allows electronic components to be placed in their respective cavities, thereby coupling the components (eg semiconductor chips or dies) to the substrate.
【0033】
本発明を使用してチップキャリア回路を作る場合、個々のチップキャリアは、
比較的大きい基体のシート又はテープからダイカットすること、切り出すこと、
取り出すことができる。When making chip carrier circuits using the present invention, the individual chip carriers are
Die cutting, cutting from a relatively large substrate sheet or tape,
You can take it out.
【0034】
本発明の特に有利な特徴は、通常達成可能なよりも、平らなチップキャリア形
状を促進することである。典型的な方法によって作るチップキャリアの厚さは、
ダイの厚さよりも17μm厚い。しかしながら本発明を使用することによって、
基体の部品を受け取る部分を除去するので、得られるキャリア形状は、従来達成
可能なよりも薄い。A particularly advantageous feature of the present invention is that it promotes a flatter chip carrier shape than is normally achievable. The thickness of the chip carrier made by a typical method is
17 μm thicker than the die thickness. However, by using the present invention,
The resulting carrier shape is thinner than conventionally achievable because the part of the substrate that receives the part is removed.
【0035】
多くの異なるタイプの電気及び電子部品を、基体の開口又はキャビティ内に配
置することができる。これらとしては、抵抗器、キャパシター、インダクター、
トランジスタ、集積回路、チューナー、導波路、圧電デバイス、コイル及び/又
はヒートシンクを挙げることができる。更に又はあるいは、それぞれの開口又は
キャビティは、電気光学的デバイス、例えば液晶デバイス又は発光ダイオードを
受け取るようにすることができる。後者の場合には、透明材料、例えば酸化イン
ジウムスズ(ITO)を使用して、導電性トラックを表面に作ることができる。Many different types of electrical and electronic components can be placed in openings or cavities in the substrate. These include resistors, capacitors, inductors,
Mention may be made of transistors, integrated circuits, tuners, waveguides, piezoelectric devices, coils and / or heat sinks. Additionally or alternatively, each aperture or cavity may receive an electro-optical device, such as a liquid crystal device or a light emitting diode. In the latter case, a transparent material such as indium tin oxide (ITO) can be used to create conductive tracks on the surface.
【0036】
上述の態様では、レーザー除去によって作られる開口は、完全に基体を通して
拡がっている。あるいは、基体の全てが除去される前に除去を停止することによ
って、貫通しない開口又はキャビティを作ることができる。この技術は、多層P
CBにおいてキャビティをつくるために有益である。In the embodiment described above, the openings created by laser ablation extend completely through the substrate. Alternatively, the removal can be stopped before all of the substrate has been removed, creating an aperture or cavity that does not penetrate. This technology is a multi-layer P
Useful for creating cavities in CB.
【0037】
多層PCBは、導電性金属層と重ねられた典型的に70μmの厚さのプレプレ
グ誘電体層を有する。レーザー除去プロセスを使用してこのような層を除去し、
表面下の金属層の結合パッドを露出させることができる。はんだバンプを有する
フリップチップダイは、結合パッド上に配置し、それによってアセンブリを加熱
したときに、はんだが流れて、チップをその場に結合することができる。この技
術の利点は、多層PCBの表面下の層を、チップへの信号の入出力のために使用
できることである。これは、信号導電体長さを減少させ、伝播遅延を減少させる
。The multilayer PCB has a prepreg dielectric layer, typically 70 μm thick, overlaid with a conductive metal layer. Using a laser removal process to remove such layers,
The bond pad of the subsurface metal layer can be exposed. A flip-chip die with solder bumps is placed on the bond pads so that when the assembly is heated, the solder can flow and bond the chips in place. The advantage of this technique is that the subsurface layers of the multi-layer PCB can be used for input and output of signals to the chip. This reduces the signal conductor length and the propagation delay.
【0038】
半導体又は他のデバイスの取り付けのための開口又はキャビティの製造に加え
て、同時にPCBを通るバイアホールを作ることも可能である。図4に示される
好ましい態様では、長い金属のフラップ又はタブ(30)をバイアホール(31
)の底部に残す。このフラップ又はタブは、バイアホールの深さよりも長く、随
意に端部を成形してギザギザの端部(32)又はやじり状部分又はスパイク状部
分を作るようにしている。このフラップ又はタブは、バイアに気体又は液体を吹
き付けることによって、又はピン等の固体工具を使用して押すことによってバイ
アに入れることができる。バイアホールの他の面を通って突き出しているフラッ
プ又はタブの一部は、PCBの他の面の導電性トラックに折り付けて、通常のメ
ッキ技術を使用せずに貫通コンタクトを作ることができる。図4では、基体の第
2の開口又はキャビティ(33)に入るギザギザの端部が示されている。これは
、レーザー除去等によって作ることができる。電子デバイスを受け取る開口又は
キャビティが基体で切り取られていない場合にも、この技術は、従来のPCBの
製造において有利なことがある。In addition to making openings or cavities for mounting semiconductors or other devices, it is also possible to make via holes at the same time through the PCB. In the preferred embodiment shown in FIG. 4, long metal flaps or tabs (30) are attached to via holes (31).
) At the bottom. The flaps or tabs are longer than the depth of the via holes and are optionally shaped to create jagged edges (32) or barbs or spikes. The flap or tab can be placed in the via by blowing a gas or liquid into the via or by pushing using a solid tool such as a pin. Some of the flaps or tabs that project through the other side of the via hole can be folded onto the conductive tracks on the other side of the PCB to make through-contacts without the use of conventional plating techniques. . In FIG. 4, the jagged end entering the second opening or cavity (33) in the substrate is shown. This can be made by laser ablation or the like. This technique may also be advantageous in conventional PCB manufacturing, even if the opening or cavity that receives the electronic device is not cut in the substrate.
【0039】
上述の態様では、基体によって保持されるパターンを付けられた金属層を通し
てレーザー除去を行っているが、代わりに基体に隣接して配置されたマスクとし
て切り取られた対応するホールを有する別個の金属シートを使用することが可能
である。In the embodiments described above, the laser ablation is performed through a patterned metal layer carried by the substrate, but instead with a separate hole having a corresponding hole cut as a mask located adjacent the substrate. It is possible to use a metal sheet of
【0040】
上述の例では、レーザー除去工程は、得られるキャビティに突き出た長いコン
タクトを露出させる。このような長い金属部材が電気的コンタクトである必要は
なく、圧力スイッチのような機械的な構造を作ることができる。In the above example, the laser ablation process exposes the long contact protruding into the resulting cavity. Such long metal members need not be electrical contacts, and mechanical structures such as pressure switches can be made.
【0041】
本発明を例示によって説明してきたが、例えば本明細書の記載において開示さ
れていない均等物を使用することによって、説明された態様の変形を実施するこ
とができる。Although the invention has been described by way of example, variations on the described aspects can be practiced, for example, by using equivalents not disclosed in the description herein.
【0042】
最後に、本願の優先権主張の基礎となった特許出願明細書の記載、特にその図
面はここで参照して本明細書の記載に含める。Finally, the description of the patent application specification, especially the drawings, on which the priority claim of the present application is based, is hereby incorporated by reference.
【図1】 図1は、基体上で相互接続を作る設備の1つの態様の図である。[Figure 1] FIG. 1 is a diagram of one embodiment of a facility for making interconnects on a substrate.
【図2a及びb】
図2a及びbは、図1の設備を使用して作った基体上に取り付けられた1つの
部品の断面及び平面図である。2a and b are cross-sections and plan views of one component mounted on a substrate made using the equipment of FIG.
【図3a〜3c】 図3a〜3cは、相互接続の例を示す平面図である。[Figs. 3a to 3c] 3a-3c are plan views showing examples of interconnections.
【図4】 図4は、バイアホールを通る接触部を作る方法を示す図である。[Figure 4] FIG. 4 is a diagram showing a method of making a contact portion passing through a via hole.
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE,TR),OA(BF ,BJ,CF,CG,CI,CM,GA,GN,GW, ML,MR,NE,SN,TD,TG),AP(GH,G M,KE,LS,MW,MZ,SD,SL,SZ,TZ ,UG,ZW),EA(AM,AZ,BY,KG,KZ, MD,RU,TJ,TM),AE,AG,AL,AM, AT,AU,AZ,BA,BB,BG,BR,BY,B Z,CA,CH,CN,CR,CU,CZ,DE,DK ,DM,DZ,EE,ES,FI,GB,GD,GE, GH,GM,HR,HU,ID,IL,IN,IS,J P,KE,KG,KP,KR,KZ,LC,LK,LR ,LS,LT,LU,LV,MA,MD,MG,MK, MN,MW,MX,MZ,NO,NZ,PL,PT,R O,RU,SD,SE,SG,SI,SK,SL,TJ ,TM,TR,TT,TZ,UA,UG,US,UZ, VN,YU,ZA,ZW─────────────────────────────────────────────────── ─── Continued front page (81) Designated countries EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE, TR), OA (BF , BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, G M, KE, LS, MW, MZ, SD, SL, SZ, TZ , UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, B Z, CA, CH, CN, CR, CU, CZ, DE, DK , DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, J P, KE, KG, KP, KR, KZ, LC, LK, LR , LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, R O, RU, SD, SE, SG, SI, SK, SL, TJ , TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW
Claims (10)
パターンを付けた不透明マスク層を提供すること、ここでこのマスク層は、前記
基体に開口又はキャビティを作る場所に重なる開口を有する、 (b)前記開口を通してレーザー除去を行うことによって、前記基体から材料
を除去し、それによって電子部品を受け取るのに適当な大きさの開口又はキャビ
ティを前記基体に作ること、 を含む又はこれらからなる、電子部品を受け取る開口又はキャビティを基体に作
る方法。1. (a) on or adjacent to a first major surface of a substrate,
Providing a patterned opaque mask layer, wherein the mask layer has an opening that overlaps where the opening or cavity is created in the substrate; (b) from the substrate by performing laser ablation through the opening. Removing the material, thereby making an opening or cavity in the substrate of a size suitable for receiving the electronic component, the method comprising: or consisting of an opening or cavity in the substrate for receiving the electronic component.
請求項1に記載の方法。2. The opening or cavity is created by laser ablation only.
The method of claim 1.
なる、請求項1に記載の方法。3. The method of claim 1, wherein the substrate comprises a dielectric material and the mask layer comprises a metal.
ーンを付けられた層を有し、この更なるパターンを付けられた層が、導電性材料
を含み、前記パターンが、前記開口又はキャビティを基体に作ったときに、前記
更なるパターンを付けられた層が実質的に完全なままであるように定められてお
り、また前記更なる層の一部が、前記開口又はキャビティの一方の側を少なくと
も部分的にわたって拡がっている、請求項1に記載の方法。4. The substrate has a further patterned layer on a surface of the first major surface side, the further patterned layer comprising a conductive material. The pattern is defined such that the further patterned layer remains substantially complete when the opening or cavity is made in the substrate, and a portion of the further layer is 2. The method of claim 1, wherein the opening or cavity extends at least partially over one side.
の層を有し、その1つ又は複数の部分を、前記開口又はキャビティの製造の間に
又はその後で、レーザー除去によって選択的に除去する、請求項1に記載の方法
。5. The substrate has a layer of electrically conductive material on a surface of the first major surface side, one or more portions of which is provided during or after manufacture of the opening or cavity. The method of claim 1, wherein the selective removal is by laser ablation.
基体からの除去によって作る、請求項1〜4のいずれかに記載の方法。6. The method according to claim 1, wherein the patterned layer is produced by deposition on a substrate and selective removal from the substrate.
けられた層及び/又は更なるパターンを付けられた層を覆っておいて、前記開口
又はキャビティを作った後で、前記犠牲層を除去し、それによってレーザー除去
の間に前記犠牲層に堆積した前記開口又はキャビティからの材料を除去する、請
求項1に記載の方法。8. A sacrificial layer is provided to cover the first patterned layer and / or the further patterned layer during laser ablation to create the opening or cavity. The method of claim 1, wherein the sacrificial layer is subsequently removed, thereby removing material from the openings or cavities deposited in the sacrificial layer during laser ablation.
ティを有する基体。9. A substrate having openings or cavities made by the method of claims 1-7.
置された電子部品を含むデバイス。10. A device comprising a substrate according to claim 8 and an electronic component disposed in the opening or cavity.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US51425700A | 2000-02-28 | 2000-02-28 | |
US09/514,257 | 2000-02-28 | ||
GBGB0012754.8A GB0012754D0 (en) | 2000-02-28 | 2000-05-26 | Apparatus for forming interconnects on a substrate and related method |
GB0012754.8 | 2000-05-26 | ||
PCT/IB2001/000555 WO2001065595A2 (en) | 2000-02-28 | 2001-02-26 | A method of forming an opening or cavity in a substrate for receiving an electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003526205A true JP2003526205A (en) | 2003-09-02 |
JP2003526205A5 JP2003526205A5 (en) | 2005-12-22 |
Family
ID=26244351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001564387A Pending JP2003526205A (en) | 2000-02-28 | 2001-02-26 | Method of making an opening or cavity in a substrate for receiving an electronic component |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1340414A2 (en) |
JP (1) | JP2003526205A (en) |
CN (2) | CN100366132C (en) |
AU (1) | AU2001242703A1 (en) |
WO (1) | WO2001065595A2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10213879C1 (en) * | 2002-03-27 | 2003-07-10 | Infineon Technologies Ag | Electronic component has semiconductor chips fitted into respective recesses in surface of electronic circuit board |
DE10213881C1 (en) * | 2002-03-27 | 2003-10-02 | Infineon Technologies Ag | Memory module has two semiconductor chips stacked on top of one another with underlying chip received in recess in surface of electronic circuit board |
JP2011527637A (en) | 2008-07-09 | 2011-11-04 | エフ・イ−・アイ・カンパニー | Method and apparatus for laser machining |
CN102110866B (en) * | 2009-12-24 | 2013-08-28 | 深南电路有限公司 | Manufacturing process of waveguide slot |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3608410A1 (en) * | 1986-03-13 | 1987-09-17 | Siemens Ag | PRODUCTION OF FINE STRUCTURES FOR SEMICONDUCTOR CONTACT |
JPH0793485B2 (en) * | 1988-05-16 | 1995-10-09 | カシオ計算機株式会社 | How to connect IC unit |
DE4326424A1 (en) * | 1993-08-06 | 1995-02-09 | Ant Nachrichtentech | Process for the production of TAB film supports |
GB2286787A (en) * | 1994-02-26 | 1995-08-30 | Oxford Lasers Ltd | Selective machining by dual wavelength laser |
GB9420182D0 (en) * | 1994-10-06 | 1994-11-23 | Int Computers Ltd | Printed circuit manufacture |
JP3593234B2 (en) * | 1996-04-23 | 2004-11-24 | 日立電線株式会社 | Method for manufacturing double-sided wiring tape carrier for semiconductor device |
JPH1098081A (en) * | 1996-09-24 | 1998-04-14 | Hitachi Cable Ltd | Tape carrier for mounting semiconductor chip and method of manufacturing the same |
JP3506002B2 (en) * | 1997-07-28 | 2004-03-15 | 松下電工株式会社 | Manufacturing method of printed wiring board |
FR2766654B1 (en) * | 1997-07-28 | 2005-05-20 | Matsushita Electric Works Ltd | METHOD FOR MANUFACTURING A CIRCUIT BOARD |
-
2001
- 2001-02-26 EP EP01915623A patent/EP1340414A2/en not_active Withdrawn
- 2001-02-26 JP JP2001564387A patent/JP2003526205A/en active Pending
- 2001-02-26 CN CNB018057071A patent/CN100366132C/en not_active Expired - Fee Related
- 2001-02-26 AU AU2001242703A patent/AU2001242703A1/en not_active Abandoned
- 2001-02-26 CN CN 200510055975 patent/CN1668167A/en active Pending
- 2001-02-26 WO PCT/IB2001/000555 patent/WO2001065595A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
EP1340414A2 (en) | 2003-09-03 |
CN100366132C (en) | 2008-01-30 |
AU2001242703A1 (en) | 2001-09-12 |
WO2001065595A2 (en) | 2001-09-07 |
CN1668167A (en) | 2005-09-14 |
WO2001065595A3 (en) | 2002-01-03 |
CN1406452A (en) | 2003-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5404637A (en) | Method of manufacturing multilayer printed wiring board | |
JP3771867B2 (en) | Structure having coplanar circuit features and method of making the same | |
US5317801A (en) | Method of manufacture of multilayer circuit board | |
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
JPH03506102A (en) | Interconnection device and method of manufacturing the same | |
US6956182B2 (en) | Method of forming an opening or cavity in a substrate for receiving an electronic component | |
JPH04283992A (en) | Manufacture of printed circuit board | |
US7288739B2 (en) | Method of forming an opening or cavity in a substrate for receiving an electronic component | |
TWI331490B (en) | Via hole having fine hole land and method for forming the same | |
KR920005072B1 (en) | Manufacturing method of double sided wiring board | |
JP2003526205A (en) | Method of making an opening or cavity in a substrate for receiving an electronic component | |
JP3086332B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP2004031710A (en) | Method for manufacturing wiring board | |
US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
JP2001308484A (en) | Circuit board and method of manufacturing the same | |
EP1517599A1 (en) | A method of interconnecting opposite sides of an electronic component interconnection device | |
JPH08307057A (en) | Multilayer printed circuit board and manufacturing method thereof | |
JP2001111195A (en) | Method of manufacturing circuit board | |
JPH05211386A (en) | Printed wiring board and manufacture thereof | |
JPH06120660A (en) | Production of multilayer electronic component mounting board | |
JPH06296076A (en) | Side face electrode forming method of smd module | |
KR100259081B1 (en) | Multilayer metal line substrate and method for fabricating the same | |
JPH04314382A (en) | Manufacture of wiring board | |
JP3795219B2 (en) | Method for manufacturing double-sided wiring film carrier tape | |
JPS6190496A (en) | Manufacturing method of multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040922 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040922 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040922 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040922 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070625 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070925 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071002 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071022 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080128 |