JP2003517238A

JP2003517238A - リード・ソロモン・デコーダ用のデータの準備

Info

Publication number: JP2003517238A
Application number: JP2001545443A
Authority: JP
Inventors: ロータルフライスマン
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 1999-12-15
Filing date: 2000-12-12
Publication date: 2003-05-20
Also published as: EP1256175A1; CN1409896A; KR100754905B1; WO2001045271A1; PL355602A1; CN1233097C; KR20020059777A; AU778986B2; MXPA02005110A; AU2364801A

Abstract

(57)【要約】本発明は、リード・ソロモン・デコーダ用のデータを準備する方法および構成に関し、より詳細には、ラムレスＤＶＤリード・ソロモン・デコーダの前方のインテリジェント・バッファ（ＩＢＵＦ）用の方法および構成に関し、さらに、詳細にはＥＣＣブロックの第１パス訂正記憶としても使用されるインテリジェント・バッファ（ＩＢＵＦ）用の方法および構成に関する。このようにして、リード・ソロモン・デコーダは、ＲＡＭをそれほど必要とせず、完全な回路の性能を高めるインテリジェント・バッファ（ＩＢＵＦ）によって、不規則なＥＣＣブロックを取得しないことになる。インテリジェント・バッファ（ＩＢＵＦ）は、リード・ソロモン・デコーダの第１パス訂正記憶装置としても使用される。

Description

【発明の詳細な説明】

【０００１】（発明の分野）本発明は、リード・ソロモン・デコーダ用のデータを準備するための方法およ
び構成に関し、より詳細には、ＲＡＭをそれほど必要とせず、高性能を保証する
リード・ソロモン・デコーダの前方のインテリジェント・バッファ用の方法およ
び構成に関する。

【０００２】（発明の背景）従来の前処理バッファおよびリード・ソロモンは、共通ＲＡＭを使用して、破
壊されたデータを処理する。例えばこのような構成および処理は、ＤＶＤなどの
光情報媒体上に格納されたデータを訂正して再現するために使用される。データ
経路の速度を低下させる、破壊されたデータをリード・ソロモン・デコーダに供
給すること、またはＥＣＣブロックを格納するためにＲＡＭを使用すること、ま
たは欠陥部分を数回読み取ることは回避することが望ましい。ＤＶＤは、デジタ
ル・バーサタイル・ディスク（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ
）の頭字語であり、ＥＣＣは、誤り訂正コード（ＥｒｒｏｒＣｏｒｒｅｃｔｉ
ｏｎＣｏｄｅ）−データの完全性をチェックする電子的方法−の頭字語である
。

【０００３】ＥＣＣのデータは、複数のデータ・ストリームで階層的に編成される。最高の
単位は、いくつかのセクタに分割されるＥＣＣブロックである。各セクタは、固
定長を有するいくつかの行によって構築される。ストリームの訂正を可能にする
ために、いくつかのパリティ・バイトが各行に付加される。追加のバイト数によ
り、行ごとの訂正可能な障害の数が決定される。この水平訂正の機構に加えて、
同じ計算が、行の同じ位置にあるＥＣＣブロックの全てのバイトにわたって垂直
方向に実行される。この結果はＥＣＣブロックの追加の行で編成される。

【０００４】セクタの順序を制御するために、第１バイトは識別情報を含む。バッファおよ
びリード・ソロモン部の前方のブロックは、そのうちの２つが行を構築するフレ
ームごとにストリームを取得する。フレーム順序の識別が評価され、その結果は
、適切な同期信号によりバッファが使用できるようにされる。

【０００５】従来の構成では、破壊されたデータ・バイトの訂正の実行をリード・ソロモン
・デコーダが開始する前に、識別制御結果に関して共通ＲＡＭ内にデータが格納
される。メモリ内の障害データを置換することは処理オーバヘッドを必要とし、
この処理オーバヘッドは、累積してシステム性能を著しく低下する可能性がある
。

【０００６】ＲＡＭは、ランダム・アクセス・メモリ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅ
ｍｏｒｙ）の頭字語である。ＲＡＭは、プログラムを実行し、データを保持する
ためにプロセッサが使用する一時記憶域である。リード・ソロモンは、ビットス
トリームを受け取る際のビット・エラーの効果を相殺するために使用される順方
向誤り訂正コードに対する技術用語である。リード・ソロモン・コードは特殊な
ものであり、エンコーダによって付加される余分な冗長データがどんなレベルの
エラー訂正に対しても最小となり、その結果ビットが浪費されないという意味で
ほぼ完全であるので、広範に実施されている。

【０００７】（発明の概要）本発明の目的は、累積してシステム性能を著しく低下する可能性のある処理オ
ーバヘッドを必要とするメモリ内のデータの置換を回避することによって、ＲＡ
Ｍをそれほど必要とせず、高性能を保証するリード・ソロモン・デコーダ用の方
法および構成を提供することである。

【０００８】独立請求項に述べる特徴により、この問題が解決される。従属請求項は好まし
い実施形態を開示する。

【０００９】本発明の態様によれば、例えばＤＶＤリード・ソロモン・デコーダのようなリ
ード・ソロモン・デコーダの前方のインテリジェント・バッファ用の方法および
構成が提供される。この方法および構成では、着信ＥＣＣブロックをリード・ソ
ロモン・デコーダで修復することができる限り、データを着信同期信号に基づい
て解析しデータを適当なバッファ位置でバッファする。ＥＣＣブロックを訂正す
ることができない場合、リード・ソロモン・デコーダはリセット信号を取得して
、処理の第１ステージを取り消す。アドレス制御ブロックおよびバッファは前記
インテリジェント・バッファを形成する。

【００１０】本発明によるＲＡＭを有さないリード・ソロモン・デコーダ、すなわちいわゆ
るラムレス・リード・ソロモンの場合、フロント・エンド回路は、着信ＥＣＣブ
ロックを連続的データ・ストリームとしてリード・ソロモン・デコーダに送る前
に、完全な着信ＥＣＣブロックを格納する方法がない。何らかの予防策を用いな
いと、リード・ソロモン・デコーダは、デコーダが訂正することのできない多く
の不規則なＥＣＣブロックを取得することになる。これにより、完全な回路の性
能が不十分となる。

【００１１】本発明による、リード・ソロモン・デコーダの前方のインテリジェント・バッ
ファは、データの編成を可能な限り完全に保とうとし、小さな欠陥を平滑化しよ
うとする。欠陥によりデータが破壊された場合、リード・ソロモン・ブロックお
よびマイクロ・コントローラは、破壊されたデータについて通知を受けることに
なる。使用するラムレス・リード・ソロモン・ブロックがスケーラブル・パラメ
ータを有するとき、リード・ソロモン・バッファ・インターフェースは他の状況
でも使用可能である。データの分類および同期の欠如は、他のブロック・コード
についても当てはまる。バッファはデータを格納するための小さい空間である。
バッファは、データを交換する２つのユニットの間に配置される。バッファの機
能は、一方のユニットがデータを受け取る準備ができていない場合に、他方のユ
ニットから来るデータの一時記憶用の空間を与える。バッファは、しばらくの間
このデータを保持し、受信側がそれを受け取る準備ができるとすぐにそれを送達
する。例えばＤＶＤプレーヤの場合、収集部から来るデータは、ＰＬＬのわずか
な欠陥を補償するためにそれをリード・ソロモン訂正ブロックに送達できるよう
になるまでバッファリングしなければならない。ＰＬＬは位相ロックループ（ｐ
ｈａｓｅｌｏｃｋｅｄｌｏｏｐ）の略語である。このために、収集部は、着
信ＨＦ信号からフレーム・ヘッダおよびセクタ識別を復号化し、この情報をデー
タと共にバッファ部に送る。

【００１２】このように、一般にはバッファがリード・ソロモン・デコーダの前方に必要で
ある。本発明によるバッファを使用することは有利である。

【００１３】バッファ・ブロックは、不適切なフレーム長がリード・ソロモンを破壊するこ
とを回避するために、フレームおよびセクタ境界でデータ・ストリームを再同期
できるべきである。訂正可能ではないジャンプの場合、バッファ・ブロックは、
リード・ソロモン・デコーダの現第１パス内部／外部訂正を停止し、次のＥＣＣ
ブロック境界で再同期する。リード・ソロモン・バッファ・インターフェースは
、物理ジャンプする場合にリセットしなければならない。拡張した実施形態では
、ＥＣＣブロックの行を処理する第１ステップ・リード・ソロモン訂正用にイン
テリジェント・バッファを使用する。許可されたジャンプ・エリアに関するいく
つかの制限だけを考慮すればよい。このようにして、高い性能を有し、それほど
ＲＡＭメモリを必要としないラムレス・リード・ソロモン・デコーダが有利に実
行される。

【００１４】次に本発明を添付の図面を参照しながら説明する。

【００１５】（好ましい実施例の詳細な説明）図１に、ここには図示していないラムレス・リード・ソロモン・デコーダの前
方のインテリジェント・バッファＩＢＵＦの機能を説明するのに必要な３つの部
分を示す。

【００１６】第１部分は、着信データのクロックｂｙｔｅ＿ｃｌｋを供給し、データ線ｄａ
ｔａ＿ｉｎでデータを供給し、同期情報を供給する収集ブロックＡＣＱである。

【００１７】第２部分は、収集ブロックＡＣＱから供給される同期信号から、アドレスおよ
び制御信号を生成するアドレス制御ブロックＡＤＣである。データ線ｄａｔａ＿
ｉｎでの着信データ・ストリームに関するアドレスと、バッファＢＵＦからリー
ド・ソロモン・デコーダに送られる発信データｄａｔａ＿ｏｕｔに関するアドレ
スおよび制御アウト信号ｃｔｒｌ＿ｏｕｔとが存在する。

【００１８】第３部分は、データ線ｄａｔａ＿ｉｎ上の発信データｄａｔａ＿ｏｕｔおよび
着信データに対する独立なタイム・スキームを処理するためのデュアル・ポート
を有するストレージ・アレイとして構築されたバッファＢＵＦである。この第３
部分は、入出力データ・ストリームが適切に減結合される場合、ＩＯポートを用
いて構築することもできる。

【００１９】アドレス制御ブロックＡＤＣおよびバッファＢＵＦは、本発明によるいわゆる
インテリジェント・バッファＩＢＵＦを形成する。

【００２０】別のブロックは、発信データｄａｔａ＿ｏｕｔストリーム用に使用される独立
クロックｏｕｔ＿ｃｌｋを生成するためのジェネレータｃｌｋ＿ｇｅｎを示す。
このタスクは、ここに図示していないリード・ソロモン・デコーダの一部を表す
。

【００２１】図１に示すように、ジェネレータｃｌｋ＿ｇｅｎは、バッファＢＵＦから、こ
こには図示していないリード・ソロモン・ブロックにデータを読み取るためにも
使用される独立クロックｏｕｔ＿ｃｌｋを供給するために、アドレス制御ブロッ
クＡＤＣおよびバッファＢＵＦに接続される。

【００２２】着信データｄａｔａ＿ｉｎの別のクロックｂｙｔｅ＿ｃｌｋは、収集ブロック
ＡＣＱから導出され、アドレス制御ブロックＡＤＣに印加され、ＡＮＤゲート＆
を介してバッファＢＵＦに印加される。前記ＡＮＤゲート＆の他の入力は、前記
ＡＮＤゲート＆によって形成され、バッファＢＵＦの対応する入力に印加される
、マスクされたバイト・クロック信号ｂｙｔｅ＿ｃｌｋ＿ｍｓｋによって前記Ａ
ＮＤゲート＆を介してバッファＢＵＦの入力を可能にするバッファ入力イネーブ
ル信号ｉｎ＿ｅｎを供給するアドレス制御ブロックＡＤＣの出力に接続される。

【００２３】データ線ｄａｔａ＿ｉｎは、収集ブロックＡＣＱの対応する出力とバッファＢ
ＵＦの対応する入力とを接続し、収集ブロック内にデータが生成されたときに、
バッファＢＵＦ内に入力するためにそのデータを供給する。収集ブロックＡＣＱ
およびアドレス制御ブロックＡＤＣは、アドレス制御ブロックＡＤＣに対してい
くつかの信号を供給するようにさらに接続される。フレーム開始信号ｎｘｆｒ、
収集ブロックＡＣＱで復号化されたフレーム・アドレス信号ｆｒ＿ａｄｄｒ、や
はり収集ブロックＡＣＱで復号化されたセクタ識別子ＳＩＤ、次のセクタ開始信
号ｎｘｔ＿ＳＩＤ、転送されたセクタ識別子ＳＩＤが収集ブロックＡＣＱによっ
て正しく復号化されたことを示す有効セクタ識別子信号ＳＩＤ＿ｖａｌｉｄ、お
よび深刻な光学的問題が生じた場合に内部マイクロ・コントローラによって要求
されたオペレーションを非同期停止するための停止フラグｓｔｏｐ＿ｆｌａｇが
存在するからである。

【００２４】アドレス制御ブロックＡＤＣは、バッファＢＵＦと接続され、着信データの３
ビット信号ＥＣＣ−、ｓｅｃｔｏｒ−、およびｆｒａｍｅ−ｓｔａｒｔを有する
制御イン信号ｃｔｒｌ＿ｉｎをデータ線ｄａｔａ＿ｉｎを介してバッファＢＵＦ
に供給し、着信データに関するバッファ・イン・アドレス信号ａｄｄｒ＿ｉｎと
、発信データｄａｔａ＿ｏｕｔに関するバッファ・アウト・アドレス信号ａｄｄ
ｒ＿ｏｕｔと、バッファＢＵＦから、ここに図示していないリード・ソロモン・
デコーダにデータｄａｔａ＿ｏｕｔを読み取るための出力オペレーション・イネ
ーブル信号ｏｕｔ＿ｅｎとを供給する。アドレス制御ブロックＡＤＣは、イリー
ガルなジャンプの場合にリード・ソロモン・デコーダを停止またはリセットする
信号ＲＳＴ＿ＲＳをさらに供給する。

【００２５】バッファＢＵＦは、リード・ソロモン・デコーダに対して供給される発信デー
タｄａｔａ＿ｏｕｔの３ビット信号ＥＣＣ−、ｓｅｃｔｏｒ−、およびｆｒａｍ
ｅ−ｓｔａｒｔを有する制御アウト信号ｃｔｒｌ＿ｏｕｔを供給する。

【００２６】図１に示す収集ブロックＡＣＱは、同期のためにデータおよびいくつかの制御
信号を抽出しなければならないチャネルＩＣと呼ばれるチャネル回路の収集部を
表す。

【００２７】このブロックは、例えばここには図示していないＤＶＤ装置の光部品から来る
ビットストリームから、データｄａｔａ＿ｉｎ、バイト・クロックｂｙｔｅ＿ｃ
ｌｋ、フレーム・アドレスｆｒ＿ａｄｄｒ、およびセクタ識別子ＳＩＤによって
識別されるセクタ番号を復号化する。フレーム番号が不規則である場合、障害表
示シーケンスが収集部の現在のバージョンと同様に置換される。セクタ識別子Ｓ
ＩＤの明確な復号化は、フレーム・アドレス復号化と無関係に、１に等しい有効
セクタ識別子信号ＳＩＤ＿ｖａｌｉｄパルスによって分類される。この情報は、
順序が破壊した場合であってもフレーム・アドレスを０に再同期するために使用
される。図１に示すアドレス制御ブロックＡＤＣは、主要な作業を行わなければ
ならない。バッファＢＵＦに関するアドレスを生成するために３つのステージを
使用する。

【００２８】第１ステージ：予想されるフレーム・アドレスｆｒ＿ａｄｄｒおよびセクタ識
別子ＳＩＤを生成する。収集ブロックＡＣＱからの同期信号に追従して、予想さ
れるフレーム・アドレスｆｒ＿ａｄｄｒおよびセクタ識別子ＳＩＤに関するカウ
ンタは、アドレス制御ブロックＡＤＣ内でセットされ、欠陥のある場合、現入力
とは無関係に増分される。ジャンプのトラックに追従するために、内部予測ＥＣ
Ｃカウンタも使用する。理想的なケースでは、この内部予測ＥＣＣカウンタは、
着信データのＥＣＣブロックを追従すべきである。この内部カウンタは、セクタ
番号が０を通過するときに増分または減分される。収集ブロックＡＣＱが不完全
なフレーム・アドレスｆｒ＿ａｄｄｒおよび明確なセクタ識別子ＳＩＤしか供給
せず、ＥＣＣ番号を供給しない場合、ジャンプが行われるときに、予想されるア
ドレスの変化の可能性が最も高いことが想定される。フル・セクタ識別子ＳＩＤ
を使用する場合、最上位ビットもＥＣＣカウンタを同期することができる。

【００２９】ジャンプを処理する規則は以下の通りである。

【００３０】フレームまたはセクタが破壊した場合、現在位置からフレーム／セクタ長の半
分よりも長い距離をジャンプしない。

【００３１】現在の長さと、基準長との比を評価するために、以下のケースが可能である。
ただし、ｎは適切に選んだ整数である。Ａ．０）フレーム長が正常、すなわち長さ／基準長＝１１）フレーム長が長すぎ、かつｎ＜長さ／基準長＜＝ｎ＋１／２２）フレーム長が長すぎ、かつｎ＋１／２＜長さ／基準長＜＝ｎ＋１３）フレーム長が短すぎ、かつ０＜長さ／基準長＜＝１／２４）フレーム長が短すぎ、かつ１／２＜長さ／基準長＜１Ｂ．０）フレーム・アドレスが正常１）フレーム・アドレスが誤りＣ．０）セクタ識別子ＳＩＤが正常１）現在のＥＣＣブロックでセクタ識別子ＳＩＤが小さすぎる２）次のＥＣＣブロックでセクタ識別子ＳＩＤが小さすぎる３）現在のＥＣＣブロックでセクタ識別子ＳＩＤが大きすぎる４）前のＥＣＣブロックでセクタ識別子ＳＩＤが大きすぎるＤ．０）セクタが正常１）セクタが短すぎる２）セクタが長すぎる

【００３２】収集ブロックＡＣＱがフレーム・アドレスｆｒ＿ａｄｄｒを遅れずに見つける
ことができなかった場合、収集ブロックＡＣＱは１を挿入する。次の有効フレー
ム・アドレスが第１半フレーム長の間に見つかった場合、フレーム・アドレス標
識は送られない。このために、Ａで、１／２公称長さに関して別々のケースを作
成した。これらの組合せの一部は行うことができず、その結果、組合せの数がわ
ずかに減少する。

【００３３】第２ステージ：バッファＢＵＦ中にデータを書き込むためにバッファ・イン・
アドレス信号ａｄｄｒ＿ｉｎを生成する。

【００３４】第１ステージのＥＣＣブロック、セクタ識別子ＳＩＤ、およびフレーム・アド
レスｆｒ＿ａｄｄｒについての予想されるアドレスに基づいて、入力アドレス用
の循環カウンタがバッファ・サイズの範囲で増分される。ジャンプの場合、以下
でより詳細に説明するように、ジャンプの方向、そのサイズ、および出力ストリ
ームの現アドレスに応じて、様々な方策を実行しなければならない。

【００３５】このプロセスは、アドレスに達するまでに入力を停止するか、または新しいＥ
ＣＣブロックが開始するまでに全プロセスを再同期するようにジャンプを実行す
ることができなければならない。

【００３６】第３ステージ：バッファＢＵＦから、ここには図示していないリード・ソロモ
ン・デコーダに発信データｄａｔａ＿ｏｕｔを読み取るために出力アドレスを生
成する。

【００３７】適切なアドレス指定を保証するために、独立出力クロックｏｕｔ＿ｃｌｋが入
力クロックｂｙｔｅ＿ｃｌｋよりも高速であることが想定される。データ線ｄａ
ｔａ＿ｉｎからの入力信号と、発信データｄａｔａ＿ｏｕｔとは、イネーブル信
号によって制御される、対応するストリームを形成し、出力アドレスａｄｄｒ＿
ｏｕｔは、ある距離で入力アドレスａｄｄｒ＿ｉｎに追従する。実施形態では、
バッファ・サイズの半分の距離を使用した。

【００３８】開始時と、再同期する場合に、バッファ・アウト・アドレス信号ａｄｄｒ＿ｏ
ｕｔに対応する出力アドレスがゼロにセットされる。これらの場合と、入力アド
レスａｄｄｒ＿ｉｎと出力アドレスａｄｄｒ＿ｏｕｔとの間の距離がデフォルト
距離未満である場合に、デフォルト距離に達するまで出力アドレスａｄｄｒ＿ｏ
ｕｔプロセスが待機する。ジャンプのために入力アドレスａｄｄｒ＿ｉｎが増加
する場合、再びデフォルト距離に達するまで、フル出力クロックｏｕｔ＿ｃｌｋ
速度で出力アドレスａｄｄｒ＿ｏｕｔまでの距離が生成される。

【００３９】以下で説明するように、ジャンプを適切に処理するために、このプロセスは直
ちにオペレーションを停止できなければならず、または所与のアドレスで、フル
速度でアドレス生成を実行し、０に再同期しなければならない。

【００４０】図１に示すバッファＢＵＦは、非同期に読み書きすることができるようにデュ
アル・ポートを有する指定のサイズのＲＡＭであり、あるいは同時に発生するイ
ン要求とアウト要求を防止する１つのＩＯポートおよび制御論理機構を用いて構
築される。これは、２つのクロック、クロックｂｙｔｅ＿ｃｌｋおよびクロック
ｏｕｔ＿ｃｌｋが互いに完全に独立であるために必要である。入力と出力はどち
らも、クロック処理をより容易にするためにディスエーブルすることができる。
同期データが収集ブロックＡＣＱで獲得され、アドレス制御ブロックＡＤＣに転
送されるとき、同期データは、リード・ソロモン・ブロックと、以下のＲＡＭア
ドレス・ジェネレータ・ブロックに転送しなければならない。したがって、同期
データを格納し、発信データｄａｔａ＿ｏｕｔと同期して送ることもしなければ
ならない。

【００４１】ジェネレータｃｌｋ＿ｇｅｎは、発信データｄａｔａ＿ｏｕｔに関する独立ク
ロックｏｕｔ＿ｃｌｋのジェネレータであり、着信データの最大周波数、すなわ
ちクロックｂｙｔｅ＿ｃｌｋよりも高い周波数を有さなければならない。独立ク
ロックｏｕｔ＿ｃｌｋの生成は、適切な要素による実現で使用されるシステム・
クロックを分割することによって行うことができる。

【００４２】ジャンプ処理上記で列挙したアドレス・ジャンプは、データ・セクション境界に関して各カ
テゴリに分類される。バッファ・アドレス指定に関する最良の方策を見つけるた
めには、上記以外の分類を使用しなければならない。なぜなら、・現在の入出力バッファ・アドレスの関係・バッファ・データの完全性を破るジャンプを行うことを意味するジャンプ・
オフセット・現ＥＣＣブロックを何らかの方式で訂正することができるかどうかの質問に
依存する、リード・ソロモン・デコーダにその間に送られるデータ量・追従する同期が行われる速度の観点の下でジャンプを考慮しなければならないからである。

【００４３】順方向ジャンプＦＷＤＪを図２および３により扱い、逆方向ジャンプＢＫＷＪ
を図４および５により扱う。

【００４４】これらの図に、ＥＣＣ境界ＥＣＣ０、ＥＣＣ１、ＥＣＣ２についてのしるしを
有するデータ軸１と、エリア５に示す開始アドレスおよび終了アドレスを有する
平行なバッファ軸２を示す。矢印は、出力６の下でのバッファ範囲と、バッファ
部とを示す。これは入力７に対して自由である。さらに、ジャンプが要求される
前の入力アドレスに関するスナップショット９と、入力アドレスに対する公称距
離中の出力アドレスに関するスナップショット８を示す。

【００４５】図２および３に、要求された順方向ジャンプＦＷＤＪの位置を示す。バッファ
・イン・アドレスａｄｄｒ＿ｉｎがバッファ・アウト・アドレスａｄｄｒ＿ｏｕ
ｔよりも大きい状況を図２に示し、バッファ・イン・アドレスａｄｄｒ＿ｉｎが
バッファ・アウト・アドレスａｄｄｒ＿ｏｕｔよりも小さい状況を図３に示す。
要求された第１ジャンプ３は、格納されたデータの前述の完全性を害さないエリ
アをターゲットとし、それとは対照的に第２ジャンプ４は第１ジャンプ３よりも
長い。したがって後者のケースは実行されないが、次に要求されるアドレスが禁
止範囲６の外になるまで出力を加速しなければならず、または完全なＥＣＣをド
ロップしなければならない。この決定は、ＥＣＣブロックを完了する進捗とジャ
ンプ距離とに依存する。

【００４６】図４および５に逆方向ジャンプＢＫＷＪ要求の構成を示す。図４は、バッファ
・イン・アドレスａｄｄｒ＿ｉｎがバッファ・アウト・アドレスａｄｄｒ＿ｏｕ
ｔよりも大きい状況を示し、図５は、バッファ・イン・アドレスａｄｄｒ＿ｉｎ
がバッファ・アウト・アドレスａｄｄｒ＿ｏｕｔよりも小さい状況を示す。より
短い第１ジャンプ３は、許可された範囲にポイントし、入力を続行することがで
きるが、入力アドレスと出力アドレスの間の距離が公称距離となるまでに出力を
停止しなければならない。より長い第２ジャンプ４の場合、最後のデータが破壊
され、出力が停止し、出力データのエリアが上書きされたと想定して、要求され
るバッファ・イン・アドレス信号ａｄｄｒ＿ｉｎの次の入力アドレスは、バッフ
ァＢＵＦからまだ送り出していないエリアにポイントする。別の方策は、アドレ
ス信号ａｄｄｒ＿ｉｎ内のバッファの入力アドレスが許可されたエリアをポイン
トするまで、バッファＢＵＦの入力および出力を停止することである。どちらの
方策でも、場合によっては破壊されているデータ１０は、既に送り出されている
。

【００４７】図６に、入力でのいくつかのジャンプに対する実施形態の挙動と、出力アドレ
スの挙動を示す。この図は、ジャンプのほとんどが平滑化されることを実証して
いる。

【００４８】図６は、時間軸ｔに対するバッファＢＵＦのアドレス範囲ＡＲを示す。バッフ
ァ・イン・アドレス信号ａｄｄｒ＿ｉｎの入力アドレスは、ＪＭＰのようなジャ
ンプに関わらず、ある距離で追従するバッファ・アウト・アドレス信号ａｄｄｒ
＿ｏｕｔの出力アドレスを引き起こす。このジャンプは明らかに平滑化される。

【００４９】物理ジャンプの場合、現在読み取っているセクタは使用されないことになる。
この場合、停止フラグｓｔｏｐ＿ｆｌａｇが図１に示すように活動化される。こ
れは、現在読み取っているセクタを完了したかどうかには無関係である。このよ
うな場合、アドレス・プロセスは完全にリスタートすることになり、信号ＲＳＴ
＿ＲＳが生成され、リード・ソロモン・オペレーションがリセットされる。

【００５０】ここでは図示していない第２実施形態では、リード・ソロモン・デコーダの第
１ステップに関する訂正バッファと同時にバッファＢＵＦを使用する。先に説明
した実施形態との唯一の差は、ジャンプに対するより制限された範囲である。第
１実施形態のバッファ・アウト・アドレス信号ａｄｄｒ＿ｏｕｔの単一出力アド
レスが、・バッファＢＵＦ内に格納されたデータを使用する、リード・ソロモン・デコ
ーダの第１ステップ内部訂正の計算および実行・一群の第１外部訂正の計算・内部モードで訂正されたデータの出力のための専用の３つのアドレスに分割されることを考慮に入れなければならな
いからである。

【００５１】内部訂正および外部訂正という用語は、リード・ソロモン・デコーダ内部の周
知の訂正モードに関係する。

【００５２】したがって、バッファ・アウト・アドレス信号ａｄｄｒ＿ｏｕｔの出力アドレ
スに関して、先の実施形態で行われた決定は、これらのアドレスのうち最も限定
的なものに対して次に行わなければならない。この実装は、リード・ソロモン・
デコーダの必要に応じて、より限定的なタイム・スキームを必要とする。

【００５３】このようにして、リード・ソロモン・デコーダは、ＲＡＭをそれほど必要とせ
ず、完全な回路の性能を高めるインテリジェント・バッファＩＢＵＦにより、不
規則なＥＣＣブロックを取得しないことになる。この実施形態によるインテリジ
ェント・バッファＩＢＵＦは、リード・ソロモン・デコーダの第１パス訂正記憶
装置としても使用される。

【００５４】ここで説明した方法および構成は例示にすぎず、当業者は、本発明の範囲を維
持しながら、本発明の他の実施形態を理解されよう。

【００５５】本発明によるインテリジェント・バッファＩＢＵＦは、様々な種類のエラー修
正システム向けに容易に使用することができる点で特に有利である。

【図面の簡単な説明】

【図１】いくつかの駆動回路を伴う、ラムレスＤＶＤリード・ソロモン・デコーダの前
方のインテリジェント・バッファに関するブロック図である。

【図２】ａｄｄｒ＿ｉｎ＞ａｄｄｒ＿ｏｕｔの場合の順方向ジャンプに関する概略図で
ある。

【図３】ａｄｄｒ＿ｉｎ＜ａｄｄｒ＿ｏｕｔの場合の順方向ジャンプに関する概略図で
ある。

【図４】ａｄｄｒ＿ｉｎ＞ａｄｄｒ＿ｏｕｔの場合の逆方向ジャンプに関する概略図で
ある。

【図５】ａｄｄｒ＿ｉｎ＞ａｄｄｒ＿ｏｕｔの場合の逆方向ジャンプに関する概略図で
ある。

【図６】セクタＩＤのジャンプの場合のバッファの入出力アドレスを示す図である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１３年１１月１６日（２００１．１１．１６）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正の内容】

【０００６】ＲＡＭは、ランダム・アクセス・メモリ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅ
ｍｏｒｙ）の頭字語である。ＲＡＭは、プログラムを実行し、データを保持する
ためにプロセッサが使用する一時記憶域である。リード・ソロモンは、ビットス
トリームを受け取る際のビット・エラーの効果を相殺するために使用される順方
向誤り訂正コードに対する技術用語である。リード・ソロモン・コードは特殊な
ものであり、エンコーダによって付加される余分な冗長データがどんなレベルの
エラー訂正に対しても最小となり、その結果ビットが浪費されないという意味で
ほぼ完全であるので、広範に実施されている。一方が着信データを供給する２つのオフチップ・バッファとインターフェース
する２つのフレーム・バッファ・コントローラを含むリード・ソロモン・デコー
ダ・チップが、ＩＥＥＥ国際固体回路会議、ＵＳ，ＩＥＥＥＩｎｃ．（０２
−１９９８）ＸＰ８６２２２５により既に開示されている。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ１１Ｂ 20/18 Ｇ１１Ｂ 20/18 ５７２Ｆ (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＵ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＣＡ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＭ，ＤＺ，ＥＥ，ＧＤ，ＧＥ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＰ，ＫＲ，ＬＣ，ＬＫ，ＬＲ，ＬＶ，ＭＡ，ＭＧ，ＭＫ，ＭＮ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＲＯ，ＳＧ，ＳＩ，ＳＫ，ＴＲ，ＴＴ，ＵＡ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡＦターム(参考） 5B001 AA11 AD04 AE07 5J065 AA01 AB01 AC03 AD11 AE06 AH06 AH17 AH19

Claims

【特許請求の範囲】

【請求項１】リード・ソロモン・デコーダ用のデータを準備するための装
置であって、前記リード・ソロモン・デコーダの前方のインテリジェント・バッファ（ＩＢ
ＵＦ）であって、着信ＥＣＣブロック（ＥＣＣ）をリード・ソロモン・デコーダ
で修復することができる限り、受け取ったデータを着信同期信号に基づいて解析
し、データをバッファ（ＢＵＦ）内の適切なアドレスにバッファリングし、ＥＣ
Ｃブロック（ＥＣＣ）を訂正することができない場合、リセット信号（ＲＳＴ＿
ＲＳ）を供給して前記ＥＣＣブロック（ＥＣＣ）の処理の第１ステージを取り消
すインテリジェント・バッファ（ＩＢＵＦ）を備える装置。
【請求項２】前記バッファ（ＢＵＦ）が、ＥＣＣブロック長（ｌｇｔｈ）
に伴う完全性に関するフレーム・アドレス信号（ｆｒ＿ａｄｄｒ）およびセクタ
識別子（ＳＩＤ）を評価するために、データ線（ｄａｔａ＿ｉｎ）を介して収集
ブロック（ＡＣＱ）ならびにアドレス制御ブロック（ＡＤＣ）に接続される、請
求項１に記載の装置。
【請求項３】前記インテリジェント・バッファ（ＩＢＵＦ）が、バッファ
（ＢＵＦ）に供給されるデータ線（ｄａｔａ＿ｉｎ）で、着信データの最大周波
数よりも高い周波数を有する独立なクロック（ｏｕｔ＿ｃｌｋ）によって制御さ
れる、請求項１に記載の装置。
【請求項４】前記インテリジェント・バッファ（ＩＢＵＦ）が、通常、Ｄ
ＶＤプレーヤのリード・ソロモン・デコーダの前方で使用される、請求項１に記
載の装置。
【請求項５】前記インテリジェント・バッファ（ＩＢＵＦ）が、リード・
ソロモン・デコーダの現第１パス内部／外部訂正を停止することができ、次のＥ
ＣＣブロック境界（ＥＣＣ１）で再同期する、請求項１に記載の装置。
【請求項６】前記インテリジェント・バッファ（ＩＢＵＦ）が、ＥＣＣブ
ロックの行を処理する第１ステップ・リード・ソロモン訂正のために使用される
、請求項１に記載の装置。
【請求項７】前記バッファ（ＢＵＦ）が、非同期に読み書きすることがで
きるように、データ線（ｄａｔａ＿ｉｎ）上の発信データ（ｄａｔａ＿ｏｕｔ）
および着信データに関する独立なタイム・スキームを処理するためのデュアル・
ポートを有するストレージ・アレイとして構築され、読まれ、あるいは同時に発
生するイン要求とアウト要求を防止する１つのＩＯポートおよび制御論理機構を
用いて構築される、請求項１に記載の装置。
【請求項８】着信データ（ｄａｔａ＿ｉｎ）のクロック（ｂｙｔｅ＿ｃｌ
ｋ）が、収集ブロック（ＡＣＱ）から導出され、アドレス制御ブロック（ＡＤＣ
）に印加され、かつアドレス制御ブロック（ＡＤＣ）によってバッファ（ＢＵＦ
）に供給されるバッファ入力イネーブル信号（ｉｎ＿ｅｎ）によっても供給され
るＡＮＤゲート（［‘］＆［‘］）を介して印加される、請求項２に記載の装置
。
【請求項９】現入力とは無関係に欠陥が増分または減分した場合、予想さ
れるフレーム・アドレス（ｆｒ＿ａｄｄｒ）およびセクタ識別子（ＳＩＤ）につ
いてのカウンタが、収集ブロック（ＡＣＱ）からの同期信号に追従する、請求項
２に記載の装置。
【請求項１０】リード・ソロモン・デコーダ用のデータを準備するための
方法であって、リード・ソロモン・デコーダが着信ＥＣＣブロック（ＥＣＣ）を修復すること
ができる限り、着信同期信号に基づいてデータ解析し、バッファ（ＢＵＦ）内の
アドレス制御ブロック（ＡＤＣ）によって供給される適切なアドレスでデータを
バッファリングするステップと、ＥＣＣブロック（ＥＣＣ）を訂正することがで
きない場合、リセット信号（ＲＳＴ＿ＲＳ）を供給して前記ＥＣＣブロック（Ｅ
ＣＣ）を処理する第１処理ステージを取り消すステップとを含む方法。
【請求項１１】前記データ解析するステップが、収集ブロック（ＡＣＱ）によって復号化されるフレーム・アドレス（ｆｒ＿ａ
ｄｄｒ）、セクタ識別子（ＳＩＤ）、およびＥＣＣブロック番号を有し、不完全
なフレーム・アドレス（ｆｒ＿ａｄｄｒ）を検出し、明確なセクタ識別子（ＳＩ
Ｄ）を検出し、かつＥＣＣブロック番号を検出しなかったときにだけ、予想され
るアドレスのジャンプまたは最も可能性の高い変更が想定される、請求項１０に
記載の方法。
【請求項１２】フル・セクタ識別子（ＳＩＤ）が利用可能である場合、セ
クタ識別子（ＳＩＤ）の最上位ビットを使用して前記アドレス制御ブロック（Ａ
ＤＣ）内の内部カウンタを同期する、請求項１１に記載の方法。
【請求項１３】フレームまたはセクタが破壊した場合の連続するデータの
ジャンプが、距離が所定の距離よりも長くない場合、ＥＣＣブロック（ＥＣＣ）
の完全性に影響を及ぼさない、請求項１０に記載の方法。
【請求項１４】前記距離が空きバッファの長さの半分未満である、請求項
１３に記載の方法。
【請求項１５】次の有効フレーム・アドレスが第１半フレーム長の間に見
つかった場合、フレーム・アドレス標識が供給されない、請求項１３に記載の方
法。
【請求項１６】アドレス制御ブロック（ＡＤＣ）内の入力アドレス用の循
環カウンタが、ＥＣＣブロック（ＥＣＣ）、セクタ識別子（ＳＩＤ）、およびフ
レーム・アドレス（ｆｒ＿ａｄｄｒ）について予想されるアドレスに基づいて、
バッファ（ＢＵＦ）のバッファ・サイズの範囲で増分／減分される、請求項１３
に記載の方法。
【請求項１７】開始時と、再同期する場合に、バッファ・アウト・アドレ
ス信号（ａｄｄｒ＿ｏｕｔ）に対応する出力アドレスをゼロにセットし、これら
の場合と、入力アドレス（ａｄｄｒ＿ｉｎ）と出力アドレス（ａｄｄｒ＿ｏｕｔ
）との間の距離がデフォルト距離未満である場合に、デフォルト距離に達するま
で出力アドレス（ａｄｄｒ＿ｏｕｔ）プロセスが待機し、入力アドレス（ａｄｄ
ｒ＿ｉｎ）のジャンプのために距離が増加する場合、再びデフォルト距離に達す
るまで、フル出力クロック（ｏｕｔ＿ｃｌｋ）速度で出力アドレス（ａｄｄｒ＿
ｏｕｔ）を生成する、請求項１３に記載の方法。
【請求項１８】順方向ジャンプ（ＦＷＤＪ）のケースで、ジャンプ（３）
が長さ（ｌｇｔｈ）のバッファの非ブロック化エリアをターゲットとする場合、
新しい記憶域が既に格納したデータの完全性を害さず、それとは対照的に、長さ
（ｌｇｔｈ）のバッファのブロック化した記憶域へのジャンプ（４）が要求され
た場合、ジャンプが実行されず、次に要求される入力アドレスが禁止範囲（６）
外となるまで出力が加速される、請求項１３に記載の方法。
【請求項１９】逆方向ジャンプ（ＢＫＷＪ）のケースで、ジャンプ（３）
が長さ（ｌｇｔｈ）のバッファの非ブロック化エリアをターゲットとする場合、
新しい記憶域が格納したデータの完全性を害さず、入力を続行することができる
が、入力アドレスと出力アドレスとの間の距離が公称距離となるまでに出力を停
止しなければならず、それとは対照的に、長さ（ｌｇｔｈ）のバッファのブロッ
ク化した記憶域へのジャンプ（４）が要求された場合、バッファ・イン・アドレ
ス信号（ａｄｄｒ＿ｉｎ）の入力アドレスが更新されるが、許可されたバッファ
・エリアをバッファ・イン・アドレス信号（ａｄｄｒ＿ｉｎ）がポイントするま
ではデータが格納されない、請求項１３に記載の方法。
【請求項２０】プレーヤのピックアップが物理ジャンプする場合に、現在
読み取っているセクタを使用せず、現在読み取っているセクタが完了したかどう
かとは無関係に停止フラグ（ｓｔｏｐ＿ｆｌａｇ）を活動化し、アドレス・プロ
セスを完全に再始動し、信号（ＲＳＴ＿ＲＳ）を生成してリード・ソロモン・オ
ペレーションをリセットする、請求項１０に記載の方法。
【請求項２１】予想されるフレーム・アドレス（ｆｒ＿ａｄｄｒ）および
セクタ識別子（ＳＩＤ）を生成するステップと、ＥＣＣブロック（ＥＣＣ）、セ
クタ識別子（ＳＩＤ）、およびフレーム・アドレス（ｆｒ＿ａｄｄｒ）について
の予想されるアドレスに基づいてバッファ（ＢＵＦ）内にデータを書き込むため
にバッファ・イン・アドレス信号（ａｄｄｒ＿ｉｎ）を生成するステップと、前記バッファ（ＢＵＦ）からリード・ソロモン・デコーダ内に発信データ（ｄ
ａｔａ＿ｏｕｔ）を読み取るために出力アドレスを生成するステップとを含む、
請求項１０に記載の方法。
【請求項２２】リード・ソロモン・デコーダ用のデータを準備する方法で
あって、着信ＥＣＣブロック（ＥＣＣ）をリード・ソロモン・デコーダで修復すること
ができる限り、バッファ（ＢＵＦ）内の適切なアドレスで着信データをバッファ
リングするステップを含む方法。
【請求項２３】前記バッファ（ＢＵＦ）のバッファ・アウト・アドレス信
号（ａｄｄｒ＿ｏｕｔ）の単一出力アドレスが、バッファ（ＢＵＦ）内に格納されたデータを使用する、リード・ソロモン・デ
コーダの第１ステップ内部訂正の計算および実行と、一群の第１外部訂正の計算と、前記内部訂正モードで訂正されたデータの出力のための専用の３つのアドレス
に拡張される、請求項２２に記載の方法。