JP2003273291A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JP2003273291A JP2003273291A JP2002069929A JP2002069929A JP2003273291A JP 2003273291 A JP2003273291 A JP 2003273291A JP 2002069929 A JP2002069929 A JP 2002069929A JP 2002069929 A JP2002069929 A JP 2002069929A JP 2003273291 A JP2003273291 A JP 2003273291A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- conductive film
- resin
- exterior resin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000011347 resin Substances 0.000 claims abstract description 124
- 229920005989 resin Polymers 0.000 claims abstract description 124
- 238000005520 cutting process Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 19
- 239000006071 cream Substances 0.000 abstract description 8
- 238000005253 cladding Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 121
- 239000000758 substrate Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 210000002105 tongue Anatomy 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 小型の電子部品をクリーム半田を介して印刷
配線基板にマウントする際に位置ずれし易かった。 【解決手段】 第１の導電膜７上に固定した電子部品本
体９と、第１導電膜７と略面一に配置された第２の導電
膜８とを電気的に接続し、第１、第２の導電膜７、８の
対向する周面を含む電子部品本体９固定面側を樹脂１１
被覆した電子部品において、少なくとも一方の導電膜
７、８の外端を外装樹脂１１の側壁から露呈させ、かつ
外装樹脂１１側壁に露呈させた導電膜７、８の上面と樹
脂１１底面の間の長さを４０μｍ以上に設定した。
配線基板にマウントする際に位置ずれし易かった。 【解決手段】 第１の導電膜７上に固定した電子部品本
体９と、第１導電膜７と略面一に配置された第２の導電
膜８とを電気的に接続し、第１、第２の導電膜７、８の
対向する周面を含む電子部品本体９固定面側を樹脂１１
被覆した電子部品において、少なくとも一方の導電膜
７、８の外端を外装樹脂１１の側壁から露呈させ、かつ
外装樹脂１１側壁に露呈させた導電膜７、８の上面と樹
脂１１底面の間の長さを４０μｍ以上に設定した。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品及びその製
造方法に関し、特に１ｍｍ以下の外径を容易に実現でき
る電子部品及びその製造方法に関する。
造方法に関し、特に１ｍｍ以下の外径を容易に実現でき
る電子部品及びその製造方法に関する。
【０００２】
【従来の技術】樹脂モールド型電子部品は一般的にリー
ドフレームを用いて製造される。即ち、アイランドとリ
ードとを一体化したリードフレームを用意し、アイラン
ド上に電子部品をマウントし、電子部品本体上の電極と
リードとをワイヤを介して電気的に接続した後、リード
フレーム上の電子部品本体を含む主要部分を外装樹脂で
被覆し、外装樹脂から露呈したリードフレームの不要部
分を切断除去して製造される。この一例を図１５に示
す。図において、１はアイランド、２はアイランド１と
面一に配置されたリード、３はアイランド１上にマウン
トされた電子部品本体、４は電子部品本体３上の電極
（図示せす）とリード２とを電気的に接続するワイヤ、
５は電子部品本体３を含む主要部分を被覆した外装樹脂
を示す。この種電子部品６は例えば特開昭６２−１２２
３４９号公報（先行技術１）に開示されており、アイラ
ンド１とリード２とが外装樹脂５の１つの面と面一に露
呈しているため表面実装が可能で、電子回路装置の小型
化に貢献している。この電子部品６は樹脂モールド時
に、外装樹脂５がアイランド１やリード２の実装面に回
り込んで薄いばりを形成すると表面実装の障害となるた
め、リードフレームを可撓性を有する樹脂フィルム（図
示せず）に貼り付けて密着させた状態で樹脂モールドし
た後、リードフレームから樹脂フィルムを剥離すること
によりアイランドやリードの実装面に樹脂ばりが形成さ
れないようにしている。一方、小型の電子回路装置、例
えば携帯電話などでは一層の小型、軽量化が要求され、
これを実現すべく電子部品も一層の小型軽量化が要求さ
れている。このような要求に応えるには電子部品本体３
を小型化すると同時にリードフレームを小型化し、アイ
ランド１の外径、リード２の巾、間隔を狭小化する必要
があるが、薄いリードフレームは強度が低下し移動にと
もなう振動や衝撃により変形し易くリードフレームを用
いた電子部品では小型化に限界があった。
ドフレームを用いて製造される。即ち、アイランドとリ
ードとを一体化したリードフレームを用意し、アイラン
ド上に電子部品をマウントし、電子部品本体上の電極と
リードとをワイヤを介して電気的に接続した後、リード
フレーム上の電子部品本体を含む主要部分を外装樹脂で
被覆し、外装樹脂から露呈したリードフレームの不要部
分を切断除去して製造される。この一例を図１５に示
す。図において、１はアイランド、２はアイランド１と
面一に配置されたリード、３はアイランド１上にマウン
トされた電子部品本体、４は電子部品本体３上の電極
（図示せす）とリード２とを電気的に接続するワイヤ、
５は電子部品本体３を含む主要部分を被覆した外装樹脂
を示す。この種電子部品６は例えば特開昭６２−１２２
３４９号公報（先行技術１）に開示されており、アイラ
ンド１とリード２とが外装樹脂５の１つの面と面一に露
呈しているため表面実装が可能で、電子回路装置の小型
化に貢献している。この電子部品６は樹脂モールド時
に、外装樹脂５がアイランド１やリード２の実装面に回
り込んで薄いばりを形成すると表面実装の障害となるた
め、リードフレームを可撓性を有する樹脂フィルム（図
示せず）に貼り付けて密着させた状態で樹脂モールドし
た後、リードフレームから樹脂フィルムを剥離すること
によりアイランドやリードの実装面に樹脂ばりが形成さ
れないようにしている。一方、小型の電子回路装置、例
えば携帯電話などでは一層の小型、軽量化が要求され、
これを実現すべく電子部品も一層の小型軽量化が要求さ
れている。このような要求に応えるには電子部品本体３
を小型化すると同時にリードフレームを小型化し、アイ
ランド１の外径、リード２の巾、間隔を狭小化する必要
があるが、薄いリードフレームは強度が低下し移動にと
もなう振動や衝撃により変形し易くリードフレームを用
いた電子部品では小型化に限界があった。
【０００３】そのため例えば特開平１０−９８１３３号
公報（先行技術２）には電子部品本体を被覆する外装樹
脂の外面に電子部品本体の電極を露呈させた構造の電子
部品が提案されている。この電子部品は、支持基板上に
電子部品本体と電極チップを配列し、電子部品本体上の
電極と電極チップとを電気的に接続した後、支持基板上
を外装樹脂で被覆し、硬化した外装樹脂から支持基板を
剥離することにより製造される。また、特開２００２−
１６１８１号公報（先行技術３）には可撓性を有する金
属基板上に第１、第２の金属層を形成し、第１の金属層
上に電子部品本体をマウントし、電子部品本体上の電極
と第２の金属層とを電気的に接続した後、金属基板上を
外装樹脂で被覆し、この外装樹脂から金属基板を剥離す
ることにより、外装樹脂表面に第１、第２の金属層を露
呈させ、外装樹脂を所定の寸法、形状に切断することに
より個々の電子部品を得ることが開示されている。先行
技術２、３に開示された電子部品はリードフレームが不
要であるため、先行技術１に開示された電子部品より一
層の小型化が可能である。
公報（先行技術２）には電子部品本体を被覆する外装樹
脂の外面に電子部品本体の電極を露呈させた構造の電子
部品が提案されている。この電子部品は、支持基板上に
電子部品本体と電極チップを配列し、電子部品本体上の
電極と電極チップとを電気的に接続した後、支持基板上
を外装樹脂で被覆し、硬化した外装樹脂から支持基板を
剥離することにより製造される。また、特開２００２−
１６１８１号公報（先行技術３）には可撓性を有する金
属基板上に第１、第２の金属層を形成し、第１の金属層
上に電子部品本体をマウントし、電子部品本体上の電極
と第２の金属層とを電気的に接続した後、金属基板上を
外装樹脂で被覆し、この外装樹脂から金属基板を剥離す
ることにより、外装樹脂表面に第１、第２の金属層を露
呈させ、外装樹脂を所定の寸法、形状に切断することに
より個々の電子部品を得ることが開示されている。先行
技術２、３に開示された電子部品はリードフレームが不
要であるため、先行技術１に開示された電子部品より一
層の小型化が可能である。
【０００４】
【発明が解決しようとする課題】ところで、表面実装型
電子部品は一般的に印刷配線基板上の導電ランドにクリ
ーム半田を塗布し、この上に電子部品を仮止め配置し
て、印刷配線基板を高温雰囲気中に供給し、クリーム半
田を溶融させて電子部品を導電ランドに半田付けしてい
る。一方、外径寸法が数ｍｍで電極間隔が狭い小型の電
子部品では、電子部品と配線基板の間で仮止めできない
ため電子部品の側壁部分で配線基板に仮止めして位置ず
れを防止しているが、特に外径寸法が１ｍｍ以下の小型
の電子部品では溶融半田の表面張力を利用して位置決め
している。
電子部品は一般的に印刷配線基板上の導電ランドにクリ
ーム半田を塗布し、この上に電子部品を仮止め配置し
て、印刷配線基板を高温雰囲気中に供給し、クリーム半
田を溶融させて電子部品を導電ランドに半田付けしてい
る。一方、外径寸法が数ｍｍで電極間隔が狭い小型の電
子部品では、電子部品と配線基板の間で仮止めできない
ため電子部品の側壁部分で配線基板に仮止めして位置ず
れを防止しているが、特に外径寸法が１ｍｍ以下の小型
の電子部品では溶融半田の表面張力を利用して位置決め
している。
【０００５】このとき導電ランドに供給された半田の量
が多いと半田が硬化するまでの間に移動して位置ずれす
る虞があり、半田量が少ないと熱膨張、熱収縮の繰返し
により熱膨張係数の差異によって生じたストレスが繰返
しかかり接着界面に亀裂を生じ、さらに亀裂が成長する
と電気的接続が損なわれるという問題があった。そのた
め、クリーム半田は適正量を供給し、この半田上に半田
の形状を変化させないように電子部品を供給する必要が
あった。
が多いと半田が硬化するまでの間に移動して位置ずれす
る虞があり、半田量が少ないと熱膨張、熱収縮の繰返し
により熱膨張係数の差異によって生じたストレスが繰返
しかかり接着界面に亀裂を生じ、さらに亀裂が成長する
と電気的接続が損なわれるという問題があった。そのた
め、クリーム半田は適正量を供給し、この半田上に半田
の形状を変化させないように電子部品を供給する必要が
あった。
【０００６】また先行技術２、３に開示された電子部品
は外装樹脂と面一に、電子部品本体の裏面電極や電極チ
ップあるいは第１、第２の金属層などの平面電極が外装
樹脂と面一に近接して露呈しているため、溶融半田によ
って平面電極間が短絡したり互いに近接し電気的接続を
不安定にすることがあった。また半田付け部の面積が小
さく直接見ることができないため、半田付け状態を外観
検査できず、半田付けの良否を確認できなかった。
は外装樹脂と面一に、電子部品本体の裏面電極や電極チ
ップあるいは第１、第２の金属層などの平面電極が外装
樹脂と面一に近接して露呈しているため、溶融半田によ
って平面電極間が短絡したり互いに近接し電気的接続を
不安定にすることがあった。また半田付け部の面積が小
さく直接見ることができないため、半田付け状態を外観
検査できず、半田付けの良否を確認できなかった。
【０００７】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、第１の導電膜上に固定
した電子部品本体と、第１導電膜と略面一に配置された
第２の導電膜とを電気的に接続し、第１、第２の導電膜
の対向する周面を含む電子部品本体固定面側を樹脂被覆
した電子部品において、少なくとも一方の導電膜の外端
を外装樹脂の側壁から露呈させ、かつ外装樹脂側壁に露
呈させた導電膜の上面と樹脂底面の間の長さを４０μｍ
以上に設定したことを特徴とする電子部品を提供する。
を目的として提案されたもので、第１の導電膜上に固定
した電子部品本体と、第１導電膜と略面一に配置された
第２の導電膜とを電気的に接続し、第１、第２の導電膜
の対向する周面を含む電子部品本体固定面側を樹脂被覆
した電子部品において、少なくとも一方の導電膜の外端
を外装樹脂の側壁から露呈させ、かつ外装樹脂側壁に露
呈させた導電膜の上面と樹脂底面の間の長さを４０μｍ
以上に設定したことを特徴とする電子部品を提供する。
【０００８】また本発明は、第１、第２の導電膜を形成
した樹脂フィルムの第１の導電膜上に電子部品本体を固
定する工程と、電子部品本体上の電極と第２の導電膜と
を電気的に接続する工程と、樹脂フィルム上の電子部品
本体を含む領域を外装樹脂にて被覆する工程と、外装樹
脂から樹脂フィルムを剥離して第１、第２の導電膜を外
装樹脂表面に露呈させる工程とを有する電子部品の製造
方法において、外装樹脂の少なくとも一方の導電膜と重
合する領域をこの導電膜に達しない深さで切り込む工程
と、前記切り込み溝に沿って残留した外装樹脂側壁と導
電膜とを前記溝巾より狭い巾で切断する工程とを具え、
導電膜の外端を外装樹脂の側壁に露呈させたことを特徴
とする電子部品の製造方法と、傾斜した凸部を有し第
１、第２の導電膜のうち少なくとも一方の導電膜を前記
凸部の傾斜方向に形成した樹脂フィルムの一方の導電膜
上に電子部品本体を固定する工程と、電子部品本体上の
電極と他の導電膜とを電気的に接続する工程と、樹脂フ
ィルム上の電子部品本体を含む領域を外装樹脂にて被覆
する工程と、外装樹脂から樹脂フィルムを剥離して第
１、第２の導電膜を外装樹脂表面に露呈させる工程と、
前記凸部上で導電膜を横切って外装樹脂を切断する工程
とを含むことを特徴とする電子部品の製造方法とを提供
する。
した樹脂フィルムの第１の導電膜上に電子部品本体を固
定する工程と、電子部品本体上の電極と第２の導電膜と
を電気的に接続する工程と、樹脂フィルム上の電子部品
本体を含む領域を外装樹脂にて被覆する工程と、外装樹
脂から樹脂フィルムを剥離して第１、第２の導電膜を外
装樹脂表面に露呈させる工程とを有する電子部品の製造
方法において、外装樹脂の少なくとも一方の導電膜と重
合する領域をこの導電膜に達しない深さで切り込む工程
と、前記切り込み溝に沿って残留した外装樹脂側壁と導
電膜とを前記溝巾より狭い巾で切断する工程とを具え、
導電膜の外端を外装樹脂の側壁に露呈させたことを特徴
とする電子部品の製造方法と、傾斜した凸部を有し第
１、第２の導電膜のうち少なくとも一方の導電膜を前記
凸部の傾斜方向に形成した樹脂フィルムの一方の導電膜
上に電子部品本体を固定する工程と、電子部品本体上の
電極と他の導電膜とを電気的に接続する工程と、樹脂フ
ィルム上の電子部品本体を含む領域を外装樹脂にて被覆
する工程と、外装樹脂から樹脂フィルムを剥離して第
１、第２の導電膜を外装樹脂表面に露呈させる工程と、
前記凸部上で導電膜を横切って外装樹脂を切断する工程
とを含むことを特徴とする電子部品の製造方法とを提供
する。
【０００９】
【発明の実施の形態】本発明による電子部品は、外装樹
脂の底面に接着した状態で導電膜を露呈させた構造の電
子部品に関するもので、少なくとも一方の導電膜の外端
を外装樹脂の側壁から露呈させ、かつ外装樹脂側壁に露
呈させた導電膜の上面と樹脂底面の間の長さを４０μｍ
以上に設定したことを特徴とするが、この電子部品は導
電膜の外端を外装樹脂の側壁から突出させて露呈させる
ことができる。また本発明による電子部品は外端を外装
樹脂の側壁から露呈させた導電膜は、外端部の厚みを内
部の厚みに比して厚く設定することができる。さらに本
発明による電子部品は、外装樹脂の側壁から露呈させる
導電膜は巾狭の舌片を有し、この舌片を外装樹脂の側壁
に露呈させることができる。
脂の底面に接着した状態で導電膜を露呈させた構造の電
子部品に関するもので、少なくとも一方の導電膜の外端
を外装樹脂の側壁から露呈させ、かつ外装樹脂側壁に露
呈させた導電膜の上面と樹脂底面の間の長さを４０μｍ
以上に設定したことを特徴とするが、この電子部品は導
電膜の外端を外装樹脂の側壁から突出させて露呈させる
ことができる。また本発明による電子部品は外端を外装
樹脂の側壁から露呈させた導電膜は、外端部の厚みを内
部の厚みに比して厚く設定することができる。さらに本
発明による電子部品は、外装樹脂の側壁から露呈させる
導電膜は巾狭の舌片を有し、この舌片を外装樹脂の側壁
に露呈させることができる。
【００１０】また本発明による電子部品は外装樹脂の底
面と側壁との隣接部にテーパ面を形成し、このテーパ面
に沿って導電膜を形成することができる。本発明による
電子部品の製造方法は、第１、第２の導電膜を形成した
樹脂フィルムの第１の導電膜上に電子部品本体を固定す
る工程と、電子部品本体上の電極と第２の導電膜とを電
気的に接続する工程と、樹脂フィルム上の電子部品本体
を含む領域を外装樹脂にて被覆する工程と、外装樹脂か
ら樹脂フィルムを剥離して第１、第２の導電膜を外装樹
脂表面に露呈させる工程と、外装樹脂の少なくとも一方
の導電膜と重合する領域をこの導電膜に達しない深さで
切り込む工程と、前記切り込み溝に沿って残留した外装
樹脂側壁と導電膜とを前記溝巾より狭い巾で切断する工
程とを具え、導電膜の外端を外装樹脂の側壁に露呈させ
たことを特徴とする。
面と側壁との隣接部にテーパ面を形成し、このテーパ面
に沿って導電膜を形成することができる。本発明による
電子部品の製造方法は、第１、第２の導電膜を形成した
樹脂フィルムの第１の導電膜上に電子部品本体を固定す
る工程と、電子部品本体上の電極と第２の導電膜とを電
気的に接続する工程と、樹脂フィルム上の電子部品本体
を含む領域を外装樹脂にて被覆する工程と、外装樹脂か
ら樹脂フィルムを剥離して第１、第２の導電膜を外装樹
脂表面に露呈させる工程と、外装樹脂の少なくとも一方
の導電膜と重合する領域をこの導電膜に達しない深さで
切り込む工程と、前記切り込み溝に沿って残留した外装
樹脂側壁と導電膜とを前記溝巾より狭い巾で切断する工
程とを具え、導電膜の外端を外装樹脂の側壁に露呈させ
たことを特徴とする。
【００１１】また本発明の異なる製造方法では、傾斜し
た凸部を有し第１、第２の導電膜のうち少なくとも一方
の導電膜を前記凸部の傾斜方向に形成した樹脂フィルム
の一方の導電膜上に電子部品本体を固定する工程と、電
子部品本体上の電極と他の導電膜とを電気的に接続する
工程と、樹脂フィルム上の電子部品本体を含む領域を外
装樹脂にて被覆する工程と、外装樹脂から樹脂フィルム
を剥離して第１、第２の導電膜を外装樹脂表面に露呈さ
せる工程と、前記凸部上で導電膜を横切って外装樹脂を
切断する工程とを含むことを特徴とする。この場合、凸
部は樹脂フィルムを導電膜形成面側に向かってプレスす
ることにより形成することができる。また凸部は樹脂ペ
ーストを塗布することにより形成することかできる。こ
の場合、凸部を形成する樹脂ペーストとして導電性樹脂
ペーストを用いることができる。
た凸部を有し第１、第２の導電膜のうち少なくとも一方
の導電膜を前記凸部の傾斜方向に形成した樹脂フィルム
の一方の導電膜上に電子部品本体を固定する工程と、電
子部品本体上の電極と他の導電膜とを電気的に接続する
工程と、樹脂フィルム上の電子部品本体を含む領域を外
装樹脂にて被覆する工程と、外装樹脂から樹脂フィルム
を剥離して第１、第２の導電膜を外装樹脂表面に露呈さ
せる工程と、前記凸部上で導電膜を横切って外装樹脂を
切断する工程とを含むことを特徴とする。この場合、凸
部は樹脂フィルムを導電膜形成面側に向かってプレスす
ることにより形成することができる。また凸部は樹脂ペ
ーストを塗布することにより形成することかできる。こ
の場合、凸部を形成する樹脂ペーストとして導電性樹脂
ペーストを用いることができる。
【００１２】
【実施例】以下に本発明の実施例を図１〜図５から説明
する。図１及び図２において、７は第１の導電膜、８
ａ、８ｂは第１の導電膜７と面一に配置された第２の導
電膜で、図示例では第１の導電膜７の一端側に同一寸
法、同一形状の第２の導電膜が２個並列形成されてい
る。第１、第２の導電膜７、８は金や銅、ニッケルなど
の金属またはこれらを主成分とする合金を単層めっきあ
るいは多層めっきして厚さ０．５〜５０μｍに形成した
ものである。９は第１の導電膜７上にマウントされた電
子部品本体、例えば半導体ペレット、１０ａ、１０ｂは
電子部品本体９上の電極（図示せず）と第２の導電膜８
ａ、８ｂとを電気的に接続するワイヤ、１１は第１、第
２の導電膜７、８の周面を含む電子部品本体９が固定さ
れた面を被覆した外装樹脂を示す。この外装樹脂１１の
外径寸法は例えば０．８ｍｍ×０．６ｍｍで、この外径
寸法に対して、第１の導電膜７の外径寸法は例えば０．
４ｍｍ×０．４ｍｍに、第２の導電膜８ａ、８ｂの各外
形寸法は例えば０．２ｍｍ×０．２ｍｍに設定される。
する。図１及び図２において、７は第１の導電膜、８
ａ、８ｂは第１の導電膜７と面一に配置された第２の導
電膜で、図示例では第１の導電膜７の一端側に同一寸
法、同一形状の第２の導電膜が２個並列形成されてい
る。第１、第２の導電膜７、８は金や銅、ニッケルなど
の金属またはこれらを主成分とする合金を単層めっきあ
るいは多層めっきして厚さ０．５〜５０μｍに形成した
ものである。９は第１の導電膜７上にマウントされた電
子部品本体、例えば半導体ペレット、１０ａ、１０ｂは
電子部品本体９上の電極（図示せず）と第２の導電膜８
ａ、８ｂとを電気的に接続するワイヤ、１１は第１、第
２の導電膜７、８の周面を含む電子部品本体９が固定さ
れた面を被覆した外装樹脂を示す。この外装樹脂１１の
外径寸法は例えば０．８ｍｍ×０．６ｍｍで、この外径
寸法に対して、第１の導電膜７の外径寸法は例えば０．
４ｍｍ×０．４ｍｍに、第２の導電膜８ａ、８ｂの各外
形寸法は例えば０．２ｍｍ×０．２ｍｍに設定される。
【００１３】本発明による電子部品１２は第１、第２の
導電膜７、８の外端７Ａ、８ａＡ、８ｂＡを外装樹脂１
１の側壁１１Ａから露呈させ、かつ外装樹脂側壁１１Ａ
に露呈させた導電膜７、８の上面７Ｂ、８ａＢ（８ｂ
Ｂ）と樹脂底面１１Ｂの間の長さ（高さ）Ｔを、４０μ
ｍ以上に設定したことを特徴とする。この長さＴは導電
膜７、８全体の厚みを厚く形成することにより容易に実
現できる。また図１実施例では導電膜７、８の外端７
Ａ、８ａＡ、８ｂＡは面一に設定されているが、図３に
示すように外装樹脂１１の側壁１１Ａから突出させるこ
ともできる。この突出長さＬは５０μｍを超えると外力
により剥落する虞があるため、０〜５０μｍとすること
が望ましい。また図１実施例では導電膜７、８の厚みは
一定であるが、図４に示すように外端７Ａ、８ａＡ、８
ｂＡの厚みを樹脂１１で覆われた内部の厚みに比して厚
く設定することができる。 これにより、導電膜７、８
と外装樹脂１１の接着面積が増大し接着強度が向上する
他、外部に露呈する部分のみ導電膜の厚みを厚くすれば
良いから膜材料として金を用いる場合、コストの上昇を
抑えることができる。また図２に示すように導電膜７、
８に巾狭の舌片を電気接続し、この舌片の外端を導電膜
７、８の外端とする場合には、舌片部分のみを肉厚にす
ることができ、この部分を高価な金で構成することによ
りコスト上昇を抑えることができる。また図１実施例に
おいて、導電膜７、８の外端部と隣接する部分を図５に
示すようにテーパ面とすることができる。これにより導
電膜７、８の厚みを薄く設定しても導電膜７、８の上面
７Ｂ、８ａＢ（８ｂＢ）と樹脂底面１１Ｂの間の長さＴ
を長くできる。
導電膜７、８の外端７Ａ、８ａＡ、８ｂＡを外装樹脂１
１の側壁１１Ａから露呈させ、かつ外装樹脂側壁１１Ａ
に露呈させた導電膜７、８の上面７Ｂ、８ａＢ（８ｂ
Ｂ）と樹脂底面１１Ｂの間の長さ（高さ）Ｔを、４０μ
ｍ以上に設定したことを特徴とする。この長さＴは導電
膜７、８全体の厚みを厚く形成することにより容易に実
現できる。また図１実施例では導電膜７、８の外端７
Ａ、８ａＡ、８ｂＡは面一に設定されているが、図３に
示すように外装樹脂１１の側壁１１Ａから突出させるこ
ともできる。この突出長さＬは５０μｍを超えると外力
により剥落する虞があるため、０〜５０μｍとすること
が望ましい。また図１実施例では導電膜７、８の厚みは
一定であるが、図４に示すように外端７Ａ、８ａＡ、８
ｂＡの厚みを樹脂１１で覆われた内部の厚みに比して厚
く設定することができる。 これにより、導電膜７、８
と外装樹脂１１の接着面積が増大し接着強度が向上する
他、外部に露呈する部分のみ導電膜の厚みを厚くすれば
良いから膜材料として金を用いる場合、コストの上昇を
抑えることができる。また図２に示すように導電膜７、
８に巾狭の舌片を電気接続し、この舌片の外端を導電膜
７、８の外端とする場合には、舌片部分のみを肉厚にす
ることができ、この部分を高価な金で構成することによ
りコスト上昇を抑えることができる。また図１実施例に
おいて、導電膜７、８の外端部と隣接する部分を図５に
示すようにテーパ面とすることができる。これにより導
電膜７、８の厚みを薄く設定しても導電膜７、８の上面
７Ｂ、８ａＢ（８ｂＢ）と樹脂底面１１Ｂの間の長さＴ
を長くできる。
【００１４】上記図３〜図５に示す実施例でも、導電膜
７、８の外端上面と外装樹脂１１底面１１Ｂの間の長さ
Ｔを長くでき、容易に４０μｍ以上に設定することがで
きる。このようにして、外部電極となる導電膜７、８の
外端を外装樹脂１１の側壁から露呈させ、さらに長さＴ
を４０μｍ以上に設定することにより、図６に示すよう
に導電ランド１３ａ、１３ｂ上にクリーム半田１４ａ、
１４ｂが供給された印刷配線基板１３上に電子部品１２
を供給すると電子部品１２によって押さえられたクリー
ム半田は導電膜７、８の下面から外方に押出され導電膜
７、８の外端面にも付着する。この状態でクリーム半田
を加熱すると溶融したクリーム半田１４は導電膜７、８
の下面で濡れると同時に導電膜７、８の外端７Ａ、８ａ
Ａ、８ｂＡに這い上がり、電子部品１２から食み出した
溶融半田を球面状に維持し、その表面張力により、電子
部品１２を両側に引っ張り、導電ランド１３上で電子部
品１２の位置ずれを防止する。また導電ランド１３と導
電膜７、８の間の余剰の半田は両端側に移動するため、
導電膜７、８間の半田による短絡が防止できる。
７、８の外端上面と外装樹脂１１底面１１Ｂの間の長さ
Ｔを長くでき、容易に４０μｍ以上に設定することがで
きる。このようにして、外部電極となる導電膜７、８の
外端を外装樹脂１１の側壁から露呈させ、さらに長さＴ
を４０μｍ以上に設定することにより、図６に示すよう
に導電ランド１３ａ、１３ｂ上にクリーム半田１４ａ、
１４ｂが供給された印刷配線基板１３上に電子部品１２
を供給すると電子部品１２によって押さえられたクリー
ム半田は導電膜７、８の下面から外方に押出され導電膜
７、８の外端面にも付着する。この状態でクリーム半田
を加熱すると溶融したクリーム半田１４は導電膜７、８
の下面で濡れると同時に導電膜７、８の外端７Ａ、８ａ
Ａ、８ｂＡに這い上がり、電子部品１２から食み出した
溶融半田を球面状に維持し、その表面張力により、電子
部品１２を両側に引っ張り、導電ランド１３上で電子部
品１２の位置ずれを防止する。また導電ランド１３と導
電膜７、８の間の余剰の半田は両端側に移動するため、
導電膜７、８間の半田による短絡が防止できる。
【００１５】以下に本発明による電子部品の製造方法を
図７〜図１４から説明する。先ず、図７及び図８に示す
配線基板１５を用意する。この配線基板１５は可撓性を
有する絶縁基板１６上の全面を導電薄膜（図示せず）で
被覆し、この導電薄膜を所定形状にエッチングして必要
部分のみを残留させ、この残留部に第１、第２の導電膜
７、８を形成している。絶縁基板１５表面は材質に応じ
表面粗度が０．１〜５μｍとされ導電膜７、８の接着強
度を制御している。導電薄膜は無電解めっきのみの単層
膜あるいは無電解めっき層上に無電解めっき層あるいは
電解めっき層を積層した多層膜、導電箔を融着したもの
などを用いることができる。第１、第２の導電膜７、８
を電気めっきにより形成するため各導電膜７、８を互い
に電気的に接続している。即ち、図７に示すように絶縁
基板１６の周縁を導電性矩形枠Ａで囲み、第１の導電膜
７、７、・・を導電舌片Ｂを介して互いに電気的に接続
すると共に図示上下両端を矩形枠Ａに接続し、一端側に
ある第１の導電膜７と矩形枠Ａを接続舌片Ｂを介して電
気的に接続し、第２の導電膜８を隣の組の第１の導電膜
７に接続舌片Ｃを介して接続している。導電膜７、８の
絶縁基板１６に対する接着強度（ピール強度）は前記粗
面により通常の電子回路装置用印刷配線基板としては不
適当な値である５００ｇ／ｃｍより小さい値、例えば２
００ｇ／ｃｍに設定される。次に図９に示すように第１
の導電膜７上に電子部品本体９をマウントする。このマ
ウントは一般的には銀ペーストなどの導電性接着材を用
いて接着されるが、絶縁基板１６として耐熱性を有する
ものを用いる場合には、熱圧着法や超音波ボンディング
法を採用することができる。次に図１０に示すように電
子部品本体９上の電極（図示せず）と第２の導電膜８を
図示例ではワイヤ１０を介して電気的に接続する。ワイ
ヤボンディング作業が完了した配線基板１５は樹脂モー
ルド工程に送られて、図１１に示すように絶縁基板１６
上を外装樹脂１１で被覆する。これにより、導電膜７、
８はその周面が外装樹脂１１と接触した状態で樹脂被覆
される。このようにして樹脂外装を完了した配線基板１
５は図１２に示す絶縁基板１６の剥離工程に送られる。
この剥離作業の際、必要に応じて外装樹脂１１側を固定
盤（図示せす）に貼り付けることにより、外装樹脂１１
の変形を防止し剥離作業を容易にできる。導電膜７、８
と絶縁基板１６の間の接着強度は予め小さく設定されて
いるから導電膜７、８は外装樹脂１１に残留し外部に露
呈する。このようにして絶縁基板１６を剥離した後、外
装樹脂１１を回転ブレードやウォータジェットを用いた
ダイサ（図示せず）により切断し、絶縁基板１６上に形
成された導電膜の内、矩形枠Ａなどの不要部分を除去
し、接続舌片Ｂ、Ｃの中間位置を切断して第１、第２の
導電膜７、８を分離し、図１、図２に示す電子部品１２
を得る。
図７〜図１４から説明する。先ず、図７及び図８に示す
配線基板１５を用意する。この配線基板１５は可撓性を
有する絶縁基板１６上の全面を導電薄膜（図示せず）で
被覆し、この導電薄膜を所定形状にエッチングして必要
部分のみを残留させ、この残留部に第１、第２の導電膜
７、８を形成している。絶縁基板１５表面は材質に応じ
表面粗度が０．１〜５μｍとされ導電膜７、８の接着強
度を制御している。導電薄膜は無電解めっきのみの単層
膜あるいは無電解めっき層上に無電解めっき層あるいは
電解めっき層を積層した多層膜、導電箔を融着したもの
などを用いることができる。第１、第２の導電膜７、８
を電気めっきにより形成するため各導電膜７、８を互い
に電気的に接続している。即ち、図７に示すように絶縁
基板１６の周縁を導電性矩形枠Ａで囲み、第１の導電膜
７、７、・・を導電舌片Ｂを介して互いに電気的に接続
すると共に図示上下両端を矩形枠Ａに接続し、一端側に
ある第１の導電膜７と矩形枠Ａを接続舌片Ｂを介して電
気的に接続し、第２の導電膜８を隣の組の第１の導電膜
７に接続舌片Ｃを介して接続している。導電膜７、８の
絶縁基板１６に対する接着強度（ピール強度）は前記粗
面により通常の電子回路装置用印刷配線基板としては不
適当な値である５００ｇ／ｃｍより小さい値、例えば２
００ｇ／ｃｍに設定される。次に図９に示すように第１
の導電膜７上に電子部品本体９をマウントする。このマ
ウントは一般的には銀ペーストなどの導電性接着材を用
いて接着されるが、絶縁基板１６として耐熱性を有する
ものを用いる場合には、熱圧着法や超音波ボンディング
法を採用することができる。次に図１０に示すように電
子部品本体９上の電極（図示せず）と第２の導電膜８を
図示例ではワイヤ１０を介して電気的に接続する。ワイ
ヤボンディング作業が完了した配線基板１５は樹脂モー
ルド工程に送られて、図１１に示すように絶縁基板１６
上を外装樹脂１１で被覆する。これにより、導電膜７、
８はその周面が外装樹脂１１と接触した状態で樹脂被覆
される。このようにして樹脂外装を完了した配線基板１
５は図１２に示す絶縁基板１６の剥離工程に送られる。
この剥離作業の際、必要に応じて外装樹脂１１側を固定
盤（図示せす）に貼り付けることにより、外装樹脂１１
の変形を防止し剥離作業を容易にできる。導電膜７、８
と絶縁基板１６の間の接着強度は予め小さく設定されて
いるから導電膜７、８は外装樹脂１１に残留し外部に露
呈する。このようにして絶縁基板１６を剥離した後、外
装樹脂１１を回転ブレードやウォータジェットを用いた
ダイサ（図示せず）により切断し、絶縁基板１６上に形
成された導電膜の内、矩形枠Ａなどの不要部分を除去
し、接続舌片Ｂ、Ｃの中間位置を切断して第１、第２の
導電膜７、８を分離し、図１、図２に示す電子部品１２
を得る。
【００１６】この電子部品１２は導電膜７、８の厚みを
４０μｍ以上に形成することにより、外装樹脂１１の側
壁に露呈した端面の高さを４０μｍ以上設定でき、実装
性の良好な電子部品を実現できる。また導電膜７、８を
電気めっきにより形成する場合、電流密度を調整するこ
とにより、導電膜７、８の周縁部厚みを中央部厚みより
厚く形成することができる。このような配線基板１５を
用いることにより図４に示す電子部品を実現できる。
４０μｍ以上に形成することにより、外装樹脂１１の側
壁に露呈した端面の高さを４０μｍ以上設定でき、実装
性の良好な電子部品を実現できる。また導電膜７、８を
電気めっきにより形成する場合、電流密度を調整するこ
とにより、導電膜７、８の周縁部厚みを中央部厚みより
厚く形成することができる。このような配線基板１５を
用いることにより図４に示す電子部品を実現できる。
【００１７】また、図１３に示すように絶縁基板１６上
で各導電膜７、８の外端部となる領域に傾斜した凸部１
６ａを形成し、この凸部１６ａ上に導電膜７、８を形成
すると、導電膜７、８は傾斜するが、外装樹脂１１て被
覆した後、この凸部１６ａ部分を図示点線部分から切断
すると図５に示す電子部品を容易に製造することができ
る。この場合、絶縁基板１６の凸部１６ａは絶縁基板１
６の裏面側からプレスすることにより形成することがで
きる。また、図１４に示すように絶縁基板１６上に樹脂
ペースト１７を塗布して凸部１６ａを形成してもよい。
この樹脂ペーストとして電気的に絶縁性のペーストを用
いると図５に示す構造の電子部品が得られ、導電性ペー
ストを用いると図４に示す構造の電子部品を製造するこ
とができる。導電性ペーストを用いる場合には、導電膜
７、８の形成前後いずれでも凸部を形成することができ
る。このように絶縁基板１６に凸部１６ａを形成する製
造方法では、導電膜７、８の厚みは薄くても外端部の高
さＴを十分高く設定することができる。
で各導電膜７、８の外端部となる領域に傾斜した凸部１
６ａを形成し、この凸部１６ａ上に導電膜７、８を形成
すると、導電膜７、８は傾斜するが、外装樹脂１１て被
覆した後、この凸部１６ａ部分を図示点線部分から切断
すると図５に示す電子部品を容易に製造することができ
る。この場合、絶縁基板１６の凸部１６ａは絶縁基板１
６の裏面側からプレスすることにより形成することがで
きる。また、図１４に示すように絶縁基板１６上に樹脂
ペースト１７を塗布して凸部１６ａを形成してもよい。
この樹脂ペーストとして電気的に絶縁性のペーストを用
いると図５に示す構造の電子部品が得られ、導電性ペー
ストを用いると図４に示す構造の電子部品を製造するこ
とができる。導電性ペーストを用いる場合には、導電膜
７、８の形成前後いずれでも凸部を形成することができ
る。このように絶縁基板１６に凸部１６ａを形成する製
造方法では、導電膜７、８の厚みは薄くても外端部の高
さＴを十分高く設定することができる。
【００１８】尚、本発明は上記実施例にのみ限定される
ことなく、例えば電子部品本体は半導体ペレットなどの
能動素子だけでなく、抵抗、コンデンサ、インダクタな
どの受動素子にも適用できる。また１ｍｍ以下の外径寸
法の電子部品だけでなく、より大型の電子部品にも適用
できる。また電子部品本体９と導電膜８の接続はワイヤ
１０を用いるだけでなく、導電テープ等を用いることが
でき、電子部品本体９に突起電極を形成することによ
り、各導電膜７、８上に跨って電子部品本体９を配置
し、各導電膜７、８と電子部品本体９とを突起電極を介
して直接的に電気接続することもできる。また導電膜
７、８の所要数は電子部品本体９の電極数により決定さ
れることはいうまでもない。
ことなく、例えば電子部品本体は半導体ペレットなどの
能動素子だけでなく、抵抗、コンデンサ、インダクタな
どの受動素子にも適用できる。また１ｍｍ以下の外径寸
法の電子部品だけでなく、より大型の電子部品にも適用
できる。また電子部品本体９と導電膜８の接続はワイヤ
１０を用いるだけでなく、導電テープ等を用いることが
でき、電子部品本体９に突起電極を形成することによ
り、各導電膜７、８上に跨って電子部品本体９を配置
し、各導電膜７、８と電子部品本体９とを突起電極を介
して直接的に電気接続することもできる。また導電膜
７、８の所要数は電子部品本体９の電極数により決定さ
れることはいうまでもない。
【００１９】
【発明の効果】以上のように本発明によれば、外径寸法
が小型で印刷配線基板上での仮止めが困難である場合で
も小型の位置ずれがなく、導電膜間の短絡を防止でき、
半田付けの良否を容易に確認できる電子部品を実現する
ことかでできる。
が小型で印刷配線基板上での仮止めが困難である場合で
も小型の位置ずれがなく、導電膜間の短絡を防止でき、
半田付けの良否を容易に確認できる電子部品を実現する
ことかでできる。
【図１】 本発明の実施例を示す電子部品の側断面図
【図２】 図１電子部品の平断面図
【図３】 本発明による電子部品の他の実施例を示す側
断面図
断面図
【図４】 本発明による電子部品の他の実施例を示す側
断面図
断面図
【図５】 本発明による電子部品の他の実施例を示す側
断面図
断面図
【図６】 図５に示す電子部品の印刷配線基板への実装
状態を示す側断面図
状態を示す側断面図
【図７】 本発明による電子部品の製造に用いられる配
線基板の平面図
線基板の平面図
【図８】 図７に示す配線基板の側断面図
【図９】 本発明による電子部品の製造方法を示す側断
面図
面図
【図１０】 図９に示す製造工程に続く電子部品の製造
方法を示す側断面図
方法を示す側断面図
【図１１】 図１０に示す製造工程に続く電子部品の製
造方法を示す側断面図
造方法を示す側断面図
【図１２】 図１１に示す製造工程に続く電子部品の製
造方法を示す側断面図
造方法を示す側断面図
【図１３】 本発明による電子部品の他の製造方法を説
明する要部側断面図
明する要部側断面図
【図１４】 図１３に示す製造方法の変形例を説明する
要部側断面図
要部側断面図
【図１５】 小型の電子部品の従来例を示す側断面図
【符号の説明】
７、８ａ、８ｂ 導電膜
７Ａ、８ａＡ、８ｂＡ 外端
９ 電子部品本体
１１ 外装樹脂
１２ 電子部品
Claims (10)
- 【請求項１】第１の導電膜上に固定した電子部品本体
と、第１導電膜と略面一に配置された第２の導電膜とを
電気的に接続し、第１、第２の導電膜の対向する周面を
含む電子部品本体固定面側を樹脂被覆した電子部品にお
いて、少なくとも一方の導電膜の外端を外装樹脂の側壁
から露呈させ、かつ外装樹脂側壁に露呈させた導電膜の
上面と樹脂底面の間の長さを４０μｍ以上に設定したこ
とを特徴とする電子部品。 - 【請求項２】導電膜の外端を外装樹脂の側壁から突出さ
せて露呈させたことを特徴とする請求項１に記載の電子
部品。 - 【請求項３】外端を外装樹脂の側壁から露呈させた導電
膜は、外端部の厚みを内部の厚みに比して厚く設定した
ことを特徴とする請求項１に記載の電子部品。 - 【請求項４】外装樹脂の側壁から露呈させる導電膜は巾
狭の舌片を有し、この舌片を外装樹脂の側壁に露呈させ
たことを特徴とする請求項１に記載の電子部品。 - 【請求項５】外装樹脂の底面と側壁との隣接部にテーパ
面が形成され、このテーパ面に沿って導電膜が形成され
たことを特徴とする請求項１に記載の電子部品。 - 【請求項６】第１、第２の導電膜を形成した樹脂フィル
ムの第１の導電膜上に電子部品本体を固定する工程と、
電子部品本体上の電極と第２の導電膜とを電気的に接続
する工程と、樹脂フィルム上の電子部品本体を含む領域
を外装樹脂にて被覆する工程と、外装樹脂から樹脂フィ
ルムを剥離して第１、第２の導電膜を外装樹脂表面に露
呈させる工程とを有する電子部品の製造方法において、
外装樹脂の少なくとも一方の導電膜と重合する領域をこ
の導電膜に達しない深さで切り込む工程と、前記切り込
み溝に沿って残留した外装樹脂側壁と導電膜とを前記溝
巾より狭い巾で切断する工程とを具え、導電膜の外端を
外装樹脂の側壁に露呈させたことを特徴とする電子部品
の製造方法。 - 【請求項７】傾斜した凸部を有し第１、第２の導電膜の
うち少なくとも一方の導電膜を前記凸部の傾斜方向に形
成した樹脂フィルムの一方の導電膜上に電子部品本体を
固定する工程と、電子部品本体上の電極と他の導電膜と
を電気的に接続する工程と、樹脂フィルム上の電子部品
本体を含む領域を外装樹脂にて被覆する工程と、外装樹
脂から樹脂フィルムを剥離して第１、第２の導電膜を外
装樹脂表面に露呈させる工程と、前記凸部上で導電膜を
横切って外装樹脂を切断する工程とを含むことを特徴と
する電子部品の製造方法。 - 【請求項８】凸部が樹脂フィルムを導電膜形成面側に向
かってプレスすることにより形成されたことを特徴する
請求項７に記載の電子部品の製造方法。 - 【請求項９】凸部が樹脂ペーストを塗布することにより
形成されたことを特徴とする請求項７に記載の電子部品
の製造方法。 - 【請求項１０】凸部を形成する樹脂ペーストが導電性樹
脂ペーストであることを特徴する請求項９に記載の電子
部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069929A JP2003273291A (ja) | 2002-03-14 | 2002-03-14 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069929A JP2003273291A (ja) | 2002-03-14 | 2002-03-14 | 電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273291A true JP2003273291A (ja) | 2003-09-26 |
Family
ID=29200637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002069929A Pending JP2003273291A (ja) | 2002-03-14 | 2002-03-14 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273291A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257299B2 (en) | 2013-09-30 | 2016-02-09 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device and semiconductor manufacturing apparatus |
| JP2022050174A (ja) * | 2020-09-17 | 2022-03-30 | アオイ電子株式会社 | 半導体装置の製造方法、及び、半導体装置 |
-
2002
- 2002-03-14 JP JP2002069929A patent/JP2003273291A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257299B2 (en) | 2013-09-30 | 2016-02-09 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device and semiconductor manufacturing apparatus |
| JP2022050174A (ja) * | 2020-09-17 | 2022-03-30 | アオイ電子株式会社 | 半導体装置の製造方法、及び、半導体装置 |
| JP7350703B2 (ja) | 2020-09-17 | 2023-09-26 | アオイ電子株式会社 | 半導体装置の製造方法、及び、半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP3942457B2 (ja) | 電子部品の製造方法 | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JP4498378B2 (ja) | 基板およびその製造方法、回路装置およびその製造方法 | |
| JPS5921047A (ja) | リ−ドレスチツプキヤリア | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| KR20050096851A (ko) | 회로 장치 및 그 제조 방법 | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| KR20020070107A (ko) | 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법 | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| US20090120675A1 (en) | Mounted structural body and method of manufacturing the same | |
| JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
| JPH11251504A (ja) | 電子部品及びその製造方法 | |
| JP2003273291A (ja) | 電子部品及びその製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP2008198916A (ja) | 半導体装置及びその製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP2003283086A (ja) | 配線基板、配線基板の製造方法及び配線基板を用いた電子部品 | |
| JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
| JP3101043B2 (ja) | プラスチックｉｃチップキャリア及びその製造方法 | |
| JP3279844B2 (ja) | 半導体装置及びその製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003243438A (ja) | 配線基板、配線基板の製造方法、および、配線基板を備えた電子装置 | |
| KR101297662B1 (ko) | 리드프레임의 제조방법 |