JP2003257946A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2003257946A JP2003257946A JP2002057510A JP2002057510A JP2003257946A JP 2003257946 A JP2003257946 A JP 2003257946A JP 2002057510 A JP2002057510 A JP 2002057510A JP 2002057510 A JP2002057510 A JP 2002057510A JP 2003257946 A JP2003257946 A JP 2003257946A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etched
- adhesion layer
- upper electrode
- ferroelectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device.
【0002】[0002]
【従来の技術】近年、強誘電体材料を用いた容量素子を
有する半導体装置が注目されている。これは、強誘電体
材料の有する自発分極特性のために、不揮発性記憶装置
として用いることができるからである。また、従来技術
において不揮発性記憶装置として用いられているフラッ
シュメモリと比較すると、強誘電体材料を用いた容量素
子を有する半導体装置は、低消費電力動作、書き換え回
数の増加、高速書き換え/読み込みが可能であり、今
後、従来のデバイスとの置き換えが起こると考えられ
る。2. Description of the Related Art In recent years, a semiconductor device having a capacitive element using a ferroelectric material has attracted attention. This is because the ferroelectric material can be used as a non-volatile memory device because of the spontaneous polarization characteristic. Further, in comparison with a flash memory used as a non-volatile memory device in the related art, a semiconductor device having a capacitive element using a ferroelectric material has a low power consumption operation, an increase in the number of rewrites, and a high speed rewrite / read. It is possible, and it is considered that replacement with conventional devices will occur in the future.
【0003】以下、従来技術における強誘電体材料を用
いた容量素子の製造方法について、図面を参照しながら
説明する。Hereinafter, a conventional method of manufacturing a capacitive element using a ferroelectric material will be described with reference to the drawings.
【0004】図7に、従来技術における強誘電体材料を
用いた容量素子の製造工程のうち、強誘電体材料の加工
工程を示す。まず、図7(a)に示すように、支持基板
1上に、スパッタリング法や有機金属堆積(metal orga
nic deposition:MOD)法により強誘電体材料2を形
成し、強誘電体材料2上に、当該強誘電体材料2を所望
の形状に加工するためのマスク3を形成する。次いで、
図7(b)に示すように、強誘電体材料2をドライエッ
チングすることにより、マスク3に覆われていない部分
の強誘電体材料2を選択的に除去する。最後に、図7
(c)に示すように、マスク3を取り去る。以上の工程
により、強誘電体材料2の加工が行われる。FIG. 7 shows a process of processing a ferroelectric material, which is one of the conventional manufacturing processes of a capacitive element using a ferroelectric material. First, as shown in FIG. 7A, a sputtering method or a metal orga deposition (metal orga) deposition is performed on the supporting substrate 1.
A ferroelectric material 2 is formed by a nic deposition (MOD) method, and a mask 3 for processing the ferroelectric material 2 into a desired shape is formed on the ferroelectric material 2. Then
As shown in FIG. 7B, the ferroelectric material 2 is dry-etched to selectively remove the portion of the ferroelectric material 2 not covered with the mask 3. Finally, Figure 7
As shown in (c), the mask 3 is removed. The ferroelectric material 2 is processed by the above steps.
【0005】以上のように、強誘電体材料2の加工を、
ドライエッチング技術を用いて行う場合には、一般に、
図8に示すような反応性イオンエッチング(reactive i
on etching;RIE)装置が用いられる。図8に示すよ
うに、このRIE装置は、チャンバー7内に配置された
下部電極6と上部電極8とを備えており、下部電極6上
に被エッチング膜(被処理膜)を有する支持基板(図7
においては、強誘電体材料2を有する支持基板1)が載
置される。ここで、上部電極8は接地されており、下部
電極6には高周波(rf)電源4が接続されている。As described above, the processing of the ferroelectric material 2
When using a dry etching technique, generally,
As shown in FIG. 8, reactive ion etching (reactive i
On etching (RIE) device is used. As shown in FIG. 8, this RIE apparatus includes a lower electrode 6 and an upper electrode 8 arranged in a chamber 7, and a support substrate (film to be processed) having a film to be etched (film to be processed) on the lower electrode 6 ( Figure 7
In, a supporting substrate 1) having a ferroelectric material 2 is placed. Here, the upper electrode 8 is grounded, and the lower electrode 6 is connected to the high frequency (rf) power supply 4.
【0006】図8に示すRIE装置を用いて強誘電体材
料のドライエッチングを行う場合、その強誘電体材料の
成分を含む反応生成物が発生するが、その反応生成物の
融点が高いことから、ドライエッチング時に発生した反
応生成物は、揮発せずにチャンバー内の各パーツ、特
に、上部電極8に容易に付着してしまう。When dry etching of a ferroelectric material is performed using the RIE apparatus shown in FIG. 8, a reaction product containing the components of the ferroelectric material is generated, but the melting point of the reaction product is high. The reaction product generated during the dry etching is not volatilized and easily adheres to each part inside the chamber, particularly to the upper electrode 8.
【0007】図9に、RIE装置を用いて強誘電体材料
2のドライエッチングを行った場合の上部電極8まわり
の様子を示す。図9(a)は、RIE装置のメンテナン
スを行った直後の上部電極8を示している。メンテナン
ス後に強誘電体材料2のドライエッチングを行った場合
には、図9(b)に示すように、上部電極8上に反応生成
物9が付着する。FIG. 9 shows a state around the upper electrode 8 when the ferroelectric material 2 is dry-etched by using the RIE apparatus. FIG. 9A shows the upper electrode 8 immediately after the maintenance of the RIE device. When the ferroelectric material 2 is dry-etched after the maintenance, the reaction product 9 adheres to the upper electrode 8 as shown in FIG. 9B.
【0008】[0008]
【発明が解決しようとする課題】上記したように、強誘
電体材料2のドライエッチング時に発生する反応生成物
9は、融点が高いために、容易には融解、揮発せず、R
IE装置内の各パーツ、特に、上部電極8に付着してし
まう。また、この反応生成物9は、密着性に乏しいため
に、上部電極8から剥離しやすい。このため、上記従来
の製造方法では、以下のような問題があった。すなわ
ち、強誘電体材料2のドライエッチングを繰り返し行っ
た場合には、図9(c)に示すように、ドライエッチン
グ中に反応生成物9がRIE装置内の各パーツ、特に、
上部電極8の界面から剥離して(図9(c)中の符号1
0)、被エッチング膜(被処理膜)である強誘電体材料
2に付着し、強誘電体材料2を所望の形状に加工するこ
とが困難となる。As described above, the reaction product 9 generated during dry etching of the ferroelectric material 2 does not easily melt or volatilize because of its high melting point, and R
It adheres to each part in the IE device, especially the upper electrode 8. In addition, the reaction product 9 is poor in adhesiveness and thus easily peeled from the upper electrode 8. Therefore, the above conventional manufacturing method has the following problems. That is, when the dry etching of the ferroelectric material 2 is repeated, as shown in FIG. 9C, the reaction product 9 is generated during the dry etching in each part in the RIE apparatus, particularly,
It is peeled off from the interface of the upper electrode 8 (reference numeral 1 in FIG. 9C).
0), it adheres to the ferroelectric material 2 which is the film to be etched (processed film), and it becomes difficult to process the ferroelectric material 2 into a desired shape.
【0009】本発明は、従来技術における前記課題を解
決するためになされたものであり、反応生成物の剥離に
よる強誘電体材料の加工不良を無くし、正常な特性を有
する半導体装置を得ることのできる半導体装置の製造方
法を提供することを目的とする。The present invention has been made in order to solve the above problems in the prior art, and it is possible to eliminate a processing defect of a ferroelectric material due to peeling of a reaction product and obtain a semiconductor device having normal characteristics. An object of the present invention is to provide a method of manufacturing a semiconductor device that can be manufactured.
【0010】[0010]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の第1の製造方法は、上部
電極と、被エッチング膜を有する支持基板とが対向する
構成のドライエッチング装置を用いる半導体装置の製造
方法であって、前記ドライエッチング装置のメンテナン
ス後に、前記上部電極の前記被エッチング膜との対向面
上に密着層を形成する第1工程と、前記被エッチング膜
をドライエッチングして、前記密着層上にエッチングガ
スと前記被エッチング膜との反応生成物を形成する第2
工程とを備えたことを特徴とする。To achieve the above object, a first method of manufacturing a semiconductor device according to the present invention is a dry etching apparatus having a structure in which an upper electrode and a supporting substrate having a film to be etched face each other. A method of manufacturing a semiconductor device, comprising: a first step of forming an adhesion layer on a surface of the upper electrode facing the film to be etched after maintenance of the dry etching device; and dry etching the film to be etched. Then, a reaction product of the etching gas and the film to be etched is formed on the adhesion layer.
And a process.
【0011】この半導体装置の第1の製造方法によれ
ば、被エッチング膜のドライエッチング時に発生する反
応生成物は、上部電極に直接付着せず、密着層を介して
上部電極に付着することとなる。これにより、従来発生
していた上部電極と反応生成物との界面での剥離を防止
することが可能となる。According to the first method of manufacturing a semiconductor device, the reaction product generated during dry etching of the film to be etched does not directly adhere to the upper electrode but adheres to the upper electrode via the adhesion layer. Become. As a result, it becomes possible to prevent the conventional peeling at the interface between the upper electrode and the reaction product.
【0012】また、前記本発明の半導体装置の第1の製
造方法においては、前記第1工程と前記第2工程とを少
なくとも2回繰り返すのが好ましい。この好ましい例に
よれば、被エッチング膜のドライエッチング時に形成さ
れる反応生成物は密着層によって挟まれた構造となり、
反応生成物同士の密着性向上に寄与することとなるの
で、従来発生していた上部電極と反応生成物との界面で
の剥離をさらに防止することが可能となる。In the first method of manufacturing a semiconductor device of the present invention, it is preferable that the first step and the second step are repeated at least twice. According to this preferable example, the reaction product formed during dry etching of the film to be etched has a structure sandwiched by the adhesion layers,
Since it contributes to the improvement of the adhesion between the reaction products, it is possible to further prevent the conventional peeling at the interface between the upper electrode and the reaction product.
【0013】本発明に係る半導体装置の第2の製造方法
は、上部電極と、密着層となる材料を含む膜及び被エッ
チング膜が基板側からこの順に積層された支持基板とが
対向する構成のドライエッチング装置を用いる半導体装
置の製造方法であって、前記ドライエッチング装置のメ
ンテナンス後に、前記上部電極の前記被エッチング膜と
の対向面上に第1密着層を形成する第1工程と、前記被
エッチング膜をドライエッチングして、前記第1密着層
上にエッチングガスと前記被エッチング膜との反応生成
物を形成する第2工程と、前記密着層となる材料をドラ
イエッチングして、前記反応生成物上に第2密着層を形
成する第3工程とを備えたことを特徴とする。A second method of manufacturing a semiconductor device according to the present invention has a structure in which an upper electrode is opposed to a supporting substrate in which a film containing a material to be an adhesion layer and a film to be etched are laminated in this order from the substrate side. A method of manufacturing a semiconductor device using a dry etching apparatus, comprising: a first step of forming a first adhesion layer on a surface of the upper electrode facing the film to be etched after maintenance of the dry etching apparatus; The second step of dry-etching the etching film to form a reaction product of the etching gas and the film to be etched on the first adhesion layer, and the material to be the adhesion layer are dry-etched to generate the reaction product. And a third step of forming a second adhesion layer on the object.
【0014】この半導体装置の第2の製造方法によれ
ば、被エッチング膜のドライエッチング時に発生する反
応生成物は、上部電極に直接付着せず、密着層を介して
上部電極に付着することとなる。また、被エッチング膜
のドライエッチング時に形成される反応生成物は密着層
によって挟まれた構造となり、反応生成物同士の密着性
向上に寄与することになる。このため、従来発生してい
た上部電極と反応生成物との界面での剥離を確実に防止
することが可能となる。According to the second manufacturing method of the semiconductor device, the reaction product generated during the dry etching of the film to be etched does not directly adhere to the upper electrode but adheres to the upper electrode via the adhesion layer. Become. Further, the reaction product formed during the dry etching of the film to be etched has a structure sandwiched by the adhesion layers, which contributes to the improvement of the adhesion between the reaction products. For this reason, it becomes possible to reliably prevent the peeling at the interface between the upper electrode and the reaction product, which has conventionally occurred.
【0015】本発明に係る半導体装置の第3の製造方法
は、上部電極と、被エッチング膜及び密着層となる材料
を含む膜が基板側からこの順に積層された支持基板とが
対向する構成のドライエッチング装置を用いる半導体装
置の製造方法であって、前記ドライエッチング装置のメ
ンテナンス後に、前記密着層となる材料を含む膜をドラ
イエッチングして、前記上部電極の前記被エッチング膜
との対向面上に密着層を形成する第1工程と、前記被エ
ッチング膜をドライエッチングして、前記密着層上にエ
ッチングガスと前記被エッチング膜との反応生成物を形
成する第2工程とを備えたことを特徴とする。A third method of manufacturing a semiconductor device according to the present invention has a structure in which an upper electrode is opposed to a support substrate in which a film containing a material to be an etching target film and an adhesion layer is laminated in this order from the substrate side. A method of manufacturing a semiconductor device using a dry etching apparatus, comprising: after maintenance of the dry etching apparatus, dry-etching a film containing a material to be the adhesion layer, and forming a film on the surface of the upper electrode facing the film to be etched. And a second step of dry etching the film to be etched to form a reaction product of the etching gas and the film to be etched on the adhesion layer. Characterize.
【0016】この半導体装置の第3の製造方法によれ
ば、被エッチング膜のドライエッチング時に発生する反
応生成物は、上部電極に直接付着せず、密着層を介して
上部電極に付着することとなる。また、被エッチング膜
のドライエッチング時に形成される反応生成物は密着層
によって挟まれた構造となり、反応生成物同士の密着性
向上に寄与することになる。このため、従来発生してい
た上部電極と反応生成物との界面での剥離を確実に防止
することが可能となる。According to the third method of manufacturing a semiconductor device, the reaction product generated during dry etching of the film to be etched does not directly adhere to the upper electrode but adheres to the upper electrode via the adhesion layer. Become. Further, the reaction product formed during the dry etching of the film to be etched has a structure sandwiched by the adhesion layers, which contributes to the improvement of the adhesion between the reaction products. For this reason, it becomes possible to reliably prevent the peeling at the interface between the upper electrode and the reaction product, which has conventionally occurred.
【0017】また、前記本発明の半導体装置の第1又は
第2の製造方法においては、前記第1工程がドライエッ
チングを用いて行われるのが好ましい。Further, in the first or second method of manufacturing a semiconductor device of the present invention, it is preferable that the first step is performed using dry etching.
【0018】また、前記本発明の半導体装置の第1〜第
3の製造方法においては、前記密着層がTiを含んでい
るのが好ましい。In the first to third manufacturing methods of the semiconductor device of the present invention, it is preferable that the adhesion layer contains Ti.
【0019】また、前記本発明の半導体装置の第1〜第
3の製造方法においては、前記反応生成物の融点が50
0K以上であるのが好ましい。Further, in the first to third manufacturing methods of the semiconductor device of the present invention, the melting point of the reaction product is 50.
It is preferably 0K or more.
【0020】また、前記本発明の半導体装置の第1〜第
3の製造方法においては、前記被エッチング膜が強誘電
体材料を含んでいるのが好ましい。また、この場合に
は、前記強誘電体材料が、SrBi2 (Tax Nb
1-x )2 O9 、(Bax Sr1-x )TiO3 、Pb(Z
rx Ti1-x )O3 又は(Bix La1-x )4 Ti3 O
12(0≦x≦1)のいずれかであるのが好ましい。In the first to third manufacturing methods of the semiconductor device of the present invention, it is preferable that the film to be etched contains a ferroelectric material. Further, in this case, the ferroelectric material is SrBi 2 (Ta x Nb).
1-x ) 2 O 9 , (Ba x Sr 1-x ) TiO 3 , Pb (Z
r x Ti 1-x) O 3 or (Bi x La 1-x) 4 Ti 3 O
It is preferably any of 12 (0 ≦ x ≦ 1).
【0021】また、前記本発明の半導体装置の第1〜第
3の製造方法においては、前記被エッチング膜が、P
t、Ir又はIrO2 のいずれかを含んでいるのが好ま
しい。In the first to third manufacturing methods of the semiconductor device of the present invention, the film to be etched is P
It preferably contains either t, Ir or IrO 2 .
【0022】[0022]
【発明の実施の形態】以下、実施の形態を用いて、本発
明をさらに具体的に説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in more detail below with reference to embodiments.
【0023】[第1の実施の形態]本実施の形態におい
ては、従来技術の説明で用いた図7〜図9をも参照しな
がら、半導体装置の製造方法について説明する。[First Embodiment] In the present embodiment, a method of manufacturing a semiconductor device will be described with reference to FIGS. 7 to 9 used in the description of the prior art.
【0024】図1に、本実施の形態において支持基板上
の被エッチング膜である強誘電体材料を所望の形状に加
工するためのドライエッチングを行った際の反応性イオ
ンエッチング(reactive ion etching;RIE)装置の
上部電極の状態を示す。FIG. 1 shows reactive ion etching (reactive ion etching) when dry etching is performed to process a ferroelectric material, which is a film to be etched on a supporting substrate, into a desired shape in the present embodiment. The state of the upper electrode of a (RIE) apparatus is shown.
【0025】図1(a)は、RIE装置のメンテナンス
後における上部電極8の断面形状を示している。図1
(a)に示す上部電極8の被エッチング膜(被処理膜)
である強誘電体材料2(図7参照)(図8においては、
被エッチング膜を有する支持基板5中の被エッチング
膜)との対向面は、ウェット洗浄又はスパッタ洗浄によ
り、上部電極材料が完全に露出し、その他の異物が付着
していない状態となっている。FIG. 1A shows a sectional shape of the upper electrode 8 after maintenance of the RIE apparatus. Figure 1
Etched film (processed film) of the upper electrode 8 shown in (a)
Ferroelectric material 2 (see FIG. 7) (in FIG. 8,
The surface of the supporting substrate 5 having the film to be etched facing the film to be etched) is in a state where the upper electrode material is completely exposed and no other foreign matter is attached by wet cleaning or sputter cleaning.
【0026】この状態で、まず、図1(b)に示すよう
に、上部電極8の被エッチング膜との対向面に密着層1
1を形成する。密着層11の形成は、図8に示すRIE
装置を用い、最表面に50nm厚のTi(チタン)が堆
積された、支持基板5もしくは別の基板を、Ar(アル
ゴン)を含むガスを用いてドライエッチングすることに
よって行う。尚、この場合のエッチング条件は、Ar流
量=30sccm、圧力=5mTorr、rfパワー=
500Wである。これにより、上部電極8の被エッチン
グ膜との対向面にTiを含む厚み約20nmの密着層1
1が形成される。In this state, first, as shown in FIG. 1B, the adhesion layer 1 is formed on the surface of the upper electrode 8 facing the film to be etched.
1 is formed. The adhesion layer 11 is formed by the RIE shown in FIG.
Using the apparatus, dry etching is performed on the supporting substrate 5 or another substrate on which Ti (titanium) having a thickness of 50 nm is deposited on the outermost surface using a gas containing Ar (argon). The etching conditions in this case are Ar flow rate = 30 sccm, pressure = 5 mTorr, rf power =
It is 500W. As a result, the adhesion layer 1 containing Ti and having a thickness of about 20 nm is formed on the surface of the upper electrode 8 facing the film to be etched.
1 is formed.
【0027】次いで、図7(a)に示す構造を有する基
板の膜厚250nmの強誘電体材料2を加工するための
ドライエッチングを、Cl(塩素)とBr(臭素)を含
むガスを用いて行う。尚、この場合のエッチング条件
は、Cl2 /HBr=5sccm/10sccm、圧力
=1.7mTorr、rfパワー=800Wである。こ
こで、強誘電体材料2としてはSr(ストロンチウ
ム)、Bi(ビスマス)、Ta(タンタル)、O(酸
素)を含むペロブスカイト構造のSrBi2 Ta2 O9
が用いられ、マスク3としてはフォトレジストが用いら
れる。図7(a)に示す構造を有する基板の強誘電体材
料2を加工するためのドライエッチングを行うと、図1
(c)に示すように、上部電極8の被エッチング膜(強
誘電体材料2)との対向面に形成された密着層11上
に、強誘電体材料2の成分とドライエッチングに用いた
ガスの成分を含む厚み約1μmの反応生成物9が付着す
る。Then, dry etching for processing the ferroelectric material 2 having a film thickness of 250 nm of the substrate having the structure shown in FIG. 7A is performed using a gas containing Cl (chlorine) and Br (bromine). To do. The etching conditions in this case are Cl 2 / HBr = 5 sccm / 10 sccm, pressure = 1.7 mTorr, and rf power = 800 W. Here, the ferroelectric material 2 is SrBi 2 Ta 2 O 9 having a perovskite structure containing Sr (strontium), Bi (bismuth), Ta (tantalum), and O (oxygen).
Is used, and a photoresist is used as the mask 3. When dry etching for processing the ferroelectric material 2 of the substrate having the structure shown in FIG.
As shown in (c), the components of the ferroelectric material 2 and the gas used for dry etching are formed on the adhesion layer 11 formed on the surface of the upper electrode 8 facing the film to be etched (ferroelectric material 2). The reaction product 9 having a thickness of about 1 μm and containing the above component adheres.
【0028】以上のように、本実施の形態によれば、ま
ず、RIE装置のメンテナンス後に上部電極8の被エッ
チング膜との対向面に密着層11を形成し、次いで、所
望の形状に加工するために被エッチング膜である強誘電
体材料2を有する支持基板5のドライエッチングを行う
ことにより、被エッチング膜である強誘電体材料2のド
ライエッチング時に発生する反応生成物9は、上部電極
8に直接付着せず、密着層11を介して上部電極8に付
着することとなる。これにより、従来発生していた上部
電極8と反応生成物9との界面での剥離を防止すること
が可能となる。As described above, according to this embodiment, first, after the maintenance of the RIE apparatus, the adhesion layer 11 is formed on the surface of the upper electrode 8 facing the film to be etched, and then processed into a desired shape. For this reason, by carrying out dry etching of the support substrate 5 having the ferroelectric material 2 which is the film to be etched, the reaction product 9 generated during the dry etching of the ferroelectric material 2 which is the film to be etched is the upper electrode 8 To the upper electrode 8 via the adhesive layer 11. As a result, it becomes possible to prevent the conventional peeling at the interface between the upper electrode 8 and the reaction product 9.
【0029】上記したように、本実施の形態において
は、強誘電体材料2のドライエッチング時の反応ガス
(エッチングガス)としてClとBrを含むガスが用い
られており、また、強誘電体材料2としてSr、Bi、
Ta、Oを含むペロブスカイト構造のSrBi2 Ta2
O9 が用いられている。これらSr、Bi、Taの塩化
物及び臭化物は、その融点が非常に高いことが一般的に
知られており、例えば、SrCl2 、SrBr2 の融点
はそれぞれ1146K、931K、BiCl3 、BiB
rの融点はそれぞれ507K、567K、TaCl4 、
TaBr5 の融点はそれそれ570K、513Kであ
る。As described above, in the present embodiment, the gas containing Cl and Br is used as the reaction gas (etching gas) during the dry etching of the ferroelectric material 2, and the ferroelectric material is also used. 2 as Sr, Bi,
SrBi 2 Ta 2 having a perovskite structure containing Ta and O
O 9 is used. It is generally known that these Sr, Bi and Ta chlorides and bromides have very high melting points. For example, the melting points of SrCl 2 and SrBr 2 are 1146K, 931K, BiCl 3 and BiB, respectively.
The melting points of r are 507 K, 567 K, TaCl 4 , and
The melting points of TaBr 5 are 570K and 513K, respectively.
【0030】本実施の形態で説明した方法は、このよう
にエッチングガスと被エッチング膜との反応生成物の融
点が高い場合において有効な手段であり、その効果は、
エッチングガスと被エッチング膜との反応生成物の融点
が500K以上の場合に特に顕著となる。The method described in this embodiment is an effective means when the reaction product of the etching gas and the film to be etched has a high melting point, and the effect is
It becomes particularly remarkable when the melting point of the reaction product of the etching gas and the film to be etched is 500 K or more.
【0031】すなわち、本実施の形態においては、被エ
ッチング膜としてSrBi2 Ta2O9 が用いられ、エ
ッチングガスとしてClとBrを含むガスが用いられて
いるが、被エッチング膜とエッチングガスとの反応生成
物の融点が500K以上のすべての場合において本発明
の効果が得られる。That is, in the present embodiment, SrBi 2 Ta 2 O 9 is used as the film to be etched and a gas containing Cl and Br is used as the etching gas. The effect of the present invention can be obtained in all cases where the melting point of the reaction product is 500 K or more.
【0032】本実施の形態において密着層11として用
いられているTiには、強誘電体材料を用いた容量素子
において電極として用いられるPt(白金)と層間絶縁
膜として用いられる酸化膜との密着層として一般的に用
いられていることからも分るように、異なる2種の材料
同士の密着強度を向上させるという効果がある。これに
より、従来、上部電極8と反応生成物9との界面で発生
していた反応生成物9の剥離を防止することができる。In the Ti used as the adhesion layer 11 in the present embodiment, the adhesion between Pt (platinum) used as an electrode and the oxide film used as an interlayer insulating film in a capacitive element using a ferroelectric material is used. As can be seen from the fact that it is generally used as a layer, there is an effect of improving the adhesion strength between two different materials. As a result, it is possible to prevent the reaction product 9 from peeling, which has conventionally been generated at the interface between the upper electrode 8 and the reaction product 9.
【0033】図2に、本実施の形態による効果を示す。FIG. 2 shows the effect of this embodiment.
【0034】図2(a)は、従来の方法によって強誘電
体材料2をドライエッチングしたときの、処理枚数の増
加に伴う反応生成物9の剥離によるパーティクル数の推
移を示している。図2(a)に示すように、処理枚数の
増加に伴って反応生成物9の剥離によるパーティクルの
発生が増加傾向を示し、最終的にその数は100個を超
えている。FIG. 2A shows the transition of the number of particles due to the exfoliation of the reaction product 9 with the increase in the number of processed substrates when the ferroelectric material 2 is dry-etched by the conventional method. As shown in FIG. 2A, the number of particles generated due to the separation of the reaction product 9 tends to increase as the number of processed sheets increases, and the number of particles finally exceeds 100.
【0035】一方、図2(b)は、本実施の形態の方法
によって強誘電体材料2をドライエッチングしたとき
の、処理枚数の増加に伴う反応生成物9の剥離によるパ
ーティクル数の推移を示している。図2(b)に示すよ
うに、処理枚数の増加に伴う反応生成物の剥離によるパ
ーティクルの発生数は40個から70個の間であり、従
来の方法と比較して反応生成物9の剥離によるパーティ
クルに起因する強誘電体材料2の加工不良を低減できる
ことが分かる。On the other hand, FIG. 2B shows the transition of the number of particles due to the exfoliation of the reaction product 9 with the increase in the number of processed materials when the ferroelectric material 2 is dry-etched by the method of this embodiment. ing. As shown in FIG. 2B, the number of particles generated due to the peeling of the reaction product due to the increase in the number of processed sheets is between 40 and 70, and the peeling of the reaction product 9 is larger than that in the conventional method. It can be seen that processing defects of the ferroelectric material 2 due to particles due to the above can be reduced.
【0036】尚、本実施の形態においては、ドライエッ
チング装置としてRIE装置を用いているが、上部電極
と被エッチング膜を有する支持基板とが対向する構成の
全てのドライエッチング装置で同様の効果が得られる。Although the RIE apparatus is used as the dry etching apparatus in the present embodiment, the same effect can be obtained in all the dry etching apparatuses in which the upper electrode and the supporting substrate having the film to be etched face each other. can get.
【0037】また、本実施の形態においては、最表面に
Tiが堆積された基板をドライエッチングすることによ
り、上部電極8の被エッチング膜との対向面にTiを含
む密着層11を形成しているが、密着層11の材料及び
形成方法は必ずしも以上のような材料及び形成方法に限
定されるものではない。上部電極8の被エッチング膜と
の対向面と、被エッチング膜のドライエッチング時に発
生する反応生成物9との密着強度を向上させる材料であ
ればよく、また、上部電極8の被エッチング膜との対向
面に密着層11を形成することができる方法であればよ
い。例えば、密着層11の材料としては、Ta(タンタ
ル)を用いることもできる。また、上部電極8を一旦エ
ッチング装置から取り出し、スパッタリング法を用いて
直接Tiを成膜することにより、密着層11を形成して
もよい。さらに、上部電極8を一旦エッチング装置から
取り出し、メッキ法を用いて直接Tiをコーティングす
ることにより、密着層11を形成してもよい。In this embodiment, the substrate having Ti deposited on the outermost surface is dry-etched to form the adhesion layer 11 containing Ti on the surface of the upper electrode 8 facing the film to be etched. However, the material and forming method of the adhesion layer 11 are not necessarily limited to the above-described materials and forming method. Any material may be used as long as it improves the adhesion strength between the surface of the upper electrode 8 facing the etching target film and the reaction product 9 generated during dry etching of the etching target film. Any method capable of forming the adhesion layer 11 on the opposing surface may be used. For example, Ta (tantalum) may be used as the material of the adhesion layer 11. Alternatively, the upper electrode 8 may be once taken out of the etching apparatus, and the adhesion layer 11 may be formed by directly forming a Ti film by using a sputtering method. Further, the upper electrode 8 may be once taken out of the etching apparatus, and the adhesion layer 11 may be formed by directly coating Ti using a plating method.
【0038】[第2の実施の形態]本実施の形態におい
ても、従来技術の説明で用いた図7〜図9をも参照しな
がら、半導体装置の製造方法について説明する。[Second Embodiment] In this embodiment as well, a method of manufacturing a semiconductor device will be described with reference to FIGS. 7 to 9 used in the description of the prior art.
【0039】図3に、本実施の形態において支持基板上
の被エッチング膜である強誘電体材料を所望の形状に加
工するためのドライエッチングを行った際のRIE装置
の上部電極の状態を示す。FIG. 3 shows the state of the upper electrode of the RIE apparatus when dry etching is performed to process the ferroelectric material, which is the film to be etched on the support substrate, into a desired shape in the present embodiment. .
【0040】図3(a)は、RIE装置のメンテナンス
後における上部電極8の断面形状を示している。図3
(a)に示す上部電極8の被エッチング膜(被処理膜)
である強誘電体材料2(図7参照)(図8においては、
被エッチング膜を有する支持基板5中の被エッチング
膜)との対向面は、ウェット洗浄又はスパッタ洗浄によ
り、上部電極材料が完全に露出し、その他の異物が付着
していない状態となっている。FIG. 3A shows a sectional shape of the upper electrode 8 after maintenance of the RIE apparatus. Figure 3
Etched film (processed film) of the upper electrode 8 shown in (a)
Ferroelectric material 2 (see FIG. 7) (in FIG. 8,
The surface of the supporting substrate 5 having the film to be etched facing the film to be etched) is in a state where the upper electrode material is completely exposed and no other foreign matter is attached by wet cleaning or sputter cleaning.
【0041】この状態で、まず、図3(b)に示すよう
に、上部電極8の被エッチング膜との対向面に密着層1
1を形成する。密着層11の形成は、最表面に50nm
厚のTiが堆積された基板を、Arを含むガスを用いて
ドライエッチングすることによって行う。これにより、
上部電極8の被エッチング膜との対向面にTiを含む密
着層11が形成される。In this state, first, as shown in FIG. 3B, the adhesion layer 1 is formed on the surface of the upper electrode 8 facing the film to be etched.
1 is formed. The adhesion layer 11 is formed on the outermost surface with a thickness of 50 nm.
It is performed by dry etching a substrate on which a thick Ti is deposited using a gas containing Ar. This allows
An adhesion layer 11 containing Ti is formed on the surface of the upper electrode 8 facing the film to be etched.
【0042】次いで、図7(a)に示す構造を有する基
板の強誘電体材料2を加工するためのドライエッチング
を、ClとBrを含むガスを用いて行う。ここで、強誘
電体材料2としてはSr、Bi、Ta、Oを含むペロブ
スカイト構造のSrBi2 Ta2 O9 が用いられ、マス
ク3としてはフォトレジストが用いられる。図7(a)
に示す構造を有する基板の強誘電体材料2を加工するた
めのドライエッチングを行うと、図3(c)に示すよう
に、上部電極8の被エッチング膜(強誘電体材料2)と
の対向面に形成された密着層11上に、強誘電体材料2
の成分とドライエッチングに用いたガスの成分を含む反
応生成物9が付着する。Next, dry etching for processing the ferroelectric material 2 of the substrate having the structure shown in FIG. 7A is performed using a gas containing Cl and Br. Here, SrBi 2 Ta 2 O 9 having a perovskite structure containing Sr, Bi, Ta, and O is used as the ferroelectric material 2, and a photoresist is used as the mask 3. Figure 7 (a)
When dry etching is performed to process the ferroelectric material 2 of the substrate having the structure shown in FIG. 3, as shown in FIG. 3C, the upper electrode 8 faces the film to be etched (ferroelectric material 2). The ferroelectric material 2 is formed on the adhesion layer 11 formed on the surface.
A reaction product 9 containing the above component and the component of the gas used for dry etching is attached.
【0043】次いで、図3(d)に示すように、図3
(c)の工程で密着層11の上に付着した反応生成物9
上にさらなる密着層11を形成する。この密着層11の
形成は、図3(b)の工程と同様に、最表面に50nm
厚のTiが堆積された基板を、Arを含むガスを用いて
ドライエッチングすることによって行う。これにより、
上部電極8の被エッチング膜(強誘電体材料2)との対
向面に、密着層11によって挟まれた反応生成物9が形
成された状態となる。Then, as shown in FIG.
Reaction product 9 attached on the adhesion layer 11 in the step (c)
A further adhesion layer 11 is formed on top. This adhesion layer 11 is formed on the outermost surface by 50 nm as in the step of FIG.
It is performed by dry etching a substrate on which a thick Ti is deposited using a gas containing Ar. This allows
The reaction product 9 sandwiched by the adhesion layers 11 is formed on the surface of the upper electrode 8 facing the film to be etched (ferroelectric material 2).
【0044】次いで、再度、図7(a)に示す構造を有
する基板の強誘電体材料2を加工するためのドライエッ
チングを、ClとBrを含むガスを用いて行うと、図3
(e)に示すように、図3(d)の工程で形成された密
着層11上に反応生成物9が付着する。すなわち、上部
電極8の被エッチング膜(強誘電体材料2)との対向面
に、密着層11と反応生成物9とが交互に形成(付着)
された状態となる。Then, again, dry etching for processing the ferroelectric material 2 of the substrate having the structure shown in FIG. 7A is performed using a gas containing Cl and Br.
As shown in (e), the reaction product 9 adheres to the adhesion layer 11 formed in the step of FIG. That is, the adhesion layer 11 and the reaction product 9 are alternately formed (attached) on the surface of the upper electrode 8 facing the film to be etched (ferroelectric material 2).
It will be in the state of being.
【0045】以上のように、本実施の形態によれば、R
IE装置のメンテナンス後に、上部電極8の被エッチン
グ膜との対向面への密着層11の形成と、被エッチング
膜である強誘電体材料2のドライエッチングとを交互に
行うことにより、被エッチング膜である強誘電体材料2
のドライエッチング時に発生する反応生成物9は、上部
電極8に直接付着せず、密着層11を介して上部電極8
に付着する。これにより、従来発生していた上部電極8
と反応生成物9との界面での剥離を防止することが可能
となる。また、強誘電体材料2のドライエッチング時に
発生し、上部電極8の被エッチング膜(強誘電体材料
2)との対向面に付着する反応生成物9は、密着層11
によって挟まれた構造となり、反応生成物9同士の密着
性向上に寄与することとなる。As described above, according to the present embodiment, R
After the maintenance of the IE device, the film to be etched is formed by alternately performing the formation of the adhesion layer 11 on the surface of the upper electrode 8 facing the film to be etched and the dry etching of the ferroelectric material 2 as the film to be etched. Ferroelectric material 2
The reaction product 9 generated during the dry etching of the above does not directly adhere to the upper electrode 8 and does not adhere to the upper electrode 8 through the adhesion layer 11.
Adhere to. As a result, the upper electrode 8 that has been conventionally generated
It is possible to prevent peeling at the interface between the reaction product 9 and the reaction product 9. Further, the reaction product 9 generated during the dry etching of the ferroelectric material 2 and attached to the surface of the upper electrode 8 facing the film to be etched (ferroelectric material 2) is the adhesion layer 11
The structure is sandwiched between the two, which contributes to the improvement of the adhesion between the reaction products 9.
【0046】本実施の形態で説明した方法も、上記第1
の実施の形態と同様に、エッチングガスと被エッチング
膜との反応生成物の融点が高い場合において有効な手段
であり、その効果は、反応生成物同士が剥離し易い場合
に特に顕著となる。また、上記第1の実施の形態と同様
に、その効果は、エッチングガスと被エッチング膜との
反応生成物の融点が500K以上の場合に特に顕著とな
る。The method described in this embodiment is also the first
Similar to the embodiment described above, this is an effective means when the reaction product of the etching gas and the film to be etched has a high melting point, and the effect is particularly remarkable when the reaction products are easily separated from each other. Further, as in the case of the first embodiment, the effect becomes particularly remarkable when the melting point of the reaction product of the etching gas and the film to be etched is 500 K or more.
【0047】図4に、本実施の形態による効果を示す。
図4は、本実施の形態の方法によって強誘電体材料2を
ドライエッチングしたときの、処理枚数の増加に伴う反
応生成物9の剥離によるパーティクル数の推移を示して
いる。図4に示すように、処理枚数の増加に伴う反応生
成物の剥離によるパーティクルの発生数は50個以下で
あり、従来の方法(図2(a)参照)と比較して反応生
成物9の剥離によるパーティクルに起因する強誘電体材
料2の加工不良を低減できることが分かる。FIG. 4 shows the effect of this embodiment.
FIG. 4 shows the transition of the number of particles due to the peeling of the reaction product 9 with the increase in the number of processed materials when the ferroelectric material 2 is dry-etched by the method of the present embodiment. As shown in FIG. 4, the number of particles generated due to the peeling of the reaction product due to the increase in the number of processed particles is 50 or less, and the reaction product 9 of It can be seen that the processing defects of the ferroelectric material 2 due to the particles due to the peeling can be reduced.
【0048】尚、本実施の形態においては、ドライエッ
チング装置としてRIE装置を用いているが、上部電極
と被エッチング膜を有する支持基板とが対向する構成の
全てのドライエッチング装置で同様の効果が得られる。Although the RIE apparatus is used as the dry etching apparatus in the present embodiment, the same effect can be obtained in all the dry etching apparatuses in which the upper electrode and the supporting substrate having the film to be etched face each other. can get.
【0049】また、本実施の形態においては、最表面に
Tiが堆積された基板をドライエッチングすることによ
り、上部電極8の被エッチング膜との対向面にTiを含
む密着層11を形成しているが、密着層11の材料及び
形成方法は必ずしも以上のような材料及び形成方法に限
定されるものではない。上部電極8の被エッチング膜と
の対向面と、被エッチング膜のドライエッチング時に発
生する反応生成物9との密着強度を向上させる材料であ
ればよく、また、上部電極8の被エッチング膜との対向
面に密着層11を形成することができる方法であればよ
い。In the present embodiment, the substrate having Ti deposited on the outermost surface is dry-etched to form the adhesion layer 11 containing Ti on the surface of the upper electrode 8 facing the film to be etched. However, the material and forming method of the adhesion layer 11 are not necessarily limited to the above-described materials and forming method. Any material may be used as long as it improves the adhesion strength between the surface of the upper electrode 8 facing the etching target film and the reaction product 9 generated during dry etching of the etching target film. Any method capable of forming the adhesion layer 11 on the opposing surface may be used.
【0050】[第3の実施の形態]図5に、本実施の形
態における強誘電体材料を用いた容量素子の製造工程の
うち、強誘電体材料の加工工程を示す。[Third Embodiment] FIG. 5 shows a step of processing a ferroelectric material in the manufacturing steps of the capacitive element using the ferroelectric material according to the present embodiment.
【0051】まず、図5(a)に示すように、MOSト
ランジスタ、容量素子の下電極等を含む支持基板1上
に、スパッタリング法により密着層13を形成する。次
に、密着層13上に、スパッタリング法や有機金属堆積
(metal organic deposition:MOD)法により強誘電
体材料2を形成し、強誘電体材料2上に、当該強誘電体
材料2を所望の形状に加工するためのマスク3を形成す
る。ここで、密着層13の材料としてはTiが用いら
れ、その構造は、Ti単体、又はPt、Ir、IrO2
から選ばれた材料とTiとの積層体である。また、強誘
電体材料2としてはSr、Bi、Ta、Oを含むペロブ
スカイト構造のSrBi2 Ta2 O9 が用いられ、マス
ク3としてはフォトレジストが用いられる。First, as shown in FIG. 5A, the adhesion layer 13 is formed on the supporting substrate 1 including the MOS transistor, the lower electrode of the capacitive element and the like by the sputtering method. Next, the ferroelectric material 2 is formed on the adhesion layer 13 by a sputtering method or a metal organic deposition (MOD) method, and the ferroelectric material 2 is formed on the ferroelectric material 2 as desired. A mask 3 for processing into a shape is formed. Here, Ti is used as the material of the adhesion layer 13, and the structure thereof is Ti alone or Pt, Ir, IrO 2
It is a laminated body of a material selected from and Ti. As the ferroelectric material 2, SrBi 2 Ta 2 O 9 having a perovskite structure containing Sr, Bi, Ta, and O is used, and as the mask 3, a photoresist is used.
【0052】次いで、メンテナンスを行った図8に示す
RIE装置を用い、最表面に50nm厚のTiが堆積さ
れた基板を、Arを含むガスを用いてドライエッチング
した後、図5(a)に示す構造を有する基板の強誘電体
材料2を加工するためのドライエッチングを、ClとB
rを含むガスを用いて行う。これにより、図5(b)に
示すように、マスク3の開口領域において強誘電体材料
2が完全にドライエッチングされ、密着層13が露出し
た状態となる。そして、上部電極8の被エッチング膜と
対向する面に密着層11が形成され、この密着層11の
上に、強誘電体材料2とドライエッチングに使用したガ
スとの反応生成物9が付着する。Next, using the RIE apparatus shown in FIG. 8 which has been subjected to maintenance, the substrate with Ti having a thickness of 50 nm deposited on the outermost surface was dry-etched using a gas containing Ar, and then, as shown in FIG. The dry etching for processing the ferroelectric material 2 of the substrate having the structure shown is performed with Cl and B
It is performed using a gas containing r. As a result, as shown in FIG. 5B, the ferroelectric material 2 is completely dry-etched in the opening region of the mask 3 and the adhesion layer 13 is exposed. Then, an adhesion layer 11 is formed on the surface of the upper electrode 8 facing the film to be etched, and the reaction product 9 of the ferroelectric material 2 and the gas used for dry etching adheres to the adhesion layer 11. .
【0053】次いで、図5(b)、(c)に示すよう
に、密着層13のドライエッチングを、Arを含むガス
を用いて行う。これにより、密着層13が選択的に除去
され、図5(c)の状態となる。そして、この除去され
た密着層13が、上部電極8の被エッチング膜と対向す
る面上の反応生成物9の上に付着して密着層11とな
る。Next, as shown in FIGS. 5B and 5C, dry etching of the adhesion layer 13 is performed using a gas containing Ar. As a result, the adhesive layer 13 is selectively removed, and the state shown in FIG. 5C is obtained. Then, the removed adhesion layer 13 adheres to the reaction product 9 on the surface of the upper electrode 8 facing the film to be etched to form the adhesion layer 11.
【0054】最後に、図5(d)に示すように、マスク
3を取り去る。以上の工程により、強誘電体材料2の加
工が行われる。Finally, as shown in FIG. 5 (d), the mask 3 is removed. The ferroelectric material 2 is processed by the above steps.
【0055】以上のように、本実施の形態においては、
RIE装置のメンテナンス後に、まず、最表面に50n
m厚のTiが堆積された基板を、Arを含むガスを用い
てドライエッチングすることにより、上部電極8の被エ
ッチング膜(強誘電体材料2)との対向面に密着層11
を形成し(図1(b)、図3(b)参照)、次いで、図
5(a)、(b)に示すように、密着層13上に被エッ
チング膜である強誘電体材料2が形成された支持基板1
を、ClとBrを含むガスを用いてドライエッチングし
た。これにより、RIE装置の上部電極8の被エッチン
グ膜(強誘電体材料2)と対向する面に、密着層11
と、強誘電体材料2とドライエッチングに使用したガス
との反応生成物9と、密着層11とが交互に形成(付
着)された状態となる(図3(e)参照)。As described above, in the present embodiment,
After maintenance of the RIE device, first, 50n on the outermost surface
The substrate on which m-thick Ti is deposited is dry-etched using a gas containing Ar, whereby the adhesion layer 11 is formed on the surface of the upper electrode 8 facing the etching target film (ferroelectric material 2).
(See FIGS. 1 (b) and 3 (b)), and then, as shown in FIGS. 5 (a) and 5 (b), the ferroelectric material 2 as the film to be etched is formed on the adhesion layer 13. Support substrate 1 formed
Was dry-etched using a gas containing Cl and Br. As a result, the adhesion layer 11 is formed on the surface of the upper electrode 8 of the RIE device facing the etching target film (ferroelectric material 2).
Then, the reaction product 9 of the ferroelectric material 2 and the gas used for the dry etching and the adhesion layer 11 are alternately formed (adhered) (see FIG. 3E).
【0056】これは、すなわち、上記第2の実施の形態
で説明した、RIE装置の上部電極8の被エッチング膜
との対面に、密着層11と反応生成物9と密着層11と
を交互に形成(付着)することと同様である。従って、
本実施の形態の方法によっても、従来発生していた上部
電極8と反応生成物9との界面での剥離を防止し、強誘
電体材料2の加工不良を低減することができる。This means that the adhesion layer 11, the reaction product 9 and the adhesion layer 11 are alternately arranged on the surface of the upper electrode 8 of the RIE apparatus facing the film to be etched as described in the second embodiment. It is the same as forming (attaching). Therefore,
Also according to the method of the present embodiment, it is possible to prevent the conventional peeling at the interface between the upper electrode 8 and the reaction product 9 and reduce the processing defect of the ferroelectric material 2.
【0057】尚、本実施の形態においては、支持基板1
と強誘電体材料2との間の密着層13の材料としてTi
を用いているが、密着層13の材料は必ずしもTiに限
定されるものではない。支持基板1と強誘電体材料2と
の密着層となり、また、強誘電体材料2のドライエッチ
ング時に発生する反応生成物9同士の密着強度を向上さ
せる材料であればよい。In this embodiment, the supporting substrate 1
And Ti as the material of the adhesion layer 13 between the ferroelectric material 2 and
However, the material of the adhesion layer 13 is not necessarily limited to Ti. Any material may be used as long as it is an adhesion layer between the supporting substrate 1 and the ferroelectric material 2 and improves the adhesion strength between the reaction products 9 generated during the dry etching of the ferroelectric material 2.
【0058】また、本実施の形態においては、ドライエ
ッチング装置としてRIE装置を用いているが、上部電
極と、密着層となる材料を含む膜及び被エッチング膜が
基板側からこの順に積層された支持基板とが対向する構
成の全てのドライエッチング装置で同様の効果が得られ
る。Further, in the present embodiment, the RIE apparatus is used as the dry etching apparatus, but the upper electrode, the film containing the material to be the adhesion layer and the film to be etched are laminated in this order from the substrate side. The same effect can be obtained in all dry etching apparatuses having a structure facing the substrate.
【0059】[第4の実施の形態]図6に、本実施の形
態における強誘電体材料を用いた容量素子の製造工程の
うち、強誘電体材料の加工工程を示す。[Fourth Embodiment] FIG. 6 shows a step of processing a ferroelectric material in the manufacturing steps of the capacitive element using the ferroelectric material according to the present embodiment.
【0060】まず、図6(a)に示すように、MOSト
ランジスタ、容量素子の下電極等を含む支持基板1上
に、スパッタリング法や有機金属堆積法(MOD法)に
より強誘電体材料2を形成する。次に、強誘電体材料2
上に、スパッタリング法により密着層14を形成し、密
着層14上に、強誘電体材料2を所望の形状に加工する
ためのマスク3を形成する。ここで、密着層14の材料
としてはTiが用いられ、その構造は、Ti単体、又は
Pt、Ir、IrO2 から選ばれた材料とTiとの積層
体である。また、強誘電体材料2としてはSr、Bi、
Ta、Oを含むペロブスカイト構造のSrBi2 Ta2
O9 が用いられ、マスク3としてはフォトレジストが用
いられる。First, as shown in FIG. 6A, the ferroelectric material 2 is deposited on the supporting substrate 1 including the MOS transistor, the lower electrode of the capacitive element and the like by the sputtering method or the organic metal deposition method (MOD method). Form. Next, the ferroelectric material 2
An adhesion layer 14 is formed thereon by a sputtering method, and a mask 3 for processing the ferroelectric material 2 into a desired shape is formed on the adhesion layer 14. Here, Ti is used as the material of the adhesion layer 14, and the structure thereof is Ti alone or a laminated body of Ti and a material selected from Pt, Ir, and IrO 2 . Further, as the ferroelectric material 2, Sr, Bi,
SrBi 2 Ta 2 having a perovskite structure containing Ta and O
O 9 is used, and a photoresist is used as the mask 3.
【0061】次いで、メンテナンスを行った図8に示す
RIE装置を用い、図6(a)に示す構造を有する基板
の密着層14を、Arを含むガスを用いてドライエッチ
ングする。これにより、密着層14が選択的に除去さ
れ、図6(b)の状態となる。そして、この除去された
密着層14が、上部電極8の被エッチング膜と対向する
面に付着して密着層11となる。Then, the adhesion layer 14 of the substrate having the structure shown in FIG. 6A is dry-etched using a gas containing Ar by using the RIE apparatus shown in FIG. As a result, the adhesion layer 14 is selectively removed, and the state shown in FIG. 6B is obtained. Then, the removed adhesion layer 14 adheres to the surface of the upper electrode 8 facing the film to be etched to form the adhesion layer 11.
【0062】次いで、図6(b)に示す構造を有する基
板の強誘電体材料2を加工するためのドライエッチング
を、ClとBrを含むガスを用いて行う。これにより、
図6(c)に示すように、マスク3の開口領域において
支持基板1が露出した状態となる。そして、上部電極8
の被エッチング膜と対向する面に付着した密着層11の
上に、強誘電体材料2とドライエッチングに使用したガ
スとの反応生成物9が付着する。Next, dry etching for processing the ferroelectric material 2 of the substrate having the structure shown in FIG. 6B is performed using a gas containing Cl and Br. This allows
As shown in FIG. 6C, the support substrate 1 is exposed in the opening region of the mask 3. And the upper electrode 8
The reaction product 9 of the ferroelectric material 2 and the gas used for dry etching adheres on the adhesion layer 11 adhered to the surface facing the film to be etched.
【0063】最後に、図6(d)に示すように、マスク
3を取り去る。以上の工程により、強誘電体材料2の加
工が行われる。Finally, as shown in FIG. 6D, the mask 3 is removed. The ferroelectric material 2 is processed by the above steps.
【0064】以上のように、本実施の形態においては、
RIE装置のメンテナンス後に、図6(a)に示すよう
な強誘電体材料2の上に密着層14が形成された支持基
板1を、ドライエッチングすることにより、上部電極8
の被エッチング膜と対向する面に、密着層11(強誘電
体材料2上に形成された密着層14によるもの)と、強
誘電体材料2とドライエッチングに使用したガスとの反
応生成物9と、密着層11とが交互に形成(付着)され
た状態が得られる。ここで、三層目の密着層11は、図
6(a)に示す構造を有する次の基板の密着層14を、
Arを含むガスを用いてドライエッチングしたときに形
成される。As described above, in the present embodiment,
After the maintenance of the RIE device, the support substrate 1 having the adhesion layer 14 formed on the ferroelectric material 2 as shown in FIG.
Of the adhesion layer 11 (formed by the adhesion layer 14 formed on the ferroelectric material 2) on the surface facing the film to be etched, and the reaction product 9 of the ferroelectric material 2 and the gas used for the dry etching. Then, a state in which the adhesion layers 11 are alternately formed (attached) is obtained. Here, the third adhesion layer 11 is the adhesion layer 14 of the next substrate having the structure shown in FIG.
It is formed when dry etching is performed using a gas containing Ar.
【0065】これは、すなわち、上記第2の実施の形態
で説明した、RIE装置の上部電極8の被エッチング膜
との対面に、密着層11と反応生成物9と密着層11と
を交互に形成(付着)することと同様である。従って、
本実施の形態の方法によっても、従来発生していた上部
電極8と反応生成物9との界面での剥離を防止し、強誘
電体材料2の加工不良を低減することができる。This means that the adhesion layer 11, the reaction product 9 and the adhesion layer 11 are alternately arranged on the surface of the upper electrode 8 of the RIE apparatus facing the film to be etched as described in the second embodiment. It is the same as forming (attaching). Therefore,
Also according to the method of the present embodiment, it is possible to prevent the conventional peeling at the interface between the upper electrode 8 and the reaction product 9 and reduce the processing defect of the ferroelectric material 2.
【0066】尚、本実施の形態においては、強誘電体材
料2上の密着層14の材料としてTiを用いているが、
密着層14の材料は必ずしもTiに限定されるものでは
なく、強誘電体材料2のドライエッチング時に発生する
反応生成物9同士の密着強度を向上させる材料であれば
よい。Although Ti is used as the material of the adhesion layer 14 on the ferroelectric material 2 in the present embodiment,
The material of the adhesion layer 14 is not necessarily limited to Ti, and may be any material that improves the adhesion strength between the reaction products 9 generated during dry etching of the ferroelectric material 2.
【0067】また、本実施の形態においては、ドライエ
ッチング装置としてRIE装置を用いているが、上部電
極と、被エッチング膜及び密着層となる材料を含む膜が
基板側からこの順に積層された支持基板とが対向する構
成の全てのドライエッチング装置で同様の効果が得られ
る。Further, in the present embodiment, the RIE apparatus is used as the dry etching apparatus. However, the upper electrode, the film to be etched and the film containing the material to be the adhesion layer are laminated in this order from the substrate side. The same effect can be obtained in all dry etching apparatuses having a structure facing the substrate.
【0068】また、上記実施の形態においては、強誘電
体材料としてSrBi2 Ta2 O9が用いられている
が、このほかに、SrBi2 (Tax Nb1-x )2 O
9 、(Bax Sr1-x )TiO3 、Pb(Zrx Ti
1-x )O3 又は(Bix La1-x ) 4 Ti3 O12(0≦
x≦1)等を用いることができる。Further, in the above embodiment, the ferroelectric
SrBi as body material2 Ta2 O9Is used
But besides this, SrBi2 (Tax Nb1-x )2 O
9 , (Bax Sr1-x ) TiO3 , Pb (Zrx Ti
1-x ) O3 Or (Bix La1-x ) Four Ti3 O12(0 ≦
x ≦ 1) or the like can be used.
【0069】[0069]
【発明の効果】以上説明したように、本発明によれば、
被エッチング膜のドライエッチング時に発生する反応生
成物が、上部電極に直接付着せず、密着層を介して上部
電極に付着することとなる。また、被エッチング膜のド
ライエッチング時に発生し、上部電極の被エッチング膜
との対向面に付着する反応生成物が、密着層によって挟
まれた構造となり、反応生成物同士の密着性向上に寄与
することとなる。このため、従来発生していた上部電極
と反応生成物との界面での剥離を防止することができ
る。その結果、強誘電体材料の加工不良がなく、正常な
特性を有する半導体装置を確実に得ることが可能とな
る。As described above, according to the present invention,
The reaction product generated during dry etching of the film to be etched does not directly adhere to the upper electrode but adheres to the upper electrode via the adhesion layer. Further, the reaction product that is generated during dry etching of the film to be etched and adheres to the surface of the upper electrode facing the film to be etched has a structure sandwiched between the adhesion layers, which contributes to the improvement of the adhesion between the reaction products. It will be. Therefore, it is possible to prevent the peeling at the interface between the upper electrode and the reaction product, which has been conventionally generated. As a result, it is possible to surely obtain a semiconductor device having normal characteristics without processing defects of the ferroelectric material.
【図1】本発明の実施の形態において支持基板上の被エ
ッチング膜を所望の形状に加工するためのドライエッチ
ングを行った際の反応性イオンエッチング(RIE)装
置の上部電極の状態を示す断面図FIG. 1 is a cross-sectional view showing a state of an upper electrode of a reactive ion etching (RIE) apparatus when dry etching for processing a film to be etched on a supporting substrate into a desired shape is performed in an embodiment of the present invention. Figure
【図2】本発明の第1の実施の形態における処理枚数の
増加に伴う反応生成物の剥離によるパーティクル数の推
移を示す図FIG. 2 is a diagram showing a transition of the number of particles due to the peeling of the reaction product with the increase in the number of processed sheets in the first embodiment of the present invention.
【図3】本発明の第2の実施の形態において支持基板上
の被エッチング膜を所望の形状に加工するためのドライ
エッチングを行った際のRIE装置の上部電極の状態を
示す断面図FIG. 3 is a cross-sectional view showing a state of an upper electrode of an RIE device when dry etching for processing a film to be etched on a supporting substrate into a desired shape is performed in a second embodiment of the present invention.
【図4】本発明の第2の実施の形態における処理枚数の
増加に伴う反応生成物の剥離によるパーティクル数の推
移を示す図FIG. 4 is a diagram showing a transition of the number of particles due to the separation of reaction products with the increase in the number of processed sheets in the second embodiment of the invention.
【図5】本発明の第3の実施の形態における半導体装置
の製造方法を示す工程断面図FIG. 5 is a process sectional view showing a method of manufacturing a semiconductor device according to a third embodiment of the invention.
【図6】本発明の第4の実施の形態における半導体装置
の製造方法を示す工程断面図FIG. 6 is a process sectional view showing a method of manufacturing a semiconductor device according to a fourth embodiment of the invention.
【図7】従来技術における半導体装置の製造方法を示す
工程断面図7A to 7C are process cross-sectional views showing a method for manufacturing a semiconductor device in the prior art.
【図8】反応性イオンエッチング(RIE)装置を示す
断面図FIG. 8 is a sectional view showing a reactive ion etching (RIE) device.
【図9】従来技術において支持基板上の被エッチング膜
を所望の形状に加工するためのドライエッチングを行っ
た際の反応性イオンエッチング(RIE)装置の上部電
極の状態を示す断面図FIG. 9 is a cross-sectional view showing a state of an upper electrode of a reactive ion etching (RIE) device when dry etching for processing a film to be etched on a supporting substrate into a desired shape is performed in the related art.
1 MOSトランジスタ、容量素子の下電極等を含む支
持基板
2 強誘電体材料
3 マスク
4 高周波(rf)電源
5 被エッチング膜を有する支持基板
6 RIE装置の下部電極
7 チャンバー
8 RIE装置の上部電極
9 反応生成物
10 剥離した反応生成物
11 密着層1 Support Substrate Including Lower Electrodes of MOS Transistor and Capacitance Element 2 Ferroelectric Material 3 Mask 4 Radio Frequency (rf) Power Supply 5 Support Substrate Having Etch Film 6 Lower Electrode of RIE Device 7 Chamber 8 Upper Electrode 9 of RIE Device Reaction product 10 Peeled reaction product 11 Adhesion layer
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA14 BA04 CA05 5F038 AC05 AC15 EZ15 EZ20 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5F004 AA14 BA04 CA05 5F038 AC05 AC15 EZ15 EZ20
Claims (10)
持基板とが対向する構成のドライエッチング装置を用い
る半導体装置の製造方法であって、前記ドライエッチン
グ装置のメンテナンス後に、前記上部電極の前記被エッ
チング膜との対向面上に密着層を形成する第1工程と、
前記被エッチング膜をドライエッチングして、前記密着
層上にエッチングガスと前記被エッチング膜との反応生
成物を形成する第2工程とを備えたことを特徴とする半
導体装置の製造方法。1. A method of manufacturing a semiconductor device using a dry etching apparatus having a structure in which an upper electrode and a supporting substrate having a film to be etched face each other, wherein the maintenance of the dry etching apparatus is followed by the coating of the upper electrode. A first step of forming an adhesion layer on the surface facing the etching film,
A method of manufacturing a semiconductor device, comprising: a second step of dry etching the film to be etched to form a reaction product of an etching gas and the film to be etched on the adhesion layer.
とも2回繰り返す請求項1に記載の半導体装置の製造方
法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the first step and the second step are repeated at least twice.
及び被エッチング膜が基板側からこの順に積層された支
持基板とが対向する構成のドライエッチング装置を用い
る半導体装置の製造方法であって、前記ドライエッチン
グ装置のメンテナンス後に、前記上部電極の前記被エッ
チング膜との対向面上に第1密着層を形成する第1工程
と、前記被エッチング膜をドライエッチングして、前記
第1密着層上にエッチングガスと前記被エッチング膜と
の反応生成物を形成する第2工程と、前記密着層となる
材料をドライエッチングして、前記反応生成物上に第2
密着層を形成する第3工程とを備えたことを特徴とする
半導体装置の製造方法。3. A method of manufacturing a semiconductor device using a dry etching apparatus in which an upper electrode, a film containing a material to be an adhesion layer, and a film to be etched face a supporting substrate laminated in this order from the substrate side. A first step of forming a first adhesion layer on the surface of the upper electrode facing the film to be etched after maintenance of the dry etching apparatus, and dry etching the film to be etched to obtain the first adhesion layer. A second step of forming a reaction product of an etching gas and the film to be etched on the layer, and a material forming the adhesion layer are dry-etched to form a second layer on the reaction product.
And a third step of forming an adhesion layer.
となる材料を含む膜が基板側からこの順に積層された支
持基板とが対向する構成のドライエッチング装置を用い
る半導体装置の製造方法であって、前記ドライエッチン
グ装置のメンテナンス後に、前記密着層となる材料を含
む膜をドライエッチングして、前記上部電極の前記被エ
ッチング膜との対向面上に密着層を形成する第1工程
と、前記被エッチング膜をドライエッチングして、前記
密着層上にエッチングガスと前記被エッチング膜との反
応生成物を形成する第2工程とを備えたことを特徴とす
る半導体装置の製造方法。4. A method of manufacturing a semiconductor device using a dry etching apparatus having a structure in which an upper electrode and a supporting substrate in which a film containing a material to be an etching target film and an adhesion layer is laminated in this order from the substrate side face each other. Then, after the maintenance of the dry etching apparatus, a film including a material to be the adhesion layer is dry-etched to form an adhesion layer on a surface of the upper electrode facing the etching target film, A method of manufacturing a semiconductor device, comprising: a second step of dry-etching a film to be etched to form a reaction product of an etching gas and the film to be etched on the adhesion layer.
て行われる請求項1〜3のいずれかに記載の半導体装置
の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the first step is performed using dry etching.
いずれかに記載の半導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 1, wherein the adhesion layer contains Ti.
ある請求項1〜6のいずれかに記載の半導体装置の製造
方法。7. The method for manufacturing a semiconductor device according to claim 1, wherein a melting point of the reaction product is 500 K or higher.
む請求項1〜7のいずれかに記載の半導体装置の製造方
法。8. The method of manufacturing a semiconductor device according to claim 1, wherein the film to be etched contains a ferroelectric material.
x Nb1-x )2 O9 、(Bax Sr1-x )TiO3 、P
b(Zrx Ti1-x )O3 又は(Bix La1- x )4 T
i3 O12(0≦x≦1)のいずれかである請求項8に記
載の半導体装置の製造方法。9. The ferroelectric material is SrBi 2 (Ta
x Nb 1-x ) 2 O 9 , (Ba x Sr 1-x ) TiO 3 , P
b (Zr x Ti 1-x ) O 3 or (Bi x La 1- x) 4 T
9. The method for manufacturing a semiconductor device according to claim 8, wherein any one of i 3 O 12 (0 ≦ x ≦ 1).
はIrO2 のいずれかを含む請求項1〜7のいずれかに
記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 1, wherein the film to be etched contains any one of Pt, Ir and IrO 2 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002057510A JP3963431B2 (en) | 2002-03-04 | 2002-03-04 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002057510A JP3963431B2 (en) | 2002-03-04 | 2002-03-04 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003257946A true JP2003257946A (en) | 2003-09-12 |
JP3963431B2 JP3963431B2 (en) | 2007-08-22 |
Family
ID=28667751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002057510A Expired - Fee Related JP3963431B2 (en) | 2002-03-04 | 2002-03-04 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3963431B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7494827B2 (en) | 2005-06-21 | 2009-02-24 | Panasonic Corporation | Plasma etching method and plasma etching apparatus |
JP2012182496A (en) * | 2007-05-08 | 2012-09-20 | Applied Materials Inc | Substrate cleaning chamber, and cleaning and conditioning methods |
WO2021202445A1 (en) | 2020-03-31 | 2021-10-07 | Psiquantum Corporation | Patterning method for photonic devices |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684851A (en) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | Plasma etching method and plasma treatment apparatus |
JPH07335626A (en) * | 1994-06-10 | 1995-12-22 | Hitachi Ltd | Plasma processing apparatus and plasma processing method |
JP2000012523A (en) * | 1998-06-22 | 2000-01-14 | Fujitsu Ltd | Method for manufacturing semiconductor device |
JP2000195846A (en) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | Dry etching method and dry etching apparatus |
WO2001040540A1 (en) * | 1999-12-02 | 2001-06-07 | Tegal Corporation | Improved reactor with heated and textured electrodes and surfaces |
-
2002
- 2002-03-04 JP JP2002057510A patent/JP3963431B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684851A (en) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | Plasma etching method and plasma treatment apparatus |
JPH07335626A (en) * | 1994-06-10 | 1995-12-22 | Hitachi Ltd | Plasma processing apparatus and plasma processing method |
JP2000012523A (en) * | 1998-06-22 | 2000-01-14 | Fujitsu Ltd | Method for manufacturing semiconductor device |
JP2000195846A (en) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | Dry etching method and dry etching apparatus |
WO2001040540A1 (en) * | 1999-12-02 | 2001-06-07 | Tegal Corporation | Improved reactor with heated and textured electrodes and surfaces |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7494827B2 (en) | 2005-06-21 | 2009-02-24 | Panasonic Corporation | Plasma etching method and plasma etching apparatus |
JP2012182496A (en) * | 2007-05-08 | 2012-09-20 | Applied Materials Inc | Substrate cleaning chamber, and cleaning and conditioning methods |
WO2021202445A1 (en) | 2020-03-31 | 2021-10-07 | Psiquantum Corporation | Patterning method for photonic devices |
JP2023523896A (en) * | 2020-03-31 | 2023-06-08 | サイクアンタム コーポレイション | Photonic device patterning method |
EP4127796A4 (en) * | 2020-03-31 | 2023-10-11 | Psiquantum Corp. | Patterning method for photonic devices |
Also Published As
Publication number | Publication date |
---|---|
JP3963431B2 (en) | 2007-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7466537B2 (en) | Capacitor and its manufacturing method | |
JP2000091539A (en) | Semiconductor device and manufacturing method thereof | |
JP2000031387A (en) | Method of manufacturing dielectric thin film capacitor | |
JP2006019729A (en) | Single-layer mask etching method | |
JP2003059905A (en) | Etching method, method of manufacturing capacitor, and semiconductor device | |
JPH09266200A (en) | Manufacture of semiconductor device | |
TWI453816B (en) | Dry-cleaning method for plasma processing apparatus | |
US20130320813A1 (en) | Dielectric device | |
US6559001B2 (en) | Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor | |
US7548408B2 (en) | Capacitor and its manufacturing method | |
KR100816597B1 (en) | Method for forming ferroelectric capacitor, ferroelectric capacitor and electronic device | |
JP3963431B2 (en) | Manufacturing method of semiconductor device | |
JP2001308077A (en) | Semiconductor device manufacturing apparatus | |
JP5024812B2 (en) | Dielectric structure and manufacturing method thereof | |
JPH1022274A (en) | Etching method and method of manufacturing semiconductor device | |
JP2008270630A (en) | Method for manufacturing piezoelectric device | |
JP2003338608A (en) | Ferroelectric capacitor and method of manufacturing the same | |
JP3297794B2 (en) | Ferroelectric capacitor and semiconductor device provided with the same | |
US8183749B2 (en) | Electronic device and method of making same | |
US7041511B2 (en) | Pt/PGO etching process for FeRAM applications | |
JP5385553B2 (en) | Manufacturing method of semiconductor device | |
JP2000357797A (en) | Manufacture of thin-film transistor | |
JP2004241692A (en) | Manufacturing method of ferroelectric memory element | |
JP3039461B2 (en) | Manufacturing method of capacitive element | |
US20120152889A1 (en) | Method for manufacturing piezoelectric element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |